JP2011146574A5 - トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置 - Google Patents

Description

本発明は、トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置に関する。本発明の駆動方法及び該方法で駆動されるトランジスタを含む表示装置は、特に発光素子と発光素子に電流を供給するための駆動回路で構成される画素をマトリックス状に備えた発光表示装置とその駆動方法に好適である。発光素子としては、例えば有機エレクトロルミネッセンス（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ、以下ＥＬという）素子が好適である。

そこで、本発明は、電気的ストレスによる閾値電圧の変化を抑える薄膜トランジスタの駆動方法及び該方法で駆動されるトランジスタを含む表示装置を提供することを目的とする。

上記課題を解決するために、本発明は、ソース電極及びドレイン電極に接続された半導体層と、第一の絶縁層と、第二の絶縁層と、第一の導電層と、第二の導電層と、を有し、前記半導体層は前記第一の絶縁層と前記第二の絶縁層とに挟まれ、前記第一の絶縁層は、前記半導体層と接する面とは反対側の面で前記第一の導電層と接し、前記第二の絶縁層は、前記半導体層と接する面とは反対側の面で前記第二の導電層と接し、前記第一の導電層はゲート電極であるトランジスタの駆動方法であって、
前記第二の導電層に、
ＶＢＧ≦ＶＯＮ１×Ｃ１／（Ｃ１＋Ｃ２）
Ｃ１：前記第一の絶縁層の単位面積当たりの容量
Ｃ２：前記第二の絶縁層の単位面積当たりの容量
ＶＯＮ１：ソース電圧を基準電圧とし、かつ前記第二の導電層にかかる電圧を０Ｖにしたときのトランジスタの伝達特性におけるドレイン電流の立ち上がり電圧
を満たす電圧ＶＢＧを印加することを特徴とするトランジスタの駆動方法を提供するものである。

また、本発明は、ソース電極及びドレイン電極に接続された半導体層と、第一の絶縁層と、第二の絶縁層と、第一の導電層と、第二の導電層と、を有し、前記半導体層は前記第一の絶縁層と前記第二の絶縁層とに挟まれ、前記第一の絶縁層は、前記半導体層と接する面とは反対側の面で前記第一の導電層と接し、前記第二の絶縁層は、前記半導体層と接する面とは反対側の面で前記第二の導電層と接し、前記第一の導電層はゲート電極であるトランジスタの駆動方法であって、
前記第二の導電層に、
ＶＢＧ≦ＶＴ１×Ｃ１／（Ｃ１＋Ｃ２）
Ｃ１：前記第一の絶縁層の単位面積当たりの容量
Ｃ２：前記第二の絶縁層の単位面積当たりの容量
ＶＴ１：トランジスタのフラットバンド電圧
を満たす電圧ＶＢＧを印加することを特徴とするトランジスタの駆動方法を提供するものである。

この課題に対し、ＡＯＳ−ＴＦＴにおいてソース、ドレイン及びゲート電極の三端子に加え、第４の端子としてバックゲート電極を追加し、該バックゲート電極に、ある範囲の電圧を印加することで電気的ストレスによる閾値電圧の変化を抑制できることを発見した。本発明では、ＡＯＳ−ＴＦＴはソース電極及びドレイン電極に接続された半導体層と、第一の絶縁層（以下、絶縁層１と言う）と、第二の絶縁層（以下、絶縁層２と言う）と、第一の導電層（以下、導電層１と言う）と、第二の導電層（以下、導電層２と言う）と、を有している。また、半導体層は絶縁層１と絶縁層２とに挟まれ、絶縁層１は、半導体層と接する面とは反対側の面で導電層１と接し、絶縁層２は、半導体層と接する面とは反対側の面で導電層２と接し、導電層１はゲート電極である。さらに、導電層２はバックゲート電極であり、導電層２に、後述する範囲の電圧を印加することで電気的ストレスによる閾値電圧の変化を抑制できる。なお、バックゲート電極とは、バックチャネルを制御するための電極であり、上述のように半導体層を介してゲート電極とは反対側に設ける。バックチャネルとは、半導体層中の、ゲート電極とは反対側の領域のことである。

〔定電流ストレスを印加する場合〕
図５（ａ）は、図４のトランジスタ２において観測された、バックゲート電圧ＶＢＧと、電気的ストレスによる閾値電圧の変化に相当するドレイン−ソース間電圧の変化量ΔＶＤＳとの関係である。図５（ａ）中の「〇」は、バックゲート電極が存在しない図４のトランジスタ１についてのゲート電圧とドレイン−ソース間電圧の変化量ΔＶＤＳの関係である。ソース電圧を基準電圧として、ゲート電圧をＶＧ、ドレイン電圧をＶＤとする。図５（ａ）は電気的ストレスとして、ＶＧ＝ＶＤ＝０Ｖにおいてドレイン−ソース間電流ＩＤＳ＝４μＡの一定電流を３１６２秒流し続けることにより、定電流ストレスを印加したデータである。図５（ａ）によると、トランジスタ２のバックゲート電極に、上記式（２）で定義したフラットバンド電圧ＶＦＢ０より低い電圧を印加することで、トランジスタ２はトランジスタ１より閾値電圧の変化量を低減できることがわかる。これは、トランジスタ２のバックゲート電極にフラットバンド電圧ＶＦＢ０より低い電圧を印加すると、半導体層のバックゲート電極（絶縁層２）側の領域ではトランジスタ１における半導体層の絶縁層２側の領域よりもキャリア密度が低くなるためと考えられる。

Claims (4)

1. ソース電極及びドレイン電極に接続された半導体層と、
   第一の絶縁層と、第二の絶縁層と、第一の導電層と、第二の導電層と、を有し、
   前記半導体層は前記第一の絶縁層と前記第二の絶縁層とに挟まれ、
   前記第一の絶縁層は、前記半導体層と接する面とは反対側の面で前記第一の導電層と接し、
   前記第二の絶縁層は、前記半導体層と接する面とは反対側の面で前記第二の導電層と接し、
   前記第一の導電層はゲート電極であるトランジスタの駆動方法であって、
   前記第二の導電層に、
   ＶＢＧ≦ＶＯＮ１×Ｃ１／（Ｃ１＋Ｃ２）
   Ｃ１：前記第一の絶縁層の単位面積当たりの容量
   Ｃ２：前記第二の絶縁層の単位面積当たりの容量
   ＶＯＮ１：ソース電圧を基準電圧とし、かつ前記第二の導電層にかかる電圧を０Ｖにしたときのトランジスタの伝達特性におけるドレイン電流の立ち上がり電圧
   を満たす電圧ＶＢＧを印加することを特徴とするトランジスタの駆動方法。
2. ソース電極及びドレイン電極に接続された半導体層と、
   第一の絶縁層と、第二の絶縁層と、第一の導電層と、第二の導電層と、を有し、
   前記半導体層は前記第一の絶縁層と前記第二の絶縁層とに挟まれ、
   前記第一の絶縁層は、前記半導体層と接する面とは反対側の面で前記第一の導電層と接し、
   前記第二の絶縁層は、前記半導体層と接する面とは反対側の面で前記第二の導電層と接し、
   前記第一の導電層はゲート電極であるトランジスタの駆動方法であって、
   前記第二の導電層に、
   ＶＢＧ≦ＶＴ１×Ｃ１／（Ｃ１＋Ｃ２）
   Ｃ１：前記第一の絶縁層の単位面積当たりの容量
   Ｃ２：前記第二の絶縁層の単位面積当たりの容量
   ＶＴ１：トランジスタのフラットバンド電圧
   を満たす電圧ＶＢＧを印加することを特徴とするトランジスタの駆動方法。
3. 前記トランジスタは、チャネル層として非晶質酸化物半導体を用いていることを特徴とする請求項１又は２に記載のトランジスタの駆動方法。
4. 請求項１乃至３のいずれか１項に記載の駆動方法で駆動されるトランジスタを含むことを特徴とする表示装置。