JP5830215B2 - エピタキシャルウエーハ並びにその製造方法 - Google Patents

エピタキシャルウエーハ並びにその製造方法 Download PDF

Info

Publication number
JP5830215B2
JP5830215B2 JP2008256021A JP2008256021A JP5830215B2 JP 5830215 B2 JP5830215 B2 JP 5830215B2 JP 2008256021 A JP2008256021 A JP 2008256021A JP 2008256021 A JP2008256021 A JP 2008256021A JP 5830215 B2 JP5830215 B2 JP 5830215B2
Authority
JP
Japan
Prior art keywords
resistivity
wafer
silicon wafer
type
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008256021A
Other languages
English (en)
Other versions
JP2010087327A (ja
Inventor
康 水澤
康 水澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2008256021A priority Critical patent/JP5830215B2/ja
Publication of JP2010087327A publication Critical patent/JP2010087327A/ja
Application granted granted Critical
Publication of JP5830215B2 publication Critical patent/JP5830215B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本発明はシリコンウエーハとエピタキシャルウエーハ並びにそれらの製造方法に関し、具体的にはN型の低抵抗率シリコンウエーハとエピタキシャルウエーハ並びにそれらの製造方法に関する。
半導体集積回路を作製するための基板として、主にCZ(Czochralski)法によって育成されたシリコンウエーハが用いられている。
そして、シリコンウエーハを用いた集積回路の作製には、デバイス活性層中の金属不純物の低減という重要な技術課題がある。これを実現するため、材料の高純度化やデバイスプロセスの清浄化等の工夫がなされている。
しかし、やむをえず汚染された場合に有効なのが、金属不純物をデバイス活性層から特定の場所(ゲッタリングサイト)へ除去するゲッタリング技術である。
この金属不純物を捕獲するゲッタリングサイトの1つとして、シリコンウエーハ中の酸素析出物が挙げられる。この酸素析出物をウエーハ中に形成させることが非常に重要な技術の1つである。
しかし、N型低抵抗率のシリコンウエーハや、それを下地基板としたエピタキシャルウエーハでは、抵抗率調整用のドーパントによって酸素の拡散が抑制され、酸素析出物の形成が困難になることが知られている。そのため、ゲッタリング能力が低いウエーハしか得られなかった。
そのため、現在、N型低抵抗率ウエーハや、それを下地基板としたエピタキシャルウエーハでは、裏面にサンドブラストやポリシリコン膜形成処理を行い、ゲッタリング能力を付加することが行われている。これらの処理はエクストリンシックゲッタリング(Extrinsic Gettering:EG)と呼ばれている。
しかし、サンドブラストやポリシリコン膜形成といったゲッタリング技術は、裏面にゲッタリングサイトが存在するため、デバイス活性層中の金属不純物を裏面まで拡散させる必要があり、金属不純物の拡散による律速を受ける。
よって、デバイス活性層直下にゲッタリングサイトが存在する酸素析出物によるゲッタリング技術と比べるとゲッタリング能力が劣っているという問題があった。
この有効なゲッタリングサイトである酸素析出物の形成を促進させる他の方法の一つとして、シリコンウエーハ中に、窒素もしくは炭素をドープする方法がある。この方法は、通常イントリンシックゲッタリング(Intrinsic Gettering:IG)と呼ばれている。
これにより、酸素析出物の形成を容易にし、高いゲッタリング能力を有するウエーハを製造することができる(例えば、特許文献1〜3参照)。しかしこれら特許文献1〜3に記載の技術は、導電型がP型の場合であり、N型に同様に適応できなかった。
特開2004−6615号公報 特開2007−131479号公報 特開2006−245054号公報
ところで、近年、大電流動作が可能な低耐圧パワーMOSデバイス用途に、N型の超低抵抗率(<1.5mΩ・cm)のシリコンウエーハを用いたN/N+++エピタキシャルウエーハの需要が急速に高まっている。このN+++は超低抵抗率の導電型がN型であることを意味するものである。
このようなN型低抵抗率のシリコンウエーハにゲッタリング能力を付与するためには上述のようにEG処理が専ら行われていたが、ゲッタリング能力不足が目立つようになってきた。
本発明は、上記問題に鑑みなされたものであって、導電型がN型で、抵抗率が低い場合であっても、酸素析出物をデバイス活性領域の近傍に析出させることのできる、つまりIG能力の高いシリコンウエーハとエピタキシャルウエーハ並びにそれらの製造方法を提供することを目的とする。
上記課題を解決するため、本発明では、シリコンウエーハであって、該シリコンウエーハは、炭素濃度が0.1〜10ppma、かつ窒素濃度が1×1013〜1×1015atoms/cm、導電型がN型で抵抗率が4mΩ・cm以下であることを特徴とするシリコンウエーハを提供する(請求項1)。
このように、酸素析出物を形成することが難しいN型低抵抗率ウエーハであっても、炭素が0.1〜10ppm、窒素が1×1013〜1×1015atoms/cmの密度で両方同時にドープされたものであれば、酸素析出が促進されるため、ゲッタリング能力を高いものとすることができる。
またドープする炭素濃度の範囲が0.1〜10ppmaであるため、炭素ドープによる酸素析出促進効果を十分に高いものとすることができ、また単結晶の育成中に多結晶化してしまうことを抑制できる。更にドープされた窒素濃度が1×1013〜1×1015atoms/cmであるため、酸素析出熱処理後のシリコンウエーハ中に析出する酸素析出物の密度をゲッタリング能力が高い水準まで析出させることができ、また酸素析出物が過剰に析出してスリップ転位などの結晶欠陥が発生することを抑制することができる。従って、結晶欠陥が非常に少ない高品質シリコンウエーハとなっている。
ここで、前記導電型をN型で抵抗率を4mΩ・cm以下にするための抵抗率調整用ドーパントがリンであることが好ましい(請求項2)。
このように、抵抗率調整用ドーパントとしてリンがドープされたシリコンウエーハであれば、近年需要が拡大しているので、本発明が有効であり、また、抵抗率を下げるために大量にドープできるため、結晶欠陥を発生させることなく低抵抗率とすることができる。
そして本発明では、エピタキシャルウエーハであって、本発明に記載のシリコンウエーハの表面にエピタキシャル層が形成されたものであることを特徴とするエピタキシャルウエーハを提供する(請求項3)。
前述のように、本発明のシリコンウエーハは、N型低抵抗率のシリコンウエーハで、且つ酸素析出物が析出するものであるためゲッタリング能力が高いものとなっている。そのため、このようなシリコンウエーハの表面上にエピタキシャル層が気相成長されたエピタキシャルウエーハはゲッタリング能力が高いものである。
また、本発明では、シリコンウエーハの製造方法であって、少なくとも、チョクラルスキー法によって炭素濃度が0.1〜10ppma、窒素濃度が1×1013〜1×1015atoms/cm、導電型がN型で抵抗率が4mΩ・cm以下になるように炭素・窒素・抵抗率調整用ドーパントをドープしてシリコン単結晶棒を育成し、該シリコン単結晶棒をスライスして加工することを特徴とするシリコンウエーハの製造方法を提供する(請求項4)。
このように、炭素濃度が0.1〜10ppma、窒素濃度が1×1013〜1×1015atoms/cm、導電型がN型で抵抗率が4mΩ・cm以下になるように炭素・窒素・抵抗率調整用ドーパントをドープしてシリコンウエーハを製造することによって、N型の低抵抗率で酸素析出物の析出が多いシリコンウエーハを得ることができる。
また、炭素濃度が0.1〜10ppmaになるようにドープされているため、酸素析出物を十分に析出させることができ、かつシリコンが多結晶化して育成できなくなることを抑制することができる。また窒素濃度が1×1013〜1×1015atoms/cmとなるようにドープされているため、酸素析出物を十分に析出させることができ、また析出過多となることを防止することができる。更に、低抵抗のN型シリコンウエーハを得られるため、パワーMOSデバイスに適したシリコンウエーハを得ることができる。
そして、前記抵抗率調整用ドーパントとしてリンを用いることが好ましい(請求項5)。
このように、抵抗率調整用ドーパントとしてリンを用いることによって、近年の市場の要求に答えることができるとともに、容易に低抵抗率のN型シリコンウエーハを製造することができ、また育成されたシリコンウエーハの結晶性を高いものとすることができる。
更に本発明では、エピタキシャルウエーハの製造方法であって、本発明に記載のシリコンウエーハの製造方法で得られたシリコンウエーハの表面上に、エピタキシャル層を形成することを特徴とするエピタキシャルウエーハの製造方法を提供する(請求項6)。
上述のように本発明の製造方法で製造されたシリコンウエーハは、低抵抗率のN型シリコンウエーハでゲッタリング能力が高いものであるため、このようなシリコンウエーハを用いて製造されたエピタキシャルウエーハもゲッタリング能力の高い、例えばN型の低抵抗率のシリコンエピタキシャルウエーハとすることができる。
以上説明したように、本発明によれば、ゲッタリング能力の高いN型低抵抗率シリコンウエーハとエピタキシャルウエーハ並びにそれらの製造方法が提供される。
以下、本発明についてより具体的に説明する。
前述のように、導電型がN型で、抵抗率が4mΩ・cm以下と低抵抗率であっても、酸素析出物をデバイス活性領域の近傍に析出させることのできるIG能力の高いシリコンウエーハとエピタキシャルウエーハ並びにそれらの製造方法の開発が待たれていた。
そこで、本発明者は、N型の低抵抗率シリコンウエーハにおいて、窒素及び炭素のドープ量の最適範囲について鋭意検討を重ねた結果、炭素を0.1〜10ppma(5×1015〜5×1017atoms/cm)、窒素を1×1013〜1×1015atoms/cm、同時にドープすることによって、N型低抵抗率のシリコンウエーハであっても酸素析出物を析出させることができ、従ってゲッタリング能力の高いシリコンウエーハを得られることを知見し、本発明を完成させた。
以下、本発明について詳細に説明するが、本発明はこれらに限定されるものではない。
本発明のシリコンウエーハは、炭素濃度が0.1〜10ppma(5×1015〜5×1017atoms/cm)、かつ窒素濃度が1×1013〜1×1015atoms/cm、導電型がN型で抵抗率が4mΩ・cm以下である。
このように、炭素濃度が0.1〜10ppm、窒素濃度が1×1013〜1×1015atoms/cmとなるように両方同時にドープされたシリコンウエーハは、酸素析出物を形成することが難しい導電型N型の低抵抗率ウエーハであっても、デバイス工程での熱処理や酸素析出熱処理によってウエーハ中のデバイス活性領域近傍に酸素析出物が析出することを促進されたものとなっている。そのため、ゲッタリング能力が高いウエーハである。
また、炭素が0.1ppma(5×1015atoms/cm)以上ドープされているため、炭素ドープによる酸素析出促進効果を十分に高いものとすることができる。またドープ量が10ppma(5×1017atoms/cm)以下であるため、単結晶育成時に多結晶化して育成が困難となることを抑制できる。
そして、窒素が1×1013atoms/cm以上ウエーハ中にドープされているため、酸素析出熱処理後のシリコンウエーハ中に析出する酸素析出物の密度をゲッタリング能力が高い水準まで析出させることができる。またドープ量の上限が1×1015atoms/cm以下であるため、酸素析出物が過剰に析出してスリップ転位等の結晶欠陥が発生することを抑制することができる。
従って、結晶欠陥が少なく、且つゲッタリング能力が十分に高い高品質なN型低抵抗率のシリコンウエーハとなっている。
ここで、ドープされた抵抗率調整用ドーパントをリンとすることができる。
このように、抵抗率調整用ドーパントとしてリンがドープされたシリコンウエーハであれば、抵抗率を下げるために大量にドープでき、また結晶欠陥を発生させることなく抵抗率を下げたものとすることができる。このため、容易に低抵抗率のN型シリコンウエーハを得ることができ、また得られたシリコンウエーハの結晶性は高いものとなっている。近年、リンドープ低抵抗シリコンウエーハにエピタキシャル層を形成したものが、パワーMOSデバイス用途に需要が拡大しているため、本発明はこのような用途に十分に対応することができる。
そしてこのようなシリコンウエーハは、以下に示すような製造方法によって製造することができるが、もちろんこれに限定されるものではない。
まず、チョクラルスキー法によってシリコン単結晶棒を育成する。
この際、得られるシリコンウエーハ中の炭素濃度が0.1〜10ppma(5×1015〜5×1017atoms/cm)と、窒素濃度が1×1013〜1×1015atoms/cmと、導電型がN型、抵抗率が4mΩ・cm以下になるように、炭素・窒素・抵抗率調整用ドーパントをドープする。
この炭素・窒素・抵抗率調整用ドーパントをドープする方法は、一般的な手法を用いれば良い。炭素をドープする方法としては、原料シリコン融液中に炭素粉末を添加したり、育成雰囲気ガスに炭素含有ガスを添加する方法がある。また窒素の場合、原料シリコン融液中に窒化ケイ素粉末や窒化膜付きのシリコンウエーハを投入したり、雰囲気ガスに窒素含有ガスを添加する方法がある。
ここで、ドープされる炭素濃度が0.1ppma未満の場合、デバイス工程や酸素析出物析出熱処理の際に酸素析出物が十分に析出せず、ゲッタリング能力が不十分となるので、0.1ppma以上となるようにドープする。また10ppmaを超える場合、チョクラルスキー法でシリコン単結晶棒を育成する際に多結晶化しやすくなって単結晶が育成困難になるので、ドープ量の上限は10ppmaとする。
また、窒素のドープ量は、1×1013atoms/cm以上且つ1×1015atoms/cm以下とする。ドープ量が1×1013atoms/cm未満の場合、デバイス工程や酸素析出物析出熱処理の際に酸素析出物が十分に析出せず、ゲッタリング能力が不十分となることがあるため、下限は1×1013atoms/cmとする。また、ドープ量が1×1015atoms/cmを超える場合、酸素析出物の析出量が多くなりすぎ、デバイス工程においてスリップ転位やウエーハの反りが発生して、不良発生の原因となるため、上限を1×1015atoms/cmとする。
また、導電型はN型、抵抗率は、特に低耐圧パワーMOSデバイスに適したウエーハとするには、4mΩ・cm以下とする。4mΩ・cmを超える場合、デバイス特性に悪影響が発生することがあるため、4mΩ・cm以下とする。
ここで、抵抗率調整用ドーパントとしてリンを用いることができる。
リンをドープする方法としては、例えば、チョクラルスキー法でシリコン単結晶棒を育成する際に予め石英ルツボ内にリンがドープされた原料シリコン多結晶を入れてシリコン単結晶棒を育成する方法がある。または、原料融液にリンを直接投入しても良い。そしてリンとして赤リンを用いることが望ましく、赤リンであれば、容易に4mΩ・cmの超低抵抗率ウエーハとすることができる。
このように、抵抗率を調整するドーパントとしてリンを用いることによって、作製されるシリコンウエーハの抵抗率を容易に超低抵抗率とすることができる。
その後、育成したシリコン単結晶棒を内周刃スライサあるいはワイヤソー等の切断装置によってスライスして加工する。
そして任意で、面取り、ラッピング、エッチング、研磨等を行うことができ、これによって所望のシリコンウエーハが得られる。
このように、本発明のシリコンウエーハの製造方法によれば、ゲッタリング能力の高い低抵抗率のN型シリコンウエーハを製造することができる。
そして更に、得られたシリコンウエーハの表面上にエピタキシャル層を形成してエピタキシャルウエーハを得ることができる。
このエピタキシャル層を形成する方法としては、例えば気相成長によれば良い。気相成長で形成する場合、例えば、HをキャリアガスとしてSiHCl等のソースガスをチャンバー内に導入し、サセプタ上に配置した炭素及び窒素をドープしたN型(リンドープ)シリコンウエーハ上に、1050〜1250℃程度でCVD法により、エピタキシャル成長させることができる。
そしてこの際、形成するエピタキシャル層の導電型や抵抗率は特に制限されるものではないが、下地となるシリコンウエーハ同様、N型で通常抵抗率とすることが望ましい。
上述のように、本発明の製造方法で製造されたシリコンウエーハは、ゲッタリング能力が高い低抵抗率のN型シリコンウエーハであるため、このようなシリコンウエーハを用いて製造されたエピタキシャルウエーハもゲッタリング能力の高いウエーハとすることができる。
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。
(実施例1〜6、比較例1〜4)
炭素、窒素、抵抗率調整用ドーパントして赤リンを、後述する表1に記載される濃度となるようにして、チョクラルスキー法により炭素・窒素・赤リンを同時にドープしてシリコン単結晶棒を計10種類育成した。
ここで、リンは原料シリコン融液中にリン濃度が既知のリンドープシリコン多結晶を投入することで、また炭素は原料シリコン融液中に炭素粉を投入することで、窒素は原料シリコン融液中に窒化膜付きウエーハを投入することで行った。
次に、育成されたシリコン単結晶棒をスライスして直径200mmのシリコンウエーハを各例当たり3枚用意した。その後得られたシリコンウエーハに面取り、ラッピング、エッチング、研磨を行った。
そして作製されたシリコンウエーハの結晶欠陥の有無をパーティクルカウンターで評価した。
その後、1130℃の処理条件で、シリコンウエーハの表面にエピタキシャル層を形成し、エピタキシャルウエーハを作製した。形成するエピタキシャル層の厚さは約6μmとした。
そして製造したエピタキシャルウエーハに対して窒素濃度、炭素濃度、抵抗率が目標通りになっているかどうか確認のための評価を行った。
窒素濃度は、エピタキシャル層形成後のエピタキシャルウエーハからサンプルを採取し、表面のエピタキシャル層を除去するために20μmのポリッシュを行った後、二次イオン質量分析装置(SIMS)を用いて測定した。炭素濃度は、エピタキシャル層形成後のエピタキシャルウエーハを赤外吸収法(FTIR)で測定して、日本電子工業振興協会による濃度換算係数を用いて算出した。抵抗率の評価は4探針法で行った。
また、エピタキシャル層に欠陥があるかどうかをパーティクルカウンターにて評価した。
その後、得られたエピタキシャルウエーハを劈開し、劈開面を選択エッチングすることにより、酸素析出物密度を測定した。
これらの結果を比較し、まとめた結果を表1に示す。
この表中において、BMD析出密度の欄における◎、○、×は酸素析出物密度の高低を表す。そして結晶欠陥の有無やエピタキシャル層の欠陥の有無の欄における○、×は、欠陥なしを○、欠陥有りを×としたものである。
Figure 0005830215
表1に示すように、炭素濃度が0.1〜10ppma、窒素濃度が1×1013〜1×1015atoms/cmの範囲内にある実施例1〜6のエピタキシャルウエーハはBMD密度が十分に形成されており、また結晶欠陥やエピ欠陥が発生していなかった。
これに対し、窒素濃度が本発明の範囲外であった比較例1,2のエピタキシャルウエーハは、下限より下の比較例1のウエーハはBMDが十分に析出しておらず、上限より上の比較例2のウエーハは結晶欠陥やエピ欠陥がウエーハに発生していた。
また炭素濃度が本発明の範囲外の比較例3,4のエピタキシャルウエーハは、下限より下の比較例3のウエーハは、比較例1のウエーハ同様BMDが十分に析出しておらず、上限より上の比較例4のシリコンウエーハは単結晶棒の育成中に多結晶化してしまい、製造できなかった。
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。

Claims (2)

  1. エピタキシャルウエーハであって、炭素濃度が0.1〜10ppma、かつ窒素濃度が1×10 13 〜1×10 15 atoms/cm 、導電型がN型で抵抗率が4mΩ・cm以下であるシリコンウエーハの表面にエピタキシャル層が形成されたものであり、前記導電型をN型で抵抗率を4mΩ・cm以下にするための抵抗率調整用ドーパントがリンであることを特徴とするエピタキシャルウエーハ。
  2. エピタキシャルウエーハの製造方法であって、チョクラルスキー法によって炭素濃度が0.1〜10ppma、窒素濃度が1×10 13 〜1×10 15 atoms/cm 、導電型がN型で抵抗率が4mΩ・cm以下になるように炭素・窒素・抵抗率調整用ドーパントとしてのリンをドープしてシリコン単結晶棒を育成し、該シリコン単結晶棒をスライスして加工することで得られたシリコンウエーハの表面上に、エピタキシャル層を形成することを特徴とするエピタキシャルウエーハの製造方法。
JP2008256021A 2008-10-01 2008-10-01 エピタキシャルウエーハ並びにその製造方法 Active JP5830215B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008256021A JP5830215B2 (ja) 2008-10-01 2008-10-01 エピタキシャルウエーハ並びにその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008256021A JP5830215B2 (ja) 2008-10-01 2008-10-01 エピタキシャルウエーハ並びにその製造方法

Publications (2)

Publication Number Publication Date
JP2010087327A JP2010087327A (ja) 2010-04-15
JP5830215B2 true JP5830215B2 (ja) 2015-12-09

Family

ID=42250977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008256021A Active JP5830215B2 (ja) 2008-10-01 2008-10-01 エピタキシャルウエーハ並びにその製造方法

Country Status (1)

Country Link
JP (1) JP5830215B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013145558A1 (ja) * 2012-03-26 2013-10-03 株式会社Sumco 多結晶シリコンおよびその鋳造方法
JP6020342B2 (ja) 2013-05-10 2016-11-02 信越半導体株式会社 シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3870293B2 (ja) * 1999-03-26 2007-01-17 シルトロニック・ジャパン株式会社 シリコン半導体基板及びその製造方法
US6491752B1 (en) * 1999-07-16 2002-12-10 Sumco Oregon Corporation Enhanced n-type silicon material for epitaxial wafer substrate and method of making same
JP2002201091A (ja) * 2000-09-01 2002-07-16 Wacker Nsce Corp 窒素および炭素添加基板を用いたエピ層欠陥のないエピウエハの製造方法
JP2003124219A (ja) * 2001-10-10 2003-04-25 Sumitomo Mitsubishi Silicon Corp シリコンウエーハおよびエピタキシャルシリコンウエーハ
JP2006179592A (ja) * 2004-12-21 2006-07-06 Fuji Film Microdevices Co Ltd 固体撮像素子形成用基板、これを用いた固体撮像素子およびその製造方法
US7485928B2 (en) * 2005-11-09 2009-02-03 Memc Electronic Materials, Inc. Arsenic and phosphorus doped silicon wafer substrates having intrinsic gettering
JP2007180427A (ja) * 2005-12-28 2007-07-12 Siltronic Ag エピタキシャルシリコンウェーハの製造方法

Also Published As

Publication number Publication date
JP2010087327A (ja) 2010-04-15

Similar Documents

Publication Publication Date Title
JP2003124219A (ja) シリコンウエーハおよびエピタキシャルシリコンウエーハ
JP6624868B2 (ja) p型低抵抗率炭化珪素単結晶基板
KR101847481B1 (ko) 실리콘 에피택셜 웨이퍼, 그의 제조 방법
US10355092B2 (en) Silicon epitaxial wafer and method of producing silicon epitaxial wafer
JP4972330B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP4708697B2 (ja) エピタキシャルシリコンウェーハ
JP5609025B2 (ja) エピタキシャルシリコンウェーハの製造方法
JP5830215B2 (ja) エピタキシャルウエーハ並びにその製造方法
JP5463693B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP5710104B2 (ja) シリコンエピタキシャルウェーハ及びシリコンエピタキシャルウェーハの製造方法
JP2011009613A (ja) エピタキシャルシリコンウェーハとその製造方法
JP2008133188A (ja) シリコンウェーハ
JP2007242920A (ja) 窒素ドープアニールウェーハの製造方法及び窒素ドープアニールウェーハ
JP5359991B2 (ja) シリコンエピタキシャルウェーハ及びその製造方法
JP6432879B2 (ja) エピタキシャルウェーハの製造方法
JP2013051348A (ja) エピタキシャルウェーハ及びその製造方法
JP5533428B2 (ja) シリコンエピタキシャルウエーハの製造方法
TWI566276B (zh) 磊晶晶圓
JP2011155130A (ja) エピタキシャルウェーハ及びその製造方法
JP5803722B2 (ja) シリコンエピタキシャルウェーハの製造方法
JP3903643B2 (ja) エピタキシャルウェーハの製造方法
JP2010205936A (ja) 高抵抗シリコンウェーハおよびその製造方法
JP2021130577A (ja) 半導体シリコンウェーハの製造方法
WO2010098012A1 (ja) シリコンエピタキシャルウェーハおよびシリコンエピタキシャルウェーハの製造方法
JP2011096979A (ja) シリコンウェーハ及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110524

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130607

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130611

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140304

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140527

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20140603

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20140905

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151026

R150 Certificate of patent or registration of utility model

Ref document number: 5830215

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250