JP2011066894A - 増幅装置およびプリディストーション制御方法 - Google Patents
増幅装置およびプリディストーション制御方法 Download PDFInfo
- Publication number
- JP2011066894A JP2011066894A JP2010209793A JP2010209793A JP2011066894A JP 2011066894 A JP2011066894 A JP 2011066894A JP 2010209793 A JP2010209793 A JP 2010209793A JP 2010209793 A JP2010209793 A JP 2010209793A JP 2011066894 A JP2011066894 A JP 2011066894A
- Authority
- JP
- Japan
- Prior art keywords
- predistortion
- unit
- cost function
- amplitude
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 41
- 230000003321 amplification Effects 0.000 claims abstract description 57
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 57
- 238000001228 spectrum Methods 0.000 claims abstract description 13
- 230000006870 function Effects 0.000 claims description 133
- 230000003446 memory effect Effects 0.000 claims description 39
- 238000006243 chemical reaction Methods 0.000 claims description 27
- 238000001914 filtration Methods 0.000 claims description 14
- 238000004364 calculation method Methods 0.000 claims description 13
- 238000005315 distribution function Methods 0.000 claims description 6
- 230000003111 delayed effect Effects 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 15
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000006399 behavior Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/32—Modifications of amplifiers to reduce non-linear distortion
- H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
- H03F1/3282—Acting on the phase and the amplitude of the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
- H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
- H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Amplifiers (AREA)
Abstract
【解決手段】増幅されるデジタル信号を予め歪ませるプリディストータ100’と、前記予め歪まされたデジタル信号をアナログ信号に変換するデジタル/アナログコンバータ108と、前記アナログ信号を増幅する増幅ユニット103と、前記増幅ユニットからフィードバックされた信号に従って前記プリディストータを制御するプリディストーションコントローラ110’と、を有し、前記プリディストーションコントローラは、前記増幅ユニットからフィードバックされた信号の周波数スペクトルの左および右の2つのサイドローブのパワーを規定し、前記2つのサイドローブの前記パワーに従ってコスト関数を規定し、そして、前記コスト関数に従って前記プリディストータを制御する。
【選択図】図9
Description
z(n)=F2{q(n)} (1)
q(n)=p(n)* AM{p(n)}* PM{p(n)} (2)
p(n)=F1{x(n)} (3)
ここで、F1{・}およびF2{・}は、それぞれ2つのフィルタの関数を表し、また、AM{・}およびPM{・}は、それぞれ振幅プリディストーションデータ発生ユニットおよび位相プリディストーションデータ発生ユニットの関数を表す。
z(n)=z1(n)+z2(n)+…… (4)
z1(n)=x1(n)* AM1{x1(n)}* PM1{x1(n)} (5)
z2(n)=x2(n)* AM2{x2(n)}* PM2{x2(n)} (6)
…………
ここで、AM1{・},PM1{・}およびAM2{・},PM2{・}は、それぞれ2つのサブプリディストータの振幅プリディストーションデータ発生ユニットおよび位相プリディストーションデータ発生ユニットの関数を表す。サブプリディストータの振幅プリディストーションデータ発生ユニットおよび位相プリディストーションデータ発生ユニットは、それらのプリディストーション機能を達成するために、多項式,分割およびキーポイント補間法等の方法を使用してもよい。
LA1(k)=(LA(k)−LA(0))* u1+LA(0) k<ku (7)
LA1(k)=(LA(k)−LA1(ku-1))* u2+LA1(ku-1) k≧ku (8)
k=1,……,M
LP1(k)=(LP(k)−LP(0))* v1+LP(0) k<kv (9)
LP1(k)=(LP(k)−LP1(kv-1))* v2+LP1(kv-1) k≧kv (10)
k=1,……,M
AM{・}→PM{・}→F1{・}→F2{・}→AM{・}→……繰り返し、および、
AM1{・}→PM1{・}→AM2{・}→PM2{・}→AM1{・}→……繰り返し
このとき、単一のコスト関数J(すなわち、2つのサイドローブのパワーにおける大きい方)は、AM{・},PM{・},F1{・}等の全てに関連し、それにより、最適値を獲得するために、最適化を何回か繰り返すことになるであろう。
(付記1)
増幅されるデジタル信号を予め歪ませるプリディストータと、
前記予め歪まされたデジタル信号をアナログ信号に変換するデジタル/アナログコンバータと、
前記アナログ信号を増幅する増幅ユニットと、
前記増幅ユニットからフィードバックされた信号に従って前記プリディストータを制御するプリディストーションコントローラと、を有し、
前記プリディストーションコントローラは、前記増幅ユニットからフィードバックされた信号の周波数スペクトルの左および右の2つのサイドローブのパワーを規定し、前記2つのサイドローブの前記パワーに従ってコスト関数を規定し、そして、前記コスト関数に従って前記プリディストータを制御し、
前記プリディストータは、以下の2つの[構成1]および[構成2]の一方であり、
[構成1]:前記プリディストータは、振幅プリディストーションおよび位相プリディストーションの後のデータを発生する位相振幅プリディストーションデータ発生ユニットと、前記位相振幅プリディストーションデータ発生ユニットに入力されるデータ、および、前記位相振幅プリディストーションデータ発生ユニットから出力されるデータの少なくとも一方をフィルタリングするフィルタと、を有する、並びに、
[構成2]:前記プリディストータは、nを2以上の整数として、n−1個の遅延された入力データをそれぞれ発生するために、入力データを遅延するn−1個の遅延ユニットと、振幅プリディストーションおよび位相プリディストーションの後のn個のデータをそれぞれ発生するために、遅延されていない入力データおよび前記n−1個の遅延された入力データを予め歪ませるn個の位相振幅プリディストーションデータ発生ユニットと、前記n個の位相振幅プリディストーションデータ発生ユニットからの前記振幅プリディストーションおよび前記位相プリディストーションの後のデータを加算する加算器と、を有する、
ことを特徴とする増幅装置。
付記1に記載の増幅装置において、
前記プリディストーションコントローラは、
前記増幅ユニットからフィードバックされた信号のダウン周波数変換を行うダウン周波数変換ユニットと、
前記ダウン周波数変換の後のデータのアナログ−デジタル変換を行うアナログ−デジタルコンバータと、
前記2つのサイドローブの前記左サイドローブのパワーを規定する左サイドローブパワー規定ユニットと、
前記2つのサイドローブの前記右サイドローブのパワーを規定する右サイドローブパワー規定ユニットと、
前記左サイドローブおよび前記右サイドローブのパワーの大きい方を前記コスト関数として使用するコスト関数規定ユニットと、
前記コスト関数に従って前記プリディストータを制御するアップデート制御ユニットと、を有することを特徴とする増幅装置。
付記2に記載の増幅装置において、
前記左サイドローブパワー規定ユニットまたは前記右サイドローブパワー規定ユニットは、前記左サイドローブまたは前記右サイドローブのパワーを得るために、前記アナログ−デジタル変換の後のデータにデジタル時間領域フィルタリングを行うか、或いは、前記アナログ−デジタル変換の後のデータに高速フーリエ変換を行ってから周波数領域フィルタリングを行うことを特徴とする増幅装置。
付記1に記載の増幅装置において、
前記プリディストーションコントローラは、
前記増幅ユニットからフィードバックされた信号を、同じパワーを有する第1信号部および第2信号部に分割するパワー分割器と、
フィルタリングして前記左サイドローブに対応する成分を得るために、前記第1信号部をフィルタリングする第1バンドパスフィルタと、
フィルタリングして前記右左サイドローブに対応する成分を得るために、前記第2信号部をフィルタリングする第2バンドパスフィルタと、
前記左サイドローブの成分のパワーを検出する第1パワー検出器と、
前記右サイドローブの成分のパワーを検出する第2パワー検出器と、
前記左サイドローブの成分のパワーを前記右サイドローブの成分のパワーと比較するパワー比較器と、
前記コスト関数に従って前記プリディストータを制御するアップデート制御ユニットと、を有することを特徴とする増幅装置。
付記1に記載の増幅装置において、
前記プリディストーションコントローラは、
前記増幅ユニットからフィードバックされた信号のダウン周波数変換を行うダウン周波数変換ユニットと、
前記ダウン周波数変換の後のデータのアナログ−デジタル変換を行うアナログ−デジタルコンバータと、
前記アナログ−デジタル変換の後のデータに従って、振幅特性に関連するコスト関数を規定する振幅特性コスト関数計算ユニットと、
前記アナログ−デジタル変換の後のデータに従って、位相特性に関連するコスト関数を規定する位相特性コスト関数計算ユニットと、
前記アナログ−デジタル変換の後のデータに従って、メモリ効果に関連するコスト関数を規定するメモリ効果コスト関数計算ユニットと、
前記振幅特性に関連するコスト関数、前記位相特性に関連するコスト関数および前記メモリ効果に関連するコスト関数のそれぞれに従って、前記プリディストータを制御するアップデート制御ユニットと、を有することを特徴とする増幅装置。
付記5に記載の増幅装置において、
前記振幅特性コスト関数計算ユニットは、前記振幅特性に関連するコスト関数として、前記フィードバックされた信号の振幅分配関数と信号源の振幅分配関数との間の差異、すなわち、前記フィードバックされた信号のピーク対平均パワー比と前記信号源のピーク対平均パワー比との間の差異を計算することを特徴とする増幅装置。
付記5に記載の増幅装置において、
前記メモリ効果コスト関数計算ユニットは、前記左サイドローブのパワーおよび前記右サイドローブのパワーを計算し、前記メモリ効果に関連するコスト関数として、前記左サイドローブのパワーと前記右サイドローブのパワーとの間の差異を取り出すことを特徴とする増幅装置。
付記5に記載の増幅装置において、
前記位相特性に関連するコスト関数は、全ての位相特性に関連するコスト関数であるが、
前記振幅特性に関連するコスト関数は、振幅特性だけに関連するコスト関数であり、
前記メモリ効果に関連するコスト関数は、メモリ効果だけに関連するコスト関数であり、
前記アップデート制御ユニットは、最初に、前記振幅特性に関連するコスト関数および前記位相特性に関連するコスト関数に従って前記プリディストータを制御し、その後、前記メモリ効果に関連するコスト関数に従って前記プリディストータを制御することを特徴とする増幅装置。
付記1に記載の増幅装置において、
前記位相振幅プリディストーションデータ発生ユニットは、
前記位相振幅プリディストーションデータ発生ユニットに入力される信号の振幅または位相に従って、振幅アドレスおよび位相アドレスを取得するアドレス発生器と、
前記振幅アドレスに従って初期プリディストーション振幅を規定すると共に、前記位相アドレスに従って初期プリディストーション位相を規定する初期値取得ユニットと、
前記振幅アドレス,および,キー振幅アドレスに基づいて規定された振幅アドレス期間に従って、前記振幅プリディストーションの後のデータを規定する前記振幅アドレス用の振幅プリディストーションユニットと、
前記位相アドレス,および,キー位相アドレスに基づいて規定された位相アドレス範囲に従って、前記位相プリディストーションの後のデータを規定する前記位相アドレス用の位相プリディストーションユニットと、
前記振幅プリディストーションの後のデータに前記位相プリディストーションの後のデータを乗算する乗算ユニットと、を有することを特徴とする増幅装置。
付記9に記載の増幅装置において、
前記振幅プリディストーションユニットは、
前記振幅アドレス,および,キー振幅アドレスによって規定される振幅アドレス範囲に従って、基準プリディストーション振幅を選択する振幅プリディストーション第1選択ユニットと、
前記初期プリディストーション振幅から,前記振幅プリディストーション第1選択ユニットによって選択された前記基準プリディストーション振幅を減算する減算器と、
前記振幅アドレス,および,前記キー振幅アドレスによって規定される振幅アドレス範囲に従って、プリディストーション振幅係数を選択する振幅プリディストーション第2選択ユニットと、
前記減算器からの出力に対して前記プリディストーション振幅係数を乗算する乗算器と、
前記基準プリディストーション振幅に対して前記乗算器からの出力を加算する加算器と、
前記振幅アドレスが前記基準プリディストーション振幅に対応するアドレスに一致するとき、前記加算器からの出力を使用して前記基準プリディストーション振幅をアップデートするアップデート制御ユニットと、を有することを特徴とする増幅装置。
付記9に記載の増幅装置において、
前記位相プリディストーションユニットは、
前記位相アドレス,および,キー位相アドレスによって規定される位相アドレス範囲に従って、基準プリディストーション位相を選択する位相プリディストーション第1選択ユニットと、
前記初期プリディストーション位相から,前記位相プリディストーション第1選択ユニットによって選択された前記基準プリディストーション位相を減算する減算器と、
前記位相アドレス,および,前記キー位相アドレスによって規定される位相アドレス範囲に従って、プリディストーション位相係数を選択する位相プリディストーション第2選択ユニットと、
前記減算器からの出力に対して前記プリディストーション位相係数を乗算する乗算器と、
前記基準プリディストーション位相に対して前記乗算器からの出力を加算する加算器と、
前記位相アドレスが前記基準プリディストーション位相に対応するアドレスに一致するとき、前記加算器からの出力を使用して前記基準プリディストーション位相をアップデートするアップデート制御ユニットと、を有することを特徴とする増幅装置。
増幅装置のためのプリディストーション制御方法であって、
前記増幅装置は、プリディストーションユニットと、プリディストーション制御ユニットと、増幅ユニットと、を有し、前記プリディストーション制御ユニットは、前記増幅ユニットからフィールドバックされた信号に従って前記プリディストーションユニットを制御し、
前記プリディストーション制御方法は、
前記増幅ユニットからフィードバックされた信号の周波数スペクトルにおける2つのサイドローブの左サイドローブのパワーを規定し、
前記増幅ユニットからフィードバックされた信号の周波数スペクトルにおける2つのサイドローブの右サイドローブのパワーを規定し、
前記左サイドローブのパワーおよび前記右サイドローブのパワーに従ってコスト関数を規定し、そして、
前記コスト関数に従って前記プリディストータを制御することを特徴とするプリディストーション制御方法。
増幅されるデジタル信号を予め歪ませるプリディストータと、
前記予め歪まされたデジタル信号をアナログ信号に変換するデジタル/アナログコンバータと、
前記アナログ信号を増幅する増幅ユニットと、
前記増幅ユニットからフィードバックされた信号に従って前記プリディストータを制御するプリディストーションコントローラと、を有し、
前記プリディストーションコントローラは、前記増幅ユニットからフィードバックされた信号の周波数スペクトルの左および右の2つのサイドローブのパワーを規定し、前記2つのサイドローブの前記パワーに従ってコスト関数を規定し、そして、前記コスト関数に従って前記プリディストータを制御することを特徴とする増幅装置。
101 プリディストーションデータ発生ユニット
102 乗算器
103 パワーアンプ
104 カプラー
105 アッテネータ
106 コスト関数発生器
107 制御アップデートユニット
108 デジタル/アナログ変換器(D/Aコンバータ)
109 アップコンバータ
110,110’ プリディストーションコントローラ
200−1,200−2 サブプリディストータ
201,201−1,201−2 振幅プリディストーションデータ発生ユニット
202,202−1,202−2 位相プリディストーションデータ発生ユニット
203,203−1,203−2;204,204−1,204−2 乗算器
205 第1フィルタ
206 第2フィルタ
207 遅延器
1001,1201 ダウン周波数コンバータ(ダウンコンバータ)
1002,1202 アナログ/デジタル変換器(A/Dコンバータ)
1003 左サイドローブパワー獲得ユニット
1004 右サイドローブパワー獲得ユニット
1005 コスト関数算出ユニット(コスト関数発生器)
1006,1107 アップデート制御ユニット
1101 パワー分割器
1102,1103 バンドパスフィルタ
1104,1105 パワー検出器
1106 パワー比較器
1203 振幅コスト関数算出ユニット(振幅特性コスト関数計算器)
1204 位相コスト関数算出ユニット(位相特性コスト関数計算器)
1205 メモリ効果コスト関数算出ユニット(メモリ効果コスト関数計算器)
1206 アップデート制御ユニット(データアップグレードコントローラ)
Claims (12)
- 増幅されるデジタル信号を予め歪ませるプリディストータと、
前記予め歪まされたデジタル信号をアナログ信号に変換するデジタル/アナログコンバータと、
前記アナログ信号を増幅する増幅ユニットと、
前記増幅ユニットからフィードバックされた信号に従って前記プリディストータを制御するプリディストーションコントローラと、を有し、
前記プリディストーションコントローラは、前記増幅ユニットからフィードバックされた信号の周波数スペクトルの左および右の2つのサイドローブのパワーを規定し、前記2つのサイドローブの前記パワーに従ってコスト関数を規定し、そして、前記コスト関数に従って前記プリディストータを制御することを特徴とする増幅装置。 - 請求項1に記載の増幅装置において、
前記プリディストータは、
振幅プリディストーションおよび位相プリディストーションの後のデータを発生する位相振幅プリディストーションデータ発生ユニットと、
前記位相振幅プリディストーションデータ発生ユニットに入力されるデータ、および、前記位相振幅プリディストーションデータ発生ユニットから出力されるデータの少なくとも一方をフィルタリングするフィルタと、を有することを特徴とする増幅装置。 - 請求項1に記載の増幅装置において、
前記プリディストータは、nを2以上の整数として、
n−1個の遅延された入力データをそれぞれ発生するために、入力データを遅延するn−1個の遅延ユニットと、
振幅プリディストーションおよび位相プリディストーションの後のn個のデータをそれぞれ発生するために、遅延されていない入力データおよび前記n−1個の遅延された入力データを予め歪ませるn個の位相振幅プリディストーションデータ発生ユニットと、
前記n個の位相振幅プリディストーションデータ発生ユニットからの前記振幅プリディストーションおよび前記位相プリディストーションの後のデータを加算する加算器と、を有することを特徴とする増幅装置。 - 請求項1〜3のいずれか1項に記載の増幅装置において、
前記プリディストーションコントローラは、
前記増幅ユニットからフィードバックされた信号のダウン周波数変換を行うダウン周波数変換ユニットと、
前記ダウン周波数変換の後のデータのアナログ−デジタル変換を行うアナログ−デジタルコンバータと、
前記2つのサイドローブの前記左サイドローブのパワーを規定する左サイドローブパワー規定ユニットと、
前記2つのサイドローブの前記右サイドローブのパワーを規定する右サイドローブパワー規定ユニットと、
前記左サイドローブおよび前記右サイドローブのパワーの大きい方を前記コスト関数として使用するコスト関数規定ユニットと、
前記コスト関数に従って前記プリディストータを制御するアップデート制御ユニットと、を有することを特徴とする増幅装置。 - 請求項4に記載の増幅装置において、
前記左サイドローブパワー規定ユニットまたは前記右サイドローブパワー規定ユニットは、前記左サイドローブまたは前記右サイドローブのパワーを得るために、前記アナログ−デジタル変換の後のデータにデジタル時間領域フィルタリングを行うか、或いは、前記アナログ−デジタル変換の後のデータに高速フーリエ変換を行ってから周波数領域フィルタリングを行うことを特徴とする増幅装置。 - 請求項1〜3のいずれか1項に記載の増幅装置において、
前記プリディストーションコントローラは、
前記増幅ユニットからフィードバックされた信号を、同じパワーを有する第1信号部および第2信号部に分割するパワー分割器と、
フィルタリングして前記左サイドローブに対応する成分を得るために、前記第1信号部をフィルタリングする第1バンドパスフィルタと、
フィルタリングして前記右左サイドローブに対応する成分を得るために、前記第2信号部をフィルタリングする第2バンドパスフィルタと、
前記左サイドローブの成分のパワーを検出する第1パワー検出器と、
前記右サイドローブの成分のパワーを検出する第2パワー検出器と、
前記左サイドローブの成分のパワーを前記右サイドローブの成分のパワーと比較するパワー比較器と、
前記コスト関数に従って前記プリディストータを制御するアップデート制御ユニットと、を有することを特徴とする増幅装置。 - 請求項1〜3のいずれか1項に記載の増幅装置において、
前記プリディストーションコントローラは、
前記増幅ユニットからフィードバックされた信号のダウン周波数変換を行うダウン周波数変換ユニットと、
前記ダウン周波数変換の後のデータのアナログ−デジタル変換を行うアナログ−デジタルコンバータと、
前記アナログ−デジタル変換の後のデータに従って、振幅特性に関連するコスト関数を規定する振幅特性コスト関数計算ユニットと、
前記アナログ−デジタル変換の後のデータに従って、位相特性に関連するコスト関数を規定する位相特性コスト関数計算ユニットと、
前記アナログ−デジタル変換の後のデータに従って、メモリ効果に関連するコスト関数を規定するメモリ効果コスト関数計算ユニットと、
前記振幅特性に関連するコスト関数、前記位相特性に関連するコスト関数および前記メモリ効果に関連するコスト関数のそれぞれに従って、前記プリディストータを制御するアップデート制御ユニットと、を有することを特徴とする増幅装置。 - 請求項7に記載の増幅装置において、
前記振幅特性コスト関数計算ユニットは、前記振幅特性に関連するコスト関数として、前記フィードバックされた信号の振幅分配関数と信号源の振幅分配関数との間の差異、すなわち、前記フィードバックされた信号のピーク対平均パワー比と前記信号源のピーク対平均パワー比との間の差異を計算することを特徴とする増幅装置。 - 請求項7に記載の増幅装置において、
前記メモリ効果コスト関数計算ユニットは、前記左サイドローブのパワーおよび前記右サイドローブのパワーを計算し、前記メモリ効果に関連するコスト関数として、前記左サイドローブのパワーと前記右サイドローブのパワーとの間の差異を取り出すことを特徴とする増幅装置。 - 請求項7に記載の増幅装置において、
前記位相特性に関連するコスト関数は、全ての位相特性に関連するコスト関数であるが、
前記振幅特性に関連するコスト関数は、振幅特性だけに関連するコスト関数であり、
前記メモリ効果に関連するコスト関数は、メモリ効果だけに関連するコスト関数であり、
前記アップデート制御ユニットは、最初に、前記振幅特性に関連するコスト関数および前記メモリ効果に関連するコスト関数に従って前記プリディストータを制御し、その後、前記位相特性に関連するコスト関数に従って前記プリディストータを制御することを特徴とする増幅装置。 - 請求項2または3に記載の増幅装置において、
前記位相振幅プリディストーションデータ発生ユニットは、
前記位相振幅プリディストーションデータ発生ユニットに入力される信号の振幅または位相に従って、振幅アドレスおよび位相アドレスを取得するアドレス発生器と、
前記振幅アドレスに従って初期プリディストーション振幅を規定すると共に、前記位相アドレスに従って初期プリディストーション位相を規定する初期値取得ユニットと、
前記振幅アドレス,および,キー振幅アドレスに基づいて規定された振幅アドレス期間に従って、前記振幅プリディストーションの後のデータを規定する振幅プリディストーションユニットと、
前記位相アドレス,および,キー位相アドレスに基づいて規定された位相アドレス期間に従って、前記位相プリディストーションの後のデータを規定する位相プリディストーションユニットと、
前記振幅プリディストーションの後のデータに前記位相プリディストーションの後のデータを乗算する乗算ユニットと、を有することを特徴とする増幅装置。 - 増幅装置のためのプリディストーション制御方法であって、
前記増幅装置は、プリディストーションユニットと、プリディストーション制御ユニットと、増幅ユニットと、を有し、前記プリディストーション制御ユニットは、前記増幅ユニットからフィールドバックされた信号に従って前記プリディストーションユニットを制御し、
前記プリディストーション制御方法は、
前記増幅ユニットからフィードバックされた信号の周波数スペクトルにおける2つのサイドローブの左サイドローブのパワーを規定し、
前記増幅ユニットからフィードバックされた信号の周波数スペクトルにおける2つのサイドローブの右サイドローブのパワーを規定し、
前記左サイドローブのパワーおよび前記右サイドローブのパワーに従ってコスト関数を規定し、そして、
前記コスト関数に従って前記プリディストータを制御することを特徴とするプリディストーション制御方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN200910171901.6 | 2009-09-18 | ||
CN2009101719016A CN102025327B (zh) | 2009-09-18 | 2009-09-18 | 放大器装置和预失真控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011066894A true JP2011066894A (ja) | 2011-03-31 |
JP5516269B2 JP5516269B2 (ja) | 2014-06-11 |
Family
ID=43756126
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010209793A Expired - Fee Related JP5516269B2 (ja) | 2009-09-18 | 2010-09-17 | 増幅装置およびプリディストーション制御方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8472556B2 (ja) |
JP (1) | JP5516269B2 (ja) |
CN (1) | CN102025327B (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014003490A (ja) * | 2012-06-19 | 2014-01-09 | Fujitsu Ltd | 増幅装置および増幅方法 |
JP2014179981A (ja) * | 2013-03-13 | 2014-09-25 | Analog Devices Technology | アンダーサンプリングデジタル前置歪アーキテクチャ |
US9065478B1 (en) | 2013-12-10 | 2015-06-23 | Samsung Electronics Co., Ltd. | Digital to-analog conversion apparatuses and methods |
US9213347B2 (en) | 2013-12-23 | 2015-12-15 | Samsung Electronics Co., Ltd. | Low-dropout regulator, power management system, and method of controlling low-dropout voltage |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101656512B (zh) * | 2008-08-18 | 2012-06-27 | 富士通株式会社 | 功率放大器非线性程度度量装置、方法和预失真补偿装置 |
US10387592B1 (en) | 2010-05-26 | 2019-08-20 | Keysight Technologies, Inc. | Method and system for characterizing, modeling and simulating non-linear components having long term memory effects |
US8514918B2 (en) * | 2010-09-24 | 2013-08-20 | Intel Corporation | Close-loop power transmission calibration |
KR20120070057A (ko) * | 2010-12-21 | 2012-06-29 | 한국전자통신연구원 | 전치왜곡장치 및 전치왜곡방법 |
US8914271B2 (en) * | 2011-11-30 | 2014-12-16 | Keysight Technologies, Inc. | Method for predistorting signals for non-linear components in the presence of long term memory effects |
CN103703678A (zh) * | 2011-12-26 | 2014-04-02 | 三菱电机株式会社 | 模拟反馈放大器 |
EP2680519B1 (en) * | 2012-06-28 | 2014-08-20 | Nxp B.V. | Pre-equalizer for a digitally modulated RF signal and method |
CN104426485B (zh) * | 2013-08-30 | 2018-01-16 | 富士通株式会社 | 数字预失真装置以及方法 |
CN104468437B (zh) * | 2013-09-12 | 2017-11-14 | 富士通株式会社 | 数字预失真发射机及其控制方法 |
CN105900333B (zh) * | 2014-06-17 | 2018-10-30 | 华为技术有限公司 | 射频功率放大***、射频功率放大方法、发射机及基站 |
CN104678379B (zh) * | 2014-12-26 | 2017-10-17 | 中国科学院声学研究所 | 一种信号发生器发射信号的方法及装置 |
CN106878208B (zh) | 2015-12-11 | 2020-07-31 | 富士通株式会社 | 测量滤波特性的装置、预均衡器、以及光通信设备 |
CN106878209B (zh) | 2015-12-11 | 2020-04-21 | 富士通株式会社 | 测量滤波特性的装置、预均衡器、通信设备 |
FR3080723B1 (fr) * | 2018-04-25 | 2021-08-06 | Wupatec | Systeme et procede de linearisation en bande de base pour un amplificateur de puissance radiofrequence de classe g |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002135062A (ja) * | 2000-10-23 | 2002-05-10 | Sony Corp | 歪み補償電力増幅装置 |
JP2006505160A (ja) * | 2002-10-31 | 2006-02-09 | 深▲川▼市中▲興▼通▲訊▼股▲分▼有限公司 | 広帯域プリディストーション線形化の方法およびシステム |
WO2009090825A1 (ja) * | 2008-01-15 | 2009-07-23 | Mitsubishi Electric Corporation | プレディストータ |
JP2009213113A (ja) * | 2008-03-05 | 2009-09-17 | Fujitsu Ltd | 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ |
JP2010518660A (ja) * | 2006-12-26 | 2010-05-27 | ダリ システムズ カンパニー リミテッド | 多チャンネル広帯域通信システムにおけるベースバンドプリディストーション線形化の方法及びシステム |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5930301A (en) * | 1996-06-25 | 1999-07-27 | Harris Corporation | Up-conversion mechanism employing side lobe-selective pre-distortion filter and frequency replica-selecting bandpass filter respectively installed upstream and downstream of digital-to-analog converter |
US6885241B2 (en) * | 2002-03-26 | 2005-04-26 | Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry | Type-based baseband predistorter function estimation technique for non-linear circuits |
DE60325789D1 (de) * | 2003-11-26 | 2009-02-26 | Ericsson Telefon Ab L M | Schaltung und verfahren zur vorverzerreransteuerung sowie eine, eine vorverzerreransteuerungsschaltung umfassende schaltungseinheit |
JP4701024B2 (ja) * | 2005-07-07 | 2011-06-15 | 株式会社日立国際電気 | プリディストーション歪補償付き増幅器 |
CN101621305B (zh) * | 2008-06-30 | 2012-08-29 | 富士通株式会社 | 基带预失真装置和方法 |
-
2009
- 2009-09-18 CN CN2009101719016A patent/CN102025327B/zh not_active Expired - Fee Related
-
2010
- 2010-09-09 US US12/878,176 patent/US8472556B2/en not_active Expired - Fee Related
- 2010-09-17 JP JP2010209793A patent/JP5516269B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002135062A (ja) * | 2000-10-23 | 2002-05-10 | Sony Corp | 歪み補償電力増幅装置 |
JP2006505160A (ja) * | 2002-10-31 | 2006-02-09 | 深▲川▼市中▲興▼通▲訊▼股▲分▼有限公司 | 広帯域プリディストーション線形化の方法およびシステム |
JP2010518660A (ja) * | 2006-12-26 | 2010-05-27 | ダリ システムズ カンパニー リミテッド | 多チャンネル広帯域通信システムにおけるベースバンドプリディストーション線形化の方法及びシステム |
WO2009090825A1 (ja) * | 2008-01-15 | 2009-07-23 | Mitsubishi Electric Corporation | プレディストータ |
JP2009213113A (ja) * | 2008-03-05 | 2009-09-17 | Fujitsu Ltd | 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014003490A (ja) * | 2012-06-19 | 2014-01-09 | Fujitsu Ltd | 増幅装置および増幅方法 |
US9300256B2 (en) | 2012-06-19 | 2016-03-29 | Fujitsu Limited | Amplification device and amplification method |
JP2014179981A (ja) * | 2013-03-13 | 2014-09-25 | Analog Devices Technology | アンダーサンプリングデジタル前置歪アーキテクチャ |
US9065478B1 (en) | 2013-12-10 | 2015-06-23 | Samsung Electronics Co., Ltd. | Digital to-analog conversion apparatuses and methods |
US9213347B2 (en) | 2013-12-23 | 2015-12-15 | Samsung Electronics Co., Ltd. | Low-dropout regulator, power management system, and method of controlling low-dropout voltage |
Also Published As
Publication number | Publication date |
---|---|
US20110068868A1 (en) | 2011-03-24 |
JP5516269B2 (ja) | 2014-06-11 |
CN102025327A (zh) | 2011-04-20 |
CN102025327B (zh) | 2013-01-02 |
US8472556B2 (en) | 2013-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5516269B2 (ja) | 増幅装置およびプリディストーション制御方法 | |
JP5251757B2 (ja) | ベースバンド・プレディストーション装置及び方法 | |
JP4835241B2 (ja) | ディジタルプリディストーション送信機 | |
JP5137973B2 (ja) | プレディストータ | |
JP5236661B2 (ja) | 多チャンネル広帯域通信システムにおけるベースバンドプリディストーション線形化の方法及びシステム | |
JP4652091B2 (ja) | 歪補償装置 | |
JP5041158B2 (ja) | 高周波電力増幅器の歪み補償装置 | |
US8451055B2 (en) | Distortion compensating apparatus, transmitting apparatus, and distortion compensating method | |
JP2009111958A (ja) | プリディストータ | |
CN101662821B (zh) | 信号处理方法及通信*** | |
JP2005333353A (ja) | プリディストータ | |
WO2005091865A2 (en) | Digital predistortion system and method for high efficiency trasmitters | |
KR20060109997A (ko) | 광대역 향상된 디지털 주입 전치왜곡 시스템 및 방법 | |
TWI536731B (zh) | 預失真方法、預失真裝置以及機器可讀媒體 | |
JP2006270246A (ja) | 歪補償装置 | |
JP5056490B2 (ja) | 歪み補償係数更新装置および歪み補償増幅器 | |
JP2013157955A (ja) | 信号処理システムおよび信号処理方法 | |
EP2837093A1 (en) | Digital predistorter (dpd) structure based on dynamic deviation reduction (ddr)-based volterra series | |
JP5707999B2 (ja) | 歪補償装置、送信機及び歪補償方法 | |
Rahati Belabad et al. | A novel generalized parallel two-box structure for behavior modeling and digital predistortion of RF power amplifiers at LTE applications | |
JP2014011567A (ja) | 電力増幅器の補償装置 | |
JP5673238B2 (ja) | 電力増幅装置、送信機及び電力増幅装置制御方法 | |
TW201503580A (zh) | 預失真方法、預失真裝置以及機器可讀媒體 | |
JP2008028746A (ja) | 歪み補償装置 | |
KR20090125597A (ko) | 협대역 신호를 이용한 광대역 신호의 비선형 모델 파라미터추출 방법 및 이를 이용한 전치 왜곡 장치 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131217 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140204 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140304 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140317 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5516269 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |