JP2011066894A - 増幅装置およびプリディストーション制御方法 - Google Patents

増幅装置およびプリディストーション制御方法 Download PDF

Info

Publication number
JP2011066894A
JP2011066894A JP2010209793A JP2010209793A JP2011066894A JP 2011066894 A JP2011066894 A JP 2011066894A JP 2010209793 A JP2010209793 A JP 2010209793A JP 2010209793 A JP2010209793 A JP 2010209793A JP 2011066894 A JP2011066894 A JP 2011066894A
Authority
JP
Japan
Prior art keywords
predistortion
unit
cost function
amplitude
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010209793A
Other languages
English (en)
Other versions
JP5516269B2 (ja
Inventor
Zhan Shi
チャン シ
Hui Li
ホエイ リ
Jian Min Zhou
ジャン ミン チョウ
Gang Sun
ガン スン
Zhiqi Wang
チキ ワン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of JP2011066894A publication Critical patent/JP2011066894A/ja
Application granted granted Critical
Publication of JP5516269B2 publication Critical patent/JP5516269B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3247—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits using feedback acting on predistortion circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H03F1/3241—Modifications of amplifiers to reduce non-linear distortion using predistortion circuits
    • H03F1/3282—Acting on the phase and the amplitude of the input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2201/00—Indexing scheme relating to details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements covered by H03F1/00
    • H03F2201/32—Indexing scheme relating to modifications of amplifiers to reduce non-linear distortion
    • H03F2201/3233—Adaptive predistortion using lookup table, e.g. memory, RAM, ROM, LUT, to generate the predistortion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)

Abstract

【課題】プリディストータの特性を理想特性に近づけるようにする。
【解決手段】増幅されるデジタル信号を予め歪ませるプリディストータ１００’と、前記予め歪まされたデジタル信号をアナログ信号に変換するデジタル／アナログコンバータ１０８と、前記アナログ信号を増幅する増幅ユニット１０３と、前記増幅ユニットからフィードバックされた信号に従って前記プリディストータを制御するプリディストーションコントローラ１１０’と、を有し、前記プリディストーションコントローラは、前記増幅ユニットからフィードバックされた信号の周波数スペクトルの左および右の２つのサイドローブのパワーを規定し、前記２つのサイドローブの前記パワーに従ってコスト関数を規定し、そして、前記コスト関数に従って前記プリディストータを制御する。
【選択図】図９

Description

この明細書で言及する実施例は、増幅装置およびプリディストーション制御方法に関する。
電力増幅器（ＰＡ：パワーアンプ）は、電子装置における重要な構成部品であり、それは、弱い電気信号の電力を、伝送および放射の要求を満足するように増幅することができる。増幅するエネルギーは、直流電力源から得ており、すなわち、パワーアンプは、直流のエネルギーを、要求を満足する交流信号の強度に変換することができる。直流エネルギーを交流信号に変換するパワーアンプの能力は、パワーアンプの効率と呼ばれている。パワーアンプの入出力信号の電力関係は、線形領域，非線形領域および飽和領域に分割される。
入力信号のエンベロープが線形領域だけにおいて変動するとき、入力信号は、理想的に増幅される。しかしながら、入力信号のエンベロープが非線形領域にまで変動すると、出力信号は、歪むことになる。そのような歪みは、出力信号のスペクトルにおいてサイドローブが立ち上げられ、メインローブが周波数領域において歪まされるのを明らかにすると共に、出力信号が時間領域において入力信号の理想的な増幅ではないことを明らかにする。
物理的な理由によって、入力信号のエンベロープが非線形領域にまで変動すると、パワーアンプの効率は、入力信号のエンベロープが線形領域だけにおいて変動する場合よりも遥かに大きくなる。新たな変調方式の出現によって、信号エンベロープのダイナミックレンジは次第に大きくなり、非線形歪みの発生が避けられなくなって来ている。
ベースバンドデジタルプリディストーション技術は、パワーアンプの非線形性を解消する手法として有効なものである。パワーアンプの逆特性をシミュレーションすることによって、その技術は、パワーアンプの出力端子において理想的に増幅された信号を獲得するために、ベースバンドデジタル信号を予め歪ませる。
パワーアンプの逆特性をリアルタイムでシミュレーションするために、従来の技術では、サンプルポイント毎に、入力信号をパワーアンプの出力のフィードバック（帰還）信号と比較することが要求され、これはベクトル法として参照されている。ベクトル法は、正確なフィードバック信号を要求すると共に、入力信号とフィードバック信号の正確な同期を要求するため、相対的にコストが高い。近年、流行っているスカラー法は、フィードバック信号の静的特性を研究および比較し、それにより、上述の問題が回避されている。
ところで、従来、プリディストーションの処理機能を有するパワーアンプとしては、様々なものが提案されている。
国際公開第２００６／０３６３８０号パンフレット 特開２００９−２１３１１３号公報
本発明者達は、本発明の開発段階において、通信システムの帯域幅が次第に増大するのに伴って、パワーアンプの周波数選択度（メモリ効果）が次第に明らかになるのを知見した。しかしながら、従来のスカラー法は、メモリ効果についての考慮がなされていない。その結果、従来のプリディストーション技術を使用したプリディストータの性能は、理想性能から大きくかけ離れている。
本実施形態によれば、プリディストータと、デジタル／アナログコンバータと、増幅ユニットと、プリディストーションコントローラと、を有する増幅装置が提供される。前記プリディストータは、増幅されるデジタル信号を予め歪ませ、また、前記デジタル／アナログコンバータは、前記予め歪まされたデジタル信号をアナログ信号に変換する。さらに、前記増幅ユニットは、前記アナログ信号を増幅し、そして、前記プリディストーションコントローラは、前記増幅ユニットからフィードバックされた信号に従って前記プリディストータを制御する。
前記プリディストーションコントローラは、前記増幅ユニットからフィードバックされた信号の周波数スペクトルの左および右の２つのサイドローブのパワーを規定する。さらに、前記プリディストーションコントローラは、前記２つのサイドローブの前記パワーに従ってコスト関数（cost function）を規定し、そして、前記コスト関数に従って前記プリディストータを制御する。
開示の増幅装置およびプリディストーション制御方法は、プリディストータの特性を理想特性に近づけることができるという効果を奏する。
図１は、ベースバンドデジタルプリディストーション装置に基づくスカラー法の構成を示す図である。 図２は、プリディストータの一例を概略的に示す図である。 図３は、パワーアンプにおける時間領域でのメモリ効果の様子を概略的に示す図である。 図４は、パワーアンプにおける周波数領域でのメモリ効果の様子を概略的に示す図である。 図５は、一実施例に係るプリディストータを概略的に示す図である。 図６は、他の実施例に係るプリディストータを概略的に示す図である。 図７は、一実施例に係る振幅プリディストータを概略的に示す図である。 図８は、一実施例に係る位相プリディストータを概略的に示す図である。 図９は、本実施例に係るベースバンドデジタルプリディストーション装置に基づくスカラー法の構成を概略的に示す図である。 図１０は、一実施例に係るプリディストーションコントローラを概略的に示す図である。 図１１は、他の実施例に係るプリディストーションコントローラを概略的に示す図である。 図１２は、さらに他の実施例に係るプリディストーションコントローラを概略的に示す図である。 図１３は、一実施例に係るプリディストーション制御方法を説明するための図である。
まず、増幅装置およびプリディストーション制御方法の実施例を詳述する前に、ベースバンドデジタルプリディストーション装置に基づくスカラー法の構成、並びに、プリディストータの一例を説明する。
図１は、ベースバンドデジタルプリディストーション装置に基づくスカラー法の構成を示す。図１に示されるように、オリジナル信号ｘ(n)が、プリディストーション（予め歪まされた）信号Ｚ(n)を生成するプリディストータ１００に最初に入力し、さらに、デジタル／アナログ変換器（Ｄ／Ａコンバータ）１０８およびアップコンバータ１０９を通った後、パワーアンプ１０３に送られる。電力増幅された出力信号ｙ(n)は、カプラー１０４からフィードバックされ、アッテネータ１０５を通して減衰され、それから、コスト関数発生器１０６に入力する。コスト関数発生器１０６により発生されたコスト関数は、プリディストータ１００の動作を制御する制御アップデートユニット１０７に送られる。コスト関数発生器１０６および制御アップデートユニット１０７は、プリディストーションコントローラ１１０を構成する。プリディストータ１００は、主としてプリディストーションデータ発生ユニット１０１および乗算器１０２を含む。プリディストーションデータ発生ユニット１０１は、オリジナル信号ｘ(n)および制御アップデートユニット１０７によって提供されるパラメータに従ってプリディストーションデータを発生し、そのプリディストーションデータは、プリディストーション信号ｚ(n)を得るために、乗算器１０２によってオリジナル信号と乗算される。
図１のプリディストータにおいて、コスト関数発生器１０６は、出力バンドパワーを計算し、制御アップデートユニット１０７は、その出力バンドパワーに従ってプリディストーションパラメータをアップデートする。
図２は、プリディストータ２００を概略的に示す図である。図２に示されるように、オリジナル信号ｘ(n)は、３つの枝に分岐される。振幅プリディストーションデータおよび位相プリディストーションデータをそれぞれ得るために、３つの枝の１つは、振幅プリディストーションデータ発生ユニット２０１に入力し、また、他の１つは位相プリディストーションデータ発生ユニット２０２に入力する。そして、３つの枝の残りの１つは、プリディストーション信号ｚ(n)を得るために、それぞれ乗算器２０３および２０４において、振幅プリディストーションデータおよび位相プリディストーションデータと乗算される。
本発明者達は、本発明の開発段階において、メモリ効果を研究した。図３は、パワーアンプにおける時間領域でのメモリ効果の様子を概略的に示す。図３において、横軸は、パワーアンプへの入力信号の電圧を表し、また、縦軸は、出力信号の電圧を表している。図３から分かるように、曲線は、『非常に太い』、すなわち、複数の入力信号の振幅（電圧）が、１つの出力信号の振幅（電圧）に対応している。これは、パワーアンプの現在の出力値が、現在の入力信号に関連しているだけでなく、以前の入力値にも関連しているからである。
図４は、パワーアンプにおける周波数領域でのメモリ効果の様子を概略的に示す。図４において、縦軸は、規格化されたパワースペクトル密度を表し、また、横軸は、周波数を表している。換言すると、メモリ効果は、周波数領域における周波数選択度として明らかになり、また、そのサイドローブのパワーは異なっている。
以下、増幅装置およびプリディストーション制御方法の実施例を、添付図面を参照して詳述する。
本実施例は、例えば、メモリ効果の反作用が可能なプリディストータの構成に基づいた２つのスカラー法を提案し、それによって、電力増幅器（ＰＡ：パワーアンプ）の非線形性およびメモリ効果を有効に取り除き得るものである。
それぞれ独立したコスト関数を有するパワーアンプの振幅，位相およびメモリ効果を考察すると、本実施例は、デジタル領域のフィードバック信号を処理することによって、複数のコスト関数を発生し、それぞれに基づくプリディストータにおける様々なサブ機能モジュールを最適化し、それにより、例えば、アルゴリズムの収束性を高速化を達成しようとするものである。
実施例に係る増幅装置は、メモリ効果を低減して、スカラー法のリンク構造（link structure）における性能を向上させ得るものである。
以下の説明および図面を参照することによって、実施例の構成およびさらなる形態が、より一層明らかになるであろう。以下、実施例が説明および図面において詳述されるが、本発明は、それらによって制限されるものではなく、添付の特許請求の範囲の思想および主旨に含まれる様々な変更，変形および等化なものも含むのは明らかであろう。
１つの実施例に関して記述、および／または、描かれた構成は、同一または類似の手法、他の実施例の構成が組み合わされたもの、或いは、他の実施例の構成に取り替えたものの１つまたはそれ以上の他の実施例に対しても適用され得るものである。
ここで、本明細書で使用されている『含む／有する』並びに『含んでいる／有している』等の語句は、主要部，全体，オペレーション（ステップ）或いは構成要素部分の存在を示すものであって、１つまたはそれ以上の他の主要部，全体，オペレーション或いは構成要素部分の存在または付加を拒むものではない。
図５は、一実施例に係るプリディストータ５００を概略的に示す。
図５に示されるように、オリジナル信号ｘ(n)は、まず、第１フィルタ２０５に入力し、その第１フィルタの出力ｐ(n)は３つの枝に分岐される。３つの枝の１つは、振幅プリディストーションデータを得るために、振幅プリディストーションデータ発生ユニット２０１に入力する。また、３つの枝の他の１つは、位相プリディストーションデータを得るために、位相プリディストーションデータ発生ユニット２０２に入力する。そして、３つの枝の残りの１つは、データｑ(n)を得るために、乗算器２０３において振幅プリディストーションデータと乗算され、その後、乗算器２０４において位相プリディストーションデータと乗算される。さらに、データｑ(n)は、第２フィルタ２０６に入力して、最終的に、プリディストーション信号ｚ(n)を得る。ここで、図５における第１フィルタ２０５および第２フィルタ２０６は、同時に、交互に、或いは、それらの一方だけを保持するように使用されてもよい。
上記の処理を数学的な表現によって表すと、
ｚ(n)＝Ｆ２｛ｑ(n)｝ （１）
ｑ(n)＝ｐ(n)* ＡＭ｛ｐ(n)｝* ＰＭ｛ｐ(n)｝ （２）
ｐ(n)＝Ｆ１｛ｘ(n)｝ （３）
ここで、Ｆ１｛・｝およびＦ２｛・｝は、それぞれ２つのフィルタの関数を表し、また、ＡＭ｛・｝およびＰＭ｛・｝は、それぞれ振幅プリディストーションデータ発生ユニットおよび位相プリディストーションデータ発生ユニットの関数を表す。
実際に、第１フィルタ２０５および第２フィルタ２０６は、ＦＩＲ（Finite Impact response）フィルタまたはＩＩＲ（Infinite Impact Response）フィルタのようなデジタルフィルタであってもよい。振幅プリディストーションデータ発生ユニット２０１および位相プリディストーションデータ発生ユニット２０２は、プリディストーション動作を行うために、多項式，分割されたラインおよびキーポイント補間法等の方法を使用してもよい。振幅プリディストーションデータ発生ユニット２０１および位相プリディストーションデータ発生ユニット２０２によって使用された方法に対応して、アップデート制御ユニットによってアップデートされる制御されるべきものは、それぞれフィルタのタップ係数、多項式の係数、および、分割されたポイントの位置等である。
図６は、他の実施例に係るプリディストータ６００を概略的に示す。
図６に示されるように、オリジナル信号ｘ(n)は、２つの枝に分岐される。一方の枝ｘ１(n)は、サブプリディストータ２００−１に入力し、また、他方の枝は、まず、遅延器２０７に入力する。遅延器２０７から出力された信号ｘ２(n)は、さらに、サブプリディストータ２００−２に入力する。信号ｘ１(n)の第１の枝は、サブプリディストータ２００−１において３つの枝に分岐される。その３つの枝の１つは、振幅プリディストーションデータを得るために、振幅プリディストーションデータ発生ユニット２０１−１に入力する。また、３つの枝の他の１つは、位相プリディストーションデータを得るために、位相プリディストーションデータ発生ユニット２０２−１に入力する。３つの枝の残りの１つは、プリディストーション信号ｚ１(n)を得るために、乗算器２０３−１において振幅プリディストーションデータと乗算され、その後、乗算器２０４−１において位相プリディストーションデータと乗算される。一方、信号ｘ２(n)は、サブプリディストータ２００−２に入力し、このサブプリディストータ２００−２において３つの枝に分岐される。その３つの枝の１つは、振幅プリディストーションデータを得るために、振幅プリディストーションデータ発生ユニット２０１−２に入力する。また、３つの枝の他の１つは、位相プリディストーションデータを得るために、位相プリディストーションデータ発生ユニット２０２−２に入力する。３つの枝の残りの１つは、プリディストーション信号ｚ２(n)を得るために、乗算器２０３−２において振幅プリディストーションデータと乗算され、その後、乗算器２０４−２において位相プリディストーションデータと乗算される。ここで、さらなるサブプリディストータを追加することもできる。サブプリディストータは、位相振幅プリディストーションデータ発生ユニットとしても参照される。この場合、複数のサブプリディストータがあり、サブプリディストータの上流の遅延ユニットの遅延時間は、同一でもよいが、異なっていてもよい。
上記の処理を数学的な表現によって表すと、
ｚ(n)＝ｚ１(n)＋ｚ２(n)＋…… （４）
ｚ１(n)＝ｘ１(n)* ＡＭ１｛ｘ１(n)｝* ＰＭ１｛ｘ１(n)｝ （５）
ｚ２(n)＝ｘ２(n)* ＡＭ２｛ｘ２(n)｝* ＰＭ２｛ｘ２(n)｝ （６）
…………
ここで、ＡＭ１｛・｝，ＰＭ１｛・｝およびＡＭ２｛・｝，ＰＭ２｛・｝は、それぞれ２つのサブプリディストータの振幅プリディストーションデータ発生ユニットおよび位相プリディストーションデータ発生ユニットの関数を表す。サブプリディストータの振幅プリディストーションデータ発生ユニットおよび位相プリディストーションデータ発生ユニットは、それらのプリディストーション機能を達成するために、多項式，分割およびキーポイント補間法等の方法を使用してもよい。
各実施例において、この技術分野で知られている様々な振幅プリディストーションデータ発生ユニット（振幅プリディストータ）２０１および位相プリディストーションデータ発生ユニット（位相プリディストータ）２０２を適用することができる。他の実施例において、図７に概略的に示される振幅プリディストータ、並びに、図８に概略的に示される位相プリディストータを適用することもできる。
図７は、一実施例に係る振幅プリディストータを概略的に示す。
図７に示されるように、まず、入力信号（ｘ１(n)，ｘ２(n)またはＰ(n)）は、最初にルックアップテーブルアドレスを獲得するアドレス発生器４０１に入力する。このルックアップテーブルアドレスに従って、初期値取得ユニット４０２がルックアップテーブルから初期値を検索する。振幅プリディストータの初期値（振幅プリディストータ初期値）は、ＬＡ＝［ＬＡ(1)，ＬＡ(2)，…，ＬＡ(k)，…，ＬＡ(M)］として表現することができる。ここで、Ｍは、ルックアップテーブルの長さであり、また、ＬＡ(k)は、アドレスｋに対応する振幅プリディストータ初期値を表す。振幅プリディストータ初期値は、ルックアップテーブル（ＬＵＴ）に格納されている。
第１選択ユニット４０３は、ｋが位置する範囲を規定し、その範囲における小さいアドレスに対応するプリディストーション振幅値を減算器４０６に入力する。すなわち、図７に示す実施例において、第１選択ユニット４０３は、入力信号のアドレスｋを、プリディストーション制御ユニットからのキーアドレスｋｕと比較する。そして、もし、入力信号のアドレスｋがキーアドレスｋｕよりも小さいときは、アドレスの位置範囲（［０，ｋｕ−１］）における小さいアドレス（０）に対応する値ＬＡ（０）が、減算器４０６に入力される。また、それ以外のときは、アドレスの位置範囲（［ｋｕ−１，Ｍ］）における小さいアドレス（ｋｕ−１）に対応する値ＬＡ１(ku-1)が、減算器４０６に入力される。減算器４０６は、値ＬＡ(k)から、第１選択ユニット４０３から入力された値を減算し、その減算結果を乗算器４０７に出力する。
第２選択ユニット４０４は、ｋが位置する範囲を規定し、その範囲に対応する係数ｕを、プリディストーション制御ユニットから乗算器４０７に渡す。すなわち、図に示す実施例において、第２選択ユニット４０４は、入力信号のアドレスｋを、プリディストーション制御ユニットからのキーアドレスｋｕと比較する。そして、もし、入力信号のアドレスｋがキーアドレスｋｕよりも小さいときは、その範囲に対応する第１係数ｕ１が、プリディストーション制御ユニットから乗算器４０７に渡される。また、入力信号のアドレスｋがキーアドレスｋｕよりも小さくないときは、その範囲に対応する第２係数ｕ２が、プリディストーション制御ユニットから乗算器４０７に渡される。乗算器４０７は、減算器４０６からの減算結果を、第２選択ユニット４０４からの係数（ｕ１またはｕ２）と乗算し、その乗算結果を加算器４０８に渡す。
第３選択ユニット４０５は、ｋが位置する範囲を規定し、そのｋが位置する範囲における小さいアドレスに対応するプリディストーション振幅値を、加算器４０８に入力する。すなわち、図７に示す実施例において、入力信号のアドレスｋは、プリディストーション制御ユニットからのキーアドレスｋｕと比較される。そして、もし、入力信号のアドレスｋがキーアドレスｋｕよりも小さいときは、第１の値ＬＡ（０）が加算器４０８に入力され、それ以外のときは、第２の値ＬＡ１(ku-1)が加算器４０８に入力される。加算器４０８は、第３選択ユニット４０５からの値を、乗算器４０７からの値に加算し、その加算結果を、振幅プリディストーションデータ発生ユニットからの出力ＬＡ１(k)として出力する。
出力信号の一部（フィードバック信号）は、ゲート装置４１３に入力される。
記憶装置４１０において、ルックアップテーブル４０２のアドレス０およびｋｕ−１に一致した内容が予め格納されている。アドレスｋｕ−１に対応した内容は、ゲート装置４１３からの出力に従って更新される。ゲート装置４１３は、アドレスｋがアドレスｋｕ−１に等しいかどうかを規定するアドレスｋの情報に基づいている。そして、もし、アドレスｋがアドレスｋｕ−１に等しい（イエスの）ときは、ゲート装置４１３がオンしてデータｐ(n)を出力し、また、アドレスｋがアドレスｋｕ−１に等しくない（ノーの）ときは、ゲート装置４１３がオフする。
記憶装置４１０およびルックアップテーブル４０２は、両方ともデータを記憶することができる。さらに、記憶装置４１０は、不要とされてもよく、その場合、ルックアップテーブル４０２におけるアドレスｋｕ−１に対応するプリディストーション振幅は、直接獲得および更新されることになる。
上記の動作を数学的な表現によって表すと、
ＬＡ１(k)＝（ＬＡ(k)−ＬＡ(0))* ｕ１＋ＬＡ（０） ｋ＜ｋｕ （７）
ＬＡ１(k)＝（ＬＡ(k)−ＬＡ１(ku-1))* ｕ２＋ＬＡ１(ku-1) ｋ≧ｋｕ （８）
ｋ＝１，……，Ｍ
係数ｕ（ｕ１，ｕ２）およびキーアドレスｋｕを変更することによって、プリディストーション制御ユニットは、振幅プリディストータの動作を制御することができる。以上の説明は、実際には単なる例示であり、プリディストーション制御ユニットに対してより多くのｕおよびより多くのｋｕを提供することができる。
図８は、一実施例に係る位相プリディストータを概略的に示す。
図８に示されるように、まず、入力信号（ｘ１(n)，ｘ２(n)またはＰ(n)）は、最初にルックアップテーブルアドレスを獲得するアドレス発生器４０１’に入力する。このルックアップテーブルアドレスに従って、初期値取得ユニット４０２’がルックアップテーブルから初期値を検索する。位相プリディストータの初期値（位相プリディストータ初期値）は、ＬＰ＝［ＬＰ(1)，ＬＰ(2)，…，ＬＰ(k)，…，ＬＰ(M)］として表現することができる。ここで、Ｍは、ルックアップテーブルの長さであり、また、ＬＰ(k)は、アドレスｋに対応する位相プリディストータ初期値を表す。位相プリディストータ初期値は、ルックアップテーブル（ＬＵＴ）に格納されている。
第１選択ユニット４０３は、ｋが位置する範囲を規定し、その範囲における小さいアドレスに対応するプリディストーション位相値を減算器４０６に入力する。すなわち、図８に示す実施例において、第１選択ユニット４０３は、入力信号のアドレスｋを、プリディストーション制御ユニットからのキーアドレスｋｖと比較する。そして、もし、入力信号のアドレスｋがキーアドレスｋｖよりも小さいときは、アドレスの位置範囲（［０，ｋｖ−１］）における小さいアドレス（０）に対応する値ＬＰ（０）が、減算器４０６に入力される。また、それ以外のときは、アドレスの位置範囲（［ｋｖ−１，Ｍ］）における小さいアドレス（ｋｖ−１）に対応する値ＬＰ１(kv-1)が、減算器４０６に入力される。減算器４０６は、値ＬＰ(k)から、第１選択ユニット４０３から入力された値を減算し、その減算結果を乗算器４０７に出力する。
第２選択ユニット４０４は、ｋが位置する範囲を規定し、その範囲に対応する係数ｖを、プリディストーション制御ユニットから乗算器４０７に渡す。すなわち、図に示す実施例において、第２選択ユニット４０４は、入力信号のアドレスｋを、プリディストーション制御ユニットからのキーアドレスｋｖと比較する。そして、もし、入力信号のアドレスｋがキーアドレスｋｖよりも小さいときは、その範囲に対応する第１係数ｖ１が、プリディストーション制御ユニットから乗算器４０７に渡される。また、入力信号のアドレスｋがキーアドレスｋｖよりも小さくないときは、その範囲に対応する第２係数ｖ２が、プリディストーション制御ユニットから乗算器４０７に渡される。乗算器４０７は、減算器４０６からの減算結果を、第２選択ユニット４０４からの係数（ｖ１またはｖ２）と乗算し、その乗算結果を加算器４０８に渡す。
第３選択ユニット４０５は、ｋが位置する範囲を規定し、そのｋが位置する範囲における小さいアドレスに対応するプリディストーション位相値を、加算器４０８に入力する。すなわち、図８に示す実施例において、入力信号のアドレスｋは、プリディストーション制御ユニットからのキーアドレスｋｖと比較される。そして、もし、入力信号のアドレスｋがキーアドレスｋｖよりも小さいときは、第１の値ＬＰ（０）が加算器４０８に入力され、それ以外のときは、第２の値ＬＰ１(kv-1)が加算器４０８に入力される。加算器４０８は、第３選択ユニット４０５からの値を、乗算器４０７からの値に加算し、その加算結果を、位相プリディストーションデータ発生ユニットからの出力ＬＰ１(k)として出力する。
上記の動作を数学的な表現によって表すと、
ＬＰ１(k)＝（ＬＰ(k)−ＬＰ(0))* ｖ１＋ＬＰ（０） ｋ＜ｋｖ （９）
ＬＰ１(k)＝（ＬＰ(k)−ＬＰ１(kv-1))* ｖ２＋ＬＰ１(kv-1) ｋ≧ｋｖ （10）
ｋ＝１，……，Ｍ
係数ｖ（ｖ１，ｖ２）およびキーアドレスｋｖを変更することによって、プリディストーション制御ユニットは、位相プリディストータの動作を制御することができる。以上の説明は、実際には単なる例示であり、プリディストーション制御ユニットに対してより多くのｖおよびより多くのｋｖを提供することができる。
以上の説明において、初期値取得ユニット４０２および４０２’は、分けて説明されているが、同一のユニットにより実現することができるのは明らかであろう。この場合、振幅プリディストーション値および位相プリディストーション値が、アドレスに対応付けられてルックアップテーブルに格納されることになる。同様に、アドレス発生器４０１および４０１’も１つのユニットにより実現することができる。
ここで、図７および図８に示す回路は、本発明を限定するものではなく、実際には単なる例示であり、前述の記載に従った他の回路に対しても適用することができる。すなわち、第１〜第３選択ユニットは、１つの選択ユニットに統合することができる。さらに、表現されたアルゴリズムは、メモリを有する論理構成要素、或いは、対応するソフトウェアを適用した論理構成要素部分により実現され得る。
図９は、一実施例に係る増幅装置の構成を概略的に示す。図９に示されるように、本実施例に係る増幅装置は、プリディストータ１００’、Ｄ／Ａコンバータ１０８、アップコンバータ１０９、アンプ１０３、カプラー１０４、アッテネータ１０５およびプリディストーションコントローラ１１０’を含む。ここで、プリディストータ１００’およびプリディストーションコントローラ１１０’は、図１を参照して説明したものとは異なっている。
プリディストータ１００’は、前に説明したプリディストータ５００および６００により実現することができる。プリディストーションコントローラ１１０’の実現は、以下に説明される。
図１０は、一実施例に係るプリディストーションコントローラを示す。図１０に示されるように、本実施例に係るプリディストーションコントローラ１１０’は、ダウン周波数コンバータ（ダウンコンバータ）１００１、アナログ／デジタル変換器（Ａ／Ｄコンバータ）１００２、左サイドローブパワー獲得ユニット１００３、右サイドローブパワー獲得ユニット１００４、コスト関数算出ユニット（コスト関数発生器）１００５およびアップデート制御ユニット１００６を含む。
アッテネータ１０５からフィードバックされた信号は、ダウン周波数コンバータ１００１に入力し、そのダウン周波数コンバータ１００１から出力される相対的に低い周波数を有するアナログ信号は、Ａ／Ｄコンバータ１００２に送られる。さらに、Ａ／Ｄコンバータ１００２から出力されたデジタル信号は、左サイドローブパワー獲得ユニット１００３および右サイドローブパワー獲得ユニット１００４に対してそれぞれ送られる。これにより、左サイドローブパワー獲得ユニット１００３および右サイドローブパワー獲得ユニット１００４は、信号の周波数スペクトルの左サイドローブパワーおよび右サイドローブパワーをそれぞれ獲得する。その後、コスト関数発生器１００５は、左および右サイドローブパワーを比較し、これら２つのサイドローブパワーの内で大きい方をアップデート制御ユニット１００６に対してコスト関数として送る。アップデート制御ユニット１００６は、そのコスト関数に従ってプリディストータを制御する。
左サイドローブパワー獲得ユニット１００３および右サイドローブパワー獲得ユニット１００４は、デジタル時間領域フィルタリング、或いは、入力信号に対する高速フーリエ変換（ＦＦＴ）の後に周波数領域フィルタリングを行うことによって、フィードバック信号の周波数スペクトルにおける２つのサイドローブのパワーの振幅を獲得することができる。
図１１は、他の実施例に係るプリディストーションコントローラを概略的に示す。図１１に示されるように、本実施例に係るプリディストーションコントローラは、パワー分割器１１０１、バンドパスフィルタ１１０２および１１０３、パワー検出器１１０４および１１０５、パワー比較器１１０６、並びに、アップデート制御ユニット１１０７を含む。
アッテネータ１０５からフィードバックされた信号は、パワー分割器１１０１に入力し、バンドパスフィルタ１１０２および１１０３にそれぞれ入力する信号の２つの同一部分に均等に分割される。そして、それら２つのバンドパスフィルタからフィードバック信号の２つのサイドローブに対応する２つの信号成分が獲得される。さらに、それら２つの信号成分は、それぞれパワー検出器１１０４および１１０５に送られて各パワーの振幅が獲得される。２つのパワーの値は、パワー比較器１１０７に送られ、そこで、パワー値の大きい一方がコスト関数として取り出される。その後、コスト関数は、アップデート制御ユニット１１０７に送られ、アップデート制御ユニット１１０７は、そのコスト関数に従ってプリディストータを制御する。
上述した実施例において、コスト関数は、単一のコスト関数であり、アップデート制御ユニット１１０７，１００６は、そのコスト関数をできるだけ能率的に活用するために、前述の２つのプリディストータのパラメータを調節する。これにより、最適化されたプリディストータが得られることになる。アップデート処理は、以下のように定式化される。
Figure 2011066894
 実際に、サブユニットのそれぞれ（のパラメータ）は、次の順番で逐次最適化される。
ＡＭ｛・｝→ＰＭ｛・｝→Ｆ１｛・｝→Ｆ２｛・｝→ＡＭ｛・｝→……繰り返し、および、
ＡＭ１｛・｝→ＰＭ１｛・｝→ＡＭ２｛・｝→ＰＭ２｛・｝→ＡＭ１｛・｝→……繰り返し
このとき、単一のコスト関数Ｊ（すなわち、２つのサイドローブのパワーにおける大きい方）は、ＡＭ｛・｝，ＰＭ｛・｝，Ｆ１｛・｝等の全てに関連し、それにより、最適値を獲得するために、最適化を何回か繰り返すことになるであろう。
図１２は、さらに他の実施例に係るプリディストーションコントローラを示す。図１２に示されるように、本実施例に係るプリディストーションコントローラは、ダウン周波数コンバータ（ダウンコンバータ）１２０１、Ａ／Ｄコンバータ１２０２、振幅特性コスト関数算出ユニット（振幅特性コスト関数計算器）１２０３、位相特性コスト関数算出ユニット（位相特性コスト関数計算器）１２０４、メモリ効果コスト関数算出ユニット（メモリ効果コスト関数計算器）１２０５およびアップデート制御ユニット（データアップグレードコントローラ）１２０６を含む。
アッテネータ１０５からフィードバックされた信号は、ダウン周波数コンバータ１２０１に入力し、そのダウン周波数コンバータ１２０１から出力される相対的に低い周波数を有するアナログ信号は、Ａ／Ｄコンバータ１２０２に送られる。さらに、Ａ／Ｄコンバータ１２０２から出力されたデジタル信号は、振幅特性コスト関数算出ユニット１２０３，位相特性コスト関数算出ユニット１２０４およびメモリ効果コスト関数算出ユニット１２０５に対してそれぞれ送られる。これにより、振幅特性コスト関数算出ユニット１２０３，位相特性コスト関数算出ユニット１２０４およびメモリ効果コスト関数算出ユニット１２０５は、振幅コスト関数，位相コスト関数およびメモリ効果コスト関数をそれぞれ獲得する。
メモリ効果コスト関数算出ユニット１２０５は、フィードバック信号の周波数スペクトルにおける左サイドローブパワーと右サイドローブパワーとの間の差異の値を、コスト関数として算出することができる。ＯＦＤＭ（直交波周波数分割多重）のような特定された形式の信号に関しては、サイクリックプレフィックス（ＣＰ：Cyclic Prefix）とオリジナル信号との間の差異を比較してコスト関数とすることが可能である。これらは、メモリ効果に関するものだけである。
振幅特性コスト関数算出ユニット１２０３は、フィードバック信号の振幅変動関数（ＣＤＦまたはＰＤＦ）と信号源の振幅変動関数との間の差異の大きさ、すなわち、フィードバック信号のピーク対平均パワー比（ピーク対平均電力比）と信号源のピーク対平均パワー比との間の差異の大きさを算出することができる。これら差異の大きさは、コスト関数として見做される。
位相特性コスト関数算出ユニット１２０４は、コスト関数として、位相特性に影響を与える量（すなわち、フィードバックされた信号の位相分配関数と信号源の位相分配関数との間の差異）を算出することができる。さらに、ＪAM，ＪPM，ＪMEは、原理的にパワー増幅の振幅特性，位相特性およびメモリ効果の３つの特性だけに関連し、それぞれＡＭ｛・｝，ＰＭ｛・｝，Ｆ｛・｝を最適化するコスト関数である。しかしながら、もし、３つの関数のうちの何れか２つが既に完全に最適化されていると、２つのサイドローブの内で大きいパワーを有する一方を使用することができるので、それらに対応する特性に関連する第３のコスト関数は不要である。
上述したプリディストーションコントローラ制御ユニットは、図４に示されるプリディストータ５００と使用され得る。
図１３は、一実施例に係るプリディストーション制御方法を説明するための図である。図１３に示されるように、まず、オペレーション１３０１において、アンプからフィードバックされた信号の２つのサイドローブの左サイドローブのパワーを規定する。次に、オペレーション１３０２に進んで、アンプからフィードバックされた信号の２つのサイドローブの右サイドローブのパワーを規定する。例えば、図１０および図１１を参照して述べた装置および方法は、左および右サイドローブのパワーを規定するために使用され得る。その後、オペレーション１３０３において、左サイドローブのパワーおよび右サイドローブのパワーに従ってコスト関数を規定する。図１０および図１１に示す装置に適用される方法では、左サイドローブのパワーおよび右サイドローブのパワーの内で大きい方のパワーがコスト関数として使用され得る。或いは、図１２に示す装置に適用される方法では、振幅特性コスト関数および位相特性コスト関数を規定するために使用される他の方法（当業者には知られている方法）が使用されると共に、左サイドローブのパワーと右サイドローブのパワーとの間におけるパワーの差異がメモリ効果のコスト関数として使用され得る。そして、オペレーション１３０４において、コスト関数に従ってプリディストーションユニット（プリディストータ）を制御する。なお、上述した各オペレーションは、ステップでもよい。また、各オペレーションは、説明の順に従って時間順に実行してもよいが、必ずしも時間順に実行しなくてもよく、並列または互いに個別に実行されてもよい。
上述した実施例の説明は、実際には単なる例示であり、いわゆる当業者であれば、実施例の実現が可能なことは明らかであろう。本実施例に含まれる装置（例えば、アンプのようなもの）を実現するのに不可欠なものであるが、いわゆる当業者には明らかに知られている他の構成要素部分は、本明細書に記載していない。
本実施例の装置および方法は、ハードウェアにより実施することができるが、ソフトウェアを伴ったハードウェアにより実施することもできる。また、本実施例は、論理構成部分により実行されるとき、論理構成部分により上述した装置またはそれを構成する部分の実施を可能とし、或いは、論理構成部分により上述した様々な方法またはオペレーション（ステップ）の実施を可能とする。また、本実施例は、プログラムを記憶するためのハードディスク，磁気ディスク，光ディスク，ＤＶＤ（デジタル多目的ディスク）またはフラッシュメモリのような記憶媒体を含んでもよい。
上述したように、本発明は、実施例を参照して記載されているが、これらの記載は、本発明の保護される範囲ではなく、実際には単なる例示であることは、いわゆる当業者であれば明らかであろう。本発明の思想および原理内において、本技術分野の人が様々な変形および変更を行うかも知れないが、それらの変形および変更は、全て本発明の範囲内に含まれなければならない。
以上の実施例を含む実施形態に関し、さらに、以下の付記を開示する。
（付記１）
増幅されるデジタル信号を予め歪ませるプリディストータと、
前記予め歪まされたデジタル信号をアナログ信号に変換するデジタル／アナログコンバータと、
前記アナログ信号を増幅する増幅ユニットと、
前記増幅ユニットからフィードバックされた信号に従って前記プリディストータを制御するプリディストーションコントローラと、を有し、
前記プリディストーションコントローラは、前記増幅ユニットからフィードバックされた信号の周波数スペクトルの左および右の２つのサイドローブのパワーを規定し、前記２つのサイドローブの前記パワーに従ってコスト関数を規定し、そして、前記コスト関数に従って前記プリディストータを制御し、
前記プリディストータは、以下の２つの［構成１］および［構成２］の一方であり、
［構成１］：前記プリディストータは、振幅プリディストーションおよび位相プリディストーションの後のデータを発生する位相振幅プリディストーションデータ発生ユニットと、前記位相振幅プリディストーションデータ発生ユニットに入力されるデータ、および、前記位相振幅プリディストーションデータ発生ユニットから出力されるデータの少なくとも一方をフィルタリングするフィルタと、を有する、並びに、
［構成２］：前記プリディストータは、ｎを２以上の整数として、ｎ−１個の遅延された入力データをそれぞれ発生するために、入力データを遅延するｎ−１個の遅延ユニットと、振幅プリディストーションおよび位相プリディストーションの後のｎ個のデータをそれぞれ発生するために、遅延されていない入力データおよび前記ｎ−１個の遅延された入力データを予め歪ませるｎ個の位相振幅プリディストーションデータ発生ユニットと、前記ｎ個の位相振幅プリディストーションデータ発生ユニットからの前記振幅プリディストーションおよび前記位相プリディストーションの後のデータを加算する加算器と、を有する、
ことを特徴とする増幅装置。
（付記２）
付記１に記載の増幅装置において、
前記プリディストーションコントローラは、
前記増幅ユニットからフィードバックされた信号のダウン周波数変換を行うダウン周波数変換ユニットと、
前記ダウン周波数変換の後のデータのアナログ−デジタル変換を行うアナログ−デジタルコンバータと、
前記２つのサイドローブの前記左サイドローブのパワーを規定する左サイドローブパワー規定ユニットと、
前記２つのサイドローブの前記右サイドローブのパワーを規定する右サイドローブパワー規定ユニットと、
前記左サイドローブおよび前記右サイドローブのパワーの大きい方を前記コスト関数として使用するコスト関数規定ユニットと、
前記コスト関数に従って前記プリディストータを制御するアップデート制御ユニットと、を有することを特徴とする増幅装置。
（付記３）
付記２に記載の増幅装置において、
前記左サイドローブパワー規定ユニットまたは前記右サイドローブパワー規定ユニットは、前記左サイドローブまたは前記右サイドローブのパワーを得るために、前記アナログ−デジタル変換の後のデータにデジタル時間領域フィルタリングを行うか、或いは、前記アナログ−デジタル変換の後のデータに高速フーリエ変換を行ってから周波数領域フィルタリングを行うことを特徴とする増幅装置。
（付記４）
付記１に記載の増幅装置において、
前記プリディストーションコントローラは、
前記増幅ユニットからフィードバックされた信号を、同じパワーを有する第１信号部および第２信号部に分割するパワー分割器と、
フィルタリングして前記左サイドローブに対応する成分を得るために、前記第１信号部をフィルタリングする第１バンドパスフィルタと、
フィルタリングして前記右左サイドローブに対応する成分を得るために、前記第２信号部をフィルタリングする第２バンドパスフィルタと、
前記左サイドローブの成分のパワーを検出する第１パワー検出器と、
前記右サイドローブの成分のパワーを検出する第２パワー検出器と、
前記左サイドローブの成分のパワーを前記右サイドローブの成分のパワーと比較するパワー比較器と、
前記コスト関数に従って前記プリディストータを制御するアップデート制御ユニットと、を有することを特徴とする増幅装置。
（付記５）
付記１に記載の増幅装置において、
前記プリディストーションコントローラは、
前記増幅ユニットからフィードバックされた信号のダウン周波数変換を行うダウン周波数変換ユニットと、
前記ダウン周波数変換の後のデータのアナログ−デジタル変換を行うアナログ−デジタルコンバータと、
前記アナログ−デジタル変換の後のデータに従って、振幅特性に関連するコスト関数を規定する振幅特性コスト関数計算ユニットと、
前記アナログ−デジタル変換の後のデータに従って、位相特性に関連するコスト関数を規定する位相特性コスト関数計算ユニットと、
前記アナログ−デジタル変換の後のデータに従って、メモリ効果に関連するコスト関数を規定するメモリ効果コスト関数計算ユニットと、
前記振幅特性に関連するコスト関数、前記位相特性に関連するコスト関数および前記メモリ効果に関連するコスト関数のそれぞれに従って、前記プリディストータを制御するアップデート制御ユニットと、を有することを特徴とする増幅装置。
（付記６）
付記５に記載の増幅装置において、
前記振幅特性コスト関数計算ユニットは、前記振幅特性に関連するコスト関数として、前記フィードバックされた信号の振幅分配関数と信号源の振幅分配関数との間の差異、すなわち、前記フィードバックされた信号のピーク対平均パワー比と前記信号源のピーク対平均パワー比との間の差異を計算することを特徴とする増幅装置。
（付記７）
付記５に記載の増幅装置において、
前記メモリ効果コスト関数計算ユニットは、前記左サイドローブのパワーおよび前記右サイドローブのパワーを計算し、前記メモリ効果に関連するコスト関数として、前記左サイドローブのパワーと前記右サイドローブのパワーとの間の差異を取り出すことを特徴とする増幅装置。
（付記８）
付記５に記載の増幅装置において、
前記位相特性に関連するコスト関数は、全ての位相特性に関連するコスト関数であるが、
前記振幅特性に関連するコスト関数は、振幅特性だけに関連するコスト関数であり、
前記メモリ効果に関連するコスト関数は、メモリ効果だけに関連するコスト関数であり、
前記アップデート制御ユニットは、最初に、前記振幅特性に関連するコスト関数および前記位相特性に関連するコスト関数に従って前記プリディストータを制御し、その後、前記メモリ効果に関連するコスト関数に従って前記プリディストータを制御することを特徴とする増幅装置。
（付記９）
付記１に記載の増幅装置において、
前記位相振幅プリディストーションデータ発生ユニットは、
前記位相振幅プリディストーションデータ発生ユニットに入力される信号の振幅または位相に従って、振幅アドレスおよび位相アドレスを取得するアドレス発生器と、
前記振幅アドレスに従って初期プリディストーション振幅を規定すると共に、前記位相アドレスに従って初期プリディストーション位相を規定する初期値取得ユニットと、
前記振幅アドレス，および，キー振幅アドレスに基づいて規定された振幅アドレス期間に従って、前記振幅プリディストーションの後のデータを規定する前記振幅アドレス用の振幅プリディストーションユニットと、
前記位相アドレス，および，キー位相アドレスに基づいて規定された位相アドレス範囲に従って、前記位相プリディストーションの後のデータを規定する前記位相アドレス用の位相プリディストーションユニットと、
前記振幅プリディストーションの後のデータに前記位相プリディストーションの後のデータを乗算する乗算ユニットと、を有することを特徴とする増幅装置。
（付記１０）
付記９に記載の増幅装置において、
前記振幅プリディストーションユニットは、
前記振幅アドレス，および，キー振幅アドレスによって規定される振幅アドレス範囲に従って、基準プリディストーション振幅を選択する振幅プリディストーション第１選択ユニットと、
前記初期プリディストーション振幅から，前記振幅プリディストーション第１選択ユニットによって選択された前記基準プリディストーション振幅を減算する減算器と、
前記振幅アドレス，および，前記キー振幅アドレスによって規定される振幅アドレス範囲に従って、プリディストーション振幅係数を選択する振幅プリディストーション第２選択ユニットと、
前記減算器からの出力に対して前記プリディストーション振幅係数を乗算する乗算器と、
前記基準プリディストーション振幅に対して前記乗算器からの出力を加算する加算器と、
前記振幅アドレスが前記基準プリディストーション振幅に対応するアドレスに一致するとき、前記加算器からの出力を使用して前記基準プリディストーション振幅をアップデートするアップデート制御ユニットと、を有することを特徴とする増幅装置。
（付記１１）
付記９に記載の増幅装置において、
前記位相プリディストーションユニットは、
前記位相アドレス，および，キー位相アドレスによって規定される位相アドレス範囲に従って、基準プリディストーション位相を選択する位相プリディストーション第１選択ユニットと、
前記初期プリディストーション位相から，前記位相プリディストーション第１選択ユニットによって選択された前記基準プリディストーション位相を減算する減算器と、
前記位相アドレス，および，前記キー位相アドレスによって規定される位相アドレス範囲に従って、プリディストーション位相係数を選択する位相プリディストーション第２選択ユニットと、
前記減算器からの出力に対して前記プリディストーション位相係数を乗算する乗算器と、
前記基準プリディストーション位相に対して前記乗算器からの出力を加算する加算器と、
前記位相アドレスが前記基準プリディストーション位相に対応するアドレスに一致するとき、前記加算器からの出力を使用して前記基準プリディストーション位相をアップデートするアップデート制御ユニットと、を有することを特徴とする増幅装置。
（付記１２）
増幅装置のためのプリディストーション制御方法であって、
前記増幅装置は、プリディストーションユニットと、プリディストーション制御ユニットと、増幅ユニットと、を有し、前記プリディストーション制御ユニットは、前記増幅ユニットからフィールドバックされた信号に従って前記プリディストーションユニットを制御し、
前記プリディストーション制御方法は、
前記増幅ユニットからフィードバックされた信号の周波数スペクトルにおける２つのサイドローブの左サイドローブのパワーを規定し、
前記増幅ユニットからフィードバックされた信号の周波数スペクトルにおける２つのサイドローブの右サイドローブのパワーを規定し、
前記左サイドローブのパワーおよび前記右サイドローブのパワーに従ってコスト関数を規定し、そして、
前記コスト関数に従って前記プリディストータを制御することを特徴とするプリディストーション制御方法。
（付記１３）
増幅されるデジタル信号を予め歪ませるプリディストータと、
前記予め歪まされたデジタル信号をアナログ信号に変換するデジタル／アナログコンバータと、
前記アナログ信号を増幅する増幅ユニットと、
前記増幅ユニットからフィードバックされた信号に従って前記プリディストータを制御するプリディストーションコントローラと、を有し、
前記プリディストーションコントローラは、前記増幅ユニットからフィードバックされた信号の周波数スペクトルの左および右の２つのサイドローブのパワーを規定し、前記２つのサイドローブの前記パワーに従ってコスト関数を規定し、そして、前記コスト関数に従って前記プリディストータを制御することを特徴とする増幅装置。
１００，２００，５００，６００ プリディストータ
１０１ プリディストーションデータ発生ユニット
１０２ 乗算器
１０３ パワーアンプ
１０４ カプラー
１０５ アッテネータ
１０６ コスト関数発生器
１０７ 制御アップデートユニット
１０８ デジタル／アナログ変換器（Ｄ／Ａコンバータ）
１０９ アップコンバータ
１１０，１１０’ プリディストーションコントローラ
２００−１，２００−２ サブプリディストータ
２０１，２０１−１，２０１−２ 振幅プリディストーションデータ発生ユニット
２０２，２０２−１，２０２−２ 位相プリディストーションデータ発生ユニット
２０３，２０３−１，２０３−２；２０４，２０４−１，２０４−２ 乗算器
２０５ 第１フィルタ
２０６ 第２フィルタ
２０７ 遅延器
１００１，１２０１ ダウン周波数コンバータ（ダウンコンバータ）
１００２，１２０２ アナログ／デジタル変換器（Ａ／Ｄコンバータ）
１００３ 左サイドローブパワー獲得ユニット
１００４ 右サイドローブパワー獲得ユニット
１００５ コスト関数算出ユニット（コスト関数発生器）
１００６，１１０７ アップデート制御ユニット
１１０１ パワー分割器
１１０２，１１０３ バンドパスフィルタ
１１０４，１１０５ パワー検出器
１１０６ パワー比較器
１２０３ 振幅コスト関数算出ユニット（振幅特性コスト関数計算器）
１２０４ 位相コスト関数算出ユニット（位相特性コスト関数計算器）
１２０５ メモリ効果コスト関数算出ユニット（メモリ効果コスト関数計算器）
１２０６ アップデート制御ユニット（データアップグレードコントローラ）

Claims (12)

  1. 増幅されるデジタル信号を予め歪ませるプリディストータと、
    前記予め歪まされたデジタル信号をアナログ信号に変換するデジタル／アナログコンバータと、
    前記アナログ信号を増幅する増幅ユニットと、
    前記増幅ユニットからフィードバックされた信号に従って前記プリディストータを制御するプリディストーションコントローラと、を有し、
    前記プリディストーションコントローラは、前記増幅ユニットからフィードバックされた信号の周波数スペクトルの左および右の２つのサイドローブのパワーを規定し、前記２つのサイドローブの前記パワーに従ってコスト関数を規定し、そして、前記コスト関数に従って前記プリディストータを制御することを特徴とする増幅装置。
  2. 請求項１に記載の増幅装置において、
    前記プリディストータは、
    振幅プリディストーションおよび位相プリディストーションの後のデータを発生する位相振幅プリディストーションデータ発生ユニットと、
    前記位相振幅プリディストーションデータ発生ユニットに入力されるデータ、および、前記位相振幅プリディストーションデータ発生ユニットから出力されるデータの少なくとも一方をフィルタリングするフィルタと、を有することを特徴とする増幅装置。
  3. 請求項１に記載の増幅装置において、
    前記プリディストータは、ｎを２以上の整数として、
    ｎ−１個の遅延された入力データをそれぞれ発生するために、入力データを遅延するｎ−１個の遅延ユニットと、
    振幅プリディストーションおよび位相プリディストーションの後のｎ個のデータをそれぞれ発生するために、遅延されていない入力データおよび前記ｎ−１個の遅延された入力データを予め歪ませるｎ個の位相振幅プリディストーションデータ発生ユニットと、
    前記ｎ個の位相振幅プリディストーションデータ発生ユニットからの前記振幅プリディストーションおよび前記位相プリディストーションの後のデータを加算する加算器と、を有することを特徴とする増幅装置。
  4. 請求項１〜３のいずれか１項に記載の増幅装置において、
    前記プリディストーションコントローラは、
    前記増幅ユニットからフィードバックされた信号のダウン周波数変換を行うダウン周波数変換ユニットと、
    前記ダウン周波数変換の後のデータのアナログ−デジタル変換を行うアナログ−デジタルコンバータと、
    前記２つのサイドローブの前記左サイドローブのパワーを規定する左サイドローブパワー規定ユニットと、
    前記２つのサイドローブの前記右サイドローブのパワーを規定する右サイドローブパワー規定ユニットと、
    前記左サイドローブおよび前記右サイドローブのパワーの大きい方を前記コスト関数として使用するコスト関数規定ユニットと、
    前記コスト関数に従って前記プリディストータを制御するアップデート制御ユニットと、を有することを特徴とする増幅装置。
  5. 請求項４に記載の増幅装置において、
    前記左サイドローブパワー規定ユニットまたは前記右サイドローブパワー規定ユニットは、前記左サイドローブまたは前記右サイドローブのパワーを得るために、前記アナログ−デジタル変換の後のデータにデジタル時間領域フィルタリングを行うか、或いは、前記アナログ−デジタル変換の後のデータに高速フーリエ変換を行ってから周波数領域フィルタリングを行うことを特徴とする増幅装置。
  6. 請求項１〜３のいずれか１項に記載の増幅装置において、
    前記プリディストーションコントローラは、
    前記増幅ユニットからフィードバックされた信号を、同じパワーを有する第１信号部および第２信号部に分割するパワー分割器と、
    フィルタリングして前記左サイドローブに対応する成分を得るために、前記第１信号部をフィルタリングする第１バンドパスフィルタと、
    フィルタリングして前記右左サイドローブに対応する成分を得るために、前記第２信号部をフィルタリングする第２バンドパスフィルタと、
    前記左サイドローブの成分のパワーを検出する第１パワー検出器と、
    前記右サイドローブの成分のパワーを検出する第２パワー検出器と、
    前記左サイドローブの成分のパワーを前記右サイドローブの成分のパワーと比較するパワー比較器と、
    前記コスト関数に従って前記プリディストータを制御するアップデート制御ユニットと、を有することを特徴とする増幅装置。
  7. 請求項１〜３のいずれか１項に記載の増幅装置において、
    前記プリディストーションコントローラは、
    前記増幅ユニットからフィードバックされた信号のダウン周波数変換を行うダウン周波数変換ユニットと、
    前記ダウン周波数変換の後のデータのアナログ−デジタル変換を行うアナログ−デジタルコンバータと、
    前記アナログ−デジタル変換の後のデータに従って、振幅特性に関連するコスト関数を規定する振幅特性コスト関数計算ユニットと、
    前記アナログ−デジタル変換の後のデータに従って、位相特性に関連するコスト関数を規定する位相特性コスト関数計算ユニットと、
    前記アナログ−デジタル変換の後のデータに従って、メモリ効果に関連するコスト関数を規定するメモリ効果コスト関数計算ユニットと、
    前記振幅特性に関連するコスト関数、前記位相特性に関連するコスト関数および前記メモリ効果に関連するコスト関数のそれぞれに従って、前記プリディストータを制御するアップデート制御ユニットと、を有することを特徴とする増幅装置。
  8. 請求項７に記載の増幅装置において、
    前記振幅特性コスト関数計算ユニットは、前記振幅特性に関連するコスト関数として、前記フィードバックされた信号の振幅分配関数と信号源の振幅分配関数との間の差異、すなわち、前記フィードバックされた信号のピーク対平均パワー比と前記信号源のピーク対平均パワー比との間の差異を計算することを特徴とする増幅装置。
  9. 請求項７に記載の増幅装置において、
    前記メモリ効果コスト関数計算ユニットは、前記左サイドローブのパワーおよび前記右サイドローブのパワーを計算し、前記メモリ効果に関連するコスト関数として、前記左サイドローブのパワーと前記右サイドローブのパワーとの間の差異を取り出すことを特徴とする増幅装置。
  10. 請求項７に記載の増幅装置において、
    前記位相特性に関連するコスト関数は、全ての位相特性に関連するコスト関数であるが、
    前記振幅特性に関連するコスト関数は、振幅特性だけに関連するコスト関数であり、
    前記メモリ効果に関連するコスト関数は、メモリ効果だけに関連するコスト関数であり、
    前記アップデート制御ユニットは、最初に、前記振幅特性に関連するコスト関数および前記メモリ効果に関連するコスト関数に従って前記プリディストータを制御し、その後、前記位相特性に関連するコスト関数に従って前記プリディストータを制御することを特徴とする増幅装置。
  11. 請求項２または３に記載の増幅装置において、
    前記位相振幅プリディストーションデータ発生ユニットは、
    前記位相振幅プリディストーションデータ発生ユニットに入力される信号の振幅または位相に従って、振幅アドレスおよび位相アドレスを取得するアドレス発生器と、
    前記振幅アドレスに従って初期プリディストーション振幅を規定すると共に、前記位相アドレスに従って初期プリディストーション位相を規定する初期値取得ユニットと、
    前記振幅アドレス，および，キー振幅アドレスに基づいて規定された振幅アドレス期間に従って、前記振幅プリディストーションの後のデータを規定する振幅プリディストーションユニットと、
    前記位相アドレス，および，キー位相アドレスに基づいて規定された位相アドレス期間に従って、前記位相プリディストーションの後のデータを規定する位相プリディストーションユニットと、
    前記振幅プリディストーションの後のデータに前記位相プリディストーションの後のデータを乗算する乗算ユニットと、を有することを特徴とする増幅装置。
  12. 増幅装置のためのプリディストーション制御方法であって、
    前記増幅装置は、プリディストーションユニットと、プリディストーション制御ユニットと、増幅ユニットと、を有し、前記プリディストーション制御ユニットは、前記増幅ユニットからフィールドバックされた信号に従って前記プリディストーションユニットを制御し、
    前記プリディストーション制御方法は、
    前記増幅ユニットからフィードバックされた信号の周波数スペクトルにおける２つのサイドローブの左サイドローブのパワーを規定し、
    前記増幅ユニットからフィードバックされた信号の周波数スペクトルにおける２つのサイドローブの右サイドローブのパワーを規定し、
    前記左サイドローブのパワーおよび前記右サイドローブのパワーに従ってコスト関数を規定し、そして、
    前記コスト関数に従って前記プリディストータを制御することを特徴とするプリディストーション制御方法。
JP2010209793A 2009-09-18 2010-09-17 増幅装置およびプリディストーション制御方法 Expired - Fee Related JP5516269B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN200910171901.6 2009-09-18
CN2009101719016A CN102025327B (zh) 2009-09-18 2009-09-18 放大器装置和预失真控制方法

Publications (2)

Publication Number Publication Date
JP2011066894A true JP2011066894A (ja) 2011-03-31
JP5516269B2 JP5516269B2 (ja) 2014-06-11

Family

ID=43756126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010209793A Expired - Fee Related JP5516269B2 (ja) 2009-09-18 2010-09-17 増幅装置およびプリディストーション制御方法

Country Status (3)

Country Link
US (1) US8472556B2 (ja)
JP (1) JP5516269B2 (ja)
CN (1) CN102025327B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014003490A (ja) * 2012-06-19 2014-01-09 Fujitsu Ltd 増幅装置および増幅方法
JP2014179981A (ja) * 2013-03-13 2014-09-25 Analog Devices Technology アンダーサンプリングデジタル前置歪アーキテクチャ
US9065478B1 (en) 2013-12-10 2015-06-23 Samsung Electronics Co., Ltd. Digital to-analog conversion apparatuses and methods
US9213347B2 (en) 2013-12-23 2015-12-15 Samsung Electronics Co., Ltd. Low-dropout regulator, power management system, and method of controlling low-dropout voltage

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101656512B (zh) * 2008-08-18 2012-06-27 富士通株式会社 功率放大器非线性程度度量装置、方法和预失真补偿装置
US10387592B1 (en) 2010-05-26 2019-08-20 Keysight Technologies, Inc. Method and system for characterizing, modeling and simulating non-linear components having long term memory effects
US8514918B2 (en) * 2010-09-24 2013-08-20 Intel Corporation Close-loop power transmission calibration
KR20120070057A (ko) * 2010-12-21 2012-06-29 한국전자통신연구원 전치왜곡장치 및 전치왜곡방법
US8914271B2 (en) * 2011-11-30 2014-12-16 Keysight Technologies, Inc. Method for predistorting signals for non-linear components in the presence of long term memory effects
CN103703678A (zh) * 2011-12-26 2014-04-02 三菱电机株式会社 模拟反馈放大器
EP2680519B1 (en) * 2012-06-28 2014-08-20 Nxp B.V. Pre-equalizer for a digitally modulated RF signal and method
CN104426485B (zh) * 2013-08-30 2018-01-16 富士通株式会社 数字预失真装置以及方法
CN104468437B (zh) * 2013-09-12 2017-11-14 富士通株式会社 数字预失真发射机及其控制方法
CN105900333B (zh) * 2014-06-17 2018-10-30 华为技术有限公司 射频功率放大***、射频功率放大方法、发射机及基站
CN104678379B (zh) * 2014-12-26 2017-10-17 中国科学院声学研究所 一种信号发生器发射信号的方法及装置
CN106878208B (zh) 2015-12-11 2020-07-31 富士通株式会社 测量滤波特性的装置、预均衡器、以及光通信设备
CN106878209B (zh) 2015-12-11 2020-04-21 富士通株式会社 测量滤波特性的装置、预均衡器、通信设备
FR3080723B1 (fr) * 2018-04-25 2021-08-06 Wupatec Systeme et procede de linearisation en bande de base pour un amplificateur de puissance radiofrequence de classe g

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002135062A (ja) * 2000-10-23 2002-05-10 Sony Corp 歪み補償電力増幅装置
JP2006505160A (ja) * 2002-10-31 2006-02-09 深▲川▼市中▲興▼通▲訊▼股▲分▼有限公司 広帯域プリディストーション線形化の方法およびシステム
WO2009090825A1 (ja) * 2008-01-15 2009-07-23 Mitsubishi Electric Corporation プレディストータ
JP2009213113A (ja) * 2008-03-05 2009-09-17 Fujitsu Ltd 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ
JP2010518660A (ja) * 2006-12-26 2010-05-27 ダリ システムズ カンパニー リミテッド 多チャンネル広帯域通信システムにおけるベースバンドプリディストーション線形化の方法及びシステム

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5930301A (en) * 1996-06-25 1999-07-27 Harris Corporation Up-conversion mechanism employing side lobe-selective pre-distortion filter and frequency replica-selecting bandpass filter respectively installed upstream and downstream of digital-to-analog converter
US6885241B2 (en) * 2002-03-26 2005-04-26 Her Majesty The Queen In Right Of Canada, As Represented By The Minister Of Industry Type-based baseband predistorter function estimation technique for non-linear circuits
DE60325789D1 (de) * 2003-11-26 2009-02-26 Ericsson Telefon Ab L M Schaltung und verfahren zur vorverzerreransteuerung sowie eine, eine vorverzerreransteuerungsschaltung umfassende schaltungseinheit
JP4701024B2 (ja) * 2005-07-07 2011-06-15 株式会社日立国際電気 プリディストーション歪補償付き増幅器
CN101621305B (zh) * 2008-06-30 2012-08-29 富士通株式会社 基带预失真装置和方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002135062A (ja) * 2000-10-23 2002-05-10 Sony Corp 歪み補償電力増幅装置
JP2006505160A (ja) * 2002-10-31 2006-02-09 深▲川▼市中▲興▼通▲訊▼股▲分▼有限公司 広帯域プリディストーション線形化の方法およびシステム
JP2010518660A (ja) * 2006-12-26 2010-05-27 ダリ システムズ カンパニー リミテッド 多チャンネル広帯域通信システムにおけるベースバンドプリディストーション線形化の方法及びシステム
WO2009090825A1 (ja) * 2008-01-15 2009-07-23 Mitsubishi Electric Corporation プレディストータ
JP2009213113A (ja) * 2008-03-05 2009-09-17 Fujitsu Ltd 非線形システム逆特性同定装置及びその方法、電力増幅装置及び電力増幅器のプリディストータ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014003490A (ja) * 2012-06-19 2014-01-09 Fujitsu Ltd 増幅装置および増幅方法
US9300256B2 (en) 2012-06-19 2016-03-29 Fujitsu Limited Amplification device and amplification method
JP2014179981A (ja) * 2013-03-13 2014-09-25 Analog Devices Technology アンダーサンプリングデジタル前置歪アーキテクチャ
US9065478B1 (en) 2013-12-10 2015-06-23 Samsung Electronics Co., Ltd. Digital to-analog conversion apparatuses and methods
US9213347B2 (en) 2013-12-23 2015-12-15 Samsung Electronics Co., Ltd. Low-dropout regulator, power management system, and method of controlling low-dropout voltage

Also Published As

Publication number Publication date
US20110068868A1 (en) 2011-03-24
JP5516269B2 (ja) 2014-06-11
CN102025327A (zh) 2011-04-20
CN102025327B (zh) 2013-01-02
US8472556B2 (en) 2013-06-25

Similar Documents

Publication Publication Date Title
JP5516269B2 (ja) 増幅装置およびプリディストーション制御方法
JP5251757B2 (ja) ベースバンド・プレディストーション装置及び方法
JP4835241B2 (ja) ディジタルプリディストーション送信機
JP5137973B2 (ja) プレディストータ
JP5236661B2 (ja) 多チャンネル広帯域通信システムにおけるベースバンドプリディストーション線形化の方法及びシステム
JP4652091B2 (ja) 歪補償装置
JP5041158B2 (ja) 高周波電力増幅器の歪み補償装置
US8451055B2 (en) Distortion compensating apparatus, transmitting apparatus, and distortion compensating method
JP2009111958A (ja) プリディストータ
CN101662821B (zh) 信号处理方法及通信***
JP2005333353A (ja) プリディストータ
WO2005091865A2 (en) Digital predistortion system and method for high efficiency trasmitters
KR20060109997A (ko) 광대역 향상된 디지털 주입 전치왜곡 시스템 및 방법
TWI536731B (zh) 預失真方法、預失真裝置以及機器可讀媒體
JP2006270246A (ja) 歪補償装置
JP5056490B2 (ja) 歪み補償係数更新装置および歪み補償増幅器
JP2013157955A (ja) 信号処理システムおよび信号処理方法
EP2837093A1 (en) Digital predistorter (dpd) structure based on dynamic deviation reduction (ddr)-based volterra series
JP5707999B2 (ja) 歪補償装置、送信機及び歪補償方法
Rahati Belabad et al. A novel generalized parallel two-box structure for behavior modeling and digital predistortion of RF power amplifiers at LTE applications
JP2014011567A (ja) 電力増幅器の補償装置
JP5673238B2 (ja) 電力増幅装置、送信機及び電力増幅装置制御方法
TW201503580A (zh) 預失真方法、預失真裝置以及機器可讀媒體
JP2008028746A (ja) 歪み補償装置
KR20090125597A (ko) 협대역 신호를 이용한 광대역 신호의 비선형 모델 파라미터추출 방법 및 이를 이용한 전치 왜곡 장치 및 그 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130702

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20131209

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131217

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140204

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140304

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140317

R150 Certificate of patent or registration of utility model

Ref document number: 5516269

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees