JP2011040732A - 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 - Google Patents

薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 Download PDF

Info

Publication number
JP2011040732A
JP2011040732A JP2010160794A JP2010160794A JP2011040732A JP 2011040732 A JP2011040732 A JP 2011040732A JP 2010160794 A JP2010160794 A JP 2010160794A JP 2010160794 A JP2010160794 A JP 2010160794A JP 2011040732 A JP2011040732 A JP 2011040732A
Authority
JP
Japan
Prior art keywords
source
semiconductor layer
substrate
forming
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010160794A
Other languages
English (en)
Other versions
JP5266282B2 (ja
Inventor
Shishu An
志洙 安
Hoon-Kee Min
勳基 閔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Mobile Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Mobile Display Co Ltd filed Critical Samsung Mobile Display Co Ltd
Publication of JP2011040732A publication Critical patent/JP2011040732A/ja
Application granted granted Critical
Publication of JP5266282B2 publication Critical patent/JP5266282B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/326—Application of electric currents or fields, e.g. for electroforming
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1281—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor by using structural features to control crystal growth, e.g. placement of grain filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置を提供する。
【解決手段】薄膜トランジスタは、基板と、上記基板上に位置するバッファ層と、上記バッファ層上に位置する半導体層と、上記半導体層上に直接接触して位置するソース／ドレイン電極と、上記基板全面にわたって位置するゲート絶縁膜と、上記ゲート絶縁膜上に位置し、上記半導体層に対応するように位置するゲート電極と、を含み、上記ソース／ドレイン電極は１つまたは多数のホールを有する。
【選択図】図１Ｉ

Description

本発明は、薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法に関し、ソース／ドレイン電極用金属を利用して電界印加を用いるジュール熱(ｊｏｕｌｅ ｈｅａｔｉｎｇ)による結晶化過程を行うことで、アーク放電を防止して素子の不良を最小化し、効果的に生産収率を増進させる方法を提供する。
一般的な熱処理方法としては、熱処理炉を用いるファーネスアニーリング(ｆｕｒｎａｃｅ ａｎｎｅａｌｉｎｇ)法、ハロゲンランプなどの放射熱を用いるＲＴＡ(ｒａｐｉｄ ｔｈｅｒｍａｌ ａｎｎｅａｌｉｎｇ)法、レーザを用いるレーザアニーリング(ｌａｓｅｒ ａｎｎｅａｌｉｎｇ)法、ジュール加熱を利用する熱処理方法などの多様な方法がある。そして、このような熱処理方法は、熱処理温度の範囲、熱処理温度の均一性、昇温速度、冷却速度、購入価格、維持コストなどを考慮し、材料及び工程の特性に合わせて選択される。特に、高温の熱処理が要求されるか、または材料及び工程の特性上に材料の局所的な領域に高速熱処理を必要とする場合は選択できる熱処理方法は非常に限定される。
上記の熱処理方法の中、レーザアニーリング方法は、材料の表面に急速な熱処理が可能ではあるが、レーザの波長及び熱処理を必要とする物質の種類によって熱処理可否が決まるので、熱処理できる材料は限定される。特に、大面積の熱処理を行う場合にはラインビームタイプのレーザを重畳してスキャニングしなければならないので、レーザビーム強度の不均一性及びレーザビーム自体の時間による照射量の不均一性などの問題点が発生する。また、装備の価格とともに維持コストが非常に高いという短所もある。
ＲＴＡ法は、半導体製造工程によく用いられるが、現在技術としては直径３００ｍｍシリコンウエハのみに適用が可能であり、それより大きい基板を均一に熱処理するには限界がある。また、熱処理の最大昇温速度が４００℃／ｓｅｃであって、それより大きい昇温速度を必要とする工程では使用ができない。
したがって、上記問題点を解決できるとともに、工程上の制約を受けず、熱処理できる熱処理方法に対する研究が盛んに行われている。その中に、導電層に電界を印加してジュール加熱する急速熱処理方法があって、この熱処理方法は、発生する高熱の熱伝導によって所望する素材を選択的に急速熱処理することができ、上記のＲＴＡ工程の昇温速度よりもさらに大きい昇温速度を期待することができる。
大韓民国出願公開第２００４−０１０２３５０号明細書
しかし、上記のように、電界印加によるジュール加熱を利用する熱処理方法においてジュール加熱中に発生するアークなどの物理的現象による不良が解決できない問題点がある。
本発明は、素子に利用する電極用金属を用いて電界印加により結晶化した半導体層を含む薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法を提供し、金属膜を半導体層に直接接触して結晶化時にアークの発生を防止し、熱伝導を効果的に行い結晶化させることができ、また、工程を単純化して収率を高めることができる方法を提供するのに目的がある。
本発明は、薄膜トランジスタ及び有機電界発光表示装置の製造方法に関し、基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置する半導体層と、前記半導体層上に位置するソース／ドレイン電極と、前記基板全面にわたって位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置し、前記半導体層に対応するように位置するゲート電極と含み、前記ソース／ドレイン電極は１つまたは多数のホールを含むことを特徴とする薄膜トランジスタ及びその製造方法を提供する。
また、基板と、前記基板上に位置するバッファ層と、前記バッファ層上に位置する半導体層と、前記半導体層上に位置するソース／ドレイン電極と、前記基板全面にわたって位置するゲート絶縁膜と、前記ゲート絶縁膜上に位置し、前記半導体層に対応するように位置するゲート電極と、前記基板全面にわたって位置する絶縁膜と、前記絶縁膜上に位置する前記ソース／ドレイン電極と電気的に接続する第１電極、有機膜及び第２電極を含み、前記ソース／ドレイン電極は１つまたは多数のホールを含むことを特徴とする有機電界発光表示装置及び製造方法を提供する。
本発明は電極を形成する際、用いるソース／ドレイン電極用薄膜に電界を印加して用いて非晶質シリコン層を多結晶シリコン層に結晶化することで、従来のジュール熱による多結晶シリコン層の製造時に発生するアークの問題点を解決することができ、非晶質シリコン層パターン上に金属膜が直接形成されて、効果的な結晶化を行うことができる。そして、ソース／ドレイン電極を続いてパターニングし、ホールを介して半導体層に不純物をドーピングして工程を単純化させることができる。
本発明に係る薄膜トランジスタに関する図である。 本発明に係る薄膜トランジスタに関する図である。 本発明に係る薄膜トランジスタに関する図である。 本発明に係る薄膜トランジスタに関する図である。 本発明に係る薄膜トランジスタに関する図である。 本発明に係る薄膜トランジスタに関する図である。 本発明に係る薄膜トランジスタに関する図である。 本発明に係る薄膜トランジスタに関する図である。 本発明に係る薄膜トランジスタに関する図である。 本発明に係る有機電界発光表示装置の製造方法に関する図である。 本発明に係る有機電界発光表示装置の製造方法に関する図である。
以下に添付図面を参照しながら、本発明の好適な実施の形態について詳細に説明する。なお、本明細書及び図面において、実質的に同一の機能構成を有する構成要素については、同一の符号を付することにより重複説明を省略する。
＜実施形態＞
図１Ａないし図１Ｄは、本発明の一実施形態に係る薄膜トランジスタに関する図である。
図１Ａに示すように、基板１００を準備し、前記基板１００上にバッファ層１１０を形成する。前記基板１００はガラスまたはプラスチックなどとすることができ、前記バッファ層１１０は前記基板１００から発生する水分または不純物拡散を防止したり、結晶化時の熱伝達速度を調節したりすることで、非晶質シリコン層の結晶化がよく形成できるようにする役割をし、シリコン酸化膜、シリコン窒化膜のような絶縁膜を用いて単層またはこれらの複層で形成することができる。
次いで、図１Ｂに示すように、前記バッファ層１１０上部に非晶質シリコン層パターン１２０’を形成する。
その後、図１Ｃに示すように、基板１００全面にわたってソース／ドレイン電極用金属膜１３０Ａを形成した後、電界を印加して非晶質シリコン層を結晶化して半導体層１２０に形成する。
前記ソース／ドレイン電極用金属膜１３０Ａは、モリブデン(Ｍｏ)、クロム(Ｃｒ)、タングステン(Ｗ)、モリブデンタングステン(ＭｏＷ)、アルミニウム(Ａｌ)、アルミニウム−ネオジム(Ａｌ−Ｎｄ)、チタン(Ｔｉ)、窒化チタン(ＴｉＮ)、銅(Ｃｕ)、モリブデン合金(Ｍｏ ａｌｌｏｙ)、アルミニウム合金(Ａｌ ａｌｌｏｙ）、及び銅合金(Ｃｕ ａｌｌｏｙ)から選択されるいずれか１つから形成することができる。
そして、前記ソース／ドレイン電極用金属膜１３０Ａは、一般に前記ソース／ドレイン電極１３０ａ、１３０ｂを形成するための厚さで形成すればよく、好ましくは５０〜３００ｎｍに形成する。その理由として、５０ｎｍよりも薄く形成した場合はソース／ドレイン電極用金属膜１３０Ａが不均一に形成されて熱伝導が均一ではなく不均一な結晶化が起きるからであって、そして、パターニングしてソース／ドレイン電極に形成する際には３００ｎｍ以下の厚さが電極としての役割に無理がなく、薄膜素子としても適当な厚さであるからである。
このとき、前記結晶化を好ましく行うためには約１００〜１００００Ｖ／ｃｍの電界を１ｕｓ〜１ｓｅｃ間加える。その理由は、１００Ｖ以下の電界は結晶化に不足するジュール熱を出し、１００００Ｖ以上の電界は局所的なアークを発生させる。そして、１ｕｓ以下に電界を印加すると不十分なジュール熱で結晶化を行うことが困難で、１ｓｅｃ以上電界を印加すると基板が曲がったり、熱伝導による端の結晶化不良が発生したりして素子に悪影響を与えるからである。
その後、図１Ｄに示すように、前記ソース／ドレイン電極用金属膜１３０Ａをパターニングしてソース／ドレイン電極１３０ａ、１３０ｂを形成する。そして、前記ソース／ドレイン電極１３０ａ、１３０ｂをパターニングする際には１つ以上のホール(ｈ；図１Ｅに示す)を一緒に形成し、このホールは前記半導体層１２０のソース／ドレイン領域１２０ａ、１２０ｂ上に位置するように形成させる。
このとき、前記ソース／ドレイン電極１３０ａ、１３０ｂは、半導体層１２０のソース／ドレイン領域１２０ａ、１２０ｂに対応するようにパターニングする。
図１Ｅは図１Ｄの平面図である。図１Ｄに示すように、前記ソース／ドレイン電極１３０ａ、１３０ｂは半導体層１２０のソース／ドレイン領域１２０ａ、１２０ｂに対応するようにパターニングし、前記ソース／ドレイン領域１２０ａ、１２０ｂ上に位置する部分には１つ以上のホール(ｈ)を含む。このとき、前記ホール(ｈ)は、後で半導体層１２０に不純物を注入するために形成したものであって、前記ホール(ｈ)の位置または形状を調節することで、半導体層内の不純物ドーピング濃度を調節することができる。
前記ホール(ｈ)は、ソース／ドレイン電極１３０ａ、１３０ｂをパターンする際に、一緒にパターンさせて形成する。
図１Ｆ及び図１Ｇは、適用可能な前記ソース／ドレイン電極１３０ａ、１３０ｂのパターン模様であり、ホールの形態がこれに限定されるものではなく、多角形、直線型などに不純物注入ができればいかなる形状であってもかまわない。
続いて、上記のように形成されたソース／ドレイン電極１３０ａ、１３０ｂのホール(ｈ)を介して、前記半導体層１２０のソース／ドレイン領域１２０ａ、１２０ｂに不純物イオンをドーピングする。このとき、不純物イオンは通常のＮ型またはＰ型の不純物を用いることができる。不純物がドーピングされない領域１２０ｃは、後でチャンネル領域となる。
その後、図１Ｈに示すように、前記基板１００の全面にわたってゲート絶縁膜１４０を形成する。前記ゲート絶縁膜１４０はシリコン酸化膜、シリコン窒化膜またはこれらのこの中層とすることができる。
その後、図１Ｉに示すように、前記ゲート絶縁膜１４０上に前記半導体層１２０に対応するようにゲート電極１５０を形成する。
前記ゲート電極１５０は、前記ソース／ドレイン電極１３０ａ、１３０ｂに重畳されないように形成して半導体層１２０のチャンネル領域１２０ｃに形成されるようにし、アルミニウム(Ａｌ)またはアルミニウム−ネオジム(Ａｌ−Ｎｄ)のようなアルミニウム合金の単一層や、クロム(Ｃｒ)またはモリブデン(Ｍｏ)合金の上にアルミニウム合金が積層された多重層に形成することができる。
以上のように、本発明による薄膜トランジスタが完成される。
図２Ａ及び図２Ｂは、前記本発明の一実施形態に係る薄膜トランジスタを含む有機電界発光表示装置の図であって、ここでは、上述の薄膜トランジスタを含むものを例として説明する。
図２Ａに示すように、本発明の図１Ａないし図１Ｉの実施形態に係る薄膜トランジスタを含む前記基板１００全面に絶縁膜１６０を形成させる。前記絶縁膜１６０は１つ以上の層で形成することができ、保護膜または平坦化膜を含むことができる。前記絶縁膜１６０は、無機膜であるシリコン酸化膜、シリコン窒化膜またはシリゲートオンガラスから選択されるいずれか１つまたは有機膜であるポリイミド(ｐｏｌｙｉｍｉｄｅ)、ベンゾサイクロブチン系樹脂(ｂｅｎｚｏｃｙｃｌｏｂｕｔｅｎｅ ｓｅｒｉｅｓ ｒｅｓｉｎ)またはアクリレート(ａｃｒｙｌａｔｅ)から選択されるいずれか１つから形成することができる。また、前記無機膜と前記有機膜との積層構造に形成することもできる。
前記ゲート絶縁膜１４０と絶縁膜１６０をエッチングしてビアホール(ａ)を形成し、前記ソース／ドレイン電極１３０ａ、１３０ｂの一部を露出させる。
その後、前記ビアホール(ａ)を介して前記ソース／ドレイン電極１３０ａ、１３０ｂの中からいずれか１つに接続する第１電極１７０を形成する。前記第１電極１７０は、アノードまたはカソードで形成することができる。前記第１電極１７０がアノードの場合、前記アノードは、ＩＴＯ、ＩＺＯまたはＩＴＺＯから選択されるいずれか１つからなる透明導電膜として形成することができ、カソードの場合、前記カソードは、Ｍｇ、Ｃａ、Ａｌ、Ａｇ、Ｂａまたはこれらの合金を用いて形成することができる。
次いで、図２Ｂに示すように、前記第１電極１７０上に前記第１電極１７０の表面の一部を露出させる開口部を有する画素定義膜１７５を形成し、前記露出した第１電極１７０上に発光層を含む有機膜層１８０を形成する。前記有機膜層１８０には、正孔注入層、正孔輸送層、正孔抑制層、電子抑制層、電子注入層及び電子輸送層からなる群から選択される１つまたは複数層をさらに含むことができる。続いて、前記有機膜層１８０上に第２電極１８５を形成する。これにより、本発明の一実施形態に係る有機電界発光表示装置が完成される。
以上、添付図面を参照しながら本発明の好適な実施形態について詳細に説明したが、本発明はかかる例に限定されない。本発明の属する技術の分野における通常の知識を有する者であれば、特許請求の範囲に記載された技術的思想の範疇内において、各種の変更例または修正例に想到し得ることは明らかであり、これらについても、当然に本発明の技術的範囲に属するものと了解される。
１００ 基板
１１０ バッファ層
１２０ 半導体層
１２０ａ、１２０ｂ ソース／ドレイン領域
１２０ｃ チャンネル領域
１３０ａ、１３０ｂ ソース／ドレイン電極
１４０ ゲート絶縁膜
１５０ ゲート電極

Claims (21)

  1. 基板と、
    前記基板上に位置するバッファ層と、
    前記バッファ層上に位置する半導体層と、
    前記半導体層上に直接接触して位置するソース／ドレイン電極と、
    前記基板全面にわたって位置するゲート絶縁膜と、
    前記ゲート絶縁膜上に位置し、前記半導体層に対応するように位置するゲート電極と、を含み、
    前記ソース／ドレイン電極は１つまたは多数のホールを有することを特徴とする薄膜トランジスタ。
  2. 前記ホールは、前記半導体層のソース／ドレイン領域上に位置することを特徴とする請求項１に記載の薄膜トランジスタ。
  3. 前記ソース／ドレイン電極が対応する半導体層領域には不純物がドーピングされていることを特徴とする請求項１又は２のいずれかに記載の薄膜トランジスタ、
  4. 前記ソース／ドレイン電極は、モリブデン(Ｍｏ)、クロム(Ｃｒ)、タングステン(Ｗ)、モリブデンタングステン(ＭｏＷ)、アルミニウム(Ａｌ)、アルミニウム−ネオジム(Ａｌ−Ｎｄ)、チタン(Ｔｉ)、窒化チタン(ＴｉＮ)、銅(Ｃｕ)、モリブデン合金(Ｍｏ ａｌｌｏｙ)、アルミニウム合金(Ａｌ ａｌｌｏｙ)、及び銅合金(Ｃｕ ａｌｌｏｙ)から選択されるいずれか１つを含むことを特徴とする請求項１〜３のいずれか１項に記載の薄膜トランジスタ。
  5. 前記半導体層は、ジュール熱加熱により形成された多結晶シリコン層であることを特徴とする請求項１〜４のいずれか１項に記載の薄膜トランジスタ。
  6. 前記ソース／ドレイン電極の厚さは、５０〜３００ｎｍであることを特徴とする請求項１〜５のいずれか１項に記載の薄膜トランジスタ。
  7. 基板を提供する工程と、
    前記基板上にバッファ層を形成する工程と、
    前記バッファ層上に非晶質シリコン層パターンを形成する工程と、
    前記基板全面にわたってソース／ドレイン電極用金属膜を形成する工程と、
    前記ソース／ドレイン電極用金属膜に電界を印加し、前記非晶質シリコン層パターンを結晶化して半導体層に形成する工程と、
    前記ソース／ドレイン電極用金属膜をパターニングし、前記半導体層と接続するソース／ドレイン電極及び前記ソース／ドレイン電極に１つまたは多数のホールを形成する工程と、
    前記基板全面にわたってゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に位置し、前記半導体層と対応するゲート電極を形成する工程と、
    を含むことを特徴とする薄膜トランジスタの製造方法。
  8. 前記ホールを形成した後、前記ホールを介して半導体層に不純物をドーピングする工程をさらに含むことを特徴とする請求項７に記載の薄膜トランジスタの製造方法。
  9. 前記不純物は、Ｎ型またはＰ型不純物であることを特徴とする請求項８に記載の薄膜トランジスタの製造方法。
  10. 前記結晶化は、前記ソース／ドレイン電極用金属膜に１００〜１００００Ｖ／ｃｍの電界を印加して行うことを特徴とする請求項７〜９のいずれか１項に記載の薄膜トランジスタの製造方法。
  11. 基板と、
    前記基板上に位置するバッファ層と、
    前記バッファ層上に位置する半導体層と、
    前記半導体層上に直接接触して位置するソース／ドレイン電極と、
    前記基板全面にわたって位置するゲート絶縁膜と、
    前記ゲート絶縁膜上に位置し、前記半導体層に対応するように位置するゲート電極と、
    前記基板全面にわたって位置する絶縁膜と、
    前記絶縁膜上に位置する前記ソース／ドレイン電極と電気的に接続する第１電極、有機膜及び第２電極と、を含み、
    前記ソース／ドレイン電極は１つ以上のホールを含むことを特徴とする有機電界発光表示装置。
  12. 前記ホールは、前記半導体層のソース／ドレイン領域上に位置することを特徴とする請求項１１に記載の有機電界発光表示装置。
  13. 前記ソース／ドレイン電極に対応する半導体層領域には、不純物がドーピングされていることを特徴とする請求項１１または１２のいずれかに記載の有機電界発光表示装置。
  14. 前記ソース／ドレイン電極は、モリブデン(Ｍｏ）、クロム(Ｃｒ)、タングステン(Ｗ)、モリブデンタングステン(ＭｏＷ)、アルミニウム(Ａｌ)、アルミニウム−ネオジム(Ａｌ−Ｎｄ)、チタン(Ｔｉ)、窒化チタン(ＴｉＮ)、銅(Ｃｕ)、モリブデン合金(Ｍｏ ａｌｌｏｙ)、アルミニウム合金(Ａｌ ａｌｌｏｙ)、及び銅合金(Ｃｕ ａｌｌｏｙ)から選択されるいずれか１つを含むことを特徴とする請求項１１〜１３のいずれか１項に記載の有機電界発光表示装置。
  15. 前記半導体層は、ジュール熱加熱により形成された多結晶シリコン層であることを特徴とする請求項１１〜１４のいずれか１項に記載の有機電界発光表示装置。
  16. 前記ソース／ドレイン電極の厚さは、５０〜３００ｎｍであることを特徴とする請求項１１〜１５のいずれか１項に記載の有機電界発光表示装置。
  17. 基板を提供する工程と、
    前記基板上にバッファ層を形成する工程と、
    前記バッファ層上に非晶質シリコン層パターンを形成する工程と、
    前記基板全面にわたってソース／ドレイン電極用金属膜を形成する工程と、
    前記ソース／ドレイン電極用金属膜に電界を印加し、前記非晶質シリコン層パターンを結晶化して半導体層に形成する工程と、
    前記ソース／ドレイン電極用金属膜をパターニングし、前記半導体層と接続するソース／ドレイン電極及び前記ソース／ドレイン電極に１つまたは多数のホールを形成する工程と、
    前記基板全面にわたってゲート絶縁膜を形成する工程と、
    前記ゲート絶縁膜上に位置し、前記半導体層と対応するゲート電極を形成する工程と、
    前記基板全面にわたって絶縁膜を形成する工程と、
    前記絶縁膜上に前記ソース／ドレイン電極と電気的に接続する第１電極、有機膜及び第２電極を形成する工程と、
    を含むことを特徴とする有機電界発光表示装置の製造方法。
  18. 前記ホールは、前記半導体層のソース／ドレイン領域上に位置するように形成することを特徴とする請求項１７に記載の有機電界発光表示装置の製造方法。
  19. 前記ホールを介して半導体層に不純物をドーピングする工程をさらに含むことを特徴とする請求項１８に記載の有機電界発光表示装置の製造方法。
  20. 前記不純物は、Ｎ型またはＰ型不純物であることを特徴とする請求項１９に記載の有機電界発光表示装置の製造方法。
  21. 前記結晶化は、前記ソース／ドレイン電極用金属膜に１００〜１００００Ｖ／ｃｍの電界を印加して行うことを特徴とする請求項１８〜２０のいずれか１項に記載の有機電界発光表示装置の製造方法。
JP2010160794A 2009-08-13 2010-07-15 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置 Active JP5266282B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020090074816A KR101041144B1 (ko) 2009-08-13 2009-08-13 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR10-2009-0074816 2009-08-13

Publications (2)

Publication Number Publication Date
JP2011040732A true JP2011040732A (ja) 2011-02-24
JP5266282B2 JP5266282B2 (ja) 2013-08-21

Family

ID=43588068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010160794A Active JP5266282B2 (ja) 2009-08-13 2010-07-15 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置

Country Status (3)

Country Link
US (1) US8405088B2 (ja)
JP (1) JP5266282B2 (ja)
KR (1) KR101041144B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014087829A1 (ja) * 2012-12-06 2014-06-12 富士フイルム株式会社 薄膜トランジスタ及びその製造方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101056427B1 (ko) * 2009-08-13 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터의 제조방법 및 그를 포함하는 유기전계발광표시장치의 제조방법
KR101255460B1 (ko) * 2011-09-07 2013-04-16 호서대학교 산학협력단 다결정 실리콘 트랜지스터의 제조 방법
KR102591412B1 (ko) 2016-02-16 2023-10-19 엘지전자 주식회사 반도체 발광 소자를 이용한 디스플레이 장치
KR102576999B1 (ko) 2016-07-05 2023-09-12 삼성디스플레이 주식회사 액정표시장치
CN112687714B (zh) * 2020-12-28 2023-07-28 上海奕瑞光电子科技股份有限公司 平板探测器的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002139744A (ja) * 2001-07-17 2002-05-17 Sanyo Electric Co Ltd 半導体装置の製造方法及び表示装置
JP2004087682A (ja) * 2002-08-26 2004-03-18 Chi Mei Electronics Corp 薄膜トランジスタ、画像表示素子および画像表示装置
JP2009130229A (ja) * 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100486718B1 (ko) * 1998-11-09 2005-08-31 엘지.필립스 엘시디 주식회사 실리콘박막을결정화하는방법과이를이용한박막트랜지스터제조방법
JP4403599B2 (ja) * 1999-04-19 2010-01-27 ソニー株式会社 半導体薄膜の結晶化方法、レーザ照射装置、薄膜トランジスタの製造方法及び表示装置の製造方法
KR100721656B1 (ko) * 2005-11-01 2007-05-23 주식회사 엘지화학 유기 전기 소자
US6515428B1 (en) * 2000-11-24 2003-02-04 Industrial Technology Research Institute Pixel structure an organic light-emitting diode display device and its manufacturing method
KR100543717B1 (ko) 2003-05-27 2006-01-23 노재상 실리콘 박막의 어닐링 방법 및 그로부터 제조된 다결정실리콘 박막
KR101006438B1 (ko) * 2003-11-12 2011-01-06 삼성전자주식회사 액정 표시 장치
KR20050049685A (ko) * 2003-11-22 2005-05-27 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터
KR100611224B1 (ko) * 2003-11-22 2006-08-09 삼성에스디아이 주식회사 금속 유도 측면 결정화 방법을 이용한 박막 트랜지스터 및그의 제조 방법
KR100611152B1 (ko) * 2003-11-27 2006-08-09 삼성에스디아이 주식회사 평판표시장치
KR100601370B1 (ko) * 2004-04-28 2006-07-13 삼성에스디아이 주식회사 박막 트랜지스터 및 그를 이용한 유기 전계 발광 표시 장치
KR100659759B1 (ko) * 2004-10-06 2006-12-19 삼성에스디아이 주식회사 바텀 게이트형 박막트랜지스터, 그를 구비하는평판표시장치 및 박막트랜지스터의 제조방법
KR101090257B1 (ko) * 2005-01-20 2011-12-06 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
KR101169079B1 (ko) * 2005-05-13 2012-07-26 엘지디스플레이 주식회사 유기 박막 트랜지스터 및 그 제조 방법과, 이를 이용한디스플레이 장치 및 그 제조 방법
KR101100891B1 (ko) * 2005-05-23 2012-01-02 삼성전자주식회사 박막트랜지스터 기판 및 이를 포함한 디스플레이장치
KR20070002933A (ko) * 2005-06-30 2007-01-05 엘지.필립스 엘시디 주식회사 폴리 박막 트랜지스터 기판 및 그 제조 방법
KR20070002492A (ko) * 2005-06-30 2007-01-05 삼성전자주식회사 디스플레이장치 및 그 제조방법
KR20070039433A (ko) * 2005-10-08 2007-04-12 삼성전자주식회사 표시장치
TWI294192B (en) * 2006-04-06 2008-03-01 Au Optronics Corp Method for manufacturing an organic light-emitting display (oled) with black matrix
KR20080002338A (ko) * 2006-06-30 2008-01-04 엘지.필립스 엘시디 주식회사 유기 전계발광 표시장치와 그의 제조 방법
US20080048191A1 (en) * 2006-08-23 2008-02-28 Hyun Chul Son Organic light emitting display device and method of fabricating the same
JP5305630B2 (ja) * 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
KR20080077846A (ko) * 2007-02-21 2008-08-26 삼성전자주식회사 박막 트랜지스터 기판 및 이의 제조 방법
JP5138276B2 (ja) * 2007-05-31 2013-02-06 株式会社ジャパンディスプレイイースト 表示装置の製造方法
KR100875101B1 (ko) * 2007-08-08 2008-12-19 삼성모바일디스플레이주식회사 유기 발광 표시장치 및 유기 발광 표시장치의 제조방법
KR101432573B1 (ko) * 2007-12-31 2014-08-22 엘지디스플레이 주식회사 유기전계발광 소자 및 그의 제조방법
KR100899428B1 (ko) * 2008-01-28 2009-05-27 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조 방법
CN101599495B (zh) * 2008-06-04 2013-01-09 清华大学 薄膜晶体管面板
KR101002665B1 (ko) * 2008-07-02 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
KR101002667B1 (ko) * 2008-07-02 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
KR101002664B1 (ko) * 2008-07-02 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
KR101002666B1 (ko) * 2008-07-14 2010-12-21 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치
US7786481B2 (en) * 2008-08-26 2010-08-31 Lg Display Co., Ltd. Organic light emitting diode display and fabricating method thereof
KR101458902B1 (ko) * 2008-09-22 2014-11-07 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 그 제조 방법
KR101041139B1 (ko) * 2008-11-04 2011-06-13 삼성모바일디스플레이주식회사 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR101034686B1 (ko) * 2009-01-12 2011-05-16 삼성모바일디스플레이주식회사 유기전계발광 표시 장치 및 그의 제조 방법
JP4752927B2 (ja) * 2009-02-09 2011-08-17 ソニー株式会社 薄膜トランジスタおよび表示装置
KR101293130B1 (ko) * 2010-05-28 2013-08-12 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
KR101784995B1 (ko) * 2010-10-21 2017-10-13 삼성디스플레이 주식회사 박막 트랜지스터, 그를 포함하는 유기 전계 발광 표시장치 및 그들의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002139744A (ja) * 2001-07-17 2002-05-17 Sanyo Electric Co Ltd 半導体装置の製造方法及び表示装置
JP2004087682A (ja) * 2002-08-26 2004-03-18 Chi Mei Electronics Corp 薄膜トランジスタ、画像表示素子および画像表示装置
JP2009130229A (ja) * 2007-11-27 2009-06-11 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014087829A1 (ja) * 2012-12-06 2014-06-12 富士フイルム株式会社 薄膜トランジスタ及びその製造方法
JP2014116372A (ja) * 2012-12-06 2014-06-26 Fujifilm Corp 薄膜トランジスタ及びその製造方法、結晶性酸化物半導体薄膜及びその製造方法、表示装置、並びにｘ線センサ

Also Published As

Publication number Publication date
KR20110017247A (ko) 2011-02-21
US20110037074A1 (en) 2011-02-17
KR101041144B1 (ko) 2011-06-13
JP5266282B2 (ja) 2013-08-21
US8405088B2 (en) 2013-03-26

Similar Documents

Publication Publication Date Title
JP5700724B2 (ja) 薄膜トランジスタの製造方法及びそれを含む有機電界発光表示装置の製造方法
KR101041139B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
US8420513B2 (en) Method of fabricating thin film transistor
JP5266282B2 (ja) 薄膜トランジスタ、その製造方法及びそれを含む有機電界発光表示装置
KR101049805B1 (ko) 다결정 실리콘의 제조방법, 박막트랜지스터, 그의 제조방법및 이를 포함하는 유기전계발광표시장치
KR101030027B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR101002665B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
KR101023127B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는 유기전계발광표시장치
KR101002667B1 (ko) 박막트랜지스터, 그의 제조방법 및 그를 포함하는유기전계발광표시장치
KR101009429B1 (ko) 다결정 실리콘막, 이를 포함하는 박막트랜지스터, 및 이의제조방법
KR101784995B1 (ko) 박막 트랜지스터, 그를 포함하는 유기 전계 발광 표시장치 및 그들의 제조방법
KR101043788B1 (ko) 다결정 실리콘막의 제조방법 및 이를 포함하는 박막트랜지스터의 제조방법

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20120921

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121204

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130220

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130502

R150 Certificate of patent or registration of utility model

Ref document number: 5266282

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250