CN105140200A - 晶圆级凸点封装结构的制作方法 - Google Patents

晶圆级凸点封装结构的制作方法 Download PDF

Info

Publication number
CN105140200A
CN105140200A CN201510436075.9A CN201510436075A CN105140200A CN 105140200 A CN105140200 A CN 105140200A CN 201510436075 A CN201510436075 A CN 201510436075A CN 105140200 A CN105140200 A CN 105140200A
Authority
CN
China
Prior art keywords
opening
layer
protective layer
wafer
packaging structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510436075.9A
Other languages
English (en)
Inventor
曹立强
何洪文
戴风伟
秦飞
史戈
别晓锐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201510436075.9A priority Critical patent/CN105140200A/zh
Publication of CN105140200A publication Critical patent/CN105140200A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Dicing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及一种晶圆级凸点封装结构的制作方法，包括如下步骤：（1）提供集成了芯片电极和绝缘层的晶圆；（2）在晶圆上制作保护层；（3）将芯片电极上方的保护层去除形成第一开口，将晶圆上的芯片切割位置的保护层去除形成第二开口；（4）在第一开口处制作凸点下金属层和凸点层；（5）沿第二开口的位置进行切割，得到单颗晶圆级凸点封装结构。本发明避免了因热失配而导致保护层拉扯绝缘层的应力过大的问题，从而提高了封装可靠性；且在提高可靠性的同时，并没有增加工艺步骤。本发明在切割晶圆过程中，由于去除了预定切割位置处的保护胶，使保护层避开了切割道，消除了切割时保护层对绝缘层的拉扯，减少了切割时芯片本体的崩边现象。

Description

晶圆级凸点封装结构的制作方法
技术领域
本发明涉及一种晶圆级凸点封装结构的制作方法，属于半导体封装技术领域。
背景技术
在对晶圆级凸点封装结构进行切割以及对凸点封装进行可靠性测试时，在工艺和测试过程中产生了绝缘层开裂等现象。
现有技术中，针对该技术问题，企业的做法一般是更换保护胶以减小保护胶、绝缘层以及硅的热失配，从而减少保护胶对绝缘层的拉扯，进而降低进行封装可靠性测试时凸点封装结构发生的失效现象。
这种做法的不足之处为，更换保护胶增加了封装成本，而且换胶对产品可靠性的改善程度有限；同时，换胶对切割过程中的裹胶现象没有改善。
发明内容
本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。
鉴于上述和/或现有晶圆级凸点封装结构切割以及测试过程中存在的绝缘层开裂问题，提出了本发明。
本发明的目的是克服现有技术中存在的不足，提供一种晶圆级凸点封装结构的制作方法，降低了凸点封装工艺中作为缓冲层的保护层在后续封装工艺及测试过程中对封装可靠性的负面影响。
按照本发明提供的技术方案，所述晶圆级凸点封装结构的制作方法，包括如下步骤：
（1）提供集成了芯片电极和绝缘层的晶圆；
（2）在晶圆上制作保护层；
（3）将芯片电极上方的保护层去除形成第一开口，将晶圆上的芯片切割位置的保护层去除形成第二开口；
（4）在第一开口处制作凸点下金属层和凸点层；
（5）沿第二开口的位置进行切割，得到单颗晶圆级凸点封装结构。
进一步的，所述保护层为高分子聚合物。
进一步的，所述保护层为苯并环丁烯（BCB）、聚四氟乙烯或聚酰亚胺。
进一步的，所述步骤（3）形成第一开口和第二开口，具体包括：将芯片电极正上方的保护去除除形成第一开口，裸露出芯片电极的表面；同时，将相邻芯片电极之间切割位置处的保护层去除，裸露出绝缘层的表面，形成第二开口。
进一步的，所述步骤（4）在第一开口处制作凸点下金属层和凸点层，具体包括：
（1）在保护层、第一开口和第二开口上制作凸点下金属层，凸点下金属层覆盖保护层、第一开口和第二开口；
（2）在凸点下金属层的表面制作光刻胶，将第一开口位置处的光刻胶去除，露出芯片电极正上方凸点下金属层的表面；
（3）在第一开口处制作凸点层；
（4）去除光刻胶；
（5）以凸点层作为掩膜，采用湿法刻蚀法刻蚀凸点下金属层直至露出凸点层以外区域的绝缘层和保护层。
进一步的，所述凸点下金属层为钛、铬、钨、镍中的一种或它们的组合。
进一步的，所述凸点层的材料为镍、铜、钯或其合金。
本发明具有以下优势：
（1）涂覆保护层后，将芯片电极暴露出来，同时形成预定切割道上第二开口的结构，避免了在以后工艺过程中因热失配而导致保护层拉扯绝缘层的应力过大的问题，从而提高了封装可靠性；且在提高可靠性的同时，并没有增加工艺步骤。
（2）在切割晶圆过程中，由于去除了预定切割位置处的保护胶，形成第二开口，使保护层避开了切割道，消除了切割时保护层对绝缘层的拉扯，减少了切割时芯片本体的崩边现象。同时，避免了保护层的裹刀现象，提高了产品良率。
附图说明
为了更清楚地说明本发明实施例的技术方案，下面将对实施例描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。
图1～图8为本发明所述晶圆级凸点封装结构的制作方法的各步骤得到的产品的示意图。其中：
图1为所述晶圆的示意图。
图2为制作保护层后的示意图。
图3为制作凸点下金属层后的示意图。
图4为制作光刻胶后的示意图。
图5为制作凸点层后的示意图。
图6为去除光刻胶后的示意图。
图7为去除多余凸点下金属层后的示意图。
图8为切割得到晶圆级凸点封装结构的示意图。
图中序号：晶圆T1、芯片本体1、芯片电极2、绝缘层3、第一开口4、保护层5、第二开口6、凸点下金属层7、光刻胶8、凸点层9。
具体实施方式
为了使本发明的上述目的、特征和优点能够更加明显易懂，下面结合具体附图对本发明的具体实施方式作进一步的说明。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是本发明还可以采用其他不同于在此描述的其它方式来实施例，本领域技术人员可以在不违背本发明内涵的情况下做类似推广，因此本发明不受下面公开的具体实施例的限制。
其次，本发明结合示意图进行详细描述，在详述本发明实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明保护的范围。此外，在实施制作中应包含长度、宽度及深度的三维空间尺寸。
另，本发明中提出的术语“表面”等指示方位或位置关系为基于附图所示的方位或位置关系，而不是要求本发明必须以特定的方位构造和操作，因此不理解为对本发明的限制。
本发明所述晶圆级凸点封装结构的制作方法，如图1～图8所示，该生产工艺包括如下步骤：提供集成了芯片电极和绝缘层的晶圆，在晶圆上制作保护层，将晶圆上的芯片切割位置的保护层去除形成第二开口，将芯片电极上方的保护层去除形成第一开口；在第一开口处制作凸点下金属层和凸点层后沿第二开口的位置进行切割，得到单颗晶圆级凸点封装结构。
具体的，所述晶圆级凸点封装结构的制作方法，包括以下步骤：
步骤一：如图1所示，提供晶圆T1，晶圆T1由集成了芯片电极2以及绝缘层3的芯片本体1组成，其中绝缘层3材质可以为氧化硅或氮化硅，绝缘层3上设有第一开口4，芯片电极2的表面通过第一开口4裸露；
步骤二：如图2所示，通过喷涂、旋涂或印刷的方法将保护层5覆盖于第一开口4和绝缘层3上；并通过现有的光刻显影技术，在第一开口4的位置将保护层5去除，裸露出芯片电极2的表面；同时，在保护层5上形成第二开口6，第二开口6位于相邻芯片电极2之间切割位置处的绝缘层3上方、裸露出绝缘层3的表面；所述保护层5为苯并环丁烯（BCB）、聚四氟乙烯、聚酰亚胺等高分子聚合物，比较优化的保护层5为聚酰亚胺；
所述第二开口6位于预定切割道上，避免了在以后的切割工艺过程中因热失配而导致保护层5拉扯绝缘层3的应力过大的问题，从而提高封装可靠性；并且在提高可靠性的同时，并没有增加工艺步骤；
步骤三：如图3所示，在保护层5、第一开口4和第二开口6上制作凸点下金属层7，凸点下金属层7覆盖保护层5、第一开口4和第二开口6；所述凸点下金属层7为钛、铬、钨、镍中的一种或它们的组合，形成所述凸点下金属层7的方法可采用溅射或蒸镀的方法；
步骤四：如图4所示，通过喷涂、旋涂或印刷的方法在凸点下金属层7的表面制作光刻胶8；并通过曝光、显影工艺将第一开口4位置处的光刻胶去除，露出芯片电极2正上方凸点下金属层7的表面；
步骤五：如图5所示，在第一开口4处通过电镀的方法制作凸点层9，凸点层9的材料为镍、铜、钯或其合金等；
步骤六：如图6所示，去除光刻胶8；
步骤七：如图7所示，以凸点层9作为掩膜，采用湿法刻蚀法刻蚀凸点下金属层7直至露出凸点层9以外区域的绝缘层和保护层5；
步骤八：如图8所示，沿着第二开口6形成的切割道将上述晶圆T1进行切割，形成单颗的晶圆级凸点封装结构。由于去除了切割位置处的保护层，形成第二开口6，使保护层避免了切割道，消除了切割时保护层对绝缘层的拉扯，减少了切割时芯片本体的崩边现象；同时，避免了保护层的裹刀现象，提高了产品良率。
本发明具有以下优势：
（1）涂覆保护层后，将芯片电极暴露出来，同时形成预定切割道上第二开口的结构，避免了在以后工艺过程中因热失配而导致保护层拉扯绝缘层的应力过大的问题，从而提高了封装可靠性；且在提高可靠性的同时，并没有增加工艺步骤。
（2）在切割晶圆过程中，由于去除了预定切割位置处的保护胶，形成第二开口，使保护层避开了切割道，消除了切割时保护层对绝缘层的拉扯，减少了切割时芯片本体的崩边现象。同时，避免了保护层的裹刀现象，提高了产品良率。
应说明的是，以上实施例仅用以说明本发明的技术方案而非限制，尽管参照较佳实施例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims (7)

1.一种晶圆级凸点封装结构的制作方法，其特征是，包括如下步骤：
（1）提供集成了芯片电极和绝缘层的晶圆；
（2）在晶圆上制作保护层；
（3）将芯片电极上方的保护层去除形成第一开口，将晶圆上的芯片切割位置的保护层去除形成第二开口；
（4）在第一开口处制作凸点下金属层和凸点层；
（5）沿第二开口的位置进行切割，得到单颗晶圆级凸点封装结构。
2.如权利要求1所述的晶圆级凸点封装结构的制作方法，其特征是：所述保护层为高分子聚合物。
3.如权利要求2所述的晶圆级凸点封装结构的制作方法，其特征是：所述保护层为苯并环丁烯（BCB）、聚四氟乙烯或聚酰亚胺。
4.如权利要求1所述的晶圆级凸点封装结构的制作方法，其特征是：所述步骤（3）形成第一开口和第二开口，具体包括：将芯片电极正上方的保护去除除形成第一开口，裸露出芯片电极的表面；同时，将相邻芯片电极之间切割位置处的保护层去除，裸露出绝缘层的表面，形成第二开口。
5.如权利要求1所述的晶圆级凸点封装结构的制作方法，其特征是：所述步骤（4）在第一开口处制作凸点下金属层和凸点层，具体包括：
（1）在保护层、第一开口和第二开口上制作凸点下金属层，凸点下金属层覆盖保护层、第一开口和第二开口；
（2）在凸点下金属层的表面制作光刻胶，将第一开口位置处的光刻胶去除，露出芯片电极正上方凸点下金属层的表面；
（3）在第一开口处制作凸点层；
（4）去除光刻胶；
（5）以凸点层作为掩膜，采用湿法刻蚀法刻蚀凸点下金属层直至露出凸点层以外区域的绝缘层和保护层。
6.如权利要求5所述的晶圆级凸点封装结构的制作方法，其特征是：所述凸点下金属层为钛、铬、钨、镍中的一种或它们的组合。
7.如权利要求5所述的晶圆级凸点封装结构的制作方法，其特征是：所述凸点层的材料为镍、铜、钯或其合金。
CN201510436075.9A 2015-07-22 2015-07-22 晶圆级凸点封装结构的制作方法 Pending CN105140200A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510436075.9A CN105140200A (zh) 2015-07-22 2015-07-22 晶圆级凸点封装结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510436075.9A CN105140200A (zh) 2015-07-22 2015-07-22 晶圆级凸点封装结构的制作方法

Publications (1)

Publication Number Publication Date
CN105140200A true CN105140200A (zh) 2015-12-09

Family

ID=54725497

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510436075.9A Pending CN105140200A (zh) 2015-07-22 2015-07-22 晶圆级凸点封装结构的制作方法

Country Status (1)

Country Link
CN (1) CN105140200A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448829A (zh) * 2016-01-02 2016-03-30 北京工业大学 一种晶圆级芯片封装体的制作方法
CN106783637A (zh) * 2016-12-30 2017-05-31 通富微电子股份有限公司 一种芯片及其制造方法
CN107564857A (zh) * 2017-08-10 2018-01-09 华进半导体封装先导技术研发中心有限公司 晶圆级切割方法、封装方法及封装结构
CN107887259A (zh) * 2017-09-26 2018-04-06 宁波芯健半导体有限公司 一种小尺寸芯片封装方法
CN110854070A (zh) * 2019-11-19 2020-02-28 华天科技（昆山）电子有限公司 半导体器件及其封装方法
CN111816644A (zh) * 2019-04-10 2020-10-23 力成科技股份有限公司 天线整合式封装结构及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6387795B1 (en) * 2001-03-22 2002-05-14 Apack Technologies Inc. Wafer-level packaging
US6482730B1 (en) * 1999-02-24 2002-11-19 Texas Instruments Incorporated Method for manufacturing a semiconductor device
KR100596764B1 (ko) * 1999-06-22 2006-07-04 주식회사 하이닉스반도체 웨이퍼 레벨 패키지 및 그의 제조방법
JP2011035140A (ja) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
CN104637878A (zh) * 2015-02-11 2015-05-20 华天科技（昆山）电子有限公司 超窄节距的晶圆级封装切割方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6482730B1 (en) * 1999-02-24 2002-11-19 Texas Instruments Incorporated Method for manufacturing a semiconductor device
KR100596764B1 (ko) * 1999-06-22 2006-07-04 주식회사 하이닉스반도체 웨이퍼 레벨 패키지 및 그의 제조방법
US6387795B1 (en) * 2001-03-22 2002-05-14 Apack Technologies Inc. Wafer-level packaging
JP2011035140A (ja) * 2009-07-31 2011-02-17 Sanyo Electric Co Ltd 半導体装置及びその製造方法
CN104637878A (zh) * 2015-02-11 2015-05-20 华天科技（昆山）电子有限公司 超窄节距的晶圆级封装切割方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105448829A (zh) * 2016-01-02 2016-03-30 北京工业大学 一种晶圆级芯片封装体的制作方法
CN106783637A (zh) * 2016-12-30 2017-05-31 通富微电子股份有限公司 一种芯片及其制造方法
CN107564857A (zh) * 2017-08-10 2018-01-09 华进半导体封装先导技术研发中心有限公司 晶圆级切割方法、封装方法及封装结构
CN107564857B (zh) * 2017-08-10 2019-11-12 华进半导体封装先导技术研发中心有限公司 晶圆级切割方法、封装方法及封装结构
CN107887259A (zh) * 2017-09-26 2018-04-06 宁波芯健半导体有限公司 一种小尺寸芯片封装方法
CN111816644A (zh) * 2019-04-10 2020-10-23 力成科技股份有限公司 天线整合式封装结构及其制造方法
CN111816644B (zh) * 2019-04-10 2023-08-29 力成科技股份有限公司 天线整合式封装结构及其制造方法
CN110854070A (zh) * 2019-11-19 2020-02-28 华天科技（昆山）电子有限公司 半导体器件及其封装方法

Similar Documents

Publication Publication Date Title
CN105140200A (zh) 晶圆级凸点封装结构的制作方法
US20080277659A1 (en) Test structure for semiconductor chip
JP5318634B2 (ja) チップサイズパッケージ状の半導体チップ及び製造方法
DE102013108704B4 (de) Ein verfahren zum herstellen einer metallpadstruktur eines die, ein verfahren zum herstellen eines bondpads eines chips, eine die-anordnung und eine chipanordnung
CN111564411B (zh) 一种半导体装置及其形成方法
CN107768490B (zh) 一种优化GaN基LED芯片性能的制备方法
WO2021135620A1 (zh) 封装结构及其成型方法
CN105070665A (zh) 一种晶圆级薄片封装工艺
US11244915B2 (en) Bond pads of semiconductor devices
JP2006339189A (ja) 半導体ウェハおよびそれにより形成した半導体装置
US11380644B2 (en) Semiconductor package including workpiece and method for fabricating the semiconductor package
US20200075442A1 (en) Wafer-level system-in-package packaging method and package structure thereof
TW201135880A (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
US9859320B2 (en) Chip package and manufacturing method thereof
US9171793B2 (en) Semiconductor device having a trace comprises a beveled edge
KR101043343B1 (ko) 네거티브 포토레지스트를 이용한 에어브릿지 제조방법
KR100696762B1 (ko) 반도체 제조 방법
CN210575904U (zh) 半导体结构
WO2016078179A1 (zh) 一种阵列基板及其制备方法
CN108598064A (zh) 连接晶圆内常规芯片与测试专用芯片的金属线
US10049988B2 (en) Semiconductor device package substrate having a fiducial mark
KR20120119521A (ko) 박막 트랜지스터 기판과 그 제조방법 및 그를 이용한 디스플레이 장치
KR101055857B1 (ko) 퓨즈 및 패드를 구비하는 반도체 소자의 제조 방법
KR20090034613A (ko) 반도체 소자 제조시 본드 패드 형성방법
KR101255937B1 (ko) 표시장치용 비아홀 형성 방법 및 비아홀을 갖는 표시장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20151209