JP2010541275A - ウエハーテスト方法及びこのためのプローブカード - Google Patents

Abstract

【課題】プローブカードを利用したウエハーテストの際にプローブカードの非対称的な熱変形を最小化すると共に、テストの回数を最小化することにより大面積のウエハーを効果よくテストすることのできるウエハーテスト方法及びこのためのプローブカードを提供する。
【解決手段】プローブカードを利用してウエハー状態で半導体チップをテストするウエハーテスト方法において、半導体チップＮ個（但し、Ｎは、２以上の自然数）に相当する仮想の繰り返しユニットを設定し、上記繰り返しユニットを上記ウエハー上に複数個配置し、上記繰り返しユニット内の半導体チップが、１回のタッチダウン毎に１個ずつ順次テストされるように上記プローブカードあるいはウエハーをＮ回移動しながらテストすることを特徴とする。
【選択図】 図４

Description

本発明は、ウエハーテスト方法及びこのためのプローブカードに係り、より詳しくは、プローブカードを利用したウエハーテストの際にプローブカードの非対称的な熱変形を最小化すると共に、テストの回数を最小化することにより大面積のウエハーを効率よくテストすることのできるウエハーテスト方法及びこのためのプローブカードに関する。

一般に、半導体製造工程は、前工程であるファブリケーション（ｆａｂｒｉｃａｔｉｏｎ）工程と後工程である組み立て（ａｓｓｅｍｂｌｙ）工程とに大別される。ファブリケーション工程は、ウエハー上に集積回路パターンを形成する工程であり、組み立て工程は、ウエハーを複数のチップに分離させ、外部装置との電気的信号の連結が可能になるように各々のチップに導電性のリード（ｌｅａｄ）やボールを接続させてから、チップをエポキシなどでモールドすることにより集積回路パッケージを形成する工程である。

組み立て工程を施す前に各々のチップの電気的特性を検査するＥＤＳ（Ｅｌｅｃｔｒｉｃａｌ Ｄｉｅ Ｓｏｒｔｉｎｇ）工程が施される。ＥＤＳ工程は、ウエハーを構成するチップから不良チップを判別して、再生（ｒｅｐａｉｒ）可能なチップは再生させ再生不能なチップは除去させることにより、後続の組み立て工程などにおいて所要される時間及びコストを節減する役割を果たす。

このようなＥＤＳ工程はプローバ（Ｐｒｏｂｅｒ）にて実施されており、プローバ１００は、通常、図１に示すようにテスト対象物であるウエハー１０２が載置されるウエハーチャック１０１と、プローブカードが備えられるテストヘッド１０３と、を含んで構成される。プローブカード上には多数の微細探針が備えられ、該微細探針は、ウエハーの各チップに備えられたパッドに電気的に接触し、究極的に当該チップの良否を判別するようになる。

一方、半導体技術の発展に伴い、コストの節減及び生産性の向上のためにより多くのチップが単一ウエハーに形成されることとなり、近年、３００ｍｍウエハー工程の実現により、ウエハー当たりの半導体チップの数量が約５００個を上回っている。

このようなウエハーの大面積化は、ウエハー単位でテストを施すＥＤＳ工程の実施面からみるとき、１回のテストにてテストできる半導体チップの数が増大することを意味し、このためには、プローブカード上に備えられる微細探針の数も併せて増大されなければならない。

しかしながら、大面積のウエハーに対応すべくそれに相当する大きさを有し、且つ当該プローブカード上にウエハーのすべての半導体チップに対するテストを１回で済ませることが可能な程度に微細探針を備えるプローブカードを製作することは、製造上困難であり、さらには、プローブカードを介してウエハー上の半導体チップとやり取りする電気的信号を処理するテスターの処理容量を超えてしまうという問題点が生じる。

このような問題点を考慮し、従来は、大面積のウエハーに対してテストを施す領域を複数の単位領域として定義し、各々の領域に対して順次テストを施す方法を採択している。例えば、図２及び図３に示すように、ウエハーを６つの領域（ＴＤ１〜ＴＤ６）、４つの領域（ＴＤ１〜ＴＤ４）に区画し、ＴＤ１領域からＴＤ４またはＴＤ６まで順次タッチダウン（ＴＤ：Ｔｏｕｃｈ Ｄｏｗｎ）してテストを施していき、このとき、プローブカード上には１つの単位領域に相当する面積に微細探針が形成されている。ここで、上記タッチダウン（ＴＤ）とは、プローブカードとウエハーとが密着してプローブカード上の微細探針とウエハー上の半導体チップのパッドとが接触することをいう。

上述したような従来のウエハーテスト方法では、相対的に小型のプローブカードを利用して大面積のウエハーに対してテストを施すことができるという長所はあるものの、通常のウエハーのテスト温度が８５度であり、この温度にて複数回にわたってテストが実施されることによってプローブカードが熱変形に露出するという問題点がある。図２及び図３に示すように、ＴＤ１領域とＴＤ２領域上に存在する半導体チップ領域が互いに異なることによって、ＴＤ１領域とＴＤ２領域に対して順次テストを施す際に、プローブカードの熱接触部分が異なることで当該プローブカードが非対称的に熱変形することがある。かかる熱変形は、プローブカードの平坦度及びアライン精度に良くない影響を及ぼす。また、各領域のテストの際にテストに供されない微細探針が多いため効率が落ちるという短所がある。

本発明は、上記のような問題点を解決するためになされたものであって、プローブカードを利用したウエハーテストの際にプローブカードの非対称的な熱変形を最小化すると共に、テストの回数を最小化することにより大面積のウエハーを効果よくテストすることのできるウエハーテスト方法及びこのためのプローブカードを提供することにその目的がある。

上記目的を達成するための本発明によるウエハーテスト方法は、プローブカードを利用してウエハー状態で半導体チップをテストするウエハーテスト方法において、半導体チップＮ個（但し、Ｎは２以上の自然数）に相当する仮想の繰り返しユニットを設定し、上記繰り返しユニットを上記ウエハー上に複数個配置し、上記繰り返しユニット内の半導体チップが、１回のタッチダウン毎に１個ずつ順次テストされるように、上記プローブカードあるいはウエハーをＮ回移動しながらテストすることを特徴とする。

上記プローブカード上には、上記繰り返しユニットを構成するＮ個の半導体チップのうち１個のチップに対応する領域だけに微細探針が形成されていてよい。また、上記繰り返しユニット内の半導体チップが１回ずつテストされるように上記プローブカードあるいはウエハーをＮ回移動するとき、移動距離は上記半導体チップ１個の大きさに相当すればよく、上記プローブカードをＮ回タッチダウンして上記ウエハー上のすべてのチップをテストすることができる。

一方、上記Ｎが素数である場合、上記繰り返しユニットを構成するＮ個の半導体チップは一つの行または列に配置され、上記Ｎが合成数である場合、上記繰り返しユニットを構成するＮ個の半導体チップは行（ａ）と列（ｂ）を有する（ａ Ｘ ｂ）行列形態で配置され、上記ａとｂは１とＮを含むＮの約数（ｄｉｖｉｓｏｒ）である。

本発明によるプローブカードは、ウエハー状態で半導体チップをテストするプローブカードにおいて、上記ウエハー上に互いに隣り合いＮ個（但し、Ｎは１ないし２０の自然数）の半導体チップから構成される繰り返しユニットを設定し、上記繰り返しユニットをウエハー上に分散配置するとき、上記プローブカードは、上記繰り返しユニットを構成するＮ個の半導体チップのうち１個のチップに対応する領域だけに微細探針が形成されることを特徴とする。このとき、上記プローブカードにおいて微細探針が形成される領域と対応する半導体チップは、すべての繰り返しユニット内において同じ位置であればよい。

本発明の他の目的によるプローブカードは、順次積層された回路基板及びプローブヘッド胴体と、上記プローブヘッド胴体上に離間して配置された複数の単位プローブモジュール、及び上記プローブヘッド胴体上に備えられ、上記単位プローブモジュールに隣り合って配置されて上記単位プローブモジュールと電気的に連結されるサブボードと、を含んでなることを特徴とする。

上記単位プローブモジュールは、半導体チップに相当する大きさを有し、または半導体チップの２０〜５００％の大きさを有すればよい。このとき、上記単位プローブモジュールは、上記プローブヘッド胴体の上面の上に載置されるプローブモジュール胴体と、上記プローブモジュール胴体の上面の上に備えられる微細探針と、上記プローブモジュール胴体の上面に備えられ、上記微細探針と電気的に連結される導線及び上記導線の一端に備えられるパッドと、を含んでなるものであればよい。

また、半導体チップＮ個（但し、Ｎは２以上の自然数）に相当する仮想の繰り返しユニットを設定し、上記繰り返しユニットをテストしたいウエハー上に複数個配置するとき、上記プローブカードは、上記繰り返しユニットを構成するＮ個の半導体チップのうち１個のチップに対応する領域だけに上記単位プローブモジュールが形成されていてよい。

上記サブボードが備えられた領域のプローブヘッド胴体に貫通部が設けられ、該貫通部内に相互接続体が備えられ、該相互接続体を介して上記サブボードと上記回路基板とが電気的に連結されていてよい。ここで、上記単位プローブモジュールと上記サブボードとは、ワイヤボンディングまたは軟性印刷回路基板を介して電気的に連結されていてよく、上記サブボードの一方側に連結される単位プローブモジュールは、１個または複数個であればよい。

上記プローブモジュールと上記サブボードが配置される上記プローブヘッド胴体の上面にあって、上記プローブモジュールが載置される領域と上記サブボードが載置される領域の高さが異なっていてよい。

一方、上記回路基板の裏面上に補強板がさらに備えられていてよい。このとき、上記補強板及び回路基板をいずれも貫通し、さらに上記プローブヘッド胴体の一部の厚さまで延びる複数の開孔が設けられ、上記プローブヘッド胴体、回路基板、及び補強板の各々に形成された開孔は、互いに対応する位置に設けられていてよい。また、上記各々の開孔内に平坦調整ねじが設けられていてよく、上記平坦調整ねじにはスプリング弾性体が備えられ、該スプリング弾性体は、上記回路基板とプローブヘッド胴体との間に備えられていてよい。

さらには、上記サブボード、相互接続体、回路基板、及び補強板の互いに対応する位置に複数の開孔が設けられ、上記開孔内に止めねじが設けられていてよい。上記サブボードの下面に雌ねじが設けられ、上記相互接続体、回路基板、補強板に貫通開孔が設けられ、上記貫通開孔内に雄ねじが設けられて、上記雄ねじと雌ねじとがねじ止められていてよい。

上記サブボードの面積は、上記プローブヘッド胴体の面積に相当すればよく、また、上記プローブヘッド胴体上に複数のサブボードが配置されていてよい。

このとき、上記自然数Ｎは、２ないし５０であることを実施形態とする。

本発明によるウエハーテスト方法及びこのためのプローブカードでは、次のような効果がある。

プローブカードの全面に比較的均一に配置された微細探針を利用して、複数回のテストによるプローブカードの非対称的な熱変形を防止することができ、また、既存のテスト方法に比べ、タッチダウン毎にテストに供されないプローブの数が相対的に少ないため、テスト回数を低減することができることでテスト工程の生産性を向上させることができ、大面積のウエハーを効率よくテストすることができるようになる。

プローブステーションの構成図である。 従来技術によるウエハーテスト方法を説明するための参考図である。 従来技術によるウエハーテスト方法を説明するための参考図である。 本発明の一実施形態によるウエハーテスト方法を説明するための参考図である。 本発明の様々な実施形態によるウエハーの繰り返しユニットを示す平面図である。 本発明の一実施形態によるプローブカードの斜視図である。 図７ないし図１４は、図５の（ａ）ないし（ｈ）の単位テストユニットが適用されたプローブカードをそれぞれ示す図である。 図７ないし図１４は、図５の（ａ）ないし（ｈ）の単位テストユニットが適用されたプローブカードをそれぞれ示す図である。 図７ないし図１４は、図５の（ａ）ないし（ｈ）の単位テストユニットが適用されたプローブカードをそれぞれ示す図である。 図７ないし図１４は、図５の（ａ）ないし（ｈ）の単位テストユニットが適用されたプローブカードをそれぞれ示す図である。 図７ないし図１４は、図５の（ａ）ないし（ｈ）の単位テストユニットが適用されたプローブカードをそれぞれ示す図である。 図７ないし図１４は、図５の（ａ）ないし（ｈ）の単位テストユニットが適用されたプローブカードをそれぞれ示す図である。 図７ないし図１４は、図５の（ａ）ないし（ｈ）の単位テストユニットが適用されたプローブカードをそれぞれ示す図である。 図７ないし図１４は、図５の（ａ）ないし（ｈ）の単位テストユニットが適用されたプローブカードをそれぞれ示す図である。 本発明の一実施形態によるプローブカードの平面図である。 図４のＡ−Ａ’線に沿う断面図である。 本発明の一実施形態によるプローブカードの拡大斜視図である。 ４つの領域にウエハーを区画してテストを施す従来技術によるウエハーテスト方法を説明するための参考図である。

以下、図面を参照して本発明の一実施形態によるウエハーテスト方法及びこのためのプローブカードについて詳しく説明することにする。

本発明によるウエハーテスト方法を実現するために、先ず、テスト対象であるウエハーの半導体チップに繰り返しユニットという概念が定義される。ウエハーには複数の半導体チップが備えられ、これらの半導体チップを繰り返しユニットの集合体と定義し、上記繰り返しユニットは隣り合う複数のＮ個の半導体チップと定義される。Ｎは、２以上の自然数を意味し、例えば、２ないし５０の自然数であればよい。例えば、図４におけるウエハー６００の半導体チップＣは、隣り合う４個の半導体チップＣから構成される繰り返しユニット６１０の集合体と定義することができる。このとき、上記繰り返しユニットは、隣り合う繰り返しユニットと共有する半導体チップが存在することもある。例えば、ウエハー上に第１の繰り返しユニットと第２の繰り返しユニットを定義するにあたって、上記第１の繰り返しユニットに属する半導体チップと第２の繰り返しユニットに属する半導体チップとは、互いに異なるものである、または１個以上の特定の半導体チップが上記第１の繰り返しユニット及び第２の繰り返しユニットの両方に含まれていてよい。

このように繰り返しユニットが定義された状態で、本発明によるウエハーテスト方法は上記繰り返しユニット内の半導体チップを順次タッチダウン（ＴＤ）してテストを施すことにより、ウエハー上のすべての半導体チップをテストすることができることを特徴とする。

先に述べたように、ウエハー上の半導体チップは繰り返しユニットの集合体であることから、一つの繰り返しユニットを基準に当該繰り返しユニット内の半導体チップを順次すべてテストしていくと、ウエハー上のすべての半導体チップに対するテストが進められることが分かる。このとき、繰り返しユニットはウエハー上だけに配置されるものではなく、ウエハー全体をカバーするように配置すればよい。すなわち、繰り返しユニットの一部がウエハーを離脱して位置することもできる。

一方、ウエハーの半導体チップを実質的にテストする手段はプローブカードであり、ウエハーの半導体チップが繰り返しユニットの集合体と定義され、繰り返しユニット内の半導体チップに対して順次テストが進められることから、ウエハーの繰り返しユニットに対応してプローブカードには単位テストユニットの概念が定義される。すなわち、プローブカードは単位テストユニットの集合体と定義でき、一例として、図４は４個の単位セル５０１から構成される単位テストユニット５１０を示している。

上記各々の単位テストユニットは、上記ウエハーの繰り返しユニットに対応する位置に備えられ、各々の単位テストユニットは、隣り合う２〜５０個の単位セルから構成され、上記単位セルはウエハーの半導体チップの大きさに相当する。また、単位テストユニットを構成する複数の単位セルのいずれか一つのセルだけに微細探針が形成される。

このようにウエハーの繰り返しユニットとプローブカードの単位テストユニットが定義された状態で、微細探針が形成された単位セルを繰り返しユニット内の半導体チップに対応する箇所に順次位置させることで繰り返しユニット内のすべての半導体チップをテストすることができるようになり、これにより、究極的にウエハーのすべての半導体チップをテストすることができるようになる。このとき、微細探針が形成された単位セルを繰り返しユニット内の半導体チップに対応するように順次位置させることは、ウエハーまたはプローブカードを移動させることで可能になる。

なお、上記繰り返しユニットは、図５に示すように様々な形態で実現することができ、具体的に、図５の（ａ）ないし（ｈ）に示すように、繰り返しユニットを２〜９の半導体チップから構成することができる。このとき、半導体チップの個数が２、３、５、７の場合には、複数の半導体チップが一つの行または一つの列に配置されるが、半導体チップの個数Ｎが４、６、８、９の場合には、複数の半導体チップが行（ａ）及び列（ｂ）を有する行列（ａ ｘ ｂ、ａとｂは１とＮを含む半導体チップ個数の約数）の形態で配置される。すなわち、半導体チップの個数が素数（ｐｒｉｍｅ ｎｕｍｂｅｒ）の場合には、半導体チップが一つの行に配置され、半導体チップの個数が合成数（ｃｏｍｐｏｓｉｔｅ ｎｕｍｂｅｒ）の場合には、複数の行を有する行列の形態で配置される。このように行及び列を有する繰り返しユニットの場合には、ウエハーテストの際に行の方向だけではなく列の方向へもウエハーを移動させなければならない。参考として、図５において*表示は、プローブカードの微細探針が形成された単位セルを示すものであり、図５の（ａ）ないし（ｈ）に示した繰り返しユニットは、プローブカードの単位テストユニットに相当することを示す。

図５にて２〜９個の半導体チップから構成される繰り返しユニットの実施形態を提示したが、１０個以上の半導体チップから繰り返しユニットを構成することも可能である。なお、ウエハーテストの効率を考慮して半導体チップの個数を適宜決めることが好ましい。

以上、本発明によるウエハーテスト方法の概念について説明したが、以下、一実施形態に基づき、本発明によるウエハーテスト方法について説明することにする。図４は、繰り返しユニットが４個の半導体チップから構成される場合、すなわち、単位テストユニットが４個の単位セルから構成される場合を示している。

先ず、単位テストユニット５１０を構成する４個の単位セル５０１のうち、微細探針（*）が形成された単位セル５０１が繰り返しユニット６１０の１番目の半導体チップ６１１に対応するようにウエハー６００を整列させる。しかる後、プローブカード５００をタッチダウン（ＴＤ）して当該単位セル５０１の微細探針を１番目の半導体チップ６１１のパッドに接触させることでテストを施す（図４の（ａ）参照）。

次いで、２回目のテストのために上記ウエハー６００を単位セル５０１の大きさ分、すなわち、１個の半導体チップの大きさ分右側に移動させる。これによって、微細探針が形成された単位セル５０１を繰り返しユニット６１０の２番目の半導体チップ６１２に対応するように整列させる。このような状態で、プローブカードをタッチダウンして単位セル５０１の微細探針を２番目の半導体チップ６１２のパッドに接触させることで２回目のテストが完了する（図４の（ｂ）参照）。このとき、上記単位セルの大きさ分の移動の際、上記ウエハー６００を移動させる代わりにプローブカード５００を移動させることもできる。

次いで、上記ウエハー６００を単位セル５０１の大きさ分下方に移動させて、上記２番目の半導体チップ６１２に対して下方に隣り合う３番目の半導体チップ６１３に整列させ、当該単位セル５０１の微細探針を繰り返しユニット６１０の３番目の半導体チップ６１３のパッドに接触させることで３回目のテストが完了する（図４の（ｃ）参照）。

最後に、上記ウエハー６００を単位セル５０１の大きさ分左側に移動させて、上記３番目の半導体チップ６１３に隣り合う繰り返しユニット６１０の４番目の半導体チップ６１４に整列させ、タッチダウン（ＴＤ）して当該単位セル５０１の微細探針を４番目の半導体チップ６１４のパッドに接触させることで４回目のテストが完了する（図４の（ｄ）参照）。

ウエハー６００には複数個の繰り返しユニット６１０が設定され、プローブカード上には上記ウエハー６００の各々の繰り返しユニット６１０に対応する位置に複数個の単位テストユニット５１０が備えられることによって、上記４回にわたるテストを通じてウエハー６００上に備えられるすべての半導体チップＣに対するテストを完了することができる。

以上、繰り返しユニットが隣り合う４個の半導体チップから構成される場合、すなわち、単位テストユニットが隣り合う４個の単位セルから構成される場合を例に挙げてウエハーテスト方法を説明したが、繰り返しユニットの半導体チップの個数が２〜５０の自然数である場合のすべてに対して、上述したようなウエハーテスト方法が同様に適用される。

一方、繰り返しユニットを構成する半導体チップの個数が合成数である場合には、当該繰り返しユニットが行及び列を有する行列の形態で構成されることから、ウエハーのすべての半導体チップをテストするためには繰り返しユニットが４個の半導体チップから構成される場合と同様に行の方向及び列の方向にウエハーを移動させる必要がある。すなわち、繰り返しユニットを構成する半導体チップの個数が６である場合には、（２×３）または（３×２）、半導体チップの個数が８である場合には、（２×４）または（４×２）、半導体チップの個数が９である場合には、（３×３）行列の形態を有するようになり、このように半導体チップの個数が合成数からなる場合には、ウエハーが列の方向だけでなく行の方向へも移動してテストが施されていくことでウエハー上のすべての半導体チップに対するテストが完了できる。

一方、繰り返しユニットを構成する半導体チップの個数が素数である場合には、１回目のタッチダウンによるテスト以降、テストの回数に応じてウエハーを一方の方向、例えば、行または列の方向だけに半導体チップの大きさ分移動させてテストを施していく。

以上、本発明の一実施形態によるウエハーテスト方法について説明した。以下、本発明によるウエハーテスト方法を実現するためのプローブカードについて説明することにする。図６は、本発明の一実施形態によるプローブカードの斜視図である。

先ず、図６に示すように、本発明の一実施形態によるプローブカード５００は、複数の単位テストユニット５１０が配列されることを特徴とする。上記複数の単位テストユニット５１０は、繰り返し配列されることが好ましいが、ウエハー上に形成された半導体チップの配列によっては不規則に配列されていてもよい。

上記単位テストユニット５１０は、同一大きさを有する複数の単位セル５０１から構成され、各単位セル５０１は、ウエハー上に備えられる半導体チップの大きさに相当する空間のことをいい、各々の単位テストユニット５１０は、ウエハーに定義されている各々の繰り返しユニットに対応する位置に備えられることが好ましい。

また、単位テストユニット５１０において、単位テストユニット５１０を構成する複数の単位セル５０１のうち一つの単位セルだけに微細探針が形成され、上記微細探針が形成される単位セルは、すべての単位テストユニット内において同じ位置に備えられる。図６の場合、*表示の付いた単位セルが微細探針が形成された単位セル５０１である。参考として、実際のプローブカードでは単位セル領域を表示する実線が存在しないが、図４では説明の便宜上、単位セル領域を定義するために実線を表示した。

一方、上記微細探針５４０は、図６に示すようにプローブヘッド胴体５５０上に備えられ、上記プローブヘッド胴体５５０は印刷回路基板５６０上に備えられる。上記微細探針５４０と印刷回路基板５６０とは電気的に連結され、図６において上記プローブヘッド胴体５５０が一体型で実現されることを示したが、複数のブロックから構成されるプローブヘッド胴体５５０として実現することも可能である。プローブヘッド胴体５５０が複数のブロックから構成される場合、各ブロック上には、上記一体型のプローブヘッド胴体上でのそれと同様に複数の単位テストユニットが定義されればよい。

以上、本発明の一実施形態によるウエハーテスト方法及びこれを実現するためのプローブカードを説明した。先に、図５を通じて２〜９個の半導体チップから構成される繰り返しユニットの実施形態を提示したが、図７ないし図１４は、図５の（ａ）ないし（ｈ）の繰り返しユニットに対応するプローブカード（正しくは、プローブヘッドの平面）をそれぞれ示した図であり、図７ないし図１４において灰色にて示された部分は、ウエハー上への半導体チップの位置する領域を意味し、実際のプローブカードにおいて上記灰色部分及び上記単位セル領域を示す実線は存在しない。

一方、本発明によれば、プローブカードの全面に微細探針が均一に配置されることにより、プローブカードが非対称的に熱変形することを防止することができるようになる。さらには、タッチダウン（ＴＤ）の回数を従来技術に比べて最小化することができるようになる。例えば、図１８と図８において灰色部分は同じ半導体ウエハーを示すが、図１８は、従来の方式にてウエハーを４つの領域に区画し、４回のタッチダウンを行う場合を示しており、本発明による図８は、繰り返しユニットが３個の半導体チップから構成されると設定し、３回のタッチダウン（ＴＤ）によってウエハーテストを完了することを示している。結果的に、本発明によるテスト方法が、従来の方式に比べて、タッチダウンの回数を１回低減させる効果があり、これは、主に半導体ウエハーをテストするテスト装備の容量が制限されているためである。例えば、テスト装備の容量が上記テストしたいウエハーに実現された半導体チップを３００個までいっぺんにテストできる場合を例に挙げると、従来の方式の場合、図１８に示すようにウエハーを４つの領域に区画し、２７３個のチップ（１３×２１）をテストできるプローブカードを作製して、４回のタッチダウンにて１枚のウエハーをテストする。これに対し、本発明では、３個の半導体チップから構成される繰り返しユニット２８８個を、図８に示すように半導体ウエハー上に分散配置し、３回のタッチダウンだけでウエハー全体をテストできる。これは、従来の方式では１回のタッチダウン過程においてプローブカードの微細探針領域のうち実際にウエハーと接触しない領域の割合が本発明に比べて相対的に高いためである。通常、１回のタッチダウン（ＴＤ）にて半導体チップをテストする時間は一定であるため、そのようにタッチダウン（ＴＤ）の回数が低減すると、例えば、１回のタッチダウン（ＴＤ）にて半導体チップをテストする時間が１０分であるとすれば、１枚のウエハーをテストするのにかかる時間が４０分から３０分に短縮し、半導体ウエハーのテストに係る生産性が３０％以上増大する効果を奏する。

この他にも、例えば、６つの領域、８つの領域、１２つの領域などとウエハーを区画してテストする場合についても、本発明では、繰り返しユニットを各々５個、７個、１０個などの半導体チップから構成することによりタッチダウン（ＴＤ）の回数を容易に低減することができ、これにより、ウエハーテストの効率を向上させることができるようになる。

以上、本発明の一実施形態によるプローブカードについて説明したが、上記プローブヘッド胴体及びそれに関連した構成を具体化した本発明の他の実施形態によるプローブカードについて説明すれば、次のとおりである。図１５は、本発明の一実施形態によるプローブカードの平面図であり、図１６は、図１５のＡ−Ａ’線に沿う断面図である。

図１５及び図１６に示すように、本発明の他の実施形態によるプローブカードは、大きく回路基板３１０、プローブヘッド胴体３２０、複数の単位プローブモジュール３３０、及びサブボード３４０の組み合わせからなり、上記回路基板３１０上にプローブヘッド胴体３２０が積層され、上記プローブヘッド胴体３２０上に上記単位プローブモジュール３３０が積層された構造を有する。また、上記サブボード３４０は、上記単位プローブモジュール３３０の間に備えられ、上記単位プローブモジュール３３０と回路基板３１０との電気的連結を媒介する構造をなす。

このような構造を有する本発明の他の実施形態によるプローブカードをなす各構成要素について具体的に説明すれば、次のとおりである。

先ず、上記単位プローブモジュール３３０は、検査対象物である半導体チップと電気的に接触することで発生された電気的信号を上記回路基板３１０へ伝える役割を果たすものであって、プローブカードの製造収率を向上させるために半導体チップの大きさに相当する大きさ、または半導体チップの大きさの２０〜５００％を有するようにすることが好ましい。このとき、上記単位プローブモジュール３３０が半導体チップの大きさに相当する大きさを有する場合、当該単位プローブモジュールは、上記単位テストユニット５１０を構成するセルに該当するといえる。

このような上記複数の単位プローブモジュール３３０は、上記プローブヘッド胴体３２０上に所定の間隔離間して配置され、単位プローブモジュール３３０の間にサブボード３４０が配置されることにより、上記単位プローブモジュール３３０と単位プローブモジュール３３０との間の間隔は上記サブボード３４０の幅に相当する。

上記回路基板３１０は、上記単位プローブモジュール３３０と半導体チップとの接触によって発生された電気的信号を上記サブボード３４０を介して印加され、外部のテスト装置へ伝えると共に、外部のテスト装置から印加される電気的信号を上記単位プローブモジュール３３０へ伝える役割を果たす。

上記プローブヘッド胴体３２０は、上記回路基板３１０上に装着され且つテスト対象であるウエハーの大きさに相当する面積を有し、ステンレススチール、アルミニウム、アンバー、コバール、ノビナイト、ＳＫＤ１１、アルミナ、ガラス、加工性セラミックスのいずれか１つの材質からなるものであればよい。また、上記プローブヘッド胴体３２０は、上記複数の単位プローブモジュール３３０及びサブボード３４０の載置空間を提供し、上述したように複数の単位プローブモジュール３３０は、上記プローブヘッド胴体３２０上に所定の間隔離間して配置され、上記単位プローブモジュール３３０と単位プローブモジュール３３０との間には上記サブボード３４０が備えられる。上記サブボード３４０と上記単位プローブモジュール３３０とは、ワイヤボンディング（ｗｉｒｅ ｂｏｎｄｉｎｇ）または軟性印刷回路基板３１０（ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）を介して互いに電気的に連結される。ここで、上記プローブヘッド胴体３２０と上記サブボード３４０とは、エポキシなどの接着剤にて結合されていてよい。

上記サブボード３４０を備えるにあたって、上記サブボード３４０の下方には相互接続体３５０が備えられ、具体的に、上記サブボード３４０が備えられる位置に相当するプローブヘッド胴体３２０には貫通部３２１が設けられ、上記貫通部３２１に上記相互接続体３５０が備えられ、上記相互接続体３５０は上記回路基板３１０と電気的に連結される。これにより、上記回路基板３１０上に相互接続体３５０が備えられ、上記相互接続体３５０上に上記サブボード３４０が積層された構造をなし、究極的に上記単位プローブモジュール３３０は、上記サブボード３４０及び相互接続体３５０を介して上記回路基板３１０に連結される構造をなす。ここで、上記相互接続体３５０は、ポゴピンまたは圧力伝導性ゴム（ＰＣＲ：Ｐｒｅｓｓｕｒｅ Ｃｏｎｄｕｃｔｉｖｅ Ｒｕｂｂｅｒ）から構成されていてよい。

一方、上記サブボード３４０が載置される領域の高さと上記プローブモジュール３３０が載置される領域の高さとが異なっていてよいが、これは、上記サブボード３４０の高さが上記単位プローブモジュール３３０の高さよりも大きい場合、これを補償すると共に上記サブボード３４０と上記単位プローブモジュール３３０との相対的な高さを調節するためのものであって、サブボード載置部３２２に上記サブボード３４０を装着する。ここで、上記貫通部３２１は、上記プローブヘッド胴体３２０が金属材質からなる場合、ドリル加工またはワイヤ放電加工などによって形成することができ、上記プローブヘッド胴体３２０がセラミック材質からなる場合、ドリル加工、レーザー加工またはマイクロサンドブラスト加工などにより形成することができる。

以上、本発明の他の実施形態によるプローブカードの各構成要素について説明した。以下、上記単位プローブモジュール３３０の構造及び上記単位プローブモジュール３３０と上記サブボード３４０との電気的連結構造について説明することにする。

先ず、上記単位プローブモジュール３３０の構造について説明すると、図１７に示すように、絶縁性のプローブ胴体３３１と上記プローブ胴体３３１上に備えられる微細探針（ｐｒｏｂｅ）３３２から構成される。上記微細探針３３２は、細別して柱部３３２ａ、梁部（ｂｅａｍ）３３２ｂ及びチップ（ｔｉｐ）３３２ｃからなり、上記チップ３３２ｃが検査対象物である半導体チップのパッドと実質的に接触する役割をする。上記プローブ胴体３３１の上面の上には、上記微細探針３３２の他、上記微細探針３３２と半導体チップとの接触時に発生される電気的信号を上記回路基板３１０へ伝えるための導線３３３及びパッド３３４が備えられる。

次いで、上記単位プローブモジュール３３０と上記サブボード３４０との電気的連結構造について説明すると、上記サブボード３４０上にボンディングパッド３４１が備えられ、上記サブボード３４０のボンディングパッド３４１と上記単位プローブモジュール３３０のパッド３３４とはワイヤボンディングを介して電気的に連結される。このとき、図１７においては、一つのサブボード３４０の両側に各々１個ずつの単位プローブモジュール３３０が電気的に連結されることを示したが、サブボード３４０の一方側に連結される単位プローブモジュール３３０は、１個または複数個であってもよい。参考として、上記単位プローブモジュール３３０と上記サブボード３４０との電気的連結は、上述したようなワイヤボンディングの他、軟性印刷回路基板３１０（ＦＰＣＢ）を介しての連結も可能である。

上記サブボード３４０は、一実施形態として多層のセラミック回路基板からなる多層セラミック回路基板３１０から構成されていてよく、テスト装置とテスト対象であるウエハー間での信号保存性（ｓｉｇｎａｌ ｉｎｔｅｇｒｉｔｙ）を高めるためにインピーダンス整合された印刷回路基板３１０を使用することができる。また、上記サブボード３４０は、上記単位プローブモジュール３３０と単位プローブモジュール３３０との間の形態に応じて選択的に加工された複数のサブボードをプローブヘッド胴体の上に配置し、または上記プローブヘッド胴体３２０に相当する面積を有する一体型のサブボード３４０を対象に上記単位プローブモジュール３３０が形成される領域のみを除去する形態で加工することもできる。

一方、本発明の他の実施形態によるプローブカードの構成において、上述したような回路基板３１０、プローブヘッド胴体３２０、複数の単位プローブモジュール３３０、サブボード３４０及び相互接続体３５０の他、これらの結合体を物理的に支持する補強板３６０がさらに備えられる。

上記補強板３６０は、上記回路基板３１０の裏面上に備えられ、上記プローブヘッド胴体３２０、サブボード３４０、相互接続体３５０及び回路基板３１０を物理的に結合し、支持する役割をする。このような上記補強板３６０は、ステンレス鋼、アルミニウム、アンバー、コバール、ノビナイト、ＳＫＤ１１のいずれか一つ、またはこれらのうちの少なくとも二つ以上が結合し、積層された構造からなるものであればよい。

また、上記補強板３６０、回路基板３１０及びプローブヘッド胴体３２０の各々には、開孔が複数設けられ、上記補強板３６０、回路基板３１０及びプローブヘッド胴体３２０の各々に形成された開孔３６１は、互いに対応する位置に設けられる。このとき、上記開孔３６１は、上記補強板３６０及び回路基板３１０の両方を貫通し、さらに上記プローブヘッド胴体３２０の一部の厚さまで延びており、上記開孔３６１内には、後述する平坦調整ねじ３７１のためのねじ山が形成される。

上記開孔３６１内には平坦調整ねじ３７１が設けられ、上記平坦調整ねじ３７１は、上記プローブヘッド胴体３２０を補強板３６０の方へ引っ張る役割を果たす。一方、各々の平坦調整ねじ３７１にはスプリング弾性体３７２が備えられ、当該スプリング弾性体３７２は、上記回路基板３１０とプローブヘッド胴体３２０との間に備えられることが好ましい。上記スプリング弾性体３７２は、プローブヘッド胴体３２０を補強板３６０から押し出す役割を果たし、このようなスプリング弾性体３７２と上記平坦調整ねじ３７１によって上記補強板３６０を基準に上記プローブヘッドの平坦を選択的及び局所的に調節することができるようになる。

以上、補強板３６０による物理的結合について説明した。一方、上記補強板３６０による物理的結合の他、上記相互接続体３５０、サブボード３４０及び回路基板３１０間の安定した物理的結合も要求される。上記相互接続体３５０を介して上記サブボード３４０と回路基板３１０とを電気的に安定して連結するためには、上記相互接続体３５０に上記サブボード３４０及び回路基板３１０が密着する必要があるためである。このために、一実施形態において、上記サブボード３４０、相互接続体３５０、回路基板３１０及び補強板３６０に複数の開孔３６２を互いに対応する位置に形成し、上記開孔３６２内に止めねじ３７３を設けることができる。

このとき、上記開孔は、上記サブボード３４０、相互接続体３５０及び回路基板３１０をすべて貫通し、さらに上記補強板３６０の一部の厚さまで延びており、補強板３６０の開孔内には、上記止めねじのためのねじ山が形成される。このような方法以外の他の実施形態として、上記サブボード３４０の下面に雌ねじを堅固に取り付け、上記プローブヘッド胴体３２０、相互接続体３５０、回路基板３１０、補強板３６０に貫通開孔を形成した後、上記補強板３６０の方から雄ねじを利用して上記サブボード３４０の下面の雌ねじにねじ止めする方式を採択することもできる。

以上で説明したように、本発明は、
第一に、プローブカードの全面に比較的均一に配置された微細探針を利用して、複数回のテストによるプローブカードの非対称的な熱変形を防止することができ、
第二、既存のテスト方法に比べ、タッチダウン毎にテストに供されないプローブの数が相対的に少ないため、テスト回数を低減することができることでテスト工程の生産性を向上させることができ、大面積のウエハーを効率よくテストすることができるようになる。

３１０：回路基板
３２０：プローブヘッド胴体
３３０：単位プローブモジュール
３４０：サブボード
５００：プローブカード
５０１：単位セル
５１０：単位テストユニット
５４０：微細探針
５５０：プローブヘッド胴体
５６０：印刷回路基板
６００：ウエハー
６１０：繰り返しユニット
６１１、６１２、６１３、６１４：半導体チップ

Claims (34)

1. プローブカードを利用してウエハー上の半導体チップをテストするウエハーテスト方法において、
   半導体チップＮ個（Ｎは、２以上の自然数）に相当する仮想の繰り返しユニットを設定し、
   前記繰り返しユニットを前記ウエハー上に複数個配置し、
   前記繰り返しユニット内の半導体チップが、１回のタッチダウン毎に１個ずつ順次テストされるように、前記プローブカードあるいはウエハーをＮ回移動しながらテストすることを特徴とするウエハーテスト方法。
2. 前記プローブカード上には、前記繰り返しユニットを構成するＮ個の半導体チップのうち１個のチップに対応する領域だけに微細探針が形成されることを特徴とする請求項１に記載のウエハーテスト方法。
3. 前記繰り返しユニット内の半導体チップが１回ずつテストされるように前記プローブカードあるいはウエハーをＮ回移動するとき、移動距離は前記半導体チップ１個の大きさに相当することを特徴とする請求項１に記載のウエハーテスト方法。
4. 前記プローブカードをＮ回タッチダウンして前記ウエハー上のすべてのチップをテストすることを特徴とする請求項１に記載のウエハーテスト方法。
5. 前記Ｎが素数である場合、前記繰り返しユニットを構成するＮ個の半導体チップは一つの行または列に配置されることを特徴とする請求項１に記載のウエハーテスト方法。
6. 前記Ｎが合成数である場合、前記繰り返しユニットを構成するＮ個の半導体チップは行（ａ）と列（ｂ）を有する（ａ Ｘ ｂ）行列形態で配置され、前記ａとｂは１とＮを含むＮの約数であることを特徴とする請求項１に記載のウエハーテスト方法。
7. 前記Ｎは、２ないし５０の自然数であることを特徴とする請求項１に記載のウエハーテスト方法。
8. ウエハー上の半導体チップをテストするプローブカードにおいて、
   前記半導体チップと接触する微細探針と、
   前記微細探針が配置されるプローブヘッドと、を含み、
   前記半導体チップＮ個（Ｎは、２以上の自然数）に相当する仮想の繰り返しユニットを設定し、前記繰り返しユニットを前記ウエハー上に複数個配置するとき、前記繰り返しユニットを構成するＮ個の半導体チップのうち１個のチップに対応する領域だけに前記微細探針が形成されることを特徴とするプローブカード。
9. 前記プローブカードにおいて微細探針が形成される領域と対応する半導体チップは、すべての繰り返しユニット内において同じ位置であることを特徴とする請求項８に記載のプローブカード。
10. 前記プローブカードをＮ回タッチダウンして前記ウエハー上のすべてのチップをテストすることを特徴とする請求項８に記載のプローブカード。
11. 前記Ｎが素数である場合、前記繰り返しユニットを構成するＮ個の半導体チップは一つの行または列に配置されることを特徴とする請求項８に記載のプローブカード。
12. 前記Ｎが合成数である場合、前記繰り返しユニットを構成するＮ個の半導体チップは行（ａ）と列（ｂ）を有する（ａ Ｘ ｂ）行列形態で配置され、前記ａとｂは１とＮを含むＮの約数であることを特徴とする請求項８に記載のプローブカード。
13. 前記Ｎは、２ないし５０の自然数であることを特徴とする請求項８に記載のプローブカード。
14. 順次積層された回路基板及びプローブヘッド胴体と、
    前記プローブヘッド胴体上に離間して配置された複数の単位プローブモジュール、及び
    前記プローブヘッド胴体上に備えられ、前記単位プローブモジュールに隣り合って配置されて前記単位プローブモジュールと電気的に連結されるサブボードと、
    を含んでなることを特徴とするプローブカード。
15. 前記単位プローブモジュールは、半導体チップに相当する大きさを有することを特徴とする請求項１４に記載のプローブカード。
16. 前記単位プローブモジュールは、半導体チップの２０〜５００％の大きさを有することを特徴とする請求項１４に記載のプローブカード。
17. 前記単位プローブモジュールは、
    前記プローブヘッド胴体の上面の上に載置されるプローブモジュール胴体と、
    前記プローブモジュール胴体の上面の上に備えられる微細探針と、
    前記プローブモジュール胴体の上面に備えられ、前記微細探針と電気的に連結される導線及び前記導線の一端に備えられるパッドと、を含んでなることを特徴とする請求項１４に記載のプローブカード。
18. 半導体チップＮ個（但し、Ｎは、２以上の自然数）に相当する仮想の繰り返しユニットを設定し、前記繰り返しユニットをテストしたいウエハー上に複数個配置するとき、
    前記プローブカードは、前記繰り返しユニットを構成するＮ個の半導体チップのうち１個のチップに対応する領域だけに前記単位プローブモジュールが形成されたことを特徴とする請求項１４に記載のプローブカード。
19. 前記プローブカードにおいて前記単位プローブモジュールが形成された領域と対応する半導体チップは、すべての繰り返しユニット内において同じ位置であることを特徴とする請求項１８に記載のプローブカード。
20. 前記プローブカードをＮ回タッチダウンして前記ウエハー上のすべての半導体チップをテストすることを特徴とする請求項１８に記載のプローブカード。
21. 前記サブボードが備えられた領域のプローブヘッド胴体に貫通部が設けられ、該貫通部内に相互接続体が備えられ、該相互接続体を介して前記サブボードと前記回路基板とが電気的に連結されることを特徴とする請求項１４に記載のプローブカード。
22. 前記単位プローブモジュールと前記サブボードとは、ワイヤボンディングまたは軟性印刷回路基板を介して電気的に連結されることを特徴とする請求項１４に記載のプローブカード。
23. 前記サブボードの一方側に連結される単位プローブモジュールは、１個または複数個であることを特徴とする請求項１４に記載のプローブカード。
24. 前記プローブモジュールと前記サブボードが配置される前記プローブヘッド胴体の上面にあって、前記プローブモジュールが載置される領域の高さと前記サブボードが載置される領域の高さとが異なることを特徴とする請求項１４に記載のプローブカード。
25. 前記回路基板の裏面上に補強板がさらに備えられることを特徴とする請求項１４に記載のプローブカード。
26. 前記補強板及び回路基板をいずれも貫通し、さらに前記プローブヘッド胴体の一部の厚さまで延びる複数の開孔が設けられ、
    前記プローブヘッド胴体、回路基板、及び補強板の各々に形成された開孔は、互いに対応する位置に設けられることを特徴とする請求項２５に記載のプローブカード。
27. 前記各々の開孔内に平坦調整ねじが設けられることを特徴とする請求項２６に記載のプローブカード。
28. 前記平坦調整ねじにはスプリング弾性体が備えられ、該スプリング弾性体は、前記回路基板とプローブヘッド胴体との間に備えられることを特徴とする請求項２７に記載のプローブカード。
29. 前記回路基板の裏面上に補強板がさらに備えられ、
    前記サブボード、相互接続体、回路基板、及び補強板の互いに対応する位置に複数の開孔が設けられ、前記開孔内に止めねじが設けられることを特徴とする請求項２１に記載のプローブカード。
30. 前記回路基板の裏面上に補強板がさらに備えられ、
    前記サブボードの下面に雌ねじが設けられ、前記相互接続体、回路基板、補強板に貫通開孔が設けられ、前記貫通開孔内に雄ねじが設けられて、前記雄ねじと雌ねじとがねじ止められることを特徴とする請求項２１に記載のプローブカード。
31. 前記サブボードは、印刷回路基板または多層セラミック回路基板からなることを特徴とする請求項１４に記載のプローブカード。
32. 前記サブボードの面積は、前記プローブヘッド胴体の面積に相当することを特徴とする請求項１４に記載のプローブカード。
33. 前記プローブヘッド胴体上に複数のサブボードが配置されることを特徴とする請求項１４に記載のプローブカード。
34. 前記Ｎは、２ないし５０の自然数であることを特徴とする請求項１８に記載のプローブカード。

Images