JP2004500699A - 集積回路ウェーハのプローブカード組立体の構造および製造方法 - Google Patents
集積回路ウェーハのプローブカード組立体の構造および製造方法 Download PDFInfo
- Publication number
- JP2004500699A JP2004500699A JP2001500317A JP2001500317A JP2004500699A JP 2004500699 A JP2004500699 A JP 2004500699A JP 2001500317 A JP2001500317 A JP 2001500317A JP 2001500317 A JP2001500317 A JP 2001500317A JP 2004500699 A JP2004500699 A JP 2004500699A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- probe
- connector
- probe card
- spring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
ＭＥＭＳおよび薄膜製作プローブの両プローブの機械的コンプライアンスにかかわる、これらのスプリングプローブ構造形式を一つ以上の集積回路の試験で使用し得る、集積回路プローブカードアッセンブリの幾つかの実施態様が開示される。また、狭い信号パッドピッチコンプライアンスを提供する、さらに／あるいは商業ウェハプローブ機器における高いレベルでの平行試験を可能にするプローブカードアッセンブリの幾つかの実施態様が開示される。ある好ましい実施態様では、プローブアッセンブリ構造部には、分離可能な標準コンポーネントが含まれ、これによりアッセンブリ製造コストが軽減され、製造時間が短縮される。これらの構造部およびアッセンブリにより、ウェハ形式の試験を高速で行うことができる。プローブは、また、基板上の集積回路およびＭＥＭＳまたは薄膜作製スプリング先端部ならびにプローブ配置構造部の両者を保護するための機械保護策として内蔵されている。介在配列スプリングプローブ先端部設計は、非常に小さな集積回路パッド上で複数のプローブを接触させるために画定される。
Description
【０００１】
（技術分野）
本発明はプローブカード組立体システムに関し、より詳しくは、写真製版パターン形ばね接点、および該写真製版パターン形ばね接点を備えた、集積回路の試験すなわちバーンインに使用する増強形プローブカード組立体の改良に関する。
【０００２】
（背景技術）
慣用の集積回路（ＩＣ）ウェーハプローブカードでは、プローブカードと集積回路ウェーハとの間の電気接点は、一般にタングステン針プローブにより構成される。しかしながら、最新の半導体技術は、しばしば、タングステン針プローブでは不可能な高いピンカウント、小さいパッドピッチおよび高いクロック周波数を必要とする。
【０００３】
種々の出現技術により種々のプロービング用途のばねプローブが提供されているが、殆どのプローブは、ピッチの制限、ピンカウントの制限、フレキシビリティレベルの変化、プローブチップの幾何学的形状の制限、材料の制限および高い製造コスト等の固有の制限を有している。
【０００４】
Ｋ．Ｂａｎｅｒｊｉ， Ａ． Ｓｕｐｐｅｌｓａ． およびＷ． Ｍｕｌｌｅｎ ＩＩＩ等による「非平面領域を備えた選択的に解放可能な導電性ランナ／基板組立体（Ｓｅｌｅｃｔｉｖｅｌｙ Ｒｅｌｅａｓｉｎｇ Ｃｏｎｄｕｃｔｉｖｅ Ｒｕｎｎｅｒ ａｎｄ Ｓｕｂｓｔｒａｔｅ Ａｓｓｅｍｂｌｙ Ｈａｖｉｎｇ Ｎｏｎ−Ｐｌａｎａｒ Ａｒｅａｓ）」の名称に係る米国特許第５，１６６，７７４号（１９９２年１１月２４日付）には、「基板に接着される複数の導電性ランナであって、少なくとも幾つかの導電性ランナの一部に基板が設けられた非平面領域を有し、所定応力を受けると基板から導電性ランナを選択的に解放する構成の導電性ランナ」を有するランナ／基板組立体が開示されている。
【０００５】
Ａ． Ｓｕｐｐｅｌｓａ， Ｗ． Ｍｕｌｌｅｎ ＩＩＩおよびＧ． Ｕｒｂｉｓｈ等による「導電性ランナ／基板組立体の選択的解放（Ｓｅｌｅｃｔｉｖｅｌｙ Ｒｅｌｅａｓｉｎｇ Ｃｏｎｄｕｃｔｉｖｅ Ｒｕｎｎｅｒ ａｎｄ Ｓｕｂｓｔｒａｔｅ Ａｓｓｅｍｂｌｙ）」の名称に係る米国特許第５，２８０，１３９号（１９９４年１月１８日付）には、「基板に接着される複数の導電性ランナであって、少なくとも幾つかの導電性ランナの一部が基板への弱い接着性を有し、所定応力を受けると基板から導電性ランナを選択的に解放する構成の導電性ランナ」を有するランナ／基板組立体が開示されている。
【０００６】
Ｄ． Ｐｅｄｄｅｒによる「ベアダイ試験（Ｂａｒｅ Ｄｉｅ Ｔｅｓｔｉｎｇ）」の名称に係る米国特許第５，７８６，７０１号（１９９８年７月２８日付）には、「導電性材料からなるマイクロバンプが多層相互接続構造の相互接続トレース端末上に置かれ、これらの端末が、試験すべきダイ上の接点パッドのパターンに一致するパターンに分散されている構成の試験ステーションを有し、ウェーハから分離する前のマイクロバンプを用いたダイの試験を容易にするため、相互接続構造への（および相互接続からの）他の接続部が低い輪郭を有している」構成のベアダイ段階での集積回路（ＩＣ）の試験装置が開示されている。
【０００７】
Ｄ． Ｇｒａｂｂｅ， Ｉ． ＫｏｒｓｕｎｓｋｙおよびＲ． Ｒｉｎｇｌｅｒ等による「表面実装電気コネクタ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｅｌｅｃｔｒｉｃａｌ Ｃｏｎｎｅｃｔｏｒ）」の名称に係る米国特許第５，１５２，６９５号（１９９２年１０月６日付）には、電子デバイス間の回路を電気的に接続するコネクタであって、「該コネクタから斜め外方に延びた片持ち形ばねアームを備えているプラットホームを有し、ばねアームが***接点面を備えており、一実施形態では、アームの幾何学的形状が撓み時に複合払拭を行う」ように構成されたコネクタが開示されている。
【０００８】
Ｈ． Ｉｗａｓａｋｉ， Ｈ． ＭａｔｕｎａｇａおよびＴ． Ｏｈｋｕｂｏ等による「多接点集積回路チップパッケージを試験するための部分置換可能デバイス（Ｐａｒｔｌｙ Ｒｅｐｌａｃｅａｂｌｅ Ｄｅｖｉｃｅ ｆｏｒ Ｔｅｓｔｉｎｇ ａ Ｍｕｌｔｉ−Ｃｏｎｔａｃｔ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｃｈｉｐ Ｐａｃｋａｇｅ）」の名称に係る米国特許第５，８４７，５７２号（１９９８年１２月８日付）には、「各側縁部に１組のリードピンが設けられた集積回路（ＩＣ）チップを試験する試験装置が、ソケットベースと、接点支持部材およびソケット接点番号を備えた接点ユニットと、弾性絶縁シートおよび導電性部材を備えた異方性導電性シート組立体とを有している。異方性導電性シート組立体は、接点ユニットのソケット接点部材の１つと接触する各導電性部材を保持するように構成されている。この試験装置はまた、ソケットベースに対して着脱可能に取り付けられる接点リテーナであって、ソケット接点部材を異方性シート組立体と接触させて、ソケット接点部材と異方性導電性シート組立体の導電性部材との間の電気的導通を確立する接点リテーナを有している。ソケット接点部材の一部が疲労した場合には、各接点ユニットを新しい接点ユニットに置換することにより試験デバイスのメインテナンスを行うことができる。また、ＩＣチップのリードピンは、ソケット接点部材の一部および異方性導電性シート組立体の導電性部材により形成される最短経路で試験回路ボードに電気的に接続される。」旨が開示されている。
【０００９】
Ｗ． Ｂｅｒｇによる「回路ボードへの基板構造の取付け方法（Ｍｅｔｈｏｄ ｏｆ Ｍｏｕｎｔｉｎｇ
ａ Ｓｕｂｓｔｒａｔｅ Ｓｔｒｕｃｔｕｒｅ ｔｏ ａ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）」の名称に係る米国特許第４，７５８，９２７８号（１９８８年７月１９日付）には、「接点パッドを備えた基板構造が回路ボードに取り付けられ、該回路ボードがこの主面で露出された導電性材料からなるパッドを有しかつ回路ボードの接点パッドに対する所定位置にある整合構造を有している。基板構造には、該基板構造の接点パッドに電気的に接続されかつ片持ち支持態様で基板構造から突出するリード線が設けられている。整合要素は板部分および該板部分の周りに分散配置されている整合構造を有し、該整合構造は回路ボードの整合構造と係合でき、係合したときは回路ボードの基本面に対して平行に移動しないように整合要素を維持する。基板構造は整合要素の板部分に取り付けられ、これによりリード線が回路ボードの整合構造に対して所定位置に維持される。クランプ部材は、回路ボードの接点パッドと電気的に導通する押圧接触状態にリード線を維持する。」旨が開示されている。
【００１０】
Ｄ． Ｓａｍａ， Ｐ． Ｐａｌａｎｉｓａｍｙ， Ｊ． ＨｅａｍおよびＤ． Ｓｃｈｗａｒｚ等による「制御形粘着性導体（Ｃｏｎｔｒｏｌｌｅｄ Ａｄｈｅｓｉｏｎ Ｃｏｎｄｕｃｔｏｒ）」の名称に係る米国特許第５，１２１，２９８号（１９９２年６月９日付）には、「調節可能な粘着性導電性パターンを印刷回路ボード上に印刷するのに有効な配合物として、微細に粉砕された銅粉、遮断剤およびバインダがある。バインダは、層が熱応力に応答して基板を持ち上げることができるように、基板への燒結後に形成される銅層の調節可能な接着力を付与するように設計されている。また、バインダは、銅粒子間に優れた凝集性を促進して銅層に優れた機械的強度を付与し、銅層が壊れることなく持ち上がることができるように機能する。」旨が開示されている。
【００１１】
Ｒ． Ｍｕｅｌｌｅｒによる「薄膜電熱デバイス（Ｔｈｉｎ−Ｆｉｌｍ Ｅｌｅｃｔｒｏｔｈｅｒｍａｌ Ｄｅｖｉｃｅ）」の名称に係る米国特許第４，４２３，４０１号（１９８３年１２月２７日付）には、「薄膜多層技術は、低抵抗金属−金属接点および優れたオン／オフ特性をもつマイクロミニチュア電子機械スイッチを作るのに使用される。電熱的に付勢されるスイッチは、薄膜回路を作るのに使用される方法と互換性のある方法を用いて、慣用ハイブリッド回路基板上に作られる。好ましい形態では、このようなスイッチは、金属（例えばニッケル）加熱要素が接合される硬質絶縁材（例えば窒化シリコン）の弾性的に曲り得るストリップからなる片持ち支持形アクチュエータ部材を有している。片持ち支持形部材の自由端には金属接点が支持されており、該接点は、加熱要素に供給される電流により部材の曲げを制御することにより、下に横たわる固定接点と係合（または離脱）される。」旨が開示されている。
【００１２】
Ｓ． ＩｂｒａｈｉｍおよびＪ． Ｅｌｓｎｅｒによる「多層セラミックパッケージ（Ｍｕｌｔｉ−Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｐａｃｋａｇｅ）」の名称に係る米国特許第４，３２０，４３８号（１９８２年３月１６日付）には、「多層パッケージでは、複数のセラミック層の各々が導電性パターンを有し、またパッケージの内部キャビティが設けられていて、該キャビティ内では、単一のチップまたはチップ配列を形成すべく相互接続された複数のチップが接合されている。チップまたはチップ配列は、異なる層レベルで短いワイヤボンドを介して金属化された導電性パターンに接続され、各積層レベルは特定導電性パターンを有している。それぞれの積層上の導電性パターンは、金属化材料が充填されたトンネル形貫通孔を介してまたは縁部が形成された金属被覆により相互接続され、これにより、導電性パターンは最終的に、金属化ボード上に取り付けられたセラミックパッケージの下面で多数のパッドに接続される。これにより高部品密度が達成されるが、接続リード線は、「互い違い」にすなわち全体的に異なるパッケージレベルで接続されるので、１０ミル間隔および１０ミルサイズのワイヤボンドランドを維持できる。このため、ワイヤボンドが互いに干渉することなくかなり高い部品密度が得られるが、この干渉ファクタは、多層セラミックパッケージ内に高部品密度網を達成する上で前の制限ファクタとなる。」旨が開示されている。
【００１３】
Ｆ．ＭｃＱｕａｄｅおよびＪ． Ｌａｎｄｅｒによる「集積回路を試験するためのプローブ組立体（Ｐｒｏｂｅ Ａｓｓｅｍｂｌｙ ｆｏｒ Ｔｅｓｔｉｎｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）」の名称に係る米国特許第５，４１６，４２９号（１９９５年５月１６日）には、「中央開口を備えた絶縁材料からなるプローブカードと、該プローブカードに取り付けられる小さい開口を備えた矩形フレームと、４つの別々のプローブとを有し、各プローブが導電性接地平面シートを備えた可撓性積層部材を備え、接地平面に接着される接着性誘電膜と、該誘電膜上のばね合金銅からなるプローブウイングトレースとを更に有している、集積回路を試験するためのプローブ組立体。各プローブウイングは、中央開口内に延びている片持ち支持形板ばねを有し、かつ前記プローブウイングトレースのそれぞれの終端部により形成された一群の個々の整合プローブフィンガに終端している。プローブフィンガは、実質的に直線に沿って配置されておりかつ試験すべきＩＣの縁部に沿うそれぞれの接点パッドの間隔に一致する間隔を隔てている。４つの各クランプは、１つの板ばね部分の調節可能な拘束部材を形成するため、それぞれのプローブウイングの板ばね部分と接触する片持ち支持形部分を有している。それぞれのプローブウイングの各ばねクランプによる影響を受ける圧力拘束部材を別々に調節するための４つの別々のばねクランプ調節手段が設けられている。別々のばねクランプ調節手段はばね押圧形プラットホームを有し、各プラットホームは３つのねじおよびばね座金を介してフレーム部材に取り付けられている。これにより、ばねクランプは任意の所望の方向に移動されかつ配向されて、各プローブウイング上でのプローブフィンガの位置の整合を達成する。」旨が開示されている。
【００１４】
Ｄ． Ｐｅｄｄｅｒによる「ベア集積回路デバイスを試験する構造（Ｓｔｒｕｃｔｕｒｅ ｆｏｒ Ｔｅｓｔｉｎｇ Ｂａｒｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｄｅｖｉｃｅｓ）」の名称に係る欧州特許出願ＥＰ ０ ７３１ ３６８ Ａ２（１９９６年２月１４日付出願）（米国特許第５，７６４，０７０号（１９９８年６月９日））には、試験すべきベアＩＣまたはウェーハへの接続を行う試験プローブ構造であって、「多層印刷回路プローブアームを有し、該プローブアームは、その先端部に、必要な接続を行うべく下面に１列のマイクロバンプを備えたＭＣＭ−Ｄ形基板を支持している。プローブアームは小さい角度でデバイスまたはウェーハの表面に支持されており、ＭＣＭ−Ｄ形基板には、試験を受けるデバイスとのインターフェースを行う必要な受動部品が形成されている。試験を受けるデバイスの各側面に１つずつ使用されるこのような４つのプローブが設けられている。」構成を有する試験プローブ構造が開示されている。
【００１５】
Ｂ． Ｅｌｄｒｉｄｇｅ， Ｇ． Ｇｒｕｂｅ， Ｉ． ＫｈａｎｄｒｏｓおよびＧ． Ｍａｔｈｉｅｕによる「半導体デバイスへの弾性接点構造の取付け方法（Ｍｅｔｈｏｄ ｏｆ Ｍｏｕｎｔｉｎｇ Ｒｅｓｉｌｉｅｎｔ Ｃｏｎｔａｃｔ Ｓｔｒｕｃｔｕｒｅ ｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ）」の名称に係る米国特許第５，８２９，１２８号（１９９８年１１月３日付）、「電子部品間の一時的接続を行なう方法（Ｍｅｔｈｏｄ ｏｆ Ｍａｋｉｎｇ Ｔｅｍｐｏｒａｒｙ Ｃｏｎｎｅｃｔｉｏｎｓ Ｂｅｔｗｅｅｎ Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ）」の名称に係る米国特許第５，８３２，６０１号（１９９８年１１月１０日付）、「接点チップ構造の製造方法（Ｍｅｔｈｏｄ ｏｆ Ｍａｋｉｎｇ Ｃｏｎｔａｃｔ Ｔｉｐ Ｓｔｒｕｃｔｕｒｅｓ）」の名称に係る米国特許第５，８６４，９４６号（１９９９年２月２日付）、「半導体デバイスへのばね要素の取付け技術（Ｍｏｕｎｔｉｎｇ Ｓｐｒｉｎｇ Ｅｌｅｍｅｎｔｓ ｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ）」の名称に係る米国特許第５，８８４，３９８号（１９９９年３月２３日付）、「半導体デバイスのバーンイン方法（Ｍｅｔｈｏｄ ｏｆ Ｂｕｒｎｉｎｇ−Ｉｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ）」の名称に係る米国特許第５，８７８，４８６号（１９９９年３月９日付）、および「半導体デバイスの試用方法（Ｍｅｔｈｏｄ ｏｆ Ｅｘｅｒｃｉｓｉｎｇ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ）」の名称に係る米国特許第５，８９７，３２６号（１９９９年４月２７日付）には、「弾性接点構造は、ダイが半導体ウェーハから単独化（分離）される前に、半導体ダイのボンドパッドに直接取り付けられる。従って、半導体ダイを、表面に配置された複数のターミナルを備えた回路ボード等に接続することにより、半導体ダイを試用（例えば、試験および／またはバーンイン）することが可能になる。次に、半導体ダイは半導体ウェーハから単独化され、その後に同じ弾性接点構造を使用して半導体ダイと他の電子部品（例えば、配線基板、半導体パッケージ等）との間の相互接続を行うことができる。弾性接点構造として本発明の全金属複合相互接続要素を使用することにより、バーンインは、少なくとも１５０℃の温度で行うことができかつ６０分以内に完了できる。」旨が開示されている。Ｂ Ｅｌｄｒｉｄｇｅ等の上記米国特許に開示された接点チップ構造は弾性接点構造を与えるが、この構造は半導体のボンドパッドに個々に取り付けられるものであるため、複雑でコストが嵩む製造工程を必要とする。その上、接点構造がワイヤから作られるものであるため、接点のチップの幾何学的形状がしばしば制限される。また、このような接点チップ構造は小さいピッチの用途（例えば、一般に、周辺プローブカードの場合の５０μｍ程の間隔または領域配列の場合の７５μｍ程度の間隔）には適合できない。
【００１６】
Ｔ． Ｄｏｚｉｅｒ ＩＩ， Ｂ． Ｅｌｄｒｉｄｇｅ， Ｇ． Ｇｒｕｂｅ， Ｉ． ＫｈａｎｄｒｏｓおよびＧ． Ｍａｔｈｉｅｕ等による「電子部品用ソケットおよび電子部品への接続方法（Ｓｏｃｋｅｔｓ ｆｏｒ Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ ａｎｄ Ｍｅｔｈｏｄｓ ｏｆ Ｃｏｎｎｅｃｔｉｎｇ ｔｏ Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ）」の名称に係る米国特許第５，７７２，４５１号（１９９８年６月３０日付）には、「表面実装ソルダ・ダウンソケットは、半導体パッケージ等の電子部品を回路ボードに対して着脱可能に取り付けることを可能にする。複合相互接続要素は、支持基板の頂上に配置される弾性接点構造として使用される。任意の適当な方法では、支持基板の頂部の選択された１つの弾性接点構造は、支持基板を介して、支持基板の底面上の接点構造の１つに接続される。ＬＧＡ形半導体パッケージを受け入れることを意図した実施形態では、弾性接点構造と半導体パッケージの外部接続点との間に、支持基板の頂面に対してほぼ垂直な接点力により圧力接点が形成される。ＢＧＡ形半導体パッケージを受け入れることを意図した実施形態では、弾性接点構造と半導体パッケージの外部接続点との間に、支持基板の頂面に対してほぼ平行な接点力により圧力接点が形成される。
【００１７】
他の出現技術は、薄膜すなわちマイクロ電子機械システム（ｍｉｃｒｏ ｅｌｅｃｔｒｏｎｉｃ ｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ：ＭＥＭＳ）プロセス等のバッチモードプロセスで作られるばねのプローブチップを開示している。
【００１８】
Ｄ． ＳｍｉｔｈおよびＳ． Ａｌｉｍｏｎｄａによる「写真製版パターン形ばね接点（Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｉｃａｌｌｙ Ｐａｔｔｅｒｎｅｄ Ｓｐｒｉｎｇ Ｃｏｎｔａｃｔ）」の名称に係る米国特許第５，６１３，８６１号（１９９７年３月２５日付）、米国特許第５，８４８，６８５号（１９９８年１２月１５日）および国際特許出願ＰＣＴ／ＵＳ ９６／０８０１８（１９９６年５月３０日出願）には、写真製版パターン形ばね接点が開示されており、また「該ばね接点は、基板上に形成されておりかつ接点パッドを２つのデバイスに電気的に接続する。ばね接点はまた、熱および機械的変動および他の環境ファクタを補償する。ばね接点の固有の応力勾配は、ばねの自由部分を基板から離れるように上方に曲げる。アンカー部分は基板に固定された状態に維持され、かつ基板上の第１接点パッドに電気的に接続される。ばね接点は弾性材料で作られており、かつ自由部分が第２接点パッドと順応的に接触するので、２つの接点パッドと接触する。」旨も開示されている。Ｓｍｉｔｈ等の上記米国特許により開示された写真製版パターン形ばねは、多くのＩＣプロービングニーズを満たすことができるが、ばねは小形で、かつ現在の多くのＩＣプローブシステムの信頼性のある作動に必要な平面度順応性（ｐｌａｎａｒｉｔｙ ｃｏｍｐｌｉａｎｃｅ）を取り扱う垂直順応性は殆ど得られない。多くのプロービングシステムの垂直順応性は一般に０．００４〜０．０１０インチ程度であり、これは、しばしばタングステン針プローブの使用を必要とする。
【００１９】
また、いずれの先行技術も、数千本までのピンを含むプローブをテスタに相互接続すると同時に、平面度条件に有効に対処できる方法を教示していない。進歩した集積回路デバイスは一層複雑になっていると同時にサイズが縮小しているので、このようなデバイスを信頼性をもって相互接続するのに使用できるプローブカード組立体を提供することが有効である。
【００２０】
プローブチップの配列と試験を受けるウェーハ上の表面パッドとの間の平面度の差に適合させるには、中心の回りで少量だけ自由に枢動できるプローブ基板を提供するのが有効である。しかしながら、このようなシステムの場合には、基板をＸ、Ｙおよびシータ（θ）方向に位置的に安定して保持しながら、正確に制御された力を加えて接点を係合させなくてはならない。また、基板がその裏面から出る多数（例えば数千）のワイヤまたは信号を含みかつ支持体が基板の周囲に配置される用途の場合には、これらの支持体が、扇状に広がる（ｆａｎ−ｏｕｔ）出口通路を妨げてはならない。その上、信号ワイヤが基板の枢動を妨げてはならず、また試験を受けるデバイス（ＤＵＴ：ｄｅｖｉｃｅ ｕｎｄｅｒ ｔｅｓｔ）に対してばねを係合させるべく加えられる制御された力を妨げてはならない。
【００２１】
（発明の開示）
高いピンカウント、小さいピッチおよびコスト有効性に優れた製造が可能でかつ種々の注文に対応できるばねチップ（先端部）を得ることができる、改善された可撓性プローブばねの製造方法および装置を提供することが有効である。また、このようなプローブばねを使用したプローブカード組立体であって、試験および／またはバーンインを受けている半導体に平面度順応性を与えると同時に正確な軸線方向位置決めおよびシータ位置決めが行えるプローブカード組立体を提供することも有効である。
【００２２】
ＭＥＭＳおよび薄膜で作られたプローブの機械的順応性を広大することにより、これらの形式のばねプローブを半導体ウェーハ上の１つ以上の集積回路の試験に使用できるようにした集積回路プローブカード組立体の幾つかの実施形態を開示する。市販されているウェーハプロービング機器を使用して、厳格な信号ピッチおよび順応性が得られ、好ましくは多数のＩＣの並行試験またはバーンインを行うことができるプローブカード組立体の幾つかの実施形態を開示する。幾つかの好ましい実施形態では、プローブカード組立体の構造は、組立体の製造コストおよび製造時間を低減できる別々の標準コネクタ部品を有している。これらの構造および組立体は、ウェーハ形状の高速試験を可能にする。プローブは、好ましくは、集積回路およびＭＥＭＳすなわち薄膜で製造されたばねチップの両者の機械的保護手段を有することが好ましい。非常に小さい集積回路パッドに多数のプローブ接点設けることを可能にする相互入組み形（ｉｎｔｅｒｌｅａｖｅｄ）ばねプローブチップ設計が定められる。プローブチップの形状は、好ましくは、プローブばねと集積回路デバイス上のパッドまたはトレースとの間のプローブチップの穿刺深さを制御するように定められる。高品質でかつ長い有効寿命を有するプローブカード組立体ばねプローブのための改善された保護コーティング技術をも開示する。
【００２３】
（発明を実施するための最良の形態）
図１は、基板１６から解放する前の写真製版パターン形ばね１４ａ〜１４ｎの線形配列１２を示す平面図である。導電性ばね１４ａ〜１４ｎは、一般に、半導体工業分野で広く知られている低エネルギおよび高エネルギプラズマ蒸着法およびその後の写真製版パターニング法により形成される蒸着金属の連続層により基板層１６上に形成される。連続層は異なる固有応力レベルを有している。次に、基板１６のリリース領域１８がアンダーカットエッチングにより加工され、これにより、リリース領域１８上に位置するばね接点１４ａ〜１４ｎが基板１６から解放され、かつ蒸着金属層間の固有応力の結果として基板１６から離れる方向に広がる（すなわち曲る）。蒸着金属トレースの固定領域１５（図３および図４）が基板１６に固定された状態に維持され、かつ一般にばね接点１４ａ〜１４ｎからのルーチング（すなわち扇状の広がりの形成）に使用される。図２は、基板１６からの解放後の写真製版パターン形ばね１４ａ〜１４ｎの線形配列１２を示す斜視図である。ばね接点１４ａ〜１４ｎは、一般に０．００１インチ程度の微細ピッチ２０をもつ高密度配列に形成できる。
【００２４】
図３は、パターン形ばね１４が基板１６のリリース領域１８ａから、平らなアンカー領域１５から離れる方向に解放された後の写真製版パターン形ばね１４を示す側面図２６ａであり、ばね１４は、短い長さ２８ａ（この長さは、第１有効ばね角度３０ａを定めるべく形成される）と、ばね半径３１ａと、ばね高さ３２ａとを有している。図４は、パターン形ばね１４が基板１６のリリース領域１８ｂから解放された後の第２写真製版パターン形ばね１４を示す側面図２６ｂであり、ばね１４は、長いばね長さ２８ｂ（この長さは、大きい第２有効ばね角度３０ｂを定めるべく形成される）と、ばね半径３１ｂと、ばね高さ３２ｂとを有している。形成されるばねチップ１４の有効幾何学的形状は、意図した用途に基いて高度の注文に応じることが可能である。その上、ばねチップは、一般に、多くの用途に使用することを可能にする可撓性を有している。
【００２５】
パターン形プローブばね１４は非常に小さいばね間ピッチを得ることができ、これにより多数のプローブばね１４を集積回路デバイス４４（図１３）上のパワーパッドまたは接地パッドと接触させるのに使用でき、従って電流可搬能力を向上できる。その上、プローブばね１４の配列１２を備えたプローブカード組立体の場合には、多数のプローブばね１４を、試験を受ける集積回路デバイス（ＤＵＴ）４４上のＩ／Ｏパッドのプロービングに使用でき、従って、試験を受けるウェーハ９２へのばね接点１４の係合後に全ての接点１４の導通性を確認できるため、試験手順の開始前にプローブカード組立体とデバイス４４との間の完全な電気的接触を確保できる。
【００２６】
ミニチュアばねの改善された構造 図５は、ばねの分離前の、相互入組み形ばねチップパターンを有する対向写真製版ばね３４ａ、３４ｂを示す第１斜視図である。図６は、ばねの分離後の、相互入組み形対向写真製版ばね３４ａ、３４ｂを示す斜視図である。相互入組み形写真製版ばね３４ａ、３４ｂの各々は、複数のばね接点２４を有している。ばね接点が集積回路デバイス４４のパワートレースまたは接地トレース４６またはポッド４７への接続に使用される場合には、接点に最大電気抵抗が発生する。従って、複数の接点２４を備えた相互入組み形ばね接点３４は、ばね接点３４とトレース４６またはパッド４７との間の抵抗を本質的に低下させる。上記のように、多数の相互入組み形プローブばね３４は、集積回路デバイス４４の高品質電気コネクタまたは試験中に集積回路デバイス４４のプロービングを行うプローブカード組立体６０（図１３）等の多くの用途に使用できる。
【００２７】
図７は、試験を受ける集積回路デバイス（ＤＵＴ）４４上の単一トレース４６と接触している対向相互入組み形写真製版ばね対３４ａ、３４ｂを示す斜視図である。相互入組み形ばね接点対３４ａ、３４ｂは、複数の接点２４を備えた両ばね３４ａ、３４ｂが同じトレース４６に接触することを可能にする。図５に示すように、基板１６で両ばね３４ａ、３４ｂの間にジグザグギャップ３８が形成されると、各ばね３４ａ、３４ｂに多数のチップ（先端部）２４が確立される。相互入組み形ばねプローブ３４ａ、３４ｂが基板１６から解放される前は、相互入組み形接点２４が、オーバーラップする相互入組み領域３６内に位置している。相互入組み形ばねプローブ３４ａ、３４ｂが基板１６から分離されると、相互入組み形ばね接点２４は、両ばね３４ａ、３４ｂ間に形成される接点領域４０内で互いに近接した状態に維持される。次に、相互入組み形ばね接点対３４ａ、３４ｂは、両相互入組み形ばねプローブ３４ａ、３４ｂが、例えば試験を受けるデバイス４４の同じトレース４６に接触するように配置され、これにより高い信頼性が得られる。その上、各相互入組み形ばね３４ａ、３４ｂは多数のばね接点２４を有しているので、トレース４６との接触が増大すると同時に、多数の接点２４間の過熱または電流アーキングが最小になる。
【００２８】
図８は、ばね１４が基板１６から解放される前の、平行および対向単接点写真製版ばね１４を示す平面図である。相互入組み形ばね３４ａ、３４ｂについて前述したように、平行ばね１４は、多数ばねのばねチップ２４がデバイス４４の単一トレース４６と接触するようにして配置することもできる。その上、対向ばねプローブ１４は、ばねチップ２４がリリース領域１８を横切って基板１６から解放されると、ばねチップ２４が互いに近接して配置されるように互いにオーバーラップさせることができる。図９は、ばね１４が基板１６から解放された後の、平行および対向単接点写真製版ばね１４を示す平面図であり、ばね１４が集積回路デバイス４４上の単一パッド４７と接触している状態を示すものである。
【００２９】
図１０は、ショルダ５４から延びている接点５２を備えたショルダ接点形写真製版ばね５０を示す正面図である。図１１は、集積回路デバイス上のトレース４６と接触しているショルダ接点形写真製版ばね５０を示す部分側断面図である。図１２は、多ショルダ接点形写真製版ばね５０を示す斜視図である。一般に、単接点ばねプローブ１４は、単一の鋭いプローブチップ２４がしばしばトレース４６またはパッド４７上に存在する酸化物層内に突き刺さるので、集積回路デバイス２２上の導電性トレース４６との良好な物理的接触が得られる。しかしながら、薄くて比較的柔軟なトレース４６またはパッド４７を備えた半導体ウェーハ９２または集積回路デバイスの場合には、単一の長いプローブチップ２４が、トレース４６の深さを超えて、例えばＩＣ基板４８または他の回路中に突き刺さることもある。
【００３０】
ショルダ接点形写真製版ばね５０は１つ以上の接点５２並びにショルダ５４を有し、これにより接点５２が所望深さに突き刺さってトレース４６との良好な電気的接触が得られると同時に、ばね５０がデバイス４４またはウェーハ９２内に深く突き刺さり過ぎないように、ショルダ５４がこれを防止する。
【００３１】
プローブばね５０の幾何学的形状は写真製版スクリーニングおよびエッチングプロセスにより高度に制御できるので、ショルダ接点形写真製版ばね５０の詳細な幾何学的形状が容易に達成される。
【００３２】
改善されたプローブカード組立体 図１３はプローブカード組立体６０ａの断面図５８であり、複数の導電性プローブチップ６１ａ〜６１ｎが基板１６の低いプローブ表面６２ａ上に配置されているところを示すものである。可撓性を有する複数の導電性接続部６４ａ〜６４ｎが基板１６のコネクタ表面６２ｂ上に配置され、かつ各接続部が、対応する導電性接続部６６ａ〜６６ｎを介して複数の導電性ばねプローブチップ６１ａ〜６１ｎに接続されている。
【００３３】
基板１６は一般に中実板であり、好ましくは、セラミック、セラミックガラス、ガラスまたはシリコン等の低熱膨張係数（ｔｈｅｒｍａｌ ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｅｘｐａｎｓｉｏｎ：ＴＣＥ）をもつ材料で作られる。導電性ばねプローブチップ６１ａ〜６１ｎは、プローブカード組立体６０ａおよび半導体ウェーハ９２が一緒に配置されるときに、プローブカード組立体６０と半導体ウェーハ９２との間に電気的接触を確立する。
【００３４】
ばねプローブチップ６１ａ〜６１ｎは、単接点ばね１４、相互入組み形ばね３４またはショルダ接点形ばね５０等の種々のチップ形状にすることができ、かつ一般に薄膜法またはＭＥＭＳ加工法を用いて基板１６上で製造され、低製造コスト、良く制御された均一性、非常に小さいパッドピッチ２０および大きいピンカウントを達成できる。
【００３５】
プローブチップ６１ａ〜６１ｎは、好ましくは基板１６内の金属化バイアス６６ａ〜６６ｎを介して、可撓性電気接続部６４ａ〜６４ｎに電気的に接続されている。複数の可撓性電気接続部６４ａ〜６４ｎの各々は、次に、一般に金属リングすなわちフレーム支持構造７０により所定位置に保持される印刷配線プローブカード６８に電気的に接続される。好ましくは金属化バイアス電気接続部６６ａ〜６６ｎ（例えば、アリゾナ州ＴｅｍｐａのＭｉｃｒｏ Ｓｕｂｓｔｒａｔｅ Ｃｏｒｐｏｒａｔｉｏｎにより製造されている）は、一般に、レーザまたは他の穿孔法を用いて基板１６に第１孔を穿孔することにより形成される。次に、これらの孔は、例えばめっきまたは押出し成形により、導電性材料が充填されるかめっきされる。導電性バイアス６６ａ〜６６ｎが形成された後、該バイアスは一般に、平らな円滑表面を得るため研摩される。
【００３６】
図１４はプローブカード組立体６０ａの部分拡大断面図７９であり、基板１６および印刷配線ボードプローブカード６８の全体に亘る段状ピッチおよび扇状の広がりを示すものである。プローブチップ６１ａ〜６１ｎは一般に、微小ばねピッチ２０で、基板のプローブ表面６２ａ上に配置される。好ましくは、次に、一般に基板ピッチ８１で配置される固定トレース部分１５が金属化バイアス６６ａ〜６６ｎへと扇状に広げられる。基板１６の上方コネクタ表面６２ｂ上に配置されかつバイアス６６ａ〜６６ｎに接続される導電性接続部６４ａ〜６４ｎは、一般に接続ピッチ８３で配置され、この接続ピッチ８３は、基板ピッチ８１と整合するように構成でき、または好ましくは、基板１６の上方コネクタ表面６２ｂ上で更に扇状に広げられる。
【００３７】
印刷配線ボードプローブカード６８の下面上の導電性パッド７７ａ〜７７ｎは、一般に、導電性パッド７７ａ〜７７ｎが基板１６の上方コネクタ表面６２ｂ上に位置する導電性接続部６４ａ〜６４ｎと整合するように、パッドピッチ８５で配置される。次に、好ましくは、導電性パッド７７ａ〜７７ｎが、一般にプローブカードピッチ８７で配置される導電性経路７８ａ〜７８ｎへと扇状に広げられる。印刷配線ボードプローブカード６８の上面上に配置されかつ導電性経路７８ａ〜７８ｎに接続された導電性接続部７２ａ〜７２ｎは、一般に、プローブカード接続ピッチ８９で配置される。このピッチ８９は、プローブカードピッチ８７と整合するように構成されるか、好ましくは、印刷配線ボードプローブカード６８の上面上で更に扇状に広げられる。プローブカード接続ピッチ８９は、好ましくは、導電性接続部７２ａ〜７２ｎが、一般に試験ヘッドピッチ９１で配置される、試験ヘッド上に位置する試験ヘッドコネクタ７４ａ〜７４ｎと整合するように選択される。
【００３８】
可撓性電気接続部６４ａ〜６４ｎは、約４〜１０ミルの順応性（コンプライアンス）が得られるように、一般に、プローブチップ６１ａ〜６１ｎより長いばね長さ２８を用いて製造される。幾つかの実施形態では、可撓性接続部６４ａ〜６４ｎは、一般に、前述のようにまたは米国特許第５，８４８，６８５号または第５，６１３，８６１号（これらの米国特許は本願に援用する）に開示されているように、写真製版ばねに従って作られる。
【００３９】
可撓性接続部６４ａ〜６４ｎは、例えばソルダまたは導電性エポキシにより永久的に、または例えば可撓性接続ばね６４ａ〜６４ｎのチップ２４と組み合わされる対応金属パッドにより非永久的に、印刷配線ボード（ｐｒｉｎｔｅｄ ｗｉｒｉｎｇ ｂｏａｒｄ：ＰＷＤ）プローブカード６８に接続される。次に、印刷配線ボードプローブカード６８は、一般に試験ヘッドピッチ９１で試験ヘッド７６上に配置される標準ポゴピン接触器７４ａ〜７４ｎに適したパッドピッチ８９で、パッド７２ａ〜７２ｎへと信号を扇状に広げる。
【００４０】
可撓性接続部６４ａ〜６４ｎは、好ましくは、例えば１．００ｍｍまたは１．２７ｍｍの配列ピッチ８３を有する領域配列内に配置される。前記配列ピッチは、印刷配線ボードプローブカード６８のめっきされた貫通孔（ｐｌａｔｅｄ ｔｈｒｏｕｇｈ−ｈｏｌｅｓ：ＰＴＨ）に合理的な密度（すなわち、プローブカードピッチ８７）を付与し、かつブラインド導電性バイアス７８ａ〜７８ｎを含む進歩した印刷配線ボードプローブカード６８に頼ることなく、印刷配線ボードプローブカード６８内の多数の層上で信号を扇状に広げることができる。
【００４１】
印刷配線ボードプローブカード６８の下面上の導電性パッド７７ａ〜７７ｎと接触する可撓性導電性接続部６４ａ〜６４ｎは、印刷配線ボードプローブカード６８と基板１６との間の電気的接続を維持する。一方、基板１６はＺ軸に沿って僅かに上下に移動できると同時にその中心の回りで傾動できる。可撓性接続部６４ａ〜６４ｎはまた、基板１６と、異なる熱膨張係数をもつ印刷配線ボードプローブカード６８との間（例えば低ＴＣＥ基板１６および比較的高いＴＣＥの印刷配線ボードプローブカード６８のような場合）の横方向順応性を与える。
【００４２】
或いは、基板１６は、膜バンプ接点６４ａ〜６４ｎを介して印刷配線ボードプローブカード６８に接続する膜プローブカードのような組立体で構成できる。プローブカード組立体の他の実施形態では、接続部６４ａ〜６４ｎは、別のコネクタ１３２（図１８）により構成され、或いは好ましくは、ペンシルバニア州、ＥｔｔｅｒｓのＦＣＩ Ｅｌｅｃｔｒｏｎｉｃｓから提供されるＭＥＧ−ＡｒｒａｙＴＭコネクタ１６２（図２４）により構成される。このコネクタ１６２では、コネクタ１３２、１６２の対向半部に配置されたボールグリッドソルダ配列が、基板１６上の一致する導電性パッドおよび印刷配線ボードプローブカード６８に半田付けされる。また、前記コネクタ１６２では、各導電性パッドは、コネクタ１３２、１６２の対向半部が、複数のばねプローブチップ６１ａ〜６１ｎの各々と、印刷配線ボードプローブカード６８の下面上の複数の導電性パッド７７ａ〜７７ｎの各々との間の複数の係合電気接続部を形成するように、領域配列パターン内に配置される。
【００４３】
集積回路デバイス４４のサイズおよび設計はますます小形化および複雑化しているので、ミニチュアばねプローブチップ６１ａ〜６１ｎにより与えられる微細ピッチ２０（図２）はますます重要になっている。また、集積回路４４および必要なプローブカード試験組立体の両者のミニチュア化により、集積回路４４と、多数のばねプローブ６１ａ〜６１ｎを含む基板との間の平面度の差異は厳格になっている。
【００４４】
プローブカード組立体６０ａは、一般的な集積回路試験プロービング環境において有効に作動するように、数千個のばねプローブチップ６１ａ〜６１ｎを含むことができる基板１６への電気的相互接続部を形成すると同時に、プローブカード組立体６０ａの充分な機械的支持体を形成する。プローブカード組立体６０ａは、非常に高いピンカウント、厳格なピッチまたは高い周波数を必要とする用途に容易に使用できる。その上、プローブカード組立体６０ａは、集積回路ダイ４４の中央領域へのアクセスを必要とする試験プローブ用途のために、集積回路デバイスの全てのトレース４６（図７）および入力および出力パッド４７（図７および図９）の電気的接点を形成することに容易に適合される。
【００４５】
図１３に示すように、プローブカード組立体６０ａは、一般にソーストリート（ｓａｗ ｓｔｒｅｅｔｓ）９４により分離された１つ以上の集積回路４４を有する半導体ウェーハ９２に関連して位置決めされる。Ｘ軸８０およびｙ軸８２は、一般に、半導体ウェーハ９２すなわちデバイス４４を横切るプローブカード組立体６０の位置を定める一方、Ｚ軸は、ウェーハ９２の表面とプローブカード組立体６０との間の垂直距離を定める。試験ヘッド７６およびプローブカード組立体６０ａに対する、試験を受けるウェーハ９２の位置は、Ｘ軸８０、Ｙ軸８２およびＺ軸８４並びにＺ軸８４の回りの回転位置（すなわちシータ）９０に対して正確に位置決めする必要がある。
【００４６】
しかしながら、ｘ軸回りの回転８６および／またはＹ軸回りの回転８８の僅かな偏差により、半導体ウェーハ９２およびプローブカード組立体が互いに僅かに平らでない場合に、プローブカード組立体が平らな半導体ウェーハ９２と接触できるようにすることはますます重要になっている。
【００４７】
図１３に示すプローブカード組立体ではプローブチップ６１ａ〜６１ｎが可撓性を有し、このため、基板１６と半導体ウェーハ９２との間の平面度順応性が得られる。その上、可撓性接続部６４ａ〜６４ｎ（これらは、可撓性導電性ばね１４、３４、５０でもあることが好ましい）は更に、基板１６と半導体ウェーハ９２との間の平面度順応性を与える。従って、プローブカード組立体６０ａは、基板１６と集積回路デバイス４４との間の平面度順応性（すなわち、例えばＸ軸回転８６および／またはＹ軸回転８８による）を与える。その上、プローブカード組立体６０ａはまた、基板１６（基板は一般に、セラミック、セラミックガラス、ガラスまたはシリコンからなる）と、印刷配線ボードプローブカード６８（該プローブカードは一般に、ガラスエポキシ材料からなる）との間の熱膨張係数（ｔｈｅｒｍａｌ ｃｏｅｆｆｉｃｉｅｎｔｓ ｏｆ ｅｘｐａｎｓｉｏｎ：ＴＣＥ）の差異にも順応する。
【００４８】
一般に小さいピッチ２０をもつプローブチップ６１ａ〜６１ｎからの信号トレースは、好ましくは、基板１６の表面６２ａ、６２ｂの一方または両方の表面上のルーチングトレースを使用して、一般に大きいピッチをもつ可撓性接続部６４ａ〜６４ｎへと扇状に広げられる。
【００４９】
可撓性接続部６４ａ〜６４ｎは、好ましくは、印刷配線ボードプローブカード６８上の標準パワーおよび接地パッドパターン（すなわち割当て）に一致する標準レイアウトパターン上に配置されることが好ましく、これにより、異なる集積回路デバイス４４に組み合わせるのに、同じ印刷配線ボードプローブカード６８を基板１６のレイアウトに使用することが可能になる。印刷配線ボードプローブカード６８は、種々の異なるデバイス４４を試験する場合に、特定化した基板に適合できるので、印刷配線ボードプローブカード６８の作動コストが低減される。
【００５０】
高周波出力のデカップリングを補助するため、サウスカロライナ州、Ｍｙｒｔｌｅ ＢｅａｃｈのＡＶＸ Ｃｏｒｐｏｒａｔｉｏｎから市販されているＬＩＣＡＴＭシリーズのコンデンサのようなコンデンサ１７２（図２４）を、基板１６の頂面６２ｂ上に取り付けるのが好ましい。或いは、平行板コンデンサを、基板１６内で、基準平面とルーチングトレース層の非使用領域上に形成された平面との間に形成することができる。基板１６がシリコンからなる実施形態の場合には、シリコン基板１６内に加工された一体拡散層の間に一体コンデンサ６７（例えば、一体バイパスコンデンサ）を形成するのが好ましい。
【００５１】
ウェーハチャックを基板に整合させるのに、一般にルックアップカメラおよびルックダウンカメラが使用され、これにより、プローブチップ２０が、半導体ウェーハ９２上に配置された試験を受けるデバイス４４上の接点パッド４７またはトレース４６に整合される。この整合は、一般に、ばねチップ２４を見るか、または基板１６上に印刷された整合マーク１２５を見ることにより達成される。
【００５２】
このようなカメラを用いないプローブカード組立体の場合には、基板１６は半透明または透明材料（例えば、ガラスセラミックまたはガラス）で形成するのが好ましく、これにより、試験作業者は、ビュー・スルー・ザ・トップ整合法（ｖｉｅｗ−ｔｈｒｏｕｇｈ−ｔｈｅ−ｔｏｐ ａｌｉｇｎｍｅｎｔ ｍｅｔｈｏｄｓ）を行うことができる。印刷配線ボードプローブカード６８には窓１６５（図２４）を形成し、一方、基板および／または試験を受けるウェーハ９２上には整合マーク１２５（図１７）、１８５（図２６）を設けるのが好ましい。この場合、試験作業者は、カメラまたは顕微鏡を用いて、窓を通して整合マーク１２５を見て、基板１６とウェーハ９２とを整合させることができる。
【００５３】
半導体ウェーハ９２の表面へのアクセスが必要とされると同時にプローブ接点が維持される用途（例えば、集積回路デバイス４４の開発時に電圧コントラスト電子ビームプロービングを行う場合）では、ＩＣ中心上の基板領域１６内に窓（図１７）を形成して、ダイ９２内の信号を観察すべくアクセスできるようにするのが好ましい。窓１２３は、ダイ縁部に沿って配置されたＩ／Ｏパッドを備えた集積回路デバイス４４に対して最高に機能し、ウェーハ９２上に配置された集積回路デバイス４４の直接プロービングを可能にする。一般に、別々の集積回路デバイス４４がパッケージにワイヤ結合される場合には、半導体ウェーハダイ９２は、最初にダイシングされ、次に試験されなくてはならない。
【００５４】
基板１６内に形成された開口（すなわち窓１２３）は、プローブカード組立体６０が所定位置に留められる、ＤＲＡＭ等のデバイスの現場電子ビーム補修に使用するのが好ましい。かくして、試験、補修および再試験は、ウェーハ９２を移動させることなく、同じステーションで行われる。
【００５５】
プローブカード組立体６０ａの構造は、プローブチップ６１ａ〜６１ｎと印刷配線ボードプローブカード６８の制御されたインピーダンス環境との間に非常に短い電気的距離を形成し、このため、プローブカード組立体６０ａを高周波用途に使用することが可能になる。基板１６の一方または両方の表面６２ａ、６２ｂ上のトレースのインピーダンス制御を行う必要がある実施形態では、１つ以上の導電性基準平面を、基板１６内で、トレースの上、下または上下両方に付加することができる。超高周波用途では、バイパス２６６（図３７）を用いて、規則的間隔で１つまたは２つの基準平面２６２ａ、２６２ｂ（図３７）に接続される交流接地基準トレースを基板１６に設け、シールドされた同軸通信ライン環境２６０を有効に形成することができる。
【００５６】
高順応性プローブ組立体
上記のように、プローブカード組立体構造６０は、印刷配線ボードプローブカード６８に対して、横のＸ、Ｙ方向並びにＺ軸８４に関する回転方向９０に、基板１６を固定支持する。
【００５７】
たわみ接続部６４ａ−６４ｎと同様にたわみスプリングプローブ６１ａ−６１ｎにより、プローブカードアッセンブリ６０と半導体ウェハ９２または装置４４間において何らかの平面コンプライアンスが提供されるが、プローブカードアッセンブリ６０のその他の好ましい実施態様により、さらに平面コンプライアンスが助長される。
【００５８】
プローブばね６１ａ−６１ｎは、しばしば、高密度接続ならびに極小ピッチ２０を提供するために、実質的な平面コンプライアンスが求められるプローブカードアプリケーションにおいては、非常に小さい必要があるため、プローブばね６１ａ−６１ｎにより単独で提供されるコンプライアンスはだけで、不十分な場合がある。このため、プローブカードアッセンブリ６０のある好ましい実施態様においては、プローブカードアッセンブリ６０により、試験中の半導体ウェハ９２に対する平面コンプライアンスを大きくするために、基板１６がその中央部の周りを旋回する（すなわちＸ軸の回転８６および／またはＹ軸の回転８８において可変する）。このようなアプリケーションでは、プローブカードアッセンブリ６０は、なお、基板１６の底面状に配置されるプローブばね接点６１ａ−６１ｎを半導体ウェハ９２に対し噛み合わせるために、Ｚ軸方向８４において、制御された下方向の力を働かせなければならない。
【００５９】
プローブカードアッセンブリ６０の多くの実施態様において、基板１６の中央領域１１９（第１７図）が、基板１６とプリント配線板プローブカード６８との電気的接続において使用されるため、基板１６は、基板１６の周辺部１２７（第１７図）沿いに支持される必要がある。
【００６０】
基板１６を中央部で旋回させるために、また、プローブ先端部６１ａ−１６ｎを噛み合わせるための力を提供するために、玉継手支点構造部を、基板支持構造部の後ろ側のプローブカードアッセンブリの中央部内に配置しても良い。但し、このような構造の場合、典型的に、しばしばプローブカードアッセンブリの中央部に存在する必要があるワイヤリードまたはその他の電気的接続を妨害することになる。さらに、このような可動継手では、典型的に、基板１６のθ回転９０に確実に制限を与えることはない。
【００６１】
第１５図は、ブリッジと板バネにより吊るされるプローブカードアッセンブリ６０ｂの第一部分断面図９５ａである。第１６図は、第１５図で示される、ブリッジと板バネにより吊るされるプローブカードアッセンブリ６０ｂの第二部分断面図９６ｂであり、これによりプローブカーＤ０アッセンブリ６０ｂと非共平面であり得る半導体ウェハ９２上の一つ以上の集積回路装置４４との平面コンプライアンスが提供される。第１７図は、ブリッジとスプリングプローブカード吊り下げアッセンブリ６０ｂの主要コンポーネント類の部分拡大組立て図１２４である。
【００６２】
板バネ９８は、ブリッジ構造部１００を介して基板１６に接続する。板バネ９８およびブリッジ構造部１００により、基板１６の旋回の自由が与えられ（すなわち僅かなＸ軸回転８６とＹ軸回転）、Ｚ方向８４、Ｘ方向８０、Ｙ方向８２およびＺ軸回転（θ）９０方向における制御された動きとなる。好ましい実施態様では、予荷重アッセンブリ１２１（第１５図）が、初期平面と基板１６のＺ位置をプリント基板プローブカード６８ｂに関し正確に設定するための、また板バネ９８の予荷重の力を設定するための手段として使用される。例えば、第１５図ならびに第１６図で示される実施態様においては、予荷重アッセンブリ１２１に、ブリッジのシム１２２に関連して使用される留め具１１８が含まれる。別の実施態様では、予荷重アッセンブリ１２１に、構成ねじアッセンブリまたはその他のスタンドオフ１１８を含み得る。
【００６３】
第１５図ならびに第１６図で示されるように、板バネ９９の外縁は、取付け枠１０７により、その外側の縁沿いに、プリント基板プローブカード６８に対し固定される。板バネ９８の中央部は、一つ以上の留め具１０８と、上部ブリッジスペーサ１０４と、下部ブリッジスペーサ１０６により、ブリッジ１００に接続される。ブリッジ予荷重シム１１０は、好ましくは、板バネ９８とブリッジ１００までのＺ距離を変更するために追加され、これによりブリッジ１００上の板バネ９８により加えられる下方向の力である予荷重が変化する。ブリッジ１００により、支持部は、中央部から角部に移り、複数（典型的には３本以上）のブリッジの脚部１０２により基板１６に接続する。ブリッジの足１０２は、プリント基板プローブカード６８内で画定される開口部１１１を通って突出しており、接着剤または機械接続部１１２などにより、基板１６に固定される。
【００６４】
板バネ９８は、典型的には、ステンレス鋼あるいはばね鋼のシートから作製され、典型的には、化学的なエッチング法によりパターンが作られる。下方向の力は、ばねの剛性とばねスペーサ１０４ならびに１０６の直径、さらに板バネ９８の大きさの関数である。
【００６５】
第１６図で示される板バネ９８の形状は十字形状であるが、別の幾何学的形状を使用して、下方向の力や傾斜自由性、ならびにＸ、Ｙ、θ移動抵抗を提供し得る。例えば、十字型をしている板バネ９８には、あらゆる数のウィング９９を含み得る。また、ウィング９９は、外側の縁から中央に向けて移動するために幅に変化を持たせた非対称形とし得る。さらに、板バネ９８の外側の縁は、板バネ９８の安定性をさらに高めるために、リング内に接続し得る。
【００６６】
ブリッジ１００およびスペーサ１０４ならびに１０６は、可動構造部６０ｂの質量を最小限に抑えるために、アルミニウムまたはチタニウムなどの軽くて頑丈な金属から構成される。
【００６７】
基板１６は、典型的には、エポキシなどの接着剤１１２またははんだを用いて、ブリッジ１００の脚部１０２に取り付けられる。基板に交換性が求められる場合、第１８図で示されるような脱着可能な接続部１３０が使用できる。
【００６８】
基板１６の底部６２ａ上においては、好ましくは、基板１６が試験中のウェハ９２に接触しないように、底部スタンドオフ１１４を使用する。下部スタンドオフ１１４は、試験中の半導体ウェハ９２に損傷を与えないために、好ましくは、ポリイミドなど、比較的柔らかい金属から作られる。さらに、半導体ウェハ９２内の能動回路４４へのさらなる損傷を回避するために、スタンドオフ１１４を、好ましくは、プローブカードアッセンブリ６０が半導体ウェハ９２上の装置４４と心合せされるときに、スタンドオフが半導体ウェハ９２上の能動素子４４または試験構造部が存在しないのこ道９４（第１３図）に心合せされるように配置される。また、下部スタンドオフ１１４の高さは、好ましくは、スプリングプローブ６１ａ−６１ｎの最大圧縮に制限が加えられることにより、スプリングプローブ６１ａ−６１ｎへの損傷が妨げられるように選択される。
【００６９】
基板１６の上面６２ｂ上には、好ましくは、頂部可撓電気接続部６４ａ−６４ｎへの損傷を回避するために、同様に上部スタンドオフ１１６が使用される。上部スタンドオフ１１６は、好ましくは、レクサンＴＭやシリコンまたはプラスチックなどの中くらいの固さの絶縁材から作られる。
【００７０】
第１５図、第１６図ならびに第１７図で示される好ましい実施態様では、調製可能なブリッジねじ１１８およびブリッジシム１２２を使用して、基板１６の初期平面を設定するとともに、可撓接続部６４ａ−６４ｎが伸張しすぎにより損傷を受けないように、基板１６に対し下方向の止まりが提供される。
【００７１】
プリント基板プローブカード６８ｂは、典型的には、比較的柔らかい材料（例えばガラスエポキシなど）から作られるため、繰返し接触が行われるなかで、調製ねじ１１８の先端がプリント基板プローブカード６８ｂ内に沈み込まないように、好ましくは、防衛パッド１２０が、調製ねじ１１８の下の、プローブカード６８ｂ上に配置される。留め具シム１２２も、また、基板１６とプリント基板プローブカード６８ｂ間の初期距離ならびに平面性が正確に設定されるように、好ましくは、調整ねじ１１８が使用される。
【００７２】
予荷重シム１１０は、好ましくは、板バネ９８によりブリッジ１００上に加えられる下方向の力の初期予荷重を制御するために使用される。設定される予荷重により、基板１６の振動が回避され、基板１６と試験中の半導体ウェハ９２との接触特性が改善される。
【００７３】
第１８図は、プリント基板プローブカードの基板６８ｂに取り外し可能に接続され、スプリングプローブ基板１６がブリッジ構造部１００に取り外し可能に接続される中間姉妹カード１３４を有する、別のブリッジとばねにより吊り下げられるプローブカードアッセンブリ６０ｃの第一部分断面図である。第１９図は、第１８図で示される別のブリッジとばねにより吊り下げられるプローブカードアッセンブリ６０ｃの第二部分断面図であり、これにより、元々はプローブカードアッセンブリ６０ｃと非共平面である、半導体ウェハ９２上に集積される１個以上の回路装置との平面コンプライアンスが提供される。
【００７４】
基板１６の交換用に、好ましくは、分離可能コネクタ１３２が使用される。基板取付け留め具１３０（例えばねじ等を指すが、それに限られるものではない）は、好ましくは、ブリッジの脚部１２８を越えて延在し、それによりブリッジ１００が、基板１６の上面６２ｂに取り付けられる基板の支柱に取り外し可能に接続される。
【００７５】
プローブカードアッセンブリ６０の一実施態様では、好ましい分離可能なコネクタ１３２は、ペンシルヴァニア州エターズにあるＦＣＩエレクトロニクスにより製造されるＭＥＧ−ＡｒｒａｙＴＭコネクタである。分離可能コネクタ１３２の片側は、典型的には、プリント基板プロードカード６８にはんだ付けされ、相手側は、典型的に姉妹カード１３４にはんだ付けされ、これにより姉妹カード１３４が取り外し可能にプリント基板プローブカード６８ｂから接続され、多数の信頼性の高い電気接続部が提供される。姉妹カード１３４は、好ましくは、さらに、典型的なピッチが可撓接続部６４ａ−６４ｎの場合の約１ｍｍから分離可能コネクタ１３２の場合の１．２７ｍｍまでの、電気接続部のファンアウトが提供される。
【００７６】
第２０図は、ワイヤとばね支柱により吊り下げられるプローブカードアッセンブリ６０ｄの断面図１３６である。複数のスチールワイヤ（例えば典型的には３本以上）により、基板１６のＺ移動８４が可能であり、プリント基板プローブカード６８ｃにはんだ付けされるか、あるいはエポキシ剤により接着されるばね支柱枠１４０には、典型的には、下Ｚ方向力を提供すると共に、走行を制限するために好ましくは使用される１本以上のばね支柱１４１が含まれる。
第２１図は、分離可能コネクタ１３２により脱着可能にプリント基板プローブカード６８に接続される中間姉妹カード１３４を有する、吊り下げプローブカードアッセンブリ６０ｅの断面図１４２である。可撓接続部６４ａ−６４ｎには、好ましくは、ばね１４、３４、５０が作られ、プリント基板プローブカード６８ならびにプリント基板プローブカード６８と姉妹カード１３４とを接続する機械接続部の両所が設けられる。プローブカードアッセンブリ６０ｅでは、可撓接続部６４ａ−６４ｎは、はんだまたは導電エポキシのいずれかを用いて、姉妹カード１３４上の導電パッド１４３ａ−１４３ｎに永久的に接続される。可撓接続部６４ａ−６４ｎは、好ましくは、２〜１０ミルの範囲で圧縮された時に、すべての底部プローブばね６１ａ−６１ｎが完全に圧縮されるのに求められる力より大きな総合力を提供する設計である。また、可撓接続部６４ａ−６４ｎは、好ましくは、可撓接続部６４ａ−６４ｎが圧縮されることにより基板１６がＸ、Ｙまたはθ方向に移動しないような配置である。
【００７７】
姉妹カード１３４に関し基板１６の最大Ｚ走行を制限するために、好ましくは、上部基板スタンドオフ１１６が使用され、これにより可撓接続部６４ａ−６４ｎの保護を行う。上部スタンドオフ１１６は、また、好ましくは、基板１６を姉妹カード１３４から遠ざけ、それにより動作中の基板の振動ならびにびびりを軽減するために、可撓接続部６４ａ−６４ｎ上に僅かな予荷重が存在するように、調製可能である。また、基板１６の振動、揺動またはびびりを防止するために、好ましくは、基板１６と姉妹カード１４との間に減衰材１４５（例えばゲルなど）を一箇所以上配置し得る。
【００７８】
分離可能コネクタ１３２（例えばＦＣＩコネクタ１３２など）は、好ましくは、姉妹カード１３４とプリント基板プローブカード６８との平面コンプライアンスが提供されるように、寛大な相手共平面要求を有する。また、好ましくは、姉妹カード１３４とプリント基板プローブカード６８との間に、機械調整機構１４９（例えば留め具１６６やスペーサ１６４、ナット１６８およびシム１７０（第２４図）などであるが、これらに限られるものではない）を使用し得る。
【００７９】
第２２図は、プローブスプリング基板１６が分離可能列コネクタ１４７を介してプリント基板プローブカード６８に取り付けられる、プローブカードアッセンブリ６０ｆの断面図１４６である。プローブカードアッセンブリ６０ｆは、基板１６と試験中の半導体ウェハ９２間の僅かな非平面性がスプリングプローブ６１ａ−６１ｎにより吸収されうる、小型の基板１６に適している。
【００８０】
第２３図は、ナノスプリング基板１６が大きな格子列（ＬＧＡ）挿入コネクタ１５０によりプリント基板プローブカード基板６８に取り付けられる、ポゴワイヤ吊り下げプローブカードアッセンブリ６０ｇの断面図１４８である。一実施態様では、ＬＧＡ挿入コネクタ１５０は、ペンシルヴァニア州ハリスバーグにあるＡＭＰ．社が製造するＡＭＰＩＦＬＥＸＴＭコネクタである。別の実施態様では、挿入コネクタ１５０は、ウィスコンシン州ユークレアにあるＷ．Ｌ．ゴア・アンド・アソシエーツ社が製造するＧＯＲＥＭＡＴＥＴＭである。別の実施態様では、プリント基板プローブカード６８上で対向するポゴピン１５２を基板１６上の電気接続部６６ａ−６６ｎに接続するために、ポゴピン挿入器１５０が使用される。基板１６は、複数のスチール製のポゴ吊り下げワイヤ１５４により保持されるが、このワイヤは、僅かに上向きの力を提供し、挿入コネクタ１５０を保持するために、好ましくは、バイアスされ、アッセンブリ６０ｇの振動ならびにびびりを防止する。
小試験面積プローブアッセンブリ。第２４図は、主要プリント基板プローブカード６８と、小面積スプリングプローブ基板１６に取り付けられる姉妹カード１３４との間に、一ヶ所以上において配置される列コネクタを有する、小試験面積プローブアッセンブリ６０ｈの断面図である。
【００８１】
上記で述べられるプローブカードアッセンブリ６０の多くによりプローブスプリング基板１６に対し大きな平面コンプライアンスが提供されるのに対し、幾つかのプローブカードアッセンブリは、試験中の装置に比較的小さな表面積が含まれるアプリケーションにおいて使用される。例えば、少数の集積回路４４（例えば２個のＩＣなど）を含むウェハ９２の場合、相手基板１６の大きさもまた、比較的小さくなり得る（例えば２ｃｍ２未満など）。
【００８２】
このような実施態様では、そのため、基板１６の試験中のウェハ９２に対する平面性は、表面積が広い場合より重大性が薄らぎ、プローブスプリング６１ａ−６１ｎにより単独で提供されるコンプライアンスは、しばしば、試験環境における補償において十分である。プローブスプリング６１ａ−６１ｎにより提供されるコンプライアンスは、従来的なニードルスプリングと比べて比較的小さく、このようなアプリケーションは、写真石板法またはＭＥＭＳにより形成されるスプリングプローブ６１ａ−６１ｎを有するプローブカードアッセンブリ６０に好適である。
【００８３】
プローブカードアッセンブリ６０ｈは、そのため、本質的に複雑ではなく、典型的には多層プローブカードアッセンブリ設計よりもさらに入手可能である。基板１６のコストは、基板１６の表面積に大きく左右されるため、小型の基板１６の場合、プローブカードアッセンブリ６０ｈのコストが軽減される。
【００８４】
プローブスプリング６１ａ−６１ｎは、上記で説明されるとおり、硬い基板１６の下表面６２ａ上に、薄膜またはＭＥＭＳ加工法のいずれかにより作製される。プローブスプリング６１ａ−６１ｎからの信号は、基板１６の上面６２ｂに配置される金属パッド１８２、１８４、１８６（第２６図）の列に、一方または両方の表面６２ａ、６２ｂと導電通路６６ａ−６６ｎ上のメタルトレースを使い、基板１６を通りファンアウトされる。頂部パッドは、共通のマイクロボールグリッドはんだ列パッドにより、０．５ｍｍなどの列ピッチにおいて姉妹カード１３４に接続される。姉妹カード１３４は、さらに、列のピッチを増大しながらパッドに延び、姉妹カード１３４の対向する表面上のピッチは約０．０５０インチである。ペンシルヴァニア州エターズにあるＦＣＩエレクトロニクス社が製造するＭＥＧ−ＡｒｒａｙＴＭコネクタなどの面積列コネクタ１６２を使用して、０．０５０インチピッチパッド列をプリント基板プローブカード６８に接続する。低インピーダンス電力のフィルタリングを防止するために、サウスカロライナ州マートルビーチにあるＡＶＸ社が製造するＬＩＣＡＴＭコンデンサなどの電力バイパスコンデンサ１２７を、好ましくは、マイクロＢＧＡパッド１８２、１８４、１８６の近くにおいて、姉妹カード１３４に追加する。
【００８５】
小試験面積プローブカードアッセンブリ６０ｈには、好ましくは、プリント基板プローブカード基板６８と姉妹カード１３４とをつなげるための機械接続手段が含まれる。第２４図で示されるプローブカードアッセンブリ６０ｈの実施態様では、一個以上のスペーサ１６４ならびに間隔シム１７０により、姉妹カード１３４とプリント基板プローブカード基板６８との制御された分離距離ならびに心合せが提供され、一個以上の留め具１６６とナットにより、機械取付け手段が提供される。スペーサ１６４と、シム１７０、留め具１６６およびナット１６８の組合せは第２４図で示されているが、小試験面積プローブカードアッセンブリ６０ｈの別の実施態様では、ばねつき留め具や接着剤による隔離またはその他の取付けハードウェハの組合せなど、これらに限られることなく、姉妹カード１３４とプリント基板プローブカード基板６８を結びつけるためのあらゆる手段の組合せを使用し得る。
【００８６】
下部基板スタンドオフ１１４は、典型的にはその他の基板１６上の機能部よりも背が高く（スプリングの先端部６１ａ−６１ｎを除く）、好ましくは試験中の半導体ウェハ９２上の、のこ道９４に一致させ、それにより試験中のウェハ９２が基板１６内にクラッシュするのを防止し、半導体ウェハ９２の能動領域への損傷を回避するために、好ましくは基板１６の下部表面６２ａ上に配置される。
【００８７】
第２４図で示されるように、基板１６には、好ましくはアクセス用の窓１２３（第１７図）が含まれ、姉妹カード１３４にもまた好ましくは姉妹カードアクセス穴１６３が含まれるとともに、プリント基板プローブカード６８には、半導体ウェハ９２へのアクセスが提供され、プローブカードアッセンブリ６０ｈがウェハ９２上に位置決めされるように、好ましくは、プローブカードアクセス穴１６５が含まれる（例えば目視心合せ用あるいは電子ビーム探査用など）。アクセス穴１２３、１６３、１６５は、好ましくは、プローブカードアッセンブリ６０の何れにおいても使用され得る。
【００８８】
第２５図は、複数のマイクロボール格子列スプリングプローブコネクタチップ基板１６がレイアウトされる、基板ウェハ１７４の上面図である。小さな表面積１７４を有するスプリングプローブ基板１６の場合、幾つかのスプリングプローブコネクタチップ基板１６は、典型的には、単一ウェハ１７４から作製される。例えば、第２５図で示されるように、標準的な４インチ丸開始ウェハ１７４上には、幅１７６×長さ１７８（例えば１４ｍｍ２）の広さを最大で２４箇所確立し得る。また、別の基板（例えば１６ａ、１６ｂ）は、開始ウェハ１７５を横断して作製し得るため、マスキングコストや化工費用など、別のスプリングプローブ基板１６の生産コスト（多大になり得る）が分担される。このため、別の基板１６ａ、１６ｂを開発するためのコストは非常に軽減され得る（例えば１０以上のファクタ分など）。
【００８９】
第２６図は、１４ｍｍ２スプリングプローブコネクタチップ（ＮＳＣＣ）１６ｂ用の単一０．５ｍｍピッチマイクロボール格子列１８０の上面図である。マイクロＢＧＡパッド１８２、１８４、１８６は、好ましくは、標準ピッチ（例えば０．５ｍｍ）で取り付けられる。パッド１８２の外側５列と中央パッド１８４により、３４１ヶ所の信号接続部が提供され、内側の２列１８６により、９６ヶ所の専用電力および接地接続部が提供される。スプリングプローブ６１ａ−６１ｎへの経路追跡をカスタマイズすることにより、試験中の集積回路４４に見合った固有の電力／接地スプリング位置が、経路用の単相によりもたらされる。
【００９０】
試験中の装置４４の能動素子４４に損傷を与えないため、スタンドオフ１４４は、好ましくは、けがきレーン９４など、ウェハ９２の非能動領域に適した位置に配置される。また、好ましくは、心合せマーク１８５が、基板ウェハ１７４上に、一ヶ所以上において配置される。プローブカードアッセンブリ６０の生産コストならびに応答時間は、マイクロＢＧＡパッド列１８０のフットプリントや姉妹カード１３４ならびにプリント基板プローブカード６８を標準化することにより、大きく改善される。マイクロＢＧＡパッド列１８０ならびに基板上に配置されるパッド用の電力／接地パッド割当て部１６、１３４、６８を標準化することにより、基板１７４内における通路６６ａ−６６ｎのパターンが標準化される。
【００９１】
プローブのその他のコンポーネント類を標準化することにより、プリント基板プローブカード６８（および幾つかの実施態様においては姉妹カード１３４）を、基板１６の経路付けのみがカスタマイズされる、別の基板１６ならびに集積回路装置４４において使用される。また、通路６６ａ−６６ｎの標準化パターンを有する開始基板１７４（第２５図）を使用することにより、多数の開始基板１７４が注文、保管、使用されることになり、このため開始基板１７４のコストが軽減され、しばしば開始基板１７４を取得するためのリードタイムが短縮される。
別のプローブスプリングのアプリケーション。マサチューセッツ州マンスフィールドにあるテキサス・インストルメンツ社が製造するＤｉｅＭａｔｅＴＭバーンインソケットやカリフォルニア州フレモントにあるアエア・テスト社から入手可能なＤｉｅＴＭＰａｋバーンインソケット用などベアーダイバーンインソケットにおいて、写真石板またはＭＥＭＳスプリングプローブ６１、１４、３４、５０を、代わりに使用し得る。縁の周りで基板１６に接触するベアーダイバーンインソケットの場合、プローブスプリング６１のスプリングとファンアウト金属被覆は、基板１６の一面（例えばプローブ面６２ａ）においてのみ必要とされる。必要とされるファンアウトは、基板１６の縁にあるパッドに経路付けされる必要があるＩ／Ｏ信号の数に基づき、基板１６の大きさを決定するために使用される。また、上記で述べるように、基板１６の通路６６は、Ｉ／Ｏ信号を基板１６の対面６２ｂ上のパッド列に経路付けするために使用可能であり、これにより基板はより小さくなり、結果的に製作費用が軽減されることになる。
タイルプローブアッセンブリ。第２７図は、プローブストリップ長さ１９８とプローブストリップ幅２００とを有するタイルプローブストリップの平面図１９０である。タイルプローブストリップ１９２には複数のプローブストリップ接触領域１９４ａ−１９４ｎがあり、それぞれ複数のスプリングプローブ６１ａ−６１ｎを有している。また、開示されている実施態様では、スプリングプローブ６１ａ−６１ｎは、縦方向に心合せされたプローブ領域１９６ａ、１９６ｂ内に配置される。一つ以上のタイルプローブストリップ１９２をプローブカードアッセンブリにおいて使用することにより、半導体ウェハ９２の隣接する集積回路装置現場４４の試験を行うためなど、複数の集積回路装置４４と電気的に同時に接触可能となる。複数のプローブストリップ接触領域１９４ａ−１９４ｎは、好ましくは、ウェハ９２上において対称的な複数の集積回路装置４４と心合せされるように、タイルプローブストリップ１９２に沿って、対称的に配置される。
【００９２】
また、スプリングプローブ６１ａ−６１ｎを有するタイルプローブストリップ１９２には、典型的には、電気通路６６ａ−６６ｎと電気接続部６４ａ−６４ｎ（第１図、第１７図、第２１図）が含まれ、これにより、スプリングプローブ６１ａ−６１ｎが典型的に試験中の特定の装置４４に見合う配置となり、プローブストリップ１９２に標準電気通路６６ａ−６６ｎおよび電気接続部列６４ａ−６４ｎが含まれることになる。例えば、第２８図および第２９図で示されるプローブカードアッセンブリ２０２では、各タイルプローブストリップ１９２に、はんだ接続による標準ボール格子列１６０が含まれる。このため、タイルプローブストリップ１９２の好ましい実施態様においては、試験中の特定の装置４４に見合った配置のスプリングプローブ６１ａ−６１ｎが含まれるため、タイルプローブストリップ１９２は、標準化姉妹カード２０４および／または標準化中間コネクタ（例えば分離可能コネクタ１３２など）に取付け可能であり、そのためタイルプローブアッセンブリ２０２を生産するための技術工学的な開発コストが最小限に抑えられる。
【００９３】
第２８図は、電導性通路２０５の列２０７（第２９図）を含む支持基板２０４に取り付けられる複数のタイルプローブストリップから構成されるタイルプローブヘッド２０２の部分下面図である。第２９図は、半導体ウェハ９２上に配置される複数の集積回路装置４４に接触するために使用される、プローブカードに取り付けられる複数のタイルプローブストリップ１９２の側面図である。タイルプローブヘッド２０２は、典型的には、半導体ウェハ９２上に配置される複数の集積回路装置４４と接触するために使用される。複数のタイルプローブストリップ１９２は、対称的なウェハ９２上の複数の集積回路装置４４と心合せされるように、好ましくは、基板２０４を対称的に横断する配置である。
【００９４】
基板２０４は、好ましくは、熱膨張係数（ＴＣＥ）が低く、好ましくは、シリコンに見合う程度である。また、基板２０４は、典型的には、多数の信号トレース４６を基板２０４の対面２０９ｂ上のコネクタにファンアウトする。一実施態様においては、基板２０４はシリコンウェハであり、通路２０５ａ−２０５ｎ（例えば０．０５６インチピッチで配置されるなど）が含まれるとともに、一方または両方の基板表面２０９ａ、２０９ｂ上に薄膜経路４６が形成される。
【００９５】
第２８図ならびに第２９図で示されるタイルプローブヘッド２０２の場合、タイルプローブストリップ１９２には、試験中の装置４４の反対側（例えば集積回路装置現場４４の右および左側など）に配置されるパッド４７を有する集積回路装置４４上のパッド４７の列に接触するために使用されるプローブスプリング６１群が含まれる。開示されているタイルプローブヘッド２０２では、プローブストリップ１９２は、プローブストリップ１９２の一つが、典型的には、一回路装置現場４４の右側に接触するように（例えば第２７図のプローブ接触領域１９６ａを使うなどして）、かてて加えて近くの回路装置現場４４の左側に接触するように （例えば第２７図のプローブ接触領域１９６ｂを使うなどして）配置される。第２８図で示される実施態様では、このため、複数のタイルプローブストリップ１９２と複数の集積回路装置４４間が同時に接触することになり、これにより隣接するタイルプローブストリップ１９２間に十分な公差が生まれ、タイルプローブストリップ１９２の側縁は、好ましくも、集積回路装置現場４４の、のこ道上に配置され得る。例えば、隣接するウェハ９２上の装置４４を結ぶのこ道９４は、一般に、４〜８ミル位数幅とし得るため、タイルプローブカードアッセンブリ２０２内のタイルプローブストリップ１９２間の隙間は類似する幅になる。
【００９６】
別のタイルプローブヘッドアッセンブリ２０２の実施態様では、すべての集積回路現場４４用のパッド４７が、単一プローブストリップ１９２からのプローブにより接触され得る。
バーンイン構造部。第３０図は、複数の集積回路装置４４を暫定的にバーンインボード２１２に接続させるためのバーンイン構造部２１０の部分断面図である。プローブスプリング列（すなわちナノスプリング）接触器チップ（ＮＳＣＣ）２１４は、複数の集積回路装置４４と外部バーンイン回路構成（非表示）間の電気的な接続を提供するマイクロボール格子列２１６によるなどして、バーンインボード２１２に取り付けられる。ボードの真空ポート２１８は、好ましくは、バーンインボード２１２内に画定され、接触器チップ真空ポート２２０は、好ましくは、ＮＳＣＣ基板内に画定されるため、ボード真空ポート２１８は、総体的に接触器チップ真空ポート２２０に心合せされる（例えば、ボード真空ポート２１８を介して加えられる真空引きは、総体的に心合わせられる接触器チップ真空ポート２２０にも加えられるなど）。気密部２２２（例えばエポキシなど）は、好ましくは、マイクロＢＧＡボール列２１６を介して加えられた真空引きの損失を防止するために、各ナノスプリング接触器チップ２１４の縁の周りに分配される。
【００９７】
集積回路装置４４は、初期において、ナノスプリング接触器チップ２１４上に配置されるため（例えば「ピックアンドプレイス」機など）、バーンインボード２１２上のボード真空ポート２１８およびナノスプリング接触器チップ２１４上の総体的に心合わせられる接触器チップ真空ポート２２０に作用する真空引きにより、配置されている集積回路装置４４がその配置位置から移動するのが防止される。
【００９８】
すべての集積回路装置４４が対応する接触器チップ２１４上に配置されると、集積回路装置４４をバーンイン操作中に適所で保持するために、好ましくは、集積回路装置４４と接触する形でクランプ板２２４が配置される。また、クランプ板２２４とバーンインボード２１２に平面公差を与えるために、試験中の集積回路装置４４上に押し上げるためのスプリングパッド２２６を、それぞれ使用し得る。バーンイン構造部２１０には、好ましくは、クランプ板２２４が集積回路装置４４に接触する形で配置されると、クランプ板２２４がバーンインボード２１２に取り付き、同時に動作している真空引きをオフにするような、クランプ板２２４を保持するための手段２１７が含まれる。
改良スプリングプローブにおける保護塗装工程。上記で述べられるように、スプリングプローブ６１により、ハイピッチでピンのカウント性が高いうえ、さらに可撓性を有するという利点が提供されるため、これらは、幅広いアプリケーションにおいて使用し得る。但し、これらの典型的な小型スプリングプローブ６１を使って、半導体ウェハ９２などに取り付けられる集積回路装置４４の、しばしば酸化物層を含むトレース４６と接触する場合、スプリングプローブ６１は、しばしば、酸化物層を通り抜けたうえで金属トレース部または導電パッドと十分な電気的接触を確立するように求められる。またスプリングプローブ６１は、しばしば頻繁に使用されるため、小さくて保護策が施されていないスプリングプローブの先端部２４は、磨耗し得る。このため、プローブスプリング６１の接触先端部２４に、導電磨耗塗装を施すことが得策となるが、このような保護塗装においては、スプリング先端部２４の両全面を覆う必要がある。
【００９９】
上記で述べられるように、プローブスプリング６１は、プラズマ化学蒸着工程ならびに写真石版工程により形成されるが、これは米国特許第５，８４８，６８５号ならびに同第５，６１３，８６１号で開示されるように、導電材料の連続層が基板に形成され、非平面スプリングがその後形成される。このような工程では、しかしながら、蒸着工程中に施される保護塗装により、実質的に、形成された非平面プローブスプリングのすべての面に連続的にコーティングを施すことは無理である。
【０１００】
プローブスプリング６１は、解放後、基板の表面に対し平面ではない。このため、保護塗装は、スプリング６１が解放層１８から解放された後で施される。第３１図は、一個以上の非平面プローブスプリング６１を有するスプリングプローブアッセンブリ基板１６のプローブ表面に保護塗装２３２が施される、スプリングプローブアッセンブリ塗装工程の第一段階２３０を示す図である。スプリングプローブアッセンブリ塗装工程により、非平面プローブスプリング６１上の保護層が形成される。塗装工程は、幅広い非平面構造部に対し使用し得るが、特に、薄膜およびＭＥＭＳプローブスプリング接触部６１の処理において有益である。第３１図において、導電保護塗装が施されるのは、好ましくは、窒化チタン、ロジウム、タングステンまたはニッケルなど、固めの導電材料である。また、導電保護塗装が施されるのは、好ましくは、不活性材料であり、このため、スプリングプローブ６１のプローブ先端部２４に対し潤滑特性を提供するため（すなわち摩擦係数が低い）、試験中の装置とスプリングプローブ６１の両者における磨耗が最低限に抑えられる。
【０１０１】
保護塗装２３３が基板１６およびプローブ６１に施されると２３２、基板１６の露出表面６２上の平面および非平面領域の両者が保護塗装２３３により覆われる。スプリングプローブ１６は塗装段階２３０中に保護塗装２３３により覆われ、基板面のすべてのトレースは、共に、導電塗装が施された部分２３３から電気的に短絡される。導電塗装部２３３は、このため、異なるプローブスプリング６１とその各トレース間の電気的分離を回復させるために、パターン化されるか、あるいは部分的に取り除かれる必要がある。選択的に導電塗装部をエッチングにより取り除くためには、従来のフォトマスキング工程が、典型的にはほとんどの集積回路処理において使用されるが、このようなフォトマスキング工程は、平面構造物に対して使用される。
【０１０２】
第３２図は、フォトレジスト材料２４０（例えば深さ約１０ミクロン）が、好ましくはディッピングスタンドオフ２３８（例えば高さ約３０ミクロン）を有する第二基板２３６に塗布される、スプリングプローブアッセンブリ塗装工程の第二段階２３４を示す図である。フォトレジスト材料２４０は、プローブスプリングの非平面部に形成される保護層２３３を保護するために使用される。第３３図は、塗装されたスプリングプローブアッセンブリを部分的に、制御可能に第二基板２３６のフォトレジスト材料２４０内に浸漬する２４２、スプリングプローブアッセンブリ塗装工程の第三段階を示す図である。塗布されるフォトレジスト材料２４０の深さが、結局のところ、残りの保護と層部２３３を制御するものであり、基板１６はフォトレジスト材料２４０内において、典型的には第二基板２３６のフォトレジスト材料２４０の塗布深さとディッピングスタンドオフ２０の高さが制御される、要求される深さまで下降される。塗布深さは、基板１６のフォトレジスト材料２４０内への移動を制御するために、処理装置の軸運動を制御するなどして、オペレータにより代わりに制御され得る。
【０１０３】
第３４図は、塗装され、部分的に浸漬されたスプリングプローブアッセンブリが、第二基板１６からフォトレジスト材料から外され２４６、穏やかに焼成され、保護的に２３３塗装されたプローブスプリング６１が焼成されたフォトレジスト層２４８に覆われたまま残される、スプリングプローブアッセンブリ塗装工程の第四段階を示す図である。第３５図は、塗装され、浸漬されたスプリングプローブアッセンブリ１６、６１にエッチングが施され２５０、それにより保護塗装２３３が基板１６の一部（すなわち基板のフィールド領域）および焼成されたフォトレジスト層２４８内に含まれる非浸漬プローブスプリング６１から剥がされる、スプリングプローブアッセンブリ塗装工程の第五段階を示す図である。第３６図は、フォトレジスト層２４８がフォトレジスト層２４８内に含まれていたプローブスプリング６１の一部から剥がされ、その結果保護塗装部２３３が暴露される、スプリングプローブアッセンブリ塗装工程の第六段階を示す図である。
【０１０４】
このため、非平面プローブ塗装工程により、プローブスプリングの先端部２４に保護塗装が施され、基板表面１６と、スプリングプローブ６１のフォトレジスト層２４８により塗装が施されていない一部における不要な保護塗装部はエッチングされる。
超高周波数アプリケーションのスプリングプローブ基板。上記で述べられるように、プローブカードアッセンブリ６０の構造により、プローブの先端６１ａ−６１ｎと、プリント基板プローブカード６８内の制御されたインピーダンス環境間の電気的距離を非常に短くできるため、プローブカードアッセンブリ６０を高周波アプリケーションにおいて使用することができる。また、スプリングプローブ基板１６は、好ましくは、超高周波数アプリケーション用に変更され得る。第３７図は、超高周波スプリングプローブ基板１６の部分断面図２６０である。基板１６の片面または両面６２ａ、６２ｂ上のトレースのインピーダンスが制御される必要がある実施態様において、トレース２７０の頂部か、トレース２７０の下、あるいはトレース２７０の上および下のいずれかにおいて、基板１６内に、導電基準面２６２ａ、２６２ｂを追加し得る。基板１６は、また、効果的にシールド動軸伝達ライン環境２６８を提供するために、基準面２６２ａ、２６２ｂの１面または２面に接続される、代わりの接地基準トレース２６６ａ、２６６ｂを含み得る。スプリングプローブ基板１６は、典型的にはセラミック材料であり、基準面と基準面との間に存在する層２６４は、典型的には誘電材料である。
【０１０５】
開示されているプローブカードアッセンブリシステムならびに改良された非平面スプリングプローブおよび生産方法が集積回路試験プローブおよびプローブカードに関しここで述べられているが、これらのシステムおよび技法は、集積回路と、電子コンポーネント類または電子装置類、バーンイン装置およびＭＥＭＳ装置、またはあらゆる望まれるその組合せに内おける基板とを相互接続するなど、その他の装置により実施可能である。
【０１０６】
したがって、本発明は特定の好ましい実施態様に照らし合わせて詳細に説明されているが、当発明が属する分野における平均的当業者は、様々な変更および改良が以下の請求項の精神および範囲を逸脱することなく達成し得ることについて、正しく認識するであろう。
【図面の簡単な説明】
【図１】
基板から解放する前の写真製版パターン形ばねの線形配列を示す平面図である。
【図２】
基板から解放した後の写真製版パターン形ばねの線形配列を示す斜視図である。
【図３】
短い長さのばねが基板から解放された後の第１有効半径および高さを備えた短い長さの第１写真製版パターン形ばねを示す側面図である。
【図４】
長い長さのばねが基板から解放された後の大きい第２有効半径および高さを備えた長い長さの第２写真製版パターン形ばねを示す側面図である。
【図５】
ばねが基板から解放される前の相互入組み形ばねチップパターンを備えた対向写真製版ばねを示す斜視図である。
【図６】
ばねが基板から解放された後の相互入組み形ばねチップパターンを備えた対向写真製版ばねを示す斜視図である。
【図７】
集積回路デバイス上の単一トレースと対比して相互入組み形多接点写真製版プローブばねの対向対を示す平面図である。
【図８】
ばねが基板から解放される前の対向単接点写真製版プローブばねを示す平面図である。
【図９】
集積回路デバイス上の単一パッドと対比してばねが基板から解放された後の平行および対向単接点写真製版プローブばねを示す平面図である。
【図１０】
ショルダ／接点形写真製版プローブばねを示す正面図である。
【図１１】
集積回路デバイス上のトレースと対比してショルダ／接点形写真製版ばねを示す部分側断面図である。
【図１２】
多ショルダ／接点形写真製版プローブばねを示す斜視図である。
【図１３】
基板の下面上の複数の写真製版ばねプローブが基板の上面上の可撓性接続部に電気的に接続されかつ可撓性接続部が印刷配線ボードプローブカードに接続された構成のプローブカード組立体を示す断面図である。
【図１４】
プローブカード組立体の部分拡大断面図であり、基板全体に亘る段状ピッチおよび扇状に広がった構造および印刷配線ボードプローブカードを示す図面である。
【図１５】
ブリッジ／板ばね懸架形プローブカード組立体を示す第１部分断面図である。
【図１６】
試験を受けるデバイス（ＤＵＴ）と接触しているブリッジ／板ばね懸架形プローブカード組立体を示す第２部分断面図である。
【図１７】
ブリッジ／板ばね懸架形プローブカード組立体を示す部分拡大組立て図である。
【図１８】
プローブばね基板がブリッジ構造に対して着脱可能に連結される構成の、プローブカード基板に対して着脱可能に連結される中間ドータカードを備えたブリッジ／板ばね懸架形プローブカード組立体を示す第１部分断面図である。
【図１９】
試験を受けるデバイス（ＤＵＴ）と接触している状態を示すブリッジ／板ばね懸架形プローブカード組立体の第２部分断面図である。
【図２０】
ワイヤ／ばね支柱懸架形プローブカード組立体を示す断面図である。
【図２１】
プローブばね基板が可撓性相互接続部を介してブリッジ構造に対し機械的かつ電気的に連結される構成の、プローブカード基板に対して着脱可能に連結される中間ドータカードを備えた懸架形プローブカード組立体を示す断面図である。
【図２２】
ナノばね基板（ｎａｎｏ−ｓｐｒｉｎｇ ｓｕｂｓｔｒａｔｅ）がアレーコネクタを介してプローブカード基板に直接接続される構成のプローブカード組立体を示す断面図である。
【図２３】
ナノばね基板がＬＧＡインターポーザコネクタを介してプローブカード基板に接続される構成のワイヤ懸架プローブカード組立体を示す断面図である。
【図２４】
ドータカードが微小ボールグリッドソルダ配列を介して小領域プローブばね基板に取り付けられる構成のプローブカードとドータカードとの間の１つ以上のコネクタを備えた小形試験領域プローブカード組立体を示す断面図である。
【図２５】
複数の微小ボールグリッド配列のプローブばね接触器チップ基板が配置された基板ウェーハを示す平面図である。
【図２６】
単一ピッチ微小ボールグリッド配列のナノばね接触器チップを示す平面図である。
【図２７】
複数のプローブストリップ接点領域を備えたタイル形プローブストリップを示す平面図である。
【図２８】
プローブカード支持基板に取り付けられた複数のタイル形プローブストリップを示す底面図である。
【図２９】
プローブカード支持基板にとりた複数のタイル形プローブストリップを示す側面図である。
【図３０】
複数の集積回路が複数のプローブばね接点を介してバーンインボードに一時的に接続されることを可能にする構造を示す断面図である。
【図３１】
保護コーティングをばねプローブ組立体のプローブ表面に塗布する、ばねプローブ組立体コーティング工程の第１段階を示す図面である。
【図３２】
フォトレジスト材料層を第２基板に塗布する、ばねプローブ組立体コーティング工程の第２段階を示す図面である。
【図３３】
コーティングされたばねプローブ組立体を第２基板上のフォトレジスト材料層中に部分的にディッピングする、ばねプローブ組立体コーティング工程の第３段階を示す図面である。
【図３４】
コーティングされかつ部分的にディッピングされたばねプローブ組立体を第２基板から除去する、ばねプローブ組立体コーティング工程の第４段階を示す図面である。
【図３５】
コーティングされかつディッピングされたばねプローブ組立体をエッチングすることにより、フォトレジスト中にディッピングされていない基板の部分から保護コーティングを除去する、ばねプローブ組立体コーティング工程の第５段階を示す図面である。
【図３６】
フォトレジストをばねプローブ組立体上のばねチップから剥離して保護コーティングを露出させる、ばねプローブ組立体コーティング工程の第６段階を示す図面である。
【図３７】
基準平面層形ばねプローブ基板を示す部分断面図である。
（技術分野）
本発明はプローブカード組立体システムに関し、より詳しくは、写真製版パターン形ばね接点、および該写真製版パターン形ばね接点を備えた、集積回路の試験すなわちバーンインに使用する増強形プローブカード組立体の改良に関する。
【０００２】
（背景技術）
慣用の集積回路（ＩＣ）ウェーハプローブカードでは、プローブカードと集積回路ウェーハとの間の電気接点は、一般にタングステン針プローブにより構成される。しかしながら、最新の半導体技術は、しばしば、タングステン針プローブでは不可能な高いピンカウント、小さいパッドピッチおよび高いクロック周波数を必要とする。
【０００３】
種々の出現技術により種々のプロービング用途のばねプローブが提供されているが、殆どのプローブは、ピッチの制限、ピンカウントの制限、フレキシビリティレベルの変化、プローブチップの幾何学的形状の制限、材料の制限および高い製造コスト等の固有の制限を有している。
【０００４】
Ｋ．Ｂａｎｅｒｊｉ， Ａ． Ｓｕｐｐｅｌｓａ． およびＷ． Ｍｕｌｌｅｎ ＩＩＩ等による「非平面領域を備えた選択的に解放可能な導電性ランナ／基板組立体（Ｓｅｌｅｃｔｉｖｅｌｙ Ｒｅｌｅａｓｉｎｇ Ｃｏｎｄｕｃｔｉｖｅ Ｒｕｎｎｅｒ ａｎｄ Ｓｕｂｓｔｒａｔｅ Ａｓｓｅｍｂｌｙ Ｈａｖｉｎｇ Ｎｏｎ−Ｐｌａｎａｒ Ａｒｅａｓ）」の名称に係る米国特許第５，１６６，７７４号（１９９２年１１月２４日付）には、「基板に接着される複数の導電性ランナであって、少なくとも幾つかの導電性ランナの一部に基板が設けられた非平面領域を有し、所定応力を受けると基板から導電性ランナを選択的に解放する構成の導電性ランナ」を有するランナ／基板組立体が開示されている。
【０００５】
Ａ． Ｓｕｐｐｅｌｓａ， Ｗ． Ｍｕｌｌｅｎ ＩＩＩおよびＧ． Ｕｒｂｉｓｈ等による「導電性ランナ／基板組立体の選択的解放（Ｓｅｌｅｃｔｉｖｅｌｙ Ｒｅｌｅａｓｉｎｇ Ｃｏｎｄｕｃｔｉｖｅ Ｒｕｎｎｅｒ ａｎｄ Ｓｕｂｓｔｒａｔｅ Ａｓｓｅｍｂｌｙ）」の名称に係る米国特許第５，２８０，１３９号（１９９４年１月１８日付）には、「基板に接着される複数の導電性ランナであって、少なくとも幾つかの導電性ランナの一部が基板への弱い接着性を有し、所定応力を受けると基板から導電性ランナを選択的に解放する構成の導電性ランナ」を有するランナ／基板組立体が開示されている。
【０００６】
Ｄ． Ｐｅｄｄｅｒによる「ベアダイ試験（Ｂａｒｅ Ｄｉｅ Ｔｅｓｔｉｎｇ）」の名称に係る米国特許第５，７８６，７０１号（１９９８年７月２８日付）には、「導電性材料からなるマイクロバンプが多層相互接続構造の相互接続トレース端末上に置かれ、これらの端末が、試験すべきダイ上の接点パッドのパターンに一致するパターンに分散されている構成の試験ステーションを有し、ウェーハから分離する前のマイクロバンプを用いたダイの試験を容易にするため、相互接続構造への（および相互接続からの）他の接続部が低い輪郭を有している」構成のベアダイ段階での集積回路（ＩＣ）の試験装置が開示されている。
【０００７】
Ｄ． Ｇｒａｂｂｅ， Ｉ． ＫｏｒｓｕｎｓｋｙおよびＲ． Ｒｉｎｇｌｅｒ等による「表面実装電気コネクタ（Ｓｕｒｆａｃｅ Ｍｏｕｎｔ Ｅｌｅｃｔｒｉｃａｌ Ｃｏｎｎｅｃｔｏｒ）」の名称に係る米国特許第５，１５２，６９５号（１９９２年１０月６日付）には、電子デバイス間の回路を電気的に接続するコネクタであって、「該コネクタから斜め外方に延びた片持ち形ばねアームを備えているプラットホームを有し、ばねアームが***接点面を備えており、一実施形態では、アームの幾何学的形状が撓み時に複合払拭を行う」ように構成されたコネクタが開示されている。
【０００８】
Ｈ． Ｉｗａｓａｋｉ， Ｈ． ＭａｔｕｎａｇａおよびＴ． Ｏｈｋｕｂｏ等による「多接点集積回路チップパッケージを試験するための部分置換可能デバイス（Ｐａｒｔｌｙ Ｒｅｐｌａｃｅａｂｌｅ Ｄｅｖｉｃｅ ｆｏｒ Ｔｅｓｔｉｎｇ ａ Ｍｕｌｔｉ−Ｃｏｎｔａｃｔ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｃｈｉｐ Ｐａｃｋａｇｅ）」の名称に係る米国特許第５，８４７，５７２号（１９９８年１２月８日付）には、「各側縁部に１組のリードピンが設けられた集積回路（ＩＣ）チップを試験する試験装置が、ソケットベースと、接点支持部材およびソケット接点番号を備えた接点ユニットと、弾性絶縁シートおよび導電性部材を備えた異方性導電性シート組立体とを有している。異方性導電性シート組立体は、接点ユニットのソケット接点部材の１つと接触する各導電性部材を保持するように構成されている。この試験装置はまた、ソケットベースに対して着脱可能に取り付けられる接点リテーナであって、ソケット接点部材を異方性シート組立体と接触させて、ソケット接点部材と異方性導電性シート組立体の導電性部材との間の電気的導通を確立する接点リテーナを有している。ソケット接点部材の一部が疲労した場合には、各接点ユニットを新しい接点ユニットに置換することにより試験デバイスのメインテナンスを行うことができる。また、ＩＣチップのリードピンは、ソケット接点部材の一部および異方性導電性シート組立体の導電性部材により形成される最短経路で試験回路ボードに電気的に接続される。」旨が開示されている。
【０００９】
Ｗ． Ｂｅｒｇによる「回路ボードへの基板構造の取付け方法（Ｍｅｔｈｏｄ ｏｆ Ｍｏｕｎｔｉｎｇ
ａ Ｓｕｂｓｔｒａｔｅ Ｓｔｒｕｃｔｕｒｅ ｔｏ ａ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）」の名称に係る米国特許第４，７５８，９２７８号（１９８８年７月１９日付）には、「接点パッドを備えた基板構造が回路ボードに取り付けられ、該回路ボードがこの主面で露出された導電性材料からなるパッドを有しかつ回路ボードの接点パッドに対する所定位置にある整合構造を有している。基板構造には、該基板構造の接点パッドに電気的に接続されかつ片持ち支持態様で基板構造から突出するリード線が設けられている。整合要素は板部分および該板部分の周りに分散配置されている整合構造を有し、該整合構造は回路ボードの整合構造と係合でき、係合したときは回路ボードの基本面に対して平行に移動しないように整合要素を維持する。基板構造は整合要素の板部分に取り付けられ、これによりリード線が回路ボードの整合構造に対して所定位置に維持される。クランプ部材は、回路ボードの接点パッドと電気的に導通する押圧接触状態にリード線を維持する。」旨が開示されている。
【００１０】
Ｄ． Ｓａｍａ， Ｐ． Ｐａｌａｎｉｓａｍｙ， Ｊ． ＨｅａｍおよびＤ． Ｓｃｈｗａｒｚ等による「制御形粘着性導体（Ｃｏｎｔｒｏｌｌｅｄ Ａｄｈｅｓｉｏｎ Ｃｏｎｄｕｃｔｏｒ）」の名称に係る米国特許第５，１２１，２９８号（１９９２年６月９日付）には、「調節可能な粘着性導電性パターンを印刷回路ボード上に印刷するのに有効な配合物として、微細に粉砕された銅粉、遮断剤およびバインダがある。バインダは、層が熱応力に応答して基板を持ち上げることができるように、基板への燒結後に形成される銅層の調節可能な接着力を付与するように設計されている。また、バインダは、銅粒子間に優れた凝集性を促進して銅層に優れた機械的強度を付与し、銅層が壊れることなく持ち上がることができるように機能する。」旨が開示されている。
【００１１】
Ｒ． Ｍｕｅｌｌｅｒによる「薄膜電熱デバイス（Ｔｈｉｎ−Ｆｉｌｍ Ｅｌｅｃｔｒｏｔｈｅｒｍａｌ Ｄｅｖｉｃｅ）」の名称に係る米国特許第４，４２３，４０１号（１９８３年１２月２７日付）には、「薄膜多層技術は、低抵抗金属−金属接点および優れたオン／オフ特性をもつマイクロミニチュア電子機械スイッチを作るのに使用される。電熱的に付勢されるスイッチは、薄膜回路を作るのに使用される方法と互換性のある方法を用いて、慣用ハイブリッド回路基板上に作られる。好ましい形態では、このようなスイッチは、金属（例えばニッケル）加熱要素が接合される硬質絶縁材（例えば窒化シリコン）の弾性的に曲り得るストリップからなる片持ち支持形アクチュエータ部材を有している。片持ち支持形部材の自由端には金属接点が支持されており、該接点は、加熱要素に供給される電流により部材の曲げを制御することにより、下に横たわる固定接点と係合（または離脱）される。」旨が開示されている。
【００１２】
Ｓ． ＩｂｒａｈｉｍおよびＪ． Ｅｌｓｎｅｒによる「多層セラミックパッケージ（Ｍｕｌｔｉ−Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｐａｃｋａｇｅ）」の名称に係る米国特許第４，３２０，４３８号（１９８２年３月１６日付）には、「多層パッケージでは、複数のセラミック層の各々が導電性パターンを有し、またパッケージの内部キャビティが設けられていて、該キャビティ内では、単一のチップまたはチップ配列を形成すべく相互接続された複数のチップが接合されている。チップまたはチップ配列は、異なる層レベルで短いワイヤボンドを介して金属化された導電性パターンに接続され、各積層レベルは特定導電性パターンを有している。それぞれの積層上の導電性パターンは、金属化材料が充填されたトンネル形貫通孔を介してまたは縁部が形成された金属被覆により相互接続され、これにより、導電性パターンは最終的に、金属化ボード上に取り付けられたセラミックパッケージの下面で多数のパッドに接続される。これにより高部品密度が達成されるが、接続リード線は、「互い違い」にすなわち全体的に異なるパッケージレベルで接続されるので、１０ミル間隔および１０ミルサイズのワイヤボンドランドを維持できる。このため、ワイヤボンドが互いに干渉することなくかなり高い部品密度が得られるが、この干渉ファクタは、多層セラミックパッケージ内に高部品密度網を達成する上で前の制限ファクタとなる。」旨が開示されている。
【００１３】
Ｆ．ＭｃＱｕａｄｅおよびＪ． Ｌａｎｄｅｒによる「集積回路を試験するためのプローブ組立体（Ｐｒｏｂｅ Ａｓｓｅｍｂｌｙ ｆｏｒ Ｔｅｓｔｉｎｇ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）」の名称に係る米国特許第５，４１６，４２９号（１９９５年５月１６日）には、「中央開口を備えた絶縁材料からなるプローブカードと、該プローブカードに取り付けられる小さい開口を備えた矩形フレームと、４つの別々のプローブとを有し、各プローブが導電性接地平面シートを備えた可撓性積層部材を備え、接地平面に接着される接着性誘電膜と、該誘電膜上のばね合金銅からなるプローブウイングトレースとを更に有している、集積回路を試験するためのプローブ組立体。各プローブウイングは、中央開口内に延びている片持ち支持形板ばねを有し、かつ前記プローブウイングトレースのそれぞれの終端部により形成された一群の個々の整合プローブフィンガに終端している。プローブフィンガは、実質的に直線に沿って配置されておりかつ試験すべきＩＣの縁部に沿うそれぞれの接点パッドの間隔に一致する間隔を隔てている。４つの各クランプは、１つの板ばね部分の調節可能な拘束部材を形成するため、それぞれのプローブウイングの板ばね部分と接触する片持ち支持形部分を有している。それぞれのプローブウイングの各ばねクランプによる影響を受ける圧力拘束部材を別々に調節するための４つの別々のばねクランプ調節手段が設けられている。別々のばねクランプ調節手段はばね押圧形プラットホームを有し、各プラットホームは３つのねじおよびばね座金を介してフレーム部材に取り付けられている。これにより、ばねクランプは任意の所望の方向に移動されかつ配向されて、各プローブウイング上でのプローブフィンガの位置の整合を達成する。」旨が開示されている。
【００１４】
Ｄ． Ｐｅｄｄｅｒによる「ベア集積回路デバイスを試験する構造（Ｓｔｒｕｃｔｕｒｅ ｆｏｒ Ｔｅｓｔｉｎｇ Ｂａｒｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ Ｄｅｖｉｃｅｓ）」の名称に係る欧州特許出願ＥＰ ０ ７３１ ３６８ Ａ２（１９９６年２月１４日付出願）（米国特許第５，７６４，０７０号（１９９８年６月９日））には、試験すべきベアＩＣまたはウェーハへの接続を行う試験プローブ構造であって、「多層印刷回路プローブアームを有し、該プローブアームは、その先端部に、必要な接続を行うべく下面に１列のマイクロバンプを備えたＭＣＭ−Ｄ形基板を支持している。プローブアームは小さい角度でデバイスまたはウェーハの表面に支持されており、ＭＣＭ−Ｄ形基板には、試験を受けるデバイスとのインターフェースを行う必要な受動部品が形成されている。試験を受けるデバイスの各側面に１つずつ使用されるこのような４つのプローブが設けられている。」構成を有する試験プローブ構造が開示されている。
【００１５】
Ｂ． Ｅｌｄｒｉｄｇｅ， Ｇ． Ｇｒｕｂｅ， Ｉ． ＫｈａｎｄｒｏｓおよびＧ． Ｍａｔｈｉｅｕによる「半導体デバイスへの弾性接点構造の取付け方法（Ｍｅｔｈｏｄ ｏｆ Ｍｏｕｎｔｉｎｇ Ｒｅｓｉｌｉｅｎｔ Ｃｏｎｔａｃｔ Ｓｔｒｕｃｔｕｒｅ ｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ）」の名称に係る米国特許第５，８２９，１２８号（１９９８年１１月３日付）、「電子部品間の一時的接続を行なう方法（Ｍｅｔｈｏｄ ｏｆ Ｍａｋｉｎｇ Ｔｅｍｐｏｒａｒｙ Ｃｏｎｎｅｃｔｉｏｎｓ Ｂｅｔｗｅｅｎ Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ）」の名称に係る米国特許第５，８３２，６０１号（１９９８年１１月１０日付）、「接点チップ構造の製造方法（Ｍｅｔｈｏｄ ｏｆ Ｍａｋｉｎｇ Ｃｏｎｔａｃｔ Ｔｉｐ Ｓｔｒｕｃｔｕｒｅｓ）」の名称に係る米国特許第５，８６４，９４６号（１９９９年２月２日付）、「半導体デバイスへのばね要素の取付け技術（Ｍｏｕｎｔｉｎｇ Ｓｐｒｉｎｇ Ｅｌｅｍｅｎｔｓ ｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ）」の名称に係る米国特許第５，８８４，３９８号（１９９９年３月２３日付）、「半導体デバイスのバーンイン方法（Ｍｅｔｈｏｄ ｏｆ Ｂｕｒｎｉｎｇ−Ｉｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ）」の名称に係る米国特許第５，８７８，４８６号（１９９９年３月９日付）、および「半導体デバイスの試用方法（Ｍｅｔｈｏｄ ｏｆ Ｅｘｅｒｃｉｓｉｎｇ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｄｅｖｉｃｅｓ）」の名称に係る米国特許第５，８９７，３２６号（１９９９年４月２７日付）には、「弾性接点構造は、ダイが半導体ウェーハから単独化（分離）される前に、半導体ダイのボンドパッドに直接取り付けられる。従って、半導体ダイを、表面に配置された複数のターミナルを備えた回路ボード等に接続することにより、半導体ダイを試用（例えば、試験および／またはバーンイン）することが可能になる。次に、半導体ダイは半導体ウェーハから単独化され、その後に同じ弾性接点構造を使用して半導体ダイと他の電子部品（例えば、配線基板、半導体パッケージ等）との間の相互接続を行うことができる。弾性接点構造として本発明の全金属複合相互接続要素を使用することにより、バーンインは、少なくとも１５０℃の温度で行うことができかつ６０分以内に完了できる。」旨が開示されている。Ｂ Ｅｌｄｒｉｄｇｅ等の上記米国特許に開示された接点チップ構造は弾性接点構造を与えるが、この構造は半導体のボンドパッドに個々に取り付けられるものであるため、複雑でコストが嵩む製造工程を必要とする。その上、接点構造がワイヤから作られるものであるため、接点のチップの幾何学的形状がしばしば制限される。また、このような接点チップ構造は小さいピッチの用途（例えば、一般に、周辺プローブカードの場合の５０μｍ程の間隔または領域配列の場合の７５μｍ程度の間隔）には適合できない。
【００１６】
Ｔ． Ｄｏｚｉｅｒ ＩＩ， Ｂ． Ｅｌｄｒｉｄｇｅ， Ｇ． Ｇｒｕｂｅ， Ｉ． ＫｈａｎｄｒｏｓおよびＧ． Ｍａｔｈｉｅｕ等による「電子部品用ソケットおよび電子部品への接続方法（Ｓｏｃｋｅｔｓ ｆｏｒ Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ ａｎｄ Ｍｅｔｈｏｄｓ ｏｆ Ｃｏｎｎｅｃｔｉｎｇ ｔｏ Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ）」の名称に係る米国特許第５，７７２，４５１号（１９９８年６月３０日付）には、「表面実装ソルダ・ダウンソケットは、半導体パッケージ等の電子部品を回路ボードに対して着脱可能に取り付けることを可能にする。複合相互接続要素は、支持基板の頂上に配置される弾性接点構造として使用される。任意の適当な方法では、支持基板の頂部の選択された１つの弾性接点構造は、支持基板を介して、支持基板の底面上の接点構造の１つに接続される。ＬＧＡ形半導体パッケージを受け入れることを意図した実施形態では、弾性接点構造と半導体パッケージの外部接続点との間に、支持基板の頂面に対してほぼ垂直な接点力により圧力接点が形成される。ＢＧＡ形半導体パッケージを受け入れることを意図した実施形態では、弾性接点構造と半導体パッケージの外部接続点との間に、支持基板の頂面に対してほぼ平行な接点力により圧力接点が形成される。
【００１７】
他の出現技術は、薄膜すなわちマイクロ電子機械システム（ｍｉｃｒｏ ｅｌｅｃｔｒｏｎｉｃ ｍｅｃｈａｎｉｃａｌ ｓｙｓｔｅｍ：ＭＥＭＳ）プロセス等のバッチモードプロセスで作られるばねのプローブチップを開示している。
【００１８】
Ｄ． ＳｍｉｔｈおよびＳ． Ａｌｉｍｏｎｄａによる「写真製版パターン形ばね接点（Ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｉｃａｌｌｙ Ｐａｔｔｅｒｎｅｄ Ｓｐｒｉｎｇ Ｃｏｎｔａｃｔ）」の名称に係る米国特許第５，６１３，８６１号（１９９７年３月２５日付）、米国特許第５，８４８，６８５号（１９９８年１２月１５日）および国際特許出願ＰＣＴ／ＵＳ ９６／０８０１８（１９９６年５月３０日出願）には、写真製版パターン形ばね接点が開示されており、また「該ばね接点は、基板上に形成されておりかつ接点パッドを２つのデバイスに電気的に接続する。ばね接点はまた、熱および機械的変動および他の環境ファクタを補償する。ばね接点の固有の応力勾配は、ばねの自由部分を基板から離れるように上方に曲げる。アンカー部分は基板に固定された状態に維持され、かつ基板上の第１接点パッドに電気的に接続される。ばね接点は弾性材料で作られており、かつ自由部分が第２接点パッドと順応的に接触するので、２つの接点パッドと接触する。」旨も開示されている。Ｓｍｉｔｈ等の上記米国特許により開示された写真製版パターン形ばねは、多くのＩＣプロービングニーズを満たすことができるが、ばねは小形で、かつ現在の多くのＩＣプローブシステムの信頼性のある作動に必要な平面度順応性（ｐｌａｎａｒｉｔｙ ｃｏｍｐｌｉａｎｃｅ）を取り扱う垂直順応性は殆ど得られない。多くのプロービングシステムの垂直順応性は一般に０．００４〜０．０１０インチ程度であり、これは、しばしばタングステン針プローブの使用を必要とする。
【００１９】
また、いずれの先行技術も、数千本までのピンを含むプローブをテスタに相互接続すると同時に、平面度条件に有効に対処できる方法を教示していない。進歩した集積回路デバイスは一層複雑になっていると同時にサイズが縮小しているので、このようなデバイスを信頼性をもって相互接続するのに使用できるプローブカード組立体を提供することが有効である。
【００２０】
プローブチップの配列と試験を受けるウェーハ上の表面パッドとの間の平面度の差に適合させるには、中心の回りで少量だけ自由に枢動できるプローブ基板を提供するのが有効である。しかしながら、このようなシステムの場合には、基板をＸ、Ｙおよびシータ（θ）方向に位置的に安定して保持しながら、正確に制御された力を加えて接点を係合させなくてはならない。また、基板がその裏面から出る多数（例えば数千）のワイヤまたは信号を含みかつ支持体が基板の周囲に配置される用途の場合には、これらの支持体が、扇状に広がる（ｆａｎ−ｏｕｔ）出口通路を妨げてはならない。その上、信号ワイヤが基板の枢動を妨げてはならず、また試験を受けるデバイス（ＤＵＴ：ｄｅｖｉｃｅ ｕｎｄｅｒ ｔｅｓｔ）に対してばねを係合させるべく加えられる制御された力を妨げてはならない。
【００２１】
（発明の開示）
高いピンカウント、小さいピッチおよびコスト有効性に優れた製造が可能でかつ種々の注文に対応できるばねチップ（先端部）を得ることができる、改善された可撓性プローブばねの製造方法および装置を提供することが有効である。また、このようなプローブばねを使用したプローブカード組立体であって、試験および／またはバーンインを受けている半導体に平面度順応性を与えると同時に正確な軸線方向位置決めおよびシータ位置決めが行えるプローブカード組立体を提供することも有効である。
【００２２】
ＭＥＭＳおよび薄膜で作られたプローブの機械的順応性を広大することにより、これらの形式のばねプローブを半導体ウェーハ上の１つ以上の集積回路の試験に使用できるようにした集積回路プローブカード組立体の幾つかの実施形態を開示する。市販されているウェーハプロービング機器を使用して、厳格な信号ピッチおよび順応性が得られ、好ましくは多数のＩＣの並行試験またはバーンインを行うことができるプローブカード組立体の幾つかの実施形態を開示する。幾つかの好ましい実施形態では、プローブカード組立体の構造は、組立体の製造コストおよび製造時間を低減できる別々の標準コネクタ部品を有している。これらの構造および組立体は、ウェーハ形状の高速試験を可能にする。プローブは、好ましくは、集積回路およびＭＥＭＳすなわち薄膜で製造されたばねチップの両者の機械的保護手段を有することが好ましい。非常に小さい集積回路パッドに多数のプローブ接点設けることを可能にする相互入組み形（ｉｎｔｅｒｌｅａｖｅｄ）ばねプローブチップ設計が定められる。プローブチップの形状は、好ましくは、プローブばねと集積回路デバイス上のパッドまたはトレースとの間のプローブチップの穿刺深さを制御するように定められる。高品質でかつ長い有効寿命を有するプローブカード組立体ばねプローブのための改善された保護コーティング技術をも開示する。
【００２３】
（発明を実施するための最良の形態）
図１は、基板１６から解放する前の写真製版パターン形ばね１４ａ〜１４ｎの線形配列１２を示す平面図である。導電性ばね１４ａ〜１４ｎは、一般に、半導体工業分野で広く知られている低エネルギおよび高エネルギプラズマ蒸着法およびその後の写真製版パターニング法により形成される蒸着金属の連続層により基板層１６上に形成される。連続層は異なる固有応力レベルを有している。次に、基板１６のリリース領域１８がアンダーカットエッチングにより加工され、これにより、リリース領域１８上に位置するばね接点１４ａ〜１４ｎが基板１６から解放され、かつ蒸着金属層間の固有応力の結果として基板１６から離れる方向に広がる（すなわち曲る）。蒸着金属トレースの固定領域１５（図３および図４）が基板１６に固定された状態に維持され、かつ一般にばね接点１４ａ〜１４ｎからのルーチング（すなわち扇状の広がりの形成）に使用される。図２は、基板１６からの解放後の写真製版パターン形ばね１４ａ〜１４ｎの線形配列１２を示す斜視図である。ばね接点１４ａ〜１４ｎは、一般に０．００１インチ程度の微細ピッチ２０をもつ高密度配列に形成できる。
【００２４】
図３は、パターン形ばね１４が基板１６のリリース領域１８ａから、平らなアンカー領域１５から離れる方向に解放された後の写真製版パターン形ばね１４を示す側面図２６ａであり、ばね１４は、短い長さ２８ａ（この長さは、第１有効ばね角度３０ａを定めるべく形成される）と、ばね半径３１ａと、ばね高さ３２ａとを有している。図４は、パターン形ばね１４が基板１６のリリース領域１８ｂから解放された後の第２写真製版パターン形ばね１４を示す側面図２６ｂであり、ばね１４は、長いばね長さ２８ｂ（この長さは、大きい第２有効ばね角度３０ｂを定めるべく形成される）と、ばね半径３１ｂと、ばね高さ３２ｂとを有している。形成されるばねチップ１４の有効幾何学的形状は、意図した用途に基いて高度の注文に応じることが可能である。その上、ばねチップは、一般に、多くの用途に使用することを可能にする可撓性を有している。
【００２５】
パターン形プローブばね１４は非常に小さいばね間ピッチを得ることができ、これにより多数のプローブばね１４を集積回路デバイス４４（図１３）上のパワーパッドまたは接地パッドと接触させるのに使用でき、従って電流可搬能力を向上できる。その上、プローブばね１４の配列１２を備えたプローブカード組立体の場合には、多数のプローブばね１４を、試験を受ける集積回路デバイス（ＤＵＴ）４４上のＩ／Ｏパッドのプロービングに使用でき、従って、試験を受けるウェーハ９２へのばね接点１４の係合後に全ての接点１４の導通性を確認できるため、試験手順の開始前にプローブカード組立体とデバイス４４との間の完全な電気的接触を確保できる。
【００２６】
ミニチュアばねの改善された構造 図５は、ばねの分離前の、相互入組み形ばねチップパターンを有する対向写真製版ばね３４ａ、３４ｂを示す第１斜視図である。図６は、ばねの分離後の、相互入組み形対向写真製版ばね３４ａ、３４ｂを示す斜視図である。相互入組み形写真製版ばね３４ａ、３４ｂの各々は、複数のばね接点２４を有している。ばね接点が集積回路デバイス４４のパワートレースまたは接地トレース４６またはポッド４７への接続に使用される場合には、接点に最大電気抵抗が発生する。従って、複数の接点２４を備えた相互入組み形ばね接点３４は、ばね接点３４とトレース４６またはパッド４７との間の抵抗を本質的に低下させる。上記のように、多数の相互入組み形プローブばね３４は、集積回路デバイス４４の高品質電気コネクタまたは試験中に集積回路デバイス４４のプロービングを行うプローブカード組立体６０（図１３）等の多くの用途に使用できる。
【００２７】
図７は、試験を受ける集積回路デバイス（ＤＵＴ）４４上の単一トレース４６と接触している対向相互入組み形写真製版ばね対３４ａ、３４ｂを示す斜視図である。相互入組み形ばね接点対３４ａ、３４ｂは、複数の接点２４を備えた両ばね３４ａ、３４ｂが同じトレース４６に接触することを可能にする。図５に示すように、基板１６で両ばね３４ａ、３４ｂの間にジグザグギャップ３８が形成されると、各ばね３４ａ、３４ｂに多数のチップ（先端部）２４が確立される。相互入組み形ばねプローブ３４ａ、３４ｂが基板１６から解放される前は、相互入組み形接点２４が、オーバーラップする相互入組み領域３６内に位置している。相互入組み形ばねプローブ３４ａ、３４ｂが基板１６から分離されると、相互入組み形ばね接点２４は、両ばね３４ａ、３４ｂ間に形成される接点領域４０内で互いに近接した状態に維持される。次に、相互入組み形ばね接点対３４ａ、３４ｂは、両相互入組み形ばねプローブ３４ａ、３４ｂが、例えば試験を受けるデバイス４４の同じトレース４６に接触するように配置され、これにより高い信頼性が得られる。その上、各相互入組み形ばね３４ａ、３４ｂは多数のばね接点２４を有しているので、トレース４６との接触が増大すると同時に、多数の接点２４間の過熱または電流アーキングが最小になる。
【００２８】
図８は、ばね１４が基板１６から解放される前の、平行および対向単接点写真製版ばね１４を示す平面図である。相互入組み形ばね３４ａ、３４ｂについて前述したように、平行ばね１４は、多数ばねのばねチップ２４がデバイス４４の単一トレース４６と接触するようにして配置することもできる。その上、対向ばねプローブ１４は、ばねチップ２４がリリース領域１８を横切って基板１６から解放されると、ばねチップ２４が互いに近接して配置されるように互いにオーバーラップさせることができる。図９は、ばね１４が基板１６から解放された後の、平行および対向単接点写真製版ばね１４を示す平面図であり、ばね１４が集積回路デバイス４４上の単一パッド４７と接触している状態を示すものである。
【００２９】
図１０は、ショルダ５４から延びている接点５２を備えたショルダ接点形写真製版ばね５０を示す正面図である。図１１は、集積回路デバイス上のトレース４６と接触しているショルダ接点形写真製版ばね５０を示す部分側断面図である。図１２は、多ショルダ接点形写真製版ばね５０を示す斜視図である。一般に、単接点ばねプローブ１４は、単一の鋭いプローブチップ２４がしばしばトレース４６またはパッド４７上に存在する酸化物層内に突き刺さるので、集積回路デバイス２２上の導電性トレース４６との良好な物理的接触が得られる。しかしながら、薄くて比較的柔軟なトレース４６またはパッド４７を備えた半導体ウェーハ９２または集積回路デバイスの場合には、単一の長いプローブチップ２４が、トレース４６の深さを超えて、例えばＩＣ基板４８または他の回路中に突き刺さることもある。
【００３０】
ショルダ接点形写真製版ばね５０は１つ以上の接点５２並びにショルダ５４を有し、これにより接点５２が所望深さに突き刺さってトレース４６との良好な電気的接触が得られると同時に、ばね５０がデバイス４４またはウェーハ９２内に深く突き刺さり過ぎないように、ショルダ５４がこれを防止する。
【００３１】
プローブばね５０の幾何学的形状は写真製版スクリーニングおよびエッチングプロセスにより高度に制御できるので、ショルダ接点形写真製版ばね５０の詳細な幾何学的形状が容易に達成される。
【００３２】
改善されたプローブカード組立体 図１３はプローブカード組立体６０ａの断面図５８であり、複数の導電性プローブチップ６１ａ〜６１ｎが基板１６の低いプローブ表面６２ａ上に配置されているところを示すものである。可撓性を有する複数の導電性接続部６４ａ〜６４ｎが基板１６のコネクタ表面６２ｂ上に配置され、かつ各接続部が、対応する導電性接続部６６ａ〜６６ｎを介して複数の導電性ばねプローブチップ６１ａ〜６１ｎに接続されている。
【００３３】
基板１６は一般に中実板であり、好ましくは、セラミック、セラミックガラス、ガラスまたはシリコン等の低熱膨張係数（ｔｈｅｒｍａｌ ｃｏｅｆｆｉｃｉｅｎｔ ｏｆ ｅｘｐａｎｓｉｏｎ：ＴＣＥ）をもつ材料で作られる。導電性ばねプローブチップ６１ａ〜６１ｎは、プローブカード組立体６０ａおよび半導体ウェーハ９２が一緒に配置されるときに、プローブカード組立体６０と半導体ウェーハ９２との間に電気的接触を確立する。
【００３４】
ばねプローブチップ６１ａ〜６１ｎは、単接点ばね１４、相互入組み形ばね３４またはショルダ接点形ばね５０等の種々のチップ形状にすることができ、かつ一般に薄膜法またはＭＥＭＳ加工法を用いて基板１６上で製造され、低製造コスト、良く制御された均一性、非常に小さいパッドピッチ２０および大きいピンカウントを達成できる。
【００３５】
プローブチップ６１ａ〜６１ｎは、好ましくは基板１６内の金属化バイアス６６ａ〜６６ｎを介して、可撓性電気接続部６４ａ〜６４ｎに電気的に接続されている。複数の可撓性電気接続部６４ａ〜６４ｎの各々は、次に、一般に金属リングすなわちフレーム支持構造７０により所定位置に保持される印刷配線プローブカード６８に電気的に接続される。好ましくは金属化バイアス電気接続部６６ａ〜６６ｎ（例えば、アリゾナ州ＴｅｍｐａのＭｉｃｒｏ Ｓｕｂｓｔｒａｔｅ Ｃｏｒｐｏｒａｔｉｏｎにより製造されている）は、一般に、レーザまたは他の穿孔法を用いて基板１６に第１孔を穿孔することにより形成される。次に、これらの孔は、例えばめっきまたは押出し成形により、導電性材料が充填されるかめっきされる。導電性バイアス６６ａ〜６６ｎが形成された後、該バイアスは一般に、平らな円滑表面を得るため研摩される。
【００３６】
図１４はプローブカード組立体６０ａの部分拡大断面図７９であり、基板１６および印刷配線ボードプローブカード６８の全体に亘る段状ピッチおよび扇状の広がりを示すものである。プローブチップ６１ａ〜６１ｎは一般に、微小ばねピッチ２０で、基板のプローブ表面６２ａ上に配置される。好ましくは、次に、一般に基板ピッチ８１で配置される固定トレース部分１５が金属化バイアス６６ａ〜６６ｎへと扇状に広げられる。基板１６の上方コネクタ表面６２ｂ上に配置されかつバイアス６６ａ〜６６ｎに接続される導電性接続部６４ａ〜６４ｎは、一般に接続ピッチ８３で配置され、この接続ピッチ８３は、基板ピッチ８１と整合するように構成でき、または好ましくは、基板１６の上方コネクタ表面６２ｂ上で更に扇状に広げられる。
【００３７】
印刷配線ボードプローブカード６８の下面上の導電性パッド７７ａ〜７７ｎは、一般に、導電性パッド７７ａ〜７７ｎが基板１６の上方コネクタ表面６２ｂ上に位置する導電性接続部６４ａ〜６４ｎと整合するように、パッドピッチ８５で配置される。次に、好ましくは、導電性パッド７７ａ〜７７ｎが、一般にプローブカードピッチ８７で配置される導電性経路７８ａ〜７８ｎへと扇状に広げられる。印刷配線ボードプローブカード６８の上面上に配置されかつ導電性経路７８ａ〜７８ｎに接続された導電性接続部７２ａ〜７２ｎは、一般に、プローブカード接続ピッチ８９で配置される。このピッチ８９は、プローブカードピッチ８７と整合するように構成されるか、好ましくは、印刷配線ボードプローブカード６８の上面上で更に扇状に広げられる。プローブカード接続ピッチ８９は、好ましくは、導電性接続部７２ａ〜７２ｎが、一般に試験ヘッドピッチ９１で配置される、試験ヘッド上に位置する試験ヘッドコネクタ７４ａ〜７４ｎと整合するように選択される。
【００３８】
可撓性電気接続部６４ａ〜６４ｎは、約４〜１０ミルの順応性（コンプライアンス）が得られるように、一般に、プローブチップ６１ａ〜６１ｎより長いばね長さ２８を用いて製造される。幾つかの実施形態では、可撓性接続部６４ａ〜６４ｎは、一般に、前述のようにまたは米国特許第５，８４８，６８５号または第５，６１３，８６１号（これらの米国特許は本願に援用する）に開示されているように、写真製版ばねに従って作られる。
【００３９】
可撓性接続部６４ａ〜６４ｎは、例えばソルダまたは導電性エポキシにより永久的に、または例えば可撓性接続ばね６４ａ〜６４ｎのチップ２４と組み合わされる対応金属パッドにより非永久的に、印刷配線ボード（ｐｒｉｎｔｅｄ ｗｉｒｉｎｇ ｂｏａｒｄ：ＰＷＤ）プローブカード６８に接続される。次に、印刷配線ボードプローブカード６８は、一般に試験ヘッドピッチ９１で試験ヘッド７６上に配置される標準ポゴピン接触器７４ａ〜７４ｎに適したパッドピッチ８９で、パッド７２ａ〜７２ｎへと信号を扇状に広げる。
【００４０】
可撓性接続部６４ａ〜６４ｎは、好ましくは、例えば１．００ｍｍまたは１．２７ｍｍの配列ピッチ８３を有する領域配列内に配置される。前記配列ピッチは、印刷配線ボードプローブカード６８のめっきされた貫通孔（ｐｌａｔｅｄ ｔｈｒｏｕｇｈ−ｈｏｌｅｓ：ＰＴＨ）に合理的な密度（すなわち、プローブカードピッチ８７）を付与し、かつブラインド導電性バイアス７８ａ〜７８ｎを含む進歩した印刷配線ボードプローブカード６８に頼ることなく、印刷配線ボードプローブカード６８内の多数の層上で信号を扇状に広げることができる。
【００４１】
印刷配線ボードプローブカード６８の下面上の導電性パッド７７ａ〜７７ｎと接触する可撓性導電性接続部６４ａ〜６４ｎは、印刷配線ボードプローブカード６８と基板１６との間の電気的接続を維持する。一方、基板１６はＺ軸に沿って僅かに上下に移動できると同時にその中心の回りで傾動できる。可撓性接続部６４ａ〜６４ｎはまた、基板１６と、異なる熱膨張係数をもつ印刷配線ボードプローブカード６８との間（例えば低ＴＣＥ基板１６および比較的高いＴＣＥの印刷配線ボードプローブカード６８のような場合）の横方向順応性を与える。
【００４２】
或いは、基板１６は、膜バンプ接点６４ａ〜６４ｎを介して印刷配線ボードプローブカード６８に接続する膜プローブカードのような組立体で構成できる。プローブカード組立体の他の実施形態では、接続部６４ａ〜６４ｎは、別のコネクタ１３２（図１８）により構成され、或いは好ましくは、ペンシルバニア州、ＥｔｔｅｒｓのＦＣＩ Ｅｌｅｃｔｒｏｎｉｃｓから提供されるＭＥＧ−ＡｒｒａｙＴＭコネクタ１６２（図２４）により構成される。このコネクタ１６２では、コネクタ１３２、１６２の対向半部に配置されたボールグリッドソルダ配列が、基板１６上の一致する導電性パッドおよび印刷配線ボードプローブカード６８に半田付けされる。また、前記コネクタ１６２では、各導電性パッドは、コネクタ１３２、１６２の対向半部が、複数のばねプローブチップ６１ａ〜６１ｎの各々と、印刷配線ボードプローブカード６８の下面上の複数の導電性パッド７７ａ〜７７ｎの各々との間の複数の係合電気接続部を形成するように、領域配列パターン内に配置される。
【００４３】
集積回路デバイス４４のサイズおよび設計はますます小形化および複雑化しているので、ミニチュアばねプローブチップ６１ａ〜６１ｎにより与えられる微細ピッチ２０（図２）はますます重要になっている。また、集積回路４４および必要なプローブカード試験組立体の両者のミニチュア化により、集積回路４４と、多数のばねプローブ６１ａ〜６１ｎを含む基板との間の平面度の差異は厳格になっている。
【００４４】
プローブカード組立体６０ａは、一般的な集積回路試験プロービング環境において有効に作動するように、数千個のばねプローブチップ６１ａ〜６１ｎを含むことができる基板１６への電気的相互接続部を形成すると同時に、プローブカード組立体６０ａの充分な機械的支持体を形成する。プローブカード組立体６０ａは、非常に高いピンカウント、厳格なピッチまたは高い周波数を必要とする用途に容易に使用できる。その上、プローブカード組立体６０ａは、集積回路ダイ４４の中央領域へのアクセスを必要とする試験プローブ用途のために、集積回路デバイスの全てのトレース４６（図７）および入力および出力パッド４７（図７および図９）の電気的接点を形成することに容易に適合される。
【００４５】
図１３に示すように、プローブカード組立体６０ａは、一般にソーストリート（ｓａｗ ｓｔｒｅｅｔｓ）９４により分離された１つ以上の集積回路４４を有する半導体ウェーハ９２に関連して位置決めされる。Ｘ軸８０およびｙ軸８２は、一般に、半導体ウェーハ９２すなわちデバイス４４を横切るプローブカード組立体６０の位置を定める一方、Ｚ軸は、ウェーハ９２の表面とプローブカード組立体６０との間の垂直距離を定める。試験ヘッド７６およびプローブカード組立体６０ａに対する、試験を受けるウェーハ９２の位置は、Ｘ軸８０、Ｙ軸８２およびＺ軸８４並びにＺ軸８４の回りの回転位置（すなわちシータ）９０に対して正確に位置決めする必要がある。
【００４６】
しかしながら、ｘ軸回りの回転８６および／またはＹ軸回りの回転８８の僅かな偏差により、半導体ウェーハ９２およびプローブカード組立体が互いに僅かに平らでない場合に、プローブカード組立体が平らな半導体ウェーハ９２と接触できるようにすることはますます重要になっている。
【００４７】
図１３に示すプローブカード組立体ではプローブチップ６１ａ〜６１ｎが可撓性を有し、このため、基板１６と半導体ウェーハ９２との間の平面度順応性が得られる。その上、可撓性接続部６４ａ〜６４ｎ（これらは、可撓性導電性ばね１４、３４、５０でもあることが好ましい）は更に、基板１６と半導体ウェーハ９２との間の平面度順応性を与える。従って、プローブカード組立体６０ａは、基板１６と集積回路デバイス４４との間の平面度順応性（すなわち、例えばＸ軸回転８６および／またはＹ軸回転８８による）を与える。その上、プローブカード組立体６０ａはまた、基板１６（基板は一般に、セラミック、セラミックガラス、ガラスまたはシリコンからなる）と、印刷配線ボードプローブカード６８（該プローブカードは一般に、ガラスエポキシ材料からなる）との間の熱膨張係数（ｔｈｅｒｍａｌ ｃｏｅｆｆｉｃｉｅｎｔｓ ｏｆ ｅｘｐａｎｓｉｏｎ：ＴＣＥ）の差異にも順応する。
【００４８】
一般に小さいピッチ２０をもつプローブチップ６１ａ〜６１ｎからの信号トレースは、好ましくは、基板１６の表面６２ａ、６２ｂの一方または両方の表面上のルーチングトレースを使用して、一般に大きいピッチをもつ可撓性接続部６４ａ〜６４ｎへと扇状に広げられる。
【００４９】
可撓性接続部６４ａ〜６４ｎは、好ましくは、印刷配線ボードプローブカード６８上の標準パワーおよび接地パッドパターン（すなわち割当て）に一致する標準レイアウトパターン上に配置されることが好ましく、これにより、異なる集積回路デバイス４４に組み合わせるのに、同じ印刷配線ボードプローブカード６８を基板１６のレイアウトに使用することが可能になる。印刷配線ボードプローブカード６８は、種々の異なるデバイス４４を試験する場合に、特定化した基板に適合できるので、印刷配線ボードプローブカード６８の作動コストが低減される。
【００５０】
高周波出力のデカップリングを補助するため、サウスカロライナ州、Ｍｙｒｔｌｅ ＢｅａｃｈのＡＶＸ Ｃｏｒｐｏｒａｔｉｏｎから市販されているＬＩＣＡＴＭシリーズのコンデンサのようなコンデンサ１７２（図２４）を、基板１６の頂面６２ｂ上に取り付けるのが好ましい。或いは、平行板コンデンサを、基板１６内で、基準平面とルーチングトレース層の非使用領域上に形成された平面との間に形成することができる。基板１６がシリコンからなる実施形態の場合には、シリコン基板１６内に加工された一体拡散層の間に一体コンデンサ６７（例えば、一体バイパスコンデンサ）を形成するのが好ましい。
【００５１】
ウェーハチャックを基板に整合させるのに、一般にルックアップカメラおよびルックダウンカメラが使用され、これにより、プローブチップ２０が、半導体ウェーハ９２上に配置された試験を受けるデバイス４４上の接点パッド４７またはトレース４６に整合される。この整合は、一般に、ばねチップ２４を見るか、または基板１６上に印刷された整合マーク１２５を見ることにより達成される。
【００５２】
このようなカメラを用いないプローブカード組立体の場合には、基板１６は半透明または透明材料（例えば、ガラスセラミックまたはガラス）で形成するのが好ましく、これにより、試験作業者は、ビュー・スルー・ザ・トップ整合法（ｖｉｅｗ−ｔｈｒｏｕｇｈ−ｔｈｅ−ｔｏｐ ａｌｉｇｎｍｅｎｔ ｍｅｔｈｏｄｓ）を行うことができる。印刷配線ボードプローブカード６８には窓１６５（図２４）を形成し、一方、基板および／または試験を受けるウェーハ９２上には整合マーク１２５（図１７）、１８５（図２６）を設けるのが好ましい。この場合、試験作業者は、カメラまたは顕微鏡を用いて、窓を通して整合マーク１２５を見て、基板１６とウェーハ９２とを整合させることができる。
【００５３】
半導体ウェーハ９２の表面へのアクセスが必要とされると同時にプローブ接点が維持される用途（例えば、集積回路デバイス４４の開発時に電圧コントラスト電子ビームプロービングを行う場合）では、ＩＣ中心上の基板領域１６内に窓（図１７）を形成して、ダイ９２内の信号を観察すべくアクセスできるようにするのが好ましい。窓１２３は、ダイ縁部に沿って配置されたＩ／Ｏパッドを備えた集積回路デバイス４４に対して最高に機能し、ウェーハ９２上に配置された集積回路デバイス４４の直接プロービングを可能にする。一般に、別々の集積回路デバイス４４がパッケージにワイヤ結合される場合には、半導体ウェーハダイ９２は、最初にダイシングされ、次に試験されなくてはならない。
【００５４】
基板１６内に形成された開口（すなわち窓１２３）は、プローブカード組立体６０が所定位置に留められる、ＤＲＡＭ等のデバイスの現場電子ビーム補修に使用するのが好ましい。かくして、試験、補修および再試験は、ウェーハ９２を移動させることなく、同じステーションで行われる。
【００５５】
プローブカード組立体６０ａの構造は、プローブチップ６１ａ〜６１ｎと印刷配線ボードプローブカード６８の制御されたインピーダンス環境との間に非常に短い電気的距離を形成し、このため、プローブカード組立体６０ａを高周波用途に使用することが可能になる。基板１６の一方または両方の表面６２ａ、６２ｂ上のトレースのインピーダンス制御を行う必要がある実施形態では、１つ以上の導電性基準平面を、基板１６内で、トレースの上、下または上下両方に付加することができる。超高周波用途では、バイパス２６６（図３７）を用いて、規則的間隔で１つまたは２つの基準平面２６２ａ、２６２ｂ（図３７）に接続される交流接地基準トレースを基板１６に設け、シールドされた同軸通信ライン環境２６０を有効に形成することができる。
【００５６】
高順応性プローブ組立体
上記のように、プローブカード組立体構造６０は、印刷配線ボードプローブカード６８に対して、横のＸ、Ｙ方向並びにＺ軸８４に関する回転方向９０に、基板１６を固定支持する。
【００５７】
たわみ接続部６４ａ−６４ｎと同様にたわみスプリングプローブ６１ａ−６１ｎにより、プローブカードアッセンブリ６０と半導体ウェハ９２または装置４４間において何らかの平面コンプライアンスが提供されるが、プローブカードアッセンブリ６０のその他の好ましい実施態様により、さらに平面コンプライアンスが助長される。
【００５８】
プローブばね６１ａ−６１ｎは、しばしば、高密度接続ならびに極小ピッチ２０を提供するために、実質的な平面コンプライアンスが求められるプローブカードアプリケーションにおいては、非常に小さい必要があるため、プローブばね６１ａ−６１ｎにより単独で提供されるコンプライアンスはだけで、不十分な場合がある。このため、プローブカードアッセンブリ６０のある好ましい実施態様においては、プローブカードアッセンブリ６０により、試験中の半導体ウェハ９２に対する平面コンプライアンスを大きくするために、基板１６がその中央部の周りを旋回する（すなわちＸ軸の回転８６および／またはＹ軸の回転８８において可変する）。このようなアプリケーションでは、プローブカードアッセンブリ６０は、なお、基板１６の底面状に配置されるプローブばね接点６１ａ−６１ｎを半導体ウェハ９２に対し噛み合わせるために、Ｚ軸方向８４において、制御された下方向の力を働かせなければならない。
【００５９】
プローブカードアッセンブリ６０の多くの実施態様において、基板１６の中央領域１１９（第１７図）が、基板１６とプリント配線板プローブカード６８との電気的接続において使用されるため、基板１６は、基板１６の周辺部１２７（第１７図）沿いに支持される必要がある。
【００６０】
基板１６を中央部で旋回させるために、また、プローブ先端部６１ａ−１６ｎを噛み合わせるための力を提供するために、玉継手支点構造部を、基板支持構造部の後ろ側のプローブカードアッセンブリの中央部内に配置しても良い。但し、このような構造の場合、典型的に、しばしばプローブカードアッセンブリの中央部に存在する必要があるワイヤリードまたはその他の電気的接続を妨害することになる。さらに、このような可動継手では、典型的に、基板１６のθ回転９０に確実に制限を与えることはない。
【００６１】
第１５図は、ブリッジと板バネにより吊るされるプローブカードアッセンブリ６０ｂの第一部分断面図９５ａである。第１６図は、第１５図で示される、ブリッジと板バネにより吊るされるプローブカードアッセンブリ６０ｂの第二部分断面図９６ｂであり、これによりプローブカーＤ０アッセンブリ６０ｂと非共平面であり得る半導体ウェハ９２上の一つ以上の集積回路装置４４との平面コンプライアンスが提供される。第１７図は、ブリッジとスプリングプローブカード吊り下げアッセンブリ６０ｂの主要コンポーネント類の部分拡大組立て図１２４である。
【００６２】
板バネ９８は、ブリッジ構造部１００を介して基板１６に接続する。板バネ９８およびブリッジ構造部１００により、基板１６の旋回の自由が与えられ（すなわち僅かなＸ軸回転８６とＹ軸回転）、Ｚ方向８４、Ｘ方向８０、Ｙ方向８２およびＺ軸回転（θ）９０方向における制御された動きとなる。好ましい実施態様では、予荷重アッセンブリ１２１（第１５図）が、初期平面と基板１６のＺ位置をプリント基板プローブカード６８ｂに関し正確に設定するための、また板バネ９８の予荷重の力を設定するための手段として使用される。例えば、第１５図ならびに第１６図で示される実施態様においては、予荷重アッセンブリ１２１に、ブリッジのシム１２２に関連して使用される留め具１１８が含まれる。別の実施態様では、予荷重アッセンブリ１２１に、構成ねじアッセンブリまたはその他のスタンドオフ１１８を含み得る。
【００６３】
第１５図ならびに第１６図で示されるように、板バネ９９の外縁は、取付け枠１０７により、その外側の縁沿いに、プリント基板プローブカード６８に対し固定される。板バネ９８の中央部は、一つ以上の留め具１０８と、上部ブリッジスペーサ１０４と、下部ブリッジスペーサ１０６により、ブリッジ１００に接続される。ブリッジ予荷重シム１１０は、好ましくは、板バネ９８とブリッジ１００までのＺ距離を変更するために追加され、これによりブリッジ１００上の板バネ９８により加えられる下方向の力である予荷重が変化する。ブリッジ１００により、支持部は、中央部から角部に移り、複数（典型的には３本以上）のブリッジの脚部１０２により基板１６に接続する。ブリッジの足１０２は、プリント基板プローブカード６８内で画定される開口部１１１を通って突出しており、接着剤または機械接続部１１２などにより、基板１６に固定される。
【００６４】
板バネ９８は、典型的には、ステンレス鋼あるいはばね鋼のシートから作製され、典型的には、化学的なエッチング法によりパターンが作られる。下方向の力は、ばねの剛性とばねスペーサ１０４ならびに１０６の直径、さらに板バネ９８の大きさの関数である。
【００６５】
第１６図で示される板バネ９８の形状は十字形状であるが、別の幾何学的形状を使用して、下方向の力や傾斜自由性、ならびにＸ、Ｙ、θ移動抵抗を提供し得る。例えば、十字型をしている板バネ９８には、あらゆる数のウィング９９を含み得る。また、ウィング９９は、外側の縁から中央に向けて移動するために幅に変化を持たせた非対称形とし得る。さらに、板バネ９８の外側の縁は、板バネ９８の安定性をさらに高めるために、リング内に接続し得る。
【００６６】
ブリッジ１００およびスペーサ１０４ならびに１０６は、可動構造部６０ｂの質量を最小限に抑えるために、アルミニウムまたはチタニウムなどの軽くて頑丈な金属から構成される。
【００６７】
基板１６は、典型的には、エポキシなどの接着剤１１２またははんだを用いて、ブリッジ１００の脚部１０２に取り付けられる。基板に交換性が求められる場合、第１８図で示されるような脱着可能な接続部１３０が使用できる。
【００６８】
基板１６の底部６２ａ上においては、好ましくは、基板１６が試験中のウェハ９２に接触しないように、底部スタンドオフ１１４を使用する。下部スタンドオフ１１４は、試験中の半導体ウェハ９２に損傷を与えないために、好ましくは、ポリイミドなど、比較的柔らかい金属から作られる。さらに、半導体ウェハ９２内の能動回路４４へのさらなる損傷を回避するために、スタンドオフ１１４を、好ましくは、プローブカードアッセンブリ６０が半導体ウェハ９２上の装置４４と心合せされるときに、スタンドオフが半導体ウェハ９２上の能動素子４４または試験構造部が存在しないのこ道９４（第１３図）に心合せされるように配置される。また、下部スタンドオフ１１４の高さは、好ましくは、スプリングプローブ６１ａ−６１ｎの最大圧縮に制限が加えられることにより、スプリングプローブ６１ａ−６１ｎへの損傷が妨げられるように選択される。
【００６９】
基板１６の上面６２ｂ上には、好ましくは、頂部可撓電気接続部６４ａ−６４ｎへの損傷を回避するために、同様に上部スタンドオフ１１６が使用される。上部スタンドオフ１１６は、好ましくは、レクサンＴＭやシリコンまたはプラスチックなどの中くらいの固さの絶縁材から作られる。
【００７０】
第１５図、第１６図ならびに第１７図で示される好ましい実施態様では、調製可能なブリッジねじ１１８およびブリッジシム１２２を使用して、基板１６の初期平面を設定するとともに、可撓接続部６４ａ−６４ｎが伸張しすぎにより損傷を受けないように、基板１６に対し下方向の止まりが提供される。
【００７１】
プリント基板プローブカード６８ｂは、典型的には、比較的柔らかい材料（例えばガラスエポキシなど）から作られるため、繰返し接触が行われるなかで、調製ねじ１１８の先端がプリント基板プローブカード６８ｂ内に沈み込まないように、好ましくは、防衛パッド１２０が、調製ねじ１１８の下の、プローブカード６８ｂ上に配置される。留め具シム１２２も、また、基板１６とプリント基板プローブカード６８ｂ間の初期距離ならびに平面性が正確に設定されるように、好ましくは、調整ねじ１１８が使用される。
【００７２】
予荷重シム１１０は、好ましくは、板バネ９８によりブリッジ１００上に加えられる下方向の力の初期予荷重を制御するために使用される。設定される予荷重により、基板１６の振動が回避され、基板１６と試験中の半導体ウェハ９２との接触特性が改善される。
【００７３】
第１８図は、プリント基板プローブカードの基板６８ｂに取り外し可能に接続され、スプリングプローブ基板１６がブリッジ構造部１００に取り外し可能に接続される中間姉妹カード１３４を有する、別のブリッジとばねにより吊り下げられるプローブカードアッセンブリ６０ｃの第一部分断面図である。第１９図は、第１８図で示される別のブリッジとばねにより吊り下げられるプローブカードアッセンブリ６０ｃの第二部分断面図であり、これにより、元々はプローブカードアッセンブリ６０ｃと非共平面である、半導体ウェハ９２上に集積される１個以上の回路装置との平面コンプライアンスが提供される。
【００７４】
基板１６の交換用に、好ましくは、分離可能コネクタ１３２が使用される。基板取付け留め具１３０（例えばねじ等を指すが、それに限られるものではない）は、好ましくは、ブリッジの脚部１２８を越えて延在し、それによりブリッジ１００が、基板１６の上面６２ｂに取り付けられる基板の支柱に取り外し可能に接続される。
【００７５】
プローブカードアッセンブリ６０の一実施態様では、好ましい分離可能なコネクタ１３２は、ペンシルヴァニア州エターズにあるＦＣＩエレクトロニクスにより製造されるＭＥＧ−ＡｒｒａｙＴＭコネクタである。分離可能コネクタ１３２の片側は、典型的には、プリント基板プロードカード６８にはんだ付けされ、相手側は、典型的に姉妹カード１３４にはんだ付けされ、これにより姉妹カード１３４が取り外し可能にプリント基板プローブカード６８ｂから接続され、多数の信頼性の高い電気接続部が提供される。姉妹カード１３４は、好ましくは、さらに、典型的なピッチが可撓接続部６４ａ−６４ｎの場合の約１ｍｍから分離可能コネクタ１３２の場合の１．２７ｍｍまでの、電気接続部のファンアウトが提供される。
【００７６】
第２０図は、ワイヤとばね支柱により吊り下げられるプローブカードアッセンブリ６０ｄの断面図１３６である。複数のスチールワイヤ（例えば典型的には３本以上）により、基板１６のＺ移動８４が可能であり、プリント基板プローブカード６８ｃにはんだ付けされるか、あるいはエポキシ剤により接着されるばね支柱枠１４０には、典型的には、下Ｚ方向力を提供すると共に、走行を制限するために好ましくは使用される１本以上のばね支柱１４１が含まれる。
第２１図は、分離可能コネクタ１３２により脱着可能にプリント基板プローブカード６８に接続される中間姉妹カード１３４を有する、吊り下げプローブカードアッセンブリ６０ｅの断面図１４２である。可撓接続部６４ａ−６４ｎには、好ましくは、ばね１４、３４、５０が作られ、プリント基板プローブカード６８ならびにプリント基板プローブカード６８と姉妹カード１３４とを接続する機械接続部の両所が設けられる。プローブカードアッセンブリ６０ｅでは、可撓接続部６４ａ−６４ｎは、はんだまたは導電エポキシのいずれかを用いて、姉妹カード１３４上の導電パッド１４３ａ−１４３ｎに永久的に接続される。可撓接続部６４ａ−６４ｎは、好ましくは、２〜１０ミルの範囲で圧縮された時に、すべての底部プローブばね６１ａ−６１ｎが完全に圧縮されるのに求められる力より大きな総合力を提供する設計である。また、可撓接続部６４ａ−６４ｎは、好ましくは、可撓接続部６４ａ−６４ｎが圧縮されることにより基板１６がＸ、Ｙまたはθ方向に移動しないような配置である。
【００７７】
姉妹カード１３４に関し基板１６の最大Ｚ走行を制限するために、好ましくは、上部基板スタンドオフ１１６が使用され、これにより可撓接続部６４ａ−６４ｎの保護を行う。上部スタンドオフ１１６は、また、好ましくは、基板１６を姉妹カード１３４から遠ざけ、それにより動作中の基板の振動ならびにびびりを軽減するために、可撓接続部６４ａ−６４ｎ上に僅かな予荷重が存在するように、調製可能である。また、基板１６の振動、揺動またはびびりを防止するために、好ましくは、基板１６と姉妹カード１４との間に減衰材１４５（例えばゲルなど）を一箇所以上配置し得る。
【００７８】
分離可能コネクタ１３２（例えばＦＣＩコネクタ１３２など）は、好ましくは、姉妹カード１３４とプリント基板プローブカード６８との平面コンプライアンスが提供されるように、寛大な相手共平面要求を有する。また、好ましくは、姉妹カード１３４とプリント基板プローブカード６８との間に、機械調整機構１４９（例えば留め具１６６やスペーサ１６４、ナット１６８およびシム１７０（第２４図）などであるが、これらに限られるものではない）を使用し得る。
【００７９】
第２２図は、プローブスプリング基板１６が分離可能列コネクタ１４７を介してプリント基板プローブカード６８に取り付けられる、プローブカードアッセンブリ６０ｆの断面図１４６である。プローブカードアッセンブリ６０ｆは、基板１６と試験中の半導体ウェハ９２間の僅かな非平面性がスプリングプローブ６１ａ−６１ｎにより吸収されうる、小型の基板１６に適している。
【００８０】
第２３図は、ナノスプリング基板１６が大きな格子列（ＬＧＡ）挿入コネクタ１５０によりプリント基板プローブカード基板６８に取り付けられる、ポゴワイヤ吊り下げプローブカードアッセンブリ６０ｇの断面図１４８である。一実施態様では、ＬＧＡ挿入コネクタ１５０は、ペンシルヴァニア州ハリスバーグにあるＡＭＰ．社が製造するＡＭＰＩＦＬＥＸＴＭコネクタである。別の実施態様では、挿入コネクタ１５０は、ウィスコンシン州ユークレアにあるＷ．Ｌ．ゴア・アンド・アソシエーツ社が製造するＧＯＲＥＭＡＴＥＴＭである。別の実施態様では、プリント基板プローブカード６８上で対向するポゴピン１５２を基板１６上の電気接続部６６ａ−６６ｎに接続するために、ポゴピン挿入器１５０が使用される。基板１６は、複数のスチール製のポゴ吊り下げワイヤ１５４により保持されるが、このワイヤは、僅かに上向きの力を提供し、挿入コネクタ１５０を保持するために、好ましくは、バイアスされ、アッセンブリ６０ｇの振動ならびにびびりを防止する。
小試験面積プローブアッセンブリ。第２４図は、主要プリント基板プローブカード６８と、小面積スプリングプローブ基板１６に取り付けられる姉妹カード１３４との間に、一ヶ所以上において配置される列コネクタを有する、小試験面積プローブアッセンブリ６０ｈの断面図である。
【００８１】
上記で述べられるプローブカードアッセンブリ６０の多くによりプローブスプリング基板１６に対し大きな平面コンプライアンスが提供されるのに対し、幾つかのプローブカードアッセンブリは、試験中の装置に比較的小さな表面積が含まれるアプリケーションにおいて使用される。例えば、少数の集積回路４４（例えば２個のＩＣなど）を含むウェハ９２の場合、相手基板１６の大きさもまた、比較的小さくなり得る（例えば２ｃｍ２未満など）。
【００８２】
このような実施態様では、そのため、基板１６の試験中のウェハ９２に対する平面性は、表面積が広い場合より重大性が薄らぎ、プローブスプリング６１ａ−６１ｎにより単独で提供されるコンプライアンスは、しばしば、試験環境における補償において十分である。プローブスプリング６１ａ−６１ｎにより提供されるコンプライアンスは、従来的なニードルスプリングと比べて比較的小さく、このようなアプリケーションは、写真石板法またはＭＥＭＳにより形成されるスプリングプローブ６１ａ−６１ｎを有するプローブカードアッセンブリ６０に好適である。
【００８３】
プローブカードアッセンブリ６０ｈは、そのため、本質的に複雑ではなく、典型的には多層プローブカードアッセンブリ設計よりもさらに入手可能である。基板１６のコストは、基板１６の表面積に大きく左右されるため、小型の基板１６の場合、プローブカードアッセンブリ６０ｈのコストが軽減される。
【００８４】
プローブスプリング６１ａ−６１ｎは、上記で説明されるとおり、硬い基板１６の下表面６２ａ上に、薄膜またはＭＥＭＳ加工法のいずれかにより作製される。プローブスプリング６１ａ−６１ｎからの信号は、基板１６の上面６２ｂに配置される金属パッド１８２、１８４、１８６（第２６図）の列に、一方または両方の表面６２ａ、６２ｂと導電通路６６ａ−６６ｎ上のメタルトレースを使い、基板１６を通りファンアウトされる。頂部パッドは、共通のマイクロボールグリッドはんだ列パッドにより、０．５ｍｍなどの列ピッチにおいて姉妹カード１３４に接続される。姉妹カード１３４は、さらに、列のピッチを増大しながらパッドに延び、姉妹カード１３４の対向する表面上のピッチは約０．０５０インチである。ペンシルヴァニア州エターズにあるＦＣＩエレクトロニクス社が製造するＭＥＧ−ＡｒｒａｙＴＭコネクタなどの面積列コネクタ１６２を使用して、０．０５０インチピッチパッド列をプリント基板プローブカード６８に接続する。低インピーダンス電力のフィルタリングを防止するために、サウスカロライナ州マートルビーチにあるＡＶＸ社が製造するＬＩＣＡＴＭコンデンサなどの電力バイパスコンデンサ１２７を、好ましくは、マイクロＢＧＡパッド１８２、１８４、１８６の近くにおいて、姉妹カード１３４に追加する。
【００８５】
小試験面積プローブカードアッセンブリ６０ｈには、好ましくは、プリント基板プローブカード基板６８と姉妹カード１３４とをつなげるための機械接続手段が含まれる。第２４図で示されるプローブカードアッセンブリ６０ｈの実施態様では、一個以上のスペーサ１６４ならびに間隔シム１７０により、姉妹カード１３４とプリント基板プローブカード基板６８との制御された分離距離ならびに心合せが提供され、一個以上の留め具１６６とナットにより、機械取付け手段が提供される。スペーサ１６４と、シム１７０、留め具１６６およびナット１６８の組合せは第２４図で示されているが、小試験面積プローブカードアッセンブリ６０ｈの別の実施態様では、ばねつき留め具や接着剤による隔離またはその他の取付けハードウェハの組合せなど、これらに限られることなく、姉妹カード１３４とプリント基板プローブカード基板６８を結びつけるためのあらゆる手段の組合せを使用し得る。
【００８６】
下部基板スタンドオフ１１４は、典型的にはその他の基板１６上の機能部よりも背が高く（スプリングの先端部６１ａ−６１ｎを除く）、好ましくは試験中の半導体ウェハ９２上の、のこ道９４に一致させ、それにより試験中のウェハ９２が基板１６内にクラッシュするのを防止し、半導体ウェハ９２の能動領域への損傷を回避するために、好ましくは基板１６の下部表面６２ａ上に配置される。
【００８７】
第２４図で示されるように、基板１６には、好ましくはアクセス用の窓１２３（第１７図）が含まれ、姉妹カード１３４にもまた好ましくは姉妹カードアクセス穴１６３が含まれるとともに、プリント基板プローブカード６８には、半導体ウェハ９２へのアクセスが提供され、プローブカードアッセンブリ６０ｈがウェハ９２上に位置決めされるように、好ましくは、プローブカードアクセス穴１６５が含まれる（例えば目視心合せ用あるいは電子ビーム探査用など）。アクセス穴１２３、１６３、１６５は、好ましくは、プローブカードアッセンブリ６０の何れにおいても使用され得る。
【００８８】
第２５図は、複数のマイクロボール格子列スプリングプローブコネクタチップ基板１６がレイアウトされる、基板ウェハ１７４の上面図である。小さな表面積１７４を有するスプリングプローブ基板１６の場合、幾つかのスプリングプローブコネクタチップ基板１６は、典型的には、単一ウェハ１７４から作製される。例えば、第２５図で示されるように、標準的な４インチ丸開始ウェハ１７４上には、幅１７６×長さ１７８（例えば１４ｍｍ２）の広さを最大で２４箇所確立し得る。また、別の基板（例えば１６ａ、１６ｂ）は、開始ウェハ１７５を横断して作製し得るため、マスキングコストや化工費用など、別のスプリングプローブ基板１６の生産コスト（多大になり得る）が分担される。このため、別の基板１６ａ、１６ｂを開発するためのコストは非常に軽減され得る（例えば１０以上のファクタ分など）。
【００８９】
第２６図は、１４ｍｍ２スプリングプローブコネクタチップ（ＮＳＣＣ）１６ｂ用の単一０．５ｍｍピッチマイクロボール格子列１８０の上面図である。マイクロＢＧＡパッド１８２、１８４、１８６は、好ましくは、標準ピッチ（例えば０．５ｍｍ）で取り付けられる。パッド１８２の外側５列と中央パッド１８４により、３４１ヶ所の信号接続部が提供され、内側の２列１８６により、９６ヶ所の専用電力および接地接続部が提供される。スプリングプローブ６１ａ−６１ｎへの経路追跡をカスタマイズすることにより、試験中の集積回路４４に見合った固有の電力／接地スプリング位置が、経路用の単相によりもたらされる。
【００９０】
試験中の装置４４の能動素子４４に損傷を与えないため、スタンドオフ１４４は、好ましくは、けがきレーン９４など、ウェハ９２の非能動領域に適した位置に配置される。また、好ましくは、心合せマーク１８５が、基板ウェハ１７４上に、一ヶ所以上において配置される。プローブカードアッセンブリ６０の生産コストならびに応答時間は、マイクロＢＧＡパッド列１８０のフットプリントや姉妹カード１３４ならびにプリント基板プローブカード６８を標準化することにより、大きく改善される。マイクロＢＧＡパッド列１８０ならびに基板上に配置されるパッド用の電力／接地パッド割当て部１６、１３４、６８を標準化することにより、基板１７４内における通路６６ａ−６６ｎのパターンが標準化される。
【００９１】
プローブのその他のコンポーネント類を標準化することにより、プリント基板プローブカード６８（および幾つかの実施態様においては姉妹カード１３４）を、基板１６の経路付けのみがカスタマイズされる、別の基板１６ならびに集積回路装置４４において使用される。また、通路６６ａ−６６ｎの標準化パターンを有する開始基板１７４（第２５図）を使用することにより、多数の開始基板１７４が注文、保管、使用されることになり、このため開始基板１７４のコストが軽減され、しばしば開始基板１７４を取得するためのリードタイムが短縮される。
別のプローブスプリングのアプリケーション。マサチューセッツ州マンスフィールドにあるテキサス・インストルメンツ社が製造するＤｉｅＭａｔｅＴＭバーンインソケットやカリフォルニア州フレモントにあるアエア・テスト社から入手可能なＤｉｅＴＭＰａｋバーンインソケット用などベアーダイバーンインソケットにおいて、写真石板またはＭＥＭＳスプリングプローブ６１、１４、３４、５０を、代わりに使用し得る。縁の周りで基板１６に接触するベアーダイバーンインソケットの場合、プローブスプリング６１のスプリングとファンアウト金属被覆は、基板１６の一面（例えばプローブ面６２ａ）においてのみ必要とされる。必要とされるファンアウトは、基板１６の縁にあるパッドに経路付けされる必要があるＩ／Ｏ信号の数に基づき、基板１６の大きさを決定するために使用される。また、上記で述べるように、基板１６の通路６６は、Ｉ／Ｏ信号を基板１６の対面６２ｂ上のパッド列に経路付けするために使用可能であり、これにより基板はより小さくなり、結果的に製作費用が軽減されることになる。
タイルプローブアッセンブリ。第２７図は、プローブストリップ長さ１９８とプローブストリップ幅２００とを有するタイルプローブストリップの平面図１９０である。タイルプローブストリップ１９２には複数のプローブストリップ接触領域１９４ａ−１９４ｎがあり、それぞれ複数のスプリングプローブ６１ａ−６１ｎを有している。また、開示されている実施態様では、スプリングプローブ６１ａ−６１ｎは、縦方向に心合せされたプローブ領域１９６ａ、１９６ｂ内に配置される。一つ以上のタイルプローブストリップ１９２をプローブカードアッセンブリにおいて使用することにより、半導体ウェハ９２の隣接する集積回路装置現場４４の試験を行うためなど、複数の集積回路装置４４と電気的に同時に接触可能となる。複数のプローブストリップ接触領域１９４ａ−１９４ｎは、好ましくは、ウェハ９２上において対称的な複数の集積回路装置４４と心合せされるように、タイルプローブストリップ１９２に沿って、対称的に配置される。
【００９２】
また、スプリングプローブ６１ａ−６１ｎを有するタイルプローブストリップ１９２には、典型的には、電気通路６６ａ−６６ｎと電気接続部６４ａ−６４ｎ（第１図、第１７図、第２１図）が含まれ、これにより、スプリングプローブ６１ａ−６１ｎが典型的に試験中の特定の装置４４に見合う配置となり、プローブストリップ１９２に標準電気通路６６ａ−６６ｎおよび電気接続部列６４ａ−６４ｎが含まれることになる。例えば、第２８図および第２９図で示されるプローブカードアッセンブリ２０２では、各タイルプローブストリップ１９２に、はんだ接続による標準ボール格子列１６０が含まれる。このため、タイルプローブストリップ１９２の好ましい実施態様においては、試験中の特定の装置４４に見合った配置のスプリングプローブ６１ａ−６１ｎが含まれるため、タイルプローブストリップ１９２は、標準化姉妹カード２０４および／または標準化中間コネクタ（例えば分離可能コネクタ１３２など）に取付け可能であり、そのためタイルプローブアッセンブリ２０２を生産するための技術工学的な開発コストが最小限に抑えられる。
【００９３】
第２８図は、電導性通路２０５の列２０７（第２９図）を含む支持基板２０４に取り付けられる複数のタイルプローブストリップから構成されるタイルプローブヘッド２０２の部分下面図である。第２９図は、半導体ウェハ９２上に配置される複数の集積回路装置４４に接触するために使用される、プローブカードに取り付けられる複数のタイルプローブストリップ１９２の側面図である。タイルプローブヘッド２０２は、典型的には、半導体ウェハ９２上に配置される複数の集積回路装置４４と接触するために使用される。複数のタイルプローブストリップ１９２は、対称的なウェハ９２上の複数の集積回路装置４４と心合せされるように、好ましくは、基板２０４を対称的に横断する配置である。
【００９４】
基板２０４は、好ましくは、熱膨張係数（ＴＣＥ）が低く、好ましくは、シリコンに見合う程度である。また、基板２０４は、典型的には、多数の信号トレース４６を基板２０４の対面２０９ｂ上のコネクタにファンアウトする。一実施態様においては、基板２０４はシリコンウェハであり、通路２０５ａ−２０５ｎ（例えば０．０５６インチピッチで配置されるなど）が含まれるとともに、一方または両方の基板表面２０９ａ、２０９ｂ上に薄膜経路４６が形成される。
【００９５】
第２８図ならびに第２９図で示されるタイルプローブヘッド２０２の場合、タイルプローブストリップ１９２には、試験中の装置４４の反対側（例えば集積回路装置現場４４の右および左側など）に配置されるパッド４７を有する集積回路装置４４上のパッド４７の列に接触するために使用されるプローブスプリング６１群が含まれる。開示されているタイルプローブヘッド２０２では、プローブストリップ１９２は、プローブストリップ１９２の一つが、典型的には、一回路装置現場４４の右側に接触するように（例えば第２７図のプローブ接触領域１９６ａを使うなどして）、かてて加えて近くの回路装置現場４４の左側に接触するように （例えば第２７図のプローブ接触領域１９６ｂを使うなどして）配置される。第２８図で示される実施態様では、このため、複数のタイルプローブストリップ１９２と複数の集積回路装置４４間が同時に接触することになり、これにより隣接するタイルプローブストリップ１９２間に十分な公差が生まれ、タイルプローブストリップ１９２の側縁は、好ましくも、集積回路装置現場４４の、のこ道上に配置され得る。例えば、隣接するウェハ９２上の装置４４を結ぶのこ道９４は、一般に、４〜８ミル位数幅とし得るため、タイルプローブカードアッセンブリ２０２内のタイルプローブストリップ１９２間の隙間は類似する幅になる。
【００９６】
別のタイルプローブヘッドアッセンブリ２０２の実施態様では、すべての集積回路現場４４用のパッド４７が、単一プローブストリップ１９２からのプローブにより接触され得る。
バーンイン構造部。第３０図は、複数の集積回路装置４４を暫定的にバーンインボード２１２に接続させるためのバーンイン構造部２１０の部分断面図である。プローブスプリング列（すなわちナノスプリング）接触器チップ（ＮＳＣＣ）２１４は、複数の集積回路装置４４と外部バーンイン回路構成（非表示）間の電気的な接続を提供するマイクロボール格子列２１６によるなどして、バーンインボード２１２に取り付けられる。ボードの真空ポート２１８は、好ましくは、バーンインボード２１２内に画定され、接触器チップ真空ポート２２０は、好ましくは、ＮＳＣＣ基板内に画定されるため、ボード真空ポート２１８は、総体的に接触器チップ真空ポート２２０に心合せされる（例えば、ボード真空ポート２１８を介して加えられる真空引きは、総体的に心合わせられる接触器チップ真空ポート２２０にも加えられるなど）。気密部２２２（例えばエポキシなど）は、好ましくは、マイクロＢＧＡボール列２１６を介して加えられた真空引きの損失を防止するために、各ナノスプリング接触器チップ２１４の縁の周りに分配される。
【００９７】
集積回路装置４４は、初期において、ナノスプリング接触器チップ２１４上に配置されるため（例えば「ピックアンドプレイス」機など）、バーンインボード２１２上のボード真空ポート２１８およびナノスプリング接触器チップ２１４上の総体的に心合わせられる接触器チップ真空ポート２２０に作用する真空引きにより、配置されている集積回路装置４４がその配置位置から移動するのが防止される。
【００９８】
すべての集積回路装置４４が対応する接触器チップ２１４上に配置されると、集積回路装置４４をバーンイン操作中に適所で保持するために、好ましくは、集積回路装置４４と接触する形でクランプ板２２４が配置される。また、クランプ板２２４とバーンインボード２１２に平面公差を与えるために、試験中の集積回路装置４４上に押し上げるためのスプリングパッド２２６を、それぞれ使用し得る。バーンイン構造部２１０には、好ましくは、クランプ板２２４が集積回路装置４４に接触する形で配置されると、クランプ板２２４がバーンインボード２１２に取り付き、同時に動作している真空引きをオフにするような、クランプ板２２４を保持するための手段２１７が含まれる。
改良スプリングプローブにおける保護塗装工程。上記で述べられるように、スプリングプローブ６１により、ハイピッチでピンのカウント性が高いうえ、さらに可撓性を有するという利点が提供されるため、これらは、幅広いアプリケーションにおいて使用し得る。但し、これらの典型的な小型スプリングプローブ６１を使って、半導体ウェハ９２などに取り付けられる集積回路装置４４の、しばしば酸化物層を含むトレース４６と接触する場合、スプリングプローブ６１は、しばしば、酸化物層を通り抜けたうえで金属トレース部または導電パッドと十分な電気的接触を確立するように求められる。またスプリングプローブ６１は、しばしば頻繁に使用されるため、小さくて保護策が施されていないスプリングプローブの先端部２４は、磨耗し得る。このため、プローブスプリング６１の接触先端部２４に、導電磨耗塗装を施すことが得策となるが、このような保護塗装においては、スプリング先端部２４の両全面を覆う必要がある。
【００９９】
上記で述べられるように、プローブスプリング６１は、プラズマ化学蒸着工程ならびに写真石版工程により形成されるが、これは米国特許第５，８４８，６８５号ならびに同第５，６１３，８６１号で開示されるように、導電材料の連続層が基板に形成され、非平面スプリングがその後形成される。このような工程では、しかしながら、蒸着工程中に施される保護塗装により、実質的に、形成された非平面プローブスプリングのすべての面に連続的にコーティングを施すことは無理である。
【０１００】
プローブスプリング６１は、解放後、基板の表面に対し平面ではない。このため、保護塗装は、スプリング６１が解放層１８から解放された後で施される。第３１図は、一個以上の非平面プローブスプリング６１を有するスプリングプローブアッセンブリ基板１６のプローブ表面に保護塗装２３２が施される、スプリングプローブアッセンブリ塗装工程の第一段階２３０を示す図である。スプリングプローブアッセンブリ塗装工程により、非平面プローブスプリング６１上の保護層が形成される。塗装工程は、幅広い非平面構造部に対し使用し得るが、特に、薄膜およびＭＥＭＳプローブスプリング接触部６１の処理において有益である。第３１図において、導電保護塗装が施されるのは、好ましくは、窒化チタン、ロジウム、タングステンまたはニッケルなど、固めの導電材料である。また、導電保護塗装が施されるのは、好ましくは、不活性材料であり、このため、スプリングプローブ６１のプローブ先端部２４に対し潤滑特性を提供するため（すなわち摩擦係数が低い）、試験中の装置とスプリングプローブ６１の両者における磨耗が最低限に抑えられる。
【０１０１】
保護塗装２３３が基板１６およびプローブ６１に施されると２３２、基板１６の露出表面６２上の平面および非平面領域の両者が保護塗装２３３により覆われる。スプリングプローブ１６は塗装段階２３０中に保護塗装２３３により覆われ、基板面のすべてのトレースは、共に、導電塗装が施された部分２３３から電気的に短絡される。導電塗装部２３３は、このため、異なるプローブスプリング６１とその各トレース間の電気的分離を回復させるために、パターン化されるか、あるいは部分的に取り除かれる必要がある。選択的に導電塗装部をエッチングにより取り除くためには、従来のフォトマスキング工程が、典型的にはほとんどの集積回路処理において使用されるが、このようなフォトマスキング工程は、平面構造物に対して使用される。
【０１０２】
第３２図は、フォトレジスト材料２４０（例えば深さ約１０ミクロン）が、好ましくはディッピングスタンドオフ２３８（例えば高さ約３０ミクロン）を有する第二基板２３６に塗布される、スプリングプローブアッセンブリ塗装工程の第二段階２３４を示す図である。フォトレジスト材料２４０は、プローブスプリングの非平面部に形成される保護層２３３を保護するために使用される。第３３図は、塗装されたスプリングプローブアッセンブリを部分的に、制御可能に第二基板２３６のフォトレジスト材料２４０内に浸漬する２４２、スプリングプローブアッセンブリ塗装工程の第三段階を示す図である。塗布されるフォトレジスト材料２４０の深さが、結局のところ、残りの保護と層部２３３を制御するものであり、基板１６はフォトレジスト材料２４０内において、典型的には第二基板２３６のフォトレジスト材料２４０の塗布深さとディッピングスタンドオフ２０の高さが制御される、要求される深さまで下降される。塗布深さは、基板１６のフォトレジスト材料２４０内への移動を制御するために、処理装置の軸運動を制御するなどして、オペレータにより代わりに制御され得る。
【０１０３】
第３４図は、塗装され、部分的に浸漬されたスプリングプローブアッセンブリが、第二基板１６からフォトレジスト材料から外され２４６、穏やかに焼成され、保護的に２３３塗装されたプローブスプリング６１が焼成されたフォトレジスト層２４８に覆われたまま残される、スプリングプローブアッセンブリ塗装工程の第四段階を示す図である。第３５図は、塗装され、浸漬されたスプリングプローブアッセンブリ１６、６１にエッチングが施され２５０、それにより保護塗装２３３が基板１６の一部（すなわち基板のフィールド領域）および焼成されたフォトレジスト層２４８内に含まれる非浸漬プローブスプリング６１から剥がされる、スプリングプローブアッセンブリ塗装工程の第五段階を示す図である。第３６図は、フォトレジスト層２４８がフォトレジスト層２４８内に含まれていたプローブスプリング６１の一部から剥がされ、その結果保護塗装部２３３が暴露される、スプリングプローブアッセンブリ塗装工程の第六段階を示す図である。
【０１０４】
このため、非平面プローブ塗装工程により、プローブスプリングの先端部２４に保護塗装が施され、基板表面１６と、スプリングプローブ６１のフォトレジスト層２４８により塗装が施されていない一部における不要な保護塗装部はエッチングされる。
超高周波数アプリケーションのスプリングプローブ基板。上記で述べられるように、プローブカードアッセンブリ６０の構造により、プローブの先端６１ａ−６１ｎと、プリント基板プローブカード６８内の制御されたインピーダンス環境間の電気的距離を非常に短くできるため、プローブカードアッセンブリ６０を高周波アプリケーションにおいて使用することができる。また、スプリングプローブ基板１６は、好ましくは、超高周波数アプリケーション用に変更され得る。第３７図は、超高周波スプリングプローブ基板１６の部分断面図２６０である。基板１６の片面または両面６２ａ、６２ｂ上のトレースのインピーダンスが制御される必要がある実施態様において、トレース２７０の頂部か、トレース２７０の下、あるいはトレース２７０の上および下のいずれかにおいて、基板１６内に、導電基準面２６２ａ、２６２ｂを追加し得る。基板１６は、また、効果的にシールド動軸伝達ライン環境２６８を提供するために、基準面２６２ａ、２６２ｂの１面または２面に接続される、代わりの接地基準トレース２６６ａ、２６６ｂを含み得る。スプリングプローブ基板１６は、典型的にはセラミック材料であり、基準面と基準面との間に存在する層２６４は、典型的には誘電材料である。
【０１０５】
開示されているプローブカードアッセンブリシステムならびに改良された非平面スプリングプローブおよび生産方法が集積回路試験プローブおよびプローブカードに関しここで述べられているが、これらのシステムおよび技法は、集積回路と、電子コンポーネント類または電子装置類、バーンイン装置およびＭＥＭＳ装置、またはあらゆる望まれるその組合せに内おける基板とを相互接続するなど、その他の装置により実施可能である。
【０１０６】
したがって、本発明は特定の好ましい実施態様に照らし合わせて詳細に説明されているが、当発明が属する分野における平均的当業者は、様々な変更および改良が以下の請求項の精神および範囲を逸脱することなく達成し得ることについて、正しく認識するであろう。
【図面の簡単な説明】
【図１】
基板から解放する前の写真製版パターン形ばねの線形配列を示す平面図である。
【図２】
基板から解放した後の写真製版パターン形ばねの線形配列を示す斜視図である。
【図３】
短い長さのばねが基板から解放された後の第１有効半径および高さを備えた短い長さの第１写真製版パターン形ばねを示す側面図である。
【図４】
長い長さのばねが基板から解放された後の大きい第２有効半径および高さを備えた長い長さの第２写真製版パターン形ばねを示す側面図である。
【図５】
ばねが基板から解放される前の相互入組み形ばねチップパターンを備えた対向写真製版ばねを示す斜視図である。
【図６】
ばねが基板から解放された後の相互入組み形ばねチップパターンを備えた対向写真製版ばねを示す斜視図である。
【図７】
集積回路デバイス上の単一トレースと対比して相互入組み形多接点写真製版プローブばねの対向対を示す平面図である。
【図８】
ばねが基板から解放される前の対向単接点写真製版プローブばねを示す平面図である。
【図９】
集積回路デバイス上の単一パッドと対比してばねが基板から解放された後の平行および対向単接点写真製版プローブばねを示す平面図である。
【図１０】
ショルダ／接点形写真製版プローブばねを示す正面図である。
【図１１】
集積回路デバイス上のトレースと対比してショルダ／接点形写真製版ばねを示す部分側断面図である。
【図１２】
多ショルダ／接点形写真製版プローブばねを示す斜視図である。
【図１３】
基板の下面上の複数の写真製版ばねプローブが基板の上面上の可撓性接続部に電気的に接続されかつ可撓性接続部が印刷配線ボードプローブカードに接続された構成のプローブカード組立体を示す断面図である。
【図１４】
プローブカード組立体の部分拡大断面図であり、基板全体に亘る段状ピッチおよび扇状に広がった構造および印刷配線ボードプローブカードを示す図面である。
【図１５】
ブリッジ／板ばね懸架形プローブカード組立体を示す第１部分断面図である。
【図１６】
試験を受けるデバイス（ＤＵＴ）と接触しているブリッジ／板ばね懸架形プローブカード組立体を示す第２部分断面図である。
【図１７】
ブリッジ／板ばね懸架形プローブカード組立体を示す部分拡大組立て図である。
【図１８】
プローブばね基板がブリッジ構造に対して着脱可能に連結される構成の、プローブカード基板に対して着脱可能に連結される中間ドータカードを備えたブリッジ／板ばね懸架形プローブカード組立体を示す第１部分断面図である。
【図１９】
試験を受けるデバイス（ＤＵＴ）と接触している状態を示すブリッジ／板ばね懸架形プローブカード組立体の第２部分断面図である。
【図２０】
ワイヤ／ばね支柱懸架形プローブカード組立体を示す断面図である。
【図２１】
プローブばね基板が可撓性相互接続部を介してブリッジ構造に対し機械的かつ電気的に連結される構成の、プローブカード基板に対して着脱可能に連結される中間ドータカードを備えた懸架形プローブカード組立体を示す断面図である。
【図２２】
ナノばね基板（ｎａｎｏ−ｓｐｒｉｎｇ ｓｕｂｓｔｒａｔｅ）がアレーコネクタを介してプローブカード基板に直接接続される構成のプローブカード組立体を示す断面図である。
【図２３】
ナノばね基板がＬＧＡインターポーザコネクタを介してプローブカード基板に接続される構成のワイヤ懸架プローブカード組立体を示す断面図である。
【図２４】
ドータカードが微小ボールグリッドソルダ配列を介して小領域プローブばね基板に取り付けられる構成のプローブカードとドータカードとの間の１つ以上のコネクタを備えた小形試験領域プローブカード組立体を示す断面図である。
【図２５】
複数の微小ボールグリッド配列のプローブばね接触器チップ基板が配置された基板ウェーハを示す平面図である。
【図２６】
単一ピッチ微小ボールグリッド配列のナノばね接触器チップを示す平面図である。
【図２７】
複数のプローブストリップ接点領域を備えたタイル形プローブストリップを示す平面図である。
【図２８】
プローブカード支持基板に取り付けられた複数のタイル形プローブストリップを示す底面図である。
【図２９】
プローブカード支持基板にとりた複数のタイル形プローブストリップを示す側面図である。
【図３０】
複数の集積回路が複数のプローブばね接点を介してバーンインボードに一時的に接続されることを可能にする構造を示す断面図である。
【図３１】
保護コーティングをばねプローブ組立体のプローブ表面に塗布する、ばねプローブ組立体コーティング工程の第１段階を示す図面である。
【図３２】
フォトレジスト材料層を第２基板に塗布する、ばねプローブ組立体コーティング工程の第２段階を示す図面である。
【図３３】
コーティングされたばねプローブ組立体を第２基板上のフォトレジスト材料層中に部分的にディッピングする、ばねプローブ組立体コーティング工程の第３段階を示す図面である。
【図３４】
コーティングされかつ部分的にディッピングされたばねプローブ組立体を第２基板から除去する、ばねプローブ組立体コーティング工程の第４段階を示す図面である。
【図３５】
コーティングされかつディッピングされたばねプローブ組立体をエッチングすることにより、フォトレジスト中にディッピングされていない基板の部分から保護コーティングを除去する、ばねプローブ組立体コーティング工程の第５段階を示す図面である。
【図３６】
フォトレジストをばねプローブ組立体上のばねチップから剥離して保護コーティングを露出させる、ばねプローブ組立体コーティング工程の第６段階を示す図面である。
【図３７】
基準平面層形ばねプローブ基板を示す部分断面図である。
Claims (31)
- 底面と頂面とを有し、複数の電気導体が上記底面から上記頂面に延在するプローブカード基板と、プローブ面とコネクタ面とを有しており、上記プローブ面には、複数のスプリングプローブ接触先端部があり、複数の電気接続部が上記複数の上記接触先端部の各々と上記コネクタ面との間で上記基板をとおり延在する基板と、上記基板上の上記複数の電気接続部の各々と上記プローブカード基板の上記底面上の上記電気導体の各々とを結ぶ複数の可撓導電接続部とからなり、上記基板は、上記プローブカードに関し、上記基板がその中央部あたりにおいて僅かに旋回できると同時に、上記複数の上記スプリングプローブ接触先端部が上記集積回路ウェハの表面に噛み合わされるようにサポートする形で支持されることを特徴とする集積回路ウェハの試験装置試験装置。
- さらに、上記基板を上記プローブカードに向けて、あるいは上記プローブカードから離れるように僅かに移動させるための、上記基板と上記プローブカード間における懸垂機構と、上記懸垂機構と上記基板との間に延在する複数のスチールワイヤとからなり、上記基板が上記複数のスチールワイヤにより、上記基板が上記プローブカードに関し垂直に移動できるように吊り下げされることを特徴とする請求項１に記載の試験装置。
- 上記プローブカード基板に、上記底面と上記頂面との間で確定される複数の脚部開口部を含み、さらに、上記プローブカード基板の上記上面に配置される、中央ブリッジ取付け領域と外側領域とを有する、上記外側領域には外部試験構造部に取り付けるための手段を含む 板バネと、中央構造部と、上記プローブカード基板内の上記複数の脚部開口部を通り、下方向に延在する複数の脚部とを有するブリッジとからなる、上記ブリッジの上記中央構造部が上記板バネの上記中央取付け領域に取り付けられる請求項１に記載の試験装置。
- 上記複数の可撓導電接続部がばねであるとともに、上記基板が上記可撓導電接続部により上記プローブカードから吊り下げられた状態で支持されることを特徴とする請求項１に記載の試験装置。
- 上記基板が薄膜構造であり、上記可撓導電接続部が、コネクタとの接点を有する可撓フラップであることを特徴とする、上記コネクタ接点は、上記プローブカード表面上で上記電気導体の各上記に接続される請求項１に記載の試験装置。
- さらに、上記基板の上記プローブ面に固定される下部基板スタンドオフが少なくとも一箇所存在する請求項１に記載の試験装置。
- さらに、上記プローブカードに関する上記基板の垂直走行を制限する走行制限機構を有する請求項１に記載の試験装置。
- さらに、上記基板と上記プローブカードとをつなぐ分離可能コネクタを有し、上記分離可能コネクタは下部および上部にそれぞれ半ずつ分かれており、上記コネクタ下半部には、上記基板上の上記複数の可撓導電接続部の各々に対する複数の電気接続部が含まれ、上記コネクタ上半分には、上記プローブ基板の上記底面における上記複数の上記電気導体の各々に対する複数の電気接続部を含み、上記コネクタ下半分および上記コネクタ上半分は、電気接点が、上記コネクタ下半分における上記複数の電気接続部の各々と上記コネクタ上半分における上記複数の電気接続部の各々との間で分離して確立されることを特徴とする請求項１に記載の試験装置。
- 上記基板には、上記プローブ面と上記コネクタ面との間でそこを通る複数の穴が含まれこと、ならびに上記接点先端部の各々と上記可撓導電接続部の各々とをつなぐ上記複数の電気接続部の各々が、上記基板内にある上記複数の穴の各々内に配置される導電通路であることを特徴とする請求項１に記載の試験装置。
- 上記基板が電気的に絶縁されることを特徴とする請求項１に記載の試験装置。
- 上記基板が誘電体であることを特徴とする請求項１に記載の試験装置。
- 上記基板が導電性であることを特徴とする請求項１に記載の試験装置。
- 上記基板には、上記プローブ面と上記コネクタ面との間でそこを通り画定される、上記基板が集積回路ウェハの上記面の上に配置されると集積回路ウェハの上記面に近づくアクセス用の開口部が含まれることを特徴とする請求項１に記載の試験装置。
- 底面と頂面とを有し、複数の電気導体が上記底面から上記頂面に延在するプローブカード基板と、プローブ面とコネクタ面とを有し、上記プローブ面には複数の接触先端部があり、また複数の電気接続部が上記複数の上記接触先端部の各々と上記コネクタ面との間で上記基板をとおり延在する基板と、第一部と第二部との半分ずつに分かれるコネクタとからなる、上記コネクタ第一半分および上記コネクタ第二半分が、第一半分上の複数の電気接続部と、第二半分上の複数の電気接続部との間で取外し可能な相手接続部を形成する、コネクタの第一半分上の上記複数の電気接続部は上記基板上の上記複数の電気接続部の各々に接続される、コネクタの上記第二半分上の上記複数の電気接続部が上記プローブカード基板上の上記電気導体の各々に接続されることを特徴とする試験装置。
- 上記分離可能コネクタが面積列コネクタであることを特徴とする請求項１４に記載の試験装置。
- 上記分離可能コネクタが挿入コネクタであることを特徴とする請求項１４に記載の試験装置。
- 上記分離可能コネクタが電気的に絶縁されていることを特徴とする請求項１４に記載の試験装置。
- 上記分離可能コネクタが誘電体であることを特徴とする請求項１４に記載の試験装置。
- さらに、上記基板に組み付けられるコンポーネントして組み込まれるコンデンサからなる請求項１４に記載の試験装置。
- 上記コンデンサが上記基板に作製されたコンポーネントであることを特徴とする請求項１９に記載の試験装置。
- 上記基板がシリコンから構成されるとともに、上記コンデンサが上記基板内に作製されたコンポーネントであることを特徴とする請求項１９に記載の試験装置。
- 底面と頂面とを有し、複数の電気導体が上記底面から上記頂面に延在するプローブカード基板と、底面と頂面とを有し、複数の電気導体が上記底面から上記頂面に延在する姉妹プリント基板と、プローブ面とコネクタ面とを有する、上記プローブ面には複数の接触先端部があり、また複数の電気接続部が上記複数の上記接触先端部の各々と上記コネクタ面との間で上記基板をとおり延在する基板と、第一部と第二部との半分ずつに分かれるコネクタで、上記コネクタ第一半分および上記コネクタ第二半分が、第一半分上の複数の電気接続部と、第二半分上の複数の電気接続部との間で取外し可能な相手接続部を形成し、コネクタの第一半分上の上記複数の電気接続部は上記姉妹プリント基板上の上記上面に上記複数の電気導体の各々に接続され、コネクタの上記第二半分上の上記複数の電気接続部が上記プローブカード基板上の上記電気導体の各々に接続されるコネクタと、上記基板の上記コネクタ面の上記複数の電気接続部の各々と、上記姉妹プリント基板の上記底面の上記複数の電気導体の各々との間を結ぶ複数の可撓導電接続部とからなることを特徴とする試験装置。
- 上記基板が電気的に絶縁されていることを特徴とする請求項２２に記載の試験装置。
- 上記基板が少なくとも導電性であることを特徴とする請求項２２に記載の試験装置。
- 上記プローブカードには、上記底面と上記頂面との間で画定される複数の脚部開口部を含み、上記姉妹プリント基板に、上記底面と上記頂面との間で画定される複数の脚部アクセス穴を含み、さらに、上記プローブカード基板の上記上面に配置される、中央ブリッジ取付け領域と外側領域とを有する、上記外側領域には外部試験構造部に取り付けるための手段が含まれる板バネと、中央構造部と、上記プローブカード基板内の上記複数の脚部開口部とともに、上記プリント基板の複数の脚部アクセス穴をとおり下方向に延在する３本以上の脚部とを有する、上記ブリッジの上記中央構造部が上記板バネの上記中央取付け領域に取り付けられるブリッジとからなり、上記基板が上記ブリッジの上記複数の脚部の各々に取り付けられることを特徴とする請求項２２に記載の試験装置。
- 上記基板には、上記プローブ面と上記コネクタ面との間でそこを通り確定される複数の穴が含まれること、ならびに上記接触先端部の各々と上記導体面との間にある上記複数の電気接続部の各々が、上記複数の穴の各々内に配置される導電通路であることを特徴とする請求項２２に記載の試験装置。
- さらに、上記基板の上記プローブ面に固定される下部基板スタンドオフが少なくとも一箇所存在する請求項２２に記載の試験装置。
- さらに、上記姉妹プリント基板に関する上記基板の垂直走行を制限する走行制限機構からなる請求項２２に記載の試験装置。
- 各層に内部応力が存在する複数の層からなり、上記導電弾性部材に、上記基板に取り付けられる固定部と、上記内部応力に反応する、上記基板から延在する平らな自由部とを含み、プローブ先端部の少なくとも一箇所が上記導電弾性部材の上記平自由部の肩部からある距離分突出しているために、上記突出プローブ先端部の上記距離が、上記導電弾性部材をプローブ材料内に望ましく浸漬することで決定される改良から構成されることを特徴とする基板と導電弾性部材との間に組み付けられる、改良スプリングプローブアッセンブリ。
- 各層に内部応力が存在する複数の層からなり、各上記導電可撓スプリングプローブに、上記基板に取り付けられる固定部と、上記内部応力に反応する、上記基板から延在する平らな自由部とが含まれ、上記自由部には複数のプローブ先端部があること、ならびに、重複介在配列部が、上記対向導電可撓スプリングプローブの上記複数のプローブ先端部間において上記基板上で画定されることを特徴とする基板と対向する導電性スプリングプローブとの間に組み付けられるアッセンブリ。
- 底面と頂面とを有する、複数の電気導体が上記底面から上記頂面に延在するプローブカード基板を提供するための工程と、プローブ面とコネクタ面と中央部とを有する、上記プローブ面には、複数の接触先端部と、上記接触先端部と上記コネクタ面との間で上記プローブ面を通り延在する複数の電気接続部とがあるプローブ基板を提供するための工程と、上記プローブ基板上の上記複数の電気接続部の各々と、上記プローブカード基板上の上記電気導電体の各々とを結ぶ複数の導電接続部を確立するための工程と、上記プローブ基板を、上記プローブカード基板に関し、上記プローブ基板が上記中央部あたりで僅かに旋回できると同時に、上記複数の接触先端部が上記平面ウェハの表面に対し噛み合わされるようにサポートする形で支持するための工程とからなることを特徴とする
平面ウェハに関し平面コンプライアンスを提供するためのプローブカードアッセンブリを形成するため方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US13663699P | 1999-05-27 | 1999-05-27 | |
| PCT/US2000/014164 WO2000074110A2 (en) | 1999-05-27 | 2000-05-23 | Integrated circuit wafer probe card assembly |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004500699A true JP2004500699A (ja) | 2004-01-08 |
Family
ID=22473698
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001500317A Pending JP2004500699A (ja) | 1999-05-27 | 2000-05-23 | 集積回路ウェーハのプローブカード組立体の構造および製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP2004500699A (ja) |
| KR (1) | KR100707044B1 (ja) |
| AU (1) | AU5156300A (ja) |
| WO (1) | WO2000074110A2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007097559A1 (en) * | 2006-02-20 | 2007-08-30 | Saehanmicrotech Co., Ltd | Probe pin assembly and method for manufacturing the same |
| KR20150047956A (ko) * | 2013-10-25 | 2015-05-06 | 가부시키가이샤 어드밴티스트 | 인터페이스 장치, 제조 방법 및 시험 장치 |
| JP2019527484A (ja) * | 2016-07-29 | 2019-09-26 | シャンハイ マイクロ エレクトロニクス イクイプメント（グループ）カンパニー リミティド | 剥離水平化デバイスおよび剥離方法 |
| KR20220033970A (ko) * | 2019-11-12 | 2022-03-17 | 화인인스트루먼트 (주) | 프로브 어레이, 그의 제조 방법 및 그를 이용한 프로브 카드의 프로브 헤드 제조 방법 |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6812718B1 (en) | 1999-05-27 | 2004-11-02 | Nanonexus, Inc. | Massively parallel interface for electronic circuits |
| US7382142B2 (en) | 2000-05-23 | 2008-06-03 | Nanonexus, Inc. | High density interconnect system having rapid fabrication cycle |
| US7952373B2 (en) | 2000-05-23 | 2011-05-31 | Verigy (Singapore) Pte. Ltd. | Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies |
| TWI286209B (en) * | 2006-01-27 | 2007-09-01 | Mjc Probe Inc | Integrated circuit probe card |
| JP5024861B2 (ja) * | 2006-08-01 | 2012-09-12 | 日本電子材料株式会社 | プローブカード |
| US7604486B2 (en) * | 2006-12-21 | 2009-10-20 | Intel Corporation | Lateral force countering load mechanism for LGA sockets |
| CN101889338B (zh) * | 2007-10-08 | 2012-10-24 | Amst株式会社 | 用于晶圆测试的方法以及用于该方法的探针卡 |
| CN107710004A (zh) * | 2015-05-29 | 2018-02-16 | R&D电路股份有限公司 | 集成电路测试环境中探针卡组件的改进的电源瞬变性能（电源完整性） |
| JP7262990B2 (ja) | 2018-12-13 | 2023-04-24 | 株式会社日本マイクロニクス | 電気的接続装置 |
| CN111880067B (zh) * | 2019-04-15 | 2023-05-05 | 台湾中华精测科技股份有限公司 | 晶片测试组件及其电性连接模块 |
| CN113406481A (zh) * | 2021-07-08 | 2021-09-17 | 陈清梅 | 一种集成电路输入端测试装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6453429A (en) * | 1987-08-24 | 1989-03-01 | Mitsubishi Electric Corp | Device for testing semiconductor chip |
| JPH05218150A (ja) * | 1991-11-18 | 1993-08-27 | Tokyo Electron Yamanashi Kk | プローブカード |
| JPH0794561A (ja) * | 1993-09-24 | 1995-04-07 | Tokyo Electron Ltd | プローブ装置 |
| JPH10223708A (ja) * | 1997-02-04 | 1998-08-21 | Hewlett Packard Co <Hp> | 従順なウェハプローバ結合アダプタ |
| JP2001013168A (ja) * | 1999-06-04 | 2001-01-19 | Cascade Microtech Inc | 薄膜プローブ構成方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3838413A1 (de) * | 1988-11-12 | 1990-05-17 | Mania Gmbh | Adapter fuer elektronische pruefvorrichtungen fuer leiterplatten und dergl. |
| US5030109A (en) * | 1990-08-24 | 1991-07-09 | Amp Incorporated | Area array connector for substrates |
| FR2680284B1 (fr) * | 1991-08-09 | 1993-12-03 | Thomson Csf | Dispositif de connexion a tres faible pas et procede de fabrication. |
| US5371654A (en) * | 1992-10-19 | 1994-12-06 | International Business Machines Corporation | Three dimensional high performance interconnection package |
| US5436568A (en) * | 1994-01-25 | 1995-07-25 | Hughes Aircraft Company | Pivotable self-centering elastomer pressure-wafer probe |
| JP2978720B2 (ja) * | 1994-09-09 | 1999-11-15 | 東京エレクトロン株式会社 | プローブ装置 |
| KR20030096425A (ko) * | 1994-11-15 | 2003-12-31 | 폼팩터, 인크. | 인터포저 |
| NL1004510C2 (nl) * | 1996-11-12 | 1998-05-14 | Charmant Beheer B V | Werkwijze voor het vervaardigen van een test-adapter alsmede test-adapter en een werkwijze voor het testen van printplaten. |
| JP5728437B2 (ja) * | 2012-07-17 | 2015-06-03 | 長野計器株式会社 | 物理量測定装置及び物理量測定装置の製造方法 |
-
2000
- 2000-05-23 JP JP2001500317A patent/JP2004500699A/ja active Pending
- 2000-05-23 AU AU51563/00A patent/AU5156300A/en not_active Abandoned
- 2000-05-23 WO PCT/US2000/014164 patent/WO2000074110A2/en active IP Right Grant
- 2000-05-23 KR KR1020017015188A patent/KR100707044B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6453429A (en) * | 1987-08-24 | 1989-03-01 | Mitsubishi Electric Corp | Device for testing semiconductor chip |
| JPH05218150A (ja) * | 1991-11-18 | 1993-08-27 | Tokyo Electron Yamanashi Kk | プローブカード |
| JPH0794561A (ja) * | 1993-09-24 | 1995-04-07 | Tokyo Electron Ltd | プローブ装置 |
| JPH10223708A (ja) * | 1997-02-04 | 1998-08-21 | Hewlett Packard Co <Hp> | 従順なウェハプローバ結合アダプタ |
| JP2001013168A (ja) * | 1999-06-04 | 2001-01-19 | Cascade Microtech Inc | 薄膜プローブ構成方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007097559A1 (en) * | 2006-02-20 | 2007-08-30 | Saehanmicrotech Co., Ltd | Probe pin assembly and method for manufacturing the same |
| KR20150047956A (ko) * | 2013-10-25 | 2015-05-06 | 가부시키가이샤 어드밴티스트 | 인터페이스 장치, 제조 방법 및 시험 장치 |
| KR102035998B1 (ko) | 2013-10-25 | 2019-10-24 | 가부시키가이샤 어드밴티스트 | 인터페이스 장치, 제조 방법 및 시험 장치 |
| JP2019527484A (ja) * | 2016-07-29 | 2019-09-26 | シャンハイ マイクロ エレクトロニクス イクイプメント（グループ）カンパニー リミティド | 剥離水平化デバイスおよび剥離方法 |
| KR20220033970A (ko) * | 2019-11-12 | 2022-03-17 | 화인인스트루먼트 (주) | 프로브 어레이, 그의 제조 방법 및 그를 이용한 프로브 카드의 프로브 헤드 제조 방법 |
| KR102509706B1 (ko) | 2019-11-12 | 2023-03-15 | 화인인스트루먼트 (주) | 프로브 어레이, 그의 제조 방법 및 그를 이용한 프로브 카드의 프로브 헤드 제조 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2000074110A3 (en) | 2001-09-27 |
| KR100707044B1 (ko) | 2007-04-13 |
| WO2000074110A2 (en) | 2000-12-07 |
| KR20030085142A (ko) | 2003-11-05 |
| AU5156300A (en) | 2000-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7126358B2 (en) | Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies | |
| US7952373B2 (en) | Construction structures and manufacturing processes for integrated circuit wafer probe card assemblies | |
| US6917525B2 (en) | Construction structures and manufacturing processes for probe card assemblies and packages having wafer level springs | |
| JP2003506686A (ja) | 集積回路ウェーハのプローブカード組立体の構造および製造方法 | |
| US7349223B2 (en) | Enhanced compliant probe card systems having improved planarity | |
| EP1292834B1 (en) | Systems for testing integrated circuits | |
| US7772860B2 (en) | Massively parallel interface for electronic circuit | |
| US7621761B2 (en) | Systems for testing and packaging integrated circuits | |
| JP2003501819A (ja) | 電子回路のための大規模並列処理インターフェース | |
| JP2003506667A (ja) | セグメントコンタクタ | |
| JP2004500699A (ja) | 集積回路ウェーハのプローブカード組立体の構造および製造方法 | |
| US20050068054A1 (en) | Standardized layout patterns and routing structures for integrated circuit wafer probe card assemblies |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070501 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100527 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100610 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100909 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100916 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101008 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20101008 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20101008 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20101008 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101104 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20101109 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101208 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101201 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20101224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110720 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111220 |