JP2010281764A

JP2010281764A - オフセットキャンセル回路

Info

Publication number: JP2010281764A
Application number: JP2009136907A
Authority: JP
Inventors: Takashi Ogawa; 隆司小川; Hironori Terasawa; 博則寺澤; Takahisa Nakai; 尊久仲井
Original assignee: Sanyo Electric Co Ltd; Sanyo Semiconductor Co Ltd
Current assignee: Sanyo Electric Co Ltd; System Solutions Co Ltd
Priority date: 2009-06-08
Filing date: 2009-06-08
Publication date: 2010-12-16
Also published as: CN101923266B; CN101923266A; KR101133346B1; TW201128212A; TWI410656B; KR20100131930A; US20100308801A1; US8502530B2

Abstract

【課題】ホール素子の出力電圧のオフセット値を正しくキャンセルすることができるオフセットキャンセル回路を提供する。
【解決手段】ホール素子１０のオフセットキャンセル回路１００において、ホール素子１０に流れる電流が９０°ずつ切り替わるように４方向から外部から電圧を印加して第１から第４の状態とし、第１から第４の状態におけるホール素子１０の出力電圧を平均化する。
【選択図】図１

Description

本発明は、ホール素子の出力等の調整に用いられるオフセットキャンセル回路に関する。

近年、デジタルスチルカメラやデジタルビデオカメラ等の撮像装置では、それに備わる撮像素子の画素数を増加させることによって高画質化を実現している。その一方で、撮像装置の高画質化を実現する他の方法として、撮像装置を持つ手のぶれによって生じる被写体のぶれを防止するために、撮像装置は手振れ補正機能を備える防振制御回路を搭載することが望まれている。

手振れ補正の防振制御回路は、撮像装置の振動によって生じる角速度成分を検出するジャイロセンサからの信号を受けて、その信号に応じてレンズや撮像素子などの光学部品を駆動して被写体のぶれを防止する。これによって、撮像装置が振動しても、取得される映像信号に振動の成分が反映されることはなく、像ぶれのない高画質な映像信号を取得することができる。

このとき、駆動されるレンズ等の光学部品の位置を検出するためにホール素子が用いられる。ホール素子１０の等価回路は、図８に示すように、抵抗Ｒ１〜Ｒ４のブリッジ回路として表すことができる。そのため、電源電圧Ｖｃｃを印加する端子や出力信号を取り出す端子の組み合わせに応じて、ホール素子１０の出力信号は各抵抗のバラツキの影響を受けてオフセット成分を含むことになる。

そこで、ホール素子１０に流れる電流が９０°異なるように電圧を印加し、それぞれの出力電圧を加算して平均化するオフセットキャンセル回路が用いられている。ホール素子１０に流れる電流を９０°変化させると、ホール素子１０の出力電圧のオフセットは逆方向に発生するので、ホール素子１０の出力電圧のオフセット値がキャンセルされる。

従来のオフセットキャンセル回路では、第１状態と第２状態においてホール素子の等価回路における抵抗Ｒ１〜Ｒ４に変化が生じないことが前提となっている。

しかしながら、通常のホール素子では抵抗Ｒ１〜Ｒ４には電圧依存性が生ずる。抵抗Ｒ１〜Ｒ４は、図９に示すようにＰ型基板を接地したＮ型半導体素子として表される。図９のように端子Ａを接地し、端子ＢにＶｃｃを印加し、端子ＤにＶｃｃ／２を印加した場合、素子内に形成される空乏層（チャネル）Ｘの深さに違いがあり、抵抗Ｒ１〜Ｒ４には電圧依存性が生ずる。つまり、端子Ａ〜Ｄに印加される電圧の組み合わせによって、抵抗Ｒ１〜Ｒ４の値が変動してしまう。

このような場合、従来のオフセットキャンセル回路ではホール素子の出力電圧のオフセット値を正しくキャンセルすることができなくなる。

本発明の１つの態様は、ホール素子のオフセットキャンセル回路であって、前記ホール素子に流れる電流が９０°ずつ切り替わるように４方向から外部から電圧を印加して第１から第４の状態とし、前記第１から第４の状態における前記ホール素子の出力電圧を平均化することを特徴とする。

より具体的には、例えば、前記ホール素子の４端子のそれぞれを電源電圧、基準電圧及び出力端に排他的に切り替えて接続し、前記第１から第４の状態とする第１のスイッチング素子群と、前記第１から第４の状態毎に前記出力端に接続された前記ホール素子の出力電圧を増幅して出力端から出力する増幅部と、前記第１から第４の状態毎に前記増幅部の出力端をそれぞれ異なるコンデンサに接続する第２のスイッチング素子群と、前記コンデンサの各々の端子を接続し、前記コンデンサの各々の充電電圧を加算して出力させる第３のスイッチング素子群と、を備えるものとすることが好適である。

本発明によれば、ホール素子の出力電圧のオフセット値を正しくキャンセルすることができる。

本発明の実施の形態におけるオフセットキャンセル回路の構成を示す図である。本発明の実施の形態におけるオフセットキャンセル回路の第１の状態を示す図である。本発明の実施の形態におけるオフセットキャンセル回路の第２の状態を示す図である。本発明の実施の形態におけるオフセットキャンセル回路の第３の状態を示す図である。本発明の実施の形態におけるオフセットキャンセル回路の第４の状態を示す図である。本発明の実施の形態におけるオフセットキャンセル回路の出力状態を示す図である。本発明の実施の形態におけるオフセットキャンセル回路の作用を示す図である。従来のオフセットキャンセル回路の構成を示す図である。ホール素子の出力電圧のオフセット値の電圧依存性を説明する図である。

図１は、ホール素子のオフセットキャンセル回路（ＯＣ回路）１００の基本構成を示す。オフセットキャンセル回路１００は、ホール素子１０、増幅回路１２及び平均化回路１４を含んで構成される。

ホール素子１０は、抵抗Ｒ１〜Ｒ４のブリッジ回路として表すことができる。抵抗Ｒ１〜Ｒ４には、抵抗Ｒ１〜Ｒ４の接続点Ａ〜Ｄを電源電圧Ｖｃｃ，接地又は出力へ切り替えるスイッチング素子Ｓ１〜Ｓ１２が接続される。

増幅回路１２は、オペアンプ１２ａ，１２ｂを含んで構成される。オペアンプ１２ａは、非反転入力端子（＋）に入力される電圧を増幅して出力する。オペアンプ１２ｂは、非反転入力端子（＋）に入力される電圧を増幅して出力する。

平均化回路１４は、スイッチング素子Ｓ１３〜Ｓ３０、コンデンサＣ１〜Ｃ４及びオペアンプ１４ａ（シュミットバッファ型としてもよい）を含んで構成される。スイッチング素子Ｓ１３〜Ｓ３０は、図１に示すように、オペアンプ１２ａ，１２ｂの出力端子、コンデンサＣ１〜Ｃ４の端子、オペアンプ１４ａの入力端子のいずれかを相互に接続する。

以下、オフセットキャンセル回路１００の動作について説明する。オフセットキャンセル回路１００は、以下に示す第１状態〜第４状態及び出力状態を切り替えることによってホール素子１０の出力電圧のオフセット値をキャンセルして出力する。

まず、図２に示すように、スイッチング素子Ｓ１〜Ｓ３０をオン／オフ制御することによって、オフセットキャンセル回路１００を第１の状態とする。スイッチング素子Ｓ１をオン及びスイッチング素子Ｓ２，Ｓ３をオフすることによって抵抗Ｒ１，Ｒ３の接続点Ａに電源電圧Ｖｃｃを印加し、スイッチング素子Ｓ５をオン及びスイッチング素子Ｓ４，Ｓ６をオフすることによって抵抗Ｒ２，Ｒ４の接続点Ｂを接地し、スイッチング素子Ｓ９をオン及びスイッチング素子Ｓ７，Ｓ８をオフすることによって抵抗Ｒ１，Ｒ２の接続点Ｃをオペアンプ１２ｂの非反転入力端子（＋）に接続し、スイッチング素子Ｓ１２をオン及びスイッチング素子Ｓ１０，Ｓ１１をオフすることによって抵抗Ｒ３，Ｒ４の接続点Ｄをオペアンプ１２ａの非反転入力端子（＋）に接続する。また、スイッチング素子Ｓ１３〜Ｓ３０のうちスイッチング素子Ｓ１４，Ｓ１６をオンし、その他をオフすることによって、オペアンプ１２ａの出力をコンデンサＣ１の正端子，オペアンプ１２ｂの出力をコンデンサＣ１の負端子に接続し、オペアンプ１２ａ，１２ｂの出力電圧によってコンデンサＣ１を充電する状態とする。この状態を第１の状態とする。

次に、図３に示すように、スイッチング素子Ｓ１〜Ｓ３０をオン／オフ制御することによって、オフセットキャンセル回路１００を第２の状態とする。スイッチング素子Ｓ３をオン及びスイッチング素子Ｓ１，Ｓ２をオフすることによって抵抗Ｒ１，Ｒ３の接続点Ａをオペアンプ１２ａの非反転入力端子（＋）に接続し、スイッチング素子Ｓ６をオン及びスイッチング素子Ｓ４，Ｓ５をオフすることによって抵抗Ｒ２，Ｒ４の接続点Ｂをオペアンプ１２ｂの非反転入力端子（＋）に接続し、スイッチング素子Ｓ８をオン及びスイッチング素子Ｓ７，Ｓ９をオフすることによって抵抗Ｒ１，Ｒ２の接続点Ｃを接地し、スイッチング素子Ｓ１０をオン及びスイッチング素子Ｓ１１，Ｓ１２をオフすることによって抵抗Ｒ３，Ｒ４の接続点Ｄに電源電圧Ｖｃｃを印加する。また、スイッチング素子Ｓ１３〜Ｓ３０のうちスイッチング素子Ｓ１３，Ｓ１５をオンし、その他をオフすることによって、オペアンプ１２ａの出力をコンデンサＣ２の負端子，オペアンプ１２ｂの出力をコンデンサＣ２の正端子に接続し、オペアンプ１２ａ，１２ｂの出力電圧によってコンデンサＣ２を充電する状態とする。この状態を第２の状態とする。

次に、図４に示すように、スイッチング素子Ｓ１〜Ｓ３０をオン／オフ制御することによって、オフセットキャンセル回路１００を第３の状態とする。スイッチング素子Ｓ２をオン及びスイッチング素子Ｓ１，Ｓ３をオフすることによって抵抗Ｒ１，Ｒ３の接続点Ａを接地し、スイッチング素子Ｓ４をオン及びスイッチング素子Ｓ５，Ｓ６をオフすることによって抵抗Ｒ２，Ｒ４の接続点Ｂに電源電圧Ｖｃｃを印加し、スイッチング素子Ｓ９をオン及びスイッチング素子Ｓ７，Ｓ８をオフすることによって抵抗Ｒ１，Ｒ２の接続点Ｃをオペアンプ１２ｂの非反転入力端子（＋）に接続し、スイッチング素子Ｓ１２をオン及びスイッチング素子Ｓ１０，Ｓ１１をオフすることによって抵抗Ｒ３，Ｒ４の接続点Ｄをオペアンプ１２ａの非反転入力端子（＋）に接続する。また、スイッチング素子Ｓ１３〜Ｓ３０のうちスイッチング素子Ｓ１７，Ｓ１９をオンし、その他をオフすることによって、オペアンプ１２ａの出力をコンデンサＣ３の負端子，オペアンプ１２ｂの出力をコンデンサＣ３の正端子に接続し、オペアンプ１２ａ，１２ｂの出力電圧によってコンデンサＣ３を充電する状態とする。この状態を第３の状態とする。

次に、図５に示すように、スイッチング素子Ｓ１〜Ｓ３０をオン／オフ制御することによって、オフセットキャンセル回路１００を第４の状態とする。スイッチング素子Ｓ３をオン及びスイッチング素子Ｓ１，Ｓ２をオフすることによって抵抗Ｒ１，Ｒ３の接続点Ａをオペアンプ１２ａの非反転入力端子（＋）に接続し、スイッチング素子Ｓ６をオン及びスイッチング素子Ｓ４，Ｓ５をオフすることによって抵抗Ｒ２，Ｒ４の接続点Ｂをオペアンプ１２ｂの非反転入力端子（＋）に接続し、スイッチング素子Ｓ７をオン及びスイッチング素子Ｓ８，Ｓ９をオフすることによって抵抗Ｒ１，Ｒ２の接続点Ｃに電源電圧Ｖｃｃを印加し、スイッチング素子Ｓ１１をオン及びスイッチング素子Ｓ１０，Ｓ１２をオフすることによって抵抗Ｒ３，Ｒ４の接続点Ｄを接地する。また、スイッチング素子Ｓ１３〜Ｓ３０のうちスイッチング素子Ｓ１８，Ｓ２０をオンし、その他をオフすることによって、オペアンプ１２ａの出力をコンデンサＣ４の正端子，オペアンプ１２ｂの出力をコンデンサＣ４の負端子に接続し、オペアンプ１２ａ，１２ｂの出力電圧によってコンデンサＣ４を充電する状態とする。この状態を第４の状態とする。

このようにホール素子１０について第１〜第４の状態を切り替えて、ホール素子１０の４端子について９０°ずつ４方向（３６０°）のホール電圧Ｖ１〜Ｖ４でコンデンサＣ１〜Ｃ４をそれぞれ充電する。そして、オフセットキャンセル回路１００を出力状態とすることによって、コンデンサＣ１〜Ｃ４の充電電圧Ｖ１〜Ｖ４を平均化してホール素子１０の出力電圧のオフセット値をキャンセルして出力する。

出力状態では、図６に示すように、スイッチング素子Ｓ１３〜Ｓ２０はオフして、オペアンプ１２ａ，１２ｂとコンデンサＣ１〜Ｃ４とは遮断する。また、スイッチング素子Ｓ２１〜Ｓ３０をオンすることによって、コンデンサＣ１〜Ｃ４の負端子を共通にオペアンプ１４ａの入力端子の一端に接続し、コンデンサＣ１〜Ｃ４の正端子を共通にオペアンプ１４ａの入力端子の他端に接続する。これによって、オペアンプ１４ａの出力端子からコンデンサＣ１〜Ｃ４の充電電圧Ｖ１〜Ｖ４が平均化されて出力される。なお、オペアンプ１４ａがシュミットバッファ型である場合には、２つの入力端の大小関係によりハイレベル出力とローレベル出力とを切り換えて出力する。

次に、図７を参照しつつ、オフセットキャンセル回路１００によるホール素子１０の出力電圧のオフセット値がキャンセルされる作用について説明する。

図７（ａ）は、オフセットキャンセル回路１００を第１の状態に切り替えたときのホール素子１０の等価回路を示している。第１の状態では、抵抗Ｒ１，Ｒ３が高電圧側（電源電圧Ｖｃｃ側）となり、抵抗Ｒ２，Ｒ４が低電圧側（接地側）となる。このとき、抵抗Ｒ１，Ｒ３はその電圧依存性によりＲ１＝ｒ１＋α，Ｒ３＝ｒ３＋αとなり、抵抗Ｒ２，Ｒ４はその電圧依存性によりＲ２＝ｒ２−α，Ｒ４＝ｒ４−αとなる。したがって、コンデンサＣ１に蓄えられる電圧Ｖ１は数式（１）で表される。なお、電圧依存性のないオフセット値をＶｏｆｆとして表している。

図７（ｂ）は、オフセットキャンセル回路１００を第２の状態に切り替えたときのホール素子１０の等価回路を示している。第２の状態では、抵抗Ｒ３，Ｒ４が高電圧側（電源電圧Ｖｃｃ側）となり、抵抗Ｒ１，Ｒ２が低電圧側（接地側）となる。このとき、抵抗Ｒ３，Ｒ４はその電圧依存性によりＲ３＝ｒ３＋α，Ｒ４＝ｒ４＋αとなり、抵抗Ｒ１，Ｒ２はその電圧依存性によりＲ１＝ｒ１−α，Ｒ２＝ｒ２−αとなる。したがって、コンデンサＣ２に蓄えられる電圧Ｖ２は数式（２）で表される。なお、電圧依存性のないオフセット値をＶｏｆｆとして表しており、第１の状態とは９０°回転した状態であるので符号が逆になる。

図７（ｃ）は、オフセットキャンセル回路１００を第３の状態に切り替えたときのホール素子１０の等価回路を示している。第３の状態では、抵抗Ｒ２，Ｒ４が高電圧側（電源電圧Ｖｃｃ側）となり、抵抗Ｒ１，Ｒ３が低電圧側（接地側）となる。このとき、抵抗Ｒ２，Ｒ４はその電圧依存性によりＲ２＝ｒ２＋α，Ｒ４＝ｒ４＋αとなり、抵抗Ｒ１，Ｒ３はその電圧依存性によりＲ１＝ｒ１−α，Ｒ３＝ｒ３−αとなる。したがって、コンデンサＣ３に蓄えられる電圧Ｖ３は数式（３）で表される。なお、電圧依存性のないオフセット値をＶｏｆｆとして表している。

図７（ｄ）は、オフセットキャンセル回路１００を第４の状態に切り替えたときのホール素子１０の等価回路を示している。第４の状態では、抵抗Ｒ１，Ｒ２が高電圧側（電源電圧Ｖｃｃ側）となり、抵抗Ｒ３，Ｒ４が低電圧側（接地側）となる。このとき、抵抗Ｒ１，Ｒ２はその電圧依存性によりＲ１＝ｒ１＋α，Ｒ２＝ｒ２＋αとなり、抵抗Ｒ３，Ｒ４はその電圧依存性によりＲ３＝ｒ３−α，Ｒ４＝ｒ４−αとなる。したがって、コンデンサＣ４に蓄えられる電圧Ｖ４は数式（４）で表される。なお、電圧依存性のないオフセット値をＶｏｆｆとして表しており、第３の状態とは９０°回転した状態であるので符号が逆になる。

したがって、電圧Ｖ１〜Ｖ４を加算して平均化した電圧Ｖｏｕｔは数式（５）で表される。電圧Ｖｏｕｔでは、ホール素子１０の出力電圧のオフセット値の電圧依存性を示すα及び電圧Ｖｏｆｆはキャンセルされる。

以上のように、本実施の形態におけるオフセットキャンセル回路１００によれば、ホール素子１０の出力電圧におけるオフセット値を適切にキャンセルすることができる。すなわち、電圧依存性のあるオフセット値及び電圧依存性のないオフセット値のいずれもキャンセルすることができる。

１０ホール素子、１２増幅回路、１２ａ，１２ｂオペアンプ、１４平均化回路、１４ａオペアンプ、１００オフセットキャンセル回路。

Claims

ホール素子のオフセットキャンセル回路であって、
前記ホール素子に流れる電流が９０°ずつ切り替わるように４方向から外部から電圧を印加して第１から第４の状態とし、前記第１から第４の状態における前記ホール素子の出力電圧を平均化することを特徴とするオフセットキャンセル回路。
請求項１に記載のオフセットキャンセル回路であって、
前記ホール素子の４端子のそれぞれを電源電圧、基準電圧及び出力端に排他的に切り替えて接続し、前記第１から第４の状態とする第１のスイッチング素子群と、
前記第１から第４の状態毎に前記出力端に接続された前記ホール素子の出力電圧を増幅して出力端から出力する増幅部と、
前記第１から第４の状態毎に前記増幅部の出力端をそれぞれ異なるコンデンサに接続する第２のスイッチング素子群と、
前記コンデンサの各々の端子を接続し、前記コンデンサの各々の充電電圧を加算して出力させる第３のスイッチング素子群と、
を備えることを特徴とするオフセットキャンセル回路。