JP2010259153A

JP2010259153A - 電源装置

Info

Publication number: JP2010259153A
Application number: JP2009103242A
Authority: JP
Inventors: Mitsukuni Yoshida; 充邦吉田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2009-04-21
Filing date: 2009-04-21
Publication date: 2010-11-11
Anticipated expiration: 2029-04-21
Also published as: TW201044766A; TWI392213B; CN102405586B; JP4566267B1; CN102405586A; WO2010122880A1; AU2010240285A1; EP2424099A1; EP2424099A4

Abstract

【課題】ソフトスタートを行なうことができ、安全な電源装置を提供する。
【解決手段】この電源装置のマイクロコンピュータ１８は、入力電圧Ｖｉｎ、入力電流Ｉｉｎ、出力電圧Ｖｏ、および目標電圧Ｖｔに基づいて目標デューティ比ＤＵｔを算出する目標デューティ比算出部３１と、目標デューティ比ＤＵｔと前周期のデューティ比ＤＵｐとの偏差が徐々に小さくなるように現周期のデューティ比ＤＵを算出し、入力電流Ｉｉｎがしきい値電流Ｉｔｈ１を越えた場合は、現周期のデューティ比ＤＵを前周期のデューティ比ＤＵｐよりも瞬時に低下させるデューティ比算出部３３とを含む。したがって、デューティ比ＤＵを目標デューティ比ＤＵｔに徐々に近付けている場合に過電流が流れたときは、デューティ比ＤＵを瞬時に低下させるので、安全である。
【選択図】図１

Description

この発明は電源装置に関し、特に、アクティブフィルタを備えた電源装置に関する。

従来、空気調和機や冷蔵庫などの電源装置では、商用電源からの交流電圧をダイオードブリッジのような整流回路で整流し、コンデンサのような平滑回路で平滑化して直流電圧を生成し、その直流電圧をインバータで交流電圧に変換して交流モータに供給していた。

このような電源装置の力率の向上、電源高調波電流の低減化を図る方法として、整流回路と平滑回路の間にアクティブフィルタを設け、入力電流と入力電圧の波形および位相を一致させる方法がある（たとえば、特許文献１参照）。この文献１では、入力電流、入力電圧、出力電圧の検出、スイッチング素子の制御信号の生成は、全てハードウェア（電子回路）によって行なわれる。

また、スイッチング素子の制御信号の生成をソフトウェアによって行なう方法もある（たとえば、特許文献２参照）。この文献２では、目標デューティ比が内部メモリに記憶されており、アクティブフィルタの出力電圧のみを検出し、検出電圧が目標電圧に一致するようにスイッチング素子の制御信号を生成し、入力電流および入力電圧の検出は行なっていない。

特開２００８−７９４７４号公報特開２００４−２６０８７１号公報

しかし、特許文献１では、ハードウェアによってスイッチング素子の制御信号を生成するので、入力電流、入力電圧、および出力電圧の変化に応じた柔軟な制御が可能であったが、多くの電気素子が必要となり、それらを実装するための基板のスペースが大きくなり、コスト高になると言う問題があった。また、起動時における急峻なデューティ比の増加を防止するためのソフトスタート回路（たとえばＲＣ直列回路）なども別途必要となり、さらにコスト高になる。

また、特許文献２では、デューティ比を目標デューティ比まで一定速度で変化させてソフトスタートを行なうことが可能である。しかし、デューティ比が目標デューティ比に到達するまでの期間において、スイッチング素子などが破壊されるような電流、電圧が検知された場合でも、直ぐにはデューティ比は下がらず、危険な状態がしばらく続くと言う問題があった。

それゆえに、この発明の主たる目的は、ソフトスタートを行なうことができ、かつ安全な電源装置を提供することである。

この発明に係る電源装置は、第１の交流電圧を整流する整流回路と、整流回路の次段に設けられたアクティブフィルタと、アクティブフィルタの出力電圧を平滑化して直流電圧を生成する平滑回路と、直流電圧を第２の交流電圧に変換するインバータとを備えたものである。アクティブフィルタは、一方端子が整流回路の出力電圧を受けるリアクトルと、アノードがリアクトルの他方端子に接続され、カソードが平滑回路に接続されたダイオードと、リアクトルの他方端子と基準電圧のラインとの間に接続されたスイッチング素子とを含む。この電源装置は、さらに、アクティブフィルタの入力電流、入力電圧、および出力電圧を検出し、検出結果に基づいて、入力電流と入力電圧の位相が一致し、かつアクティブフィルタの出力電圧が目標電圧に一致するようにスイッチング素子をオン／オフ制御するマイクロコンピュータを備える。このマイクロコンピュータは、入力電圧、入力電流、出力電圧、および目標電圧に基づいて目標デューティ比を算出する目標デューティ比算出部と、目標デューティ比算出部によって算出された目標デューティ比と前周期のデューティ比との偏差が徐々に小さくなるように現周期のデューティ比を算出し、入力電流が予め定められた第１のしきい値電流を越えた場合、または出力電圧が予め定められた第１のしきい値電圧を越えた場合は、現周期のデューティ比を前周期のデューティ比よりも瞬時に低下させるデューティ比算出部と、デューティ比算出部によって算出された現周期のデューティ比に基づいて、スイッチング素子の制御信号を生成する信号生成部とを含む。したがって、目標デューティ比と前周期のデューティ比との偏差が徐々に小さくなるように現周期のデューティ比を設定するので、ソフトスタートを行なうことができる。また、ソフトスタートにおけるデューティ比の変化速度を柔軟に設定することができる。また、入力電流が第１のしきい値電流を越えた場合、または出力電圧が第１のしきい値電圧を越えた場合は、現周期のデューティ比を前周期のデューティ比よりも瞬時に低下させるので、安全である。

好ましくは、デューティ比算出部は、入力電流が第１のしきい値電流を越えた場合、または出力電圧が第１のしきい値電圧を越えた場合は、現周期のデューティ比を目標デューティ比に瞬時に低下させる。

また、この発明に係る他の電源装置は、第１の交流電圧を整流する整流回路と、整流回路の次段に設けられたアクティブフィルタと、アクティブフィルタの出力電圧を平滑化して直流電圧を生成する平滑回路と、直流電圧を第２の交流電圧に変換するインバータとを備えたものである。アクティブフィルタは、一方端子が整流回路の出力電圧を受けるリアクトルと、アノードがリアクトルの他方端子に接続され、カソードが平滑回路に接続されたダイオードと、リアクトルの他方端子と基準電圧のラインとの間に接続されたスイッチング素子とを含む。この電源装置は、さらに、アクティブフィルタの入力電流、入力電圧、および出力電圧を検出し、検出結果に基づいて、入力電流と入力電圧の位相が一致し、かつアクティブフィルタの出力電圧が目標電圧に一致するようにスイッチング素子をオン／オフ制御するマイクロコンピュータを備える。このマイクロコンピュータは、入力電圧、入力電流、出力電圧、および目標電圧に基づいて目標デューティ比を算出する目標デューティ比算出部と、目標デューティ比算出部によって算出された目標デューティ比が前周期のデューティ比よりも高い場合は、目標デューティ比と前周期のデューティ比との偏差が徐々に小さくなるように現周期のデューティ比を第１の速度で上昇させ、目標デューティ比算出部によって算出された目標デューティ比が前周期のデューティ比よりも低い場合は、目標デューティ比と前周期のデューティ比との偏差が徐々に小さくなるように現周期のデューティ比を第２の速度で下降させ、入力電流が予め定められた第１のしきい値電流を越えた場合、または出力電圧が予め定められた第１のしきい値電圧を越えた場合は、第２の速度を瞬時に速くするデューティ比算出部と、デューティ比算出部によって算出された現周期のデューティ比に基づいて、スイッチング素子の制御信号を生成する信号生成部とを含む。したがって、目標デューティ比と前周期のデューティ比との偏差が徐々に小さくなるように、現周期のデューティ比を第１の速度で上昇させるか、第２の速度で下降させるので、ソフトスタートを行なうことができる。また、ソフトスタートにおけるデューティ比の変化速度を柔軟に設定することができる。また、入力電流が第１のしきい値電流を越えた場合、または出力電圧が第１のしきい値電圧を越えた場合は、第２の速度を瞬時に速くするので、安全である。

好ましくは、マイクロコンピュータは、インバータを制御し、入力電流が第１のしきい値電流よりも大きな予め定められた第２のしきい値電流を越えた場合、または出力電圧が第１のしきい値電圧よりも高い予め定められた第２の電圧を越えた場合は、インバータを停止させる。

以上のように、この発明によれば、ソフトスタートを行なうことができ、安全な電源装置を実現することができる。また、ソフトスタートにおけるデューティ比の変化速度を柔軟に設定することができる。

この発明の実施の形態１による電源装置の構成を示す回路ブロック図である。図１に示した信号生成部の構成を示すブロック図である。図２に示したデューティ比算出部の動作を説明するための図である。図２に示した記憶部の動作を説明するための図である。図１に示したマイクロコンピュータにおけるゼロクロス検知信号の生成方法を示す図である。実施の形態１の変更例を示すフローチャートである。この発明の実施の形態２による電源装置の要部を示すブロック図である。この発明の実施の形態３による電源装置の要部を示すブロック図である。この発明の実施の形態４による電源装置の要部を示すブロック図である。この発明の実施の形態５による電源装置の要部を示すブロック図である。図１０で説明したマイクロコンピュータの動作を示すフローチャートである。

[実施の形態１]
図１は、この発明の実施の形態１による電源装置の構成を示すブロック図である。図１において、この電源装置は、整流回路２、分圧抵抗器７，１５、電流検出抵抗器８、アンプ９、アクティブフィルタ１０、平滑コンデンサ１４、インバータ１６、およびマイクロコンピュータ１８を備える。

整流回路２は、ブリッジ接続された４つのダイオード３〜６を含み、交流電源１からの交流電圧を全波整流する。交流電圧は、ダイオード３，４のアノード間に与えられる。ダイオード３，４のカソードはともに正側出力ノード２ａに接続され、ダイオード５，６のカソードはそれぞれダイオード３，４のアノードに接続され、ダイオード５，６のアノードはともに負側出力ノード２ｂに接続される。

分圧抵抗器７は、整流回路２の正側出力ノード２ａと基準電圧のラインとの間に接続され、整流回路２の出力電圧すなわちアクティブフィルタ１０の入力電圧Ｖｉｎを分圧し、入力電圧Ｖｉｎを示す信号を生成してマイクロコンピュータ１８に与える。

電流検出抵抗器８は、インバータ１６の負側入力ノード１６ｂと整流回路２の負側出力ノード２ｂとの間に接続され、アクティブフィルタ１０の入力電流Ｉｉｎを示す信号を出力する。アンプ９は、電流検出抵抗器８の出力信号を増幅してマイクロコンピュータ１８に与える。インバータ１６の負側入力ノード１６ｂは基準電圧のラインに接続される。

アクティブフィルタ１０は、リアクトル１１、ダイオード１２、およびＩＧＢＴ（Insulated Gate Bipolar Transistor)１３を含む。リアクトル１１の一方端子は整流回路２の正側出力ノード２ａに接続される。ダイオード１２のアノードはリアクトル１１の他方端子に接続され、そのカソードはインバータ１６の正側入力ノード１６ａに接続される。ＩＧＢＴ１３のコレクタはリアクトル１１の他方端子に接続され、そのエミッタは基準電圧のラインに接続され、そのゲートはマイクロコンピュータ１８からの制御信号φＣを受ける。

平滑コンデンサ１４は、ダイオード１２のカソードと基準電圧のラインとの間に接続され、アクティブフィルタ１０の出力電圧Ｖｏを平滑化して直流電圧を生成する。分圧抵抗器１５は、平滑コンデンサ１４に並列接続され、アクティブフィルタ１０の出力電圧Ｖｏを分圧し、出力電圧Ｖｏを示す信号を生成してマイクロコンピュータ１８に与える。インバータ１６は、アクティブフィルタ１０の出力電圧Ｖｏを３相交流電圧に変換し、その３相交流電圧を交流モータ１７に与える。

マイクロコンピュータ１８は、インバータ１６からの直流電流信号やモータ１７からのモータ位置信号に基づいて、インバータ１６を制御する。また、マイクロコンピュータ１８は、入力電圧Ｖｉｎ、入力電流Ｉｉｎ、および出力電圧Ｖｏに基づいてＩＧＢＴ１３をオン／オフ制御し、入力電圧Ｖｉｎと入力電流Ｉｉｎの波形および位相を一致させて力率を１に近付けるとともに、出力電圧Ｖｏを目標電圧Ｖｔに一致させる。また、マイクロコンピュータ１８は、入力電圧Ｖｉｎが低下したことに応じて目標電圧Ｖｔを低下させる。また、マイクロコンピュータ１８は、入力電流Ｉｉｎがしきい値電流Ｉｔｈ１を越えたことに応じて制御信号φＣのデューティ比ＤＵを低減させ、入力電流Ｉｉｎがしきい値電流Ｉｔｈ１よりも高いしきい値電流Ｉｔｈ２を越えたことに応じてインバータ１６の制御を停止する。

すなわち、マイクロコンピュータ１８は、電圧検出部２０，２２、電流検出部２１、目標電圧設定部２３、および信号生成部２４を含む。電圧検出部２０は、分圧抵抗器７の出力信号に基づいて、アクティブフィルタ１０の入力電圧Ｖｉｎの波形、位相、振幅などを示すデジタル信号を発生する。電流検出部２１は、アンプ９の出力信号に基づいて、アクティブフィルタ１０の入力電流Ｉｉｎの波形、位相、振幅などを示すデジタル信号を発生する。電圧検出部２２は、分圧抵抗器１５の出力信号に基づいて、アクティブフィルタ１０の出力電圧Ｖｏのレベルを示すデジタル信号を発生する。

目標電圧設定部２３は、電圧検出部２０の出力信号に基づいて目標電圧Ｖｔを生成する。目標電圧Ｖｔは、アクティブフィルタ１０の入力電圧Ｖｉｎが低下するに従って低下する。信号生成部２４は、入力電圧Ｖｉｎ、入力電流Ｉｉｎ、出力電圧Ｖｏ、および目標電圧Ｖｔに基づいて制御信号φＣを生成し、ＩＧＢＴ１３をオン／オフ制御し、入力電圧Ｖｉｎと入力電流Ｉｉｎの波形および位相を一致させて力率を１に近付けるとともに、出力電圧Ｖｏを目標電圧Ｖｔに一致させる。

信号生成部２４は、図２に示すように、交流電流比較部３０、目標デューティ比算出部３１、記憶部３２、デューティ比算出部３３、および信号波形生成部３４を含む。交流電流比較部３０は、図１の電流検出部２１の出力信号に基づいて入力電流Ｉｉｎを求め、その入力電流Ｉｉｎと予め設定されたしきい値電流Ｉｔｈ１，Ｉｔｈ２（ただし、Ｉｔｈ１＜Ｉｔｈ２である）とを比較する。交流電流比較部３０は、Ｉｉｎ＜Ｉｔｈ１の場合は信号φＩ１，φＩ２をともに「Ｌ」レベルにし、Ｉｔｈ１＜Ｉｉｎ＜Ｉｔｈ２の場合は信号φＩ１，φＩ２をそれぞれ「Ｈ」レベルおよびＬ」レベルにし、Ｉｉｎ＞Ｉｔｈ２の場合は信号φＩ１，φＩ２をともに「Ｈ」レベルにする。

マイクロコンピュータ１８は、信号φＩ２が「Ｌ」レベルの場合は、インバータ１６を制御し、信号φＩ２が「Ｈ」レベルになった場合は、インバータ１６内の全トランジスタをオフさせてインバータ１６の制御を停止する。

図３に示すように、入力電圧Ｖｉｎおよび入力電流Ｉｉｎの１周期は、（Ｎ＋１）区間（Ｎは正の整数である）に分割され、区間毎にデューティ比ＤＵが設定される。目標デューティ比算出部３１は、入力電圧Ｖｉｎ、入力電流Ｉｉｎ、出力電圧Ｖｏ、および目標電圧Ｖｔに基づいて各区間の目標デューティ比ＤＵｔを算出する。

図４に示すように、記憶部３２のアドレス０〜Ｎには、前周期の全区間のデューティ比ＤＵｐ０〜ＤＵｐＮがそれぞれ記憶されている。デューティ比算出部３３は、信号φＩ１が「Ｌ」レベルの場合は、現区間の目標デューティ比ＤＵｔと記憶部３６に記憶された前周期の対応する区間のデューティ比ＤＵｐとの偏差が予め定めれた数の周期の間に徐々に無くなるように、現周期の現区間のデューティ比ＤＵを算出する。

なお、デューティ比ＤＵは、フィードバック制御技術であるＰＩＤ制御を用いて目標デューティ比ＤＵｔに近付けてもよいし、偏差の所定の割合ずつ目標デューティ比ＤＵｔに近付けてもよいし、他の方法を採用してもよい。

また、デューティ比算出部３３は、信号φＩ１が「Ｈ」レベルの場合は、現周期の現区間のデューティ比ＤＵを予め定められた十分に低いデューティ比に瞬時に低減させる。すなわち、信号φＩ１が「Ｌ」レベルである場合、デューティ比算出部３３はデューティ比ＤＵが目標デューティ比ＤＵｔに徐々に到達するようにデューティ比ＤＵを算出するので、何らかの原因により、大きな入力電流Ｉｉｎが検出された場合には危険な状態が続いてしまう懸念がある。

ＩＧＢＴ１３に過電流が流れると、ＩＧＢＴ１３の短絡破壊が起こる場合がある。ＩＧＢＴ１３の短絡破壊が起こると、電源ラインと基準電圧のラインとが短絡され、大電流が流れて回路が破壊される危険性がある。そのため一般的な回路ではヒューズなどによって回路が保護がされている。しかし、空気調和機のような製品の回路では、電源ラインのヒューズが分断されて運転不可能な状態になることはできるだけ避けなければならない。そこで、デューティ比算出部３３は、信号φＩ１が「Ｈ」レベルの場合は、インバータ１６を制御しながら、デューティ比ＤＵを十分に低いデューティ比に瞬時に低減させる。

信号波形生成部３４は、デューティ比算出部３３で生成されたデューティ比ＤＵに基づいて制御信号φＣの波形を生成する。制御信号φＣは、入力電圧Ｖｉｎ、入力電流Ｉｉｎ、および出力電圧Ｖｏの関数であり、φＣ＝ｘ（Ｖｉｎ，Ｉｉｎ，Ｖｏ）である。また、出力電圧Ｖｏは、目標電圧Ｖｔ、出力電圧Ｖｏ、および入力電圧Ｖｉｎの関数であり、Ｖｏ＝ｙ（Ｖｔ，Ｖｏ，Ｖｉｎ）である。入力電圧Ｖｉｎと出力電圧Ｖｏは一定の関係になるように制御される。また、入力電圧Ｖｉｎが下がっても電力損失が変化しないように、入力電圧Ｖｉｎの低下に伴って目標電圧Ｖｔが下げられる。

制御信号φＣによるＩＧＢＴ１３のオン／オフの周期は、マイクロコンピュータ１８に記憶された任意の設定値によって決定される。たとえば、データの書換えが可能なフラッシュメモリを用いて任意の設定値を記憶することにより、任意の設定値を変更することが可能となる。騒音や雑音端子電圧の問題から、一般的にアクティブフィルタ１０のスイッチング周期は１５ｋＨｚ〜２０ｋＨｚに設定される。

また、この制御信号φＣは、図５に示すような入力電圧Ｖａｃに基づいてマイクロコンピュータ１８によって生成されるゼロクロス検知信号φＺＣをトリガとして生成される。電圧Ｖａｃは、正弦波形の交流電圧を全波整流したものである。マイクロコンピュータ１８は、入力電圧Ｖａｃをサンプリングし、入力電圧Ｖａｃが予め設定されているしきい値電圧Ｖｔｈ以下になったときにゼロクロス検知信号φＺＣを「Ｈ」レベルに立ち上げ（時刻ｔ０，ｔ２，ｔ４）、入力電圧Ｖａｃがしきい値電圧Ｖｔｈ以上になったときにゼロクロス検知信号φＺＣを「Ｌ」レベルに立ち下げ（時刻ｔ１，ｔ３，ｔ５）、ゼロクロス検知信号φＺＣをソフトウェア的に生成する。

なお、抵抗素子、ダイオード、およびフォトカプラを組み合わせた回路や、コンパレータなどのハードウェアを用いてゼロクロス検知信号φＺＣを生成し、その信号φＺＣをマイクロコンピュータ１８に入力し、制御信号φＣの出力トリガとしてもよい。

この実施の形態１では、目標デューティ比ＤＵｔと前周期のデューティ比ＤＵｐとの偏差が徐々に小さくなるように現周期のデューティ比ＤＵを設定するので、ソフトスタートを行なうことができる。また、ソフトスタートにおけるデューティ比ＤＵの変化速度を柔軟に設定することができる。

また、ＩＧＢＴ１３が破壊される過電流レベルＩｔｈ２よりも低いしきい値電流Ｉｔｈ１を予めマイクロコンピュータ１８に設定しておき、入力電流Ｖｉｎがしきい値電流Ｉｔｈ１を越えた場合は、瞬時にデューティ比ＤＵを低減させる。したがって、回路に素子破壊を起こすような大電流が流れることを防止することができ、安全である。

なお、「瞬時」とは、たとえば次の制御定数変更時、たとえば２０ｋＨｚのキャリア周波数で制御を行なっている場合は５０μｓｅｃ後である。また、５０μｓｅｃ後ではなく、たとえば次の電源電圧ゼロクロス点からデューティ比ＤＵを低減させてもよい。

また、その際にシーケンス制御を停止させると製品としての機能性が悪くなるため、しきい値電流Ｉｔｈ１は安全に運転が可能な値を設定しておき、このしきい値電流Ｉｔｈ１以上の電流を検知すると、シーケンス制御を停止させずにデューティ比ＤＵを低下させて素子破壊および回路破壊を防ぐ。したがって、製品としての機能性を損なわずに安全性を確保することができる。ここで「シーケンス制御」とは、製品としての目的を果たすための制御のことである。たとえばエアコンの場合は冷暖房を継続的に行なう制御であり、冷蔵庫の場合は庫内を冷やし続ける制御であり、洗濯機では洗濯槽を回すためのモータを駆動し続ける制御である。

なお、この実施の形態１では、信号φＩ１が「Ｈ」レベルの場合はデューティ比ＤＵを予め定められた十分に低いデューティ比に瞬時に低減させたが、記憶部３６に記憶された前周期の対応する区間のデューティ比ＤＵｐにＫ（Ｋは、０よりも大きく１よりも小さな実数である）を掛けた値を現周期の現区間のデューティ比ＤＵとしてもよい。ここで、Ｋは一定値でもよいし、入力電流Ｉｉｎとしきい値電流Ｉｔｈ１の差（Ｉｉｎ−Ｉｔｈ１）が大きいほどＫを大きくしてもよい。また、記憶部３６に記憶された前周期の対応する区間のデューティ比ＤＵｐから一定値を減算した値を現周期の現区間のデューティ比ＤＵとしてもよい。

ここで、デューティ比ＤＵを０（ゼロ）にしてしまうと、入力電流Ｉｉｎの波形がコンデンサ・インプット型の電源装置における入力電流の波形と同様になり、結果的に入力電流Ｉｉｎの最大値が検知された入力電流値よりも大きくなってしまう懸念がある。したがって、デューティ比ＤＵが０にならないようにデューティ比ＤＵを設定する必要がある。

なお、このようにして算出されたデューティ比ＤＵは記億部３２に前周期のデューティ比ＤＵｐとして保管され、それ以降に出力されるデューティ比ＤＵは低減制御が行なわれた後のデューティ比ＤＵからから徐々に目標デューティ比ＤＵｔに近付くので、直ちに低減制御が行われる前のデューティ比ＤＵに戻ることはない。

また、ＩＧＢＴ１３を内蔵し、ＩＧＢＴ１３に過電流が流れた場合に過電流検知信号を出力するＩＧＢＴモジュールがある。そのようなＩＧＢＴモジュールをＩＧＢＴ１３の代わりに使用した場合、ＩＧＢＴモジュールから過電流検知信号が出力されたとき、マイクロコンピュータ１８は異常と判断し、インバータ１６のシーケンス制御を停止する。

ただし、一般的な製品では度々運転が異常停止になってしまうと、製品としての機能性が悪くなるので、可能な限りシーケンス制御を停止せずに保護制御を行なうことが望ましい。ＩＧＢＴモジュールを用いる場合、ＩＧＢＴモジュールが過電流検知信号を出力するときのしきい値電流Ｉｔｈ２よりも低いしきい値電流Ｉｔｈ１をマイクロコンピュータ１８に持たせておく。マイクロコンピュータ１８は、入力電流Ｉｉｎがしきい値電流Ｉｔｈ１を越えた場合は、シーケンス制御を停止させずにデューティ比ＤＵを瞬時に低減させ、ＩＧＢＴモジュールから過電流検知信号が出力された場合は、インバータ１６のシーケンス制御を停止する。したがって、この場合は、交流電流比較部３０は、入力電流Ｉｉｎとしきい値電流Ｉｔｈ２との比較は行なわず、信号φＩ２も出力しない。

図６は、この実施の形態１の変更例を示すブロック図であって、図１と対比される図である。図６において、この電源装置が図１の電源装置と異なる点は、ＩＧＢＴ１３の近傍に温度センサ３５が設けられ、マイクロコンピュータ１８に温度検出部３６が設けられている点である。温度センサ３５は、ＩＧＢＴ１３の温度Ｔａを検出し、検出した温度に応じたレベルの信号を出力する。温度検出部３６は、温度センサ３５の出力信号に基づいて、ＩＧＢＴ１３の温度Ｔａを示すデジタル信号を生成し、その信号を目標電圧設定部２３に与える。目標電圧設定部２３は、入力電圧Ｖｉｎの低下に応じて目標電圧Ｖｔを低下させ、入力電流Ｉｉｎの上昇に応じて目標電圧Ｖｔを低下させ、ＩＧＢＴ１３の温度Ｔａの上昇に応じて目標電圧Ｖｔを低下させる。

ＩＧＢＴ１３の温度は、入力電流Ｉｉｎが大きく、ＩＧＢＴ１３に流れる電流が大きいほど上昇する。ＩＧＢＴ１３の温度上昇を抑えることができれば、入力電流Ｉｉｎに基づく目標電圧Ｖｔの制御と合わせることで、雑音端子電圧レベルを減少させながらＩＧＢＴ１３の高温破壊の危険性が低減し、安全性が増す。また、安価なＩＧＢＴ１３を採用することが可能となり、コストダウンにもつながる。

[実施の形態２]
図７は、この発明の実施の形態２による電源装置の要部を示すブロック図であって、図２と対比される図である。図７において、この電源装置が実施の形態１の電源装置と異なる点は、デューティ比算出部３３がデューティ比算出部４０で置換されている点である。デューティ比算出部４０は、信号φＩ１が「Ｌ」レベルの場合は、デューティ比算出部３３と同様に、現区間の目標デューティ比ＤＵｔと記憶部３６に記憶された前周期の対応する区間のデューティ比ＤＵｐとの偏差が予め定めれた数の周期の間に徐々に無くなるように、現周期の現区間のデューティ比ＤＵを算出する。

また、デューティ比算出部４０は、信号φＩ１が「Ｈ」レベルの場合は、現周期の現区間の目標デューティ比ＤＵｔが小さくなるので、現周期の現区間のデューティ比ＤＵを現周期の現区間の目標デューティ比ＤＵｔに瞬時に設定する。したがって、入力電流Ｉｉｎがしきい値電流Ｉｔｈ１を越えた場合は、次の制御定数変更時、たとえば２０ｋＨｚのキャリア周波数で制御を行なっている場合は５０μｓｅｃ後にデューティ比ＤＵを低減させる。また、５０μｓｅｃ後ではなく、たとえば次の電源電圧ゼロクロス点からデューティ比ＤＵを低減させてもよい。

この実施の形態２でも、実施の形態１と同じ効果が得られる。また、デューティ比ＤＵを強制的に低減させる実施の形態１に比べ、出力電圧Ｖｏが制御値から大きく外れることなく、実施の形態１と同様に素早く安全な交流電流Ｉｉｎを得ることができる。

[実施の形態３]
図８は、この発明の実施の形態３による電源装置の要部を示すブロック図であって、図２と対比される図である。図８において、この電源装置が実施の形態１の電源装置と異なる点は、デューティ比算出部３３がデューティ比算出部４１で置換されている点である。デューティ比算出部４１は、現区間の目標デューティ比ＤＵｔと記憶部３６に記憶された前周期の対応する区間のデューティ比ＤＵｐとの偏差が徐々に無くなるように、現周期の現区間のデューティ比ＤＵを算出する。ここで、デューティ比算出部４１は、目標デューティ比ＤＵｔに向かってデューティ比ＤＵを増加させる場合のゲインＧＵと、目標デューティ比ＤＵｔに向かってデューティ比ＤＵを減少させる場合のゲインＧＤ１，ＧＤ２（ただし、ＧＤ１＜ＧＤ２）とを有する。

デューティ比算出部４１は、信号φＩ１が「Ｌ」レベルの場合は、現区間の目標デューティ比ＤＵｔと前周期の対応する区間のデューティ比ＤＵｐとの偏差が徐々に無くなるように、ゲインＧＵ，ＧＤ１を用いて現周期の現区間のデューティ比ＤＵを算出する。また、デューティ比算出部４１は、信号φＩ１が「Ｈ」レベルの場合は、現区間の目標デューティ比ＤＵｔと前周期の対応する区間のデューティ比ＤＵｐとの偏差が徐々に（または迅速に）無くなるように、ゲインＧＵ（またはゲインＧＤ２）を用いて現周期の現区間のデューティ比ＤＵを算出する。

したがって、入力電流Ｉｉｎがしきい値電流Ｉｔｈ１を越えた場合は、次の制御定数変更時、たとえば２０ｋＨｚのキャリア周波数で制御を行なっている場合は５０μｓｅｃ後にデューティ比ＤＵを低減させる。また、５０μｓｅｃ後ではなく、たとえば次の電源電圧ゼロクロス点からデューティ比ＤＵを低減させてもよい。

換言すると、デューティ比算出部４１は、目標デューティ比ＤＵｔが前周期のデューティ比ＤＵｐよりも高い場合は、目標デューティ比ＤＵｔと前周期のデューティ比ＤＵｐとの偏差が徐々に小さくなるように現周期のデューティ比ＤＵを第１の速度で上昇させ、目標デューティ比ＤＵｔが前周期のデューティ比ＤＵｐよりも低い場合は、目標デューティ比ＤＵｔと前周期のデューティ比ＤＵｐとの偏差が徐々に小さくなるように現周期のデューティ比ＤＵを第２の速度で下降させ、入力電流Ｉｉｎがしきい値電流Ｉｔｈ１を越えた場合は、第２の速度を瞬時に速くする。

この実施の形態３では、目標デューティ比ＤＵｔをデューティ比ＤＵに直接代入する場合のような急峻な出力変化が起こらず、危険な状態で留まる時間も短くて済み、より連続性のある制御が可能である。

なお、実施の形態２では、デューティ比ＤＵを比例制御する場合について説明したが、これに限るものではなく、入力電流Ｉｉｎがしきい値電流Ｉｔｈ１を越えた場合に第２の速度を瞬時に速くするのであれば、どのような方法でもよい。たとえば、ゲインＧを一定に保持し、ゲインＧの加算を実行するための積分感度を小さくして制御速度を速くするような積分制御方式でもよい。

[実施の形態４]
図９は、この発明の実施の形態４による電源装置の要部を示すブロック図であって、図２と対比される図である。図９において、この電源装置が実施の形態１の電源装置と異なる点は、交流電流比較部３０が直流電圧比較部４２で置換されている点である。

直流電圧比較部４２は、図１の電圧検出部２２の出力信号に基づいて出力電圧Ｖｏを求め、その出力電圧Ｖｏと予め設定されたしきい値電圧Ｖｔｈ１，Ｖｔｈ２（ただし、Ｖｔｈ１＜Ｖｔｈ２である）とを比較する。直流電圧比較部４２は、Ｖｉｎ＜Ｖｔｈ１の場合は信号φＶ１，φＶ２をともに「Ｌ」レベルにし、Ｖｔｈ１＜Ｖｏ＜Ｖｔｈ２の場合は信号φＶ１，φＶ２をそれぞれ「Ｈ」レベルおよびＬ」レベルにし、Ｖｏ＞Ｖｔｈ２の場合は信号φＶ１，φＶ２をともに「Ｈ」レベルにする。

マイクロコンピュータ１８は、信号φＶ２が「Ｌ」レベルの場合は、インバータ１６を制御し、信号φＶ２が「Ｈ」レベルになった場合は、インバータ１６内の全トランジスタをオフさせてインバータ１６の制御を停止する。

また、デューティ比算出部３３は、信号φＶ１が「Ｈ」レベルの場合は、現周期の現区間のデューティ比ＤＵを予め定められた十分に低いデューティ比に瞬時に低減させる。すなわち、信号φＶ１が「Ｈ」レベルである場合、デューティ比算出部３３はデューティ比ＤＵが目標デューティ比ＤＵｔに徐々に到達するようにデューティ比ＤＵを算出するので、何らかの原因により、大きな出力電圧Ｖｏが検出された場合には危険な状態が続いてしまう懸念がある。

一般に、過電圧によって回路素子が破壊されるのを防止するため、しきい値電圧を設定し、検知電圧がしきい値電圧を越えた場合に回路の動作を停止させる。アクティブフィルタ制御では、電源クロック全域でリアクトル１１にエネルギーを蓄積させるようなスイッチング動作を行なっているので、たとえば制御タイミングの誤検知など、何らかの影響を受けた場合に出力電圧Ｖｏが上昇し易い。しかし、検知電圧がしきい値電圧を超える度に製品を異常停止させると、製品の機能性が悪くなるので、できる限りシーケンス制御を停止せずに危険な状態を脱するような保護制御を行なうことが望ましい。

そこで、この実施の形態４では、シーケンス制御を停止させるしきい値電圧Ｖｔｈ２よりも低いしきい値電圧Ｖｔｈ１を設定しておき、出力電圧Ｖｏがしきい値電圧Ｖｔｈ１を超えた場合は、デューティ比ＤＵを瞬時に低減させる。ただし、デューティ比ＤＵの低減制御が頻繁に行なわれると、所望の出力電圧が得られないので、しきい値電圧Ｖｔｈ１は高めに設定する必要がある。

この実施の形態４でも、実施の形態１と同じ効果が得られる。
なお、図７の交流電流比較部３０を直流電圧比較部４２で置換してもよい。この場合、デューティ比算出部４０は、信号φＶ１が「Ｌ」レベルの場合は、目標デューティ比ＤＵｔと前周期のデューティ比ＤＵｐとの偏差が徐々に無くなるようにデューティ比ＤＵを算出し、信号φＶ１が「Ｈ」レベルの場合は、デューティ比ＤＵを目標デューティ比ＤＵｔに瞬時に設定する。また、マイクロコンピュータ１８は、信号φＶ２が「Ｌ」レベルである場合はインバータ１６を制御し、信号φＶ２が「Ｈ」レベルになった場合はインバータ１６の制御を停止する。

また、図８の交流電流比較部３０を直流電圧比較部４２で置換してもよい。この場合、デューティ比算出部４１は、信号φＶ１が「Ｌ」レベルの場合は、目標デューティ比ＤＵｔと前周期のデューティ比ＤＵｐとの偏差が徐々に無くなるようにゲインＧＵ，ＧＤ１を用いてデューティ比ＤＵを算出し、信号φＶ１が「Ｈ」レベルの場合は、目標デューティ比ＤＵｔと前周期のデューティ比ＤＵｐとの偏差が徐々に（または迅速に）無くなるようにゲインＧＵ（またはゲインＧＤ２）を用いてデューティ比ＤＵを算出する。また、マイクロコンピュータ１８は、信号φＶ２が「Ｌ」レベルである場合はインバータ１６を制御し、信号φＶ２が「Ｈ」レベルになった場合はインバータ１６の制御を停止する。

[実施の形態５]
図１０は、この発明の実施の形態５による電源装置の要部を示すブロック図であって、図２と対比される図である。図１０において、この電源装置が実施の形態１の電源装置と異なる点は、直流電圧比較部４２が追加されている点である。デューティ比算出部３３は、信号φＩ１，φＶ１がともに「Ｌ」レベルである場合は、現区間の目標デューティ比ＤＵｔと記憶部３６に記憶された前周期の対応する区間のデューティ比ＤＵｐとの偏差が予め定めれた数の周期の間に徐々に無くなるように、現周期の現区間のデューティ比ＤＵを算出する。

また、デューティ比算出部３３は、信号φＩ１または信号φＶ１が「Ｈ」レベルになった場合は、現周期の現区間のデューティ比ＤＵを予め定められた十分に低いデューティ比に瞬時に低減させる。また、マイクロコンピュータ１８は、信号φＩ２，φＶ２がともに「Ｌ」レベルである場合は、インバータ１６を制御し、信号φＩ２または信号φＶ２が「Ｈ」レベルになった場合は、インバータ１６内の全トランジスタをオフさせてインバータ１６の制御を停止する。

図１１は、この実施の形態５のマイクロコンピュータ１８の動作を示すフローチャートである。このフローチャートはキャリア周期毎にデューティ比ＤＵを設定する動作のみを示すものであり、ＩＧＢＴ１３をオン／オフ制御するか、ＩＧＢＴ１３の制御を停止させるかを切り換える制御は別途行なわれる。

マイクロコンピュータ１８は、ステップＳ１において入力電流Ｉｉｎおよび出力電圧Ｖｏを検出し、ステップＳ２において入力電流Ｉｉｎがしきい値電流Ｉｔｈ２以下か否かを判別する。Ｉｉｎ≦Ｉｔｈ２の場合は、ステップＳ３において出力電圧Ｖｏがしきい値電圧Ｖｔｈ２以下か否かを判別する。Ｖｏ≦Ｖｔｈ２の場合は、ステップＳ４において入力電流Ｉｉｎがしきい値電流Ｉｔｈ１以下か否かを判別する。Ｉｉｎ≦Ｉｔｈ１の場合は、ステップＳ５において出力電圧Ｖｏがしきい値電圧Ｖｔｈ１以下か否かを判別する。

ステップＳ２において入力電流Ｉｉｎがしきい値電流Ｉｔｈ２を越えた場合（Ｉｉｎ＞Ｉｔｈ２）、およびステップＳ３において出力電圧Ｖｏがしきい値電圧Ｖｔｈ２を越えた場合（Ｖｏ＞Ｖｔｈ２）は、ステップＳ６において制御信号φＣの出力許可フラグをクリアし、制御信号φＣの出力を停止してインバータ１６の制御を停止する。ステップＳ７においてデューティ比ＤＵを最小値に設定し、ステップＳ１０に進む。

ステップＳ４において入力電流Ｉｉｎがしきい値電流Ｉｔｈ１を越えた場合（Ｉｔｈ１≧Ｉｉｎ＞Ｉｔｈ２）、およびステップＳ５において出力電圧Ｖｏがしきい値電圧Ｖｔｈ１を越えた場合（Ｖｔｈ２≧Ｖｏ＞Ｖｔｈ１）は、ステップＳ８においてデューティ比ＤＵを予め定められた低減値に設定し、ステップＳ１０に進む。

ステップＳ５において出力電圧Ｖｏがしきい値電圧Ｖｔｈ１以下であった場合（Ｖｏ≦Ｖｔｈ１，Ｉｉｎ≦Ｉｔｈ１）は、ステップＳ９においてデューティ比ＤＵを通常算出値に設定し、ステップＳ１０に進む。ステップＳ１０では、ステップＳ７，Ｓ８またはＳ９で設定されたデューティ比ＤＵを出力し、ステップＳ１に戻る。

なお、ステップＳ６の出力許可フラグは状態制御関数（記述せず）内にて使用するフラグであり、出力許可フラグがクリアされた場合はシーケンス制御が停止される。ステップＳ７では、既に出力許可フラグがクリアされているので、デューティ比ＤＵを設定しなくてもよいが、タイミングや時間によりシーケンス制御が直ぐに停止されない場合のためにデューティ比ＤＵを最小値に設定している。デューティ比ＤＵの最小値は、マイクロコンピュータ１８内に持たせた固定値であり、直流電圧昇圧能力や交流電流波形形成に影響しない程度の微小出力時間に設定されている。デューティ比ＤＵが最小値の場合は、ほぼ制御信号φＣの出力が停止されたような状態となる。したがって、制御信号φＣの出力が直ぐに停止しなくても、過電流または過電圧を検知した時点よりも電流値や電圧値が小さくなるため安全である。

この実施の形態５でも、実施の形態１と同じ効果が得られる。
なお、図７の電源装置に直流電圧比較部４２を追加してもよい。この場合、デューティ比算出部４０は、信号φＩ１，φＶ１がともに「Ｌ」レベルの場合は、目標デューティ比ＤＵｔと前周期のデューティ比ＤＵｐとの偏差が徐々に無くなるようにデューティ比ＤＵを算出し、信号φＩ１または信号φＶ１が「Ｈ」レベルの場合は、デューティ比ＤＵを目標デューティ比ＤＵｔに瞬時に設定する。また、マイクロコンピュータ１８は、信号φＩ２，φＶ２がともに「Ｌ」レベルである場合はインバータ１６を制御し、信号φＩ２または信号φＶ２が「Ｈ」レベルになった場合はインバータ１６の制御を停止する。

また、図８の電源装置に直流電圧比較部４２を追加してもよい。この場合、デューティ比算出部４１は、信号φＩ１，φＶ１がともに「Ｌ」レベルの場合は、目標デューティ比ＤＵｔと前周期のデューティ比ＤＵｐとの偏差が徐々に無くなるようにゲインＧＵ，ＧＤ１を用いてデューティ比ＤＵを算出し、信号φＩ１または信号φＶ１が「Ｈ」レベルの場合は、目標デューティ比ＤＵｔと前周期のデューティ比ＤＵｐとの偏差が徐々に（または迅速に）無くなるようにゲインＧＵ（またはゲインＧＤ２）を用いてデューティ比ＤＵを算出する。また、マイクロコンピュータ１８は、信号φＩ２，φＶ２がともに「Ｌ」レベルである場合はインバータ１６を制御し、信号φＩ２または信号φＶ２が「Ｈ」レベルになった場合はインバータ１６の制御を停止する。

今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１交流電源、２整流回路、２ａ正側出力ノード、２ｂ負側出力ノード、３〜６ダイオード、７，１５分圧抵抗器、８電流検出抵抗器、９アンプ、１０アクティブフィルタ、１１リアクトル、１２ダイオード、１３ＩＧＢＴ、１４平滑コンデンサ、１６インバータ、１６ａ正側入力ノード、１６ｂ負側入力ノード、１７交流モータ、１８マイクロコンピュータ、２０，２２電圧検出部、２１電流検出部、２３目標電圧設定部、２４信号生成部、３０交流電流比較部、３１目標デューティ比算出部、３２記憶部、３３，４０，４１デューティ比算出部、３４信号波形生成部、３５温度センサ、３６温度検出部、４２直流電圧比較部。

Claims

第１の交流電圧を整流する整流回路と、
前記整流回路の次段に設けられたアクティブフィルタと、
前記アクティブフィルタの出力電圧を平滑化して直流電圧を生成する平滑回路と、
前記直流電圧を第２の交流電圧に変換するインバータとを備え、
前記アクティブフィルタは、
一方端子が前記整流回路の出力電圧を受けるリアクトルと、
アノードが前記リアクトルの他方端子に接続され、カソードが前記平滑回路に接続されたダイオードと、
前記リアクトルの他方端子と基準電圧のラインとの間に接続されたスイッチング素子とを含み、
さらに、前記アクティブフィルタの入力電流、入力電圧、および出力電圧を検出し、検出結果に基づいて、前記入力電流と前記入力電圧の位相が一致し、かつ前記アクティブフィルタの出力電圧が目標電圧に一致するように前記スイッチング素子をオン／オフ制御するマイクロコンピュータを備え、
前記マイクロコンピュータは、
前記入力電圧、前記入力電流、前記出力電圧、および前記目標電圧に基づいて目標デューティ比を算出する目標デューティ比算出部と、
前記目標デューティ比算出部によって算出された目標デューティ比と前周期のデューティ比との偏差が徐々に小さくなるように現周期のデューティ比を算出し、前記入力電流が予め定められた第１のしきい値電流を越えた場合、または前記出力電圧が予め定められた第１のしきい値電圧を越えた場合は、現周期のデューティ比を前周期のデューティ比よりも瞬時に低下させるデューティ比算出部と、
前記デューティ比算出部によって算出された現周期のデューティ比に基づいて、前記スイッチング素子の制御信号を生成する信号生成部とを含む、電源装置。
前記デューティ比算出部は、前記入力電流が前記第１のしきい値電流を越えた場合、または前記出力電圧が前記第１のしきい値電圧を越えた場合は、現周期のデューティ比を前記目標デューティ比に瞬時に低下させる、請求項１に記載の電源装置。
第１の交流電圧を整流する整流回路と、
前記整流回路の次段に設けられたアクティブフィルタと、
前記アクティブフィルタの出力電圧を平滑化して直流電圧を生成する平滑回路と、
前記直流電圧を第２の交流電圧に変換するインバータとを備え、
前記アクティブフィルタは、
一方端子が前記整流回路の出力電圧を受けるリアクトルと、
アノードが前記リアクトルの他方端子に接続され、カソードが前記平滑回路に接続されたダイオードと、
前記リアクトルの他方端子と基準電圧のラインとの間に接続されたスイッチング素子とを含み、
さらに、前記アクティブフィルタの入力電流、入力電圧、および出力電圧を検出し、検出結果に基づいて、前記入力電流と前記入力電圧の位相が一致し、かつ前記アクティブフィルタの出力電圧が目標電圧に一致するように前記スイッチング素子をオン／オフ制御するマイクロコンピュータを備え、
前記マイクロコンピュータは、
前記入力電圧、前記入力電流、前記出力電圧、および前記目標電圧に基づいて目標デューティ比を算出する目標デューティ比算出部と、
前記目標デューティ比算出部によって算出された目標デューティ比が前周期のデューティ比よりも高い場合は、目標デューティ比と前周期のデューティ比との偏差が徐々に小さくなるように現周期のデューティ比を第１の速度で上昇させ、前記目標デューティ比算出部によって算出された目標デューティ比が前周期のデューティ比よりも低い場合は、目標デューティ比と前周期のデューティ比との偏差が徐々に小さくなるように現周期のデューティ比を第２の速度で下降させ、前記入力電流が予め定められた第１のしきい値電流を越えた場合、または前記出力電圧が予め定められた第１のしきい値電圧を越えた場合は、前記第２の速度を瞬時に速くするデューティ比算出部と、
前記デューティ比算出部によって算出された現周期のデューティ比に基づいて、前記スイッチング素子の制御信号を生成する信号生成部とを含む、電源装置。
前記マイクロコンピュータは、前記インバータを制御し、前記入力電流が前記第１のしきい値電流よりも大きな予め定められた第２のしきい値電流を越えた場合、または前記出力電圧が前記第１のしきい値電圧よりも高い予め定められた第２の電圧を越えた場合は、前記インバータを停止させる、請求項１から請求項３までのいずれかに記載の電源装置。