JP6479160B2

JP6479160B2 - コンバータ装置

Info

Publication number: JP6479160B2
Application number: JP2017508840A
Authority: JP
Inventors: 章斗田中
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 2015-03-27
Filing date: 2015-03-27
Publication date: 2019-03-06
Anticipated expiration: 2035-03-27
Also published as: EP3098955B1; US10084383B2; EP3098955A4; CN107210673A; US20170353109A1; EP3098955A1; CN107210673B; JPWO2016157307A1; AU2015389306A1; WO2016157307A1; AU2015389306B2

Description

本発明は、直流電圧を昇圧するコンバータ装置に関する。

昇圧コンバータ回路は、交流電力を直流電力に変換する整流回路と、コイル及びスイッチング素子を備え、整流回路から出力される直流電圧を昇圧する昇圧回路と、スイッチング素子をパルス幅変調（Pulse Width Modulation、ＰＷＭ）制御を行う制御回路と、を有する。

関連する技術として、下記の特許文献１には、３個の昇圧チョッパ４ａから４ｃまでが並列接続されたデジタルコンバータ１が記載されている。昇圧チョッパ４ａから４ｃまでは、コイルＬ１からＬ３までと、スイッチング素子Ｑ１からＱ３までと、シャント抵抗Ｒ１からＲ３までと、が夫々直列接続されて構成されている。ワンチップマイコン３は、各スイッチング素子のＯＦＦ遷移時の電流Ｉｐｉに基づいて、ＰＷＭ波のパルス幅を設定する（段落００１３及び段落００２１並びに図１）。

特許文献１記載のデジタルコンバータ１によれば、複数のスイッチング素子について各々の特性に合わせて最適な条件で動作させることができる（段落００１７）。

特開２００９−２６１０７９号公報

しかしながら、特許文献１記載のデジタルコンバータ１では、昇圧チョッパ４ａから４ｃまでは、シャント抵抗Ｒ１からＲ３までを夫々有する。従って、特許文献１記載のデジタルコンバータ１は、部品点数が多いので、コストの上昇及び実装面積の増大を招いている。

本発明は、上記に鑑みてなされたものであって、コスト及び実装面積を抑制することができる昇圧装置を得ることを目的とする。

上述した課題を解決し、目的を達成するために、本発明は、一端が低電位側の共通母線に接続された１つのシャント抵抗と、互いに並列接続されて、シャント抵抗の他端と高電位側の入力母線との間に接続された複数の昇圧回路と、を備える昇圧装置と、前記複数の昇圧回路をパルス幅変調制御する制御部と、を備え、前記昇圧回路は、一端が高電位側の入力母線に接続されたコイルと、入出力経路が前記コイルの他端と前記シャント抵抗の他端との間に接続され、制御端子に前記制御部からパルス幅変調信号が印加されるスイッチング素子と、を含み、前記制御部は、前記スイッチング素子に印加するパルス幅変調信号のオン時間のタイミングと、前記シャント抵抗を流れる電流のタイミングと、を照合することにより、前記シャント抵抗を流れる電流が前記複数の昇圧回路の中のどの昇圧回路を流れる電流であるかを判定し、前記スイッチング素子に印加するパルス幅変調信号がオンのときに流れるシャント抵抗を流れる電流値に対する、予め定められた１つの目標電流値の比に基づいて、パルス幅変調信号を補正することで、前記複数の昇圧回路の電気的特性又は回路パターンに起因する前記複数の昇圧回路を流れる複数の電流のばらつきを抑制して、前記複数の昇圧回路を流れる複数の電流を前記１つの目標電流値に近づける制御を行うことを特徴とする。

本発明にかかる昇圧装置は、コスト及び実装面積を抑制することができるという効果を奏する。

実施の形態１にかかる電源装置の構成を示す図実施の形態１にかかる電源装置の信号波形の例を示す図実施の形態１にかかる電源装置の動作を示すフローチャート実施の形態１にかかる電源装置の信号波形の例を示す図

以下に、本発明の実施の形態にかかる昇圧装置及びコンバータ装置を図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。

実施の形態１．
図１は、実施の形態１にかかる電源装置の構成を示す図である。電源装置１は、交流電源２から供給される交流電力を直流電力に変換し、更に直流電力を交流電力に変換して、負荷３を駆動する。負荷３は、電動機が例示される。

電源装置１は、交流電源２から交流電力が入力される入力部４と、入力部４を通過した交流電力を直流電力に変換する変換部５と、変換部５から出力される直流電圧を平滑化する容量性素子である電解コンデンサ６と、電解コンデンサ６で平滑化された直流電力を、所望の電圧及び周波数の交流電力に変換して負荷３に供給する変換部７と、を含む。

入力部４は、ノイズフィルタが例示される。入力部４は、交流電源２から入力される交流電力のノイズをフィルタリングする。変換部７は、３相インバータ装置が例示される。

変換部５は、入力部４を通過した交流電力を直流電力に変換するコンバータ装置１１と、アノードがコンバータ装置１１に夫々接続され、カソードが高電位側の出力母線５３に夫々接続され、コンバータ装置１１への電流の逆流を抑制する整流素子であるダイオード１２−１から１２−ｍまで（ｍは、２以上の整数）と、低電位側の共通母線５１と高電位側の出力母線５３との間の電圧を検出する直流電圧検出部１３と、を含む。

コンバータ装置１１は、入力部４を通過した交流電力を直流電力に変換する整流部２１と、整流部２１から出力される直流電圧を昇圧する昇圧装置２２と、昇圧装置２２を制御する制御部２３と、を含む。

整流部２１は、ダイオードブリッジが例示される。整流部２１は、入力部４を通過した交流電力を全波整流して、直流電力を出力する。

制御部２３は、ＣＰＵ（Central Processing Unit）又はマイクロコンピュータが例示される。制御部２３には、共通母線５１と出力母線５３との間の電圧値が直流電圧検出部１３から入力される。

昇圧装置２２は、一端が共通母線５１に接続されたシャント（shunt）抵抗３１と、互いに並列接続されて、シャント抵抗３１の他端と高電位側の入力母線５２との間に接続された昇圧回路３２−１から３２−ｍまで（ｍは、２以上の整数）と、を含む。

シャント抵抗３１は、昇圧回路３２−１から３２−ｍまでに流れる電流を検出するための抵抗である。制御部２３は、シャント抵抗３１の両端子間の電圧に基づいて、シャント抵抗３１を流れる電流を算出することができる。実施の形態１では、シャント抵抗３１を流れる電流をシャント電流と称する。

昇圧回路３２−１は、一端が入力母線５２に接続された誘導性素子であるコイル４１−１と、入出力経路がコイル４１−１の他端とシャント抵抗３１の他端との間に接続されたスイッチング素子４２−１と、を含む。つまり、コイル４１−１とスイッチング素子４２−１とは、直列に接続されている。スイッチング素子４２−１の制御端子は、制御部２３に接続されており、スイッチング素子４２−１は、制御部２３によりＰＷＭ制御される。

昇圧回路３２−１が昇圧した直流電圧は、コイル４１−１とスイッチング素子４２−１との接続点から出力される。ダイオード１２−１のアノードは、コイル４１−１とスイッチング素子４２−１との接続点に接続されている。

昇圧回路３２−ｍは、一端が入力母線５２に接続された誘導性素子であるコイル４１−ｍと、入出力経路がコイル４１−ｍの他端とシャント抵抗３１の他端との間に接続されたスイッチング素子４２−ｍと、を含む。つまり、コイル４１−ｍとスイッチング素子４２−ｍとは、直列に接続されている。スイッチング素子４２−ｍの制御端子は、制御部２３に接続されており、スイッチング素子４２−ｍは、制御部２３によりＰＷＭ制御される。

昇圧回路３２−ｍが昇圧した直流電圧は、コイル４１−ｍとスイッチング素子４２−ｍとの接続点から出力される。ダイオード１２−ｍのアノードは、コイル４１−ｍとスイッチング素子４２−ｍとの接続点に接続されている。

コイル４１−１から４１−ｍまでは、高調波鉄損が小さいコアを有することが好ましい。コイル４１−１から４１−ｍまでは、制御方法、効率、熱、質量又は体積の要素を考慮して、選定することができる。

スイッチング素子４２−１から４２−ｍまでは、ＩＧＢＴ（Insulated Gate Bipolar
Transistor）又はＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を用いることができる。

制御部２３は、スイッチング素子４２−１から４２−ｍまでを、順番にオン状態に制御する。つまり、スイッチング素子４２−１から４２−ｍまでは、同時にオン状態にはならない。

電源装置１の動作について説明する。初期状態では、制御部２３は、スイッチング素子４２−１から４２−ｍまでのスイッチングを行わない。制御部２３には、共通母線５１と出力母線５３との間の電圧値が直流電圧検出部１３から入力される。

制御部２３は、共通母線５１と出力母線５３との間の電圧と、予め定められた目標電圧とを比較する。そして、制御部２３は、共通母線５１と出力母線５３との間の電圧が目標電圧より大きい場合には、スイッチング素子４２−１から４２−ｍまでを短絡する。

一方、制御部２３は、共通母線５１と出力母線５３との間の電圧が目標電圧より小さい場合には、スイッチング素子４２−１から４２−ｍまでのスイッチングを停止する。

他方、制御部２３は、共通母線５１と出力母線５３との間の電圧が目標電圧と等しい場合にも、スイッチング素子４２−１から４２−ｍまでのスイッチングを停止する。

ところで、電源装置１では、コイル４１−１から４１−ｍまで及びスイッチング素子４２−１から４２−ｍまでの電気的特性又は回路パターンにより、昇圧回路３２−１から３２−ｍまでを流れる電流にばらつきが生じる場合がある。

制御部２３は、スイッチング素子４２−１から４２−ｍまでのスイッチングをＰＷＭ制御する。従って、制御部２３は、スイッチング素子４２−１から４２−ｍまでに印加するＰＷＭ信号のオン期間のタイミングに基づいて、シャント抵抗３１を流れる電流が昇圧回路３２−１から３２−ｍまでの中のどの昇圧回路を流れているかを判定することができる。

図２は、実施の形態１にかかる電源装置の信号波形の例を示す図である。実施の形態１では、スイッチング素子４２−１に印加されるＰＷＭ信号を信号ＰＷＭ１、スイッチング素子４２−ｍに印加されるＰＷＭ信号を信号ＰＷＭ２と称する。

図２に示すように、タイミングｔ０において、信号ＰＷＭ１が立ち上がり始めると、シャント電流、つまり昇圧回路３２−１を流れる電流が立ち上がり始める。

タイミングｔ１において、信号ＰＷＭ１が立ち下がり始めると、シャント電流、つまり昇圧回路３２−１を流れる電流が立ち下がり始める。

タイミングｔ２において、信号ＰＷＭ２が立ち上がり始めると、シャント電流、つまり昇圧回路３２−ｍを流れる電流が立ち上がり始める。

タイミングｔ３において、信号ＰＷＭ２が立ち下がり始めると、シャント電流、つまり昇圧回路３２−ｍを流れる電流が立ち下がり始める。

ここで、タイミングｔ０からｔ１までの時間ＴＯＮ１と、タイミングｔ２からｔ３までの時間ＴＯＮ２と、は同じである。

図２に示すように、時間ＴＯＮ１と時間ＴＯＮ２とが同じであっても、コイル４１−１から４１−ｍまで及びスイッチング素子４２−１から４２−ｍまでの電気的特性又は回路パターンにより、昇圧回路３２−１から３２−ｍまでを流れる電流にばらつきが生じる場合がある。

図２では、昇圧回路３２−１を流れる電流は、昇圧回路３２−ｍを流れる電流よりも、多くなっている。

制御部２３は、異なるタイミングで検出されたシャント電流、つまり昇圧回路３２−１から３２−ｍまでを流れる電流を比較する。そして、制御部２３は、昇圧回路３２−１から３２−ｍまでを流れる電流にばらつきが生じている場合には、昇圧回路３２−１から３２−ｍまでの中で電流が少ない昇圧回路のスイッチング素子のオン時間を長くし、昇圧回路３２−１から３２−ｍまでの中で電流が多い昇圧回路のスッチング素子のオン時間を短くするように、複数のＰＷＭ信号のパルス幅を補正する。制御部２３は、補正後の複数のＰＷＭ信号により、スイッチング素子４２−１から４２−ｍまでのスイッチングを制御する。

図３は、実施の形態１にかかる電源装置の動作を示すフローチャートである。図３に示すフローチャートは、昇圧回路３２−１から３２−ｍまでを流れる電流のばらつきを抑制するための電源装置１の動作を示す。

制御部２３は、ステップＳ１００において、スイッチング素子４２−１から４２−ｍまでに印加する複数のＰＷＭ信号のオン時間のタイミングと、シャント電流のタイミングと、を照合する。これにより、制御部２３は、各タイミングでのシャント電流が昇圧回路３２−１から３２−ｍまでの中のどの昇圧回路を流れる電流であるかを判定する。

制御部２３は、ステップＳ１０２において、スイッチング素子４２−１から４２−ｍまでに印加する複数のＰＷＭ信号がオンのときに流れるシャント電流値を算出する。詳細には、制御部２３は、スイッチング素子４２−１から４２−ｍまでに印加する複数のＰＷＭ信号の立ち上がり時のシャント電流及び立ち下がり時のシャント電流を算出する。そして、制御部２３は、各ＰＷＭ信号の立ち下がり時のシャント電流から各ＰＷＭ信号の立ち上がり時のシャント電流を減ずることにより、各ＰＷＭ信号のオン時間でのシャント電流の増加量を算出する。

制御部２３は、上記したように、各ＰＷＭ信号のオン時間でのシャント電流の増加量を算出することにより、オフセット成分を除去し、各ＰＷＭ信号のオン時間でのシャント電流を高精度に算出することができる。

具体的には、制御部２３は、信号ＰＷＭ１の立ち上がり時のシャント電流値ＩＵ１及び信号ＰＷＭ１の立ち下がり時のシャント電流値ＩＤ１を算出する。そして、制御部２３は、信号ＰＷＭ１の立ち下がり時のシャント電流ＩＤ１から信号ＰＷＭ１の立ち上がり時のシャント電流ＩＵ１を減ずることにより、信号ＰＷＭ１のオン時間でのシャント電流の増加量ＩＤ１−ＩＵ１を算出する。

同様に、制御部２３は、信号ＰＷＭ２の立ち上がり時のシャント電流値ＩＵ２及び信号ＰＷＭ２の立ち下がり時のシャント電流値ＩＤ２を算出する。そして、制御部２３は、信号ＰＷＭ２の立ち下がり時のシャント電流ＩＤ２から信号ＰＷＭ２の立ち上がり時のシャント電流ＩＵ２を減ずることにより、信号ＰＷＭ２のオン時間でのシャント電流の増加量ＩＤ２−ＩＵ２を算出する。

制御部２３は、ステップＳ１０４において、スイッチング素子４２−１から４２−ｍまでに印加する複数のＰＷＭ信号がオンのときに流れるシャント電流値に対する、予め定められたシャント電流の目標値の比に基づいて、複数のＰＷＭ信号を補正するための複数の補正値を算出する。

具体的には、制御部２３は、算出したシャント電流値ＩＤ１−ＩＵ１に対するシャント電流の目標値ＩＳの比である補正値Ｍ１を式（１）により算出する。
Ｍ１＝ＩＳ／（ＩＤ１−ＩＵ１）・・・（１）

同様に、制御部２３は、算出したシャント電流値ＩＤ２−ＩＵ２に対するシャント電流の目標値ＩＳの比である補正値Ｍ２を式（２）により算出する。
Ｍ２＝ＩＳ／（ＩＤ２−ＩＵ２）・・・（２）

制御部２３は、ステップＳ１０６において、スイッチング素子４２−１から４２−ｍまでに印加する複数のＰＷＭ信号のオン時間に複数の補正値を乗ずることにより、複数のＰＷＭ信号を補正する。

具体的には、制御部２３は、信号ＰＷＭ１のオン時間ＴＯＮ１に補正値Ｍ１を乗ずることにより、信号ＰＷＭ１のオン時間をＴＯＮ１×Ｍ１に補正する。

同様に、制御部２３は、信号ＰＷＭ２のオン時間ＴＯＮ２に補正値Ｍ２を乗ずることにより、信号ＰＷＭ２のオン時間をＴＯＮ２×Ｍ２に補正する。

図４は、実施の形態１にかかる電源装置の信号波形の例を示す図である。図４に示すように、タイミングｔ１０において、信号ＰＷＭ１が立ち上がり始めると、シャント電流、つまり昇圧回路３２−１を流れる電流が立ち上がり始める。

タイミングｔ１１において、信号ＰＷＭ１が立ち下がり始めると、シャント電流、つまり昇圧回路３２−１を流れる電流が立ち下がり始める。

このとき、昇圧回路３２−１を流れる電流の波形７０は、目標電流の波形７１を超えてしまっている。従って、制御部２３は、時間ＴＯＮ１を短く補正することで、昇圧回路３２−１を流れる電流の電流値を目標電流値に近づける制御を行う。

制御部２３は、信号ＰＷＭ１の立ち上がり時のシャント電流値ＩＵ１及び信号ＰＷＭ１の立ち下がり時のシャント電流値ＩＤ１を算出する。そして、制御部２３は、信号ＰＷＭ１の立ち下がり時のシャント電流ＩＤ１から信号ＰＷＭ１の立ち上がり時のシャント電流ＩＵ１を減ずることにより、信号ＰＷＭ１のオン時間でのシャント電流の増加量７２を算出する。

制御部２３は、スイッチング素子４２−１に印加する複数のＰＷＭ信号がオンのときに流れるシャント電流値に対する、予め定められたシャント電流の目標値の比に基づいて、複数のＰＷＭ信号を補正するための複数の補正値を算出する。

具体的には、制御部２３は、算出したシャント電流値７２に対するシャント電流の目標値７３の比である補正値Ｍ１を上述した式（１）により算出する。

制御部２３は、スイッチング素子４２−１に印加する信号ＰＷＭ１のオン時間ＴＯＮ１に補正値Ｍ１を乗ずることにより、信号ＰＷＭ１のオン時間ＴＯＮ１をオン時間ＴＯＮ１Ａに補正する。

再び図４を参照すると、タイミングｔ１２において、信号ＰＷＭ１が立ち上がり始めると、シャント電流、つまり昇圧回路３２−１を流れる電流が立ち上がり始める。

タイミングｔ１３において、信号ＰＷＭ１が立ち下がり始めると、シャント電流、つまり昇圧回路３２−１を流れる電流が立ち下がり始める。

このとき、制御部２３は、信号ＰＷＭ１のオン時間ＴＯＮ１Ａを、補正前のオン時間ＴＯＮ１よりも短く補正している。従って、制御部２３は、昇圧回路３２−１を流れる電流の電流値７４を、目標電流値に近づくように制御することができる。

以上説明したように、電源装置１は、コイル４１−１から４１−ｍまで及びスイッチング素子４２−１から４２−ｍまでの電気的特性又は回路パターンにより、昇圧回路３２−１から３２−ｍまでを流れる電流にばらつきが生じた場合であっても、スイッチング素子４２−１から４２−ｍまでに印加するＰＷＭ信号を補正することにより、昇圧回路３２−１から３２−ｍまでを流れる電流値を目標電流値に近づけることができる。

このように、電源装置１は、昇圧回路３２−１から３２−ｍまでを流れる電流を目標電流値に近づけることができるので、一部の素子に電流が集中することを抑制することができ、発熱又は電力損失量が偏ることを抑制することができる。

また、電源装置１は、共通母線５１と、昇圧回路３２−１から３２−ｍまでと、の間に１つのシャント抵抗３１を備えている。従って、電源装置１は、部品点数を削減することができ、コスト及び実装面積を抑制することができる。

以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。

１電源装置、４入力部、５，７変換部、６電解コンデンサ、１１コンバータ装置、１２−１から１２−ｍダイオード、１３直流電圧検出部、２１整流部、２２
昇圧装置、２３制御部、３１シャント抵抗、３２−１から３２−ｍ昇圧回路、４１−１から４１−ｍコイル、４２−１から４２−ｍスイッチング素子。

Claims

一端が低電位側の共通母線に接続された１つのシャント抵抗と、
互いに並列接続されて、前記シャント抵抗の他端と高電位側の入力母線との間に接続された複数の昇圧回路と、
を備える昇圧装置と、
前記複数の昇圧回路をパルス幅変調制御する制御部と、
を備え、
前記昇圧回路は、
一端が高電位側の入力母線に接続されたコイルと、入出力経路が前記コイルの他端と前記シャント抵抗の他端との間に接続され、制御端子に前記制御部からパルス幅変調信号が印加されるスイッチング素子と、を含み、
前記制御部は、
前記スイッチング素子に印加するパルス幅変調信号のオン時間のタイミングと、前記シャント抵抗を流れる電流のタイミングと、を照合することにより、前記シャント抵抗を流れる電流が前記複数の昇圧回路の中のどの昇圧回路を流れる電流であるかを判定し、前記スイッチング素子に印加するパルス幅変調信号がオンのときに流れるシャント抵抗を流れる電流値に対する、予め定められた１つの目標電流値の比に基づいて、パルス幅変調信号を補正することで、前記複数の昇圧回路の電気的特性又は回路パターンに起因する前記複数の昇圧回路を流れる複数の電流のばらつきを抑制して、前記複数の昇圧回路を流れる複数の電流を前記１つの目標電流値に近づける制御を行う
ことを特徴とするコンバータ装置。