JP4487009B2 - 電源装置 - Google Patents
電源装置 Download PDFInfo
- Publication number
- JP4487009B2 JP4487009B2 JP2008308434A JP2008308434A JP4487009B2 JP 4487009 B2 JP4487009 B2 JP 4487009B2 JP 2008308434 A JP2008308434 A JP 2008308434A JP 2008308434 A JP2008308434 A JP 2008308434A JP 4487009 B2 JP4487009 B2 JP 4487009B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- duty ratio
- current
- input
- target
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
- H02M1/4208—Arrangements for improving power factor of AC input
- H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0003—Details of control, feedback or regulation circuits
- H02M1/0016—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters
- H02M1/0022—Control circuits providing compensation of output voltage deviations using feedforward of disturbance parameters the disturbance parameters being input voltage fluctuations
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Dc-Dc Converters (AREA)
- Rectifiers (AREA)
- Inverter Devices (AREA)
Description
この発明は電源装置に関し、特に、アクティブフィルタを備えた電源装置に関する。
従来、空気調和機や冷蔵庫などの電源装置では、商用電源からの交流電圧をダイオードブリッジのような整流回路で整流し、コンデンサのような平滑回路で平滑化して直流電圧を生成し、その直流電圧をインバータで交流電圧に変換して交流モータに供給していた。
このような電源装置の力率の向上、電源高調波電流の低減化を図る方法として、整流回路と平滑回路の間にアクティブフィルタを設け、入力電流と入力電圧の波形および位相を一致させる方法がある(たとえば、特許文献1参照)。この文献1では、入力電流、入力電圧、出力電圧の検出、スイッチング素子の制御信号の生成は、全てハードウェア(電子回路)によって行なわれる。
また、スイッチング素子の制御信号の生成をソフトウェアによって行なう方法もある(たとえば、特許文献2参照)。この文献2では、目標デューティ比が内部メモリに記憶されており、アクティブフィルタの出力電圧のみを検出し、検出電圧が目標電圧に一致するようにスイッチング素子の制御信号を生成し、入力電流および入力電圧の検出は行なっていない。
特開2008−79474号公報
特開2004−260871号公報
しかし、特許文献1では、ハードウェアによってスイッチング素子の制御信号を生成するので、入力電流、入力電圧、および出力電圧の変化に応じた柔軟な制御が可能であったが、多くの電気素子が必要となり、それらを実装するための基板のスペースが大きくなり、コスト高になると言う問題があった。また、起動時における急峻なデューティ比の増加を防止するためのソフトスタート回路(たとえばRC直列回路)なども別途必要となり、さらにコスト高になる。
また、特許文献2では、入力電流と入力電圧を検出していないので、入力信号が乱れたときにデューティ比を補正する場合や、補正が必要ないほどのデューティ比を与えた場合はスイッチング素子での損失が増えてしまう。また、入力電圧が低下した場合には入力電圧と出力電圧との差が大きくなり、スイッチング素子での損失が増える。このため、スイッチング素子が破壊される可能性があった。
それゆえに、この発明の主たる目的は、小型で、低価格で、スイッチング素子での損失が小さな電源装置を提供することである。
この発明に係る電源装置は、第1の交流電圧を整流する整流回路と、整流回路の次段に設けられたアクティブフィルタと、アクティブフィルタの出力電圧を平滑化して直流電圧を生成する平滑回路と、直流電圧を第2の交流電圧に変換するインバータとを備えたものである。このアクティブフィルタは、一方端子が整流回路の出力電圧を受けるリアクトルと、アノードがリアクトルの他方端子に接続され、カソードが平滑回路に接続されたダイオードと、リアクトルの他方端子と基準電圧のラインとの間に接続されたスイッチング素子とを含む。この電源装置は、さらに、アクティブフィルタの入力電流、入力電圧、および出力電圧を検出し、入力電圧に基づいて目標電圧を生成し、入力電流と入力電圧の位相が一致し、かつアクティブフィルタの出力電圧が目標電圧に一致するようにスイッチング素子をオン/オフ制御するマイクロコンピュータを備える。このマイクロコンピュータは、入力電流が第1のしきい値電流を超えた場合は、スイッチング素子のオン/オフ制御を停止し、入力電流が第1のしきい値電流よりも大きな第2のしきい値電流を超えた場合は、さらにインバータの制御を停止する。また、マイクロコンピュータは、出力電圧が第1のしきい値電圧を超えた場合は、スイッチング素子のオン/オフ制御を停止し、出力電圧が第1のしきい値電圧よりも大きな第2のしきい値電圧を超えた場合は、さらにインバータの制御を停止する。
また、この発明に係る他の電源装置は、第1の交流電圧を整流する整流回路と、整流回路の次段に設けられたアクティブフィルタと、アクティブフィルタの出力電圧を平滑化して直流電圧を生成する平滑回路と、直流電圧を第2の交流電圧に変換するインバータとを備えたものである。このアクティブフィルタは、一方端子が整流回路の出力電圧を受けるリアクトルと、アノードがリアクトルの他方端子に接続され、カソードが平滑回路に接続されたダイオードと、リアクトルの他方端子と基準電圧のラインとの間に接続されたスイッチング素子とを含む。この電源装置は、さらに、アクティブフィルタの入力電流、入力電圧、および出力電圧を検出し、入力電圧に基づいて目標電圧を生成し、入力電流と入力電圧の位相が一致し、かつアクティブフィルタの出力電圧が目標電圧に一致するようにスイッチング素子をオン/オフ制御するマイクロコンピュータを備える。このマイクロコンピュータは、入力電圧、入力電流、出力電圧、および目標電圧に基づいて目標デューティ比を算出する第1の算出部と、前周期のデューティ比を記憶した記憶部と、第1の算出部によって算出された目標デューティ比と記憶部に記憶された前周期のデューティ比とに基づいて現周期のデューティ比を算出する第2の算出部とを含む。
また好ましくは、第2の算出部は、目標デューティ比と前周期のデューティ比との偏差が徐々に小さくなるように現周期のデューティ比を算出する。
また好ましくは、第2の算出部は、起動時には、目標デューティ比と前周期のデューティ比との偏差が徐々に小さくなるように現周期のデューティ比を算出する。
また好ましくは、第2の算出部は、目標デューティ比と前周期のデューティ比との偏差がしきい値偏差を超えた場合は、偏差が徐々に小さくなるように現周期のデューティ比を算出する。
また、この発明に係るさらに他の電源装置は、第1の交流電圧を整流する整流回路と、整流回路の次段に設けられたアクティブフィルタと、アクティブフィルタの出力電圧を平滑化して直流電圧を生成する平滑回路と、直流電圧を第2の交流電圧に変換するインバータとを備えたものである。このアクティブフィルタは、一方端子が整流回路の出力電圧を受けるリアクトルと、アノードがリアクトルの他方端子に接続され、カソードが平滑回路に接続されたダイオードと、リアクトルの他方端子と基準電圧のラインとの間に接続されたスイッチング素子とを含む。この電源装置は、さらに、アクティブフィルタの入力電流、入力電圧、および出力電圧を検出し、入力電圧に基づいて目標電圧を生成し、入力電流と入力電圧の位相が一致し、かつアクティブフィルタの出力電圧が目標電圧に一致するようにスイッチング素子をオン/オフ制御するマイクロコンピュータを備える。このマイクロコンピュータは、入力電流が第1のしきい値電流を超えた場合は、スイッチング素子のオン/オフ制御を停止し、入力電流が第1のしきい値電流よりも大きな第2のしきい値電流を超えた場合は、さらにインバータの制御を停止する。また、マイクロコンピュータは、出力電圧が第1のしきい値電圧を超えた場合は、スイッチング素子のオン/オフ制御を停止し、出力電圧が第1のしきい値電圧よりも大きな第2のしきい値電圧を超えた場合は、さらにインバータの制御を停止する。このマイクロコンピュータは、入力電圧、入力電流、出力電圧、および目標電圧に基づいて目標デューティ比を算出する第1の算出部と、前周期のデューティ比を記憶した記憶部と、第1の算出部によって算出された目標デューティ比と記憶部に記憶された前周期のデューティ比との偏差が徐々に小さくなるように現周期のデューティ比を算出する第2の算出部とを含む。この第2の算出部は、スイッチング素子のオン/オフ制御のみが停止された状態からの再起動時は、偏差が第1の時間でなくなるように現周期のデューティ比を算出し、インバータの制御が停止された状態からの再起動時は、第1の時間よりも短い第2の時間で偏差がなくなるように現周期のデューティ比を算出する。
好ましくは、マイクロコンピュータは、入力電圧が低下したことに応じて目標電圧を低下させる。
好ましくは、マイクロコンピュータは、入力電圧が低下したことに応じて目標電圧を低下させる。
この発明に係る電源装置では、アクティブフィルタの入力電流、入力電圧、および出力電圧を検出し、入力電圧に基づいて目標電圧を生成し、入力電流と入力電圧の位相が一致し、かつアクティブフィルタの出力電圧が目標電圧に一致するようにスイッチング素子をオン/オフ制御するマイクロコンピュータが設けられる。したがって、たとえば入力電圧が低下したことに応じて目標電圧を低下させることにより、スイッチング素子での損失を低減させることができる。また、アクティブフィルタの制御をマイクロコンピュータで行なうので、装置寸法の小型化、低コスト化を図ることができる。
[実施の形態1]
図1は、この発明の実施の形態1による電源装置の構成を示すブロック図である。図1において、この電源装置は、整流回路2、分圧抵抗器7,15、電流検出抵抗器8、アンプ9、アクティブフィルタ10、平滑コンデンサ14、インバータ16、およびマイクロコンピュータ18を備える。
図1は、この発明の実施の形態1による電源装置の構成を示すブロック図である。図1において、この電源装置は、整流回路2、分圧抵抗器7,15、電流検出抵抗器8、アンプ9、アクティブフィルタ10、平滑コンデンサ14、インバータ16、およびマイクロコンピュータ18を備える。
整流回路2は、ブリッジ接続された4つのダイオード3〜6を含み、交流電源1からの交流電圧を全波整流する。交流電圧は、ダイオード3,4のアノード間に与えられる。ダイオード3,4のカソードはともに正側出力ノード2aに接続され、ダイオード5,6のカソードはそれぞれダイオード3,4のアノードに接続され、ダイオード5,6のアノードはともに負側出力ノード2bに接続される。
分圧抵抗器7は、整流回路2の正側出力ノード2aと基準電圧のラインとの間に接続され、整流回路2の出力電圧すなわちアクティブフィルタ10の入力電圧Vinを分圧し、入力電圧Vinを示す信号を生成してマイクロコンピュータ18に与える。
電流検出抵抗器8は、インバータ16の負側入力ノード16bと整流回路2の負側出力ノード2bとの間に接続され、アクティブフィルタ10の入力電流Iinを示す信号を出力する。アンプ9は、電流検出抵抗器8の出力信号を増幅してマイクロコンピュータ18に与える。インバータ16の負側入力ノード16bは基準電圧のラインに接続される。
アクティブフィルタ10は、リアクトル11、ダイオード12、およびIGBT(Insulated Gate Bipolar Transistor)13を含む。リアクトル11の一方端子は整流回路2の正側出力ノード2aに接続される。ダイオード12のアノードはリアクトル11の他方端子に接続され、そのカソードはインバータ16の正側入力ノード16aに接続される。IGBT13のコレクタはリアクトル11の他方端子に接続され、そのエミッタは基準電圧のラインに接続され、そのゲートはマイクロコンピュータ18からの制御信号φCを受ける。
平滑コンデンサ14は、ダイオード12のカソードと基準電圧のラインとの間に接続され、アクティブフィルタ10の出力電圧Voを平滑化して直流電圧を生成する。分圧抵抗器15は、平滑コンデンサ14に並列接続され、アクティブフィルタ10の出力電圧Voを分圧し、出力電圧Voを示す信号を生成してマイクロコンピュータ18に与える。インバータ16は、アクティブフィルタ10の出力電圧Voを3相交流電圧に変換し、その3相交流電圧を交流モータ17に与える。
マイクロコンピュータ18は、インバータ16からの直流電流信号やモータ17からのモータ位置信号に基づいて、インバータ16を制御する。また、マイクロコンピュータ18は、入力電圧Vin、入力電流Iin、および出力電圧Voに基づいてIGBT13をオン/オフ制御し、入力電圧Vinと入力電流Iinの波形および位相を一致させて力率を1に近付けるとともに、出力電圧Voを目標電圧Vtに一致させる。また、マイクロコンピュータ18は、入力電圧Vinが低下したことに応じて目標電圧Vtを低下させる。
すなわち、マイクロコンピュータ18は、電圧検出部20,22、電流検出部21、目標電圧設定部23、および信号生成部24を含む。電圧検出部20は、分圧抵抗器7の出力信号に基づいて、アクティブフィルタ10の入力電圧Vinの波形、位相、振幅などを示すデジタル信号を発生する。電流検出部21は、アンプ9の出力信号に基づいて、アクティブフィルタ10の入力電流Iinの波形、位相、振幅などを示すデジタル信号を発生する。電圧検出部22は、分圧抵抗器15の出力信号に基づいて、アクティブフィルタ10の出力電圧Voのレベルを示すデジタル信号を発生する。
目標電圧設定部23は、電圧検出部20の出力信号に基づいて目標電圧Vtを生成する。目標電圧Vtは、アクティブフィルタ10の入力電圧Vinが低下するに従って低下する。信号生成部24は、入力電圧Vin、入力電流Iin、出力電圧Vo、および目標電圧Vtに基づいて制御信号φCを生成し、IGBT13をオン/オフ制御し、入力電圧Vinと入力電流Iinの波形および位相を一致させて力率を1に近付けるとともに、出力電圧Voを目標電圧Vtに一致させる。
詳しく説明すると、制御信号φCは、入力電圧Vin、入力電流Iin、および出力電圧Voの関数であり、φC=x(Vin,Iin,Vo)である。また、出力電圧Voは、目標電圧Vt、出力電圧Vo、および入力電圧Vinの関数であり、Vo=y(Vt,Vo,Vin)である。入力電圧Vinと出力電圧Voは一定の関係になるように制御される。また、入力電圧Vinが下がっても電力損失が変化しないように、入力電圧Vinの低下に伴って目標電圧Vtが下げられる。
制御信号φCによるIGBT13のオン/オフの周期は、マイクロコンピュータ18に記憶された任意の設定値によって決定される。たとえば、データの書換えが可能なフラッシュメモリを用いて任意の設定値を記憶することにより、任意の設定値を変更することが可能となる。騒音や雑音端子電圧の問題から、一般的にアクティブフィルタ10のスイッチング周期は15kHz〜20kHzに設定される。
また、この制御信号φCは、図2に示すような入力電圧Vacに基づいてマイクロコンピュータ18によって生成されるゼロクロス検知信号φZCをトリガとして生成される。電圧Vacは、正弦波形の交流電圧を全波整流したものである。マイクロコンピュータ18は、入力電圧Vacをサンプリングし、入力電圧Vacが予め設定されているしきい値電圧Vth以下になったときにゼロクロス検知信号φZCを「H」レベルに立ち上げ(時刻t0,t2,t4)、入力電圧Vacがしきい値電圧Vth以上になったときにゼロクロス検知信号φZCを「L」レベルに立ち下げ(時刻t1,t3,t5)、ゼロクロス検知信号φZCをソフトウェア的に生成する。
なお、抵抗素子、ダイオード、およびフォトカプラを組み合わせた回路や、コンパレータなどのハードウェアを用いてゼロクロス検知信号φZCを生成し、その信号φZCをマイクロコンピュータ18に入力し、制御信号φCの出力トリガとしてもよい。
この実施の形態1では、マイクロコンピュータ18の内部において、電圧レベルの比較やIGBT13の制御信号φCの生成などを行なう。すなわち、入力電圧Vin、入力電流Iin、および出力電圧Voを検出し、入力電圧Vinと入力電流Iinの位相を合わせる、と言った基本動作をマイクロコンピュータ18によって行なうので、ハードウェア構成を減らしながら力率の向上、および高調波電流の抑制を行なうことができる。
また、入力電圧Vinの低下に応じて目標電圧Vtを低下させるので、IGBT13での損失を低減させることができる。
[実施の形態2]
このような電源装置では、一般的に入力電流Iinや出力電圧Voが過大になった場合は、IGBT13の破損を防止するために全体のシーケンス制御を停止するような手段が設けられている。しかし、インバータ16を停止させると、負荷であるモータ17も停止してしまい、その影響は大きい。そこで、この実施の形態2では、インバータ16を停止させる前に、まずIGBT13の制御のみを停止させてIGBT13の破損を防止する。
このような電源装置では、一般的に入力電流Iinや出力電圧Voが過大になった場合は、IGBT13の破損を防止するために全体のシーケンス制御を停止するような手段が設けられている。しかし、インバータ16を停止させると、負荷であるモータ17も停止してしまい、その影響は大きい。そこで、この実施の形態2では、インバータ16を停止させる前に、まずIGBT13の制御のみを停止させてIGBT13の破損を防止する。
図3は、この発明の実施の形態2による電源装置の要部を示す図である。この電源装置の全体構成は、実施の形態1の電源装置と同じである。この電源装置では、マイクロコンピュータ18内に図1の構成に加え、交流電流比較部30および直流電圧比較部31が追加される。
交流電流比較部30は、図1の電流検出部21の出力信号に基づいて入力電流Iinを求め、その入力電流Iinと予め設定されたしきい値電流Ith1,Ith2(ただし、Ith1>Ith2である)とを比較する。交流電流比較部30は、Ith2>Iinの場合は信号φI1,φI2をともに「H」レベルにし、Ith1>Iin>Ith2の場合は信号φI1,φI2をそれぞれ「H」レベルおよび「L」レベルにし、Iin>Ith1の場合は信号φI1,φI2をともに「L」レベルにする。
また、直流電圧比較部31は、図1の電圧検出部22の出力信号に基づいて出力電圧Voを求め、その出力電圧Voと予め設定されたしきい値電圧Vth1,Vth2(ただし、Vth1>Vth2である)とを比較する。直流電圧比較部31は、Vth2>Voの場合は信号φV1,φV2をともに「H」レベルにし、Vth1>Vo>Vth2の場合は信号φV1,φV2をそれぞれ「H」レベルおよび「L」レベルにし、Vo>Vth1の場合は信号φV1,φV2をともに「L」レベルにする。
マイクロコンピュータ18は、信号φI1,φV1がともに「H」レベルの場合は、インバータ16を制御し、信号φI1,φV1のうちの少なくとも一方の信号が「L」レベルになった場合は、インバータ16内の全トランジスタをオフさせてインバータ16の制御を停止する。信号生成部24は、信号φI2,φV2がともに「H」レベルの場合は、制御信号φCを生成してIGBT13をオン/オフ制御し、信号φI2,φV2のうちの少なくとも一方の信号が「L」レベルになった場合は制御信号φCの生成を停止してIGBT13をオフさせる。
この実施の形態2では、インバータ16を停止させる前にまずIGBT13の制御のみを停止するので、負荷への影響を小さく抑えながらIGBT13の破損を防止することができる。
[実施の形態3]
図4は、この発明の実施の形態2による電源装置の要部を示す図である。この電源装置の全体構成は、実施の形態1の電源装置と同じである。この電源装置では、マイクロコンピュータ18の信号生成部24は、目標デューティ比算出部35、記憶部36、デューティ比算出部37、および信号波形生成部38を含む。
図4は、この発明の実施の形態2による電源装置の要部を示す図である。この電源装置の全体構成は、実施の形態1の電源装置と同じである。この電源装置では、マイクロコンピュータ18の信号生成部24は、目標デューティ比算出部35、記憶部36、デューティ比算出部37、および信号波形生成部38を含む。
図5に示すように、入力電圧Vinおよび入力電流Iinの1周期は、(N+1)区間(Nは正の整数である)に分割され、各区間毎にデューティ比DUが設定される。目標デューティ比算出部35は、入力電圧Vin、入力電流Iin、出力電圧Vo、および目標電圧Vtに基づいて各区間の目標デューティ比DUtを算出する。
図6に示すように、記憶部36のアドレス0〜Nには、前周期の全区間のデューティ比DUp0〜DUpNがそれぞれ記憶されている。デューティ比算出部37は、現区間の目標デューティ比DUtと記憶部36に記憶された前周期の対応する区間のデューティ比DUpとの偏差が予め定めれた数の周期の間に徐々に無くなるように、現周期の現区間のデューティ比DUを算出する。信号波形生成部38は、デューティ比算出部37で生成されたデューティ比DUに基づいて制御信号φCの波形を生成する。
この実施の形態3では、入力電流Iinや出力電圧Voの過度な急上昇を抑えることができるので、IGBT13などの電子素子の破損を防止することができる。
なお、デューティ比DUは、フィードバック制御技術であるPID制御を用いて目標デューティ比DUtに近付けてもよいし、偏差の所定の割合ずつ目標デューティ比DUtに近付けてもよいし、他の方法を採用してもよい。
また、記憶部36のデューティ比DUpは、各周期毎に書き換えてもよいし、任意の周期毎に書き換えてもよい。
また、この実施の形態3では、各周期毎にデューティ比DUを目標デューティ比DUtに徐々に近付けるように制御したが、目標デューティ比DUtが急激に上昇し易い起動時のみデューティ比DUを目標デューティ比DUtに徐々に近付けるように制御してもよい。デューティ比DUが一度目標デューティ比に到達した後は、デューティ比算出部37は、目標デューティ比DUtをそのままデューティ比DUとして信号波形生成部38に出力する。上記起動時には、通常の起動時の他、実施の形態2で示したIGBT13の制御のみの停止後の再起動時や、IGBT13およびインバータ16の駆動停止後の再起動時も含まれる。この変更例では、起動時の急激なデューティ比DUの増加に伴なう入力電流Iinや出力電圧Voの過度な急上昇を抑えることができるので、IGBT13などの電子素子の破損を防止することができる。
また、この実施の形態3では、各周期毎にデューティ比DUを目標デューティ比DUtに徐々に近付けるように制御したが、現区間の目標デューティ比DUtと記憶部36に記憶された前周期の対応する区間のデューティ比DUpとの偏差Dsaが予め定められたしきい値偏差Dthを超えたときのみデューティ比DUを調整してもよい。
図7は、そのような変更例の信号生成部24の動作を示すフローチャートである。図7において、信号生成部24は、入力電圧Vin、入力電流Iin、出力電圧Vo、および目標電圧Vtを検出し(ステップS1)、検出結果に基づいて目標デューティ比DUtを算出する(ステップS2)。次に、現区間の目標デューティ比DUtと記憶部36に記憶された前周期の対応する区間のデューティ比DUpとの偏差Dsaを算出し(ステップS3)、その偏差Dsaがしきい値偏差Dthよりも大きいか否かを判別する(ステップS4)。
Dsa>Dthである場合は、偏差Dsaの関数f(Dsa)に基づいて現区間のデューティ比DUを算出し(ステップS5)、Dsa>Dthでない場合は、DU=DUtとする(ステップS6)。ステップS5またはS6で算出したデューティ比DUを出力して(ステップS7)、ステップS1に戻る。なお、ステップS5で使用される関数f(Dsa)は、たとえば、デューティ比DUを、偏差Dsaの所定の割合ずつ目標デューティ比DUtに近付ける関数である。この変更例では、起動時や起動後の駆動時における急激なデューティ比DUの増加に伴なう入力電流Iinや出力電圧Voの過度な急上昇を抑えることができるので、IGBT13などの電子素子の破損を防止することができる。
また、図8は、実施の形態3のさらに他の変更例の信号生成部24の構成を示すブロック図であって、図4と対比される図である。図8において、この変更例が実施の形態3と異なる点は、デューティ比算出部37に図3で示した信号φI1,φI2,φV1,φV2が入力されている点である。デューティ比算出部37は、信号φI2,φV2によってIGBT13のオン/オフ制御およびインバータ16の制御が停止された後に再起動する場合は、デューティ比DUを、偏差Dsaの比較的小さな割合ずつ目標デューティ比DUtに近付ける関数f1(Dsa)を採用し、デューティ比DUを比較的遅い速度で目標デューティ比DUtに近付ける。このような場合は、アクティブフィルタ10の負荷インピーダンスが小さいので、デューティ比DUが急激に増加すると、入力電流Iinや出力電圧Voが急激に増加し、IGBT13などの電子素子が破損し易いからである。
また、デューティ比算出部37は、信号φI1,φV1によってIGBT13のオン/オフ制御のみが停止された後に再起動する場合は、デューティ比DUを、偏差Dsaの比較的大きな割合ずつ目標デューティ比DUtに近付ける関数f2(Dsa)を採用し、デューティ比DUを比較的速い速度で目標デューティ比DUtに近付ける。このような場合は、インバータ16を制御してモータ17を回転駆動したままであるので直流電圧Voが必要であり、また、IGBT13のオン/オフ制御を再開しても入力電流Iinや出力電圧Voの急激な増加は起こり難いからである。この変更例では、IGBT13の破損の防止と、円滑な再起動とを図ることができる。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 交流電源、2 整流回路、2a 正側出力ノード、2b 負側出力ノード、3〜6 ダイオード、7,15 分圧抵抗器、8 電流検出抵抗器、9 アンプ、10 アクティブフィルタ、11 リアクトル、12 ダイオード、13 IGBT、14 平滑コンデンサ、16 インバータ、16a 正側入力ノード、16b 負側入力ノード、17 交流モータ、18 マイクロコンピュータ、20,22 電圧検出部、21 電流検出部、23 目標電圧設定部、24 信号生成部、30 交流電流比較部、31 直流電圧比較部、35 目標デューティ比算出部、36 記憶部、37 デューティ比算出部、38 信号波形生成部。
Claims (7)
- 第1の交流電圧を整流する整流回路と、
前記整流回路の次段に設けられたアクティブフィルタと、
前記アクティブフィルタの出力電圧を平滑化して直流電圧を生成する平滑回路と、
前記直流電圧を第2の交流電圧に変換するインバータとを備え、
前記アクティブフィルタは、
一方端子が前記整流回路の出力電圧を受けるリアクトルと、
アノードが前記リアクトルの他方端子に接続され、カソードが前記平滑回路に接続されたダイオードと、
前記リアクトルの他方端子と基準電圧のラインとの間に接続されたスイッチング素子とを含み、
さらに、前記アクティブフィルタの入力電流、入力電圧、および出力電圧を検出し、前記入力電圧に基づいて目標電圧を生成し、前記入力電流と前記入力電圧の位相が一致し、かつ前記アクティブフィルタの出力電圧が前記目標電圧に一致するように前記スイッチング素子をオン/オフ制御するマイクロコンピュータを備え、
前記マイクロコンピュータは、
前記入力電流が第1のしきい値電流を超えた場合は、前記スイッチング素子のオン/オフ制御を停止し、前記入力電流が前記第1のしきい値電流よりも大きな第2のしきい値電流を超えた場合は、さらに前記インバータの制御を停止し、
前記出力電圧が第1のしきい値電圧を超えた場合は、前記スイッチング素子のオン/オフ制御を停止し、前記出力電圧が前記第1のしきい値電圧よりも大きな第2のしきい値電圧を超えた場合は、さらに前記インバータの制御を停止する、電源装置。 - 第1の交流電圧を整流する整流回路と、
前記整流回路の次段に設けられたアクティブフィルタと、
前記アクティブフィルタの出力電圧を平滑化して直流電圧を生成する平滑回路と、
前記直流電圧を第2の交流電圧に変換するインバータとを備え、
前記アクティブフィルタは、
一方端子が前記整流回路の出力電圧を受けるリアクトルと、
アノードが前記リアクトルの他方端子に接続され、カソードが前記平滑回路に接続されたダイオードと、
前記リアクトルの他方端子と基準電圧のラインとの間に接続されたスイッチング素子とを含み、
さらに、前記アクティブフィルタの入力電流、入力電圧、および出力電圧を検出し、前記入力電圧に基づいて目標電圧を生成し、前記入力電流と前記入力電圧の位相が一致し、かつ前記アクティブフィルタの出力電圧が前記目標電圧に一致するように前記スイッチング素子をオン/オフ制御するマイクロコンピュータを備え、
前記マイクロコンピュータは、
前記入力電圧、前記入力電流、前記出力電圧、および前記目標電圧に基づいて目標デューティ比を算出する第1の算出部と、
前周期のデューティ比を記憶した記憶部と、
前記第1の算出部によって算出された目標デューティ比と前記記憶部に記憶された前周期のデューティ比とに基づいて現周期のデューティ比を算出する第2の算出部とを含む、電源装置。 - 前記第2の算出部は、前記目標デューティ比と前記前周期のデューティ比との偏差が徐々に小さくなるように現周期のデューティ比を算出する、請求項2に記載の電源装置。
- 前記第2の算出部は、起動時には、前記目標デューティ比と前記前周期のデューティ比との偏差が徐々に小さくなるように現周期のデューティ比を算出する、請求項2に記載の電源装置。
- 前記第2の算出部は、前記目標デューティ比と前記前周期のデューティ比との偏差がしきい値偏差を超えた場合は、前記偏差が徐々に小さくなるように現周期のデューティ比を算出する、請求項2に記載の電源装置。
- 第1の交流電圧を整流する整流回路と、
前記整流回路の次段に設けられたアクティブフィルタと、
前記アクティブフィルタの出力電圧を平滑化して直流電圧を生成する平滑回路と、
前記直流電圧を第2の交流電圧に変換するインバータとを備え、
前記アクティブフィルタは、
一方端子が前記整流回路の出力電圧を受けるリアクトルと、
アノードが前記リアクトルの他方端子に接続され、カソードが前記平滑回路に接続されたダイオードと、
前記リアクトルの他方端子と基準電圧のラインとの間に接続されたスイッチング素子とを含み、
さらに、前記アクティブフィルタの入力電流、入力電圧、および出力電圧を検出し、前記入力電圧に基づいて目標電圧を生成し、前記入力電流と前記入力電圧の位相が一致し、かつ前記アクティブフィルタの出力電圧が前記目標電圧に一致するように前記スイッチング素子をオン/オフ制御するマイクロコンピュータを備え、
前記マイクロコンピュータは、
前記入力電流が第1のしきい値電流を超えた場合は、前記スイッチング素子のオン/オフ制御を停止し、前記入力電流が前記第1のしきい値電流よりも大きな第2のしきい値電流を超えた場合は、さらに前記インバータの制御を停止し、
前記出力電圧が第1のしきい値電圧を超えた場合は、前記スイッチング素子のオン/オフ制御を停止し、前記出力電圧が前記第1のしきい値電圧よりも大きな第2のしきい値電圧を超えた場合は、さらに前記インバータの制御を停止し、
前記マイクロコンピュータは、
前記入力電圧、前記入力電流、前記出力電圧、および目標電圧に基づいて目標デューティ比を算出する第1の算出部と、
前周期のデューティ比を記憶した記憶部と、
前記第1の算出部によって算出された目標デューティ比と前記記憶部に記憶された前周期のデューティ比との偏差が徐々に小さくなるように現周期のデューティ比を算出する第2の算出部とを含み、
前記第2の算出部は、前記スイッチング素子のオン/オフ制御のみが停止された状態からの再起動時は、前記偏差が第1の時間でなくなるように現周期のデューティ比を算出し、前記インバータの制御が停止された状態からの再起動時は、前記第1の時間よりも短い第2の時間で前記偏差がなくなるように現周期のデューティ比を算出する、電源装置。 - 前記マイクロコンピュータは、前記入力電圧が低下したことに応じて前記目標電圧を低下させる、請求項1から請求項6までのいずれかに記載の電源装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008308434A JP4487009B2 (ja) | 2008-12-03 | 2008-12-03 | 電源装置 |
PCT/JP2009/067724 WO2010064489A1 (ja) | 2008-12-03 | 2009-10-13 | 電源装置 |
EP09830257A EP2369732A1 (en) | 2008-12-03 | 2009-10-13 | Power supply device |
CN2009801475274A CN102227866A (zh) | 2008-12-03 | 2009-10-13 | 电源装置 |
US13/128,905 US8743569B2 (en) | 2008-12-03 | 2009-10-13 | Power supply device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008308434A JP4487009B2 (ja) | 2008-12-03 | 2008-12-03 | 電源装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010136493A JP2010136493A (ja) | 2010-06-17 |
JP4487009B2 true JP4487009B2 (ja) | 2010-06-23 |
Family
ID=42233144
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008308434A Expired - Fee Related JP4487009B2 (ja) | 2008-12-03 | 2008-12-03 | 電源装置 |
Country Status (5)
Country | Link |
---|---|
US (1) | US8743569B2 (ja) |
EP (1) | EP2369732A1 (ja) |
JP (1) | JP4487009B2 (ja) |
CN (1) | CN102227866A (ja) |
WO (1) | WO2010064489A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4566267B1 (ja) * | 2009-04-21 | 2010-10-20 | シャープ株式会社 | 電源装置 |
CN103534916A (zh) * | 2011-03-10 | 2014-01-22 | 三菱电机株式会社 | 功率转换装置 |
GB201107171D0 (en) * | 2011-04-28 | 2011-06-15 | Tridonic Gmbh & Co Kg | Power factor correction |
CN102594173B (zh) * | 2011-12-13 | 2014-08-13 | 卧龙电气集团股份有限公司 | 用于密集烤烟控制器的交流电压转换装置及其方法 |
JP5881477B2 (ja) * | 2012-03-06 | 2016-03-09 | 三菱電機株式会社 | スイッチング素子駆動回路 |
JP6008273B2 (ja) * | 2012-04-25 | 2016-10-19 | パナソニックIpマネジメント株式会社 | インバータ装置 |
JP5585643B2 (ja) * | 2012-12-14 | 2014-09-10 | ダイキン工業株式会社 | アクティブフィルタ制御装置 |
JP6041726B2 (ja) * | 2013-03-26 | 2016-12-14 | 三菱電機株式会社 | 電力変換装置及び空気調和装置 |
US20160079807A1 (en) * | 2013-06-25 | 2016-03-17 | Hewlett-Packard Development Company, L.P. | Uninterruptible power supply with inverter, charger, and active filter |
KR102343260B1 (ko) * | 2015-01-12 | 2021-12-23 | 엘지전자 주식회사 | 전력변환장치, 및 이를 구비하는 공기조화기 |
JP6435965B2 (ja) * | 2015-03-31 | 2018-12-12 | 株式会社豊田自動織機 | 入力回路及びインバータ装置 |
US10291122B2 (en) | 2015-06-29 | 2019-05-14 | Semiconductor Components Industries, Llc | Input voltage detection circuit and power supply including the same |
US9939463B2 (en) * | 2016-04-06 | 2018-04-10 | United Microelectronics Corp. | Test circuit for testing a device-under-test by using a voltage-setting unit to pull an end of the device-under-test to a predetermined voltage |
ITUA20162878A1 (it) * | 2016-04-26 | 2017-10-26 | Phase Motion Control S P A | Dispositivo di alimentazione e azionamento per un motore elettrico a magneti permanenti |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006158100A (ja) * | 2004-11-30 | 2006-06-15 | Yutaka Denki Seisakusho:Kk | 電源回路 |
JP2008109723A (ja) * | 2006-10-23 | 2008-05-08 | Omron Corp | スイッチング電源装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE69536081D1 (de) * | 1994-07-01 | 2010-07-22 | Sharp Kk | Klimaanlage |
US6075328A (en) | 1996-10-18 | 2000-06-13 | Hitachi, Ltd. | PWM/PAM control mode switching type motor control apparatus, and motor drive and air-conditioner using the same |
JP3424461B2 (ja) * | 1996-10-18 | 2003-07-07 | 株式会社日立製作所 | Pwm/pam制御形モータ駆動装置及びそれを用いた空調機 |
JP2004260871A (ja) | 2003-02-24 | 2004-09-16 | Fujitsu General Ltd | 電源装置 |
JP3994953B2 (ja) * | 2003-09-30 | 2007-10-24 | サンケン電気株式会社 | 力率改善回路 |
JP2008079474A (ja) | 2006-09-25 | 2008-04-03 | Hitachi Appliances Inc | アクティブフィルタ回路 |
JP4988329B2 (ja) * | 2006-12-28 | 2012-08-01 | 株式会社日立産機システム | 永久磁石モータのビートレス制御装置 |
JP4487008B2 (ja) * | 2008-12-03 | 2010-06-23 | シャープ株式会社 | 電源装置 |
JP5182375B2 (ja) * | 2009-05-15 | 2013-04-17 | 株式会社村田製作所 | Pfcコンバータ |
JP5068877B2 (ja) * | 2010-09-16 | 2012-11-07 | ファナック株式会社 | 蓄電器を用いたモータ駆動装置 |
-
2008
- 2008-12-03 JP JP2008308434A patent/JP4487009B2/ja not_active Expired - Fee Related
-
2009
- 2009-10-13 EP EP09830257A patent/EP2369732A1/en not_active Withdrawn
- 2009-10-13 WO PCT/JP2009/067724 patent/WO2010064489A1/ja active Application Filing
- 2009-10-13 CN CN2009801475274A patent/CN102227866A/zh active Pending
- 2009-10-13 US US13/128,905 patent/US8743569B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006158100A (ja) * | 2004-11-30 | 2006-06-15 | Yutaka Denki Seisakusho:Kk | 電源回路 |
JP2008109723A (ja) * | 2006-10-23 | 2008-05-08 | Omron Corp | スイッチング電源装置 |
Also Published As
Publication number | Publication date |
---|---|
US20110211374A1 (en) | 2011-09-01 |
JP2010136493A (ja) | 2010-06-17 |
EP2369732A1 (en) | 2011-09-28 |
WO2010064489A1 (ja) | 2010-06-10 |
US8743569B2 (en) | 2014-06-03 |
CN102227866A (zh) | 2011-10-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4487009B2 (ja) | 電源装置 | |
JP4566267B1 (ja) | 電源装置 | |
KR100823922B1 (ko) | 직류 전원 공급 장치 및 그 방법 | |
JP4487008B2 (ja) | 電源装置 | |
JP4637694B2 (ja) | 力率補正回路及びその出力電圧制御方法 | |
US8934273B2 (en) | Switching power supply including power factor correction circuit with polarity determination control | |
US8094473B2 (en) | Bridgeless power factor correction circuit | |
US20070217236A1 (en) | Apparatus and method for supplying dc power source | |
WO2015056388A1 (ja) | 電力変換装置及び空気調和装置 | |
JP2009247101A (ja) | 充電装置 | |
JP2019068675A (ja) | 交流−直流変換装置 | |
JP2010119159A (ja) | 直流電源装置およびそれを備えた空気調和機 | |
JP6911677B2 (ja) | 交流−直流変換装置 | |
JP2017123740A (ja) | スイッチング電源 | |
JP5521291B2 (ja) | 電力変換装置の制御装置および制御方法 | |
JP2007236034A (ja) | 電源システム | |
US11539282B2 (en) | Switching control circuit and power supply circuit | |
JP2004260871A (ja) | 電源装置 | |
JP2014187742A (ja) | インバータ装置 | |
JPH0819259A (ja) | インバータ回路 | |
JP2016111764A (ja) | 不平衡補正装置、不平衡補正方法及びプログラム | |
JP2019080408A (ja) | 直流電源装置、及び空気調和機 | |
JP2003222417A (ja) | 空気調和機 | |
JPH10127046A (ja) | 昇圧形コンバータの制御回路 | |
JP2002044954A (ja) | 電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100302 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100329 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |