JP5126221B2 - 増幅回路 - Google Patents

Description

本発明は、ＬＳＩ内のアナログ要素回路に用いられる増幅回路に関する発明である。

ＷｉＭＡＸ等の無線周波数信号を増幅するＭＯＳトランジスタは、素子の小型化が要求されている。このため、増幅用のＭＯＳトランジスタのゲート幅やゲート長は製造時にばらつきが生じる。したがって、ＭＯＳトランジスタを従属接続して増幅すると、利得のばらつきの影響で、必要とする利得が得られない場合が生じる。ＭＯＳトランジスタの利得ｇａｉｎは以下の式１で表せる。式１で、ＲはＭＯＳトランジスタに付帯した抵抗、ｇｍは相互コンダクタンスを示している。
ｇａｉｎ＝ｇｍ・Ｒ （式１）
上記の式から、ＭＯＳトランジスタの利得は相互コンダクタンスｇｍを補償することで利得を一定にできる。従って、従来はＭＯＳトランジスタの相互コンダクタンスを補償する相互コンダクタンス補償回路を増幅回路に設けていた。

図１に相互コンダクタンス補償回路を設けた増幅回路の構成を示す。増幅回路は増幅部９と第１の相互コンダクタンス補償回路７と第２の相互コンダクタンス補償回路８と回路間の接続のためのＭＯＳトランジスタ４、５、６を備えている。

増幅部９は、第１のＭＯＳトランジスタ１、第２のＭＯＳトランジスタ２、第３のＭＯＳトランジスタ３と第１のインダクタ１５と第２インダクタ１６を備えている。第１インダクタ１５と第２インダクタ１６の一端はドレイン側電圧源ＡＶＤにそれぞれ接続している。第１インダクタ１５と第２インダクタ１６の他端は第２のＭＯＳトランジスタ２と第３のＭＯＳトランジスタ３のドレインにそれぞれ接続している。第２のＭＯＳトランジスタ２と第３のＭＯＳトランジスタ３のソースは第１のＭＯＳトランジスタ１のドレインと接続している。第２のＭＯＳトランジスタ２と第３のＭＯＳトランジスタ３のゲートに入力信号をそれぞれ入力する。第１のＭＯＳトランジスタ１のソースはグランドＡＶＳと接続している。

第１の相互コンダクタンス補償回路７の一端はドレイン側電圧源ＡＶＤに接続している。第１の相互コンダクタンス補償回路７は相互コンダクタンスを一定に制御するための電流を発生させる回路である。第１の相互コンダクタンス補償回路７の他端は第４のＭＯＳトランジスタ４のドレインに接続している。第４のＭＯＳトランジスタ４のソースはグランドＡＶＳと接続している。第４のＭＯＳトランジスタ４のゲートはＭＯＳトランジスタ４のドレインと接続している。さらに、第４のＭＯＳトランジスタ４のゲートは第１のＭＯＳトランジスタ１のゲートに接続している。

第２の相互コンダクタンス補償回路８の一端はドレイン側電圧源ＡＶＤに接続している。第２の相互コンダクタンス補償回路８は相互コンダクタンスを一定に制御するための電流を発生させる回路である。第２の相互コンダクタンス補償回路８の他端は第５のＭＯＳトランジスタ５のドレインに接続している。第５のＭＯＳトランジスタ５のソースは第６のＭＯＳトランジスタ６のドレインに接続している。第６のＭＯＳトランジスタ６のソースはグランドＡＶＳと接続している。第６のＭＯＳトランジスタ６のゲートは第１のＭＯＳトランジスタ１のゲートと第４のＭＯＳタランジスタのゲートに接続している。第５のＭＯＳトランジスタ５のゲートは第５のＭＯＳトランジスタ５のドレインと接続している。さらに、第５のＭＯＳトランジスタ５のゲートは、抵抗１７、１８を介して、第２のＭＯＳトランジスタ２及び３のゲートにそれぞれ接続する。

第１の相互コンダクタンス補償回路７は第１のＭＯＳトランジスタ１の相互コンダクタンスｇｍが一定となるように電流を作成し、第４のＭＯＳトランジスタ４により第１のＭＯＳトランジスタ１にバイアスをミラーリングする。

第２の相互コンダクタンス補償回路８は第２のＭＯＳトランジスタ２及び第３のＭＯＳトランジスタ３の相互コンダクタンスｇｍが一定となるように電流を作成し、第５のＭＯＳトランジスタ５により第２のＭＯＳトランジスタ２及び第３のＭＯＳトランジスタ３にバイアスをミラーリングする。

ＭＯＳトランジスタの微細化が進につれて、ＭＯＳトランジスタのゲート幅とゲート長の製造誤差は大きくなり、図２に示すように相互コンダクタンスｇｍの違いとなって現れる。図２は図１の回路の特性を示す。図２において、最大値特性Ｍａｘは最も相互コンダクタンスが大きいＭＯＳトランジスタを示す。最小値特性Ｍｉｎは最も相互コンダクタンスが小さいＭＯＳトランジスタを示す。Ｔｙｐは標準値特性の相互コンダクタンスのＭＯＳトランジスタを示す。標準値特性Ｔｙｐは設計段階で設定したゲート電極幅、ゲート電極の長さを基にした特性である。ここでオーバードライブ電圧Ｖｏｄ＝ゲートソース電圧Ｖｇｓ−閾値電圧Ｖｔｈとする。

図２において、最小値特性Ｍｉｎのように、標準値特性Ｔｙｐの相互コンダクタンスｇｍから低下したＭＯＳトランジスタの利得を補償するには、オーバードライブ電圧Ｖｏｄを増加させる必要がある。バイアスだけで各ＭＯＳトランジスタの相互コンダクタンスｇｍを補償するためにはＶｏｄ＝Ｖｏｄ０となるまでＶｇｓを高くする必要がある。しかし、図２に示したように、Ｖｏｄ＝Ｖｏｄ０まで高くしても、標準値特性Ｔｙｐより大きく相互コンダクタンスｇｍが下回った最小値特性Ｍｉｎの特性を有するＭＯＳトランジスタは、相互コンダクタンスｇｍが標準値特性Ｔｙｐの相互コンダクタンスｇｍ１までＶｇｓを高くすることはできない。従って、相互コンダクタンスｇｍが低下したときにＭＯＳトランジスタのゲート−ソース電圧Ｖｇｓを制御するだけでは、利得を補償することが不可能な場合が生じる。

一方、最大値特性Ｍａｘのように、標準値特性Ｔｙｐから相互コンダクタンスｇｍが増加しているＭＯＳトランジスタの場合、利得を補償するにはゲートソース電圧Ｖｇｓを低下してＶｏｄ＝Ｖｏｄ２となるようにＶｇｓを制御する必要がある。この場合、相互コンダクタンスｇｍを補償することは可能であるが、オーバードライブ電圧Ｖｏｄが小さくなってしまい、線形に増幅することができる入力信号の振幅が減少してしまう。つまり、相互コンダクタンスｇｍを補償することで線形性が劣化してしまう。

製造プロセスの影響で、素子にばらつきが生じると、ゲート−ソース電圧Ｖｇｓを制御するだけでは、ＭＯＳトランジスタの利得と線形性の補償を両立させることができない。

増幅部９の利得変動をバイアス制御する技術として、特許文献１が知られている。
特開２０００−１７４５６８号公報

本発明の目的はＭＯＳトランジスタの製造ばらつきによる特性を補償する際に、利得の線形性補償と利得補償を両立させた増幅回路を提供することである。

上記の課題を解決するための手段として、増幅回路は増幅部と、電流制御回路を備える。増幅部は出力特性のゲイン補償をするゲイン補償用ＭＯＳトランジスタと、出力特性の線形性を補償する線形性補償用ＭＯＳトランジスタを備える。ゲイン補償用ＭＯＳトランジスタのソースと線形性補償用ＭＯＳトランジスタのドレインは接続している。線形性補償用ＭＯＳトランジスタのゲートに入力信号を与え、ゲイン補償用ＭＯＳトランジスタのドレインを出力とする。電流制御回路はゲイン補償用ＭＯＳトランジスタのドレイン−ソース間に第１の電流を流し、さらに、線形性補償用ＭＯＳトランジスタのドレイン−ソース間に第２の電流を流し、第２の電流は第１の電流の逆数の値となるように第１の電流と第２の電流を制御する。

本発明によれば、増幅回路において、ＭＯＳトランジスタの製造ばらつきによる特性を補償する際に、利得の線形性補償と利得補償を両立する事ができる。

相互コンダクタンス補償回路を設けた増幅回路を示す図 図１の回路の特性を示す図 本発明のバイアス回路を有する増幅回路を示す図 第２、第３のＭＯＳトランジスタの線形性補償を説明するための特性図 第４、第５のＭＯＳトランジスタの利得補償を説明するための特性図

符号の説明

１ 第１のＭＯＳトランジスタ
２ 第２のＭＯＳトランジスタ
３ 第３のＭＯＳトランジスタ
９ 増幅部
１５ 第１のインダクタ
１６ 第２のインダクタ
２１ 第４のＭＯＳトランジスタ
２２ 第５のＭＯＳトランジスタ
２３ 第７のＭＯＳトランジスタ
２４ 第８のＭＯＳトランジスタ
２５ 第９のＭＯＳトランジスタ
２６ 第１０のＭＯＳトランジスタ
２７ 第１１のＭＯＳトランジスタ
２８ 第１２のＭＯＳトランジスタ
３１ 第１のＶｏｄ一定制御回路
３２ 第２のＶｏｄ一定制御回路
３３ 相互コンダクタンス一定制御回路

以下、図面を参照して本発明の実施形態について説明する。実施形態の構成は例示であり、本発明は実施形態の構成に限定されない。

［回路構成］
本発明のバイアス回路を有する増幅回路を図３に示す。図３の増幅回路は増幅部９とそのバイアスを制御する回路から構成する。

増幅部９は第１のＭＯＳトランジスタ１、第２のＭＯＳトランジスタ２、第３のＭＯＳトランジスタ３、第４のＭＯＳトランジスタ２１、第５のＭＯＳトランジスタ２２、第７のＭＯＳトランジスタ２３、第８のＭＯＳトランジスタ２４、第１のインダクタ１５と第２インダクタ１６を備えている。

第１インダクタ１５と第２インダクタ１６の一端はドレイン側電圧源ＡＶＤにそれぞれ接続している。第１インダクタ１５と第２インダクタ１６の他端は第４のＭＯＳトランジスタ２１と第５のＭＯＳトランジスタ２２のドレインにそれぞれ接続している。第４のＭＯＳトランジスタ２１と第５のＭＯＳトランジスタ２２のドレインは増幅部の出力となっている。従って、第４のＭＯＳトランジスタ２１と第５のＭＯＳトランジスタ２２で出力トランジスタ回路を構成している。回路立ち上げ時に動作するように、本実施例は第４のＭＯＳトランジスタ２１と第５のＭＯＳトランジスタ２２のゲートにバイアス電圧Ｂ１を与える。

第４のＭＯＳトランジスタ２１のソースは第２のＭＯＳトランジスタ２のドレインに接続している。第５のＭＯＳトランジスタ２２のソースは第３のＭＯＳトランジスタ３のドレインに接続している。第２のＭＯＳトランジスタ２と第３のＭＯＳトランジスタ３のソースは第１のＭＯＳトランジスタ１のドレインに接続している。第２のＭＯＳトランジスタ２と第３のＭＯＳトランジスタ３のゲートは入力信号をそれぞれ入力している。第２のＭＯＳトランジスタ２と第３のＭＯＳトランジスタ３は入力トランジスタ回路を構成している。回路立ち上げ時に動作するように、本実施例は第２のＭＯＳトランジスタ２と第３のＭＯＳトランジスタ３のゲートにバイアス電圧Ｂ２を与える。

第１のＶｏｄ一定制御回路３１はオーバードライブ電圧Ｖｏｄを一定に制御するための電流を発生させる回路である。第１のＶｏｄ一定制御回路３１の一端はドレイン側電圧源ＡＶＤと接続している。第１のＶｏｄ一定制御回路３１の他端は第６のＭＯＳトランジスタ４のドレインに接続している。第６のＭＯＳトランジスタ４のソースはグランドＡＶＳと接続している。第６のＭＯＳトランジスタ４のゲートは第６のＭＯＳトランジスタ４のドレインと接続している。さらに、第６のＭＯＳトランジスタ４のゲートは第１のＭＯＳトランジスタ１のゲートと第１２のＭＯＳトランジスタ２８のゲートに接続している。

第７のＭＯＳトランジスタ２３と第８のＭＯＳトランジスタ２４のドレインはドレイン側電圧源ＡＶＤと接続している。第７のＭＯＳトランジスタ２３のソースは第２のＭＯＳトランジスタ２のドレインと接続している。第８のＭＯＳトランジスタ２４のソースは第３のＭＯＳトランジスタ３のドレインと接続している。第７のＭＯＳトランジスタ２３と第８のＭＯＳトランジスタ２４は第４のＭＯＳトランジスタ２１と第５のＭＯＳトランジスタ２２に所定の電流以外を流さないように、電流をバイパスするバイパス部を構成している。

従って、第７のＭＯＳトランジスタ２３と第４のＭＯＳトランジスタ２１のドレイン−ソース間電流の合成電流が第２のＭＯＳトランジスタ２のドレイン−ソース間電流となる。さらに、第８のＭＯＳトランジスタ２４と第５のＭＯＳトランジスタ２２のドレイン−ソース間電流の合成電流が第３のＭＯＳトランジスタ３のドレイン−ソース間電流となる。

第９のＭＯＳトランジスタ２５のドレインはドレイン側電圧源ＡＶＤと接続している。第９のＭＯＳトランジスタ２５のソースは第１１のＭＯＳトランジスタ２７のドレインと接続している。

第２のＶｏｄ一定制御回路３２はオーバードライブ電圧Ｖｏｄを一定に制御するための電流を発生させる回路である。第２のＶｏｄ一定制御回路３２の一方の端子はドレイン側電圧源ＡＶＤと接続している。第１０のＭＯＳトランジスタ２６のドレインは第２のＶｏｄ一定制御回路３２の他方の端子に接続している。第１０のＭＯＳトランジスタ２６のゲートは第２のＶｏｄ一定制御回路３２の他方の端子に接続している。第１０のＭＯＳトランジスタ２６のソースは第１１のＭＯＳトランジスタ２７のドレインに接続している。

第１１のＭＯＳトランジスタ２７のゲートは抵抗１７及び１８を介して第２のＭＯＳトランジスタ２のゲートと第３のＭＯＳトランジスタ３のゲートにそれぞれ接続している。第１１のＭＯＳトランジスタ２７のソースは第１２のＭＯＳトランジスタ２８のドレインと接続している。第１２のＭＯＳトランジスタ２８のゲートは第１のＭＯＳトランジスタ１のゲートと第６のＭＯＳトランジスタ４のゲートと接続している。第１２のＭＯＳトランジスタ２８のソースはグランドＡＶＳに接続している。

相互コンダクタンス一定制御回路３３は相互コンダクタンスｇｍを一定に制御する電流を発生させる回路である。相互コンダクタンス一定制御回路３３の一端は第２のＶｏｄ一定制御回路の他端に接続している。相互コンダクタンス一定制御回路３３の他端はグランドＡＶＳに接続している。

この増幅回路において、線形性を補償するために第２のＭＯＳトランジスタ２と第３のＭＯＳトランジスタ３のＶｏｄを一定に保ち、利得を補償するために第４のＭＯＳトランジスタ２１と第５のＭＯＳトランジスタ２２の相互コンダクタンスｇｍを一定に保つことで、利得補償と線形性補償を両立させる。

［回路特性］
相互コンダクタンスｇｍが設計最小値特性Ｍｉｎのときから、ある状態Ａになった場合、どのように利得補償と線形性補償を両立させるのかを以下に説明する。図４は線形性補償を説明するための図で、図５は利得補償を説明するための図である。図４、図５において、設計最小値特性Ｍｉｎは設計時の最も相互コンダクタンスが小さいＭＯＳトランジスタの特性を示す。ある状態Ａは製造プロセス後の実際のＭＯＳトランジスタの特性を示す。

図４を用いて、線形性補償を行うためのオーバードライブ電圧Ｖｏｄ一定制御について説明する。線形性補償を行うための第２のＭＯＳトランジスタ２と第３のＭＯＳトランジスタ３に必要な電流Ｉは以下の式となる。

Ｉ＝β・Ｖｏｄ^２ （式２）
係数βは以下の式で表すことができる。
β＝（μ・Ｃｏ・Ｗ）／（２Ｌ） （式３）
ここでの、μは電子の移動速度、Ｃｏは単位面積あたりのゲート絶縁膜の有する容量、Ｗはゲート絶縁膜の幅、Ｌはゲート絶縁膜の長さを示している。

式１を相互コンダクタンスに置き換えると式４になる。

ｇｍ＝２β・Ｖｏｄ （式４）
図４の特性を基に各特性のポイントを以下に定義する。相互コンダクタンスｇｍの設計最小値特性Ｍｉｎの特性における相互コンダクタンスｇｍ、電流Ｉ、係数β、オーバードライブ電圧Ｖｏｄをそれぞれ相互コンダクタンスｇｍ０、Ｉ０、β０、Ｖｏｄ０と定義する。ある状態Ａにおける、相互コンダクタンスｇｍ、電流Ｉ、係数β、オーバードライブ電圧Ｖｏｄをそれぞれｇｍ１、Ｉ１、β１、Ｖｏｄ０と定義とする。さらに、特定のオーバードライブ電圧の条件下で、相互コンダクタンスｇｍの設計最小値特性Ｍｉｎのときに第２のＭＯＳトランジスタ２と第３のＭＯＳトランジスタ３に流れる電流を１、ある状態Ａに流れる電流をｋと定義する。ある状態Ａと設計最小値特性Ｍｉｎのオーバードライブ電圧Ｖｏｄが同じなのは、オーバードライブ電圧Ｖｏｄ０で一定に制御することを意味している。

ｋ／１＝Ｉ１／Ｉ０ （式５）
式２を基に式６を立てる。

ｋ＝Ｉ１／Ｉ０＝（β１／β０）・（Ｖｏｄ０／Ｖｏｄ０） （式６）
ｋ＝（β１／β０）１ （式７）
ｋ＝β１／β０ （式８）
式５と式８から、設計最小値特性Ｍｉｎとある状態Ａの電流の比は、増幅を行うＭＯＳトランジスタの係数の比と同じである。線形性補償を行うためのオーバードライブ電圧Ｖｏｄ一定にするためには、ＭＯＳトランジスタはｋの電流が流れれば式８を満足する。

図５に基づき、第４と第５のＭＯＳトランジスタの利得補償を行うための相互コンダクタンスｇｍ補償回路に流れる電流は以下のように表せる。設計最小値特性Ｍｉｎの相互コンダクタンスｇｍ、オーバードライブ電圧Ｖｏｄをｇｍ０、Ｖｏｄ０、ある状態Ａの相互コンダクタンスｇｍ、オーバードライブ電圧Ｖｏｄをｇｍ１、Ｖｏｄ１とする。ある状態Ａと最小値特性Ｍｉｎの相互コンダクタンスｇｍを割って１になるのは、ｇｍが同じ値であることを示している。すなわち、相互コンダクタンスｇｍ０で一定に制御することを意味している。

１＝ｇｍ１／ｇｍ０＝（β１／β０）（Ｖｏｄ１／Ｖｏｄ０） （式９）
式８を代入し式１０とする。

１＝ｇｍ１／ｇｍ０＝ｋ（Ｖｏｄ１／Ｖｏｄ０） （式１０）
Ｖｏｄ１／Ｖｏｄ０＝１／ｋ （式１１）
各特性における電流値は式１２と式１３で表すことができる。

Ｉｇｍ１＝β１・Ｖｏｄ１^２ （式１２）
Ｉｇｍ０＝β０・Ｖｏｄ０^２ （式１３）
制御に必要な電流は式１４で表せる。

Ｉｇｍ１／Ｉｇｍ０＝（β１／β０）・（Ｖｏｄ１^２／Ｖｏｄ０^２） （式１４）
式８と式１１を式１４に代入して式１５とする。

Ｉｇｍ１／Ｉｇｍ０＝ｋ（１／ｋ）^２ （式１５）
Ｉｇｍ１／Ｉｇｍ０＝１／ｋ （式１６）
式１６からオーバードライブ電圧Ｖｏｄを一定にした場合、相互コンダクタンスｇｍを補償するためには、ＭＯＳトランジスタに１／ｋの電流が流れれば良いことになる。

［回路動作］
上記の電流値の考え方から、オーバードライブ電圧Ｖｏｄを一定に保つため、第２のＶｏｄ一定制御回路３２にｋの電流を流す。この条件下において、相互コンダクタンス一定制御回路３３は１／ｋの電流を流す構成とする。また第１のＶｏｄ一定制御回路３１は増幅を行う線形性補償を行うＭＯＳトランジスタに流れる電流の値を合わせた電流値２ｋを流す構成する。ただし、本実施例では第６のＭＯＳトランジスタ４と第１のＭＯＳトランジスタ１のミラー比が１のであるため、電流値は２ｋとなる。しかし、第６のＭＯＳトランジスタ４と第１のＭＯＳトランジスタ１のミラー比を変えればｎｋとすることもできる。（ｎはミラー比に合わせた任意の値を取ることができる。）従って、第１のＶｏｄ一定制御回路３１は２ｋの電流を発生させ、第６のＭＯＳトランジスタ４を介して、第１のＭＯＳトランジスタ１と第１２のＭＯＳトランジスタ２８にバイアスをミラーリングする。第１のＭＯＳトランジスタ１と第６のＭＯＳトランジスタ４はゲート絶縁膜の幅及び長さが同じものを用いるため、２ｋの電流が流れる。第１２のＭＯＳトランジスタ２８はゲート絶縁膜の幅及び長さが第１のＭＯＳトランジスタ１と第６のＭＯＳトランジスタ４とは異なるものを利用することでｋの電流が流れる。

第２のＶｏｄ一定制御回路３２は相互コンダクタンス一定制御回路３３と直列接続している。従って、差分の電流ｋ−（１／ｋ）は相互コンダクタンス一定制御回路３３と並列に設けた第１０のＭＯＳトランジスタ２６のドレインーソース電流となる。第１０のＭＯＳトランジスタ２６のバイアスは第７のＭＯＳトランジスタ２３と第８のＭＯＳトランジスタ２４にミラーリングされる。従って、第７のＭＯＳトランジスタ２３と第８のＭＯＳトランジスタ２４には電流ｋ−（１／ｋ）が流れる。

第１１のＭＯＳトランジスタ２７のソースは第１２のＭＯＳトランジスタ２８のドレインに接続されているため、第１１のＭＯＳトランジスタ２７のドレイン−ソースは電流ｋが流れる。従って、第９のＭＯＳトランジスタ２５は第１０のＭＯＳトランジスタ２６のドレイン−ソース電流ｋ−(１／ｋ）と第１１のＭＯＳトランジスタ２７のドレイン−ソース電流ｋの差分電流１／ｋが流れる。

第９のＭＯＳトランジスタ２５のバイアスは第４のＭＯＳトランジスタ２１と第５のＭＯＳトランジスタ２２にミラーリングされる。従って、第４のＭＯＳトランジスタ２１と第５のＭＯＳトランジスタ２２には電流１／ｋが流れる。

即ち、第２のＭＯＳトランジスタ２と第３のＭＯＳトランジスタ３のＶｏｄを一定に保つとうとすると、第４のＭＯＳトランジスタ２１と第５のＭＯＳトランジスタ２２の電流値がｋとなり、相互コンダクタンスｇｍを一定に保つことができない。従って相互コンダクタンスｇｍを一定に保つため、不要な電流を第７のＭＯＳトランジスタ２３と第８のＭＯＳトランジスタ２４に流す。これにより、第４のＭＯＳトランジスタ２１と第５のＭＯＳトランジスタ２２のｇｍを一定にするのに必要な電流１／ｋを流し、相互コンダクタンスｇｍを補償する。これにより増幅器の相互コンダクタンスｇｍが補償され、且つ、利得も補償できる。

上記の実施例においては、増幅部と増幅部にバイアスを与える回路の電流の関係は１対１に設定している。しかしながら、増幅部に流れる電流をｋ及び１／ｋに設定できれば、増幅部にバイアスを与える回路に流れる電流はｋ及び１／ｋに限定されない。例えば、第９のＭＯＳトランジスタ２５、第１０のＭＯＳトランジスタ２６、第１１のＭＯＳトランジスタ２７、第１１のＭＯＳトランジスタ２８の第６のＭＯＳトランジスタ４のβを選択することと、第１と第２のＶｏｄ一定制御回路３１、３２の電流値と相互コンダクタンス一定制御回路３３の電流値を選択することで、増幅部と増幅部にバイアスを与える回路の電流の関係を１対Ｎの関係にすることができる。

上述した実施形態は、以下の発明を開示する。以下の発明は、必要に応じて適宜組み合わせることができる。

Claims (5)

1. 出力特性のゲイン補償をするゲイン補償用ＭＯＳトランジスタと、出力特性の線形性を補償する線形性補償用ＭＯＳトランジスタを備え、該ゲイン補償用ＭＯＳトランジスタのソースと該線形性補償用ＭＯＳトランジスタのドレインを接続し、該ゲイン補償用ＭＯＳトランジスタのドレインを出力とし、該線形性補償用ＭＯＳトランジスタのゲートに入力信号を与える増幅部と、
   該ゲイン補償用ＭＯＳトランジスタのドレイン−ソース間に第１の電流を流し、該線形性補償用ＭＯＳトランジスタのドレイン−ソース間に第２の電流を流し、第２の電流は第１の電流の逆数の値となるように第１の電流と第２の電流を制御するバイアス制御回路と
   を備えたことを特徴とする増幅回路。
2. 請求項１記載の増幅回路において、該バイアス制御回路は該線形性補償用ＭＯＳトランジスタのゲート−ソース間電圧から閾値電圧を引いた値を一定に保つ制御をおこなうことを特徴とする増幅回路。
3. 請求項１記載の増幅回路において、該バイアス制御回路は、該ゲイン補償用ＭＯＳトランジスタのドレイン−ソース間に流れる電流Ｉｄｓを一定に保つか、相互コンダクタンスＧｍを一定に保つように第１の電流と第２の電流を制御することを特徴とする増幅回路。
4. 請求項１記載の増幅回路において、該増幅部は第２の電流の一部となる第３の電流を作るバイパス部を備え、
   第２の電流は第１の電流と第３の電流を加算した電流であることを特徴とする増幅回路。
5. 請求項１記載の増幅回路において、該バイアス制御回路は該線形性補償ＭＯＳトランジスタのオーバードライブ電圧Ｖｏｄを一定にするための第１電流源と、
   該利得補償ＭＯＳトランジスタの相互コンダクタンスＧｍを一定にするための第２電流源を備えたことを特徴とする増幅回路。

Images