JP2006060606A - 反転増幅器 - Google Patents
反転増幅器 Download PDFInfo
- Publication number
- JP2006060606A JP2006060606A JP2004241369A JP2004241369A JP2006060606A JP 2006060606 A JP2006060606 A JP 2006060606A JP 2004241369 A JP2004241369 A JP 2004241369A JP 2004241369 A JP2004241369 A JP 2004241369A JP 2006060606 A JP2006060606 A JP 2006060606A
- Authority
- JP
- Japan
- Prior art keywords
- mos transistor
- inverting amplifier
- channel mos
- voltage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】 CMOS型回路のPチャンネルMOSトランジスタ1のソースSp・ゲートGp間にゲートバイアス発生手段としてのバイアス電源5をバイアス抵抗Rbを介して接続し、このときのバイアス電源5を、(VTP+αp(≧βp))≦電源電圧VDDの直流電圧源とした。
ここで、VTPは、PチャンネルMOSトランジスタ1の閾値電圧、αpは、PチャンネルMOSトランジスタ1の動作電圧、βpはPチャンネルMOSトランジスタ1のゲートGp・ソースSp間にバイアス電圧(VTP+αp)が印加されているときにドレン電流Idpが飽和するのに必要なドレン電圧である。
【選択図】 図1
Description
VDD=VTN+αn+VTP+αp
より、
VDDmin=VTN+0.2+VTP+0.2(V)
である。
VDDmin=0.4+0.2+0.35+0.2=1.15(V)
となり、これでもなお、最低動作電圧VDDminを1.0V以下とすることはできない。
NチャンネルMOSトランジスタとPチャンネルMOSトランジスタのゲートをキャパシタを介して接続して、NチャンネルMOSトランジスタのゲートとPチャンネルMOSトランジスタのゲートにそれぞれ独立にバイアス電圧を印加できる構成とし、前記PチャンネルMOSトランジスタあるいは前記NチャンネルMOSトランジスタのどちらか一方のMOSトランジスタにおいて当該MOSトランジスタのゲートとドレンを帰還抵抗を介して接続し、前記PチャンネルMOSトランジスタあるいは前記NチャンネルMOSトランジスタのどちらか一方のゲートあるいは双方のゲートを入力端子としたこと。
2) 上記1)に記載する反転増幅器において、
バイアス電圧をバイアス抵抗を介して前記PチャンネルMOSトランジスタのゲートに印加し、前記NチャンネルMOSトランジスタのゲートとドレンを帰還抵抗を介して接続したこと。
3) 上記2)に記載する反転増幅器において、
前記PチャンネルMOSトランジスタのゲートのバイアス電圧としてPチャンネルMOSトランジスタの閾値電圧VTPより0.1V〜0.3V程度大きい電圧を印加したこと。
4) 上記3)に記載する反転増幅器において、
前記バイアス電圧がPチャンネルMOSトランジスタと定電流源との組み合わせで作られていること。
5) 上記2)に記載する反転増幅器において、
PチャンネルMOSトランジスタのゲートのバイアス電圧として反転増幅器の電源電圧VDDを用いたことを特徴とする反転増幅器。
6) 上記1)に記載する反転増幅器において、
バイアス電圧が第一の抵抗を介して前記NチャンネルMOSトランジスタのゲートに印加され、前記PチャンネルMOSトランジスタのゲートとドレンが第二の抵抗を介して接続されていること。
7) 上記6)に記載する反転増幅器において、
前記NチャンネルMOSトランジスタのゲートバイアス電圧としてNチャンネルMOSトランジスタの閾値電圧VTNより0.1V〜0.3V程度大きい電圧を用いたこと。
8) 上記7)に記載する反転増幅器において、
前記バイアス電圧がNチャンネルMOSトランジスタと定電流源との組み合わせで作られていること。
9) 上記6)に記載する反転増幅器において、
NチャンネルMOSトランジスタのゲートバイアス電圧として反転増幅器の電源電圧VDDを用いたこと。
10) 上記2)〜9)に記載する反転増幅器において、
反転増幅器の電源電圧VDDを定電圧源から得るようにしたこと。
11) 上記4)〜9)に記載する反転増幅器において、
前記バイアス抵抗及び前記帰還抵抗の一部あるいは全てを、ソースとドレンを端子とするMOSトランジスタで置き換えたこと。
図1は本発明の実施の形態1に係る反転増幅器を示す回路図である。同図に示すように、本形態に係る反転増幅器は、そのPチャンネルMOSトランジスタ1のゲートGp・電源VDD間にゲートバイアス発生手段としてのバイアス電源5がバイアス抵抗Rbを介して接続してある。バイアス電源5は、PチャンネルMOSトランジスタ1の閾値電圧VTPよりも0.1V〜0.3V程度大きく電源電圧VDDよりも低い電圧の直流電圧源である。以下このバイアス電圧をVTP+αpと表す。
1)バイアス抵抗Rbの値を、1/ωCg(Cgはキャパシタの値)よりも十分大きな値にすること。
2)帰還抵抗Rfの値が、A/ωCgよりも十分大きな値にすること。ここでAは当該反転増幅器のゲインである。
VDSP=VDD−(VTN+αn)
となり、反転増幅器に十分な増幅動作をおこなわせる電源電圧VDDは、
VDSP≧βpより
VDD≧VTN+αn+βp
となる。
VDDmin=MAX(0.5+0.2、0.5+0.2+0.2)
=0.9(V)
となり、VTP及びVTNに限界値を使用することなく、1V以下の最低動作電圧VDDminを実現できる。
図4は本発明の実施の形態2に係る反転増幅器を示す回路図である。同図に示すように、本形態に係る反転増幅器では、前記実施の形態1におけるゲートバイアス用の電源5を省略し、バイアス電圧として反転増幅器の電源電圧VDDを用いている。
図5は本発明の実施の形態3に係る反転増幅器を示す回路図である。同図に示すように、本形態に係る反転増幅器では、PチャンネルMOSトランジスタ1のゲートバイアス発生手段を定電流源6とPチャンネルMOSトランジスタ7とで形成している。
2 NチャンネルMOSトランジスタ
3 入力端子
4 出力端子
5 バイアス電源
6 定電流源
8 水晶発振器
8a 水晶振動子
Rf 帰還抵抗
Rb バイアス抵抗
VDD 電源電圧
VDDmin 最低動作電圧
Claims (12)
- 直列接続したPチャンネルMOSトランジスタとNチャンネルMOSトランジスタとを有するCMOS型回路の反転増幅器において、
NチャンネルMOSトランジスタとPチャンネルMOSトランジスタのゲートをキャパシタを介して接続し、前記PチャンネルMOSトランジスタあるいは前記NチャンネルMOSトランジスタのどちらか一方のMOSトランジスタのゲートとドレンを帰還抵抗を介して接続するとともに、他方のMOSトランジスタのゲートにバイアス電圧を印加する一方、
前記PチャンネルMOSトランジスタあるいは前記NチャンネルMOSトランジスタのどちらか一方のゲートあるいは双方のゲートを入力端子としたことを特徴とする反転増幅器。 - 請求項1に記載する反転増幅器において、
バイアス電圧をバイアス抵抗を介して前記PチャンネルMOSトランジスタのゲートに印加し、前記NチャンネルMOSトランジスタのゲートとドレンを帰還抵抗を介して接続したことを特徴とする反転増幅器。 - 請求項2に記載する反転増幅器において、
前記PチャンネルMOSトランジスタのゲートのバイアス電圧としてPチャンネルMOSトランジスタの閾値電圧VTPより0.1V〜0.3V程度大きい電圧を印加したことを特徴とする反転増幅器。 - 請求項3に記載する反転増幅器において、
前記バイアス電圧がPチャンネルMOSトランジスタと定電流源との組み合わせで作られていることを特徴とする反転増幅器。 - 請求項2に記載する反転増幅器において、
PチャンネルMOSトランジスタのゲートのバイアス電圧として反転増幅器の電源電圧VDDを用いたことを特徴とする反転増幅器。 - 請求項1に記載する反転増幅器において、
バイアス電圧がバイアス抵抗を介して前記NチャンネルMOSトランジスタのゲートに印加され、前記PチャンネルMOSトランジスタのゲートとドレンが帰還抵抗を介して接続されていることを特徴とする反転増幅器。 - 請求項6に記載する反転増幅器において、
前記NチャンネルMOSトランジスタのゲートバイアス電圧としてNチャンネルMOSトランジスタの閾値電圧VTNより0.1V〜0.3V程度大きい電圧を用いたことを特徴とする反転増幅器。 - 請求項7に記載する反転増幅器において、
前記バイアス電圧がNチャンネルMOSトランジスタと定電流源との組み合わせで作られていることを特徴とする反転増幅器。 - 請求項6に記載する反転増幅器において、
NチャンネルMOSトランジスタのゲートバイアス電圧として反転増幅器の電源電圧VDDを用いたことを特徴とする反転増幅器。 - 請求項2〜請求項9に記載する反転増幅器において、
反転増幅器の電源電圧VDDを定電圧源から得るようにしたことを特徴とする反転増幅器。 - 請求項4及び請求項9に記載する反転増幅器において、
定電流源の代わりに抵抗を用いたことを特徴とする反転増幅器。 - 請求項1〜請求項10に記載する反転増幅器において、
前記バイアス抵抗及び前記帰還抵抗の一部あるいは全てを、ソースとドレンを端子とするMOSトランジスタで置き換えたことを特徴とする反転増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004241369A JP2006060606A (ja) | 2004-08-20 | 2004-08-20 | 反転増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004241369A JP2006060606A (ja) | 2004-08-20 | 2004-08-20 | 反転増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006060606A true JP2006060606A (ja) | 2006-03-02 |
JP2006060606A5 JP2006060606A5 (ja) | 2007-09-27 |
Family
ID=36107706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004241369A Pending JP2006060606A (ja) | 2004-08-20 | 2004-08-20 | 反転増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006060606A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8040187B2 (en) | 2009-03-31 | 2011-10-18 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
WO2016152267A1 (ja) * | 2015-03-24 | 2016-09-29 | ソニー株式会社 | 増幅器および電子回路 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4933586A (ja) * | 1972-07-26 | 1974-03-28 | ||
JPS5387152A (en) * | 1977-01-11 | 1978-08-01 | Meidensha Electric Mfg Co Ltd | C-mos circuit |
JPS5654107A (en) * | 1979-10-11 | 1981-05-14 | Toshiba Corp | Amplifier circuit |
JPS5711509A (en) * | 1980-06-24 | 1982-01-21 | Mitsubishi Electric Corp | Amplifying circuit device for complementary isolating cate field effect transistor |
JPS58114512A (ja) * | 1981-12-26 | 1983-07-07 | Kikusui Denshi Kogyo Kk | 容量性負荷の駆動用増幅器 |
JPS58147209A (ja) * | 1982-02-26 | 1983-09-02 | Toshiba Corp | 増幅回路 |
JPS59200510A (ja) * | 1983-04-26 | 1984-11-13 | Citizen Watch Co Ltd | 低消費電力増巾器 |
JPS6142116U (ja) * | 1984-08-23 | 1986-03-18 | 株式会社東芝 | Cmos集積回路の駆動制御回路 |
JP2003229725A (ja) * | 2002-02-04 | 2003-08-15 | Seiko Epson Corp | 演算増幅回路、駆動回路及び演算増幅回路の制御方法 |
-
2004
- 2004-08-20 JP JP2004241369A patent/JP2006060606A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS4933586A (ja) * | 1972-07-26 | 1974-03-28 | ||
JPS5387152A (en) * | 1977-01-11 | 1978-08-01 | Meidensha Electric Mfg Co Ltd | C-mos circuit |
JPS5654107A (en) * | 1979-10-11 | 1981-05-14 | Toshiba Corp | Amplifier circuit |
JPS5711509A (en) * | 1980-06-24 | 1982-01-21 | Mitsubishi Electric Corp | Amplifying circuit device for complementary isolating cate field effect transistor |
JPS58114512A (ja) * | 1981-12-26 | 1983-07-07 | Kikusui Denshi Kogyo Kk | 容量性負荷の駆動用増幅器 |
JPS58147209A (ja) * | 1982-02-26 | 1983-09-02 | Toshiba Corp | 増幅回路 |
JPS59200510A (ja) * | 1983-04-26 | 1984-11-13 | Citizen Watch Co Ltd | 低消費電力増巾器 |
JPS6142116U (ja) * | 1984-08-23 | 1986-03-18 | 株式会社東芝 | Cmos集積回路の駆動制御回路 |
JP2003229725A (ja) * | 2002-02-04 | 2003-08-15 | Seiko Epson Corp | 演算増幅回路、駆動回路及び演算増幅回路の制御方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8040187B2 (en) | 2009-03-31 | 2011-10-18 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
US8149055B2 (en) | 2009-03-31 | 2012-04-03 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
US8410854B2 (en) | 2009-03-31 | 2013-04-02 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit device |
WO2016152267A1 (ja) * | 2015-03-24 | 2016-09-29 | ソニー株式会社 | 増幅器および電子回路 |
US10587227B2 (en) | 2015-03-24 | 2020-03-10 | Sony Corporation | Amplifier and electronic circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4475309B2 (ja) | コンパレータ | |
JP4850669B2 (ja) | 低電圧低電力ab級出力段 | |
US6242980B1 (en) | Differential amplifier circuit | |
JP4070533B2 (ja) | 半導体集積回路装置 | |
US20070132494A1 (en) | Duty cycle correction amplification circuit | |
US7737782B1 (en) | Operational amplifier circuit | |
JP2008211707A (ja) | 入力回路 | |
KR20060056419A (ko) | Am 중간 주파 가변 이득 증폭 회로, 가변 이득 증폭 회로및 그 반도체 집적 회로 | |
US7768358B2 (en) | Oscillatory signal output circuit for capacitive coupling an oscillating signal with bias voltage applied | |
KR20060004260A (ko) | 자체 바이어스 차동 증폭기 | |
US20090267691A1 (en) | Amplifier circuit | |
JP6949463B2 (ja) | シングル差動変換回路 | |
JP4724670B2 (ja) | 半導体集積回路装置 | |
JP2006060606A (ja) | 反転増幅器 | |
JP2006211514A (ja) | 出力回路を備えた半導体集積回路 | |
US8547175B2 (en) | Output circuit | |
US6542007B2 (en) | Inverter circuit | |
KR100668455B1 (ko) | 가변 이득 증폭기 | |
JP6611007B2 (ja) | レベルシフト回路 | |
JP2004343521A (ja) | 差動増幅器 | |
JP7025498B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
JP2000194432A (ja) | Cmosロジック用電源回路 | |
JP4447383B2 (ja) | プッシュプル増幅器 | |
JP5203809B2 (ja) | 電流ミラー回路 | |
JP5450226B2 (ja) | デューティ比自動調整コンパレータ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070813 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070813 |
|
A977 | Report on retrieval |
Effective date: 20091224 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100106 |
|
A521 | Written amendment |
Effective date: 20100302 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100714 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101208 |