JP2010177223A - 液晶表示装置及びその製造方法 - Google Patents

Abstract

【課題】補助容量の容量を減少させることなく遮光性のある補助容量線の面積を縮小し、開口率を向上させることができる液晶表示装置を提供する。
【解決手段】Ｉｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる半導体層に紫外線を照射することにより高導電率化されたソース領域を構成し、補助容量線を画素電極とソース領域との間にそれぞれ絶縁層を介して形成する。補助容量線と画素電極との間に形成される補助容量に加え、ソース領域と補助容量線との間で形成される容量分だけ総補助容量を増加させることが可能となるため、その分だけ補助容量線の面積を縮小することができ、開口率が向上する。
【選択図】図３

Description

本発明は、液晶表示装置及びその製造方法に関し、特に、金属酸化物系のアモルファス半導体薄膜を用いた液晶表示装置及びその製造方法に関する。

近年、金属酸化物系半導体薄膜を用いた半導体素子が注目されている。この薄膜は、低温で成膜することができ、また、可視光に対して透明な膜を形成できること等の特徴を有しており、プラスチック基板やフィルムなどの透明性基板上にフレキシブルで透明な薄膜トランジスタ（以下、薄膜トランジスタを「ＴＦＴ」という）を形成することが可能である（特許文献１）。

また、ＴＦＴの活性層に用いる酸化物半導体膜として、Ｉｎ、Ｇａ及びＺｎを含む酸化物から構成される半絶縁性の透明なアモルファス薄膜が知られており、これをチャネル層に用いるとともに、電気伝導度の大きなＩｎＧａＺｎＯ_３（ＺｎＯ）_４の層にＡｕ膜を積層したものをソース電極及びドレイン電極として用いたトップゲート型ＴＦＴの構造が開示されており、さらに、アモルファスＩｎＧａＺｎＯ_４ ＴＦＴはアモルファスシリコンＴＦＴに比べて格段に大きな移動度を有することが開示されている（特許文献２）。そして、このような優れた特性を備えるＴＦＴを液晶表示装置に利用すべく、現在活発な研究開発が行われている。

特開２０００−１５０９００号公報 特開２００６−１６５５２９号公報

アクティブマトリックス型の液晶表示装置においては、各画素部にスイッチング素子としてＴＦＴが設けられており、ＴＦＴがオン状態の期間（選択期間）ではそのＴＦＴを介してその画素部の液晶に画像信号に応じた電圧が印加され、ＴＦＴがオフ状態の期間（非選択期間）ではその画像信号は電荷の形で次の選択期間まで保持される必要がある。このような電荷の保持を確実なものとするために、液晶表示装置の個々の画素部には、一般に、補助容量（「蓄積容量」ともいう）Ｃｓが液晶と並列に接続されている。

また、液晶表示装置においては、ＴＦＴのゲート・ソース間寄生容量Ｃｇｓが大きい場合には、Ｃｇｓによる突き抜け電圧（フィードスルー電圧）等の影響により、表示品質の低下が生じることがあるが、これらの問題は補助容量Ｃｓを大きくすることにより改善することができる。このように、適切な容量の補助容量を備えることにより、液晶表示装置の表示品質を向上させることができる。そして、従来、このような補助容量は、画素電極と補助容量線とからなる一対の電極の間に絶縁層を挟むような構造で形成されてきており、補助容量線は例えば走査線と同層の金属層で形成されている。

しかし、このような構造の補助容量では、補助容量の一方の電極が遮光性のある金属で形成されるため、画素電極のうち補助容量線と平面視で重なる領域は遮光されることになり、画素部の開口率を向上させることが困難となる。開口率を向上させるためには補助容量線の線幅（面積）を縮小すればよいが、補助容量の容量を確保しつつ補助容量の電極面積を縮小するには補助容量の電極間距離を短くする必要性が生ずる。しかし、この方法は、補助容量の電極間の絶縁層の厚さを薄くすることになるため、絶縁層にピンホール欠陥等が発生し易くなり信頼性上の問題がある。また、補助容量の絶縁層と同一の絶縁層が、例えば、走査線と信号線との交差部を絶縁しているような構造をとる液晶表示装置においては、このような交差部において走査線と信号線との間の容量が増加し、クロストーク等が生じ易く表示品質の低下を招きやすい。

また、補助容量の容量を維持しつつ開口率を向上させる方法として、補助容量線を例えばＩＴＯ（インジウムスズ酸化物：Indium Tin Oxide）のような透明導電層で形成するという方法もある。しかし、この方法では、補助容量線を形成するためのＩＴＯ層形成工程を別途追加しなければならならず、工程の増加とコストアップを招くため、好ましくない。

本発明は以上の点に鑑みてなされたものであり、本発明の目的は、補助容量の総容量を減少させることなく、補助容量によって遮光される面積を縮小することによって開口率を向上することができる液晶表示装置及びその製造方法を提供することにある。また、本発明の目的は、補助容量の電極間距離を短くすることなく、開口率を向上することができる液晶表示装置及びその製造方法を提供することにある。さらに、本発明の目的は、表示品質の高い液晶表示装置及びその製造方法を提供することにある。なお、本明細書においては、Ｉｎ、Ｇａ及びＺｎを含む酸化物を「ＩＧＺＯ」と呼ぶこととする。

本発明の液晶表示装置の製造方法は、対向する基板間に液晶を挟持する液晶表示装置の製造方法であって、一方の該基板の上にＩｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる薄膜トランジスタの半導体層を形成する第１工程と、該半導体層の上にゲート絶縁膜を形成する第２工程と、該ゲート絶縁膜の上に遮光性を備えるゲート電極を形成する第３工程と、紫外線を該ゲート電極側から該半導体層に向けて照射することにより、照射前の該半導体層よりも導電率の高いアモルファスのソース領域及びドレイン領域を構成する第４工程と、該ソース領域の一部と平面視で重なり合うように補助容量線を該ゲート絶縁膜の上に形成することによって第２補助容量を構成する第５工程と、該補助容量線の上に絶縁層を形成する第６工程と、該補助容量線と一部が平面視で重なり合い該ソース領域と接続された画素電極を該絶縁層の上に形成することによって第１補助容量を構成する第７工程とを含むことを特徴とする。

かかる構成をとることにより、補助容量線の上には第１補助容量が形成され、補助容量線の下には薄膜トランジスタの透明なソース領域を電極とする第２補助容量が形成され、二つの補助容量を画素部に備える液晶表示装置を製造することができる。

即ち、本発明は、薄膜トランジスタの半導体層の材料としてＩｎ、Ｇａ及びＺｎを含む透明なアモルファス酸化物を用いているため、これに紫外線を照射することにより、半導体層を導電材料並みに高導電率化することができる。そして、このような紫外線を半導体層の一部の領域に選択的に照射することにより、その照射された領域のみ導電率を高めることができる。従って、半導体層のうちソース領域及びドレイン領域となるべき領域に紫外線を選択的に照射することにより、電極として使用できる程度の高い導電率を備えた透明なソース領域及びドレイン領域を構成することができる。一方、半導体層のうち紫外線の照射がされてなかった領域の導電率は、照射前の導電率がそのまま維持されることになるため、薄膜トランジスタのチャネル領域となるべき領域には遮光性のあるゲート電極をシャドーマスクとして紫外線が照射されないようにすることにより、その領域は薄膜トランジスタのチャネルとして使用できる導電率を備える領域となる。

そして、上記構成をとることにより、補助容量線と高導電率化された透明なソース領域との間にはゲート絶縁膜を挟んで第２補助容量が形成され、ソース領域のうち補助容量線とソース領域とが平面視で重なり合う部分は第２補助容量電極として機能する。同様に、補助容量線と画素電極との間には絶縁層を挟んで第１補助容量が形成され、画素電極のうち補助容量線と画素電極とが平面視で重なり合う部分は第１補助容量電極として機能する。そして、補助容量線は第２補助容量と第１補助容量とに共通の一方の電極として機能することにより、補助容量線の上及び下にこれら二つの補助容量が形成されることになる。そして、画素電極とソース領域とは電気的に接続され導通しているため、これら二つの補助容量は並列接続されることになる。そのため、補助容量の総容量は第２補助容量の分だけ増加し、第２補助容量に相当する分だけ補助容量線の線幅を縮小することができる。その結果、補助容量の総容量を維持しつつ補助容量線によって遮光される面積を減少させることができ、画素部の開口率を向上させることができる。さらに、補助容量線の線幅を適当に設定することにより、補助容量線の線幅を縮小するとともに補助容量の総容量を増加させることも可能となる。従って、補助容量の総容量を減少させることなく補助容量線によって遮光される面積を縮小して開口率を向上させることができ、表示品質の高い液晶表示装置を製造することができる。また、かかる構成をとることにより、従来のように、走査線と信号線との交差部における絶縁層としてゲート絶縁膜を兼用する場合であっても、ゲート絶縁膜の膜厚を薄くすることなく、従来と同じ膜厚であっても開口率を向上することができる。

本発明の液晶表示装置の製造方法は、前記ソース領域の前記紫外線の照射後の抵抗は、前記薄膜トランジスタのオン抵抗よりも低いことを特徴とする。かかる構成をとることにより、第２補助容量電極を含むソース領域全体の抵抗による画像信号等の信号レベルの低下を小さくすることができる。

本発明の液晶表示装置の製造方法は、前記半導体層のチャネル領域の不純物濃度と前記ソース領域又は前記ドレイン領域の不純物濃度とが同じであることを特徴とする。かかる構成をとることにより、従来のように、チャネル領域よりも導電率の高いソース領域又はドレイン領域を形成するにあたってイオンドーピング等の処理をする必要がないため、製造設備の合理化に寄与する。また、イオンドーピングによるダメージを回避することができるため、薄膜トランジスタの信頼性の向上につながる。そして、ソース領域の一部である第２補助容量電極についてもイオンドーピングをすることなくその導電率を高めることができる。

本発明の液晶表示装置の製造方法は、前記紫外線を照射する光源は、面光源であることを特徴とする。本発明は、かかる構成をとるため、基板全体をカバーするような広い照射面積に対して一度に紫外線を一様に照射することができる。また、面光源を使用するため、光線スポットの狭小なレーザー光源の場合のように基板をスキャンする必要がなく、スキャンによる半導体層の二重照射も生じない。そのため、均一な照射エネルギーでもって紫外線を照射することができ、その結果、大面積の表示画面全体にわたって多数の薄膜トランジスタを形成する場合に、工程の簡素化、量産性の向上のみならず、薄膜トランジスタの特性のばらつきを抑えて均一なものとすることができ、輝度ばらつきや輝度むらがなく表示品質の高い表示装置を得ることができる。

本発明の液晶表示装置の製造方法は、前記紫外線を照射する光源は、水銀ランプであることを特徴とする。本発明は、かかる構成をとるため、レーザー光源ではなく、特定の範囲の波長の紫外線を照射するランプを用いることができる。従って、レーザー光による基板の発熱等による不具合を回避することができ、また、プラスチックフィルム基板を使用することが可能となる。また、レーザー光照射装置に比べて安価な紫外線照射装置を使用できる。

本発明の液晶表示装置の製造方法は、前記紫外線の波長は、２７０ｎｍから４５０ｎｍまでの範囲にわたることを特徴とする。このような波長の範囲の紫外線を照射することで、紫外線が照射された第２補助容量電極を含むソース領域及びドレイン領域の導電率を適正な程度まで向上することができる。

本発明の液晶表示装置の製造方法は、前記第４工程における紫外線の積算照射エネルギー密度は、導電率を１０^ｎ倍（但し、０＜ｎ≦６）に増加させる場合に、（３０９・ｎ）ないし（３９２・ｎ）Ｊ／ｃｍ^２とすることを特徴とする。本発明は、かかる構成をとるため、目的導電率を設定すれば紫外線の積算照射エネルギー密度、照射時間等をあらかじめ計算することができる。

本発明の液晶表示装置の製造方法は、前記第４工程における紫外線の積算照射エネルギー密度は、１６２０Ｊ／ｃｍ^２以上であることを特徴とする。本発明は、かかる構成をとるため、第２補助容量電極を含むソース領域又はドレイン領域の導電率を電極として機能するのに十分な導電率（例えば、約１０^−１Ｓ／ｍ以上）にまで高めることができる。

本発明の液晶表示装置の製造方法は、前記第４工程における紫外線の照射エネルギー密度は、１００ｍＪ／ｓｅｃ・ｃｍ^２であることを特徴とする。本発明は、かかる構成をとるため、この照射エネルギー密度であれば、他の用途に用いられているような一般的な紫外線照射装置を使用して照射を行うことができるため、製造設備の合理化を図ることができる。

本発明の液晶表示装置の製造方法は、前記第１工程と前記第３工程との間に、さらに、前記半導体層に紫外線を照射して紫外線照射前よりも導電率の高いアモルファスの半導体層を構成するプレ紫外線照射工程を含むことを特徴とする。この工程を追加することにより、半導体層の成膜後の導電率が低いためにそのままでは薄膜トランジスタのチャネル領域又は第２補助容量電極の導電率としては好ましくないような場合でも、このようなプレ紫外線照射工程によってその導電率をチャネル領域又は第２補助容量電極として適切な導電率にまで向上させることができ、歩留まりの向上を図ることができる。

本発明の液晶表示装置の製造方法は、前記プレ紫外線照射工程における紫外線の積算照射エネルギー密度を１４８ないし１０１２Ｊ／ｃｍ^２とすることを特徴とする。このような積算照射エネルギー密度をえらぶことにより、チャネル領域又は第２補助容量電極の導電率を適切なもの（例えば、約１０^−４ないし１０^−３Ｓ／ｍ）にすることができる。

本発明の液晶表示装置は、対向する基板間に液晶を挟持する液晶表示装置であって、一方の該基板の上に形成され、チャネル領域と紫外線の照射により照射前よりも導電率の高いソース領域及びドレイン領域とを含み、Ｉｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる薄膜トランジスタの半導体層と、該半導体層の上に形成されたゲート絶縁膜と、該ゲート絶縁膜を介して該チャネル領域の上に形成された遮光性を備えるゲート電極と、該ソース領域に接続された画素電極と、該画素電極との間に絶縁層が挟まれてなる第１補助容量を構成するとともに該ソース領域との間に該ゲート絶縁膜が挟まれてなる第２補助容量を構成する該ゲート絶縁膜の上に形成された遮光性を備える補助容量線とを含むことを特徴とする。

かかる構成を備えるため、本発明は、補助容量の総容量を減少させることなく、補助容量によって遮光される面積を縮小することによって開口率を向上することができる液晶表示装置及びその製造方法を提供することができる。また、本発明は、補助容量の電極間距離を短くすることなく、開口率を向上することができる液晶表示装置及びその製造方法を提供することができる。さらに、本発明は、表示品質の高い液晶表示装置及びその製造方法を提供することができる。

本発明の一実施形態である液晶表示装置の概略の構成図である。 本発明の一実施形態である画素部の概略の平面図である。 本発明の一実施形態である画素部の製造工程の説明図である。 本発明のアモルファスＩＧＺＯ半導体層の導電率と紫外線照射時間との関係を示すグラフである。

以下、図面を参照しながら本発明の実施の形態を説明する。なお、便宜上、本明細書においてはＴＦＴのソース及びドレインのうち、負荷（液晶）を接続する側をソースと呼び、他方をドレインと呼ぶこととするが、本発明は、ソースをドレインと呼び、またドレインをソースと呼んでもその作用、効果は同じである。

［全体構成］
本実施の形態にかかる液晶表示装置は、セル・アレイ基板と対向基板との間に液晶を挟持した液晶パネルを含んで構成される。図１は、本実施の形態にかかるアクティブマトリックス型の液晶表示装置の液晶パネル部の模式的な概略の構成図である。図１（ａ）は、セル・アレイ基板１０１の模式的な平面図であり、図１（ｂ）は、画素部１０及びその周辺の各部材の機能を説明するための等価回路図である。なお、本明細書において説明に用いる各図面では、便宜上、縮尺又は縦横比等を適宜変更している。

セル・アレイ基板１０１には、Ｘ（行）方向に延び走査線外部端子７４と画素部１０内のスイッチング素子であるＴＦＴのゲート電極とに接続された複数本の走査線７２が形成されている。走査線７２を介して、ＴＦＴを選択的にスイッチングするための信号である走査信号がＴＦＴに供給される。なお、複数本の走査線７２に対応する複数の走査線外部端子７４がセル・アレイ基板１０１の端部近くにＹ方向に沿って設けられている。走査線外部端子７４は、図示しないＡＣＦ（異方性導電体）等を介して走査線ドライバーＩＣ等の走査線駆動装置７０の図示しない所定の端子に接続される。

また、セル・アレイ基板１０１には、Ｙ（列）方向に延び信号線外部端子８４と画素部１０内のＴＦＴのドレイン電極とに接続された複数本の信号線８２が形成されている。信号線８２を介して、走査信号によって選択されたＴＦＴに画像信号が供給される。なお、複数本の信号線８２に対応する複数の信号線外部端子８４がセル・アレイ基板１０１の端部近くにＸ方向に沿って設けられている。信号線外部端子８４は、図示しないＡＣＦ等を介して信号線ドライバーＩＣ等の信号線駆動装置８０の図示しない所定の端子に接続される。なお、上記走査線駆動装置７０や信号線駆動装置８０は、セル・アレイ基板１０１上に配設されていてもよい。

そして、セル・アレイ基板上の走査線７２と信号線８２の各交差に対応して、走査線７２と信号線８２とによって区画された領域に画素部１０がマトリクス状に配列されている。
画素部１０はＴＦＴ２０を含んで構成される（図１（ｂ））。ＴＦＴ２０のゲート電極は走査線７２に、ドレイン領域１６はドレイン電極２６を介して信号線８２に電気的に接続され導通している。ソース領域１５は、画素電極３２と電気的に接続され導通しているとともに、画素電極３２の一部である第１補助容量電極２７ａｅとも導通している。また、ソース領域１５はソース領域１５の一部である第２補助容量電極２７ｂｅとも導通している。ＴＦＴ２０の詳細は後述する。

補助容量（Ｃｓ）は、画素電極３２と補助容量線２８との間に絶縁層１９を挟んで形成された第１補助容量２７ａと、ソース領域１５と補助容量線２８との間にゲート絶縁膜１３を挟んで形成された第２補助容量２７ｂとを含んで構成されている。第１補助容量２７ａ及び第２補助容量２７ｂはいずれも、ＴＦＴ２０がオン状態の期間（選択期間）にＴＦＴ２０を介して信号線８２から出力された画像信号に応じた電圧が画素電極３２に印加された後、ＴＦＴ２０がオフ状態の期間（非選択期間）にこの印加電圧を必要な時間だけほぼ一定に維持するために設けられた容量である。また、補助容量線２８は、一つの画素部においては第１補助容量２７ａ及び第２補助容量２７ｂの両方に共通の電極として機能するとともに、かつ、他の各画素部の補助容量（第１補助容量及び第２補助容量）にも共通に接続された配線であり、外部端子２８ｅから所定の電圧の補助容量コモン信号が供給される。補助容量の詳細についても後述する。

コモン電極（対向電極）３４は、画素電極３２と対向するように形成され、各画素に共通な透明電極である。コモン電極３４は、一般に、ＴＮ（Twisted Nematic）型、ＶＡ（Vertical Alignment）型の液晶表示装置では図示しない対向基板に形成される。コモン電極３４には共通電極線（コモン電極線）３５を介して所定の電圧のコモン信号が印加される。画素電極３２と対向電極３４との間には電気光学部材である液晶９９が配設され、セル・アレイ基板１０１と図示しない対向基板とが液晶９９を挟持する構造をなしている。なお、参照番号３８、３９は、それぞれ、ゲート・ソース間寄生容量Ｃｇｓ、ゲート・ドレイン間寄生容量Ｃｇｄである。

このような画素部１０を備える液晶表示装置１００の動作は、例えば次のとおりである。走査線駆動装置７０は、液晶表示装置１００に入力される図示しない画像信号の同期信号その他の情報に基づいて、信号線８２からの画像信号を書き込むべき画素部１０を行単位で選択する走査信号を出力する。信号線駆動装置８０は、同じく画像信号の輝度情報等に基づいて、走査信号に同期して動作し、走査期間に選択された画素部１０に画像信号を供給する。そして、選択された画素部１０内にあるＴＦＴ２０を介して、信号線駆動装置８０からの画像信号に応じた電圧が画素電極３２に印加される。即ち、ＴＦＴ２０のソース領域１５から液晶の光変調を制御する信号である画像信号が画素電極３２に供給される。これによって、画素電極３２とコモン電極３４とからなる一対の電極の間に電界が生じ、この電界によって液晶９９の分子の向き（液晶分子の配向）が制御される。そして、この配向変化を利用して液晶を透過する光を変調することで画像等の表示作用が行われる。このようにして液晶表示装置が構成される。

［画素部及びその周辺］
次に、図２及び図３（ｃ）を参照しながら、スイッチング素子としてトップゲート型ＴＦＴを用いた画素部及びその周辺の構成を説明する。図２は、画素電極３２の形成が終了した時の本実施の形態に係る画素部１０及びその周辺を含む概略の平面図である。図３（ｃ）は、図２のＡ−Ａ’線における矢視方向の概略の断面構成図である。なお、図２においては、わかりやすく描くためにゲート絶縁膜１３及びパッシベーション層１９を取り除いて記載しており、また、見る層を適宜変更している。

画素部１０は、ＴＦＴ２０及び画素電極３２を含んで構成される。ＴＦＴ２０は、走査線７２と信号線８２との交差部の近傍に設けられる。また、ＴＦＴ２０は、基板１１上に形成された半導体層１４と、半導体層１４の上に形成された第１絶縁層であるゲート絶縁膜１３と、半導体層１４の一部であるチャネル領域１７の上にゲート絶縁膜１３を介して形成されたゲート電極１２と、半導体層１４の一部でありチャネル領域１７を挟んで形成されているソース領域１５及びドレイン領域１６を含んで構成される。

また、補助容量線２８がゲート絶縁膜１３の上に形成されており、ゲート電極１２及び補助容量線２８の上には第２絶縁層であるパッシベーション層１９が形成され、パッシベーション層１９の上には、パッシベーション層１９及びゲート絶縁膜１３を貫通するコンタクトホール２３を介してソース領域１５と導通する画素電極３２が形成されている。従って、画素電極３２、第１補助容量電極２７ａｅ、第２補助容量電極２７ｂｅ及びソース領域１５は互いに導通している。

半導体層１４は、その材質としては、Ｉｎ、Ｇａ及びＺｎを含む酸化物（ＩＧＺＯ）からなる透明なアモルファス半導体であることが望ましい。半導体層１４は、ソース領域１５、ドレイン領域１６及びチャネル領域１７の三つの領域を含み、これらが一体に、即ち、これら３つの領域が互いに離間されることなく島状の一個の成形物として形成されている。半導体層１４の成膜時にはこれらの３つの領域のいずれにおいてもその導電率は同じであるが、後述するように半導体層の成膜後の所定の工程において紫外線を選択的に照射することにより、チャネル領域１７の導電率よりもドレイン領域１６及びソース領域１５の導電率が高くなるように構成される。紫外線照射と導電率との関係についても詳細は後述する。

ゲート電極１２は、遮光性の金属層により形成されており、各画素部１０において走査線７２からチャネル領域１７に向けて枝状に分岐したような形状でチャネル領域１７の上に形成されており、走査線７２はゲート電極１２と導通している。ドレイン電極２６は、信号線８２から各画素部１０において枝状に分岐したような形状で形成されており、ドレイン領域１６はドレイン電極２６即ち信号線８２と導通している。なお、ドレイン領域１６は枝状に形成されたドレイン電極２６の先端部の上を覆うように形成されているため、後述の紫外線の照射の際に、遮光性のあるドレイン電極２６によってドレイン領域１６の一部が遮光されるということは生じない。そのため、紫外線照射によってドレイン領域１６の全体が高導電率化される。

ソース領域１５は、少なくとも画素部１０内の補助容量線２８の下まで、ソース領域１５の一部が補助容量線１８と平面視で重なり合う位置まで延びて形成されている。このように補助容量線２８とソース領域１５とが平面視で重なり合う部分にゲート絶縁膜１３を挟む第２補助容量２７ｂが形成される。そして、ソース領域１５のうち、補助容量線２８とソース領域１５とが平面視で重なり合う領域が、第２補助容量電極２７ｂｅとして機能することになる。なお、ソース領域１５は補助容量線１８を越えた位置にまで延びて形成されていてもよい。

第２補助容量電極２７ｂｅは、このように、ソース領域１５と一体のものとして形成されている。即ち、第２補助容量電極２７ｂｅはソース領域１５の一部であり、ソース領域１５は第２補助容量電極２７ｂｅを含んで構成されているとともに、ソース領域１５と第２補助容量電極２７ｂｅとは同一の半導体材料から同一の工程により互いに離間することなく形成されている。従って、両者は本来的に電気的に接続されており、別途配線等によって両者の間の電気的な接続をとる必要がない。

そして、本実施の形態にかかるソース領域１５は、第２補助容量電極２７ｂｅを含め、後述のようにその導電率が紫外線の照射によってチャネル領域１７の導電率よりも高くなるように形成されている。そのため、ソース領域１５の抵抗は紫外線照射前に比べて小さく、電極として機能することができる。このように、高導電率化されたソース領域１５は、ＴＦＴ２０のキャリアの源としてのソース又はソース電極２５としての機能を果たすとともに、第２補助容量２７ｂの電極２７ｂｅとしての機能を果たす。また、第２補助容量電極２７ｂｅはＩＧＺＯからなる半導体層１４の一部でもあるため、可視光に対して透明である。チャネル領域１７は、後述のようにゲート電極１２に対して自己整合的に、ソース領域１５とドレイン領域１６との間に挟まれるように形成されている。

補助容量線２８は、画素部１０又は画素電極３２の略中央部を、走査線７２に沿った方向に延びて形成されている。補助容量線２８はゲート電極１２及び走査線７２と離間した位置に形成されている。また、補助容量線２８は遮光性のある例えば金属層で形成されている。そして、補助容量線２８は、第１補助容量２７ａ及び第２補助容量２７ｂの両方に共通の電極として機能する。なお、補助容量線２８は、本実施の形態においては、補助容量線２８は画素部１０又は画素電極３２の略中央部に設けられているが、本発明の趣旨を損なわない限り、例えば、走査線７２近くに設けてもよい。

画素電極３２は、透明で導電性のある電極であり、走査線７２及び信号線８２と平面視で重なり合わないような形状と大きさを備え、画素部１０の内側におさまるように成形されている。画素電極３２は、その一部が補助容量線１８と平面視で重なり合い、この重なり合う領域が絶縁層１９を挟む第１補助容量２７ａを構成し、画素電極３２のうち、補助容量線２８と画素電極３２とが平面視で重なり合う領域が、第１補助容量２７ａの第１補助容量電極２７ａｅとして機能することになる。

なお、本実施の形態においては、ソース領域１５も画素電極３２も透明であり、しかもソース領域１５が高導電率化されているため、従来のようにソース領域１５と画素電極３２との電気的な接続を行うために遮光性の金属パターンを形成する必要がなく、ＩＴＯ等の透明導電層からなる画素電極３２を、コンタクトホール２３を通じて直接にソース領域１５に接続させ導通をとることができる。従って、コンタクトホール２３の周辺においてもこのような金属パターンによって遮光されるということはなく、開口率の向上に寄与する。

なお、ソース領域１５と画素電極３２との平面視での重なり合いについては、本実施の形態においては、ソース領域１５の外周は、チャネル領域１７の近傍を除き画素電極３２の外周の内側に形成されているが、その一部又は全部が画素電極３２の外周の外側に形成されていてもよいし、また、両者の外周が部分的に一致していても本発明の作用及び効果は同一である。

なお、ソース領域１５の外周を画素電極３２の外周よりも外側に形成する場合であっても、また、ソース領域１５が画素部内に広く形成されている場合であっても、ソース領域１５はＩＧＺＯからなり透明であるため、画素部の透過率の減少は極めて少なく、画素が着色を帯びるというようなことはない。また、このように形成することによりソース領域１５の外周端において画素電極３２に段差が生じないため、対向電極３４と画素電極３２との間のギャップが均一化され、表示品質が向上する。

また、逆の場合、即ち図２のようにソース領域１５の外周を画素電極３２の外周よりも内側に形成する場合には、ソース領域１５は補助容量線２８と平面視で重なり合うように形成されれば足りるため、図示していないが、チャネル領域１７の近傍から第２補助容量電極２７ｂｅに至るまでのソース領域の形状は幅の狭いものでもよい。このようにすることにより、透過率の減少を最少にとどめることができる。

なお、本実施の形態においては、ソース領域１５と画素電極３２とは、ＴＦＴ２０に近接した位置に一つのコンタクトホール２３によって接続されているが、このようなコンタクトホールは他の位置に設けてもよいし、また、複数設けてもよい。例えば、ソース領域１５と画素電極３２とが平面的に重なり合い、かつ、ＴＦＴ２０のチャネル領域１７から最も遠隔した位置に追加して設けることもできる。このような構成をとっても、上述のとおり、ソース領域１５と画素電極３２とを金属パターンを用いることなく接続することができるため、開口率への影響は少ない。また、複数のコンタクトホールを設けることにより、ソース領域１５と画素電極３２の全体としての抵抗を小さくすることができ、また、両者の電気的接続の信頼性を向上させることができる。

なお、ソース領域１５、画素電極３２及び補助容量線２８の３者の重なり合いについては、本発明の趣旨を損なわない限り、特に限定されないが、ソース領域１５と画素電極３２と補助容量線２８の３者がすべて平面視で重なり合うような部分をより広く含むように形成することが望ましい。このようにすることにより、補助容量線２８による遮光面積を小さくしつつ、補助容量の総容量を増加させることができる。なお、例えば、補助容量線の一部において画素電極とだけ重なり合い、かつ、補助容量線の他の一部においてはソース領域とだけ重なり合うように形成した場合であっても、それぞれ第１補助容量２７ａ及び第２補助容量２７ｂが形成されることはいうまでもない。これら３者の重なり合いの形態は、必要な開口率、必要な補助容量の大きさ、それぞれの補助容量を構成する絶縁層の誘電率や絶縁層の厚さによって適宜定めることができる。

次に、ＴＦＴ２０等の各部材について、より詳細に説明する。基板１１としては、絶縁性及び透明性を備える基板であるガラス基板、石英基板等のほか、プラスチック系の基板を使用することができる。表示装置の表示の色を忠実に再現するためには、基板は可視光に対して透明であることがより望ましい。

ドレイン電極２６及び信号線８２は、第２金属層をパターニングすることにより形成される。第２金属層の材料又は構造は特に限定されず、ＡｌやＭｏの単層膜でもよいが、上層にＩＴＯ等の透明導電層が形成される可能性のあるときは、ＩＴＯ等とＡｌとの間の電蝕を避けるために、積層構造とすることが望ましい。例えば、ＩＴＯと接する上層はＭｏとし下層はＡｌとするというような、ＡｌとＭｏを組み合わせて形成された積層膜（積層配線）が望ましい。また、半導体層の材料として酸化物半導体を用いる場合には、特に半導体層としてＩＧＺＯを用いる場合には、ＩＧＺＯはＩＴＯと化学的特性が似ていることから、ＩＧＺＯとＡｌとの界面でも同様な電蝕の問題を避けるために、ＡｌとＩＴＯ又はＩＧＺＯとを接続するときには、Ｍｏ−Ａｌ−Ｍｏのような３層構造の金属層を用い、ＩＴＯやＩＧＺＯがＭｏを介してＡｌと接続されるような構造にすることが望ましい。

このように最上層及び最下層がＭｏを含む金属で構成される第２金属層を用いることにより、Ｍｏがいわゆるカバーメタルとして機能して電蝕反応が防止され、第２金属層の下層が酸化物半導体に接続し上層がＩＴＯ等の透明導電層に接続するような場合でも、Ａｌと酸化物半導体層との間、及びＡｌとＩＴＯ等の透明導電層との間で生じやすい電蝕を防止し、低抵抗で良好なオーミックコンタクトを得ることができ、良好で信頼性の高い電気的接続をすることができる。本実施の形態においてはドレイン電極２６の先端部を覆うようにＩＧＺＯの半導体層１４を形成する構成をとっているため、ドレイン電極２６と半導体層１４との接続だけを考えれば、上層のみをＭｏとする２層の積層金属層でもよいが、第２金属層を他の配線にも使用する可能性も考慮してこのようなＭｏ−Ａｌ−Ｍｏの３層構造の積層金属層を第２金属層として用いることが望ましい。第２金属層の厚さは２００ｎｍから４００ｎｍであり、より望ましくは３００ｎｍである。半導体層１４の厚さは、特に限定されないが、５０ｎｍから１５０ｎｍが望ましく、より望ましくは１００ｎｍ程度である。

第１絶縁層であるゲート絶縁膜１３は、その材質として、酸化シリコン系や窒化シリコン系のＳｉＮｘ、ＳｉＯｘ 又はＳｉＯｘＮｙの単層膜、あるいはこれらを組み合わせた積層膜を使用することができる。また、膜厚を薄く形成できる場合には液体性の酸化シリコンを用いることもできる。これにより、絶縁性と透明性のある層を形成することができる。ゲート絶縁膜１３は、一般に、基板１１全体を覆うように形成される。これにより、半導体層１４、信号線８２及びドレイン電極２６はゲート絶縁膜１３によって覆われる。ゲート絶縁膜１３の膜厚は、１００ｎｍから５００ｎｍが望ましく、より望ましくは２５０ｎｍから３００ｎｍである。

ゲート電極１２、走査線７２及び補助容量線２８は、第１金属層をパターニングすることにより形成される。第１金属層は、例えば、ＡｌＮｄ、Ａｌ、又はＭｏの単層膜、あるいはＡｌＮｄ、Ａｌ、Ｍｏ、及びＣｕから選択された任意の要素を組み合わせて形成された積層膜でもよい。例えば、形成しようとする配線がＡｌを含み、しかも酸化物半導体やＩＴＯ等の透明導電層と接続するような構造をとる可能性があるときには、第１金属層を積層構造とすることが望ましい。例えば、後工程においてＩＴＯ等と接続される可能性のある上層はＭｏを含む金属とし、下層はＡｌＮｄのようなＡｌを含む金属層とすることが望ましい。このような材質や構造をとることにより、ＩＴＯとＡｌとの界面における電蝕を回避し、良好な電気的接続をとることができる。第１金属層の厚さは２００ｎｍから４００ｎｍが望ましく、より望ましくは３００ｎｍである。なお、ＴＦＴ特性の外光による影響を防止する必要がある場合には、少なくともゲート電極には遮光性の高い材料を用いることが望ましい。

第２絶縁層であるパッシベーション層１９の材質は、特に限定されないが、絶縁性と透明性とを備える窒化シリコン等を用いることができる。パッシベーション層１９の膜厚は２００ｎｍから５００ｎｍである。パッシベーション層１９は、基板全面を覆うように形成される。これにより第１金属層から形成されたゲート電極１２、走査線７２及び補助容量線２８等がパッシベーション層１９によって覆われる。透明導電層である画素電極３２の材質は特に限定されないが、例えば、ＩＴＯが用いられる。

［製造方法］
次に、図３を参照して、本実施の形態にかかる画素部及びその周辺の製造方法を工程順に説明する。同図は本発明の一実施形態である画素部等の製造工程の説明図である。まず、図３（ａ）に示すように、基板１１の上に、第２金属層を形成する（第１ステップ）。この第２金属層をパターニングすることにより、第２金属層からなるドレイン電極２６及び信号線８２等を形成する。その形成方法は、特に限定されないが、スパッタリング方式を使用してもよい。第２金属層の材質や構造は前述のとおりである。

次に、半導体層を形成する（第２ステップ）。半導体層の形成方法は、特に限定されないが、スパッタリング方式が望ましい。ＩＧＺＯの半導体層の形成にスパッタリング方式を用いることにより、成膜時のガス流量や成膜雰囲気中の酸素分圧を制御することで導電率やキャリア濃度、移動度等をある程度制御することが可能となり、より安定した組成の成膜をすることができる。また、プラスチック基板にアモルファスＩＧＺＯ半導体層を形成する場合には、基板の耐熱性を考慮し、また基板に対するダメージを少なくするために、スパッタリング法が好ましい。

スパッタのターゲットとしては、Ｉｎ、Ｇａ、Ｚｎ及びＯ（酸素）を含む固体のＩｎＧａＺｎＯ_４を用いる。ＩｎＧａＺｎＯ_４の分子式で表されている組成比（化学量論比）はＩｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４であるが、これに比べてＺｎや酸素がプア（ｐｏｏｒ）であるような、例えばＩｎ：Ｇａ：Ｚｎ：Ｏが１：１：０．５：３．５であるような酸化物を成膜前のターゲットとして使用することもできる。成膜後の半導体層は透明なアモルファス半導体層であり、Ｉｎ、Ｇａ、Ｚｎ及びＯの各成分の組成比は、１：１：１：４に限られず、略１：１：０．５：２のようにＺｎや酸素がプアなものでもよい。なお、本発明において、「アモルファス」とは、完全にアモルファス状態をもつものだけをいうのではなく、本発明の趣旨を損なわない限り、微結晶を含むものも含まれる。

形成されたアモルファスＩＧＺＯ半導体層をフォトリソグラフィー法やエッチング法によってパターニングする。これにより、アモルファスＩＧＺＯからなるＴＦＴ２０の半導体層１４が形成される。この半導体層１４は、単一の島状をなし、後工程の紫外線照射によって、ＴＦＴ２０のソース領域１５、ドレイン領域１６及びチャネル領域１７の三つの領域から構成される層となる。

半導体層１４のエッチャントは、特に限定されないが、ＩＧＺＯの化学的性質がＩＴＯの化学的性質に似ていることから、紫外線の照射の前後にかかわらず、蓚酸等のＩＴＯのエッチャントを使用することができる。蓚酸はＡｌをエッチングしないがＩＴＯやＩＧＺＯをエッチングすることができる。ＩＧＺＯのエッチャントとしてＩＴＯのエッチャントを兼用することができるため、ＴＦＴ製造工程の簡素化を図ることができる。エッチングの温度は常温付近でよい。

次に、ゲート絶縁膜１３をＣＶＤ法等により基板全面に形成する（第３ステップ）。これにより、半導体層１４及び第２金属層はゲート絶縁膜１３により覆われる。形成方法としては、ＣＶＤ法が望ましく、熱ＣＶＤ法やプラズマＣＶＤ法等を使用することができる。基板温度の上昇を抑えたい場合、例えば、プラスチック系の基板を用いている場合には、ゲート絶縁膜形成時の基板温度は２５０℃程度以下にすることが望ましく、プラズマＣＶＤ法によって形成することができる。次に、第１金属層を形成し、これをパターニングし、ゲート電極１２及び走査線７２を形成する（第４ステップ）。第１金属層の形成方法は、特に限定されないが、スパッタリング方式を使用してもよい。なお、第１金属層の材質や構造は前述のとおりである。

次に、図３（ｂ）に示すように、紫外線２２を照射する（第５ステップ）。照射の方法としては、例えば、遮光性のあるゲート電極１２をシャドーマスクとして、ゲート電極１２の側から半導体層１４に向けて、即ち基板１１の表面（正面）からゲート電極１２及び半導体層１４に向けて紫外線２２を照射する（表面照射）。

このようにゲート電極１２をシャドーマスクとして半導体層１４に向けて紫外線２２を照射することにより、半導体層１４に対して選択的に紫外線を照射することができる。本実施の形態においては、ＴＦＴの半導体層の材料としてＩＧＺＯからなる透明なアモルファス酸化物を用いているため、これに紫外線２２を照射することにより、半導体層の導電率を導電材料並みに高めることができる。そして、このような紫外線を半導体層の一部の領域に選択的に照射することにより、その照射された領域のみ導電率を高めることができる。従って、ＴＦＴ２０の半導体層１４のうちソース領域１５及びドレイン領域１６となるべき領域に紫外線を選択的に照射することにより、電極として使用できる程度の導電率を備えるソース領域１５及びドレイン領域１６を構成することができる。

そのため、例えばアモルファスシリコンＴＦＴのように、金属からなるソース電極等と接続するためにｎ＋アモルファスシリコン層のような低抵抗半導体層を別途形成する必要がない。一方、半導体層のうち紫外線の照射がされてなかった領域の導電率は、照射前の導電率がそのまま維持されることになるため、ＴＦＴのチャネル領域１７となるべき領域には遮光層等を用いて紫外線を照射しないようにすることにより、その領域はＴＦＴのチャネルとして使用できる導電率を備える領域となる。紫外線照射と導電率との関係の詳細は後述する。

このように本実施の形態においては、ゲート電極１２をシャドーマスクとして、紫外線２２を表面照射することにより、高導電率化されたソース領域１５、ドレイン領域１６及び紫外線照射前の導電率を持つチャネル領域１７の三領域が、ゲート電極１２に対して自己整合的に形成されることになる（セルフアライン）。そして、第２補助容量電極２７ｂｅも同様に高導電率化される。なお、後述のように、本発明はこのような自己整合方式によらなくてもその作用及び効果は同じである。

次に、紫外線照射の条件をより詳しく説明する。まず、紫外線照射工程については、少なくとも半導体層１４が形成されており、ソース領域１５及びドレイン領域１６となるべき半導体層が遮光されておらず、かつ、シャドーマスクとなるゲート電極１２のような遮光層がチャネル領域１７となるべき位置に形成されていれば、本発明の趣旨を損なわない限り、これ以降の工程でなされてもよい。

次に、紫外線照射工程における紫外線の光源、波長、照射エネルギー密度や照射時間等の照射条件は、以下のとおりである。照射する紫外線光源は、面光源であることが望ましい。面光源を用いるため、基板全体をカバーするような広い照射面積に対して一度に紫外線を一様に照射することができる。また、面光源を使用するため、光線スポットの狭小なレーザー光源の場合のように基板をスキャンする必要がないため、スキャンによる半導体層への二重照射やそれに伴うＴＦＴの特性の面内ばらつきも生じない。そのため、均一な照射エネルギーでもって紫外線を照射することができ、その結果、大面積の表示画面全体にわたって多数のＴＦＴを形成する場合に、工程の簡素化、量産性の向上のみならず、ＴＦＴの特性のばらつきを抑えて均一なものとすることができ、表示品質の高い、輝度ばらつきや輝度むらのない表示装置を得ることができる。

また、紫外線光源は、レーザー光源ではなく、特定の範囲の波長の紫外線を照射するランプを用いることができる。レーザー光源を用いないため、レーザー光による基板の発熱等による不具合を回避することができ、また、プラスチックフィルム基板を使用することが可能となる。また、レーザー光照射装置に比べて安価な紫外線照射装置を使用できる。紫外線光源として使用するランプの種類は、特に限定されないが、例えば、水銀ランプを使用することができる。照射する紫外線の波長は、約２７０ｎｍから約４５０ｎｍまでにわたる波長であることが望ましい。この波長の範囲の紫外線を照射することで、照射された領域の導電率を向上させることができる。紫外線照射時の基板の温度や照射雰囲気は、特に限定されないが、室温で大気中でも可能である。

次に、紫外線の照射エネルギー密度と照射時間について説明する。図４は、アモルファスのＩＧＺＯ半導体層に対して、照射エネルギー密度が１００ｍＪ／ｓｅｃ・ｃｍ^２の紫外線を照射したときの、アモルファスＩＧＺＯ半導体層の導電率と紫外線照射時間との関係を示したグラフである。同図から、照射エネルギー密度１００ｍＪ／ｓｅｃ・ｃｍ^２で約６時間以上照射すると導電率の上昇が飽和する傾向が認められるが、それまでの間は、照射時間が６時間で、導電率が、サンプル＃１では照射前の６×１０^−５Ｓ／ｍに比べて約３．３３×１０^５倍（＝１０^５．５２倍）の２×１０^１Ｓ／ｍに、サンプル＃２では同じく照射前の４×１０^−７Ｓ／ｍに比べて約１０^７倍の４Ｓ／ｍに、指数関数的に向上することが認められる。６時間の照射時間で導電率が約３．３３×１０^５倍（＝１０^５．５２倍）ないし約１０^７倍に指数関数的に向上するということは、言い換えれば、約０．８６ないし約１．０９時間ごとに導電率が約１桁増加することを意味する。

紫外線の照射時間の目安としては、照射エネルギー密度を１００ｍＪ／ｓｅｃ・ｃｍ^２とした場合に、紫外線照射後の導電率（目的導電率）を紫外線照射前の導電率に対して１０^ｎ倍に向上させるときは、概ね、０．８６・ｎ時間ないし１．０９・ｎ時間（但し、０＜ｎ≦６）を目安に照射を行えばよい。これは積算照射エネルギー密度（＝照射エネルギー密度×照射時間）でいえば、約（３０９・ｎ）Ｊ／ｃｍ^２ないし（３９２・ｎ）Ｊ／ｃｍ^２に当たる。導電率は紫外線の積算照射エネルギー密度によるから、例えば、同じ導電率を得るのであれば、照射エネルギー密度を４倍にすれば照射時間は１／４でよい。従って、照射前の導電率を測定したうえで目的導電率を決めれば容易に照射エネルギー密度と照射時間とを設定することができ、紫外線の適切な照射によって所望の導電率をもつアモルファスＩＧＺＯからなる半導体層を得ることができる。

例えば、同図によれば、４．５時間程度（積算照射エネルギー密度で１６２０Ｊ／ｃｍ^２程度）の紫外線照射をすることにより、その導電率は約１０^−１Ｓ／ｍ程度以上に向上することが認められる。また、サンプル＃１のように、紫外線照射前の導電率によっては、約３．５２時間程度（積算照射エネルギー密度で１２６７Ｊ／ｃｍ^２程度）でもこの程度の導電率に達する。そして、この程度の高い導電率であれば、電極として機能させることができる。

なお、ソース領域１５及びドレイン領域１６に照射すべき紫外線の積算照射エネルギー密度は、一般的に、第２補助容量電極２７ｂｅを含むソース領域１５全体及びドレイン領域１６全体の抵抗がそれぞれＴＦＴ２０のオン抵抗よりも低くなるような値とすることが望ましい。従って、このような観点から照射すべき積算照射エネルギー密度を設定してもよい。このようにすることにより、ソース領域全体又はドレイン領域全体の抵抗による画像信号等の信号レベルの低下を小さくすることができる。

このように、半導体層１４のソース領域１５又はドレイン領域１６とすべき領域に選択的に紫外線を照射することにより、その導電率を所望の値に制御することができる。従って、チャネル領域１７よりも導電率の高いソース領域１５又はドレイン領域１６を形成するために、従来のようにイオンドーピング等によって不純物注入を行う必要がなく、チャネル領域１７、ドレイン領域１６及び第２補助容量電極２７ｂｅを含むソース領域１５の不純物濃度は同じでよい。従って、高価なイオンドーピング装置等が不要となり製造工程の合理化を図ることができるだけでなく、イオンドーピングによる半導体層のダメージを回避することができる。なお、紫外線の積算照射エネルギー密度は、アモルファスＩＧＺＯ半導体層の膜厚にも依存し、一般に、膜厚が厚ければより大きなエネルギー密度を必要とする。

このように紫外線照射工程を経た後、図３（ｃ）に示すように、ゲート絶縁膜１３の上に第１金属層を形成し、これをパターニングし、ソース領域１５と平面視で重なり合うような位置に補助容量線２８を形成する（第６ステップ）。第１金属層の形成方法は、特に限定されないが、スパッタリング方式を使用してもよい。なお、第１金属層の材質や構造は前述のとおりである。このように補助容量線２８を形成することにより、ソース領域１５と補助容量線１８とが平面視で重なり合う領域、即ち、ゲート絶縁膜１３を挟みソース領域１５と補助容量線２８とが対向する第２補助容量２７ｂが構成されることになる。そして、ソース領域１５のうちの補助容量線２８と平面視で重なり合う部分は、第２補助容量２７ｂの一方の電極である第２補助容量電極２７ｂｅとしても機能する。

次に、窒化シリコン等を用いてＣＶＤ法により第２絶縁層であるパッシベーション層１９を基板全面に形成し、さらに、コンタクトホール２３を形成する（第７ステップ）。これにより、ゲート電極１２、走査線７２及び補助容量線２８はパッシベーション層１９に覆われるとともに、ソース領域１５に接続するためのコンタクトホール２３を形成できる。コンタクトホール２３は、パッシベーション層１９及びゲート絶縁膜１３を貫通しソース領域１５に到達している。

次に、透明導電層をスパッタリング法等により基板全面に形成し、これをパターニングすることにより、画素電極３２を形成する（第８ステップ）。画素電極３２は補助容量線２８と平面視で重なり合うような位置に形成する。このように画素電極を形成することにより、画素電極３２と補助容量線１８とが平面視で重なり合う領域、即ち、パッシベーション層１９を挟み画素電極３２と補助容量線２８とが対向する第１補助容量２７ａが構成されることになる。そして、画素電極３２のうちの補助容量線２８と平面視で重なり合う部分は、第１補助容量２７ａの一方の電極である第１補助容量電極２７ａｅとしても機能する。また、このような構成をとることにより、補助容量線２８は、第１補助容量２７ａ及び第２補助容量２７ｂに共通の電極となる。そして、コンタクトホール２３を介して、画素電極３２及び第１補助容量電極２７ａｅは、ソース領域１５及び第２補助容量電極２７ｂｅに接続され、これらは同一電位となる。

以上の工程により、ＩＧＺＯを半導体層とするトップゲート型のＴＦＴ２０、第１補助容量２７ａ、第２補助容量２７ｂ、画素電極３２及び各種配線等が形成され、セル・アレイ基板１０１が形成される。次に、セル・アレイ基板１０１とカラーフィルター等を設けた対向基板とに配向処理等を行い、その後、両基板をシール材で貼り合わせる。シール材は、例えば光硬化型のアクリル樹脂のような、紫外線硬化型のシール材を用いる。このようにしてシールされた液晶基板の間に液晶を注入し、駆動回路や偏光板及びバックライト等の光学部材などを取り付けることにより液晶表示装置１００が完成する。なお、ＦＦＳ（Fringe Field Switching）型、ＩＰＳ（In-Plane Switching）型の液晶表示装置の場合においても、コモン電極（対向電極）がセル・アレイ基板に備えられる等の構造上の違いはあるが、本発明を適用することができる。

以上のような構成をとることにより、補助容量線２８と高導電率化されたソース領域１５との間にはゲート絶縁膜１３を挟んで第２補助容量２７ｂが形成され、ソース領域のうち補助容量線とソース領域とが平面視で重なり合う部分は第２補助容量電極２７ｂｅとして機能する。同様に、補助容量線２８と画素電極３２との間にはパッシベーション層１９からなる絶縁層を挟んで第１補助容量２７ａが形成され、画素電極のうち補助容量線と画素電極とが平面視で重なり合う部分は第１補助容量電極２７ａｅとして機能する。そして、補助容量線２８は第２補助容量２７ｂと第１補助容量２７ａとに共通の一方の電極として機能することにより、補助容量線の上及び下にこれら二つの補助容量が形成されることになる。そして、画素電極３２とソース領域１５とは電気的に接続され導通しているため、これら二つの補助容量は並列接続されることになる。そのため、補助容量の総容量は第２補助容量２７ｂｅの分だけ増加し、第２補助容量に相当する分だけ補助容量線２８の線幅を縮小することができ、開口部（画素部のほぼ中心にあり光を透過する部分）における補助容量線の長さが変わらないとすれば補助容量線による遮光面積を減少させることができる。

その結果、補助容量の総容量を維持しつつ補助容量線によって遮光される面積を減少させることができ、画素部１０の開口率を向上させることができる。さらに、補助容量線２８の線幅を適当に設定することにより、補助容量線の線幅を縮小するとともに補助容量の総容量を増加させることも可能となる。従って、補助容量の総容量を減少させることなく補助容量線によって遮光される面積を縮小して開口率を向上させることができ、表示品質の高い液晶表示装置を製造することができる。また、かかる構成をとることにより、従来のように、走査線と信号線との交差部における絶縁層としてゲート絶縁膜を兼用する場合であっても、ゲート絶縁膜の膜厚を薄くすることなく、従来と同じ膜厚であっても開口率を向上することができる。

［具体例］
以下、本発明の製造方法の具体例を説明する。基板１１上に、まず、第２金属層を形成した。第２金属層はＭｏ−Ａｌ−Ｍｏの３層構造の金属層を用いた。第２金属層の形成後、パターニングによりドレイン電極２６及び信号線８２を形成した。次に、半導体層１４の形成にあたっては、スパッタリング法を用いた。ターゲットは、Ｉｎ、Ｇａ、Ｚｎ、及びＯの各成分の組成比を１：１：１：４とするインゴットを用いた。スパッタ装置の投入パワーは、０．５ＫＷとした。成膜時の基板温度は室温とし、雰囲気は、全圧０．２６５Ｐａ、酸素分圧は０．０１１Ｐａとした。成膜時のガス流量は、キャリアガスとしてのＡｒは６７ｓｃｃｍ、ホルダーガスとしてのＡｒは２２ｓｃｃｍ、酸素は４ｓｃｃｍとした。なお、ｓｃｃｍとは、ｓｔａｎｄａｒｄ ｃｃ／ｍｉｎの略である。成膜レートは４３．２ｎｍ／ｍｉｎである。これにより、膜厚１００ｎｍの透明なｎ型アモルファスＩＧＺＯ半導体層を絶縁性及び透明性のあるガラス基板１１上に形成することができた。

図４に示すとおり、この半導体層の導電率は、常温で、約６×１０^−５Ｓ／ｍないし４×１０^−７Ｓ／ｍであったため、ＴＦＴの半導体層１４として使用できる。なお、導電率の測定には２探針測定法を用いた。このように形成されたアモルファスＩＧＺＯ半導体層を、フォトリソグラフィー法とエッチング法を用いることにより、適当な大きさと形状にパターニングして成形し、ＴＦＴのチャネル領域１７、ドレイン領域１６及びソース領域１５となるべき半導体層１４を成形した。エッチング液には濃度３．２％の蓚酸を用いた。エッチングの温度は３０℃とした。

次に、プラズマＣＶＤ法によりゲート絶縁膜１３を形成した。ゲート絶縁膜１３の形成時の基板温度は２００℃とした。膜厚は３００ｎｍであった。次に、第１金属層を形成した。下層をＡｌＮｄ層とし、上層をＭｏとする２層の積層された第１金属層をスパッタ法により形成し、これをパターニングしてゲート電極１２及び走査線７２を形成した。下層のＡｌＮｄ層の組成はＡｌにＮｄを約２％含有させたものを使用した。この金属層は、光遮光性を有する。第１金属層の厚さは３００ｎｍとした。

次に、基板１１の表面から、ゲート電極１２をシャドーマスクにして半導体層１４に向けて紫外線を照射した。光源装置として、ＨＯＹＡ ＣＡＮＤＥＯ ＯＰＴＲＯＮＩＣＳ社製のＵＶ照射装置（型番ＵＬ７５０）を用いた。この装置は超高圧水銀ランプを光源とする装置であり、このランプは波長が約２７０ｎｍから約４５０ｎｍまでにわたる紫外線を放射する。紫外線照射時の基板１１の温度は室温であり、照射雰囲気は大気中で行った。なお、成膜後、紫外線照射工程の前に、特殊な雰囲気で特殊な温度でのアニール処理は行わなかった。また、レーザー照射もイオンドーピングも行わなかった。

紫外線照射エネルギー密度は１００ｍＪ／ｓｅｃ・ｃｍ^２とした。この照射エネルギー密度であれば、他の用途に用いられているような一般的な紫外線照射装置を使用して照射を行うことができるため、製造設備の合理化を図ることができる。そして、照射時間を約４．５時間（積算照射エネルギー密度で約１６２０Ｊ／ｃｍ^２）としたところ、ソース領域１５及びドレイン領域１６の導電率を約１０^−１Ｓ／ｍまで向上させることができた。

なお、紫外線照射後のＩＧＺＯ半導体層をＳＳＩ社製ＸＰＳ（Ｘ線光電子分光）分析器ＸＰＳ Ｍ−Ｐｒｏｂｅを用いて化学量論比の解析を行ったところ、Ｉｎ、Ｇａ、Ｚｎ、及びＯ（酸素）の各成分の組成比は略１：１：０．６：３であった。また、紫外線照射前後のＩＧＺＯ半導体層は、いずれも透明であり、リガク社のＸ線回折装置ＲＩＮＴ−２０００を用いて入射角１度でＸ線回折を行ったところ、ＩｎＧａＺｎＯ_４結晶に見られるような回折ピークは認められず、いずれもアモルファスＩＧＺＯ半導体層であることが確認された。次に、スパッタリング法により第１金属層からなる補助容量線２８を形成した。次に、窒化シリコンを用いてＣＶＤ法でパッシベーション層１９を形成し、コンタクトホール２３を開口し、次に、ＩＴＯを用いて画素電極３２を形成して所定のパターニングを行った。これ以降の工程は、製造方法の欄で説明したとおりである。

［応用例１］
本実施の形態においては、上述のとおり、ゲート電極１２をシャドーマスクとして紫外線２２を照射することによりソース領域１５、ドレイン領域１６及びチャネル領域１７を自己整合的に形成する工程を含む製造方法を説明してきたが、シャドーマスクとしては遮光性を備えるゲート電極に限られるものではなく、遮光性を備えるレジスト等のような遮光層でもよい。このような製造方法をとる場合には、ＴＦＴのソース領域１５、ドレイン領域１６及びチャネル領域１７はゲート電極１２に対して自己整合的には形成されないが、ソース領域１５及びドレイン領域１６を紫外線により高導電率化した後、レジスト等の遮光層を除去し、次に第１金属層を成膜してゲート電極１２及び補助容量線２８の両方を同一のＰＥＰ（Photo Engraving Process）でパターニングすることにより、高導電率化された第２補助容量電極２７ｂｅをもつ第２補助容量２７ｂを形成することができる。これ以降の工程は前述の製造方法の欄に記載した第７ステップ以降と同様であり、このような製造方法をとっても本発明の作用、効果が損なわれるものではない。

［応用例２］
また、本実施の形態においては、補助容量線２８はゲート電極１２形成及び紫外線照射の後に形成すると説明しているが、補助容量線２８をゲート電極１２と同一のＰＥＰで形成し、その後に紫外線２２を照射することも可能である。このような製造方法をとる場合には補助容量線２８の材質によっては補助容量線２８によっても紫外線が遮光される可能性があるため、第２補助容量電極２７ｂｅの導電率は、ソース領域１５のうちの紫外線が照射された領域の導電率ほどには高くならないが、少なくとも紫外線照射前の半導体層１４の導電率と同じとなるため、照射前の半導体層１４の導電率の値によっては、第２補助容量電極２７ｂｅは電極としての機能を果たすことができる。そして、このような、製造方法をとることにより、応用例１のようなレジスト等の遮光層の形成及び除去工程が不要となり、しかもゲート電極形成と補助容量線形成の両方を一回のＰＥＰで行うことができるため、生産性が向上する。なお、このように紫外線照射した後の製造方法は、前述の製造方法の欄に記載した第７ステップ以降と同様である。

［応用例３］
上記実施の形態における走査線７２及びゲート電極１２となる第１金属層を成膜する前の工程において、さらに、紫外線を半導体層１４に照射する工程（「プレ紫外線照射工程」という）を加えてもよい。即ち、半導体層１４の形成後、第１金属層を成膜する前の工程において、半導体層１４に紫外線を照射することによりその導電率を向上させることができる。この工程を追加することにより、半導体層成膜時の導電率が低いためにそのままではＴＦＴのチャネル領域１７又は第２補助容量電極２７ｂｅとすることが好ましくないような場合でも、プレ紫外線照射工程によってその導電率をチャネル領域１７又は第２補助容量電極２７ｂｅとして適切な導電率にまで向上させることができる。

プレ紫外線照射工程は、半導体層１４をパターニングする前でもよいし、パターニングをした後でもよい。また、プレ紫外線照射は、ゲート絶縁膜１３が透明であればゲート絶縁膜１３の形成後でもよい。紫外線を照射する領域は、半導体層のパターニング前後を問わず半導体層全体でもよいし、選択的に照射してもよく、少なくとも、将来ＴＦＴ２０のチャネル領域１７又は第２補助容量電極２７ｂｅとなるべき領域に照射する。なお、将来ソース領域１５やドレイン領域１６となるべき領域にも同時に又は異時に、同量又は異なる量の紫外線を照射してもよい。プレ紫外線照射工程は、半導体層１４のチャネル領域１７と第２補助容量電極２７ｂｅのいずれか一方又は両方の導電率を制御する工程であるため、成膜後の半導体層の導電率がチャネル領域１７又は第２補助容量電極２７ｂｅの導電率としてはじめから適切なものである場合には照射を行う必要はない。

本実施の形態においては、このプレ紫外線照射工程において半導体層１４の全面に紫外線を照射することにより、チャネル領域１７、ドレイン領域１６及び第２補助容量電極２７ｂｅとなる部分を含むソース領域１５は、いずれもその導電率が同じ目的導電率をもつ半導体層１４として形成される。プレ紫外線照射の照射時間は、図４に示すとおり、照射エネルギー密度が１００ｍＪ／ｓｅｃ・ｃｍ^２の場合には、約０．４１時間ないし２時間以上（積算照射エネルギー密度でいえば約１４８ないし７２４Ｊ／ｃｍ^２以上）にすればその導電率を約１０^−４Ｓ／ｍ（ジーメンス／ｍ）程度にまで高くすることができる。また、約１．４７時間ないし２．８１時間以下（積算照射エネルギー密度でいえば約５２９ないし１０１２Ｊ／ｃｍ^２以下）にすればその導電率を約１０^−３Ｓ／ｍ程度以下に留めることができる。このようにすることにより、約１０^−４ないし１０^−３Ｓ／ｍの導電率をもつチャネル領域１７又は第２補助容量電極２７ｂｅを形成することができる。

なお、ゲート電極１２をパターニングした後に紫外線を照射することによって高導電率化されたソース領域１５及びドレイン領域１６を形成する場合には、その積算照射エネルギー密度は、ソース領域及びドレイン領域の目的導電率と、すでにプレ紫外線照射によって高められたソース領域及びドレイン領域の導電率とを考慮して決定することができる。なお、プレ紫外線照射の照射時間や積算照射エネルギー密度以外の照射条件（紫外線光源や光源装置等）は、上記実施の形態で説明したものと同様であり、また、プレ紫外線照射後の工程は、上記実施の形態及びその具体例で説明したとおりである。以上のようにして製造された液晶表示装置は、テレビジョン受像機、パーソナルコンピューター用のモニター、携帯電話、車載用モニター、及びゲーム機その他のフラットパネルディスプレーとして使用することができる。

なお、図１ないし図３は本実施の形態を説明するために、本実施の形態に関連する主要な部材や部材間の関係を簡略化して記載したに過ぎないものである。ここまでの説明で言及した以外にも、ＴＦＴや表示装置を構成するには多くの部材が使われる。しかしそれらは当業者には周知であるので、ここでは詳しく言及しない。また、本実施の形態で説明した表示装置はあくまで一例に過ぎず、それら以外の表示装置であっても、当業者が任意に選択することができる範囲においては本発明の範囲に含まれる。

そして、これまで本発明について図面に示した特定の実施の形態をもって説明してきたが、本発明は図面に示した実施の形態に限定されるものではなく、本発明の効果を奏する限り、これまで知られたいかなる構成であっても採用することができることはいうまでもないことである。

１０…画素部
１１…基板
１２…ゲート電極
１３…ゲート絶縁膜（第１絶縁層）
１４…半導体層
１５…ソース領域
１６…ドレイン領域
１７…チャネル領域
１９…パッシベーション層（第２絶縁層）
２０…ＴＦＴ（薄膜トランジスタ）
２２…紫外線
２３…コンタクトホール
２５…ソース電極
２６…ドレイン電極
２７…補助容量Ｃｓ
２７ａ…第１補助容量
２７ａｅ…第１補助容量電極
２７ｂ…第２補助容量
２７ｂｅ…第２補助容量電極
２８…補助容量線
３２…画素電極
３８…ゲート・ソース間寄生容量Ｃｇｓ
７２…走査線
８２…信号線
１００…液晶表示装置
１０１…セル・アレイ基板

Claims (12)

1. 対向する基板間に液晶を挟持する液晶表示装置の製造方法であって、
   一方の該基板の上にＩｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる薄膜トランジスタの半導体層を形成する第１工程と、
   該半導体層の上にゲート絶縁膜を形成する第２工程と、
   該ゲート絶縁膜の上に遮光性を備えるゲート電極を形成する第３工程と、
   紫外線を該ゲート電極側から該半導体層に向けて照射することにより、照射前の該半導体層よりも導電率の高いアモルファスのソース領域及びドレイン領域を構成する第４工程と、
   該ソース領域の一部と平面視で重なり合うように補助容量線を該ゲート絶縁膜の上に形成することによって第２補助容量を構成する第５工程と、
   該補助容量線の上に絶縁層を形成する第６工程と、
   該絶縁層の上に該補助容量線と一部が平面視で重なり合い該ソース領域と接続された画素電極を形成することによって第１補助容量を構成する第７工程と
   を含むことを特徴とする液晶表示装置の製造方法。
2. 前記ソース領域の前記紫外線の照射後の抵抗は、前記薄膜トランジスタのオン抵抗よりも低いことを特徴とする請求項１記載の液晶表示装置の製造方法。
3. 前記半導体層のチャネル領域の不純物濃度と前記ソース領域又は前記ドレイン領域の不純物濃度とが同じであることを特徴とする請求項１又は請求項２記載の液晶表示装置の製造方法。
4. 前記紫外線を照射する光源は、面光源であることを特徴とする請求項１ないし請求項３のいずれかに記載の液晶表示装置の製造方法。
5. 前記紫外線を照射する光源は、水銀ランプであることを特徴とする請求項１ないし請求項４のいずれかに記載の液晶表示装置の製造方法。
6. 前記紫外線の波長は、２７０ｎｍから４５０ｎｍまでの範囲にわたることを特徴とする請求項１ないし請求項５のいずれかに記載の液晶表示装置の製造方法。
7. 前記第４工程における紫外線の積算照射エネルギー密度は、導電率を１０^ｎ倍（但し、０＜ｎ≦６）に増加させる場合に、（３０９・ｎ）ないし（３９２・ｎ）Ｊ／ｃｍ^２とすることを特徴とする請求項１ないし請求項６のいずれかに記載の液晶表示装置の製造方法。
8. 前記第４工程における紫外線の積算照射エネルギー密度は、１６２０Ｊ／ｃｍ^２以上であることを特徴とする請求項１ないし請求項７のいずれかに記載の液晶表示装置の製造方法。
9. 前記第４工程における紫外線の照射エネルギー密度は、１００ｍＪ／ｓｅｃ・ｃｍ^２であることを特徴とする請求項１ないし請求項８のいずれかに記載の液晶表示装置の製造方法。
10. 前記第１工程と前記第３工程との間に、さらに、前記半導体層に紫外線を照射して紫外線照射前よりも導電率の高いアモルファスの半導体層を構成するプレ紫外線照射工程を含むことを特徴とする請求項１ないし請求項９のいずれかに記載の液晶表示装置の製造方法。
11. 前記プレ紫外線照射工程における紫外線の積算照射エネルギー密度を１４８ないし１０１２Ｊ／ｃｍ^２とすることを特徴とする請求項１０記載の液晶表示装置の製造方法。
12. 対向する基板間に液晶を挟持する液晶表示装置であって、
    一方の該基板の上に形成され、チャネル領域と紫外線の照射により照射前よりも導電率の高いソース領域及びドレイン領域とを含み、Ｉｎ、Ｇａ及びＺｎを含むアモルファス酸化物からなる薄膜トランジスタの半導体層と、
    該半導体層の上に形成されたゲート絶縁膜と、
    該ゲート絶縁膜を介して該チャネル領域の上に形成された遮光性を備えるゲート電極と、
    該ソース領域に接続された画素電極と、
    該画素電極との間に絶縁層が挟まれてなる第１補助容量を構成するとともに該ソース領域との間に該ゲート絶縁膜が挟まれてなる第２補助容量を構成する該ゲート絶縁膜の上に形成された遮光性を備える補助容量線と
    を含むことを特徴とする液晶表示装置。

Images