KR101201313B1 - 액정표시소자 및 그 제조방법 - Google Patents

액정표시소자 및 그 제조방법 Download PDF

Info

Publication number
KR101201313B1
KR101201313B1 KR1020050094475A KR20050094475A KR101201313B1 KR 101201313 B1 KR101201313 B1 KR 101201313B1 KR 1020050094475 A KR1020050094475 A KR 1020050094475A KR 20050094475 A KR20050094475 A KR 20050094475A KR 101201313 B1 KR101201313 B1 KR 101201313B1
Authority
KR
South Korea
Prior art keywords
semiconductor layer
forming
layer
alignment key
substrate
Prior art date
Application number
KR1020050094475A
Other languages
English (en)
Other versions
KR20070039299A (ko
Inventor
황광식
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020050094475A priority Critical patent/KR101201313B1/ko
Publication of KR20070039299A publication Critical patent/KR20070039299A/ko
Application granted granted Critical
Publication of KR101201313B1 publication Critical patent/KR101201313B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1341—Filling or closing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/58—Arrangements comprising a monitoring photodetector

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 TFT 어레이 기판에 블랙 매트릭스를 형성하는 경우, 블랙 매트릭스와 동시에 결정화장비의 배치를 위한 얼라인키를 형성하고, 상기 얼라인키를 통해 액티브층 결정화시 그레인 바운더리를 위치를 정확하게 제어하고자 액정표시소자 및 그 제조방법에 관한 것으로서, 본 발명에 의한 액정표시소자의 제조방법은 제 1 기판 상에 블랙 매트릭스 및 얼라인키를 동시에 형성하는 단계와, 상기 블랙 매트릭스와 얼라인키를 포함한 상기 제 1 기판 전면에 버퍼층을 형성하는 단계와, 상기 버퍼층 전면에 비정질 실리콘을 증착하는 단계와, 상기 얼라인키를 인식할 수 있는 CCD 카메라가 장착된 결정화장비를 상기 비정질 실리콘 상에 위치시키고, 상기 CCD 카메라가 상기 얼라인키를 인식하여 상기 결정화장비를 정렬한 후, 상기 비정질 실리콘을 다결정 실리콘으로 결정화하는 단계와, 상기 다결정 실리콘을 패터닝하여 반도체층을 형성하는 단계와, 상기 반도체층을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 반도체층 상부의 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 마스크로 하여 상기 반도체층에 불순물을 도핑하는 단계와, 상기 게이트 전극을 포함한 전면에 층간 절연막을 형성하는 단계와, 상기 층간절연막 상에 상기 반도체층에 콘택하는 소스/드레인 전극을 형성하는 단계와, 상기 소스/드레인 전극을 포함한 전면에 보호막을 형성하는 단계와, 상기 보호막 상에 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계와, 상기 제 1 기판에 제 2 기판을 대향합착시키고 그 사이에 액정층을 형성하는 단계를 포함한다.
CMOS TFT, 블랙 매트릭스, 개구율, 결정화, 얼라인키

Description

액정표시소자 및 그 제조방법{Liquid Crystal Display Device And Method For Fabricating The Same}
도 1은 종래 기술에 의한 CMOS 액정표시소자의 단면도.
도 2는 본 발명에 의한 CMOS 액정표시소자의 단면도.
도 3a 내지 도 3g는 본 발명에 의한 CMOS 액정표시소자의 공정 단면도.
도 4는 본 발명에 의한 얼라인키의 위치를 나타낸 평면도.
*도면의 주요 부분에 대한 부호설명
111 : 기판 112 : 게이트 전극
112a : 스토리지 전극 113 : 버퍼층
114 : 반도체층 114a : 채널층
115a,115b : 소스/드레인 전극 116 : 게이트 절연막
117 : 화소전극 118 : 층간절연막
119 : 보호막 122 : 블랙 매트릭스
130 : 얼라인키 150 : 결정화 장비
160 : 포토레지스트
본 발명은 블랙 매트릭스를 하부기판의 최하층에 위치시키는 LTPS TFT구조의 액정표시소자(LCD ; Liquid Crystal Display Device)에 관한 것으로, 특히 상기 블랙 매트릭스와 동일층에 얼라인키를 구비하고 상기 얼라인키를 통해 액티브층 결정화시 위치 기준점으로 삼고자 하는 액정표시소자 및 그 제조방법에 관한 것이다.
액정표시소자는 콘트라스트(contrast) 비가 크고, 계조 표시나 동화상 표시에 적합하며 전력소비가 적다는 특징 때문에 평판 디스플레이 중에서도 그 비중이 증대되고 있다.
이러한 액정표시소자는, 신호를 화소전극에 선택적으로 인가하기 위한 박막트랜지스터(TFT:Thin Film Transistor)와, 단위 화소영역이 다음에 어드레싱(addressing)될 때까지 충전 상태를 유지하게 하는 스토리지 커패시터(Storage Capacitor)가 구비된 TFT 어레이 기판과, 색상 구현을 위한 컬러필터층과 빛샘을 방지하는 블랙 매트릭스가 구비된 컬러필터 어레이 기판과, 상기 두 기판 사이에 봉입된 액정층과, 상기 TFT 어레이 기판을 구동하기 위한 구동회로를 구비하여 각종 외부신호에 의해 화상을 표시한다.
여기서, 구동회로는 별도의 PCB 기판에 형성되어 TCP에 의해 상기 TFT 기판에 연결된다. 그러나, 최근에는 상기 구동회로를 별도의 PCB에 형성하지 않고 상기 TFT 어레이 기판에 형성하는 방법이 제안되었다.
따라서, 상기 TFT 어레이 기판의 표시영역에는 각 화소마다 형성되어 상기 각 화소를 구동하는 화소구동용 박막트랜지스터가 형성되고, 비표시영역에는 상기 화소구동용 박막트랜지스터를 작동하여 게이트 배선(gate line)과 데이터 배선(data line)에 신호를 인가하는 구동회로용 박막트랜지스터가 형성된다.
최근, 상기 박막트랜지스터 중 화소구동용 박막트랜지스터는 고속 동작이 가능한 n형 TFT로 하고, 구동회로용 박막트랜지스터는 상기 n형 TFT와 더불어 소비 전력이 우수한 p형 TFT로 하는 CMOS(Complementary Metal-Oxide Semiconductor) 박막트랜지스터에 대한 연구가 활발하다.
이하, 도면을 참고로 하여 종래기술에 의한 액정표시소자 및 그 제조방법에 대해 상세히 설명한다. 하기에서는 CMOS 액정표시소자를 실시예로 하여 설명하기로 한다.
도 1은 종래 기술에 의한 CMOS 액정표시소자의 단면도이다.
종래 기술에 의한 CMOS 액정표시소자는 TFT 어레이 기판과 이에 대향하는 컬러필터 어레이 기판과 두 기판 사이에 개재된 액정층으로 구성되는바, 상기 TFT 어레이 기판은 복수개의 화소영역 내에 n형 TFT가 구비되어 화상을 표시하는 액티브 영역과, n형 TFT 및 P형 TFT가 구비되어 상기 액티브 영역을 구동하는 구동회로부 영역으로 정의되고, 상기 컬러필터 어레이 기판은 블랙 매트릭스 및 컬러필터층이 구비된다.
구체적으로, 상기 액티브 영역에는, 일렬로 배치된 게이트 배선과 상기 게이트 배선에 수직으로 교차 배치되는 데이터 배선에 의해 단위 화소가 정의되며, 상기 단위 화소 내에는 전압의 턴-온 또는 턴-오프를 제어하는 n형 TFT와, 빛을 투과시키는 영역으로 액정층에 신호전압을 걸어주는 화소전극과, 상기 게이트 배선에 평행하는 스토리지 커패시터(storage capacity)가 더 구비되어 레밸-쉬프트(Level-shift) 전압을 작게 하고 박막트랜지스터의 턴오프 구간동안(비선택 기간 동안)에 액정에 충전된 전하를 유지시켜준다.
이 때, 상기 n형 TFT는, 도 1에 도시된 바와 같이, n형 불순물이 도핑된 소스/드레인 영역과 채널층으로 이루어진 반도체층(14)과, 상기 반도체층(14)을 포함한 전면에 형성된 게이트 절연막(16)과, 상기 게이트 절연막 상에서 상기 반도체층(14)의 채널층 상부에 오버랩되는 게이트 전극(12)과, 상기 게이트 전극(12)을 포함한 전면에 형성된 층간절연막(18)과, 상기 층간절연막 상에서 상기 반도체층(14)의 소스/드레인 영역에 각각 콘택되는 소스/드레인 전극(15a,15b)으로 구성되며, 상기 드레인 전극(15b)은 화소전극(17)에 연결되어 화소전극에 전압을 인가한다.
그리고, 상기 스토리지 커패시터는 불순물이 도핑된 반도체층(14)과, 상기 게이트 전극(12)과 동일층에 형성되는 스토리지 전극(12a)과, 그 사이에 개재된 게이트 절연막(16)으로 구성된다. 이 때, 상기 스토리지 전극(12a)은 액티브 영역 외부에까지 연장형성되어 액티브 영역 외부에서 전압을 인가받는다.
도 1을 참고로 하여, 상기의 CMOS 액정표시소자의 제조방법을 살펴보면 다음과 같다.
우선, 절연기판(11) 상에 버퍼층(13)을 형성하고, 상기 버퍼층(13) 상에 비정질 실리콘(Amorphous Silicon)을 증착한 후, 상기 비정질실리콘을 다결정 실리콘으로 결정화한다.
이후, 제 1 마스크를 이용한 포토식각기술로, 상기 다결정 실리콘을 패터닝 하여 제 1 반도체층(14) 및 제 2 반도체층(도시하지 않음)을 형성한다. 상기 제 1 반도체층에는 후공정을 통해 n형 박막트랜지스터(TFT) 및 스토리지 커패시터가 형성되고 상기 제 2 반도체층에는 p형 박막트랜지스터(TFT)가 형성된다.
다음, 절연기판(11) 전면에 포토레지스트(도시하지 않음)를 도포한 후, n형 TFT영역의 제 1 반도체층(14)과 p형 TFT영역의 제 2 반도체층을 덮도록 제 2 마스크를 이용하여 패터닝한 후, 기판 전면에 스토리지 도핑(Storage Doping)을 수행하여 스토리지 영역의 제 1 반도체층(14)에 불순물을 도핑한다.
이어서, 절연기판(11) 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)등의 무기 절연물질을 통상, 플라즈마 강화형 화학 증기 증착(PECVD:plasma enhanced chemical vapor deposition) 방법으로 증착하여 게이트 절연막(16)을 형성한다.
그리고, 제 1 ,제 2 반도체층 상부의 상기 게이트 절연막(13) 상에 저저항 금속층을 증착하고 제 3 마스크를 이용한 포토식각기술로 제 1 게이트 전극(12), 스토리지 전극(12a), 제 2 게이트 전극(도시하지 않음) 및 게이트 배선(도시하지 않음)을 형성한다.
이 때, 상기 제 1 ,제 2 게이트 전극은 게이트 배선에서 분기되도록 연장 형성하여 상기 제 1 ,제 2 반도체층 상부에 오버랩되도록 형성하고, 이후 형성될 n형 TFT영역과 p형 TFT영역에서의 제 1 ,제 2 채널층과 겹치도록 소정 영역에 형성한다. 그리고, 스토리지 전극(12a)은 상기 게이트 배선에 평행하도록 형성하되 스토리지 도핑된 제 1 반도체층(14) 상에 오버랩되도록 형성하여 스토리지 커패시터를 구성한다.
다음, 상기 제 1 게이트 전극(12)을 포함한 전면에 포토레지스트를 도포한 후, 제 4 마스크를 이용한 포토식각기술로, p형 TFT 영역과 스토리지 영역을 완전히 블로킹하고 n형 TFT영역의 제 1 반도체층(14)이 노출되도록 패터닝한 다음, 절연기판(11) 전면에 인(P) 등을 이용하여 고농도의 n형 불순물 이온을 도핑하여 n형 TFT영역의 제 1 반도체층(14)에 n형 소스/드레인 영역을 형성하고 이를 활성화시킨다.
이어서, 상기 포토레지스트를 스트립핑하고, 상기 제 1 게이트 전극(12)을 포함한 전면에 새로운 포토레지스트를 도포한 후, 제 5 마스크를 이용한 포토식각기술로, n형 TFT영역과 스토리지 영역을 완전히 블로킹하고 p형 TFT영역의 제 2 반도체층이 노출되도록 패터닝한 다음, 절연기판(11) 전면에 붕소(B) 등을 이용하여 고농도의 p형 불순물 이온을 도핑하여 p형 TFT영역의 제 2 반도체층에 p형 소스/드레인 영역을 형성하고 이를 활성화시킨다.
그 후, 상기 포토레지스트를 스트립핑하고, 상기 제 1 게이트 전극(12)을 포함한 기판 전면에 실리콘 산화물 또는 실리콘 질화물 등의 절연물질을 PECVD 방법으로 증착하여 층간 절연막(18)을 형성한다.
계속하여, 제 6 마스크를 이용한 포토식각기술로 상기 제 1 및 제 2 반도체층의 소스/드레인 영역이 드러나도록 상기 게이트 절연막(16) 및 층간 절연막(18)을 선택적으로 제거하여 제 1 콘택홀을 형성한다.
그 후, 상기 제 1 콘택홀이 매립되도록 저저항 금속층을 증착하고 제 7 마스 크를 이용한 포토식각기술로 패터닝함으로써, 상기 제 1 콘택홀을 통해 제 1 반도체층의 소스/드레인 영역과 연결되는 제 1 소스/드레인 전극(15a,15b)을 형성하여 n형 TFT를 완성하고, 제 2 반도체층의 소스/드레인 영역과 연결되는 제 2 소스/드레인 전극(도시하지 않음)을 형성하여 p형 TFT를 완성하고, 그와 동시에 상기 게이트 배선에 수직교차하는 데이터 배선(도시하지 않음)을 형성한다.
이로써, 제 1 반도체층(14), 제 1 게이트 전극(12), 제 1 소스/드레인 전극(15a,15b)으로 구성되어 각 화소마다에 형성되고 상기 각 화소를 구동하는 n형 TFT와, 도시하지는 않았으나, 상기 제 2 반도체층, 제 2 게이트 전극, 제 2 소스/드레인 전극으로 구성되어 구동회로부에 형성되고 각 게이트 배선 및 데이터 배선에 신호를 인가하는 p형 TFT와, 상기 제 1 반도체층(14), 게이트 절연막(16), 스토리지 전극(12a)으로 구성되어 각 화소마다에 형성되는 스토리지 커패시터가 완성된다. 여기서, 상기 n형 TFT는 상기 P형 TFT와 더불어 구동회로부에 형성되기도 한다.
이후, 상기 제 1 소스/드레인 전극(15a,15b)을 포함한 전면에 실리콘 질화물 또는 실리콘 산화물 등의 무기절연물질을 증착하거나 또는 BCB(Benzocyclobutene)또는 아크릴계 물질과 같은 유기 절연물질을 도포하여 보호막(19)을 형성한다.
이어서, 제 8 마스크를 이용한 포토식각기술로 상기 제 1 드레인 전극(15b)이 노출되도록 상기 보호막(19) 및 층간절연막(18)을 식각하여 제 2 콘택홀을 형성한다.
마지막으로, 상기 제 2 콘택홀을 통해 상기 제 1 드레인 전극(15b)과 콘택되도록 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide) 등을 증착한 후, 제 9 마스크를 이용한 포토식각기술로 패터닝하여 화소전극(17)을 형성한다.
이와 같이 형성된 CMOS 액정표시소자는 통상, 총 9번의 마스크를 사용하여 n형 TFT 및 p형 TFT를 포함하는 어레이 기판을 형성한다.
이와같이, 다양한 박막트랜지스터(TFT)가 형성된 어레이 기판은, 컬러필터 어레이 기판(21)과 스페이서를 그 사이에 두고 실란트에 의해 접착된다. 그리고 두 기판 사이에 액정을 주입하여 액정층(31)을 형성하고 액정주입구를 봉지함으로써 액정표시소자를 완성한다.
이때, 상기 컬러필터 어레이 기판에는 빛샘을 방지하기 위해 단위 화소영역 가장자리와 박막트랜지스터 상부에 블랙 매트릭스(22)를 형성하고, 상기 블랙 매트릭스가 형성되지 않은 개구부에는 R,G,B의 컬러필터층(23)을 형성한다.
그러나, 상기와 같은 종래의 액정표시소자 및 그 제조방법은 다음과 같은 문제점이 있다.
즉, 컬러필터 어레이 기판의 블랙 매트릭스는 액정분자의 제어가 불안정하여 원하지 않게 빛샘이 발생하는 영역을 차광하기 위해 형성하는 것으로, 통상적으로, 단위 화소영역의 가장자리와 박막트랜지스터 상부에 형성한다.
구체적으로, 게이트 배선 및 데이터 배선과 화소전극 사이의 이격된 공간에 빛샘이 발생하기 때문에 컬러필터 어레이 기판에 구비되는 블랙 매트릭스를 통해 상기 부분을 차광하고, 또한, 외부에서 조사된 빛이 보호막을 지나 반도체층에 영향을 주지 않도록 하기 위해서 박막트랜지스터 상부에 블랙 매트릭스를 구비하여 빛을 차단한다.
그러나, 블랙매트릭스를 형성하는 부분은 차광부가 되기 때문에 화상이 표시되는 개구부(도 1의 L)의 넓이가 상대적으로 작아져 소자의 개구율이 떨어지게 된다.
더욱이, 하부기판(TFT 어레이 기판)에서 발생하는 빛샘을 상부기판(컬러필터 어레이 기판)의 블랙 매트릭스로 차광하는 경우, 상부기판과 하부기판의 합착마진을 충분히 확보하여 블랙 매트릭스를 설계해야 하므로, 그만큼 블랙 매트릭스의 크기가 커져 소자의 개구율이 저하되는 문제점이 있었다.
한편, 비정질실리콘을 증착한 후 다결정실리콘으로 바로 결정화하는데, 상기 비정질실리콘이 기판 상에 처음으로 형성되는 층이고 패터닝없이 결정화가 이루어지기 때문에, 비정질실리콘을 결정화하는 과정에서 정확한 위치를 설정하기 위한 얼라인키가 없으므로 일반적으로 장비 자체에서 가능한 기본적인 얼라인을 통하여 결정화 공정을 진행하며, 따라서 그레인 바운더리(Grain boundary) 위치 제어가 용이하지 않은 문제가 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해서 안출된 것으로, 상부기판에 형성하였던 블랙 매트릭스를 하부기판(TFT 어레이 기판)에 형성함으로써 합착마진을 확보하기 위해서 면적을 넓힐 필요가 없으므로 소자의 개구율이 향상되고, 이처럼 TFT 어레이 기판에 블랙 매트릭스를 형성하는 경우, 블랙 매트릭스와 동시에 형성되는 얼라인키를 통해 액티브층 결정화시 그레인 바운더리의 위치를 정확하게 제어하고자 하는 액정표시소자 및 그 제조방법을 제공하는데 그 목적이 있다.
상기와 같은 목적을 달성하기 위한 본 발명의 액정표시소자는 제 1 기판 상에 형성된 블랙 매트릭스와, 상기 블랙 매트릭스와 동일층에 구비되어 결정화장비를 얼라인할 때 사용되는 얼라인키와, 상기 블랙 매트릭스를 포함한 전면에 형성된 버퍼층과, 상기 버퍼층 상에 형성되는 반도체층과, 상기 반도체층을 포함한 전면에 형성된 게이트 절연막과, 상기 반도체층 상부의 게이트 절연막 위에 형성된 게이트 전극 및 게이트 배선과, 상기 게이트 전극을 포함한 전면에 형성된 층간절연막과, 상기 층간절연막 상에서 상기 반도체층의 소스/드레인 영역에 콘택되는 소스/드레인 전극 및 상기 게이트 배선에 교차하는 데이터 배선과, 상기 소스/드레인 전극을 포함한 전면에 형성된 보호막과, 상기 보호막 상에서 드레인 전극에 연결되는 화소전극과, 상기 제 1 기판에 대향합착되고 컬러필터층이 구비되는 제 2 기판과, 상기 제 1 ,제 2 기판 사이에 구비되는 액정층을 포함하여 구성되는 것을 특징으로 한다.
상기 액정표시소자는 액티브 영역과 구동회로부 영역으로 구분되는데, 상기 액정표시소자가 CMOS 액정표시소자인 경우, 액티브 영역에는 화소 구동용 박막트랜지스터로서 고속 동작이 가능한 n형 TFT가 구비되고, 상기 구동회로부 영역에는 구동회로용 박막트랜지스터로서 고속 동작이 가능한 n형 TFT와 소비 전력이 우수한 p형 TFT가 구비된다.
또한, 본 발명의 다른 목적을 달성하기 위한 액정표시소자의 제조방법은 제 1 기판 상에 블랙 매트릭스 및 얼라인키를 동시에 형성하는 단계와, 상기 블랙 매 트릭스를 포함한 전면에 버퍼층을 형성하는 단계와, 상기 버퍼층 상에 비정질실리콘을 증착하는 단계와, 상기 얼라인키를 기준으로 결정화장비를 배치하여 상기 비정질실리콘을 결정화하는 단계와, 상기 비정질 실리콘을 패터닝하여 반도체층을 형성하는 단계와, 상기 반도체층을 포함한 전면에 게이트 절연막을 형성하는 단계와, 상기 반도체층 상부의 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와, 상기 게이트 전극을 마스크로 하여 상기 반도체층에 불순물을 도핑하는 단계와, 상기 게이트 전극을 포함한 전면에 층간 절연막을 형성하는 단계와, 상기 층간절연막 상에 상기 반도체층에 콘택하는 소스/드레인 전극을 형성하는 단계와, 상기 소스/드레인 전극을 포함한 전면에 보호막을 형성하는 단계와, 상기 보호막 상에 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계와, 상기 제 1 기판에 제 2 기판을 대향합착시키고 그 사이에 액정층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 한다.
이와같이, 본 발명에 의한 액정표시소자는 블랙 매트릭스를 하부기판에 형성하는 것에 의해 개구율을 향상시키고, 상기 블랙 매트릭스와 동시에 형성된 얼라인키를 이용하여 결정화 장비를 미세 얼라인한 후 비정질실리콘을 다결정실리콘으로 결정화함은 물론, 상기 다결정실리콘을 패터닝하여 반도체층으로 형성하는 경우에도 상기 얼라인키를 이용하여 패터닝 공정을 진행하는 것을 특징으로 한다.
이하, 첨부된 도면을 통해 본 발명에 의한 액정표시소자 및 그 제조방법을 살펴보면 다음과 같다. 이하에서는, CMOS 액정표시소자를 실시예로 하여 설명하기로 한다.
도 2는 본 발명에 의한 CMOS 액정표시소자의 단면도이고, 도 3a 내지 도 3g는 본 발명에 의한 CMOS 액정표시소자의 공정 단면도이며, 도 4는 본 발명에 의한 얼라인키의 위치를 나타낸 평면도이다.
본 발명에 의한 TFT 어레이 기판(111)의 액티브 영역에는, 도 2에 도시된 바와 같이, 단위 화소의 가장자리와 박막트랜지스터가 구비되는 영역의 빛샘을 차광하는 블랙 매트릭스(122)와, 상기 블랙 매트릭스를 포함한 전면에 형성되는 버퍼층(113)과, 서로 수직교차하여 복수개의 단위 화소를 정의하는 게이트 배선(도시하지 않음) 및 데이터 배선(도시하지 않음)과, 상기 두 배선의 교차지점에 배치되어 전압의 턴-온 또는 턴-오프를 제어하는 n형 TFT와, 콘택홀을 통해 상기 n형 TFT의 드레인 전극(115b)과 연결되어 액정에 신호전압을 걸어주는 화소전극(117)과, 상기 n형 TFT의 반도체층(114)으로부터 연장된 부분에 오버랩되어 스토리지 커패시터를 구성하는 스토리지 전극(112a)이 형성되고, 액티브 영역 외곽부에는 얼라인키가 상기 블랙 매트릭스와 동일층에 구비되어 반도체층의 결정화 및 패터닝 과정에서 사용된다.
이 때, 상기 n형 TFT는 n형 불순물이 도핑된 소스/드레인 영역과 채널층(114a)을 가지는 반도체층(114)과, 상기 반도체층(114)과 절연되어 상기 반도체층(114)의 채널층(114a) 상부에 오버랩되는 게이트 전극(112)과, 상기 게이트 전극(112)과 절연되어 콘택홀을 통해 상기 반도체층(114)의 소스/드레인 영역에 각각 콘택되는 소스/드레인 전극(115a,115b)으로 구성된다. 도시하지는 않았으나, p형 TFT는 p형 불순물이 도핑된 반도체층과, 게이트 전극과, 소스/드레인 전극을 포함 하여 구성된다.
이상에서, 게이트 배선, 게이트 전극(112), 스토리지 전극(112a)이 동일층에 구비되고, 데이터 배선, 소스/드레인 전극이 동일층에 구비되며, 상기 반도체층(114)과 게이트 전극(112) 사이의 전면에는 게이트 절연막(116)이 더 형성되고, 상기 게이트 전극(112)과 소스/드레인 전극(115a,115b) 사이의 전면에는 층간절연막(118)이 더 형성되며, 상기 소스/드레인 전극(115a,115b)과 화소전극(117) 사이의 전면에는 보호막(119)이 더 형성된다.
이러한 TFT 어레이 기판(111)에 대향하는 컬러필터 어레이 기판(121)에는 색상구현을 위한 R,G,B의 컬러필터층(123)이 형성되어 있고, 상기 TFT 어레이 기판(111)과 컬러필터 어레이 기판(121) 사이에는 액정층(131)이 형성되어 있다. 도시하지는 않았으나, 상기 컬러필터 어레이 기판의 컬러필터층 상에는 공통전극이 더 구비되어 화소전극과 함께 액정층의 구동을 제어하기 위한 전계를 형성한다.
즉, 본 발명에 의한 액정표시소자는 블랙 매트릭스를 컬러필터 어레이 기판이 아닌, TFT 어레이 기판에 형성하는 것을 특징으로 한다.
이와같이, 빛샘 방지를 위한 블랙 매트릭스를 하부기판에 형성함으로써 합착 마진을 고려할 필요가 없으므로 블랙 매트릭스의 면적을 줄일 수 있고, 그 결과 소자의 개구부를 넓힐 수 있다. 종래와 본 발명의 액정표시소자를 비교한 결과 L'만큼 개구부가 확보되었다.(도1 및 도 2 참고)
또한, 상기 블랙 매트릭스(122)과 동일층에 얼라인키(Align key)(도 4의 130)를 동시에 형성하여 구비할 수 있는데, 상기 얼라인키는 비정질 실리콘을 패터 닝할 때 사용하는 것으로, 상기 비정질 실리콘을 패터닝하여 반도체층으로 형성할 때 상기 얼라인키를 기준으로 하여 노광마스크를 얼라인시킨 후 노광, 현상 및 식각 과정을 수행하여 반도체층을 패터닝한다.
그리고, 상기 얼라인키는 반도체층을 결정화할 때에도 사용가능한데, 도 4에 도시된 바와 같이, 얼라인키(130)를 이용하여 결정화 장비에 장착되어 있는 CCD 카메라(150)를 이용한 얼라인키(130) 인식 기능을 통해 미세 얼라인한 후, 결정화를 진행한다. 그러면, 얼라인키를 기준으로 결정화 위치를 정확하게 찾을 수 있어, 그레인 바운더리(Grain boundary) 위치 제어가 가능하게 되며 이를 통해서 패널 전체의 채널층의 그레인 바운더리를 균일하게 제어할 수 있게 됨으로써 소자의 전기적 특성이 패널전체에 대해 균일해진다.
구체적으로, 상기의 CMOS 액정표시소자의 제조방법을 살펴보면 다음과 같다.
우선, 도 3a에 도시된 바와 같이, 절연기판(111) 상에 전도성 흑연 또는 광반사율이 적은 전도성 유기 고분자 수지나, 광의 간섭 작용을 이용하여 광반사율을 줄이기 위한 Cr 또는 Cr산화물(CrO)과 같은 금속재료를 증착하고 제 1 마스크를 사용한 포토식각기술로 패터닝하여 블랙 매트릭스(122) 및 얼라인키(도 4의 130)를 형성한다.
상기 얼라인키는 후공정에서 반도체층을 패터닝할 때와 반도체층을 결정화할 때, 패터닝하고자 하는 위치와 결정화하고자 하는 위치를 정확하고 미세하게 조절하기 위해 사용한다.
다음, 도 3b에 도시된 바와 같이, 상기 블랙 매트릭스 및 얼라인키를 포함한 상기 절연기판(111) 전면에 실리콘 산화물(SiO2)을 화학기상증착법등을 이용하여 버퍼층(113)을 형성한다. 이러한 버퍼층은 절연기판(111) 및 블랙 매트릭스(122)로부터 반도체층(114)으로 이물질이 확산됨을 방지하고, 블랙 매트릭스(122)에 대한 반도체층(114)의 접촉특성을 개선시키고 두 패턴을 서로 절연시키는 역할을 한다.
이후, 상기 버퍼층(113)을 포함한 전면에 비정질 실리콘(Amorphous Silicon;a-Si:H)을 SiH4 와 H2 혼합가스를 이용한 플라즈마 화학기상증착 방법으로 증착한 후, 결정화 장비에 장착되어 있는 CCD 카메라를 이용한 얼라인키 인식 기능을 통해 결정화장비를 미세 얼라인한 후, 상기 반도체층에 레이저 빔을 조사하거나 열처리하여 급속히 용융 및 응고시킴으로써 비정질실리콘인 반도체층을 다결정 실리콘으로 결정화한다.(도 4참고)
계속해서, 상기 얼라인키를 이용하여 제 2 마스크를 배치한 후 포토식각기술로 패터닝하여 n형 TFT의 반도체층(114) 및 p형 TFT의 반도체층(도시하지 않음)을 형성한다. 이때, n형 TFT의 반도체층은 스토리지 커패시터 영역에까지 연장형성되어 스토리지 커패시터 하부전극 역할을 하게 된다.
다음, 상기 반도체층 위에 포토레지스트(도면에는 도시하지 않음)를 도포하고 제 3 마스크를 이용한 포토식각기술로 패터닝하여 스토리지 커패시터 영역의 반도체층(114)만 오픈시키고 나머지영역의 포토레지스트는 남겨둔다. 이후, 기판 전면에 스토리지 도핑(Storage Doping)을 수행하여 스토리지 커패시터 영역의 반도체층(114)에 불순물을 도핑한다.
다음, 도 3c에 도시된 바와 같이, 상기 반도체층(114)을 포함한 전면에 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)등의 무기 절연물질을 플라즈마 강화형 화학 증기 증착 방법으로 증착하여 게이트 절연막(116)을 형성한다.
그 후, 상기 게이트 절연막(116) 상부에 저저항 금속층 일예로, 구리(Cu), 알루미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등을 증착하고, 제 4 마스크를 사용한 포토식각기술로 패터닝하여 게이트 배선(도시하지 않음), 게이트 전극(112) 및 스토리지 전극(112a)을 형성한다.
상기 게이트 전극은 n형 TFT 및 p형 TFT의 게이트 전극을 포함하고, 후공정을 통해 형성될 반도체층의 채널층에 상응하는 위치에 형성하며, 상기 게이트 배선과 일체형으로 연결되어 주사신호를 전달받는다. 그리고, 상기 스토리지 전극(112a)은 스토리지 도핑된 부분에 오버랩되도록 형성하여, 스토리지 도핑된 반도체층(114)과 그 위에 적층된 게이트 절연막(116)과 함께 스토리지 커패시터를 구성한다.
계속하여, 상기 게이트 전극(112) 및 스토리지 전극(112a)을 마스크로 하여 절연기판(111) 전면에 저농도의 n형 불순물 이온을 도핑하여, 상기 게이트 전극(112) 양측에 LDD(Lightly Doped Drain) 도핑층(도시하지 않음)을 형성한다. 이 때, n형 불순물이 도핑이 되지 않은 영역이 채널층(114a)이 된다. n-도핑층인 LDD도핑층은 게이트 전극에 인접한 n+도핑층인 소스/드레인 영역 내측에 형성되어, 접합부위에 걸리는 전기장을 감소시켜 오프 전류를 줄이는 역할을 한다.
그 후, 상기 게이트 전극(112)을 포함한 전면에 포토레지스트를 도포한 후, 제 5 마스크를 이용한 포토식각기술로, p형 TFT 영역 및 스토리지 영역을 완전히 블로킹하고 n형 TFT영역의 반도체층(114)이 노출되도록 패터닝한 다음, 절연기판(111) 전면에 인(P) 등을 이용하여 고농도의 n형 불순물 이온을 도핑하여 n형 TFT영역의 반도체층(14)에 소스/드레인 영역을 형성하고 이를 활성화시킨다. 이때, 상기 포토레지스트로 LDD도핑층을 블로킹하여 n형 불순물을 도핑한다.
이어서, 상기 포토레지스트를 스트립핑하고, 도 3d에 도시된 바와 같이, 상기 게이트 전극(112)을 포함한 전면에 새로운 포토레지스트(160)를 도포한 후, 제 6 마스크를 이용한 포토식각기술로, n형 TFT영역과 스토리지 영역을 완전히 블로킹하고 p형 TFT영역의 제 2 반도체층이 노출되도록 패터닝한 다음, 절연기판(111) 전면에 붕소(B) 등을 이용하여 고농도의 p형 불순물 이온을 도핑하여 p형 TFT영역의 반도체층(도시하지 않음)에 소스/드레인 영역을 형성하고 이를 활성화시킨다.
그 후, 상기 포토레지스트를 스트립핑하고, 도 3e에 도시된 바와 같이, 상기 게이트 전극(112)을 포함한 기판 전면에 실리콘 산화물 또는 실리콘 질화물 등의 절연물질을 PECVD 방법으로 증착하여 층간 절연막(118)을 형성한 후, 상기 층간절연막(118)을 포함한 전면에 감광특성을 가진 포토레지스트를 도포하고, 제 7 마스크를 이용한 포토식각기술로 상기 층간절연막(118)과 게이트 절연막(116)을 선택적으로 제거하여, n형 TFT 및 p형 TFT의 소스/드레인 영역이 노출되도록 콘택홀을 형성한다.
계속해서, 상기 콘택홀이 매립되도록 저저항 금속층 일예로, 구리(Cu), 알루 미늄(Al), 알루미늄 합금(AlNd), 몰리브덴(Mo), 크롬(Cr), 티타늄(Ti), 탄탈륨(Ta), 몰리브덴-텅스텐(MoW) 등을 증착하고, 제 8 마스크를 이용한 포토식각기술을 이용하여 상기 저저항 금속층을 패터닝하여 상기 반도체층(114)의 소스/드레인 영역에 각각 연결되는 소스/드레인 전극(115a,115b) 및 상기 소스전극과 일체형으로 형성되는 데이터 배선(도시하지 않음)을 형성한다. 상기 소스/드레인 전극은 n형 TFT 및 p형 TFT의 소스/드레인 전극을 포함한다.
이로써, 상기 n형 반도체층(114), 게이트 전극(112), 소스/드레인 전극(115a,115b)으로 구성되어 각 화소영역 또는 구동회로부에 형성되는 n형 TFT가 완성되고, 도시하지는 않았으나, p형 반도체층, 게이트 전극, 소스/드레인 전극으로 구성되어 구동회로부에 형성되는 p형 TFT가 완성되어, 결국, CMOS 박막트랜지스터가 완성된다.
이후, 도 3f에 도시된 바와 같이, 상기 소스/드레인 전극(115a,115b)을 포함한 전면에 실리콘 질화물 또는 실리콘 산화물 등의 무기절연물질을 증착하거나 또는 BCB(Benzocyclobutene)또는 아크릴계 물질과 같은 유기 절연물질을 도포하여 보호막(119)을 형성하고, 제 9 마스크를 이용한 포토식각기술로 상기 드레인 전극(115b)이 노출되도록 상기 보호막을 패터닝하여 콘택홀을 형성한다.
마지막으로, 상기 콘택홀을 통해 상기 드레인 전극(115b)에 콘택되도록 ITO 또는 IZO 등을 증착하고, 제 10 마스크를 이용한 포토식각기술로 패터닝하여 화소영역에 화소전극(117)을 형성한다.
상기에서와 같이 블랙 매트릭스를 CMOS-TFT 어레이 기판에 형성함으로써, 총 10번의 마스크를 사용하여 n형 TFT 및 p형 TFT를 포함하는 어레이 기판을 완성하게 된다.
이와같이, 다양한 박막트랜지스터(TFT)가 형성된 TFT 어레이 기판은 컬러필터층(123) 및 공통전극(도시하지 않음)이 형성된 컬러필터 어레이 기판(121)을 대향합착한 후, 상기 두 기판 사이에 액정층(131)을 형성하고 액정주입구를 밀봉함으로써 액정표시소자를 완성한다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
상기와 같은 본 발명의 액정표시소자 및 그 제조방법은 다음과 같은 효과가 있다.
즉, 상하부 기판의 합착마진으로 인해 블랙 매트릭스의 설계마진을 충분히 확보하였던 종래와 달리, 블랙 매트릭스를 TFT 어레이 기판에 형성함으로써 블랙 매트릭스의 설계마진을 축소할 수 있다. 따라서, 블랙 매트릭스에 의해 차광되는 영역이 작아지므로 소자의 개구부가 넓어진다.
또한, 비정질실리콘을 결정화하기 이전에, 블랙 매트릭스를 형성하는 공정에서 얼라인키를 동시에 형성함으로써, 상기 비정질실리콘층의 결정화시 상기 얼라인키를 통해 결정화장비를 원하는 위치에 정확하게 미세-얼라인한 후 결정화를 할 수 있게 된다. 따라서, 그레인 바운더리(Grain boundary) 위치 제어가 가능하게 되며 결국, 패널 전체에 대한 결정화가 균일하게 이루어져 소자의 전기적 특성이 균일해진다.

Claims (13)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 제 1 기판 상에 블랙 매트릭스 및 얼라인키를 동시에 형성하는 단계와,
    상기 블랙 매트릭스와 얼라인키를 포함한 상기 제 1 기판 전면에 버퍼층을 형성하는 단계와,
    상기 버퍼층 전면에 비정질 실리콘을 증착하는 단계와,
    상기 얼라인키를 인식할 수 있는 CCD 카메라가 장착된 결정화장비를 상기 비정질 실리콘 상에 위치시키고, 상기 CCD 카메라가 상기 얼라인키를 인식하여 상기 결정화장비를 정렬한 후, 상기 비정질 실리콘을 다결정 실리콘으로 결정화하는 단계와,
    상기 다결정 실리콘을 패터닝하여 반도체층을 형성하는 단계와,
    상기 반도체층을 포함한 전면에 게이트 절연막을 형성하는 단계와,
    상기 반도체층 상부의 상기 게이트 절연막 상에 게이트 전극을 형성하는 단계와,
    상기 게이트 전극을 마스크로 하여 상기 반도체층에 불순물을 도핑하는 단계와,
    상기 게이트 전극을 포함한 전면에 층간 절연막을 형성하는 단계와,
    상기 층간절연막 상에 상기 반도체층에 콘택하는 소스/드레인 전극을 형성하는 단계와,
    상기 소스/드레인 전극을 포함한 전면에 보호막을 형성하는 단계와,
    상기 보호막 상에 상기 드레인 전극과 연결되는 화소전극을 형성하는 단계와,
    상기 제 1 기판에 제 2 기판을 대향합착시키고 그 사이에 액정층을 형성하는 단계를 포함하여 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  8. 제 7 항에 있어서,
    상기 반도체층에 불순물을 도핑하는 단계는,
    제 1 반도체층에 n+불순물을 주입하는 단계와,
    상기 제 1 반도체층을 마스킹하고 제 2 반도체층에 p+불순물을 주입하는 단계로 이루어지는 것을 특징으로 하는 액정표시소자의 제조방법.
  9. 제 7 항에 있어서,
    상기 반도체층의 패터닝하는 단계에서, 상기 얼라인키를 기준으로 포토식각공정을 수행하는 것을 특징으로 하는 액정표시소자의 제조방법.
  10. 제 7 항에 있어서,
    상기 반도체층을 패터닝하는 단계 이후,
    상기 반도체층의 소정 부위에 대해 스토리지 도핑을 수행하는 단계를 더 포함함을 특징으로 하는 액정표시소자의 제조방법.
  11. 제 10 항에 있어서,
    상기 게이트 전극을 형성하는 단계에서,
    상기 스토리지 도핑된 반도체층 상부에 스토리지 전극을 더 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  12. 제 7 항에 있어서,
    상기 블랙 매트릭스는 상기 게이트 배선 및 데이터 배선의 하부와, 상기 반도체층, 게이트 전극, 소스/드레인 전극을 포함하여 구성되는 박막트랜지스터 하부에 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
  13. 제 7 항에 있어서,
    상기 얼라인키는 상기 제 1 기판의 액티브 영역 외곽부에 복수개 형성하는 것을 특징으로 하는 액정표시소자의 제조방법.
KR1020050094475A 2005-10-07 2005-10-07 액정표시소자 및 그 제조방법 KR101201313B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020050094475A KR101201313B1 (ko) 2005-10-07 2005-10-07 액정표시소자 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020050094475A KR101201313B1 (ko) 2005-10-07 2005-10-07 액정표시소자 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20070039299A KR20070039299A (ko) 2007-04-11
KR101201313B1 true KR101201313B1 (ko) 2012-11-14

Family

ID=38160193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020050094475A KR101201313B1 (ko) 2005-10-07 2005-10-07 액정표시소자 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR101201313B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101950824B1 (ko) * 2011-11-25 2019-02-22 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20200029081A (ko) 2018-09-07 2020-03-18 삼성디스플레이 주식회사 표시 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100194926B1 (ko) * 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법
KR100209623B1 (ko) * 1996-09-13 1999-07-15 구자홍 액정표시장치 및 그 제조방법
KR20010060519A (ko) * 1999-12-27 2001-07-07 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100194926B1 (ko) * 1996-05-11 1999-06-15 구자홍 구동회로 일체형 액정표시소자 및 제조방법
KR100209623B1 (ko) * 1996-09-13 1999-07-15 구자홍 액정표시장치 및 그 제조방법
KR20010060519A (ko) * 1999-12-27 2001-07-07 윤종용 액정 표시 장치용 박막 트랜지스터 기판 및 그의 제조 방법

Also Published As

Publication number Publication date
KR20070039299A (ko) 2007-04-11

Similar Documents

Publication Publication Date Title
JP4420462B2 (ja) 液晶表示装置及びその製造方法
US7632722B2 (en) Liquid crystal display device and method of fabricating the same
JP5128091B2 (ja) 表示装置及びその製造方法
US7612836B2 (en) Liquid crystal display device and fabrication method thereof
US20100133541A1 (en) Thin film transistor array substrate, its manufacturing method, and liquid crystal display device
US7595859B2 (en) Liquid crystal display device and method of fabricating the same
JP2010003910A (ja) 表示素子
US7344926B2 (en) Liquid crystal display device and method of manufacturing the same
EP1662300A1 (en) Active matrix display device and method for manufacturing the same
KR101569766B1 (ko) 박막 트랜지스터 표시판 및 그 제조 방법
KR101055188B1 (ko) Ｃｍｏｓ - ｔｆｔ 어레이 기판 및 그 제조방법
US20070254415A1 (en) Thin film transistor substrate, method of manufacturing the same and method of manufacturing liquid crystal display panel including the same
JP4781034B2 (ja) 液晶表示装置及びその製造方法
KR101211265B1 (ko) 액정표시장치용 어레이 기판 및 그 제조방법
KR101201313B1 (ko) 액정표시소자 및 그 제조방법
KR20060086176A (ko) 박막 트랜지스터 표시판, 이를 포함하는 액정 표시 장치및 그 제조 방법
KR20060127645A (ko) Ｃｍｏｓ-ｔｆｔ 어레이 기판 및 그 제조방법
KR20050046164A (ko) 박막 트랜지스터 어레이 기판 및 그 제조방법
KR100832885B1 (ko) 액정표시장치용 액정패널의 박막 트랜지스터 및 그의제조방법
KR100459211B1 (ko) 폴리실리콘 박막트랜지스터 및 그 제조방법 그리고, 이를적용한 액정표시소자의 제조방법
KR200255830Y1 (ko) 비오에이 구조 액정표시장치용 어레이 기판
KR100983592B1 (ko) Ｐｏｌｙ-ＴＦＴ 어레이 기판의 제조방법
KR20060010442A (ko) 폴리실리콘 박막트랜지스터 어레이 기판의 제조방법
KR20060133711A (ko) 액정 표시 장치용 박막 트랜지스터 기판 제조 방법
KR20050014209A (ko) 액정표시장치 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151028

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171016

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181015

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191015

Year of fee payment: 8