JP2010153432A - 縦型のバイポーラトランジスタとその製造方法 - Google Patents

縦型のバイポーラトランジスタとその製造方法 Download PDF

Info

Publication number
JP2010153432A
JP2010153432A JP2008327201A JP2008327201A JP2010153432A JP 2010153432 A JP2010153432 A JP 2010153432A JP 2008327201 A JP2008327201 A JP 2008327201A JP 2008327201 A JP2008327201 A JP 2008327201A JP 2010153432 A JP2010153432 A JP 2010153432A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
impurity diffusion
bipolar transistor
impurity
diffusion region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008327201A
Other languages
English (en)
Inventor
Sachiko Aoi
佐智子 青井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Central R&D Labs Inc
Original Assignee
Toyota Central R&D Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Central R&D Labs Inc filed Critical Toyota Central R&D Labs Inc
Priority to JP2008327201A priority Critical patent/JP2010153432A/ja
Publication of JP2010153432A publication Critical patent/JP2010153432A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234Bipolar junction transistors [BJT]
    • H01L29/66325Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333Vertical insulated gate bipolar transistors
    • H01L29/66348Vertical insulated gate bipolar transistors with a recessed gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623Buried supplementary region, e.g. buried guard ring
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • H01L29/7396Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/74Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/744Gate-turn-off devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Bipolar Transistors (AREA)
  • Thyristors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 ダイシングラインに沿って深部に至る深い不純物拡散領域を形成することによって必要な耐圧を確保する技術において、深い不純物拡散領域8を短時間の熱処理で製造可能な技術を提供する。
【解決手段】半導体基板4に不純物拡散領域を形成する際に、注入エネルギーを変えながら複数回に亘って不純物を注入する工程と、その後に半導体基板4を熱処理する工程を備えている。複数の深さL1〜L5に不純物を注入しておいてから熱処理をするので、深い不純物拡散領域8を短時間の熱処理で形成することができる。このバイポーラトランジスタ2の場合、複数の深さL1〜L5において不純物濃度のピークが観測される。
【選択図】 図1

Description

本発明は、半導体基板の表面にエミッタ電極を形成し、半導体基板の裏面にコレクタ電極を形成した縦型のバイポーラトランジスタに関する。例えば、縦型のIGBT、縦型のサイリスタ、あるいは縦型のGTO等に関する。
バイポーラトランジスタは、ゲート電極にオン電圧を印加しない限り、エミッタ・コレクタ間に順方向の高電圧が印加されても絶縁状態を維持する能力が求められる(順方向耐圧)。またバイポーラトランジスタのターンオフ時等にエミッタ・コレクタ間に逆方向の電圧が印加されることがあることから逆方向の高電圧が印加されても絶縁状態を維持する能力が求められる(逆方向耐圧)。
バイポーラトランジスタは、半導体基板をダイシングしてチップに分割して製造する。縦型のバイポーラトランジスタの場合、半導体基板の裏面全体に不純物拡散層を形成することが普通である。このために、半導体基板をダイシングして縦型のバイポーラトランジスタを製造すると、不純物拡散層とそれ以外の半導体領域の境界に位置しているpn接合界面がチップ側面(ダイシング面)に露出する。pn接合界面がチップ側面に露出すると逆方向耐圧が低下する。
特許文献1に、ダイシングラインに沿って不純物拡散層を形成し、その後にダイシングする技術が開示されている。この技術によると、チップ側面の全域に不純物拡散層が露出することになり、pn接合界面がチップ側面に露出することを防止できる。この技術によると、逆方向耐圧が必要とされる場合に、空乏層がチップ側面に到達することを防止できる。空乏層がチップ側面に到達することを防止できれば、チップ側面で絶縁が破られることを防止できる。ダイシングラインに沿って不純物拡散層を形成すると、高い順方向耐圧と高い逆方向耐圧を実現することができる。
特開2005−191160号公報
ダイシングラインに沿って不純物拡散層を形成することによって耐圧を確保する技術では、半導体基板の表面から深部に至る深い不純物拡散層を形成する必要がある(後記するように、深さ方向に不連続的に不純物拡散層が形成されていてもよいが、不純物拡散層が深部にまで達している必要がある)。不純物拡散層が浅ければ、それよりも深部のチップ側面に空乏層が到達し、その近傍で絶縁が破れやすいからである。
特許文献1の技術では、半導体基板の表面から不純物を拡散する。半導体基板の深部に至る深い不純物拡散層を形成するためには、長時間の熱処理を必要とする。特許文献1の場合、深さ120μmまで拡散するのに80〜100時間の熱処理を必要とし、深さ180μmまで拡散するのに240時間の熱処理を必要とする(段落0009参照)。
熱処理に要する時間は、半導体装置の製造コストに直結する。従って、より短時間の熱処理ですむ技術が必要とされている。
本発明では、ダイシングラインに沿って深部に至る深い不純物拡散領域を形成することによって必要な耐圧を確保する技術において、半導体基板の深部に至る深い不純物拡散領域を形成するのに必要な熱処理時間を短縮化できる技術を提供する。
本発明は、半導体基板の表面にエミッタ電極を形成するとともに半導体基板の裏面にコレクタ電極を形成した縦型のバイポーラトランジスタに関する。本発明のバイポーラトランジスタは、半導体基板を平面視したときに、バイポーラトランジスタとして機能する半導体構造が形成されている範囲よりも外側であり、ダイシングしてチップに分割したチップ側面よりも内側である範囲の半導体基板に、不順物拡散領域が形成されている。
本発明の製造方法は、半導体基板に不純物拡散領域を形成する際に、注入エネルギーを変えながら複数回に亘って不純物を注入する工程と、その後に半導体基板を熱処理する工程を備えている。
この製造方法では、複数の深さに不純物を注入しておいてから熱処理をする。深部に注入した不純物を拡散することから、深部に至る深い不純物拡散領域を短時間の熱処理で形成することができる。短時間の熱処理で形成できることから、縦型バイポーラトランジスタの製造コストを低減することができる。
本発明の縦型バイポーラトランジスタは、不純物拡散領域の不純物濃度を半導体基板の深さ方向に観測すると、複数の深さにおいて不純物濃度のピークが観測されるという特徴を備えている。
特許文献1のバイポーラトランジスタの場合、半導体基板の表面から不純物を拡散して不純物拡散領域を形成するので、不純物拡散領域の不純物濃度を半導体基板の深さ方向に観測すると、半導体基板の表面近傍において最大濃度を持ち、深くなるにつれて不純物濃度が一様に減少する。すなわち、深さ方向に沿った濃度プロファイルを観測すると、表面近傍に1個のピークを備えている。この濃度プロファイルの不純物拡散層を形成するためには長時間の熱処理を必要とし、製造コストがアップする。
本発明のバイポーラトランジスタの場合、複数の深さにおいて不純物濃度のピークが観測される。この濃度プロファイルは、複数の深さに不純物を注入してから熱処理することで得られる。複数の深さに不純物を注入してから熱処理する方式で製造できることから、半導体基板の深部に達している深い不純物拡散領域を短時間の熱処理で形成することができる。本発明のバイポーラトランジスタは、短時間の熱処理で製造することができ、安価に製造することができる。
半導体基板を平面視したときに、バイポーラトランジスタとして機能する半導体構造が形成されている範囲よりも外側であり、ダイシングしてチップに分割したチップ側面よりも内側である範囲に、半導体基板の表面から深さ方向に伸びるトレンチが形成されており、最も浅い深さに不純物濃度のピークを持つ不純物拡散層が、トレンチの底面近傍の深さに不純物濃度のピークを持つ構造としてもよい。
トレンチを形成すると、トレンチの底面に小さな注入エネルギーで不純物を注入することができる。トレンチの底面近傍に不純物濃度のピークを持つ不純物拡散層を小さな注入エネルギーで製造することができる。小さな注入エネルギーですむことから、半導体基板の表面側に近い深さに不純物拡散層を形成する際に、半導体基板の表面側から不純物を注入することができる。
トレンチを形成すると、トレンチ内に不純物を含む物質を充填して熱処理することによって、トレンチの底面近傍に不純物濃度のピークを持つ不純物拡散層を形成することもできる。不純物の注入工程を省略することもできる。
トレンチを形成しない場合、トレンチの底面に対応する深さに不純物濃度のピークを持つ不純物拡散層を形成する場合、トレンチの深さに等しい距離を不純物が透過するだけの高い注入エネルギーで不純物を半導体基板の表面側から注入する必要がある。この場合、半導体素子を形成する領域に損傷が発生しやすい。したがって不純物を半導体基板の裏面側から注入する必要が生じる。半導体基板の裏面側からトレンチの底面に対応する深さに不純物を注入する場合、非常に高い注入エネルギーを必要とする。
半導体基板の表面にトレンチを形成し、トレンチの底面を利用して不純物拡散層を形成すると、不純物の注入に要する最高エネルギーを低減することができ、小型の注入装置で製造することが可能となる。
不純物拡散領域が、チップ側面に露出していてもよいし、チップ側面に露出していなくてもよい。不純物拡散領域内でダイシングすれば、不純物拡散領域がチップ側面に露出する。隣接する不純物拡散領域の間隔内でダイシングすれば、不純物拡散領域がチップ側面に露出しない。
不純物拡散領域を深さ方向に観測したときに、異なる深さに不純物濃度のピークを持つ不純物拡散層が深さ方向に不連続であってもよいし、連続していてもよい。前者の場合でも、隣接する不純物拡散層同士の間隔が一定距離以内に管理されていれば、空乏層がチップ側面に到達するのを阻止できる。隣接する不純物拡散層同士が不連続であっても、チップ側面で絶縁が破られる現象が抑制される。深さを異にする2つの不純物拡散層が深さ方向に不連続であっても、その不連続距離が適切に管理されていれば、チップ側面の近傍に位置する不純物拡散領域によって耐圧を向上させる効果が得られる。深さを異にする2つの不純物拡散層が深さ方向に不連続である構造は、より短時間の熱処理で製造することができる。
深さを異にする2つの不純物拡散層の間に存在する領域の不純物濃度が半導体基板の不純物濃度に等しくてもよいが、それよりも濃くてもよい。すなわち、深さを異にする2つの不純物拡散層(この場合は半導体基板と反対導電型を有する)の間に、半導体基板と同一導電型の不純物を注入して拡散した層を形成してもよい。この場合、高い耐圧が必要とされるときに、半導体基板と同一導電型の不純物高濃度層によって、空乏層がチップ側面に到達することを確実に防止できる。不純物拡散層によって耐圧を向上させる効果が顕著に得られる。
不純物拡散層を深さ方向に観測したときに、異なる深さに不純物濃度のピークを持つ不純物拡散層が深さ方向に連続していると、半導体基板を深さ方向に観測したときに、同一導電型の不純物拡散層が連続して観測される。この場合でも、チップ側面で絶縁が破られる現象が抑制される。深さを異にする2つの不純物拡散層が深さ方向に連続していると、チップ側面の近傍に位置する不純物拡散層によって耐圧を向上させる効果が確実に得られる。
請求項1の製造方法によると、高い順方向耐圧と高い逆方向耐圧を持つ縦型のバイポーラトランジスタを短時間で安価に製造することができる。
請求項2の縦型のバイポーラトランジスタは、チップ側面またはその内側に不純物拡散領域が形成されているために、高い耐圧が必要とされるときに(順方向耐圧と逆方向耐圧のいずれであっても)、空乏層がチップ側面に到達することを防止できる。不純物拡散領域によって耐圧を向上させる効果が得られる。請求項2のバイポーラトランジスタは、複数の深さに不純物を注入してから短時間の熱処理を実施することで製造することができ、安価に製造することができる。
請求項3のバイポーラトランジスタは、トレンチの底面近傍に不純物濃度のピークを持つ不純物拡散層を小さな注入エネルギーで製造することができる。小型の注入装置で、本発明の不純物拡散層を製造することができる。
請求項4のバイポーラトランジスタによると、耐圧に優れた縦型のバイポーラトランジスタをより安価に製造することができる。
請求項5のバイポーラトランジスタによると、耐圧に優れた縦型のバイポーラトランジスタが確実に得られる。
本明細書で開示される技術の特徴を以下に整理しておく。
(1)不純物拡散領域は、チップ側面に露出していてもよいし露出していなくてもよい。
(2)チップ側面は、絶縁物質で被覆されていてもよいし被覆されていなくてもよい。
(3)深さを異にする不純物拡散層が、深さ方向に連続していてもよいし深さ方向に不連続であってもよい。
(4)半導体基板の裏面に形成されているコレクタ領域と、バイポーラトランジスタのチップ側面の近傍に形成されている不純物拡散領域は、同一導電型であってもよいし反対導電型であってもよい。
同一導電型である場合、不純物拡散領域の不純物濃度が半導体基板の不純物濃度よりも濃く、チップ側面に向けて伸びる空乏層が不純物拡散領域内で停止する。
反対導電型の場合、エミッタ・コレクタ間に高い逆方向電圧がかかった際に、不純物拡散領域から半導体基板に向けて空乏層を広げる。
いずれであっても、チップ側面に空乏層が到達するのを不純物拡散領域によって阻止する。
(5)コレクタ領域と不純物拡散領域は同一導電型であり、両者が導通していることが好ましい。この場合、特に高い逆方向耐圧を実現する。
(6)半導体基板の表面から深さ方向に伸びるトレンチに導電体が充填されており、その導電体が、トレンチの底面に対応する深さに不純物濃度のピークをもつ不純物拡散層と導通している。この場合、トレンチに充填されている導電体によって空乏層がチップ側面に向けて伸びることが抑制される。
(7)チップ側面と半導体基板表面が、斜交している。不純物拡散領域とベベル効果の両者によって、空乏層がチップ側面に向けて伸びることが抑制される。
(実施例1)
本発明を縦型のIGBTに適用した実施例1を図1を参照して説明する。実施例1のIGBT2は、半導体基板4の表面に形成されているエミッタ電極30と、半導体基板4の裏面に形成されているコレクタ電極14を備えている。エミッタ電極30とコレクタ電極14が半導体基板4の表裏に分かれて形成されており、縦型である。
半導体基板4を平面視するとほぼ矩形状であり、中心範囲AにはIGBTとして機能する半導体構造が形成されており、中心範囲Aを一巡する周辺範囲Bには周辺耐圧を確保する半導体構造が形成されており、周辺範囲Bをさらに一巡する外周範囲Cには不純物拡散領域8が形成されている。不純物拡散領域8は、チップ側面4aに露出している。
中心範囲Aには、トレンチゲート電極24を利用する縦型のIGBT構造が形成されている。半導体基板4の裏面にコレクタ電極14が形成されている。半導体基板4内には、裏面から順に、p型のコレクタ領域12、n型のバッファ領域10、n型のドリフト領域34、p型のベース領域32、n型のエミッタ領域20、p型のベースコンタクト領域28が形成されている。また半導体基板4の表面からベース領域32を貫通してドリフト領域34に達するトレンチ21が形成されており、トレンチ21内にトレンチゲート電極24が充填されている。参照番号22,26は、絶縁膜である。エミッタ領域20は、絶縁膜22を挟んでトレンチゲート電極24に向かい合う位置に形成されている。ベースコンタクト領域28は、一対のエミッタ領域20の間隔において半導体基板4の表面に露出している。半導体基板4の表面にはエミッタ電極30が形成されている。エミッタ電極30は、エミッタ領域20とベースコンタクト領域28に導通している。トレンチゲート電極24は絶縁膜26によってエミッタ電極30から絶縁されている。トレンチゲート電極24は、図示しない断面において半導体基板4の表面に露出し、エミッタ電極30とは異なる電圧を印加可能となっている。
縦型のIGBTは、コレクタ電極14を正電圧に接続し、エミッタ電極30を接地し、トレンチゲート電極24に印加する電圧をオン電圧とオフ電圧の間で切換える。トレンチゲート電極24にオン電圧を印加すると、絶縁膜22を挟んでトレンチゲート電極24に向かい合う位置のベース領域32に反転層が形成され、コレクタ電極14からエミッタ電極30に電流が流れる。ドリフト領域34に伝導度変調現象が生じることから、ドリフト領域34の不純物濃度が薄くても、オン電圧は低い。
トレンチゲート電極24にオフ電圧を印加すると(オン電圧を印加するのをやめると)、ペース領域32とドリフト領域34の界面から、ペース領域32とドリフト領域34の双方に向けて空乏層が広がる。その空乏層が広く広がるほど、高い順方向耐圧が得られる。
周辺範囲Bには、p型のフィールドリング18が形成されている。フィールドリング18は、ペース領域32とドリフト領域34の界面からドリフト領域34に向けて広がる空乏層をチップ側面4aに向けて広げることによって、中心範囲Aの周囲に電界集中部位が形成されるのを防止する。
耐圧を高めるために、空乏層をチップ側面4aに向けて広げることは有効であるが、空乏層がチップ側面4aにまで達すると、チップ側面4aに沿って電流が流れてしまう。そこで本実施例では外周範囲Cに不純物拡散領域8を形成している。不純物拡散領域8は、縦型のバイポーラトランジスタが形成されている中心範囲Aの外側であり、半導体基板4をダイシングしたチップ側面4aよりも内側の範囲に形成されている。本実施例では周辺範囲Bが設けられているので、周辺範囲Bの外側であり、チップ側面4aよりも内側の範囲にp型の不純物拡散領域8が形成されている。
不純物拡散領域8は、深さが異なる複数の不純物拡散層8a〜8eで構成されている。不純物拡散層8aは、半導体基板4の表面に対応する深さL1において不純物濃度のピークを備えている。不純物拡散層8bは、それよりも深部に位置する深さL2において不純物濃度のピークを備えている。不純物拡散層8cは、さらに深部に位置する深さL3において不純物濃度のピークを備えている。不純物拡散層8dは、さらに深部に位置する深さL4において不純物濃度のピークを備えている。不純物拡散層8eは、半導体基板4の裏面に近い深さL5において不純物濃度のピークを備えている。不純物拡散層8eは、半導体基板4の裏面に露出し、コレクタ領域に12に導通している。不純物拡散層8aは、半導体基板4の表面に露出している。不純物拡散層8a〜8eは、相互に導通しており、全体として不純物拡散領域8を形成している。不純物拡散領域8は、外周領域Cに沿ってチュップの周囲を一巡しており、半導体基板4の表面から裏面に達している。不純物拡散領域8は、コレクタ領域12と同電位に維持される。
D―D線に沿って不純物濃度を観測すると、すなわち、不順物拡散領域8が形成されている外周範囲Cにおいて、半導体基板4の不純物濃度を半導体基板の深さ方向に観測すると、複数の深さにおいて不純物濃度のピークが観測される。すなわち、前記した深さL1,L2,L3,L4,L5の各々において、不純物濃度がピークとなっている。
不純物拡散領域8は、下記の方法で製造することができる。
1)半導体基板4の裏面側にステンシルマスクを配置する。そのステンシルマスクは、高速で移動するp型不純物(この場合にはボロン)を遮蔽する材質でできており、外周範囲Cに対応する開口を備えている。
2)そのステンシルマスク越しに、半導体基板4の裏面に向けて、ボロンを注入する。
2a)最初に、半導体基板の裏面から進行して図1のL1のレベルで停止する注入エネルギーでボロンを注入する。
2b)次に、半導体基板の裏面から進行して図1のL2のレベルで停止する注入エネルギーでボロンを注入する。2aでの注入エネルギーよりは低い注入エネルギーとする。
2c)次に、半導体基板の裏面から進行して図1のL3のレベルで停止する注入エネルギーでボロンを注入する。2bでの注入エネルギーよりは低い注入エネルギーとする。
2d)次に、半導体基板の裏面から進行して図1のL4のレベルで停止する注入エネルギーでボロンを注入する。2cでの注入エネルギーよりは低い注入エネルギーとする。
2e)次に、半導体基板の裏面から進行して図1のL5のレベルで停止する注入エネルギーでボロンを注入する。2dでの注入エネルギーよりは低い注入エネルギーとする。
3)次に、半導体基板4を熱処理する。
上記の方法によると、短時間の熱処理時間で、相互に導通した不純物拡散層8a〜8eを製造することができる。
例えば、半導体基板4の厚みが180μmの場合、特許文献1のように半導体基板の表面から不純物を拡散させる方法によると、裏面にまで拡散するのに240時間の熱処理を必要とする。これに対して、本方法によると、L1のレベルを半導体基板の表面に置き、L2のレベルを半導体基板の表面から40μmの深さに置き、L3のレベルを半導体基板の表面から80μmの深さに置き、L4のレベルを半導体基板の表面から120μmの深さに置き、L5のレベルを半導体基板の表面から160μmの深さに置くことができ、その場合には、不純物(ボロン)が20μmだけ拡散すれば、不純物拡散層8a〜8eが相互に導通し、半導体基板4の表面から裏面に至る拡散領域8を形成することができる。180μm拡散させるのに240時間が必要なのに対し、20μm拡散させるには4時間ですむ。本方法によると、拡散領域を形成するのに必要な熱処理時間を大幅に短縮化できる。
熱処理時間をさらに短縮するためには、半導体拡散領域8を構成する半導体拡散層の層数を増大させればよい。層数を増大すれば必要な拡散距離がさらに短くなる。
本実施例の方法によると、熱処理時間は短時間ですむ反面、異なる深さに不純物を注入する必要がある。不純物注入装置を複数回運転するのに必要なコストに比して、熱処理時間を短縮化することによって減少できるコストの方がはるかに大きい。本方法によると、トータルな製造コストを低減することができる。
本実施例の製造方法によると、注入範囲を限定して半導体基板の深部に不純物を注入する必要がある。ステンシルマスクを利用すると、高いエネルギーを持っている不純物イオンを遮蔽することができ、注入範囲を限定して半導体基板の深部に不純物を注入することができる。
図1のバイポーラトランジスタの場合、ゲートオフ時に、コレクタ電極14に正の高電圧が印加されると、ベース領域32とドリフト領域34のpn接合界面から、ベース領域32とドリフト領域34の双方に空乏層が伸びる。この空乏層が広く広がるほど高い順方向耐圧が得られるが、空乏層がチップ側面4aに到達してしまうと、チップ側面4aに沿って電流が流れてしまう。図1のバイポーラトランジスタの場合、フィールドリング18によって空乏層を広く広げる一方において、不純物拡散領域8によって空乏層がチップ側面4aに到達してしまうことを防止する。
図1のバイポーラトランジスタの場合、逆電圧が印加されると、すなわちコレクタ電極14よりも高い電圧がエミッタ電極30に印加されると、バッファ領域10とコレクタ領域12のpn接合界面から、バッファ領域10とコレクタ領域12の双方に空乏層が伸びる。この空乏層が広く広がるほど高い逆方向耐圧が得られるが、空乏層がチップ側面4aに到達してしまうと、チップ側面4aに沿って電流が流れてしまう。図1のバイポーラトランジスタの場合、不純物拡散領域8によって空乏層がチップ側面4aに到達してしまうことを防止する。
実施例1では、中心範囲AにIGBTが形成されているが、本発明の不純物拡散領域8によって耐圧が向上する効果は、IGBTに限られない。中心範囲AにサイリスタまたはGTOが形成されている場合にも、不純物拡散領域8によって耐圧が向上する効果が得られる。
実施例1では、不純物拡散領域8がチップ側面に露出しているが、露出していなくてもよい。
(実施例2)
図2は、実施例2の縦型バイポーラトランジスタを示す。中心範囲Aと周辺範囲Bの断面は実施例1と同一なので、図示を省略する。また実施例1と同一部材には同一番号を付して重複説明を省略する。以下では、実施例1との相違点のみを説明する。実施例3以降も同じである。
実施例2の不純物拡散領域48は、5層の不純物拡散層48a〜48eで構成されている。不純物拡散領域48は、周辺範囲Bよりは外側に形成されているが、チップ側面4aよりは内側に形成されている。不純物拡散領域48はチップ側面4aに露出していない。
実施例1の縦型バイポーラトランジスタ2は、ダイシングラインに沿って不純物拡散領域8を形成するのに対し、実施例2の縦型バイポーラトランジスタ42は、ダイシングラインの内側に沿って不純物拡散領域48を形成し、隣接する不純物拡散領域48間の間隔をダイシングする。いずれであっても、順方向耐圧が必要とされるときと逆方向耐圧が必要とされるときの双方において、空乏層がチップ側面4aに達することを防止する。
(実施例3)
実施例3のバイポーラトランジスタ52の場合、6層の不純物拡散層58a〜58fで不純物拡散領域58が形成されている。深さ方向に隣接する不純物拡散層は必ずしも接触していない。
不純物拡散層の輪郭を正確に測定することは難しい。この場合、n型の半導体基板内にp型の不純物拡散層が形成されるので、n型不純物濃度よりもp型不順物濃度の方が高い範囲を不純物拡散層とすることができる。この定義に従って測定すると、深さ方向に隣接する不純物拡散層の間にn型の領域が観測されるのにもかかわらず(すなわち深さ方向に隣接する不純物拡散層は必ずしも接触していないにもかかわらず)、深さ方向に隣接する不純物拡散層の電位が同一に維持されることがある。深さ方向に隣接する不純物拡散層の間に存在するn型の領域の厚みを一定値以下に管理すると、深さ方向に隣接する不純物拡散層の電位が同一に維持される。この場合、深さ方向に隣接する2つの不純物拡散層から伸びる空乏層が連続する。空乏層がチップ側面4aにまで到達することを防止できる。不連続な不純物拡散領域58によって、順方向耐圧が必要とされるときと逆方向耐圧が必要とされるときの双方において、空乏層がチップ側面4aに達することを防止することができる。
(実施例4)
実施例4は、実施例3に対してn型の不純物拡散層66a〜66eを付加した構成を備えている。不純物拡散層66a〜66eでのn型不純物濃度は半導体基板4のn型不純物濃度よりも高い。この場合、p型の不純物拡散層68a〜68fとn型の不純物拡散層66a〜66eの双方によって、空乏層がチップ側面4aに達することを確実に防止することができる。
(実施例5)
実施例5では、実施例3の不純物拡散層58a、58bに代えて、トレンチ74に充填されている導体76を用いている。トレンチ74は、半導体基板4の表面から、不純物拡散層78cが不純物濃度のピークを持つ深さL3にまで伸びている。不純物拡散層78cはトレンチ内の導体76に導通している。この構造によっても、空乏層がチップ側面4aに達することを防止することができる。
図7は、実施例5の製造方法を説明している。最初に、半導体基板4の表面から深さ方向に伸びるトレンチ74を形成する。トレンチ74は、IGBT構造を実現するトレンチ21(図1参照)と同時に作成してもよい。トレンチ74は、深さL3にまで伸びている。
次に、半導体基板4の表面を熱酸化して絶縁膜75を形成する。
次に、選択的にエッチングしてトレンチ74の底面に形成された絶縁膜75を除去する(この状態が(A)に図示されている)。
次に、トレンチ74の底面に低い注入エネルギーでp型の不純物(この場合はボロン)を注入する。参照番号73は、トレンチ74の底面に不純物を注入する様子を示している。
次に、半導体基板4の裏面側に、ステンシルマスク77を配置する。ステンシルマスク77は、高速で移動するp型不純物(この場合にはボロン)を遮蔽する材質でできており、外周範囲Cに対応する範囲に開口77aが形成されている。
次に、ステンシルマスク77越しに半導体基板4の裏面に向けて、ボロンを注入する。最初は、半導体基板の裏面から進行して図7のL4のレベルで停止する注入エネルギーでボロンを注入する。矢印79dがその注入過程を模式的に示している。次に、半導体基板の裏面から進行して図7のL5のレベルで停止する注入エネルギーでボロンを注入する。矢印79eがその注入過程を模式的に示している。次に、半導体基板の裏面から進行して図7のL6のレベルで停止する注入エネルギーでボロンを注入する。矢印79fがその注入過程を模式的に示している。(この状態が(B)に図示されている)。ボロンの注入処理ごとに、ステンシルマスク77の水平方向の位置がずれてもよい。不純物拡散層の水平方向の位置は、それほどに厳密に管理する必要がないからである。
次に、半導体基板4を熱処理する。この熱処理では、レベルL3から拡散する不純物拡散層78cとレベルL4から拡散する不純物拡散層78dが実質的に導通し、レベルL4から拡散する不純物拡散層78dとレベルL5から拡散する不純物拡散層78eが実質的に導通し、レベルL5から拡散する不純物拡散層78eとレベルL6から拡散する不純物拡散層78fが実質的に導通するだけ拡散させればよい。拡散処理は短くてすみ、短時間の熱処理ですむ。
トレンチ74を利用しない場合、半導体基板の裏面側から図3のレベルL1にまで不純物が侵入するだけの高い注入エネルギーを必要とする。小型の注入装置しか利用できなければ、製造することができない。
トレンチ74を利用しないで注入エネルギーを下げようとすると、半導体基板の表面側から図3のレベルL3に不純物を注入することが考えられる。しかしながら、半導体基板の表面側から図3のレベルL3にまで不純物が侵入するエネルギーで注入すると、半導体素子を形成する領域に損傷が発生しやすい。実際には、採用することができない。従ってトレンチ74を利用しない場合、半導体基板の裏面側から図3のレベルL1にまで不純物が侵入するだけの高い注入エネルギーを必要とする。小型の注入装置しか利用できなければ、不純物拡散領域を製造することができない。
トレンチ74を利用すると、小型の注入装置しか利用できない条件でも、不純物拡散領域78を製造することができる。
(実施例6)
図6に示すように、チップ側面4bを半導体基板4の表面ないし裏面に対して斜めに交差させてもよい。図6の場合、チップ側面4bが表面に対して鈍角をなしているが、チップ側面が裏面に対して鈍角をなすようにしてもよい。
チップ側面4bが半導体基板4の表面ないし裏面に斜交していると、ベベル効果によって空乏層がチップ側面4bに到達しづらい。本発明の不純物拡散領域88と斜交するチップ側面4bを組み合わせて用いることも有効である。
チップ側面4bは、図6に示すように、絶縁膜89で被覆してもよいし、被覆しなくてもよい。
上記実施例では、本明細書で開示される技術を縦型IGBTに適用した例を説明した。しかしながら、本明細書で開示される技術は、その他の半導体装置、例えば、又は縦型サイリスタ、縦型のGTOにも適用することができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。
また、本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
実施例1の半導体装置2の要部断面を示す。 実施例2の半導体装置42の要部断面図を。 実施例3の半導体装置52の要部断面図を示す。 実施例4の半導体装置62の要部断面図を。 実施例5の半導体装置72の要部断面図を示す。 実施例6の半導体装置82の要部断面図を示す。 実施例5の半導体装置72の製造方法を示す。
符号の説明
4:半導体基板
4a,4b:チップ側面
8a〜8e、48a〜48e、58a〜58f、68a〜68f、78c〜78f、88a〜88d:不純物拡散層
8,48,58,68,78,88:不純物拡散領域
A:中心範囲
B:周辺範囲
C:外周範囲

Claims (5)

  1. 半導体基板の表面にエミッタ電極を形成するとともに半導体基板の裏面にコレクタ電極を形成した縦型のバイポーラトランジスタの製造方法であり、
    半導体基板の平面視において、バイポーラトランジスタとして機能する半導体構造を形成する範囲よりも外側であり、ダイシングしてチップに分割したときのチップ側面よりも内側である範囲の半導体基板に、注入エネルギーを変えながら複数回に亘って不純物を注入する工程と、
    その後に半導体基板を熱処理する工程を備えていることを特徴とする縦型のバイポーラトランジスタの製造方法。
  2. 半導体基板の表面にエミッタ電極を形成するとともに半導体基板の裏面にコレクタ電極を形成した縦型のバイポーラトランジスタであり、
    半導体基板の平面視において、バイポーラトランジスタとして機能する半導体構造が形成されている範囲よりも外側であり、ダイシングしてチップに分割したチップ側面よりも内側である範囲に、不順物拡散領域が形成されており、
    その不純物拡散領域の不純物濃度を半導体基板の深さ方向に観測すると、複数の深さにおいて不純物濃度のピークが観測されることを特徴とする縦型のバイポーラトランジスタ。
  3. 前記範囲において半導体基板の表面から深さ方向に伸びるトレンチが形成されており、最も浅い深さに不純物濃度のピークを持つ不純物拡散層が、トレンチの底面近傍の深さに不純物濃度のピークを持つことを特徴とする請求項2の縦型のパイポーラトランジスタ。
  4. 前記不純物拡散領域がチップ側面に露出していることを特徴とする請求項2または3の縦型のバイポーラトランジスタ。
  5. 前記範囲の半導体基板を深さ方向に観測すると、同一導電型の不純物拡散層が連続して観測されることを特徴とする請求項2から4のいずれか1項に記載の縦型のバイポーラトランジスタ。
JP2008327201A 2008-12-24 2008-12-24 縦型のバイポーラトランジスタとその製造方法 Pending JP2010153432A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008327201A JP2010153432A (ja) 2008-12-24 2008-12-24 縦型のバイポーラトランジスタとその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008327201A JP2010153432A (ja) 2008-12-24 2008-12-24 縦型のバイポーラトランジスタとその製造方法

Publications (1)

Publication Number Publication Date
JP2010153432A true JP2010153432A (ja) 2010-07-08

Family

ID=42572242

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008327201A Pending JP2010153432A (ja) 2008-12-24 2008-12-24 縦型のバイポーラトランジスタとその製造方法

Country Status (1)

Country Link
JP (1) JP2010153432A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065752A (ja) * 2011-09-20 2013-04-11 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP2020119922A (ja) * 2019-01-18 2020-08-06 トヨタ自動車株式会社 半導体装置
CN113451388A (zh) * 2020-03-24 2021-09-28 株式会社东芝 半导体装置
JP7488153B2 (ja) 2020-09-03 2024-05-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013065752A (ja) * 2011-09-20 2013-04-11 Fuji Electric Co Ltd 半導体装置及びその製造方法
JP2020119922A (ja) * 2019-01-18 2020-08-06 トヨタ自動車株式会社 半導体装置
CN113451388A (zh) * 2020-03-24 2021-09-28 株式会社东芝 半导体装置
JP2021153127A (ja) * 2020-03-24 2021-09-30 株式会社東芝 半導体装置
JP7263286B2 (ja) 2020-03-24 2023-04-24 株式会社東芝 半導体装置
JP7488153B2 (ja) 2020-09-03 2024-05-21 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Similar Documents

Publication Publication Date Title
JP6145066B2 (ja) 半導体素子構造を製造する方法
JP6332446B2 (ja) 半導体装置
US9024329B2 (en) Silicon carbide trench MOSFET having reduced on-resistance, increased dielectric withstand voltage, and reduced threshold voltage
JP6266975B2 (ja) 絶縁ゲート型半導体装置の製造方法及び絶縁ゲート型半導体装置
JP6679892B2 (ja) 半導体装置
CN104637821B (zh) 超级结器件的制造方法
JP2008103683A (ja) 省スペース型のエッジ構造を有する半導体素子
US20110220991A1 (en) Semiconductor device
JP2015126086A (ja) 半導体装置及び半導体装置の製造方法
JP2011124464A (ja) 半導体装置及びその製造方法
US9006062B2 (en) Method of manufacturing a semiconductor device including an edge area
JP4904625B2 (ja) 半導体装置
US11955540B2 (en) Semiconductor device and production method
JP2010219361A (ja) 半導体装置及びその製造方法
JPWO2016203545A1 (ja) 半導体装置の製造方法
TW200947564A (en) Semiconductor device and method of forming a semiconductor device
JP2018503268A (ja) 絶縁ゲートパワー半導体デバイスおよびそのデバイスの製造方法
JP5165995B2 (ja) 半導体装置及びその製造方法
JP2013021100A (ja) 半導体装置、及び、半導体装置の製造方法
JP2019514215A (ja) 絶縁ゲートパワー半導体デバイスおよびその製造方法
JP2010225833A (ja) 半導体装置
JP2004146679A (ja) バイポーラ型半導体装置とその製造方法
JP2010153432A (ja) 縦型のバイポーラトランジスタとその製造方法
JP6681238B2 (ja) 半導体装置および半導体装置の製造方法
US7602025B2 (en) High voltage semiconductor device and method of manufacture thereof