JP2010043898A - 配線基板、ic電気特性検査用配線基板、及び配線基板の製造方法 - Google Patents

配線基板、ic電気特性検査用配線基板、及び配線基板の製造方法 Download PDF

Info

Publication number
JP2010043898A
JP2010043898A JP2008206966A JP2008206966A JP2010043898A JP 2010043898 A JP2010043898 A JP 2010043898A JP 2008206966 A JP2008206966 A JP 2008206966A JP 2008206966 A JP2008206966 A JP 2008206966A JP 2010043898 A JP2010043898 A JP 2010043898A
Authority
JP
Japan
Prior art keywords
pad
wiring
wiring board
measurement
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008206966A
Other languages
English (en)
Other versions
JP5449719B2 (ja
Inventor
Junya Sanatsura
潤也 真面
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Niterra Co Ltd
Original Assignee
NGK Spark Plug Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Spark Plug Co Ltd filed Critical NGK Spark Plug Co Ltd
Priority to JP2008206966A priority Critical patent/JP5449719B2/ja
Publication of JP2010043898A publication Critical patent/JP2010043898A/ja
Application granted granted Critical
Publication of JP5449719B2 publication Critical patent/JP5449719B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

【課題】半導体ウエハ上に形成された複数の半導体素子の電気特性を同時に測定することが可能な、いわゆる電気特性測定用配線基板において、その抵抗値を、前記配線基板を破損させることなく、正確に測定する。
【解決手段】厚さ方向に貫通孔が形成されてなる絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにして形成されてなるビアパッドと、前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置された接続パッドと、前記ビアパッドと前記接続パッドとを電気的に接続する配線と、前記ビアパッドと前記接続パッドとの間に前記配線と電気的に接続するように前記配線の幅よりも大きな、抵抗値を測定するための測定用パッドとを具えるようにして配線基板を構成する。
【選択図】図4

Description

本発明は、配線基板、IC電気特性検査用配線基板、及び配線基板の製造方法に関する。
従来、シリコン等の半導体ウエハに形成した半導体チップや集積回路の検査用にはテスタが用いられてきた。このような回路検査においては、前記テスタに接続されたプローブカードなどの電気特性測定用配線基板のプロ―ブを、前記半導体チップや前記集積回路と接続することにより行われる(特許文献1)。
特開2006−98146号
一方、近年においては、半導体ウエハ上に形成された半導体素子毎ではなく、それら複数の半導体素子に対して同時にそれらの電気特性を測定することが望まれている。しかしながら、前記半導体ウエハは、最大で数十cmの大きさにも達するため、このような半導体ウエハ上に形成された複数の半導体素子の電気特性を同時に測定するに際しては、電気特性測定用配線基板の大きさも数十cmの大きさまで拡大しなければならない。
一方、上述のようにして複数の半導体素子の電気特性を、電気特性測定用配線基板を用いて同時に測定するに際しては、電気特性を予め設定していた範囲(電圧及び電流のレンジ)に収まるようにする必要がある。そのため、前記測定用配線基板の抵抗値、特に実際に測定に供する配線の抵抗値を所定の値となるように設定しなければならない。
上述のような測定用配線基板における配線の抵抗を測定するに際しては、測定プローブを前記測定用配線基板の前記配線に直接接触させて測定したり、前記配線と連続した接続パッドやビアパッドに接触したりして行う。
しかしながら、上記測定プローブを接続パッドやビアパッドに接触させてしまうと、その際の圧力によって前記接続パッドや前記ビアパッドが変形したり、窪みができたりして、上記測定用配線基板が不良品化してしまう場合がある。
例えば、前記接続パッドが変形してしまうと、プローブピンの接続精度が劣化してしまい、前記測定用配線基板と半導体ウエハとの電気的接触が不完全となり、前記半導体ウエハの電気的特性を高精度に測定できなくなってしまう場合がある。また、前記ビアパッドが変形してしまうと、上述した配線を含む前記測定用配線基板における全体の配線抵抗が変化して、同様に前記半導体ウエハの電気的特性を高精度に測定できなくなってしまうばかりか、断線によって前記測定用配線基板の機能不全を引き起こしてしまう場合がある。
また、上記測定プローブを配線に直接接触させて抵抗値の測定を行う場合は、前記抵抗値が前記測定プローブの、前記配線に対する接触状態に大きく影響されるようになる。例えば、前記配線の幅が小さくなった場合においては、前記測定プローブとの接触状態を良好に保つことが困難となることから、目的とする前記抵抗値を測定することが困難になる。
本発明は、半導体ウエハ上に形成された複数の半導体素子の電気特性を同時に測定することが可能な、いわゆる電気特性測定用配線基板において、その抵抗値を、前記配線基板を破損させることなく、正確に測定することを目的とする。
上記目的を達成すべく、本発明は、
厚さ方向に貫通孔が形成されてなる絶縁基板と、
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにして形成されてなるビアパッドと、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置された接続パッドと、
前記ビアパッドと前記接続パッドとを電気的に接続する配線と、
を具える配線基板において、
前記ビアパッドと前記接続パッドとの間に前記配線と電気的に接続するように前記配線の幅よりも大きな幅で、抵抗値を測定するための測定用パッド
を具えることを特徴とする、配線基板(第1の配線基板)に関する。
また、本発明は、
厚さ方向に貫通孔が形成されてなる絶縁基板を準備する工程と、
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにしてビアパッドを形成する工程と、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置するようにして接続パッドを形成する工程と、
前記ビアパッドと前記接続パッドとを電気的に接続する配線を形成する工程と、
前記ビアパッドと前記接続パッドとの間において、前記配線と電気的に接触するようにして配置され、前記配線の幅よりも大きな、抵抗値を測定するための測定用パッドを形成する工程と、
を具えることを特徴とする、配線基板の製造方法(第1の製造方法)に関する。
上記第1の配線基板及び第1の製造方法においては、従来の(測定用)配線基板を構成するビアパッド、接続パッド及び配線に加えて、別途、前記配線幅よりも大きな幅を有する抵抗値測定用のパッドを設けている。前記ビアパッドは、上記絶縁基板の両主面上に形成された配線あるいは配線と外部端子とを電気的に接続するものであって、その変形は、前記配線基板の全体の配線抵抗に大きな変化を与えてしまうばかりでなく、断線等を引き起こしてしまう場合がある。また、前記接続パッドはプローブピンを取り付けることにより、直接半導体ウエハの電気的特性評価に供するものであって、その変形は、前記特性評価に大きな変化を与えてしまう。
このように、上記ビアパッド及び接続パッドは、上記測定用の配線基板にとって極めて重要な構成要素であって、その変形は極力避けなければならない。
一方、上記抵抗値測定用のパッドは、上記配線基板において、その配線抵抗を測定するために、いわば付随的に設けられたパッドである。したがって、多少変形しても、配線基板全体の配線抵抗等には何らの影響も与えず、また、実際の半導体ウエハの電気特性評価に何らの影響を与えるものではない。したがって、前記抵抗値測定用パッドに対して測定プローブを接触させて前記配線基板の配線抵抗を測定することにより、上述したビアパッドの変形や接続パッドの変形に伴う問題を生ぜしめることなく、前記配線基板の前記配線抵抗を測定することができる。
本発明の一態様においては、前記測定用パッドと前記ビアパッドとの間に、前記測定用パッドと接触するようにして配置された抵抗体を具えることができる。
半導体ウエハ上に形成された複数の半導体素子の電気特性を、電気特性測定用配線基板
を用いて同時に測定するに際しては、電気特性を予め設定していた範囲(電圧及び電流のレンジ)に収まるようにする必要がある。そのため、前記測定用配線基板の抵抗値、特に実際に測定に供する配線の抵抗値を所定の値となるように設定しなければならない。そのために、前記配線の途中に抵抗体を介在させて、前記配線基板の配線抵抗が所望の値となるようにする場合がある。
このような場合において、本態様では、抵抗体と接触するようにして測定用パッドを設けているので、前記測定用パッドを介して前記抵抗体の抵抗値、しいては配線基板全体の配線抵抗を、ビアパッドの変形や接続パッドの変形に伴う問題を生ぜしめることなく、実施することができる。
また、本発明は、
厚さ方向に貫通孔が形成されてなる絶縁基板と、
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにして形成されてなるビアパッドと、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置される接続パッドと、
前記ビアパッドと前記接続パッドとを電気的に接続する配線と、
を具えることを特徴とする、配線基板であって、
前記接続パッドと抵抗値測定用パッドとが一体化されている、
ことを特徴とする配線基板(第2の配線基板)に関する。
さらに、本発明は、
厚さ方向に貫通孔が形成されてなる絶縁基板を準備する工程と、
前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにしてビアパッドを形成する工程と、
前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置するようにして、測定用領域が画定されてなる接続パッドを形成する工程と、
前記ビアパッドと前記接続パッドとを電気的に接続する配線を形成する工程と、
を具えることを特徴とする、配線基板の製造方法(第2の製造方法)に関する。
上記第2の配線基板及び第2の製造方法においては、接続パッドの一部を抵抗値測定用パッドとして用い、いわば接続パッドと抵抗値測定用パッドとを一体化させている。この抵抗値測定用パッドも、上記配線基板において、その配線抵抗を測定するために、いわば付随的に設けられたパッドである。
したがって、多少変形しても、配線基板全体の配線抵抗等には何らの影響も与えず、また、実際の半導体ウエハの電気特性評価に何らの影響を与えるものではない。したがって、前記抵抗値測定用パッドに対して測定プローブを接触させて前記配線基板の配線抵抗を測定することにより、上述したビアパッドの破損や接続パッドの変形に伴う問題を生ぜしめることなく、前記配線基板の前記配線抵抗を測定することができる。
また、前記抵抗値測定用パッドと前記ビアパッドとに測定プローブを接触させて配線抵抗を測定するので、前記ビアパッドと前記接続パッドとの間の配線全体の抵抗値をほぼ正確に測定することができる。
以上説明したように、本発明によれば、半導体ウエハ上に形成された複数の半導体素子の電気特性を同時に測定することが可能な、いわゆる電気特性測定用配線基板において、その抵抗値を、前記配線基板を破損させることなく、正確に測定することができる。
以下、本発明の詳細、並びにその他の特徴及び利点について説明する。
(第1の実施形態)
図1は、第1の実施形態における配線基板の概略構成を示す平面図であり、図2及び3は、図1に示す配線基板の領域Aの部分を拡大して示す断面図及び側面図である。また、図4〜6は、図1に示す配線基板の、一主面上に形成されたビアパッド、接続パッド及び配線の領域を拡大して示す構成図である。なお、図1〜6においては、本態様の特徴を明確にすべく、実際の構成とは異なる場合がある。また、特に図4〜6においては、本態様の特徴を明確にすべく、構成を簡略化して描いている。
図1〜3に示すように、本態様の配線基板10は、絶縁基板11と、この絶縁基板11の主面11A上に形成されたビアパッド12と、このビアパッド12と離隔して配置された接続パッド13と、ビアパッド12及び接続パッド13間を接続する配線14とを具えている。絶縁基板11には貫通孔11Bが形成され、ビアパッド12は貫通孔11Bの開口部を覆うようにして形成されている。また、ビアパッド12と接続パッド13との間には、配線14と電気的に接触するようにして抵抗値を測定するための測定用パッド15が形成されている。
なお、貫通孔11B内には図示しない層間接続体が形成されており、主面11Aと相対向する側の主面に形成された図示しない外部端子と電気的に接続されている。
測定用パッド15は本態様の特徴的構成要素であり、以下において詳述する。
なお、ビアパッド12の大きさと比較して接続パッド13の大きさは小さいので、接続パッド13は集積化して配置されている。
絶縁基板11は、アルミナ(Al)セラミックス、ムライト(3Al・2SiO)セラミックス、窒化アルミニウム(AlN)セラミックス、ガラスセラミックス等の各種セラミックスから構成することができる。セラミック基板を用いると、絶縁基板11に対して高い剛性を付与することができるので、後に半導体ウエハ(上に形成された複数の半導体素子)の電気特性を測定する際に、上記接続パッド13上に形成したプローブピンが絶縁基板11に沈み込んで接続不良となるのを防止することができる。また、セラミック基板とすることで、量産が容易となる。
但し、絶縁基板11は、上述したセラミック基板の他、四ふっ化エチレン樹脂(ポリテトラフルオロエチレン;PTFE)、四ふっ化エチレン・エチレン共重合樹脂(テトラフルオロエチレン−エチレン共重合樹脂;ETFE)、四ふっ化エチレン・パーフルオロアルコキシエチレン共重合樹脂(テトラフルオロエチレン−パーフルオロアルキルビニルエーテル共重合樹脂;PFA)等のフッ素樹脂よりなる基板、ガラスエポキシ樹脂よりなる基板、ポリイミド等の樹脂よりなる基板などでもよい。
なお、絶縁基板11の厚さは特に限定されるものではないが、0.1mm〜10.0mm程度である。
ビアパッド12、接続パッド13、配線14及び測定用パッド15は、薄膜形成法、印刷ペーストによるメタライズ法、金属箔をエッチングしてパターン化する方法、パターン状の金属箔を転写する方法、またはメッキ法等によって形成することができる。通常、ビアパッド12から測定用パッド15は同一の工程において形成する。
メッキ法の場合、例えばスパッタリング法等で、絶縁基板11の主面11Aに、厚さ0.1μm程度のTi/Cu膜を形成した後、レジストを形成し、Cu/Ni膜を電解メッキで形成した後、レジスト剥離及びメッキ膜の積層体を厚さ方向にエッチングしてリッジ形状とした後、得られたリッジ形状の積層体に対してNi/Au膜を電解メッキ(オーバーメッキ)して形成することができる。
なお、ビアパッド12、接続パッド13、配線14及び測定用パッド15の大きさ及び線幅は、上記レジストのパターン幅を制御することによって実施する。
次に、測定用パッド15について説明する。図4は、測定用パッド15の一配置例を示す構成図である。図4に示す例では、ビアパッド12及び接続パッド13間において1つの測定用パッド15が形成されている場合を示している。この測定用パッド15は、配線14の抵抗を測定するために設けられているものである。また、測定を容易にすべく、図から明らかなように、その径(幅)は配線14の線幅よりも大きくなるようにしている。なお、測定用パッド15の幅とは、測定用パッド15の、配線14の幅方向と略平行な導体部分の幅を意味する。
ビアパッド12と測定用パッド15との間で配線14の抵抗を測定する場合は、測定用パッド15をできるだけ接続パッド13に近接させて配置することにより、配線14の抵抗をより長い距離に亘って測定することができ、配線14自体の抵抗に近接した抵抗値を得ることができる。また、接続パッド13と測定用パッド15との間で配線14の抵抗を測定する場合は、測定用パッド15をできるだけビアパッド12に近接させて配置することにより、配線14の抵抗をより長い距離に亘って測定することができ、配線14自体の抵抗に近接した抵抗値を得ることができる。
なお、接続パッド13は、ビアパッド12と比較して一般的には狭小化されているため、図4に示すように、単一の測定用パッド15が設けられている場合は、ビアパッド12と測定用パッド15との間で配線14の抵抗を測定する。
ビアパッド12は、絶縁基板11の両主面上に形成された配線や外部端子等を電気的に接続するものであって、その変形は、配線基板10の全体の配線抵抗に大きな変化を与えてしまうばかりでなく、断線等を引き起こしてしまう場合がある。また、接続パッド13はプローブピンを取り付けることにより、直接半導体ウエハの電気的特性評価に供するものであって、その変形は、前記特性評価に大きな変化を与えてしまう。
このように、ビアパッド12及び接続パッド13は、上記測定用の配線基板10にとって極めて重要な構成要素であって、その変形は極力避けなければならない。
一方、測定用のパッド15は、配線基板10において、その配線抵抗を測定するために、いわば付随的に設けられたパッドである。したがって、多少変形しても、配線基板10全体の配線抵抗等には何らの影響も与えず、また、実際の半導体ウエハの電気特性評価に何らの影響を与えるものではない。したがって、測定用パッド15に対して測定プローブを接触させて配線基板10の配線抵抗を測定することにより、上述したビアパッド12の変形や接続パッド13の変形に伴う問題を生ぜしめることなく、配線基板10の配線抵抗を測定することができる。
但し、図4に示すような態様では、測定用パッド15が1つしか設けられておらず、実際の配線14の抵抗の測定に際しては、ビアパッド12等をも用いなければならない。したがって、好ましくは、図5に示すように、ビアパッド12と接続パッド13との間に2つの測定用パッド15を設ける。この場合は、配線14の抵抗を測定するに際し、2つの測定用パッド15に測定プローブを接触させて行う。
したがって、一方の測定用パッド15を出来るだけビアパッド12に近接させ、他方の測定用パッド15を出来るだけ接続パッド13に近接させることによって、配線14の抵抗をより長い距離に亘って測定することができ、配線14自体の抵抗に近接した抵抗値を得ることができる。
なお、必ずしも上記要件を満足しない場合においても、配線14の抵抗をより正確に測定するためには、2つの測定用パッド15間の距離Aが、左方に位置する測定用パッド15とビアパッド12との距離B、及び右方に位置する測定用パッド15と接続パッド13との距離Cよりも大きくなるようにすることが好ましい。
なお、図5では、測定用パッド15の数を2としたが、必要に応じて3以上とすることができる。
また、図4及び図5では、測定用パッド15の形状を円形としたが、図6に示すように8角形とすることもできる。このような測定用パッド15を図6に示すような多角形状とすることにより、高周波特性に優れるようになる。すなわち、測定用パッド15が円形であると、高周波が測定用パッド15に入射する際に反射波が生成されてしまい、それによって、配線基板10全体のインピーダンス、すなわち抵抗値が当初設定値からずれてしまう場合がある。
したがって、半導体ウエハの電気特性を、配線基板10を用いて測定する場合に、使用する周波数によってその電気特性が変化してしまうという問題が生じてしまう場合がある。しかしながら、測定用パッド15の形状を多角形状とすることによって、このような問題を回避できるようになる。
また、測定用パッド15を多角形状とすることにより、円形状を呈するビアパッド12及び/又は接続パッド13との識別も容易になる。
なお、本例における多角形状とは、5角形以上のものを意味する。
(第2の実施形態)
図7及び8は、第2の実施形態における配線基板の概略構成図であり、第1の実施形態における図4〜6に対応させて、図1に示す配線基板の、一主面上に形成されたビアパッド、接続パッド及び配線の領域を拡大して示す構成図である。なお、図7及び8は、本態様の特徴を明確にすべく、構成を簡略化して描いている。
図7に示す例では、ビアパッド12及び接続パッド13間において抵抗体17が設けられているとともに、この抵抗体17と接触するようにして1つの測定用パッド15が形成されている。本態様では、配線14に対して抵抗体17を接続し、抵抗体17を含む配線14の抵抗値、しいては配線基板10の抵抗値が所望の値となるようにし、配線基板10で半導体ウエハ上に形成された複数の半導体素子の電気特性を測定した際に、電気特性が予め設定していた範囲(電圧及び電流のレンジ)に収まるようにしている。
したがって、図7に示す例では、測定パッド15とビアパッド12とに測定プローブを接触させることにより、抵抗体17を含む配線14の抵抗を測定する。この際、配線14の抵抗値は抵抗体17の抵抗値に比較して十分に小さいので、上述した測定によって抵抗体17の抵抗値を実質的に測定することができるようになる。
また、抵抗体17は、配線基板10の配線を構成するので、抵抗体17の抵抗値測定は、実質的に配線基板10の配線抵抗を測定することになる。
図8に示す例では、ビアパッド12及び接続パッド13間において抵抗体17が設けられているとともに、この抵抗体17の両側面と接触するようにして2つの測定用パッド15が形成されている。したがって、図8に示す例では、2つの測定パッド15に測定プローブを接触させることにより、抵抗体17の抵抗値を直接測定することができる。なお、上述したように、抵抗体17は、配線基板10の配線を構成するので、抵抗体17の抵抗値測定は、実質的に配線基板10の配線抵抗を測定することになる。
なお、絶縁基板11やその他、ビアパッド12等に要求される特性は、上記第1の実施形態と同様である。
(第3の実施形態)
図9及び10は、第3の実施形態における配線基板の概略構成図であり、第1の実施形態における図4〜6に対応させて、図1に示す配線基板の、一主面上に形成されたビアパッド、接続パッド及び配線の領域を拡大して示す構成図である。なお、図9及び10は、本態様の特徴を明確にすべく、構成を簡略化して描いている。
図9に示す例では、ビアパッド12及び接続パッド13間が配線14によって電気的に接続されてなるとともに、接続パッド13に対して抵抗値測定用パッド15が一体的に形成されている。抵抗値測定用パッド15は、配線基板10において、その配線抵抗を測定するために、いわば付随的に設けられたパッドである。
したがって、多少変形しても、配線基板10全体の配線抵抗等には何らの影響も与えず、また、実際の半導体ウエハの電気特性評価に何らの影響を与えるものではない。したがって、抵抗値測定用パッド15に対して測定プローブを接触させて前記配線基板の配線抵抗を測定することにより、上述したビアパッドの破損や接続パッドの変形に伴う問題を生ぜしめることなく、配線基板10の前記配線抵抗を測定することができる。
また、抵抗値測定用パッド15とビアパッド12とに測定プローブを接触させて測定を行うことにより、ビアパッド12と接続パッド13との間の配線14全体の抵抗値をほぼ正確に測定することができる。
図10に示す例では、接続パッド13と一体化された抵抗値測定用パッド15の、配線14と接触する側が、ビアパッド12に向けてテーパ状に狭小化されている。この場合においても、配線基板10は、高周波特性に優れるようになる。すなわち、測定用パッド15がビアパッド12に向けてテーパ状に狭小化されていると、高周波が測定用パッド15に入射した際に反射波の生成が抑制されるようになる。したがって、配線基板10全体のインピーダンス、すなわち抵抗値が当初設定値からずれてしまうようなことがない。
なお、絶縁基板11やその他、ビアパッド12等に要求される特性は、上記第1の実施形態と同様である。
(第4の実施形態)
第1の実施形態から第3の実施形態で説明した配線基板10を、実際の電気特性測定用配線基板(IC電気特性検査用配線基板)として使用するためには、接続パッド13においてプローブピンを上方に向けて延在するようにして形成する。例えば、図2に対応させた拡大断面図である図11に示すように、接続パッド13上に上方に延在したプローブピン18を形成する。そして、プローブピン18を測定すべき半導体ウエハ上の半導体素子に接触させ、所定の電圧電流を負荷することによって、前記半導体素子の電気特性を評価する。
以上、本発明を具体例を挙げながら詳細に説明してきたが、本発明は上記内容に限定されるものではなく、本発明の範疇を逸脱しない限りにおいてあらゆる変形や変更が可能である。
第1の実施形態における配線基板の概略構成を示す平面図である。 図1に示す配線基板の領域Aの部分を拡大して示す断面図である。 図1に示す配線基板の領域Aの部分を拡大して示す側面図である。 図1に示す配線基板の、一主面上に形成されたビアパッド、接続パッド及び配線の領域を拡大して示す構成図である。 同じく、図1に示す配線基板の、一主面上に形成されたビアパッド、接続パッド及び配線の領域を拡大して示す構成図である。 同じく、図1に示す配線基板の、一主面上に形成されたビアパッド、接続パッド及び配線の領域を拡大して示す構成図である。 第2の実施形態における配線基板の概略構成図である。 同じく、第2の実施形態における配線基板の概略構成図である。 第3の実施形態における配線基板の概略構成図である。 同じく、第3の実施形態における配線基板の概略構成図である。 第4の実施形態における配線基板の概略断面図である。
符号の説明
11 絶縁基板
12 ビアパッド
13 接続パッド
14 配線
15 (抵抗値)測定用パッド
17 抵抗体
18 プローブピン

Claims (11)

  1. 厚さ方向に貫通孔が形成されてなる絶縁基板と、
    前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにして形成されてなるビアパッドと、
    前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置された接続パッドと、
    前記ビアパッドと前記接続パッドとを電気的に接続する配線と、
    を具える配線基板において、
    前記ビアパッドと前記接続パッドとの間に前記配線と電気的に接続するように前記配線の幅よりも大きな幅で、抵抗値を測定するための測定用パッドを具えることを特徴とする、配線基板。
  2. 前記ビアパッドと前記接続パッドとの間には、2以上の測定用パッドが設けられることを特徴とする、請求項1に記載の配線基板。
  3. 前記測定用パッド間の距離が、前記測定用パッドと前記ビアパッドとの距離及び前記測定用パッドと前記接続パッドとの距離よりも大きいことを特徴とする、請求項2記載の配線基板。
  4. 前記測定用パッドと前記ビアパッドとの間に、前記測定用パッドと接触するようにして配置された抵抗体を具えることを特徴とする、請求項1に記載の配線基板。
  5. 前記2以上の測定用パッド間に、これら測定用パッドと接触するようにして配置された抵抗体を具えることを特徴とする、請求項2又は3に記載の配線基板。
  6. 前記測定用パッドは、5角形以上の多角体であることを特徴とする、請求項1〜5のいずれか一に記載の配線基板。
  7. 厚さ方向に貫通孔が形成されてなる絶縁基板と、
    前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにして形成されてなるビアパッドと、
    前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置される接続パッドと、
    前記ビアパッドと前記接続パッドとを電気的に接続する配線と、
    を具えることを特徴とする、配線基板であって、
    前記接続パッドと抵抗値測定用パッドとが一体化されている、
    ことを特徴とする配線基板。
  8. 前記接続パッドにおいて、前記測定用領域の、前記配線と電気的に接触する側が、前記ビアパッドに向けてテーパ状に狭小化されてなることを特徴とする、請求項7に記載の配線基板。
  9. 請求項1〜8のいずれか一に記載の配線基板と、
    前記配線基板の前記接続パッドと電気的に接続されてなるプローブピンと、
    を具えることを特徴とする、IC電気特性検査用配線基板。
  10. 厚さ方向に貫通孔が形成されてなる絶縁基板を準備する工程と、
    前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにしてビアパッドを形成する工程と、
    前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置するようにして接続パッドを形成する工程と、
    前記ビアパッドと前記接続パッドとを電気的に接続する配線を形成する工程と、
    前記ビアパッドと前記接続パッドとの間において、前記配線と電気的に接触するようにして配置され、前記配線の幅よりも大きな、抵抗値を測定するための測定用パッドを形成する工程と、
    を具えることを特徴とする、配線基板の製造方法。
  11. 厚さ方向に貫通孔が形成されてなる絶縁基板を準備する工程と、
    前記絶縁基板の少なくとも一方の主面上において、前記貫通孔の開口部を覆うようにしてビアパッドを形成する工程と、
    前記絶縁基板の前記少なくとも一方の主面上において、前記ビアパッドと離隔して配置するようにして、測定用領域が画定されてなる接続パッドを形成する工程と、
    前記ビアパッドと前記接続パッドとを電気的に接続する配線を形成する工程と、
    を具えることを特徴とする、配線基板の製造方法。
JP2008206966A 2008-08-11 2008-08-11 配線基板、ic電気特性検査用配線基板、及び配線基板の製造方法 Active JP5449719B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008206966A JP5449719B2 (ja) 2008-08-11 2008-08-11 配線基板、ic電気特性検査用配線基板、及び配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008206966A JP5449719B2 (ja) 2008-08-11 2008-08-11 配線基板、ic電気特性検査用配線基板、及び配線基板の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2013034216A Division JP5450855B2 (ja) 2013-02-25 2013-02-25 配線基板、ic電気特性検査用配線基板、及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2010043898A true JP2010043898A (ja) 2010-02-25
JP5449719B2 JP5449719B2 (ja) 2014-03-19

Family

ID=42015398

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008206966A Active JP5449719B2 (ja) 2008-08-11 2008-08-11 配線基板、ic電気特性検査用配線基板、及び配線基板の製造方法

Country Status (1)

Country Link
JP (1) JP5449719B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012215527A (ja) * 2011-04-01 2012-11-08 Ngk Spark Plug Co Ltd セラミック基板及びその製造方法
JP2013083635A (ja) * 2011-10-06 2013-05-09 Samsung Electro-Mechanics Co Ltd プローブカード及びその製造方法
KR101789911B1 (ko) 2015-01-26 2017-10-25 미쓰비시덴키 가부시키가이샤 반도체 평가 장치, 검사용 반도체 장치, 및 척 스테이지의 검사 방법
JP2022014105A (ja) * 2020-07-06 2022-01-19 日本特殊陶業株式会社 配線基板
JP2022014122A (ja) * 2020-07-06 2022-01-19 日本特殊陶業株式会社 配線基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102680578B1 (ko) * 2016-12-26 2024-07-03 엘지이노텍 주식회사 인쇄회로기판

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62276801A (ja) * 1986-05-26 1987-12-01 株式会社デンソー 混成集積回路装置
JPS6454379A (en) * 1987-08-26 1989-03-01 Nec Corp Probe substrate for measuring semiconductor integrated circuit
JPH01161159A (ja) * 1987-12-17 1989-06-23 Tokyo Electron Ltd プローブカード
JPH11118842A (ja) * 1997-10-13 1999-04-30 Shin Nakagawa 商用電力の測定装置
JP2000003947A (ja) * 1998-06-15 2000-01-07 Nec Corp エレクトロマイグレーション試験用半導体素子
JP2002289657A (ja) * 2001-03-22 2002-10-04 Kyocera Corp プローブカード
JP2003347384A (ja) * 2002-05-24 2003-12-05 Oki Electric Ind Co Ltd 測定用配線パターン及びその測定方法
JP2005309201A (ja) * 2004-04-23 2005-11-04 Toshiba Matsushita Display Technology Co Ltd 配線基板及びこれを備えた表示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62276801A (ja) * 1986-05-26 1987-12-01 株式会社デンソー 混成集積回路装置
JPS6454379A (en) * 1987-08-26 1989-03-01 Nec Corp Probe substrate for measuring semiconductor integrated circuit
JPH01161159A (ja) * 1987-12-17 1989-06-23 Tokyo Electron Ltd プローブカード
JPH11118842A (ja) * 1997-10-13 1999-04-30 Shin Nakagawa 商用電力の測定装置
JP2000003947A (ja) * 1998-06-15 2000-01-07 Nec Corp エレクトロマイグレーション試験用半導体素子
JP2002289657A (ja) * 2001-03-22 2002-10-04 Kyocera Corp プローブカード
JP2003347384A (ja) * 2002-05-24 2003-12-05 Oki Electric Ind Co Ltd 測定用配線パターン及びその測定方法
JP2005309201A (ja) * 2004-04-23 2005-11-04 Toshiba Matsushita Display Technology Co Ltd 配線基板及びこれを備えた表示装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012215527A (ja) * 2011-04-01 2012-11-08 Ngk Spark Plug Co Ltd セラミック基板及びその製造方法
US9049786B2 (en) 2011-04-01 2015-06-02 Ngk Spark Plug Co., Ltd. Ceramic substrate and method for manufacturing the same
JP2013083635A (ja) * 2011-10-06 2013-05-09 Samsung Electro-Mechanics Co Ltd プローブカード及びその製造方法
KR101789911B1 (ko) 2015-01-26 2017-10-25 미쓰비시덴키 가부시키가이샤 반도체 평가 장치, 검사용 반도체 장치, 및 척 스테이지의 검사 방법
JP2022014105A (ja) * 2020-07-06 2022-01-19 日本特殊陶業株式会社 配線基板
JP2022014122A (ja) * 2020-07-06 2022-01-19 日本特殊陶業株式会社 配線基板
JP7386138B2 (ja) 2020-07-06 2023-11-24 日本特殊陶業株式会社 配線基板
JP7386139B2 (ja) 2020-07-06 2023-11-24 日本特殊陶業株式会社 配線基板

Also Published As

Publication number Publication date
JP5449719B2 (ja) 2014-03-19

Similar Documents

Publication Publication Date Title
JP4901602B2 (ja) プリント基板の製造方法及びプリント基板
JP5449719B2 (ja) 配線基板、ic電気特性検査用配線基板、及び配線基板の製造方法
US7532022B2 (en) Apparatus for fixed-form multi-planar extension of electrical conductors beyond the margins of a substrate
JP2008089461A (ja) 半導体集積回路検査用プローバ
US20150292099A1 (en) Interposer and method for producing the same
KR101990458B1 (ko) 프로브 카드 및 그 제조방법
US11474128B2 (en) Metal probe structure and method for fabricating the same
US11209460B2 (en) Electrical connection device with a short-circuit wiring pattern that reduces connection wirings
JP5145089B2 (ja) 電気特性測定用配線基板、及び電気特性測定用配線基板の製造方法
KR100946144B1 (ko) 세라믹 프로브 기판 제조 방법
JP5450855B2 (ja) 配線基板、ic電気特性検査用配線基板、及び配線基板の製造方法
JP2006275579A (ja) 検査基板および検査装置
JP2012141275A (ja) プローブカード用セラミック基板及びその製造方法
JP2008060208A (ja) 多層配線基板およびそれを用いたプローブカード
KR101935002B1 (ko) 프로브 카드용 공간 변환기, 이의 제조 방법 및 프로브 카드
JP2004214586A (ja) 多層配線基板
JP2010045100A (ja) 配線基板、ic電気特性検査用配線基板、及び配線基板の製造方法
JP2006292726A (ja) 検査基板
KR102276512B1 (ko) 전기 검사용 지그 및 그의 제조 방법
JP2008241595A (ja) プローブカード・アセンブリ用基板およびそれを用いたプローブカード
JP2004317162A (ja) プローブカード、プローブピン及びその製造方法
JP2008241594A (ja) プローブカード・アセンブリ用基板およびそれを用いたプローブカード
JP2011114174A (ja) 配線基板
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
JP2009216552A (ja) コンタクトプローブの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121225

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130225

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20131210

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20131225

R150 Certificate of patent or registration of utility model

Ref document number: 5449719

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250