JP2008241595A - プローブカード・アセンブリ用基板およびそれを用いたプローブカード - Google Patents
プローブカード・アセンブリ用基板およびそれを用いたプローブカード Download PDFInfo
- Publication number
- JP2008241595A JP2008241595A JP2007085152A JP2007085152A JP2008241595A JP 2008241595 A JP2008241595 A JP 2008241595A JP 2007085152 A JP2007085152 A JP 2007085152A JP 2007085152 A JP2007085152 A JP 2007085152A JP 2008241595 A JP2008241595 A JP 2008241595A
- Authority
- JP
- Japan
- Prior art keywords
- probe card
- electrode
- card assembly
- substrate
- probe
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
Abstract
【課題】 大面積のプローブカード基板でもその電極上にプローブピンを実装した場合にプローブピンの先端位置を高精度に形成することができる配線基板およびそれを用いたプローブカードを提供することにある。
【解決手段】 第1の面1aおよび第2の面1bを有する絶縁基体1と、絶縁基体1の第1の面1a上に設けられており、凹部Xを有する第1の側面51aおよび接触端子6が接続される上面51bとを備えた第1の部分51と、第1の部分51より絶縁基体1の第1の面1a側に位置しており、第1の部分51より寸法が小さい第2の部分52とからなる電極5と、を有する。
【選択図】 図1
【解決手段】 第1の面1aおよび第2の面1bを有する絶縁基体1と、絶縁基体1の第1の面1a上に設けられており、凹部Xを有する第1の側面51aおよび接触端子6が接続される上面51bとを備えた第1の部分51と、第1の部分51より絶縁基体1の第1の面1a側に位置しており、第1の部分51より寸法が小さい第2の部分52とからなる電極5と、を有する。
【選択図】 図1
Description
本発明は、プローブカード・アセンブリ用基板およびそれを用いたプローブカードに関するものである。
近年、ICの小型化、高性能化に伴って、プローブカード基板における電極や導体パターンのファインピッチ化がさらに求められてきている。このようなファインピッチ化の背景のなかでプローブカード基板上に設置するプローブピンもカンチレバータイプより垂直タイプに移行してきている。一方、プローブピンを実装するプローブカード基板も薄膜技術を応用した薄膜パターンつきプローブカード・アセンブリ用基板に移行してきている。
特開2001−91543号公報
しかしながら、上記従来のプローブカード基板において、絶縁基体に反りがあると、電極が平面上に形成されないため、電極上にプローブを形成した場合にプローブの先端の位置精度を高くできないという問題があった。
本発明は上記課題に鑑みて案出されたものであり、その目的は、大面積のプローブカード基板でもその電極上にプローブピンを実装した場合にプローブピンの先端位置を高精度に形成することができるプローブカード・アセンブリ用基板およびそれを用いたプローブカードを提供することにある。
本発明のプローブカード・アセンブリ用基板は、第1の面および第2の面を有する絶縁基体と、前記絶縁基体の前記第1の面上に設けられており、凹部を有する側面および接触端子が接続される上面とを備えた第1の部分と、該第1の部分より前記絶縁基体側に位置しており、前記第1の部分より平面視で寸法が小さい第2の部分とからなる電極と、を有することを特徴とする。
本発明のプローブカード・アセンブリ用基板は、前記絶縁基体の前記第1の面と前記第2の面との間を貫通するビア導体を有することを特徴とする。
本発明のプローブカード・アセンブリ用基板は、前記電極は前記ビア導体と電気的に接続されていることを特徴とする。
本発明のプローブカード・アセンブリ用基板は、前記電極および前記ビア導体を覆うニッケル層を有することを特徴とする。
本発明のプローブカード・アセンブリ用基板は、前記電極の前記第1の部分の下面と、前記絶縁基体の前記上面との間に空間が形成されていることを特徴とする。
本発明のプローブカード・アセンブリ用基板は、前記電極の前記第2の部分の側面が段差を有することを特徴とする。
本発明のプローブカード・アセンブリ用基板は、第1の面および第2の面を有しているとともに、前記第1の面に開口を有する絶縁基体と、前記絶縁基体の前記第1の面上に配置されており、側面に凹部を有する第1の部分と、前記絶縁基体の前記開口内に配置されており、前記第1の部分より平面視で寸法が小さい第2の部分とからなる電極と、を有することを特徴とする。
本発明のプローブカードは、上記いずれかのプローブカード・アセンブリ用基板と、該プローブカード・アセンブリ用基板の前記複数の電極に接合材を介して電気的に接続されており、被検査対象の電極に接触する複数のプローブピンと、を備えたことを特徴とする。
本発明のプローブカード・アセンブリ用基板は、凹部を有する第1の側面および接触端子が接続される上面とを備えた第1の部分と、第1の部分より絶縁基体側に位置しており、第1の部分より平面視で寸法が小さい第2の部分とからなる電極を備えることにより、電極に対してプローブピンを正確に配置することができる。すなわち、本発明のプローブカード・アセンブリ用基板は、電極の第1の部分の凹部によってプローブピンを接合する接合材を保持できるとともに、プローブピンの接合時にかかる応力を電極の第2の部分によって低減することができる。
本発明の実施の形態に係るプローブカード・アセンブリ用基板について図1〜3を用いて説明する。
図1は、本発明のプローブカード・アセンブリ用基板の実施の形態の一例を示す模式的断面図である。図2は、図1の要部拡大図である。また、図3は、本発明のプローブカード・アセンブリ用基板の実施の形態の他の例を示す模式的断面図である。
本実施の形態に係るプローブカード・アセンブリ用基板は、第1の面1aおよび第2の面1bを有する絶縁基体1と、絶縁基体1の第1の面1a上に設けられており、凹部Xを有する第1の側面51aおよび接触端子が接続される上面51bとを備えた第1の部分51と、第1の部分51より絶縁基体1側に位置しており、第1の部分51より寸法が小さい第2の部分52とからなる電極5と、を有する。
図1に示すプローブカード・アセンブリ用基板は、絶縁基体1と、絶縁基体1の第1の面1aと第2の面1bとに設けられた絶縁層2と、絶縁基体1と絶縁層2との間に設けられた薄膜パターン3と、薄膜パターン3と接続されたビア導体4と、ビア導体4上に位置する電極5とを備えている。絶縁基体1の第1の面1aと第2の面1bとの間は、ビア導体4により貫通されており、絶縁基体1の第1の面1aと第2の面1bとの間を電気的に接続する役割を有する。
図2に、図1のプローブカード・アセンブリ用基板の電極5付近の拡大図を示す。図2において、絶縁基体1の第1の面1aには、開口sが形成されており、開口s内に電極5の第2の部分52は配置される。また、電極5は、上部電極外周部5aと、下部電極外周部5bとからなり、表面を覆う保護層5cを有する第1の部分51を備える。また、図2において、薄膜パターン3は、密着金属層3aと拡散防止層3bとからなり、ビア導体4は、表面を覆う導体層4aを備える。
また、本実施の形態のプローブカード・アセンブリ用基板において、電極5の側面51aの凹部Xの上の上部電極外周部5aと凹部Xの下の下部電極外周部5bでは下部電極外周部5bが上部電極外周部5aより大きく形成される場合、下部電極外周部5bが下部電極外周部5bの下の絶縁体2と密着していることで、絶縁体2の熱膨張係数を抑える効果があるため、下部電極外周部5bを大きくすることで、より電極5表面の平面度を高精度に形成することができる。
図3は、本実施の形態に係るプローブカード・アセンブリ用基板の別の例を示す要部拡大図である。図3に示す構成において、電極5は、絶縁基体1の第1の面上に設けられており、電極5の第1の部分51の下面と、絶縁基体1の上面1aとの間に空間が形成されている。すなわち、プローブピン6が配置される電極5が絶縁基体1から離れており、電極5の第1の部分51の側面51aに凹部が形成されている。このような構成により、基板の反りの影響を受けずに電極を形成することができると共に、電極の面積を大きくしても、電極の下の絶縁体の影響を受けるのは絶縁体と接している面でかつ側面51aの凹部Xの内側部分だけなので、電極と絶縁体の熱膨張係数の違いによる電極への応力が小さくなることで電極の変形が押さえられるので、電極表面の平面度を高精度に形成することができるので、プローブピンを電極に接続した場合のプローブピンの先端位置の精度を高くすることができる。また、電極5の下面にはビア導体4の外側に絶縁基体1との間に隙間があることにより、電極5に応力が加わりにくいため、電極5の表面の平面度をさらに高精度に形成することができる。
また、図3において、電極5、ビア導体4および薄膜パターン3の表面をニッケル等からなる保護層5cが覆う。
図4は、プローブカード・アセンブリ用基板の電極5の上にプローブピン6を接合材7を用いて形成したプローブカードの拡大図である。
次に本発明のプローブカード・アセンブリ用基板の製造方法を図1、図2を用いて説明する。
表裏面を電気的に接続するビアを備える絶縁基体1を準備する。絶縁基体が例えばアルミナセラミックスから成る場合、先ずアルミナ(Al2O3)やシリカ(SiO2),カルシア(CaO),マグネシア(MgO)等の原料粉末に適当な有機溶剤,溶媒を添加混合して泥漿状と成し、これをドクターブレード法やカレンダーロール法等によりシート状に成形してグリーンシートを得る。その後、グリーンシートを所定形状に打ち抜き加工するとともにビア打ち抜きを行い、ビア埋め込み金属の粉末にバインダーや熱膨張係数を調整するための添加剤を加えたペーストを打ち抜き穴に加圧注入し、表面に必要に応じビアを接続するための導体パタンをプリントする。必要に応じてこれを複数枚積層し焼成することにより、表裏面を電気的に接続するビアが形成された絶縁基体1が製作される。
この絶縁基体1は反りがあっても絶縁層2の表面を研磨することで、出来上がった表面は平面とすることが出来る。しかし絶縁基体1の反りが大きいと絶縁層2を厚く形成しなければならず、また場所によって絶縁層2の厚みが変わることで、プローブカード・アセンブリ用基板の反りが、温度によって影響を受けやすくなり、管理し難くなるため、予め、反りを50μ以下程度に押さえておくことが好ましい。
絶縁基体1の表裏面に密着金属層3a、拡散防止層3bを形成する。このような密着金属層3aは例えばチタン(Ti),クロム(Cr),タンタル(Ta),ニオブ(Nb),ニクロム(Ni−Cr)合金および窒化タンタル(Ta2N)等のうち少なくとも1種類から成る。密着金属層3aは従来周知の真空蒸着法やスパッタリング法等によって形成する。
また、密着金属層3aの厚さは0.01〜0.5μm程度が良い。0.01μm未満では、絶縁基体1の上面に密着金属層3aを強固に密着させることが困難となる傾向がある。0.5μmを超える場合は、密着金属層3aの成膜時の内部応力によって密着金属層5の剥離が生じ易くなる。
拡散防止層3bは、例えば、白金(Pt),パラジウム(Pd),ロジウム(Rh),ルテニウム(Ru),ニッケル(Ni),Ni−Cr合金およびTi−タングステン(W)合金等のうち少なくとも1種類から成るのがよい。拡散防止層3bは従来周知の真空蒸着法やスパッタリング法等によって形成する。
また、拡散防止層3bの厚さは0.05〜1μm程度が良い。0.05μm未満では、ピンホール等の欠陥が発生して拡散防止層3bとしての機能を果たしにくくなる傾向がある。1μmを超える場合は、成膜時の内部応力により拡散防止層3bの剥離が生じ易くなる。
そして、フォトリソグラフィ法により、不要な密着金属層3aと拡散防止層3bを除去することで、薄膜パターン3を形成する。
絶縁層2は、例えば、ポリイミド,BCB(ベンゾシクロブテン),エポキシ樹脂,フッ素系樹脂などからなり、このような樹脂で形成することにより、微細で高密度な配線を行うことができる。絶縁層2は、複数層形成し、絶縁層2で配線を形成することで絶縁基体1で形成できない位置精度が高い微細配線を形成することが出来る。また、絶縁基体1と絶縁層2の熱膨張係数の違いによる反りを小さく押さえるためには、絶縁基体1の表裏面に絶縁層2を形成することが好ましい。
絶縁層2の表面に下部電極外周部5b以外の部分の薄膜層をリフトオフで剥離できるように、予め銅(Cu)やクロム(Cr)でダミー層を形成し、フォトリソグラフィ法でエッチングレジストを形成し、ダミー層を覆っておく。
薄膜パターン3の上面にレーザーによって、絶縁層2にビアとなる孔を穿ち、薄膜パターン3を露出させる。
ここで、薄膜パターン3上に絶縁層2の残渣が残らないように絶縁層2をエッチングすることが好ましい。このときに、予め形成していたエッチングレジストをビア径より多少大きく形成しておくと、絶縁層2の表面近くの絶縁層2がエッチングレジストに沿ってエッチングされるため、絶縁層2の近くでビア径が大きくなり、電極5の裏面が段差状になり、結果として電極5の中央部に比べて周辺部が薄くなるので、中央部の実質厚みが厚くなることによって電極5の表面が絶縁層2の影響を受け難くなり、平面を保ちやすくなるのでより好ましい。
そして、第1導体層4aを従来周知の真空蒸着法やスパッタリング法等によって絶縁層上に形成する。ここで、第1導体層4aは銅でもかまわないが、好ましくは、拡散防止効果のある白金(Pt),パラジウム(Pd),ロジウム(Rh),ルテニウム(Ru),ニッケル(Ni),Ni−Cr合金を使用することで、後工程で加わる薬品処理を行っても第2導体を第1導体で覆っていることで保護できるので好ましい。また、真空蒸着やスパッタリングの後にめっきで第1導体層4a厚みを追加することによってビア導体4を第1導体層4aによって確実に保護できるようになるのでより好ましい。ビア導体4を保護するためには、第1導体層4aの厚さは0.05〜1μm程度が良い。0.05μm未満では、ピンホール等の欠陥が発生して拡散防止の機能を果たしにくくなる傾向がある。1μmを超える場合は、成膜時の内部応力により第1導体層4aの剥離が生じ易くなる。
ビア導体4は導電性に優れる金属がよく、Cuが好適に使用される。ビア導体4は生産性を高めるためにメッキ法で形成することが好ましい。
次に、ビア導体4および電極5を形成する。電極5が十分に厚くなったところで、電極5表面を平坦にするために電極5表面を研磨する。
ビア導体4表面にエッチングレジストを形成し、フォトリソグラフィ法で、不要部のレジストを除去し、エッチングすることによって、電極5となる部分以外の第2導体層を除去する。このときに、エッチング時間を調整しオーバーエッチングすることによって、電極5の側面51aに凹部Xを設けることができる。
次に、リフトオフ法によって、下部電極外周部5b以外の不要な薄膜パターンを除去する。また、ビア導体4表面に形成するエッチングレジストを下部電極外周部5bより小さく形成することによって、下部電極外周部5bを上部電極外周部5aより確実に大きく形成することができる。
この後、エッチングレジストを剥離し、電極5表面にNiをめっきすることで表面保護層5cを形成し、絶縁基体1から離間しており、側面51aに凹部Xを有する第1の部分51を備えた電極5を持つプローブカード・アセンブリ用基板ができる。このような表面保護層5cは、Niの上にAuをめっきで形成してもよい。
電極5の厚みは、外周部に行くに従って厚みが薄くなっていることが好ましい。これは、電極5のプローブピン6を接続する電極4の中央部分が厚くなっており、外周部に行くにしたがって薄くなっていることにより、プローブピン6を電極5に実装しても、接合材7によって発生する応力が、外周部の薄くなった部分が変形することで緩和されて、プローブピン6およびプローブピン6を実装している電極5中央部の変形が小さくなるからである。また、電極5の側面51aに凹部Xを形成していることで、電極5の外周部が上部電極外周部5aと下部電極外周部5bに分けることができるので、電極5の外周部を薄くして応力を緩和できるようにしながら、電極5の上面51bの平面部分を広く確保することができるので、プローブピン6を安定に配置できる。そして、上部電極外周部5aが絶縁層2と直接密着していないので、より有効に応力を緩和できる。
また、ビア導体4を第1導体層4aと表面保護層5cで完全に覆うことで、第2導体が薬品で侵食されることを防ぐことができる。
また、図3のように表面保護層5cを形成した後に、絶縁層2をエッチングによって、除去し、電極5と絶縁基体1との間に隙間を設けてから、さらに表面保護層5cを形成してもよい。この場合は、表面保護層5cは、電極5表面ばかりでなく、ビア導体4、薄膜パターン3の表面をすべて覆うことになる。
さらに、絶縁層2が電極4に密着していないため、電極4に絶縁層2から応力が加わらないので、電極5の上面51bをより平面に保つことができるようになり、また、絶縁層2がなくなることで温度変化があったとしてもプローブカード・アセンブリ用基板がより反りにくくなるので、プローブピンの先端位置の精度がより高くなる。
以上の工程により、本実施形態のプローブカード・アセンブリ用基板を製造することができる。
図5に、本実施形態のプローブカード・アセンブリ用基板を用いたプローブカードの断面図を示す。図5に示すプローブカードは、半導体ウェハの複数の電極に接触される複数のプローブピン6と、複数のプローブピン6が接続された複数の電極4を有するプローブカード・アセンブリ用基板とからなる。図5に示した構成は、プローブカードと電気的に接続され、半導体ウェハの試験を行うテスターをさらに備えている。
図5に示すプローブカードは次のようにして製造される。例えば、まず、上述のプローブカード・アセンブリ用基板を治具に固定する。次に、例えば、複数のプローブピンがMEMS構造からなる場合、MEMS構造の複数のプローブピン6を内部に有する構造体(多数個取りのブロック)を、プローブカード・アセンブリ用基板の第1の面2a上に配置し、複数の電極5上に複数のプローブピン6を接合する。その後、構造体のプローブピン6以外の部分を薬液で溶解させることで、プローブピン6を電極5上に形成させる。これにより、プローブピンを有するプローブカードを得ることができる。
そして、上述したプローブピン6を有するプローブカードのパッド3と、テスター7とをコード8により電気的に接続させることで、半導体ウェハの試験が可能となる。なお、テスター7とコード8との電気的な接続とは、テスター7とパッド3との間に、適宜、中継基板等の接続構造が組み込まれる接続をいう。
本発明のプローブカードは、上述のプローブカード・アセンブリ用基板の電極5上に、プローブピン6を接合させた構造を有することにより、プローブピン6を電極5の上に接続する接合材7によって応力が発生しても、上部電極外周部5aの周辺部が薄くなっていることで、発生した応力を上部電極外周部5aの外周部が変形することで緩和するのでプローブピン6が応力で変形しないため、プローブピン6を接続した時の先端位置を高精度に形成することができると共に、テスト時の温度変化によってもプローブピン6の先端位置が変化しにくい。
また、本発明の配線基板は薬品に浸漬してもビア導体4が第1導体層4aと表面保護層5cによって覆われていることで薬品が第2導体に触れることは無く、侵食されることが無いので、接続部の強度が低下しない。同様にこのプローブピン付の配線基板のパッド3とテスターとを接続することでより低コストで、位置精度の高いプローブカードとすることができる。
1:絶縁基板
4:ビア導体
5:電極
51:第1の部分
52:第2の部分
6:プローブピン
7:接合材
4:ビア導体
5:電極
51:第1の部分
52:第2の部分
6:プローブピン
7:接合材
Claims (10)
- 第1の面および第2の面を有する絶縁基体と、
前記絶縁基体の前記第1の面上に設けられており、凹部を有する側面および接触端子が接続される上面とを備えた第1の部分と、該第1の部分より前記絶縁基体側に位置しており、前記第1の部分より平面視で寸法が小さい第2の部分とからなる電極と、を有することを特徴とするプローブカード・アセンブリ用基板。 - 前記絶縁基体の前記第1の面と前記第2の面との間を貫通するビア導体を有することを特徴とする請求項1に記載のプローブカード・アセンブリ用基板。
- 前記電極は前記ビア導体と電気的に接続されていることを特徴とする請求項2に記載のプローブカード・アセンブリ用基板。
- 前記電極および前記ビア導体を覆うニッケル層を有することを特徴とする請求項2または3に記載のプローブカード・アセンブリ用基板。
- 前記電極の前記第1の部分の下面と、前記絶縁基体の前記上面との間に空間が形成されていることを特徴とする請求項1〜4のいずれかに記載のプローブカード・アセンブリ用基板。
- 前記電極の前記第2の部分の側面が段差を有することを特徴とする請求項1〜5のいずれかに記載のプローブカード・アセンブリ用基板。
- 第1の面および第2の面を有しているとともに、前記第1の面に開口を有する絶縁基体と、
前記絶縁基体の前記第1の面上に配置されており、側面に凹部を有する第1の部分と、前記絶縁基体の前記開口内に配置されており、前記第1の部分より平面視で寸法が小さい第2の部分とからなる電極と、を有することを特徴とするプローブカード・アセンブリ用基板。 - 前記電極および前記ビア導体を覆うニッケル層を有することを特徴とする請求項7に記載のプローブカード・アセンブリ用基板。
- 前記電極の前記第2の部分の側面が段差を有することを特徴とする請求項7または8に記載のプローブカード・アセンブリ用基板。
- 請求項1〜9のいずれかに記載のプローブカード・アセンブリ用基板と、
該プローブカード・アセンブリ用基板の前記複数の電極に接合材を介して電気的に接続されており、被検査対象の複数の電極に接触する複数の接触端子と、を備えたことを特徴とするプローブカード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007085152A JP2008241595A (ja) | 2007-03-28 | 2007-03-28 | プローブカード・アセンブリ用基板およびそれを用いたプローブカード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007085152A JP2008241595A (ja) | 2007-03-28 | 2007-03-28 | プローブカード・アセンブリ用基板およびそれを用いたプローブカード |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008241595A true JP2008241595A (ja) | 2008-10-09 |
Family
ID=39913117
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007085152A Pending JP2008241595A (ja) | 2007-03-28 | 2007-03-28 | プローブカード・アセンブリ用基板およびそれを用いたプローブカード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008241595A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010177429A (ja) * | 2009-01-29 | 2010-08-12 | Kyocera Corp | 配線基板、およびこれを用いたプローブカード |
JP2012141274A (ja) * | 2010-12-29 | 2012-07-26 | Samsung Electro-Mechanics Co Ltd | プローブカード用セラミック基板及びその製造方法 |
JP2013224880A (ja) * | 2012-04-23 | 2013-10-31 | Shinko Electric Ind Co Ltd | 電気的接続部材及び電気的接続部材の製造方法 |
-
2007
- 2007-03-28 JP JP2007085152A patent/JP2008241595A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010177429A (ja) * | 2009-01-29 | 2010-08-12 | Kyocera Corp | 配線基板、およびこれを用いたプローブカード |
JP2012141274A (ja) * | 2010-12-29 | 2012-07-26 | Samsung Electro-Mechanics Co Ltd | プローブカード用セラミック基板及びその製造方法 |
JP2013224880A (ja) * | 2012-04-23 | 2013-10-31 | Shinko Electric Ind Co Ltd | 電気的接続部材及び電気的接続部材の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9535096B2 (en) | Guide plate for a probe card and probe card provided with same | |
JP5445985B2 (ja) | プローブカード及びその製造方法 | |
JP2011064669A (ja) | プローブカード用空間変換機及び空間変換機の復旧方法 | |
TWI739003B (zh) | 電子裝置的測試設備的探針卡的多層的製造方法 | |
JP2008241595A (ja) | プローブカード・アセンブリ用基板およびそれを用いたプローブカード | |
KR20130039462A (ko) | 프로브 카드 및 이의 제조 방법 | |
JP2010043898A (ja) | 配線基板、ic電気特性検査用配線基板、及び配線基板の製造方法 | |
JP5145089B2 (ja) | 電気特性測定用配線基板、及び電気特性測定用配線基板の製造方法 | |
TWI384226B (zh) | Contact probe manufacturing method and contact probe | |
JP5242063B2 (ja) | 配線基板の製造方法 | |
JP2006275579A (ja) | 検査基板および検査装置 | |
US20080003819A1 (en) | Laser isolation of metal over alumina underlayer and structures formed thereby | |
JP5058032B2 (ja) | コンタクトプローブの製造方法 | |
JP6066612B2 (ja) | 液体吐出ヘッド及びその製造方法 | |
JP2006292726A (ja) | 検査基板 | |
JP2010107319A (ja) | コンタクトプローブの製造方法 | |
JP2002289657A (ja) | プローブカード | |
JP2008241594A (ja) | プローブカード・アセンブリ用基板およびそれを用いたプローブカード | |
KR100743978B1 (ko) | 프로브 카드용 접촉 소자 및 그 제조 방법 | |
JP7386138B2 (ja) | 配線基板 | |
JP5228207B2 (ja) | 検査用プローブ | |
JP2016224026A (ja) | プローブ基板及びその製造方法 | |
JP7386139B2 (ja) | 配線基板 | |
JP4616230B2 (ja) | Ic検査装置用基板 | |
JP3936600B2 (ja) | コンタクトプローブ及びその製造方法 |