JP2008241595A - プローブカード・アセンブリ用基板およびそれを用いたプローブカード - Google Patents

Abstract

【課題】 大面積のプローブカード基板でもその電極上にプローブピンを実装した場合にプローブピンの先端位置を高精度に形成することができる配線基板およびそれを用いたプローブカードを提供することにある。
【解決手段】 第１の面１ａおよび第２の面１ｂを有する絶縁基体１と、絶縁基体１の第１の面１ａ上に設けられており、凹部Ｘを有する第１の側面５１ａおよび接触端子６が接続される上面５１ｂとを備えた第１の部分５１と、第１の部分５１より絶縁基体１の第１の面１ａ側に位置しており、第１の部分５１より寸法が小さい第２の部分５２とからなる電極５と、を有する。
【選択図】 図１

Description

本発明は、プローブカード・アセンブリ用基板およびそれを用いたプローブカードに関するものである。

近年、ＩＣの小型化、高性能化に伴って、プローブカード基板における電極や導体パターンのファインピッチ化がさらに求められてきている。このようなファインピッチ化の背景のなかでプローブカード基板上に設置するプローブピンもカンチレバータイプより垂直タイプに移行してきている。一方、プローブピンを実装するプローブカード基板も薄膜技術を応用した薄膜パターンつきプローブカード・アセンブリ用基板に移行してきている。
特開２００１−９１５４３号公報

しかしながら、上記従来のプローブカード基板において、絶縁基体に反りがあると、電極が平面上に形成されないため、電極上にプローブを形成した場合にプローブの先端の位置精度を高くできないという問題があった。

本発明は上記課題に鑑みて案出されたものであり、その目的は、大面積のプローブカード基板でもその電極上にプローブピンを実装した場合にプローブピンの先端位置を高精度に形成することができるプローブカード・アセンブリ用基板およびそれを用いたプローブカードを提供することにある。

本発明のプローブカード・アセンブリ用基板は、第１の面および第２の面を有する絶縁基体と、前記絶縁基体の前記第１の面上に設けられており、凹部を有する側面および接触端子が接続される上面とを備えた第１の部分と、該第１の部分より前記絶縁基体側に位置しており、前記第１の部分より平面視で寸法が小さい第２の部分とからなる電極と、を有することを特徴とする。

本発明のプローブカード・アセンブリ用基板は、前記絶縁基体の前記第１の面と前記第２の面との間を貫通するビア導体を有することを特徴とする。

本発明のプローブカード・アセンブリ用基板は、前記電極は前記ビア導体と電気的に接続されていることを特徴とする。

本発明のプローブカード・アセンブリ用基板は、前記電極および前記ビア導体を覆うニッケル層を有することを特徴とする。

本発明のプローブカード・アセンブリ用基板は、前記電極の前記第１の部分の下面と、前記絶縁基体の前記上面との間に空間が形成されていることを特徴とする。

本発明のプローブカード・アセンブリ用基板は、前記電極の前記第２の部分の側面が段差を有することを特徴とする。

本発明のプローブカード・アセンブリ用基板は、第１の面および第２の面を有しているとともに、前記第１の面に開口を有する絶縁基体と、前記絶縁基体の前記第１の面上に配置されており、側面に凹部を有する第１の部分と、前記絶縁基体の前記開口内に配置されており、前記第１の部分より平面視で寸法が小さい第２の部分とからなる電極と、を有することを特徴とする。

本発明のプローブカードは、上記いずれかのプローブカード・アセンブリ用基板と、該プローブカード・アセンブリ用基板の前記複数の電極に接合材を介して電気的に接続されており、被検査対象の電極に接触する複数のプローブピンと、を備えたことを特徴とする。

本発明のプローブカード・アセンブリ用基板は、凹部を有する第１の側面および接触端子が接続される上面とを備えた第１の部分と、第１の部分より絶縁基体側に位置しており、第１の部分より平面視で寸法が小さい第２の部分とからなる電極を備えることにより、電極に対してプローブピンを正確に配置することができる。すなわち、本発明のプローブカード・アセンブリ用基板は、電極の第１の部分の凹部によってプローブピンを接合する接合材を保持できるとともに、プローブピンの接合時にかかる応力を電極の第２の部分によって低減することができる。

本発明の実施の形態に係るプローブカード・アセンブリ用基板について図１〜３を用いて説明する。

図１は、本発明のプローブカード・アセンブリ用基板の実施の形態の一例を示す模式的断面図である。図２は、図１の要部拡大図である。また、図３は、本発明のプローブカード・アセンブリ用基板の実施の形態の他の例を示す模式的断面図である。

本実施の形態に係るプローブカード・アセンブリ用基板は、第１の面１ａおよび第２の面１ｂを有する絶縁基体１と、絶縁基体１の第１の面１ａ上に設けられており、凹部Ｘを有する第１の側面５１ａおよび接触端子が接続される上面５１ｂとを備えた第１の部分５１と、第１の部分５１より絶縁基体１側に位置しており、第１の部分５１より寸法が小さい第２の部分５２とからなる電極５と、を有する。

図１に示すプローブカード・アセンブリ用基板は、絶縁基体１と、絶縁基体１の第１の面１ａと第２の面１ｂとに設けられた絶縁層２と、絶縁基体１と絶縁層２との間に設けられた薄膜パターン３と、薄膜パターン３と接続されたビア導体４と、ビア導体４上に位置する電極５とを備えている。絶縁基体１の第１の面１ａと第２の面１ｂとの間は、ビア導体４により貫通されており、絶縁基体１の第１の面１ａと第２の面１ｂとの間を電気的に接続する役割を有する。

図２に、図１のプローブカード・アセンブリ用基板の電極５付近の拡大図を示す。図２において、絶縁基体１の第１の面１ａには、開口ｓが形成されており、開口ｓ内に電極５の第２の部分５２は配置される。また、電極５は、上部電極外周部５ａと、下部電極外周部５ｂとからなり、表面を覆う保護層５ｃを有する第１の部分５１を備える。また、図２において、薄膜パターン３は、密着金属層３ａと拡散防止層３ｂとからなり、ビア導体４は、表面を覆う導体層４ａを備える。

また、本実施の形態のプローブカード・アセンブリ用基板において、電極５の側面５１ａの凹部Ｘの上の上部電極外周部５ａと凹部Ｘの下の下部電極外周部５ｂでは下部電極外周部５ｂが上部電極外周部５ａより大きく形成される場合、下部電極外周部５ｂが下部電極外周部５ｂの下の絶縁体２と密着していることで、絶縁体２の熱膨張係数を抑える効果があるため、下部電極外周部５ｂを大きくすることで、より電極５表面の平面度を高精度に形成することができる。

図３は、本実施の形態に係るプローブカード・アセンブリ用基板の別の例を示す要部拡大図である。図３に示す構成において、電極５は、絶縁基体１の第１の面上に設けられており、電極５の第１の部分５１の下面と、絶縁基体１の上面１ａとの間に空間が形成されている。すなわち、プローブピン６が配置される電極５が絶縁基体１から離れており、電極５の第１の部分５１の側面５１ａに凹部が形成されている。このような構成により、基板の反りの影響を受けずに電極を形成することができると共に、電極の面積を大きくしても、電極の下の絶縁体の影響を受けるのは絶縁体と接している面でかつ側面５１ａの凹部Ｘの内側部分だけなので、電極と絶縁体の熱膨張係数の違いによる電極への応力が小さくなることで電極の変形が押さえられるので、電極表面の平面度を高精度に形成することができるので、プローブピンを電極に接続した場合のプローブピンの先端位置の精度を高くすることができる。また、電極５の下面にはビア導体４の外側に絶縁基体１との間に隙間があることにより、電極５に応力が加わりにくいため、電極５の表面の平面度をさらに高精度に形成することができる。

また、図３において、電極５、ビア導体４および薄膜パターン３の表面をニッケル等からなる保護層５ｃが覆う。

図４は、プローブカード・アセンブリ用基板の電極５の上にプローブピン６を接合材７を用いて形成したプローブカードの拡大図である。

次に本発明のプローブカード・アセンブリ用基板の製造方法を図１、図２を用いて説明する。

表裏面を電気的に接続するビアを備える絶縁基体１を準備する。絶縁基体が例えばアルミナセラミックスから成る場合、先ずアルミナ（Ａｌ_２Ｏ_３）やシリカ（ＳｉＯ_２），カルシア（ＣａＯ），マグネシア（ＭｇＯ）等の原料粉末に適当な有機溶剤，溶媒を添加混合して泥漿状と成し、これをドクターブレード法やカレンダーロール法等によりシート状に成形してグリーンシートを得る。その後、グリーンシートを所定形状に打ち抜き加工するとともにビア打ち抜きを行い、ビア埋め込み金属の粉末にバインダーや熱膨張係数を調整するための添加剤を加えたペーストを打ち抜き穴に加圧注入し、表面に必要に応じビアを接続するための導体パタンをプリントする。必要に応じてこれを複数枚積層し焼成することにより、表裏面を電気的に接続するビアが形成された絶縁基体１が製作される。

この絶縁基体１は反りがあっても絶縁層２の表面を研磨することで、出来上がった表面は平面とすることが出来る。しかし絶縁基体１の反りが大きいと絶縁層２を厚く形成しなければならず、また場所によって絶縁層２の厚みが変わることで、プローブカード・アセンブリ用基板の反りが、温度によって影響を受けやすくなり、管理し難くなるため、予め、反りを５０μ以下程度に押さえておくことが好ましい。

絶縁基体１の表裏面に密着金属層３ａ、拡散防止層３ｂを形成する。このような密着金属層３ａは例えばチタン（Ｔｉ），クロム（Ｃｒ），タンタル（Ｔａ），ニオブ（Ｎｂ），ニクロム（Ｎｉ−Ｃｒ）合金および窒化タンタル（Ｔａ_２Ｎ）等のうち少なくとも１種類から成る。密着金属層３ａは従来周知の真空蒸着法やスパッタリング法等によって形成する。

また、密着金属層３ａの厚さは０.０１〜０.５μｍ程度が良い。０.０１μｍ未満では、絶縁基体１の上面に密着金属層３ａを強固に密着させることが困難となる傾向がある。０.５μｍを超える場合は、密着金属層３ａの成膜時の内部応力によって密着金属層５の剥離が生じ易くなる。

拡散防止層３ｂは、例えば、白金（Ｐｔ），パラジウム（Ｐｄ），ロジウム（Ｒｈ），ルテニウム（Ｒｕ），ニッケル（Ｎｉ），Ｎｉ−Ｃｒ合金およびＴｉ−タングステン（Ｗ）合金等のうち少なくとも１種類から成るのがよい。拡散防止層３ｂは従来周知の真空蒸着法やスパッタリング法等によって形成する。

また、拡散防止層３ｂの厚さは０.０５〜１μｍ程度が良い。０.０５μｍ未満では、ピンホール等の欠陥が発生して拡散防止層３ｂとしての機能を果たしにくくなる傾向がある。１μｍを超える場合は、成膜時の内部応力により拡散防止層３ｂの剥離が生じ易くなる。

そして、フォトリソグラフィ法により、不要な密着金属層３ａと拡散防止層３ｂを除去することで、薄膜パターン３を形成する。

絶縁層２は、例えば、ポリイミド，ＢＣＢ（ベンゾシクロブテン），エポキシ樹脂，フッ素系樹脂などからなり、このような樹脂で形成することにより、微細で高密度な配線を行うことができる。絶縁層２は、複数層形成し、絶縁層２で配線を形成することで絶縁基体１で形成できない位置精度が高い微細配線を形成することが出来る。また、絶縁基体１と絶縁層２の熱膨張係数の違いによる反りを小さく押さえるためには、絶縁基体１の表裏面に絶縁層２を形成することが好ましい。

絶縁層２の表面に下部電極外周部５ｂ以外の部分の薄膜層をリフトオフで剥離できるように、予め銅（Ｃｕ）やクロム（Ｃｒ）でダミー層を形成し、フォトリソグラフィ法でエッチングレジストを形成し、ダミー層を覆っておく。

薄膜パターン３の上面にレーザーによって、絶縁層２にビアとなる孔を穿ち、薄膜パターン３を露出させる。

ここで、薄膜パターン３上に絶縁層２の残渣が残らないように絶縁層２をエッチングすることが好ましい。このときに、予め形成していたエッチングレジストをビア径より多少大きく形成しておくと、絶縁層２の表面近くの絶縁層２がエッチングレジストに沿ってエッチングされるため、絶縁層２の近くでビア径が大きくなり、電極５の裏面が段差状になり、結果として電極５の中央部に比べて周辺部が薄くなるので、中央部の実質厚みが厚くなることによって電極５の表面が絶縁層２の影響を受け難くなり、平面を保ちやすくなるのでより好ましい。

そして、第１導体層４ａを従来周知の真空蒸着法やスパッタリング法等によって絶縁層上に形成する。ここで、第１導体層４ａは銅でもかまわないが、好ましくは、拡散防止効果のある白金（Ｐｔ），パラジウム（Ｐｄ），ロジウム（Ｒｈ），ルテニウム（Ｒｕ），ニッケル（Ｎｉ），Ｎｉ−Ｃｒ合金を使用することで、後工程で加わる薬品処理を行っても第２導体を第１導体で覆っていることで保護できるので好ましい。また、真空蒸着やスパッタリングの後にめっきで第１導体層４ａ厚みを追加することによってビア導体４を第１導体層４ａによって確実に保護できるようになるのでより好ましい。ビア導体４を保護するためには、第１導体層４ａの厚さは０.０５〜１μｍ程度が良い。０.０５μｍ未満では、ピンホール等の欠陥が発生して拡散防止の機能を果たしにくくなる傾向がある。１μｍを超える場合は、成膜時の内部応力により第１導体層４ａの剥離が生じ易くなる。

ビア導体４は導電性に優れる金属がよく、Ｃｕが好適に使用される。ビア導体４は生産性を高めるためにメッキ法で形成することが好ましい。

次に、ビア導体４および電極５を形成する。電極５が十分に厚くなったところで、電極５表面を平坦にするために電極５表面を研磨する。

ビア導体４表面にエッチングレジストを形成し、フォトリソグラフィ法で、不要部のレジストを除去し、エッチングすることによって、電極５となる部分以外の第２導体層を除去する。このときに、エッチング時間を調整しオーバーエッチングすることによって、電極５の側面５１ａに凹部Ｘを設けることができる。

次に、リフトオフ法によって、下部電極外周部５ｂ以外の不要な薄膜パターンを除去する。また、ビア導体４表面に形成するエッチングレジストを下部電極外周部５ｂより小さく形成することによって、下部電極外周部５ｂを上部電極外周部５ａより確実に大きく形成することができる。

この後、エッチングレジストを剥離し、電極５表面にＮｉをめっきすることで表面保護層５ｃを形成し、絶縁基体１から離間しており、側面５１ａに凹部Ｘを有する第１の部分５１を備えた電極５を持つプローブカード・アセンブリ用基板ができる。このような表面保護層５ｃは、Ｎｉの上にＡｕをめっきで形成してもよい。

電極５の厚みは、外周部に行くに従って厚みが薄くなっていることが好ましい。これは、電極５のプローブピン６を接続する電極４の中央部分が厚くなっており、外周部に行くにしたがって薄くなっていることにより、プローブピン６を電極５に実装しても、接合材７によって発生する応力が、外周部の薄くなった部分が変形することで緩和されて、プローブピン６およびプローブピン６を実装している電極５中央部の変形が小さくなるからである。また、電極５の側面５１ａに凹部Ｘを形成していることで、電極５の外周部が上部電極外周部５ａと下部電極外周部５ｂに分けることができるので、電極５の外周部を薄くして応力を緩和できるようにしながら、電極５の上面５１ｂの平面部分を広く確保することができるので、プローブピン６を安定に配置できる。そして、上部電極外周部５ａが絶縁層２と直接密着していないので、より有効に応力を緩和できる。

また、ビア導体４を第１導体層４ａと表面保護層５ｃで完全に覆うことで、第２導体が薬品で侵食されることを防ぐことができる。

また、図３のように表面保護層５ｃを形成した後に、絶縁層２をエッチングによって、除去し、電極５と絶縁基体１との間に隙間を設けてから、さらに表面保護層５ｃを形成してもよい。この場合は、表面保護層５ｃは、電極５表面ばかりでなく、ビア導体４、薄膜パターン３の表面をすべて覆うことになる。

さらに、絶縁層２が電極４に密着していないため、電極４に絶縁層２から応力が加わらないので、電極５の上面５１ｂをより平面に保つことができるようになり、また、絶縁層２がなくなることで温度変化があったとしてもプローブカード・アセンブリ用基板がより反りにくくなるので、プローブピンの先端位置の精度がより高くなる。

以上の工程により、本実施形態のプローブカード・アセンブリ用基板を製造することができる。

図５に、本実施形態のプローブカード・アセンブリ用基板を用いたプローブカードの断面図を示す。図５に示すプローブカードは、半導体ウェハの複数の電極に接触される複数のプローブピン６と、複数のプローブピン６が接続された複数の電極４を有するプローブカード・アセンブリ用基板とからなる。図５に示した構成は、プローブカードと電気的に接続され、半導体ウェハの試験を行うテスターをさらに備えている。

図５に示すプローブカードは次のようにして製造される。例えば、まず、上述のプローブカード・アセンブリ用基板を治具に固定する。次に、例えば、複数のプローブピンがＭＥＭＳ構造からなる場合、ＭＥＭＳ構造の複数のプローブピン６を内部に有する構造体（多数個取りのブロック）を、プローブカード・アセンブリ用基板の第１の面２ａ上に配置し、複数の電極５上に複数のプローブピン６を接合する。その後、構造体のプローブピン６以外の部分を薬液で溶解させることで、プローブピン６を電極５上に形成させる。これにより、プローブピンを有するプローブカードを得ることができる。

そして、上述したプローブピン６を有するプローブカードのパッド３と、テスター７とをコード８により電気的に接続させることで、半導体ウェハの試験が可能となる。なお、テスター７とコード８との電気的な接続とは、テスター７とパッド３との間に、適宜、中継基板等の接続構造が組み込まれる接続をいう。

本発明のプローブカードは、上述のプローブカード・アセンブリ用基板の電極５上に、プローブピン６を接合させた構造を有することにより、プローブピン６を電極５の上に接続する接合材７によって応力が発生しても、上部電極外周部５ａの周辺部が薄くなっていることで、発生した応力を上部電極外周部５ａの外周部が変形することで緩和するのでプローブピン６が応力で変形しないため、プローブピン６を接続した時の先端位置を高精度に形成することができると共に、テスト時の温度変化によってもプローブピン６の先端位置が変化しにくい。

また、本発明の配線基板は薬品に浸漬してもビア導体４が第１導体層４ａと表面保護層５ｃによって覆われていることで薬品が第２導体に触れることは無く、侵食されることが無いので、接続部の強度が低下しない。同様にこのプローブピン付の配線基板のパッド３とテスターとを接続することでより低コストで、位置精度の高いプローブカードとすることができる。

本発明のプローブカード・アセンブリ用基板の実施の形態の一例を示す断面図である。 図１の電極部の拡大図である。 本発明のプローブカード・アセンブリ用基板の他の実施の形態の一例を示す電極部の拡大図である。 本発明のプローブカード・アセンブリ用基板にプローブピンを実装した拡大図である。 本発明の検査装置の実施の一例を示す模式図である。

符号の説明

１：絶縁基板
４：ビア導体
５：電極
５１：第１の部分
５２：第２の部分
６：プローブピン
７：接合材

Claims (10)

1. 第１の面および第２の面を有する絶縁基体と、
   前記絶縁基体の前記第１の面上に設けられており、凹部を有する側面および接触端子が接続される上面とを備えた第１の部分と、該第１の部分より前記絶縁基体側に位置しており、前記第１の部分より平面視で寸法が小さい第２の部分とからなる電極と、を有することを特徴とするプローブカード・アセンブリ用基板。
2. 前記絶縁基体の前記第１の面と前記第２の面との間を貫通するビア導体を有することを特徴とする請求項１に記載のプローブカード・アセンブリ用基板。
3. 前記電極は前記ビア導体と電気的に接続されていることを特徴とする請求項２に記載のプローブカード・アセンブリ用基板。
4. 前記電極および前記ビア導体を覆うニッケル層を有することを特徴とする請求項２または３に記載のプローブカード・アセンブリ用基板。
5. 前記電極の前記第１の部分の下面と、前記絶縁基体の前記上面との間に空間が形成されていることを特徴とする請求項１〜４のいずれかに記載のプローブカード・アセンブリ用基板。
6. 前記電極の前記第２の部分の側面が段差を有することを特徴とする請求項１〜５のいずれかに記載のプローブカード・アセンブリ用基板。
7. 第１の面および第２の面を有しているとともに、前記第１の面に開口を有する絶縁基体と、
   前記絶縁基体の前記第１の面上に配置されており、側面に凹部を有する第１の部分と、前記絶縁基体の前記開口内に配置されており、前記第１の部分より平面視で寸法が小さい第２の部分とからなる電極と、を有することを特徴とするプローブカード・アセンブリ用基板。
8. 前記電極および前記ビア導体を覆うニッケル層を有することを特徴とする請求項７に記載のプローブカード・アセンブリ用基板。
9. 前記電極の前記第２の部分の側面が段差を有することを特徴とする請求項７または８に記載のプローブカード・アセンブリ用基板。
10. 請求項１〜９のいずれかに記載のプローブカード・アセンブリ用基板と、
    該プローブカード・アセンブリ用基板の前記複数の電極に接合材を介して電気的に接続されており、被検査対象の複数の電極に接触する複数の接触端子と、を備えたことを特徴とするプローブカード。

Images