JP2011071307A - 電界効果トランジスタ及びその製造方法 - Google Patents

Abstract

【課題】高電圧を印加しても壊れにくい電界効果トランジスタを提供する。
【解決手段】電界効果トランジスタは、基板１、チャネル層３及びバリア層４と、バリア層４上にこの順で離間して設けられたソース電極６、ゲート電極７およびドレイン電極８とを備え、ソース電極６の直下に第１のｎ型不純物拡散領域１２が設けられ、ドレイン電極８の直下に第２のｎ型不純物拡散領域１３が設けられ、第２のｎ型不純物拡散領域の下側の前記チャネル層３および第２のｎ型不純物拡散領域の前記ゲート電極側の前記チャネル層３および前記バリア層４に第３のｎ型不純物拡散領域１５が設けられる。第３のｎ型不純物拡散領域１５は第２のｎ型不純物拡散領域１３よりも低いｎ型不純物濃度を有し、ゲート電極とドレイン電極との間に電圧が印加されたときバリア層４およびチャネル層３においてその絶縁破壊強度を超える電界集中が生じることを抑制する。
【選択図】図１

Description

本発明は、電界効果トランジスタ及びその製造方法に関する。

III族窒化物半導体を用いた高耐圧ヘテロ接合型電界効果トランジスタ（ＨＦＥＴ）は、高い絶縁破壊電界強度、高い熱伝導率を有する高周波のパワースイッチング素子として広く研究されている（たとえば、特許文献１参照）。

図８にIII族窒化物半導体を用いた代表的なｎチャネル型ＨＦＥＴの概略断面を示す。
図８のトランジスタでは、基板１０１上にチャネル層１０３が形成され、その上部にチャネル層１０３よりも大きなバンドギャップを持ったバリア層１０４が形成されている。互いに異なるバンドギャップを有するチャネル層１０３とバリア層１０４との界面にはヘテロ接合が形成されており、自発分極とピエゾ分極によりヘテロ接合界面の近傍には電子が高濃度で蓄積する二次元電子ガス１１７が存在している。二次元電子ガス１１７のシート電子濃度は、チャネル層１０３とバリア層１０４の材料により異なるが、例えば１×１０¹³／ｃｍ²程度のシート電子濃度が発生する。
また、ソース電極１０６、ドレイン電極１０８およびゲート電極１０７がバリア層１０４上部に形成され、絶縁膜１１０がバリア層１０４を覆うよう形成されている。
また、電界集中を緩和するため、ゲート電極１０７はフィールドプレート構造となっている。
また、このトランジスタでは動作時の順方向電圧を下げるため及び良好なオーミックコンタクトが得られるようにするために、ソース電極１０６の直下のバリア層１０４およびチャネル層１０３に第１ｎ＋型拡散領域１１２が形成され、ドレイン電極１０８の直下のバリア層１０４及びチャネル層１０３に第２ｎ＋型拡散領域１１３が形成されている。

なお、図８のようなトランジスタでは、ソース電極１０６とドレイン電極１０８との間の電流は、電子をキャリアとして主に二次元電子ガス１１７を流れ、ゲート電極１０７に印加する電圧を変化させることによりオン／オフを切換えることができる。具体的には、例えば、ソース電極１０６を接地しドレイン電極１０８に＋の電圧を印加状態で、ソース電極１０６とゲート電極１０７との間に電圧を印加しない場合、ソース電極１０６の電子がバリア層１０４とチャネル層１０３との界面に形成された二次元電子ガス１１７を流れドレイン電極１０８へと流れることにより、トランジスタをオンとすることができる。また、例えばソース電極１０６を接地しドレイン電極１０８に＋の電圧を印加状態で、ゲート電極１０７に−１Ｖ〜−３０Ｖ程度の電圧を印加することにより、ゲート電極１０７の電子と二次元電子ガス１１７との相互作用によりゲート電極１０７下の二次元電子ガス１１７が空乏化する。その結果、ソース電極１０６からドレイン電極１０８へ流れる電子がゲート電極１０７下の二次元電子ガス１１７を流れることができなくなる。このことによりソース電極１０６とドレイン電極１０８との間の電流を低減または流れなくすることができ、トランジスタをオフとすることができる。

特開２００４−２００２４８号公報

しかし、図８に示すような構造の電界効果トランジスタにおいて、ソース電極およびゲート電極とドレイン電極との間に高電圧を印加すると、素子内部にかかる電界によりキャリアが増大し素子が壊れてしまう場合がある。このキャリアが増大する原因は、明らかではないが、原因の一つとして、高電圧を印加すると素子内部に絶縁破壊強度を超える電界強度がかかる部分が局所的に生じこの部分でなだれ降伏が起こるために生じると考えられている。
本発明は、このような事情に鑑みてなされたものであり、高電圧を印加しても壊れにくい電界効果トランジスタを提供する。

この発明は、「基板上にチャネル層およびバリア層がこの順で設けられ、前記バリア層上にソース電極、ゲート電極およびドレイン電極がこの順で離間して設けられ、前記ソース電極の直下の前記バリア層および前記チャネル層に第１のｎ型不純物拡散領域が設けられ、前記ドレイン電極の直下の前記バリア層および前記チャネル層に第２のｎ型不純物拡散領域が設けられ、第２のｎ型不純物拡散領域の下側の前記チャネル層および第２のｎ型不純物拡散領域の前記ゲート電極側の前記チャネル層および前記バリア層に第３のｎ型不純物拡散領域が設けられ、第１のｎ型不純物拡散領域および第３のｎ型不純物拡散領域は、前記ゲート電極が有する前記チャネル層に最も近い下面の直下の前記バリア層および前記チャネル層を除く部分に設けられ、第３のｎ型不純物拡散領域は、第２のｎ型不純物拡散領域よりも低いｎ型不純物濃度を有し、第３のｎ型不純物拡散領域は、前記ゲート電極と前記ドレイン電極との間に電圧を印加したとき前記バリア層および前記チャネル層においてその絶縁破壊強度を超える電界集中が生じることを抑制することを特徴とする電界効果トランジスタ。」を提供する。

従来の図８のようなヘテロ接合を有する電界効果トランジスタにおいて、高電圧を印加すると、特に二次元電子ガス１１７のシート電子濃度が小さい場合において、ドレイン電極のゲート電極側のチャネル層において絶縁破壊が生じやすい。この原因は次のように考えられる。まず、トランジスタがオフの状態、つまりゲート電極下でキャリアの空乏化が発生した状態で、ドレイン電極に印加された電圧によりゲート電極下部のキャリアの空乏化がドレイン電極側に広がり、この空乏化がドレイン電極の近傍まで達すると考えられる。このため、ゲート電極とドレイン電極との間のシートキャリア濃度が高い領域は、高濃度のｎ型不純物拡散領域を形成したドレイン電極のゲート電極側のバリア層及びチャネル層だけになると考えられる。この結果、ゲート電極とドレイン電極との間に印加された電圧は、ドレイン電極近傍のシートキャリア濃度が急激に上昇する領域に局所的に集中することで絶縁破壊が生じやすくなると考えられる。

本発明の電界効果トランジスタによれば、従来の電界効果トランジスタにおいて絶縁破壊が生じやすい領域の周辺に、ｎ型不純物を一定の濃度で含む第３のｎ型不純物拡散領域を設ける。具体的には、第２のｎ型不純物拡散領域に比べｎ型不純物濃度が低い第３のｎ型不純物拡散領域を第２のｎ型不純物拡散領域を囲むように設ける。このことにより、ゲート電極下のキャリアの空乏化がドレイン電極の近傍にまで広がるのを防止でき、第３のｎ型不純物拡散領域を設けた部分のシートキャリア濃度をほぼ一定とすることができる。この結果、ゲート電極とドレイン電極との間に印加された電圧は、第３のｎ型不純物拡散領域にほぼ均一にかかる。この結果、局所的に大きい電界強度がかかる部分が生じるのを抑制することができ、絶縁破壊を生じにくくすることができる。また、絶縁破壊が起こりやすい部分にかかる電界集中を緩和することができる。また、トランジスタの破壊電圧（耐圧）を向上できる。

本発明の一実施形態の電界効果トランジスタの構成を示す概略断面図である。 本発明の一実施形態の電界効果トランジスタの構成を示す概略断面図である。 本発明の一実施形態の電界効果トランジスタの構成を示す概略断面図である。 本発明の一実施形態の電界効果トランジスタの構成を示す概略断面図である。 本発明の一実施形態の電界効果トランジスタの構成を示す概略断面図である。 従来の電界効果トランジスタについてのシミュレーションの結果を示す説明図である。 本発明の一実施形態の電界効果トランジスタについてのシミュレーションの結果を示す説明図である。 従来の電界効果トランジスタの構成を示す概略断面図である。

１．本発明の電界効果トランジスタについて
本発明の電界効果トランジスタは、基板上にチャネル層およびバリア層がこの順で設けられ、前記バリア層上にソース電極、ゲート電極およびドレイン電極がこの順で離間して設けられ、前記ソース電極の直下の前記バリア層および前記チャネル層に第１のｎ型不純物拡散領域が設けられ、前記ドレイン電極の直下の前記バリア層および前記チャネル層に第２のｎ型不純物拡散領域が設けられ、第２のｎ型不純物拡散領域の下側の前記チャネル層および第２のｎ型不純物拡散領域の前記ゲート電極側の前記チャネル層および前記バリア層に第３のｎ型不純物拡散領域が設けられ、第１のｎ型不純物拡散領域および第３のｎ型不純物拡散領域は、前記ゲート電極が有する前記チャネル層に最も近い下面の直下の前記バリア層および前記チャネル層を除く部分に設けられ、第３のｎ型不純物拡散領域は、第２のｎ型不純物拡散領域よりも低いｎ型不純物濃度を有し、第３のｎ型不純物拡散領域は、前記ゲート電極と前記ドレイン電極との間に電圧を印加したとき前記バリア層および前記チャネル層においてその絶縁破壊強度を超える電界集中が生じることを抑制することを特徴とする。

本発明において、電界効果トランジスタとは、ゲート電極に加えた電圧（電荷）によりゲート電極下の半導体層のキャリアを制御し、ソース電極とドレイン電極との間の電流を増減させるトランジスタをいう。また、本発明の電界効果トランジスタは、ヘテロ接合型電界効果トランジスタであってもよい。
本発明において、基板は上部にチャネル層などの半導体層を形成できる基板であれば特に限定されない。例えば、ｎ型不純物をドープしたＳｉ、Ｓｉ、ＧａＮ、ＳｉＣまたはサファイアなどの基板である。
本発明において、チャネル層は、基板の上に設けられソース電極とドレイン電極との間の電流が流れうる層であれば特に限定されないが、例えば、III族窒化物半導体であり、さらに具体的には例えば、ＧａＮ、ＡｌＧａＮ、ＩｎＧａＮなどである。

本発明において、バリア層は、チャネル層の上に設けられチャネル層との界面にヘテロ接合を構成しうる層であれば特に限定されない。また、バリア層はチャネル層よりも広いバンドギャップを有してもよい。バリア層としては、例えば、III族窒化物半導体であり、さらに具体的には、ＡｌＮ、ＡｌＧａＮ、ＩｎＧａＮなどである。
本発明において、ソース電極、ゲート電極、ドレイン電極は、本発明の電界効果トランジスタを構成することができる電極であれば特に限定されない。

本発明において、第１のｎ型不純物拡散領域は、ソース電極の直下のバリア層およびチャネル層にｎ型不純物を拡散させた領域であれば特に限定されない。
本発明において、ｎ型不純物は、バリア層およびチャネル層に拡散させることによりバリア層およびチャネル層の導電率を高くすることができる不純物（ドナー）であれば特に限定されないが、例えば、バリア層およびチャネル層がIII族窒化物半導体からなる場合には、Ｓｉなどである。また、ｎ型不純物濃度とは、ｎ型不純物の濃度をいう。なお、ｎ型純物濃度は、キャリアである電子の濃度とほぼ同じになると考えられる。
本発明において、第２のｎ型不純物拡散領域は、ドレイン電極の直下のバリア層およびチャネル層にｎ型不純物を拡散させた領域であれば特に限定されない。

本発明において、第３のｎ型不純物拡散領域とは、バリア層およびチャネル層にｎ型不純物を拡散させた領域であり、第２のｎ型不純物拡散領域を囲むように設けられる。また、第３のｎ型不純物拡散領域は、第２のｎ型不純物拡散領域のゲート電極側の前記チャネル層と前記バリア層との界面の一部を含みかつ第２のｎ型不純物拡散領域よりも低いｎ型不純物濃度を有する。

２．本発明の電界効果トランジスタの実施形態について
本発明の電界効果トランジスタにおいて、第３のｎ型不純物拡散領域は、前記ゲート電極が有する前記チャネル層に最も近い下面と前記ドレイン電極の下面との間隔を１００としたとき、第２のｎ型不純物拡散領域の前記ゲート電極側の第３のｎ型不純物拡散領域が設けられた前記チャネル層と前記バリア層との界面が１０以上８０以下の幅を有するように設けられてもよい。
この構成により、トランジスタ特性を保持したまま、効率的に大きい電界強度がかかる部分が生じるのを抑制することができ、絶縁破壊の発生を抑制することができる。

本発明のトランジスタにおいて、チャネル層およびバリア層は、III族窒化物半導体からなってもよい。III族窒化物半導体は高い絶縁破壊電界強度、高い熱伝導率を有する。このため、高い絶縁破壊電界強度、高い熱伝導率を有する高周波のパワースイッチング素子とすることができる。また、特に大電力・高周波用途に有用なトランジスタ（ＨＦＥＴ）とすることができる。

本発明のトランジスタにおいて、第１のｎ型不純物拡散領域および第２のｎ型不純物拡散領域は、１．０×１０¹⁴ｃｍ^-2〜１．０×１０¹⁶ｃｍ^-2のｎ型不純物濃度を有してもよい。このことにより、ソース電極またはドレイン電極と、チャネル層との間の電気抵抗を低減することができる。

本発明のトランジスタにおいて、第３のｎ型不純物拡散領域は、第２のｎ型不純物拡散領域のｎ型不純物濃度が１．０×１０^xｃｍ^-2の場合、１．０×１０^x-4ｃｍ^-2〜１．０×１０^x-0.5ｃｍ^-2のｎ型不純物濃度を有してもよい。このことにより、第３のｎ型不純物拡散領域の導電率が高くなりすぎることを抑制することができ、第３のｎ型不純物拡散領域のゲート電極側のチャネル層などに局所的に電界密度が高くなることを抑制することができる。

本発明のトランジスタにおいて、チャネル層は、上層チャネル層と下層チャネル層からなり、上層チャネル層は、バリア層および下層チャネル層のいずれよりも小さいバンドギャップを有してもよい。このことにより、ソース電極とドレイン電極間を流れる電流を上層チャネル層に集中して流すことができ、リーク電流を低減することができる。

本発明のトランジスタにおいて、基板は、導電性基板であってもよい。また、導電性基板は、ソース電極と電気的に接続してもよい。このことにより、ソース電極とドレイン電極との間に電圧を印加した場合、基板とドレイン電極との間に縦方向の電界が生じドレイン電極の下部のチャネル層にかかる電界強度が大きくなる。その結果、ソース電極およびゲート電極とドレイン電極との間の電界を緩和することができる。これらより、絶縁破壊が生じやすいドレイン電極のゲート電極側のチャネル層にかかる電界強度を緩和することができ、絶縁破壊を抑制することができる。

本発明のトランジスタにおいて、バリア層またはチャネル層は、リセス構造を有し、ゲート電極は、リセス構造の凹部上に設けられてもよい。この構成により、本発明のトランジスタは、良好なピンチオフ特性を得ることができる。また、チャネル層をリセス構造とすることにより、ノーマリーオフ型のトランジスタとすることができる。

本発明のトランジスタにおいて、ゲート電極とバリア層またはチャネル層との間に絶縁体層をさらに備えてもよい。この構成により、良好なゲート絶縁特性を得ることができる。

本発明のトランジスタにおいて、絶縁体層は、誘電率の異なる複数の層を備えてもよい。この構成により、良好なゲート絶縁特性を得ることができる。

本発明の電界効果トランジスタの製造方法は、基板上にチャネル層およびバリア層をこの順で形成する工程と、前記チャネル層および前記バリア層に第１のｎ型不純物拡散領域および第３のｎ型不純物拡散領域を離間して形成する工程と、第３のｎ型不純物拡散領域の一部でありかつ、下側および前記第１のｎ型不純物拡散領域側に第３のｎ型不純物拡散領域がある部分に第２のｎ型不純物拡散領域を形成する工程と、第１のｎ型不純物拡散領域の直上にソース電極を形成する工程と、第２のｎ型不純物拡散領域の直上にドレイン電極を形成する工程と第１のｎ型不純物拡散領域と第３のｎ型不純物拡散領域との間の、第１のｎ型不純物拡散領域および第３のｎ型不純物拡散領域のいずれも形成されていない前記チャネル層および前記バリア層の直上にゲート電極を形成する工程とを備え、第３のｎ型不純物拡散領域は、第２のｎ型不純物拡散領域よりも低いｎ型不純物濃度を有するように形成されることを特徴とする。

３．本発明の電界効果トランジスタの各実施形態について
以下、本発明の各実施形態を図面を用いて説明する。図面や以下の記述中で示す構成は、例示であって、本発明の範囲は、図面や以下の記述中で示すものに限定されない。
図１〜５は、それぞれ本発明の一実施形態の電界効果トランジスタの構造を示す概略断面図である。

３−１．電界効果トランジスタ
図１に例示したように本実施形態の電界効果トランジスタ２０は、基板１上にチャネル層３およびバリア層４がこの順で設けられ、バリア層４上にソース電極６、ゲート電極７およびドレイン電極８がこの順で離間して設けられ、ソース電極６の直下のバリア層４およびチャネル層３に第１のｎ型不純物拡散領域１２が設けられ、ドレイン電極８の直下のバリア層４およびチャネル層３に第２のｎ型不純物拡散領域１３が設けられ、第２のｎ型不純物拡散領域１３の下側のチャネル層３および第２のｎ型不純物拡散領域１３のゲート電極７側のチャネル層３およびバリア層４に第３のｎ型不純物拡散領域１５が設けられ、第１のｎ型不純物拡散領域１２および第３のｎ型不純物拡散領域１５は、ゲート電極７が有するチャネル層３に最も近い下面の直下のバリア層４およびチャネル層３を除く部分に設けられ、第３のｎ型不純物拡散領域１５は、第２のｎ型不純物拡散領域１３よりも低いｎ型不純物濃度を有し、第３のｎ型不純物拡散領域１５は、ゲート電極７とドレイン電極８との間に電圧を印加したときバリア層４およびチャネル層３においてその絶縁破壊強度を超える電界集中が生じることを抑制することを特徴とする。

また、本実施形態の電界効果トランジスタ２０は、バリア層４の上に絶縁膜１０を有してもよい。
また、本実施形態の電界効果トランジスタ２０は、図５に示したようにゲート電極７とバリア層４またはチャネル層３との間に絶縁体層２５を有してもよい。
また、本実施形態の電界効果トランジスタ２０は、ヘテロ接合型電界効果トランジスタであってもよい。

３−２．基板
基板１は上部にチャネル層３などの半導体層を形成できる基板であれば特に限定されない。また、基板１は導電性基板であってもよく、高抵抗基板であってもよい。例えば、ｎ型不純物をドープしたＳｉ（ｎ⁺‐Ｓｉ基板）、Ｓｉ、ＧａＮ、ＳｉＣまたはサファイアなどの基板である。
基板１は、導電性基板であってもよい。また、基板１とソース電極６を電気的に接続してもよい。このことにより、基板１とドレイン電極８との間に電圧が印加され、ゲート電極７とドレイン電極８との間にかかる電界を緩和することができる。その結果、絶縁破壊の発生を抑制することができる。また、ソース電極６および基板１を接地することもできる。また、基板１とソース電極６を電気的に接続することにより、電界効果トランジスタ２０をパッケージングする場合、デバイスを小型化することができる。

３−３．チャネル層
チャネル層３は、基板１の上に設けられ、ソース電極６とドレイン電極８との間の電流が流れうるものであれば特に限定されない。また、キャリアは、電子であってもよい。また、チャネル層３は、III族窒化物半導体、例えば、ＧａＮ、Ａｌ_xＧａ_1-xＮ、Ｉｎ_xＧａ_1-xＮなどからなってもよい。なお例えばｘは０より大きく０．５以下でもよい。また、例えばｘは、０．００１以上０．１以下であってもよい。III族窒化物半導体は、絶縁破壊強度が高く熱伝導率が高いため、高周波のパワースイッチング素子とすることができる。

チャネル層３の厚さは、特に限定されないが、例えば、１〜１０μｍであり、さらに好ましくは２μｍ〜５μｍである。

チャネル層３は、バリア層４よりも小さいバンドギャップを有してもよい。このことにより、チャネル層３とバリア層４との界面に二次元電子ガス１７を形成することができる。また、ソース電極６とドレイン電極８との間の電流が、主に二次元電子ガス１７を流れることができる。また、この二次元電子ガス１７をゲート電極に印加する電圧で制御することによりトランジスタのオンオフを切換えることができる。

また、チャネル層３は、図２のように上層チャネル層２２と下層チャネル層２３からなってもよく、上層チャネル層２２は、バリア層４および下層チャネル層２３のいずれよりも小さいバンドギャップを有してもよい。このことにより、キャリアである電子の大部分が上層チャネル層２２に閉じ込められるようなバンド構造となるので、電子が下層チャネル層２３および基板１を介して移動することによるリーク電流を低減できる。このことにより、ソース電極６とドレイン電極８の間を流れる電流を上層チャネル層２２に集中して流すことができる。

上層チャネル層２２の材料は特に限定されないが、例えば、III族窒化物半導体である、ＧａＮ、Ａｌ_xＧａ_1-xＮ、Ｉｎ_xＧａ_1-xＮなどからなってもよい。なお例えばｘは０より大きく０．５より小さくてもよい。また、例えばｘは、０．００１以上０．１以下であってもよい。
また、上層チャネル層２２の厚さは特に限定されないが、例えば、０．０１μｍ以上０．１μｍ以下である。また、例えば０．０１μｍ以上０．０３μｍ以下である。また、上層チャネル層の厚さは、下層チャネル層の厚さより小さくてもよい。このことにより、キャリアである電子をより狭い範囲に閉じ込めることができる。

下層チャネル層２３の材料は特に限定されないが、例えばIII族窒化物半導体である、Ａｌ_xＧａ_1-xＮ、Ｉｎ_xＧａ_1-xＮなどからなってもよい。なお例えばｘは０．０１以上０．９５以下でもよい。また、例えばｘは、０．０２以上０．３以下であってもよい。また、例えば、上層チャネル層２２がＧａＮからなるとき、下層チャネル層２３は、Ａｌ_xＧａ_1-xＮ（０．１≦ｘ≦０．３）からなってもよい。
また、例えば、上層チャネル層２２がＧａＮ又はＡｌ_xＧａ_1-xＮからなり、下層チャネル層２３がＡｌ_yＧａ_1-yＮならなるとき、ｙはｘより大きくてもよい。この場合、上層チャネル層のバンドギャップは、下層チャネル層のバンドギャップより大きくなるからである。また０．０２≦（ｙ−ｘ）≦０．３であってもよい。
また、下層チャネル層２３の厚さは、特に限定されないが、例えば、１〜１０μｍであり、さらに好ましくは２μｍ〜５μｍである。

また、チャネル層３は、図５のようにリセス構造を有してもよい。これに加えてチャネル層３とゲート電極７との間に絶縁体層２５を形成することにより、ノーマリーオフ型のトランジスタとすることができる。図５のようなトランジスタでは、ゲート電極７直下のチャネル層３には二次元電子ガスが形成されない場合が多いため、ゲート電極７に電圧を印加しない場合、ソース電極６とドレイン電極８の間にはほとんど電流が流れない。また、ゲート電極７にプラスの電圧を印加することにより、ゲート電極７直下のチャネル層に電子層を形成することができ、トランジスタをオンとすることができる。

また、チャネル層３は、例えば、基板１の上にＣＶＤにより形成することができる。

基板１が導電性基板である場合、基板１とドレイン電極８との間にリーク電流が生じるのを防止するため、基板１とドレイン電極８との間の長さをソース電極６とドレイン電極８との間の長さに比べ長くすることができる。具体的には、チャネル層３の厚さをソース電極６とドレイン電極８との間の長さに比べ十分に厚くすることができる。このことにより、リーク電流を小さくすることができ、ゲート電極７にオフの電圧が印加されている場合、ドレイン電極８へ流れる電流を小さくすること又は流れないようにすることができる。

３−４．バリア層
バリア層４は、チャネル層３の上に設けられ、チャネル層３との界面にヘテロ接合を形成すれば特に限定されない。バリア層４は、III族窒化物半導体、例えば、Ａｌ_xＧａ_1-xＮ、Ｉｎ_xＧａ_1-xＮなどからなってもよい。なお例えばｘは０．０５以上０．９以下でもよい。また、例えばｘは、０．１以上０．５以下であってもよい。III族窒化物半導体は、絶縁破壊強度が高く熱伝導率が高いため、高周波のパワースイッチング素子とすることができる。また、例えば、チャネル層３がＧａＮまたはＧａ_xＡｌ_1-xＮからなり、バリア層４がＧａ_yＡｌ_1-yＮからなるとき、ｙはｘより大きくてもよく、０．０２≦（ｙ−ｘ）≦０．３であってもよい。このことによりバリア層４のバンドギャップは、チャネル層３のバンドギャップよりも大きくすることができる。
また、バリア層４は、チャネル層３よりも大きいバンドギャップを有してもよい。このことにより、チャネル層３との界面に二次元電子ガス１７を形成することができる。なお、ＡｌＧａＮ／ＧａＮヘテロ接合では自発分極とピエゾ分極により１×１０¹³／ｃｍ²程度のシート電子濃度が発生する。また、ソース電極６とドレイン電極８との間に流れる電流、つまりキャリアである電子の大部分をチャネル層３を流すことができる。

バリア層４の厚さは、特に限定されないが、例えば０．０１μｍ以上０．１μｍ以下とすることができる。また、例えば、０．０１５μｍ以上０．０７μｍ以下とすることができる。
また、バリア層４は図４のようにリセス構造を有してもよい。このことにより、良好なピンチオフ特性を有する電界効果トランジスタ２０とすることができる。

また、バリア層４は、例えば、チャネル層３の上にＣＶＤにより形成することができる。

３−５．ソース電極
ソース電極６は、バリア層４上にソース電極６、ゲート電極７およびドレイン電極８の順で離間して設けられるように設けられ、第１のｎ型不純物拡散領域１２の直上に設けられる電極であれば、特に限定されない。ソース電極６を形成するのに用いる金属は、例えば、Ｔｉ、Ｚｒ、Ｈｆ、Ａｌ、ＡｌＳｉ、Ｗ、ＷＮ、Ａｕ、Ｐｔから選択された少なくとも一種の金属を用いることができる。ソース電極６は例えば、Ｈｆ／Ａｌ／Ａｕ、Ｔｉ/Ｐｔ/Ａｕからなる電極とすることができる。
ソース電極６の幅は、特に限定されないが、例えば１０μｍ以上１ｍｍ以下とすることができる。
また、ソース電極６は、真空蒸着法、スパッタ法などにより形成することができる。
また、バリア層４上に絶縁膜１０を形成している場合、ソース電極６を形成する部分の絶縁膜１０をエッチングにより除去し、ソース電極６がバリア層４に接触するように形成することができる。
また、ソース電極６は、真空蒸着法、スパッタ法などにより形成した後、熱処理を行うことができる。熱処理は、特に限定されないが、例えば、５５０℃で１分間行うことができる。このことにより、ソース電極６とチャネル層３は、第１のｎ型不純物拡散層１２を介してオーミック接続することができる。

３−６．ドレイン電極
ドレイン電極８は、バリア層４上にソース電極６、ゲート電極７およびドレイン電極８の順で離間して設けられるように設けられ、第２のｎ型不純物拡散領域１３の直上に設けられる電極であれば、特に限定されない。ドレイン電極８を形成するのに用いる金属は、例えば、Ｔｉ、Ｚｒ、Ｈｆ、Ａｌ、ＡｌＳｉ、Ｗ、ＷＮ、Ａｕ、Ｐｔから選択された少なくとも一種の金属を用いることができる。ドレイン電極８は例えば、Ｈｆ／Ａｌ／Ａｕ、Ｔｉ/Ｐｔ/Ａｕからなる電極とすることができる。
ドレイン電極８の幅は、特に限定されないが、例えば１μｍ以上５μｍ以下とすることができる。
また、ドレイン電極８は、真空蒸着法、スパッタ法などにより形成することができる。
また、バリア層４上に絶縁膜１０を形成している場合、ドレイン電極８を形成する部分の絶縁膜１０をエッチングにより除去し、ドレイン電極８がバリア層４に接触するように形成することができる。
また、ドレイン電極８は、真空蒸着法、スパッタ法などにより形成した後、熱処理を行うことができる。熱処理は、特に限定されないが、例えば、５５０℃で１分間行うことができる。このことにより、ドレイン電極８とチャネル層３は、第２のｎ型不純物拡散層１２を介してオーミック接続することができる。

３−７． ゲート電極
ゲート電極８は、バリア層４上にソース電極６、ゲート電極７およびドレイン電極８の順で離間して設けられるように設けられる電極であれば、特に限定されない。また、ゲート電極８の直下のバリア層４およびチャネル層３には、第１のｎ型不純物拡散領域１２、第２のｎ型不純物拡散領域１３及び第３のｎ型不純物拡散領域１５は、設けられていない。
また、ゲート電極７とドレイン電極８は一定の間隔を有するように設けられてもよい。また、ゲート電極７が有するチャネル層３に最も近い下面とドレイン電極８の下面は、一定の間隔を有するように設けられてもよい。
ゲート電極８は、図１、２、４のようにバリア層４に接触するように設けられてもよい。また、図３、図５のように絶縁膜１０または絶縁体層２５を介してバリア層４またはチャネル層３の上に設けられていてもよい。このことにより、良好なゲート絶縁特性を得ることができる。

また、ゲート電極７は、図４のようにリセス構造を有するバリア層４の凹部の上に設けられてもよい。このことにより、良好なピンチオフ特性を得ることができる。なお図４のようなリセス構造は、バリア層４の一部および絶縁膜１０の一部をエッチングで除去することにより形成することができる。
また、ゲート電極７は、図５のようにリセス構造を有するチャネル層３の凹部の上に絶縁体層２５を介して設けられてもよい。このことにより、良好なゲート絶縁特性が得られ、また、ノーマリーオフ型のトランジスタを形成することができる。リセス構造は、エッチングにより形成することができる。
また、ゲート電極７は、図１、図２、図５のようにバリア層４の上に形成された絶縁膜１０の上にひさし状に張り出した形状（フィールドプレート構造）としてもよい。このことにより、ゲート電極７とドレイン電極８との間の電界集中を緩和することができる。

また、ゲート電極７は、Ｔｉ、Ｚｒ、Ｈｆ、Ａｌ、ＡｌＳｉ、Ｗ、ＷＮ、Ａｕ、Ｐｔから選択された少なくとも一種の金属を用いて形成することができる。また、ゲート電極７は、真空蒸着法、スパッタ法により形成することができる。
また、バリア層４上に絶縁膜１０を形成している場合、ゲート電極７を形成する部分の絶縁膜１０をエッチングにより除去し、ゲート電極７がバリア層４に接触するように形成することができる。

また、ゲート電極７は、ソース電極６、ゲート電極７、ドレイン電極８と並んだ方向の幅が１０μｍ以上１ｍｍ以下を有するように設けられてもよい。また、ゲート電極７が有するチャネル層３に最も近い下面とドレイン電極８の下面との間隔（図面にＹで示した間隔）は、５μｍ以上２０μｍ以下であってもよい。

３−８．第１のｎ型不純物拡散領域
第１のｎ型不純物拡散領域１２は、ソース電極６の直下のバリア層４およびチャネル層３に設けられる。第１のｎ型不純物拡散領域１２を設けることにより、ソース電極６は、チャネル層３とオーミック接続することができる。また、第１のｎ型不純物拡散領域１２は、ゲート電極７が有するチャネル層３に最も近い下面の直下のバリア層４およびチャネル層３には形成されていない。また、ゲート電極７が有するチャネル層３に最も近い下面の直下のバリア層４およびチャネル層３の実質的に全体には、ｎ型不純物およびｐ型不純物が実質的に含まれていなくてもよい。また、第１のｎ型不純物拡散領域１２は、実質的にソース電極６の直下のバリア層４およびチャネル層３にのみ設けられてもよい。
第１のｎ型不純物拡散領域１２は、１．０×１０¹⁴ｃｍ^-2〜１．０×１０¹⁶ｃｍ^-2のｎ型不純物濃度を有してもよい。このことにより、ソース電極６とチャネル層３をオーミック接続することができる。

また、第１のｎ型不純物拡散領域１２に含まれるｎ型不純物は、特に限定されないが、バリア層４およびチャネル層３がIII族窒化物である場合、Ｓｉ、Ｇｅ、Ｓｎなどである。
また、第１のｎ型不純物拡散領域１２は、バリア層４およびチャネル層３にｎ型不純物をイオン注入することにより、形成することができる。また、イオン注入後に熱処理を行うことにより、第１のｎ型不純物拡散領域１２を活性化することができる。熱処理の温度は特に限定されないが、例えば１０００℃〜１２００℃とすることができる。このことによりソース電極６とチャネル層３との間の接触抵抗を低減することができる。

また、第１のｎ型不純物拡散領域１２は、ｎ型不純物の熱拡散、例えば、Ｓｉ拡散により形成することができる。具体的には、第１のｎ型不純物拡散領域１２を形成するバリア層４の上にＳｉ層を形成し、このＳｉ層のＳｉを熱処理によりバリア層４およびチャネル層３にまで拡散させることにより第１のｎ型不純物拡散領域１２を形成することができる。この熱処理の条件は、特に限定されないが、例えば、１１００度で２分とすることができる。
また、例えば図２、図５のようにチャネル層３が上層チャネル層２２および下層チャネル層２３からなる場合、第１のｎ型不純物拡散領域１２は、下層チャネル層２３に届かないように形成することができる。このことにより、ソース電極６とドレイン電極８間を流れるキャリアである電子の大部分を上層チャネル層２２に流すことができる。

３−９．第２のｎ型不純物拡散領域
第２のｎ型不純物拡散領域１３は、ドレイン電極８の直下のバリア層４およびチャネル層３に設けられる。第２のｎ型不純物拡散領域１３を設けることにより、ドレイン電極８は、チャネル層３とオーミック接続することができる。また、第２のｎ型不純物拡散領域１３は、ゲート電極７が有するチャネル層３に最も近い下面の直下のバリア層４およびチャネル層３には形成されていなくてもよい。また、第２のｎ型不純物拡散領域１３は、実質的にドレイン電極８の直下のバリア層４およびチャネル層３にのみ設けられてもよい。
第２のｎ型不純物拡散領域１３は、１．０×１０¹⁴ｃｍ^-2〜１．０×１０¹⁶ｃｍ^-2のｎ型不純物濃度を有してもよい。このことにより、ドレイン電極８とチャネル層３をオーミック接続することができる。

また、第２のｎ型不純物拡散領域１３に含まれるｎ型不純物は、特に限定されないが、バリア層４およびチャネル層３がIII族窒化物である場合、Ｓｉ、Ｇｅ、Ｓｎなどである。また、第１のｎ型不純物拡散領域１２、第２のｎ型不純物拡散領域１３、第３のｎ型不純物拡散領域１５のそれぞれの領域に含まれるｎ型不純物は、同一の元素であってもよい。
また、第２のｎ型不純物拡散領域１３は、第３のｎ型不純物拡散領域１５が形成されたバリア層４およびチャネル層３の一部にｎ型不純物をイオン注入することにより形成することができる。このことにより、第３のｎ型不純物拡散領域１５と第２のｎ型不純物拡散領域１３のｎ型不純物濃度に差をつけることができる。また、第３のｎ型不純物拡散領域が第２のｎ型不純物拡散領域を囲むように構成することができる。つまり、まず、イオン注入またはｎ型不純物の熱拡散により、比較的低いｎ型不純物濃度で第３のｎ型不純物拡散領域１５を形成し、その後、第３のｎ型不純物拡散領域１５の一部にｎ型不純物をイオン注入することにより、第３のｎ型不純物拡散領域１５よりｎ型不純物濃度が高い第２のｎ型不純物拡散領域１３を形成することができる。また、後記載のｎ型不純物の熱拡散で第２のｎ型不純物拡散領域１３を形成する場合も同様にｎ型不純物の濃度差をつけることができる。

また、イオン注入後に熱処理を行うことにより、第２のｎ型不純物拡散領域１３を活性化することができる。また、イオン注入後の熱処理は、第１のｎ型不純物拡散領域１２、第２のｎ型不純物拡散領域１３、第３のｎ型不純物拡散領域１５について同時に行ってもよい。熱処理の温度は特に限定されないが、例えば１０００℃〜１２００℃とすることができる。このことによりドレイン電極８とチャネル層３との間の接触抵抗を低減することができる。

また、第２のｎ型不純物拡散領域１３は、ｎ型不純物の熱拡散、例えば、Ｓｉ拡散により形成することができる。具体的には、第３のｎ型不純物拡散領域１５が形成されたバリア層４の上にＳｉ層を形成し、このＳｉ層のＳｉを熱処理により第３のｎ型不純物拡散領域１５の一部に拡散させることにより第２のｎ型不純物拡散領域１３を形成することができる。この熱処理の条件は、特に限定されないが、例えば、１１００度で２分とすることができる。
また、第２のｎ型不純物拡散領域１３は、エピタキシャル成長を用いて形成することができる。
また、例えば図２、図５のようにチャネル層３が上層チャネル層２２および下層チャネル層２３からなる場合、第２のｎ型不純物拡散領域１３は、下層チャネル層２３に届かないように形成することができる。このことにより、ソース電極６とドレイン電極８間を流れるキャリアである電子の大部分を上層チャネル層２２に流すことができる。

３−１０．第３のｎ型不純物拡散領域
第３のｎ型不純物拡散領域１５は、第２のｎ型不純物拡散領域１３の下側のチャネル層３および第２のｎ型不純物拡散領域１３のゲート電極７側のチャネル層３およびバリア層４に設けられる。また、第３のｎ型不純物拡散領域１５は、第２のｎ型不純物拡散領域１３の周りのバリア層４およびチャネル層３に第２のｎ型不純物拡散領域１３を囲むように設けられてもよい。
また、第３のｎ型不純物拡散領域１５は、第２のｎ型不純物拡散領域１３のゲート電極７側のチャネル層３とバリア層４との界面の一部を含んでもよい。また、第３のｎ型不純物拡散領域１５は、第２のｎ型不純物拡散領域１３よりも低いｎ型不純物濃度を有する。また、第３のｎ型不純物拡散領域１５は、ゲート電極７が有するチャネル層３に最も近い下面の直下のバリア層４およびチャネル層３に形成されていない。
この構成により、第３のｎ型不純物拡散領域１５においてシートキャリア濃度をほぼ一定とすることができるため、ゲート電極７とドレイン電極８との間に電圧を印加したときバリア層４およびチャネル層３においてその絶縁破壊強度を超える電界集中が生じることを抑制することができる。

また、第３のｎ型不純物拡散領域１５は、ゲート電極７が有するチャネル層３に最も近い下面とドレイン電極８の下面との間隔、つまり図１〜５で示したＹの長さを１００としたとき、第２のｎ型不純物拡散領域１３のゲート電極７側の第３のｎ型不純物拡散領域１５が設けられたチャネル層３とバリア層４との界面、が１０以上５０以下の幅（つまり図１〜５で示したＸの長さ）を有するように設けることができる。例えば、Ｙの長さを５〜２０μｍとしたとき、Ｘの長さを０．５〜１０μｍとすることができる。

また、第３のｎ型不純物拡散領域１５は、第２のｎ型不純物拡散領域１３のｎ型不純物濃度が１．０×１０^xｃｍ^-2の場合、１．０×１０^x-5ｃｍ^-2〜１．０×１０^x-0.5ｃｍ^-2のｎ型不純物濃度を有してもよい。例えば、第２のｎ型不純物拡散領域１３のｎ型不純物濃度が１．０×１０¹⁵ｃｍ^-2の場合、第３のｎ型不純物拡散領域１５は１．０×１０¹⁰ｃｍ^-2〜１．０×１０^14.5ｃｍ^-2のｎ型不純物濃度を有してもよい。また、第３のｎ型不純物拡散領域１５は、１．０×１０¹⁰ｃｍ^-2〜１．０×１０¹⁴ｃｍ^-2のｎ型不純物濃度を有してもよい。

また、第３のｎ型不純物拡散領域１５に含まれるｎ型不純物は、特に限定されないが、バリア層４およびチャネル層３がIII族窒化物である場合、Ｓｉ、Ｇｅ、Ｓｎなどである。
また、第３のｎ型不純物拡散領域１５は、バリア層４およびチャネル層３にｎ型不純物をイオン注入することにより、形成することができる。また、イオン注入後に熱処理を行うことにより、第３のｎ型不純物拡散領域１５を活性化することができる。熱処理の温度は特に限定されないが、例えば１０００℃〜１２００℃とすることができる。

また、第３のｎ型不純物拡散領域１５は、ｎ型不純物の熱拡散、例えば、Ｓｉ拡散により形成することができる。具体的には、第３のｎ型不純物拡散領域１５を形成するバリア層４の上にＳｉ層を形成し、このＳｉ層のＳｉを熱処理によりバリア層４およびチャネル層３にまで拡散させることにより第３のｎ型不純物拡散領域１５を形成することができる。この熱処理の条件は、特に限定されないが、例えば、１１００度で２分とすることができる。
また、第２のｎ型不純物拡散領域１３は、エピタキシャル成長を用いて形成することができる。

３−１１．絶縁膜
絶縁膜１０は、バリア層４の上に設けることができる。また、図１、図２、図４、図５のように、ソース電極６とゲート電極７の間およびゲート電極７とドレイン電極８との間に設けることができる。また、図３のようにソース電極６とドレイン電極の間に設けることもでき、絶縁膜１０の上にゲート電極７を設けることもできる。

絶縁膜１０は、絶縁体の膜であれば特に限定されないが、例えば、ＳｉＮ、ＳｉＯ₂、ＳｉＯＮの膜であってもよい。また、絶縁膜１０の厚さは、特に限定されないが、例えば、０．０１μｍ〜０．５μｍとすることができる。
絶縁膜１０を設けることにより、ソース電極６とゲート電極７との間の電界、およびゲート電極７とドレイン電極８との間の電界を緩和することができ、チャネル層３などでの電界集中が生じるのを抑制することができる。
また、絶縁膜１０は例えばＣＶＤ法により形成することができる。

３−１２．絶縁体層
絶縁体層２５は、例えば図５のようにチャネル層３とゲート電極７との間に設けることができる。また、絶縁体層２５は、バリア層４とゲート電極７との間に設けることもできる。また、例えば図３のように絶縁体層２５は、絶縁膜１０と同一であってもよい。
絶縁体層２５は、絶縁体であれば特に限定されないが、例えば、ＳｉＮ、ＳｉＯ₂、ＳｉＯＮの膜であってもよい。また、絶縁体層２５は、チャネル層３またはバリア層４の酸化膜を用いてもよい。また、絶縁体層２５の厚さは、特に限定されないが、例えば、０．０１μｍ〜０．１μｍとすることができる。

また、絶縁体層２５は、誘電率の異なる複数の層を備えてもよい。例えば、ＳｉＮ_xを形成後、ＳｉＯ₂を形成することにより誘電率の異なる２層構造としてもよい。
絶縁体層２５を形成することにより、良好なゲート絶縁特性を得ることができる。
また、絶縁体層２５は、例えばＣＶＤ法により形成することができる。

４．従来の電界効果トランジスタについてのシミュレーション
図８に示すような従来の電界効果トランジスタについて、トランジスタ内部の電界強度分布を調べるシミュレーションを行った。
シミュレーションの条件としては、チャネル層１０３を厚さ３μｍのＧａＮ層、バリア層１０４を厚さ０．０２５μｍのＡｌ_1-xＧａ_xＮ（ｘ＝０．１７）層とした。また、ソース電極１０６とゲート電極１０７との間、およびゲート電極１０７とドレイン電極１０８との間にＳｉＮ_xからなる絶縁膜１１０を設けたこととした。また、ゲート電極１０７は、絶縁膜１１０上に１μｍのフィールドプレート構造を有することとした。また、ソース電極１０６とゲート電極１０７との間隔を１μｍとし、ゲート電極１０７とドレイン電極１０８との間隔を５μｍとした。

また、ソース電極１０６直下のバリア層１０４およびチャネル層１０３には第１ｎ＋拡散領域１１２が設けられ、ドレイン電極１０８直下のバリア層１０４およびチャネル層１０３には第２ｎ＋拡散領域１１３が設けられ、第１ｎ＋拡散領域１１２と第２ｎ＋拡散領域１１３のシートキャリア濃度は、１×１０¹⁵ｃｍ^-2とした。また、チャネル層１０３とバリア層１０４との界面に生じる二次元電子ガス１１７のシートキャリア濃度を２×１０¹²ｃｍ^-2とした。
また、基板１０１を導電性基板とし、基板１０１とソース電極１０６とを電気的に接続し、接地したこととした。また、ゲート電極１０７には−１０Ｖの電圧印加し、ドレイン電極１０８には＋６００Ｖの電圧を印加したこととした。

図６は、従来の電界効果トランジスタについて行ったシミュレーション結果であり、図６（ａ）は、トランジスタ内部のポテンシャル（電位）分布であり、図６（ｂ）は、トランジスタ内部の電界強度分布である。なお、図６（ａ）のポテンシャル分布の間隔が密な場所ほど図６（ｂ）の電界強度は大きくなる。また、図６（ｃ）は、図６（ｂ）の点線で囲んだ範囲Ａの拡大図であり、図６（ｄ）は、図６（ｂ）の点線で囲んだ範囲Ｂの拡大図である。

図６（ｂ）を見ると、ゲート電極１０７のフィールドプレート構造の絶縁膜１１０と接する角部付近と、ドレイン電極１０８のゲート電極１０７側のバリア層１０４と接する角部付近で、電界集中が生じていることがわかる。ゲート電極１０７のフィールドプレート構造の絶縁膜１１０と接する角部付近を拡大した図６（ｃ）をみると、この角部の下側の絶縁膜１１０において５．３ＭＶ／ｃｍの電界集中が起こることがわかった。絶縁膜１１０であるＳｉＮｘの絶縁破壊電界強度は、およそ９ＭＶ／ｃｍであることから、この角部付近では、この条件においては絶縁破壊が起こらないことがわかった。

また、ドレイン電極１０８のゲート電極１０７側のバリア層１０４と接する角部付近の拡大図である図６（ｄ）を見ると、この角部の斜め下付近のチャネル層１０３およびバリア層１０４において、１１．７ＭＶ／ｃｍの電界集中が起こることがわかった。チャネル層１０３であるＧａＮおよびバリア層１０４であるＡｌＧａＮの絶縁破壊電界強度は、およそ５ＭＶ／ｃｍであることから、この角部付近で絶縁破壊が生じ、素子の破壊を起こしてしまうことがわかった。

これは、特に二次元電子ガス１１７のシート電子濃度が小さい場合、ドレイン電極１０８に高電圧をかけた際に、−１０Ｖの電圧を印加したゲート電極１０７下部のキャリアである電子の空乏化が高電界によりドレイン電極１０８側に引っ張られ、電子の空乏化がドレイン電極１０８下部まで達することにより起こると考えられる。

５．本発明の電界効果トランジスタについてのシミュレーション
図１に示すような本発明の電界効果トランジスタについて、トランジスタ内部の電界強度分布を調べるシミュレーションを行った。
シミュレーションの条件としては、チャネル層３を厚さ３μｍのＧａＮ層、バリア層４を厚さ０．０２５μｍのＡｌ_1-xＧａ_xＮ（ｘ＝０．１７）層とした。また、ソース電極６とゲート電極７との間、およびゲート電極７とドレイン電極８との間にＳｉＮ_xからなる絶縁膜１０を設けたこととした。また、ゲート電極７は、絶縁膜１０上に１μｍのフィールドプレート構造を有することとした。また、ソース電極６とゲート電極７との間隔を１μｍとし、ゲート電極７とドレイン電極８との間隔を５μｍとした。

また、ソース電極６直下のバリア層４およびチャネル層３には第１のｎ型不純物拡散領域１２が設けられ、ドレイン電極８直下のバリア層４およびチャネル層３には第２のｎ型不純物拡散領域１３が設けられ、第１のｎ型不純物拡散領域１２と第２のｎ型不純物拡散領域１３のシートキャリア濃度は、１×１０¹⁵ｃｍ^-2とした。また、第２のｎ型不純物拡散領域１３を囲むように第３のｎ型不純物拡散領域１５が設けられ、第３のｎ型不純物拡散領域１５のシートキャリア濃度は、１×１０¹²ｃｍ^-2とした。第３のｎ型不純物拡散領域１５は、ドレイン電極８の下面のゲート電極７側の角部からゲート電極７側へ１μｍの幅を有することとした。また、チャネル層３とバリア層４との界面に生じる二次元電子ガス１７のシートキャリア濃度を２×１０¹²ｃｍ^-2とした。

また、基板１を導電性基板とし、基板１とソース電極６とを電気的に接続し、接地したこととした。また、ゲート電極７には−１０Ｖの電圧印加し、ドレイン電極８には＋６００Ｖの電圧を印加したこととした。

図７は、本発明の電界効果トランジスタ２０について行ったシミュレーション結果であり、図７（ａ）は、トランジスタ内部のポテンシャル（電位）分布であり、図７（ｂ）は、トランジスタ内部の電界強度分布である。なお、図７（ａ）のポテンシャル分布の間隔が密な場所ほど図７（ｂ）の電界強度は大きくなる。また、図７（ｃ）は、図７（ｂ）の点線で囲んだ範囲Ａの拡大図であり、図７（ｄ）は、図７（ｂ）の点線で囲んだ範囲Ｂの拡大図である。

図７（ｂ）を見ると、ゲート電極７のフィールドプレート構造の絶縁膜１０と接する角部付近と、ドレイン電極８のゲート電極７側のチャネル層３およびバリア層４付近で電界集中が起きているのがわかる。ゲート電極７のフィールドプレート構造の絶縁膜１０と接する角部付近を拡大した図７（ｃ）をみると、この角部の下側の絶縁膜１０において６．２ＭＶ／ｃｍの電界集中が起こることがわかった。絶縁膜１０であるＳｉＮ_xの絶縁破壊電界強度は、およそ９ＭＶ／ｃｍであることから、この角部付近では、この条件においては絶縁破壊が起こらないことがわかった。

また、ドレイン電極８のゲート電極７側のチャネル層３およびバリア層４付近の拡大図である図７（ｄ）を見ると、第３のｎ型不純物拡散領域１５のゲート電極７側のチャネル層３及びバリア層４付近において、４．３ＭＶ／ｃｍの電界集中が起こることがわかった。チャネル層３であるＧａＮおよびバリア層４であるＡｌＧａＮの絶縁破壊電界強度は、およそ５ＭＶ／ｃｍであることから、この付近では、この条件においては絶縁破壊が起こらないことがわかった。したがって、第３のｎ型不純物拡散領域１５を設けることによって、ドレイン電極８のゲート電極７側のチャネル層３およびバリア層４において電界集中を緩和することができ、この部分の絶縁破壊により素子が壊れることを防止することができることがわかった。

第３のｎ型不純物拡散領域１５を設けることによって、電界集中を緩和することができる効果が生じる理由は、明らかではないが、第３のｎ型不純物拡散領域１５を設けることによりゲート電極７下のキャリアである電子の空乏化がドレイン電極８まで広がることを防止することができるためと考えられる。

以上の結果から、従来の電界効果トランジスタでは絶縁破壊が生じ素子の破壊を起こしてしまう条件において、本発明の電界効果トランジスタでは絶縁破壊が起こることはなく、素子の破壊を防止することができることがわかった。

１：基板 ３：チャネル層 ４：バリア層 ６：ソース電極 ７：ゲート電極 ８：ドレイン電極 １０：絶縁膜 １２：第１のｎ型不純物拡散領域 １３：第２のｎ型不純物拡散領域 １５：第３のｎ型不純物拡散領域 １７：二次元電子ガス ２０：電界効果トランジスタ ２５：絶縁体層
１０１：基板 １０３：チャネル層 １０４：バリア層 １０６：ソース電極 １０７：ゲート電極 １０８：ドレイン電極 １１０：絶縁膜 １１２：第１ｎ＋型拡散領域 １１３：第２ｎ＋拡散領域 １１７：二次元電子ガス

Claims (11)

1. 基板上にチャネル層およびバリア層がこの順で設けられ、
   前記バリア層上にソース電極、ゲート電極およびドレイン電極がこの順で離間して設けられ、
   前記ソース電極の直下の前記バリア層および前記チャネル層に第１のｎ型不純物拡散領域が設けられ、
   前記ドレイン電極の直下の前記バリア層および前記チャネル層に第２のｎ型不純物拡散領域が設けられ、
   第２のｎ型不純物拡散領域の下側の前記チャネル層および第２のｎ型不純物拡散領域の前記ゲート電極側の前記チャネル層および前記バリア層に第３のｎ型不純物拡散領域が設けられ、
   第１のｎ型不純物拡散領域および第３のｎ型不純物拡散領域は、前記ゲート電極が有する前記チャネル層に最も近い下面の直下の前記バリア層および前記チャネル層を除く部分に設けられ、
   第３のｎ型不純物拡散領域は、第２のｎ型不純物拡散領域よりも低いｎ型不純物濃度を有し、
   第３のｎ型不純物拡散領域は、前記ゲート電極と前記ドレイン電極との間に電圧を印加したとき前記バリア層および前記チャネル層においてその絶縁破壊強度を超える電界集中が生じることを抑制することを特徴とする電界効果トランジスタ。
2. 第３のｎ型不純物拡散領域は、前記ゲート電極が有する前記チャネル層に最も近い下面と前記ドレイン電極の下面との間隔を１００としたとき、第２のｎ型不純物拡散領域の前記ゲート電極側の第３のｎ型不純物拡散領域が設けられた前記チャネル層と前記バリア層との界面が１０以上５０以下の幅を有するように設けられた請求項１に記載のトランジスタ。
3. 前記チャネル層および前記バリア層は、III族窒化物半導体からなる請求項１または２に記載のトランジスタ。
4. 第１のｎ型不純物拡散領域および第２のｎ型不純物拡散領域は、１．０×１０¹⁴ｃｍ^-2〜１．０×１０¹⁶ｃｍ^-2のｎ型不純物濃度を有する請求項１〜３のいずれか１つに記載のトランジスタ。
5. 第３のｎ型不純物拡散領域は、第２のｎ型不純物拡散領域のｎ型不純物濃度が１．０×１０^xｃｍ^-2の場合、１．０×１０^x-4ｃｍ^-2〜１．０×１０^x-0.5ｃｍ^-2のｎ型不純物濃度を有する請求項１〜４のいずれか１つに記載のトランジスタ。
6. 前記チャネル層は、上層チャネル層と下層チャネル層からなり、
   前記上層チャネル層は、前記バリア層および前記下層チャネル層のいずれよりも小さいバンドギャップを有する請求項１〜５のいずれか１つに記載のトランジスタ。
7. 前記基板は、導電性基板である請求項１〜６のいずれか１つに記載のトランジスタ。
8. 前記バリア層または前記チャネル層は、リセス構造を有し、
   前記ゲート電極は、前記リセス構造の凹部上に設けられた請求項１〜７のいずれか１つに記載のトランジスタ。
9. 前記ゲート電極と前記バリア層または前記チャネル層との間に絶縁体層をさらに備える請求項１〜８のいずれか１つに記載のトランジスタ。
10. 前記絶縁体層は、誘電率の異なる複数の層を備える請求項９に記載のトランジスタ。
11. 基板上にチャネル層およびバリア層をこの順で形成する工程と、
    前記チャネル層および前記バリア層に第１のｎ型不純物拡散領域および第３のｎ型不純物拡散領域を離間して形成する工程と、
    第３のｎ型不純物拡散領域の一部でありかつ、下側および前記第１のｎ型不純物拡散領域側に第３のｎ型不純物拡散領域がある部分に第２のｎ型不純物拡散領域を形成する工程と、
    第１のｎ型不純物拡散領域の直上にソース電極を形成する工程と、
    第２のｎ型不純物拡散領域の直上にドレイン電極を形成する工程と
    第１のｎ型不純物拡散領域と第３のｎ型不純物拡散領域との間の、第１のｎ型不純物拡散領域および第３のｎ型不純物拡散領域のいずれも形成されていない前記チャネル層および前記バリア層の直上にゲート電極を形成する工程とを備え、
    第３のｎ型不純物拡散領域は、第２のｎ型不純物拡散領域よりも低いｎ型不純物濃度を有するように形成されることを特徴とする電界効果トランジスタの製造方法。

Images