JP2010013341A - エピタキシャルシリコンウェーハおよびその製造方法 - Google Patents

エピタキシャルシリコンウェーハおよびその製造方法 Download PDF

Info

Publication number
JP2010013341A
JP2010013341A JP2009134382A JP2009134382A JP2010013341A JP 2010013341 A JP2010013341 A JP 2010013341A JP 2009134382 A JP2009134382 A JP 2009134382A JP 2009134382 A JP2009134382 A JP 2009134382A JP 2010013341 A JP2010013341 A JP 2010013341A
Authority
JP
Japan
Prior art keywords
silicon wafer
epitaxial
wafer
epitaxial film
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009134382A
Other languages
English (en)
Inventor
Seiji Sugimoto
誠司 杉本
Kazunari Takaishi
和成 高石
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumco Corp
Original Assignee
Sumco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumco Corp filed Critical Sumco Corp
Priority to JP2009134382A priority Critical patent/JP2010013341A/ja
Publication of JP2010013341A publication Critical patent/JP2010013341A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02Elements
    • C30B29/06Silicon
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/02Single-crystal growth by pulling from a melt, e.g. Czochralski method adding crystallising materials or reactants forming it in situ to the melt
    • CCHEMISTRY; METALLURGY
    • C30CRYSTAL GROWTH
    • C30BSINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02Epitaxial-layer growth
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/21Circular sheet or circular blank

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

【課題】450mm以上の大口径ウェーハの表面のみにエピタキシャル膜を成長させた際に、ウェーハの反りを低減可能で、かつ高いイントリンシックゲッタリング能力も得られるエピタキシャルシリコンウェーハおよびその製造方法を提供する。
【解決手段】直径が450mm、比抵抗が0.1Ω・cm以上の大口径で高抵抗のシリコンウェーハに、インゴット引き上げ時の溶融液への窒素、炭素、またはその両方の導入によりイントリンシックゲッタリング機能を付与した。これにより、エピタキシャル膜12の成長後、シリコンウェーハ11に大きな反りが発生しにくい。その結果、エピタキシャルシリコンウェーハ10の反りを低減でき、しかも高いイントリンシックゲッタリング能力が得られる。
【選択図】図1

Description

この発明は、表面(片面)のみにエピタキシャル膜を有したエピタキシャルシリコンウェーハおよびその製造方法に関する。
シリコンウェーハの製造は、まずCZ(チョクラルスキー)法により単結晶インゴット(シリコン単結晶)を引き上げ、このインゴットに対してスライス、面取り、ラッピング、エッチング、鏡面研磨、洗浄などの各工程を施すことで行われている。しかしながら、ウェーハの大口径化が進むほど、単結晶インゴットおよびシリコンウェーハには、インゴット引き上げにおける技術的問題、歩留まりなどの理由により無欠陥結晶(COPフリー結晶)を製造することが困難になると予想される。
そこで、今後は、デバイスが形成されるウェーハ表面の無欠陥化を図るため、例えば特許文献1に開示されたような気相エピタキシャル法を利用し、例えば450mm以上の大口径ウェーハの表面(鏡面)にエピタキシャル膜を成長させる方法が主流になると考えられる。
特開平6−112120号公報
しかしながら、エピタキシャルシリコンウェーハにおいては、バルクウェーハ(シリコンウェーハ)とエピタキシャル膜とが異素材の場合や、バルクウェーハとエピタキシャル膜とに含有されるドーパント濃度が異なる場合に、次の問題が生じる。すなわち、バルクウェーハを形成する原子の格子定数とエピタキシャル膜を形成する原子の格子定数とが異なるので、シリコンウェーハ、ひいてはエピタキシャルシリコンウェーハに反りが発生し易くなる。この反りは、ウェーハの大口径化に伴って増大する(特許文献1)。
そこで、例えばシリコンウェーハとして、ボロン濃度が2.7×1017atoms/cm未満の高抵抗ボロンドープ単結晶インゴット(比抵抗0.1Ω・cm以上)から得られたものを採用することが考えられる。こうすれば、バルクウェーハの原子半径とエピタキシャル膜の原子半径との違いによる応力が小さくなり、ウェーハ表面にエピタキシャル膜を成長させても、ウェーハの大きな反りは発生しにくくなる。しかも、低ボロン濃度のウェーハにエピタキシャル膜を成長させるので、ドーパントがウェーハ裏面から外方拡散し、デバイス形成面のエピタキシャル膜への回り込みで生じるオートドープ現象も抑えられる。また、ウェーハ内部のボロンはイントリンシックゲッタリング(IG)の成長核となることが知られている。しかしながら、高ボロン濃度のウェーハに比べて、低ボロン濃度のウェーハのイントリンシックゲッタリング能力は低い。
そこで、発明者は、鋭意研究の結果、エピタキシャルシリコンウェーハにおいて、直径が450mm以上で、比抵抗が0.1Ω・cm以上(高抵抗)のシリコンウェーハに、何らかのイントリンシックゲッタリング機能を付与すればよいことに想到した。こうすれば、片面エピタキシャル成長がなされたウェーハであっても、ウェーハに大きい反りは発生しにくく、かつ高いイントリンシックゲッタリング能力が得られることを知見し、この発明を完成させた。
この発明は、450mm以上の大口径ウェーハの表面のみにエピタキシャル膜を成長させた際に、ウェーハの反りを低減することができ、かつ高いイントリンシックゲッタリング能力も得ることができるエピタキシャルシリコンウェーハおよびその製造方法を提供することを目的としている。
請求項1に記載の発明は、CZ法により引き上げられたシリコン単結晶を加工して得られた直径が450mm以上、比抵抗が0.1Ω・cm以上のシリコンウェーハの表面のみに、エピタキシャル膜を成長させたエピタキシャルシリコンウェーハであって、前記シリコンウェーハが、イントリンシックゲッタリング機能を有したエピタキシャルシリコンウェーハである。
請求項1に記載の発明によれば、比抵抗が0.1Ω・cm以上の高抵抗で、直径が450mm以上のシリコンウェーハに、イントリンシックゲッタリング機能を付与したので、直径が450mm以上という大口径ウェーハであっても、エピタキシャル膜の成長後、ウェーハに大きな反りが発生しにくく、かつ高いイントリンシックゲッタリング能力を得ることができる。
シリコンウェーハの口径は、450mm以上であれば任意である。
エピタキシャル膜の素材は、ウェーハと同じ単結晶シリコンを採用することができる。または、ウェーハと異なる例えばガリウム・ヒ素等でもよい。
エピタキシャル膜の厚さは、例えばバイポーラデバイス用やパワーデバイス用で数μm〜150μm、MOSデバイス用では10μm以下である。
エピタキシャル法としては、気相エピタキシャル法、液相エピタキシャル法、固相エピタキシャル法の何れを採用してもよい。このうち、気相エピタキシャル法としては、例えば常圧気相エピタキシャル法、減圧気相エピタキシャル法、有機金属気相エピタキシャル法などを採用することができる。気相エピタキシャル法では、例えばエピタキシャルシリコンウェーハを横置き状態(表裏面が水平な状態)でウェーハ収納部に収納する、平面視して円形で、ウェーハが1枚載置可能なサセプタが使用される。気相エピタキシャル法は、シリコンウェーハと同じ素材をエピタキシャル成長させるホモエピタキシでも、ウェーハと異なる素材(GaAsなど)をエピタキシャル成長させるヘテロエピタキシでもよい。
気相エピタキシャル成長装置としては、シリコンウェーハの一方の面のみにエピタキシャル膜を成長可能な片面気相エピタキシャル成長装置であれば、その構造は任意である。気相エピタキシャル成長装置は、枚葉型のものでも、複数枚のシリコンウェーハを同時に処理可能なパンケーキ型、バレル型、ホットウォール型、クラスタ型でもよい。
シリコンウェーハにイントリンシックゲッタリング機能を付与する方法としては、例えば、溶融液(シリコン)に対する1×1013〜1×1015atoms/cmの窒素元素のドープ、溶融液に対する1×1015〜1×1017atoms/cmの炭素元素のドープを採用することができる。
請求項2に記載の発明は、前記シリコンウェーハは、1×1013〜1×1015atoms/cmの窒素元素と、1×1015〜1×1017atoms/cmの炭素元素とのうち、少なくとも1つを含む請求項1に記載のエピタキシャルシリコンウェーハである。
請求項2に記載の発明によれば、シリコンウェーハが、1×1013〜1×1015atoms/cmの窒素元素、1×1015〜1×1017atoms/cmの炭素元素、窒素元素と炭素元素との両方のうち、何れか1つを含む。これにより、エピタキシャル膜の成長後、ウェーハに大きな反りが発生しにくい。その結果、ウェーハの反りを低減できるとともに、高いイントリンシックゲッタリング能力を得ることができる。
請求項3に記載の発明は、CZ法によりルツボ内の溶融液から引き上げられたシリコン単結晶から得られた比抵抗が0.1Ω・cm以上、直径が450mm以上のシリコンウェーハの表面のみに、エピタキシャル膜を成長させるエピタキシャルシリコンウェーハの製造方法であって、(1)前記溶融液への1×1013〜1×1015atoms/cmの窒素元素のドープ、(2)前記溶融液への1×1015〜1×1017atoms/cmの炭素元素のドープの少なくとも1つを行うことで、前記シリコンウェーハにイントリンシックゲッタリング機能を付与するエピタキシャルシリコンウェーハの製造方法である。
請求項3に記載の発明によれば、直径が450mm以上、比抵抗が0.1Ω・cm以上の高抵抗の大口径シリコンウェーハに、イントリンシックゲッタリング機能を付与する。具体的には、シリコンの溶融液への1×1013〜1×1015atoms/cmの窒素元素のドープ、この溶融液への1×1015〜1×1017atoms/cmの炭素元素のドープ、窒素元素と炭素元素との両方のドープの少なくとも1つを行う。これにより、エピタキシャル膜の成長後、ウェーハに大きな反りが発生しにくい。その結果、ウェーハの反りを低減できるとともに、高いイントリンシックゲッタリング能力を得ることができる。
シリコンウェーハの比抵抗を高める方法としては、インゴット引き上げ時、ルツボ内のシリコンの溶融液中に、例えばボロン、リンなどのドーパントを添加する方法を採用することができる。その他、砒素・アンチモンなどの添加でもよい。
溶融液への窒素元素のドープ量が1×1013atoms/cm未満であれば、内部析出不足によりゲッタリング能力不足という不都合が生じる。また、1×1015atoms/cmを超えれば、内部析出過多によるエピタキシャル膜への欠陥突き抜けという不都合が生じる。
溶融液への炭素元素のドープ量が1×1015atoms/cm未満であれば、ゲッタリング能力不足という不都合が生じる。また、1×1017atoms/cmを超えれば、エピタキシャル膜質の劣化という不都合が生じる。
請求項4に記載の発明は、前記エピタキシャル膜の成長後、該エピタキシャル膜の表面と前記シリコンウェーハの裏面とを同時に研磨する請求項3に記載のエピタキシャルシリコンウェーハの製造方法である。
請求項4に記載の発明によれば、エピタキシャル膜の成長後、エピタキシャル膜の表面とシリコンウェーハの裏面とを同時に研磨するので、エピタキシャルシリコンウェーハの両面の平坦度を高めることができる。しかも、ウェーハ両面のエピタキシャル膜の研磨工程に要する時間を短縮し、生産性を高めることができる。
エピタキシャルシリコンウェーハの表裏面を同時に研磨する方法としては、上面に研磨布が展張された下定盤と、下面に研磨布が展張された上定盤との間で、エピタキシャルシリコンウェーハの表裏面を同時に研磨する枚葉式の両面研磨方法を採用することができる。また、研磨布付きの下定盤と研磨布付きの上定盤との間で、ウェーハ保持孔にエピタキシャルシリコンウェーハが収納されたキャリアプレートに対して、自転を伴わない円運動をさせるサンギヤレスの両面研磨方法を採用してもよい。
請求項1および請求項3に記載の発明によれば、直径が450mm以上、比抵抗が0.1Ω・cm以上の大口径で高抵抗のシリコンウェーハに、イントリンシックゲッタリング機能を付与したので、エピタキシャル膜の成長後、ウェーハに大きな反りが発生しにくい。その結果、エピタキシャルシリコンウェーハの反りを低減できるとともに、高いイントリンシックゲッタリング能力を得ることができる。
特に、請求項4に記載の発明によれば、エピタキシャル膜の成長後、エピタキシャル膜の表面とシリコンウェーハの裏面とを同時に研磨するので、エピタキシャルシリコンウェーハの両面の平坦度を高めることができるとともに、ウェーハ両面のエピタキシャル膜の研磨工程に要する時間を短縮し、生産性を高めることができる。
この発明の実施例1に係るエピタキシャルシリコンウェーハの正面図である。 この発明の実施例1に係るエピタキシャルシリコンウェーハの製造方法のフローシートである。 この発明の実施例1に係るエピタキシャルシリコンウェーハの製造方法で使用されるシリコン単結晶成長装置の縦断面図である。 この発明の実施例1に係るエピタキシャルシリコンウェーハの製造方法で使用されるサンギヤレス構造の両面研磨装置の斜視図である。 この発明の実施例1に係るエピタキシャルシリコンウェーハの製造方法で使用されるサンギヤレス構造の両面研磨装置の縦断面図である。 この発明の実施例1に係るエピタキシャルシリコンウェーハの製造方法で使用されるエピタキシャル成長装置の要部拡大断面図である。
以下、この発明の実施例を具体的に説明する。
図1において、10はこの発明の実施例1に係るエピタキシャルシリコンウェーハである。エピタキシャルシリコンウェーハ10は、CZ法により引き上げられたシリコン単結晶を加工して得られた直径が450mm、ボロンドープによる比抵抗が1.0Ω・cmのシリコンウェーハ11を本体とする。エピタキシャルシリコンウェーハ10は、シリコンウェーハ11の表面のみに、気相エピタキシャル法により単結晶シリコンからなるエピタキシャル膜12が成長された2層構造のウェーハである。シリコンウェーハ11には、イントリンシックゲッタリング機能を付与するため、窒素元素が1×1014atoms/cmでドープされている。
以下、図2のフローシートに基づき、この発明の実施例1に係るエピタキシャルシリコンウェーハの製造方法を説明する。
図2のフローシートに示すように、シリコンウェーハ11は、坩堝内でボロンが所定量ドープされたシリコンの溶融液から、CZ法により単結晶シリコンインゴットの引き上げ(S100)、その後、インゴットを多数枚のウェーハにスライス(S101)し、各ウェーハに対して順に面取り(S102)、ラッピング(S103)、エッチング(S104)、両面研磨(S105)を施して作製される。
次に、シリコンウェーハ11の表面には、気相エピタキシャル法によりエピタキシャル膜12が成長される(S106)。その後、エピタキシャル膜12の表面とシリコンウェーハ11の裏面とを同時研磨(S107)する。こうして、エピタキシャルシリコンウェーハ10が作製される(S108)。
以下、各工程を具体的に説明する。
インゴットの引き上げ工程(S100)では、図3に示す結晶成長装置を用いてシリコン単結晶が成長される。製造されるシリコン単結晶の直胴部の直径は、450mmのシリコンウェーハを形成可能な470mmである。
図3において、40はこの発明の実施例1に係るシリコン単結晶成長装置(以下、結晶成長装置)である。この結晶成長装置40は、中空円筒形状のチャンバ41を備えている。チャンバ41は、メインチャンバ42と、メインチャンバ42上に連設固定され、メインチャンバ42より小径なプルチャンバ43とからなる。メインチャンバ42内の中心部には、ルツボ44が、回転および昇降が可能な支持軸(ペディスタル)45の上に固定されている。ルツボ44は、内側の石英ルツボ46と外側の黒鉛ルツボ47を組み合わせた二重構造である。
ルツボ44の外側には、加熱抵抗式のヒータ51がルツボ44の壁部と同心円状に配置されている。ヒータ51の外側には、円筒状の保温筒52がメインチャンバ42の周側壁内面に沿って配置されている。メインチャンバ42の底面上には、円形の保温板53が配置されている。
ルツボ44の中心線上には、支持軸45と同一軸心で回転および昇降が可能な引き上げ軸(ワイヤでも可能)55が、プルチャンバ43を通って吊設されている。引き上げ軸55の下端には、種結晶Cが装着されている。
次に、この結晶成長装置40を用いたシリコン単結晶成長方法を具体的に説明する。
ルツボ44内に結晶用シリコン原料および不純物としてのボロンを、シリコン単結晶Sの比抵抗が1.0Ω・cmとなる分量だけ投入する。チャンバ41内を25Torrに減圧し、100L/minの窒素ガスを含むアルゴンガスを導入する。次に、ルツボ44内の投入物をヒータ51により溶解し、ルツボ44内に溶融液56を形成する。
次に、引き上げ軸55の下端に装着された種結晶Cを溶融液56に浸漬し、ルツボ44および引き上げ軸55を互いに逆方向へ回転させつつ、引き上げ軸55を軸方向に引き上げ、種結晶Cの下方にシリコン単結晶Sを成長させる。これにより、窒素元素が1×1014atoms/cm、ボロンドープによる比抵抗が1.0Ω・cmのシリコン単結晶(インゴット)Sが得られる。
スライス工程(S101)では、側面視して三角形状に配置された3本のグルーブローラにワイヤを巻掛けたワイヤソーが用いられる。このワイヤソーによりシリコン単結晶Sから多数枚のシリコンウェーハ11がスライスされる。
この後の面取り工程(S102)では、回転中の面取り用砥石をシリコンウェーハ11の外周部に押し付けて面取りする。
ラッピング工程(S103)では、両面ラッピング装置によりシリコンウェーハ11の両面を同時にラッピングする。すなわち、シリコンウェーハ11の両面を所定速度で回転中の上下のラップ定盤間でラッピングする。
エッチング工程(S104)では、エッチング槽に貯留された酸性エッチング液にラッピング後のシリコンウェーハ11を浸漬してエッチングし、面取りおよびラッピングによるダメージを除去する。
両面研磨工程(S105)では、サンギヤレスの両面研磨装置を用い、シリコンウェーハ11の両面を同時に鏡面研磨する。
以下、図4および図5を参照して、サンギヤレス構造の両面研磨装置の構造を具体的に説明する。
図4および図5に示すように、上定盤120は、上方に延びた回転軸12aを介して、上側回転モータ16により水平面内で回転駆動される。また、上定盤120は軸線方向へ進退させる昇降装置18により垂直方向に昇降させられる。昇降装置18は、エピタキシャルシリコンウェーハ11をキャリアプレート110に給排する際等に使用される。なお、上定盤120および下定盤130のエピタキシャルシリコンウェーハ11の表裏両面に対する押圧は、上定盤120および下定盤130に組み込まれた図示しないエアバック方式等の加圧手段により行われる。下定盤130は、その出力軸17aを介して、下側回転モータ17により水平面内で回転させられる。このキャリアプレート110は、そのプレート110自体が自転しないように、キャリア円運動機構19によって、そのプレート110の表面と平行な面(水平面)内で円運動する。
キャリア円運動機構19は、キャリアプレート110を外方から保持する環状のキャリアホルダ20を有している。キャリア円運動機構19とキャリアホルダ20とは、連結構造を介して連結されている。
キャリアホルダ20の外周部には、90度ごとに外方へ突出した4個の軸受部20bが配設されている。各軸受部20bには、小径円板形状の偏心アーム24の上面の偏心位置に突設された偏心軸24aが挿着されている。また、これら4個の偏心アーム24の各下面の中心部には、回転軸24bが垂設されている。これらの回転軸24bは、環状の装置基体25に90度ごとに合計4個配設された軸受部25aに、それぞれ先端部を下方へ突出させた状態で挿着されている。各回転軸24bの下方に突出した先端部には、それぞれスプロケット26が固着されている。各スプロケット26には、一連にタイミングチェーン27が水平状態で架け渡されている。これらの4個のスプロケット26とタイミングチェーン27とは、4個の偏心アーム24が同期して円運動を行うように、4本の回転軸24bを同時に回転させる。
これらの4本の回転軸24bのうち、1本の回転軸24bはさらに長尺に形成されており、その先端部がスプロケット26より下方に突出されている。この部分に動力伝達用のギヤ28が固着されている。ギヤ28は、円運動用モータ29の上方へ延びる出力軸に固着された大径な駆動用のギヤ30に噛合されている。
したがって、円運動用モータ29を起動すれば、その回転力は、ギヤ30,28および長尺な回転軸24bに固着されたスプロケット26を介してタイミングチェーン27に伝達される。タイミングチェーン27が周転することで、他の3個のスプロケット26を介して、4個の偏心アーム24が同期して回転軸24bを中心に水平面内で回転する。これにより、各偏心軸24aに一括して連結されたキャリアホルダ20、ひいてはこのホルダ20に保持されたキャリアプレート110が、このプレート110に平行な水平面内で、自転をともなわない円運動を行う。すなわち、キャリアプレート110は、上定盤120および下定盤130の軸線eから距離Lだけ偏心した状態を保って旋回する。両定盤120,130の各対向面には、研磨布15が展張されている。この距離Lは、偏心軸24aと回転軸24bとの距離と同じである。この自転をともなわない円運動により、キャリアプレート110上の全ての点は、同じ大きさの小円の軌跡を描く。これにより、キャリアプレート110に形成されたウェーハ収納部11aに収納されたシリコンウェーハ11が両面研磨される。
次に、図6を参照して、枚葉式の気相エピタキシャル成長装置を用いたエピタキシャル成長工程(S106)を具体的に説明する。
図6に示すように、気相エピタキシャル成長装置60は、上下にヒータが配設されたチャンバの中央部に、平面視して円形で、シリコンウェーハ11が1枚載置できるサセプタ61が水平配置されたものである。サセプタ61は、カーボン製の基材をSiCによりコーティングしたものである。
サセプタ61の上面の内周部には、シリコンウェーハ11を横置き状態(表裏面が水平な状態)で収納する凹形状のザグリ(ウェーハ収納部)62が形成されている。ザグリ62は、周壁62aと、幅6mmの平面視して環状の段差62bと、底板(ザグリの底壁面)62cとからなる。
チャンバの一側部には、チャンバの上部空間に、所定のキャリアガス(Hガス)と所定のソースガス(SiHClガス)とを、ウェーハ表面に対して平行に流すガス供給口が配設されている。また、チャンバの他側部には、ガスの排気口が形成されている。
エピタキシャル成長時には、シリコンウェーハ11をザグリ62に、ウェーハ表裏面を水平にして横置きする。次に、シリコンウェーハ11の表面にエピタキシャル膜12を成長させる。すなわち、キャリアガスとソースガスとを、対応するガス供給口を通して反応室へ導入する。炉内圧力を100±20KPaとし、1000℃〜1150℃の高温に熱せられたシリコンウェーハ11上に、ソースガスの熱分解または還元によって生成されたシリコンを、反応速度3.5〜4.5μm/分で析出させる。これにより、シリコンウェーハ11の表面上にシリコン単結晶の厚さ10μm程度のエピタキシャル膜12が成長される。こうして、エピタキシャルシリコンウェーハ10が作製される。
続くエピタキシャルシリコンウェーハ10の同時研磨工程(S107)では、両面研磨工程(S105)で使用したサンギヤレス構造の両面研磨装置を用い、エピタキシャル膜12の表面とシリコンウェーハ11の裏面とを同時に鏡面研磨する。こうして、エピタキシャルシリコンウェーハ10が作製される(S108)。
このように、比抵抗が0.1Ω・cmで、直径が450mmのシリコンウェーハ11に、イントリンシックゲッタリング機能を付与した。そのため、直径が450mmという大口径のシリコンウェーハ11であっても、エピタキシャル膜12の成長時、バルクウェーハ11の原子半径とエピタキシャル膜12の原子半径との違いによる応力は小さくなる。これにより、デバイスが形成されるウェーハ表面のみにエピタキシャル膜12を成長させても、シリコンウェーハ11、ひいてはエピタキシャルシリコンウェーハ10の大きな反りは発生しにくい。これにより、エピタキシャルシリコンウェーハ10の反りを低減可能である。しかも、低ボロン濃度のシリコンウェーハ11にエピタキシャル膜12を成長させるので、ドーパントがウェーハ裏面から外方拡散し、デバイスが形成されるエピタキシャル膜12へ回り込むことで生じるオートドープ現象も抑えられる。
シリコンウェーハ11には、1×1014atoms/cmの窒素元素がドープされている。その結果、シリコンウェーハ11はボロン濃度が低い高抵抗ウェーハであるにも拘わらず、高いイントリンシックゲッタリング能力を有している。
また、エピタキシャル成長工程後には、サンギヤレス構造の両面研磨装置を用いて、エピタキシャル膜12の表面とシリコンウェーハ11の裏面とを同時に研磨する。これにより、エピタキシャルシリコンウェーハ10の平坦度を高めることができるとともに、研磨に要する時間を短縮し、生産性を高めることができる。
なお、エピタキシャル膜12の表面とシリコンウェーハ11の裏面とは、同時に研磨しなくても片面ずつ研磨してもよい。
実施例1では、シリコンウェーハ11へのイントリンシックゲッタリング機能を付与する方法として、溶融液56に対する1×1014atoms/cmの窒素元素のドープを採用したが、これに代えて、溶融液56中に1×1017atoms/cmとなる分量の炭素粉末を添加する方法を採用してもよい。また、窒素ドープと炭素ドープの両方を施してもよい。
10 エピタキシャルシリコンウェーハ、
11 シリコンウェーハ、
12 エピタキシャル膜、
44 ルツボ、
56 溶融液、
S シリコン単結晶。

Claims (4)

  1. CZ法により引き上げられたシリコン単結晶を加工して得られた直径が450mm以上、比抵抗が0.1Ω・cm以上のシリコンウェーハの表面のみに、エピタキシャル膜を成長させたエピタキシャルシリコンウェーハであって、
    前記シリコンウェーハが、イントリンシックゲッタリング機能を有したエピタキシャルシリコンウェーハ。
  2. 前記シリコンウェーハは、1×1013〜1×1015atoms/cmの窒素元素と、1×1015〜1×1017atoms/cmの炭素元素とのうち、少なくとも1つを含む請求項1に記載のエピタキシャルシリコンウェーハ。
  3. CZ法によりルツボ内の溶融液から引き上げられたシリコン単結晶から得られた比抵抗が0.1Ω・cm以上、直径が450mm以上のシリコンウェーハの表面のみに、エピタキシャル膜を成長させるエピタキシャルシリコンウェーハの製造方法であって、
    (1)前記溶融液への1×1013〜1×1015atoms/cmの窒素元素のドープ、
    (2)前記溶融液への1×1015〜1×1017atoms/cmの炭素元素のドープの少なくとも1つを行うことで、前記シリコンウェーハにイントリンシックゲッタリング機能を付与するエピタキシャルシリコンウェーハの製造方法。
  4. 前記エピタキシャル膜の成長後、該エピタキシャル膜の表面と前記シリコンウェーハの裏面とを同時に研磨する請求項3に記載のエピタキシャルシリコンウェーハの製造方法。
JP2009134382A 2008-06-05 2009-06-03 エピタキシャルシリコンウェーハおよびその製造方法 Pending JP2010013341A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009134382A JP2010013341A (ja) 2008-06-05 2009-06-03 エピタキシャルシリコンウェーハおよびその製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008148566 2008-06-05
JP2009134382A JP2010013341A (ja) 2008-06-05 2009-06-03 エピタキシャルシリコンウェーハおよびその製造方法

Publications (1)

Publication Number Publication Date
JP2010013341A true JP2010013341A (ja) 2010-01-21

Family

ID=41210928

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009134382A Pending JP2010013341A (ja) 2008-06-05 2009-06-03 エピタキシャルシリコンウェーハおよびその製造方法

Country Status (5)

Country Link
US (1) US20090304975A1 (ja)
EP (1) EP2130953A3 (ja)
JP (1) JP2010013341A (ja)
KR (1) KR20090127066A (ja)
TW (1) TW201000693A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009150896A1 (ja) * 2008-06-10 2009-12-17 株式会社Sumco シリコンエピタキシャルウェーハ及びその製造方法
EP2330236B1 (en) * 2008-08-29 2014-04-09 Nippon Steel & Sumitomo Metal Corporation METHOD AND APPARATUS FOR MANUFACTURING SiC SINGLE CRYSTAL FILM
US8372196B2 (en) * 2008-11-04 2013-02-12 Sumco Techxiv Corporation Susceptor device, manufacturing apparatus of epitaxial wafer, and manufacturing method of epitaxial wafer
US9758871B2 (en) * 2008-12-10 2017-09-12 Sumco Techxiv Corporation Method and apparatus for manufacturing epitaxial silicon wafer
KR101322969B1 (ko) * 2009-04-13 2013-12-19 가부시키가이샤 섬코 실리콘 에피택셜 웨이퍼의 제조 방법
JP2011082443A (ja) * 2009-10-09 2011-04-21 Sumco Corp エピタキシャルウェーハおよびその製造方法
JP5644401B2 (ja) * 2010-11-15 2014-12-24 株式会社Sumco エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
US9141676B2 (en) 2013-12-02 2015-09-22 Rakuten Usa, Inc. Systems and methods of modeling object networks
JP6269450B2 (ja) * 2014-11-18 2018-01-31 信越半導体株式会社 ワークの加工装置
CN105609406B (zh) * 2014-11-19 2018-09-28 株式会社日立国际电气 半导体器件的制造方法、衬底处理装置、气体供给***

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3274190B2 (ja) 1992-09-26 2002-04-15 株式会社東芝 半導体エピタキシャル基板の製造方法
JP4240403B2 (ja) * 2003-12-11 2009-03-18 株式会社Sumco エピタキシャルウェーハの製造方法
JP4600086B2 (ja) * 2005-02-28 2010-12-15 信越半導体株式会社 多層のエピタキシャルシリコン単結晶ウェーハの製造方法及び多層のエピタキシャルシリコン単結晶ウェーハ
JP4983161B2 (ja) * 2005-10-24 2012-07-25 株式会社Sumco シリコン半導体基板およびその製造方法
JP5444607B2 (ja) * 2007-10-31 2014-03-19 株式会社Sumco エピタキシャル膜形成装置用のサセプタ、エピタキシャル膜形成装置、エピタキシャルウェーハの製造方法
JP5012554B2 (ja) * 2008-02-19 2012-08-29 株式会社Sumco エピタキシャルウェーハの製造方法

Also Published As

Publication number Publication date
US20090304975A1 (en) 2009-12-10
TW201000693A (en) 2010-01-01
EP2130953A3 (en) 2011-02-23
EP2130953A2 (en) 2009-12-09
KR20090127066A (ko) 2009-12-09

Similar Documents

Publication Publication Date Title
JP2010013341A (ja) エピタキシャルシリコンウェーハおよびその製造方法
WO2005069356A1 (ja) 単結晶薄膜の製造方法及びその単結晶薄膜デバイス
KR101522480B1 (ko) 실리콘 단결정 제조 방법, 실리콘 단결정, 및 웨이퍼
JP2014509584A (ja) 単結晶インゴットの製造方法およびこれによって製造された単結晶インゴットとウェハ
JP2013163598A (ja) シリコンウェーハの製造方法
JP2007001847A (ja) シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
JP2011091387A (ja) エピタキシャルシリコンウェーハの製造方法
US20140190397A1 (en) Ingot growing apparatus and method of manufacturing ingot
WO2011013280A1 (ja) シリコンウェーハの熱処理方法
JP2010001210A (ja) <110>方位を有するエピタキシャル被覆されたシリコンウェハ及びその製造方法
EP2045372A2 (en) Method for growing silicon ingot
JP5146848B2 (ja) エピタキシャルウェーハの製造方法
JP2007070131A (ja) エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
TW200933707A (en) Method for manufacturing epitaxial wafer
JP2003273037A (ja) Cvd反応器中で半導体ウェーハの表側をエピタキシャル被覆する方法、この種の被覆された半導体ウェーハおよびcvd反応器用サセプタ
JP2010040935A (ja) エピタキシャルシリコンウェーハおよびその製造方法
JP2015514674A (ja) インゴットの成長方法およびインゴット
JP2013163597A (ja) シリコンウェーハの製造方法
JP2017017084A (ja) 炭化珪素エピタキシャル基板の製造方法およびエピタキシャル成長装置
JP2010040609A (ja) エピタキシャルシリコンウェーハおよびその製造方法
JP2017188507A (ja) シリコンエピタキシャルウェーハの製造方法
JP2003188107A (ja) 半導体エピタキシャルウエーハの製造方法および半導体エピタキシャルウエーハ
TW201909246A (zh) 晶圓製造方法和晶圓
US20220403551A1 (en) Silicon carbide wafer and semiconductor device
JP5803722B2 (ja) シリコンエピタキシャルウェーハの製造方法