JP2010010303A - 半導体装置 - Google Patents

Abstract

【課題】 信頼性の高い半導体装置を提供する。
【解決手段】 半導体チップ２Ａに形成された電子デバイス１に接続され、当該半導体チップ２Ａ上に形成されたパッド電極４と、前記電子デバイス１が形成された領域上にキャビティ部６Ａを有する形で、前記パッド電極４を含む前記半導体チップ２Ａ上に接着剤６を介して貼り付けられた支持体７と、前記パッド電極４と電気的に接続された配線層１０とを有し、前記支持体７には前記キャビティ部６Ａに到達する貫通穴７Ａが形成されていることを特徴とする。
【選択図】 図６

Description

本発明は、半導体装置に関し、特にＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）型の半導体装置に関するものである。

近年、新たなパッケージ技術としてＣＳＰが注目されている。ＣＳＰとは、半導体チップの外形と略同一サイズの外形を有する小型のパッケージをいう。そして、ＣＳＰの一種としてＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置が知られている。ＢＧＡ型の半導体装置は、ハンダ等の金属材料から成るボール状の導電端子がパッケージの一方の面上に複数配列されたものである。

また、実装密度を高めるために、半導体チップの薄型化が要求されており、この要求を満たすためにも半導体基板を薄くする必要がある。しかしながら、半導体基板が薄くなると、製造工程において強度低下による反りや破損が生じるために搬送が不可能になってしまう。そのため、ガラス基板や保護テープ等の支持体を半導体基板の一方の面に貼り合わせ、支持体の貼り合わされていない面を研削して半導体基板を薄くすることが行われている。

図７は、従来のＢＧＡ型であって、支持体を備える半導体装置の概略を示す断面図である。シリコン（Ｓｉ）等から成る半導体基板１００の表面には、ＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）型イメージセンサやＣＭＯＳ型イメージセンサ等の素子から成る電子デバイス１０１が形成され、更に、電子デバイス１０１と電気的に接続されたパッド電極１０２が絶縁膜１０３を介して形成されている。パッド電極１０２は、シリコン窒化膜等から成るパッシベーション膜１０４で被覆されている。

半導体基板１００の表面上には、ガラス基板から成る支持体１０５がエポキシ樹脂等から成る接着層１０６を介して貼り合わされている。支持体１０５は、製造工程の中で薄型化される半導体基板１００を強固に保持するため、及び支持体１０５自身の反りや破損を防止するために厚く、例えば薄型化後の半導体基板１００の厚みが１００μｍ程度とすると、支持体１０５の厚みは４００μｍ程度である。

また、前記支持体１０５は前記電子デバイス１０１の形成領域上には接着剤１０６を接着させないことで、電子デバイス１０１と支持体１０５との間にキャビティ部１１１を形成している。

半導体基板１００の側面及び裏面上にはシリコン酸化膜やシリコン窒化膜等から成る絶縁膜１０７が形成されている。絶縁膜１０７上には、パッド電極１０２と電気的に接続された配線層１０８が、半導体基板１００の側面及び裏面に沿って形成されている。また、絶縁膜１０７及び配線層１０８を被覆して、ソルダーレジスト等から成る保護膜１０９が形成されている。保護膜１０９の所定領域には開口部が形成され、この開口部を通して配線層１０８と電気的に接続されたボール状の導電端子１１０が形成されている。

このような半導体装置は、個々の半導体装置の境界である所定のダイシングラインＤＬに沿って支持体１０５及び保護膜１０９等をダイシングブレードで個別に切り分ける工程（いわゆるダイシング工程）を経ることによって製造されていた。

上述した技術は、例えば以下の特許文献に記載されている。
特表２００３−５１６６３４号公報

前記半導体装置では、上述したように前記支持体１０５を前記半導体基板１００にエポキシ樹脂から成る接着剤１０６を用いて貼り付けている。

ここで、前記接着剤１０６を構成する樹脂は吸湿性があるため、この樹脂を通して前記キャビティ部１１１内に水分が浸入して支持体１０５を構成するガラスが曇ってしまうという問題があった。

そこで本発明は、上記課題を解決する半導体装置を提供することを目的とする。

本発明は上記課題に鑑みてなされたものであり、その主な特徴は以下のとおりである。すなわち、本発明の半導体装置は、半導体チップに形成された電子デバイスに接続され、当該半導体チップ上に形成されたパッドと、前記電子デバイスが形成された領域上にキャビティ部を有する形で、前記パッドを含む前記半導体チップ上に接着剤を介して貼り付けられた支持体と、前記パッドと電気的に接続され、前記半導体チップの裏面から露出する電極部とを有し、前記支持体には前記キャビティ部まで到達する貫通穴が形成されていることを特徴とする。

また、半導体チップに形成された電子デバイスに接続され、当該半導体チップ上に形成されたパッドと、前記電子デバイスが形成された領域上にキャビティ部を有する形で、前記パッドを含む前記半導体チップ上に接着剤を介して貼り付けられた支持体と、前記半導体チップの側面部及び裏面部に形成された絶縁膜と、前記パッドの裏面に接続され、前記絶縁膜に接するようにして前記半導体チップの側面部から裏面部に延在する配線層とを有し、前記支持体には前記キャビティ部まで到達する貫通穴が形成されていることを特徴とする。

更に、前記配線層を被覆する保護膜に形成された開口部を介して前記配線層に電気的に接続される導電端子とを有することを特徴とする。

また、半導体チップに形成された電子デバイスと、前記電子デバイスが形成された領域上に、キャビティ部を有する形で前記半導体チップ上に貼り付けられた支持体とを有し、前記支持体には前記キャビティ部まで到達する貫通穴が形成されていることを特徴とする。

本発明によれば、支持体にキャビティ部まで到達する貫通穴を設けたことで、キャビティ部内に樹脂を通して水分が浸入してきたとしても、キャビティ内が密閉された状態でなくなるため、ガラスが曇らなくなる。

次に、本発明の一実施形態について図面を参照しながら説明する。図１乃至図６は、それぞれ製造工程順に示した断面図または平面図である。なお、以下に説明する製造工程は、ウェハ状の半導体基板を用いて行われるものであり、所定のダイシングラインＤＬを境界として多数の半導体装置がマトリクス状に多数形成されることになるが、便宜上その一つの半導体装置が形成される工程を説明する。

まず、図１に示すように、その表面には例えば、ＣＣＤセンサー，ＣＭＯＳセンサー，照度センサー等の受光素子や発光素子等の電子デバイス１が配置されたシリコンから成る半導体基板２を準備する。ここで、半導体基板２は、例えば３００μｍ〜７００μｍ程度の膜厚を有している。尚、本実施形態では、電子デバイス１としてフォトダイオードを例として説明する。

前記半導体基板２の表面上に絶縁膜３（例えば、熱酸化法やＣＶＤ法等によって形成されたシリコン酸化膜）を例えば２μｍの膜厚に形成する。

次に、スパッタリング法やメッキ法、その他の成膜方法によりアルミニウム（Ａｌ）やアルミニウム合金や銅（Ｃｕ）等の金属層を形成し、その後不図示のレジスト層をマスクとして当該金属層をエッチングし、絶縁膜３上にパッド電極４を例えば１μｍの膜厚に形成する。パッド電極４は、電子デバイス１やその周辺素子と不図示の配線を介して電気的に接続された外部接続用の電極である。そして、後述する導電端子１２からパッド電極４を介して電源電圧や接地電圧あるいは種々の信号が電子デバイス１や半導体基板２等に供給される。なお、パッド電極４の配置位置に限定はなく、電子デバイス１上に配置することもできる。

次に、半導体基板２の表面側にパッド電極４の一部上あるいは全部を被覆するパッシベーション膜５（例えば、ＣＶＤ法により形成されたシリコン酸化膜、シリコン窒化膜等）を形成する。図１では、パッド電極４の一部上を被覆するようにしてパッシベーション膜５が形成されている。

次に、パッド電極４を含む半導体基板２の表面上に、エポキシ樹脂やポリイミド（例えば感光性ポリイミド）、レジスト、アクリル等から成る接着層６を介してウェハ状の支持体７を貼り合わせる。本実施形態では、支持体７の半導体基板２側の面を表面、他方の面を裏面とする。ここで、電子デバイス１の形成領域上には接着層６を形成しないようにして、電子デバイス１上の前記半導体基板２と支持体７との間にキャビティ部６Ａが形成されている。

なお、電子デバイス１が受光素子や発光素子を含む場合、接着層６は電子デバイス１から放射される光、あるいは電子デバイス１に入射される光の通り道になるため、透明であって光を透過させる性状の良好な材料から成ることが好ましい。

ここで、前記支持体７は、例えばガラスを用いているが、プラスチック材から成るものでもよい。

そして、前記支持体７は、半導体基板２を支持すると共にその素子表面を保護する機能を有するものであり、その膜厚は例えば約４００μｍ程度である。なお、電子デバイス１が受光素子や発光素子を含む場合には、支持体７は透明もしくは半透明の材料から成り、光を透過させる性状を有するものである。更に、本発明の半導体装置が照度センサー用途では、図示した説明は省略するが、特定波長の光をカットするために支持体７としてのガラス面に干渉型のＩＲカットコートが形成されている。

更に、前記支持体７には当該支持体７を貫通する貫通穴７Ａが形成されており、この貫通穴７Ａが前記キャビティ部６Ａに位置合わせされている。この貫通穴７Ａの存在により、従来のように接着層１０６が吸湿性のある樹脂から成るためにキャビティ部１１１内に水分が浸入することで発生していた支持体１０５の曇りを抑止できる。

なお、本実施形態では、支持体７に貫通穴７Ａを設けているが、接着層６自体にキャビティ部６Ａに到達する貫通穴を形成するようにしてもよい。しかし、この場合には、後述するダイシング工程時に用いる冷却水等がこの貫通穴を通してキャビティ部内に浸入しないような構成とする必要がある。

次に、半導体基板２の裏面に対して裏面研削装置（グラインダー）を用いてバックグラインドを行い、半導体基板２を所定の厚さ（例えば１００μｍ程度）まで薄くする。なお、当該研削工程はエッチング処理でもよいし、グラインダーとエッチング処理の併用でもよい。なお、最終製品の用途や仕様，準備した半導体基板２の当初の厚みによっては、当該研削工程を行う必要がない場合もある。

次に、図２に示すように、半導体基板２のうちパッド電極４に対応する所定の領域のみを、半導体基板２の裏面側から選択的にエッチングし、絶縁膜３を一部露出させる。以下、この露出部分を開口部８とする。これによりウェハ状の半導体基板２は、図３Ａ，Ｂに示すような島状に分割される。

当該半導体基板２の選択的なエッチングについて、図３Ａ，Ｂを参照して説明する。図３Ａ，Ｂは、半導体基板２側から見た概略平面図であり、図２は図３Ａ，ＢのＸ−Ｘ線に沿った断面図に対応するものである。

図３Ａに示すように、半導体基板２を支持体７の幅よりも狭い、略長方形の形状にエッチングすることもできる。また、図３Ｂに示すように、パッド電極４が形成された領域のみをエッチングすることで、半導体基板２の外周が凹凸状になるように構成することもできる。後者の方が、半導体基板２と支持体７の重畳する面積が大きく、支持体７の外周近くまで半導体基板２が残る。そのため、半導体基板２に対する支持体７の支持強度を向上させる観点からは、後者の構成が好ましい。また、後者の構成によれば、半導体基板２と支持体７の熱膨張率の差異による支持体７の反りが防止できるため、半導体装置のクラックや剥離が防止できる。なお、図３Ａ，Ｂで示した平面形状とは別の形状に半導体基板２をデザインすることも可能である。なお、以後は半導体基板２を図３Ａで示したようにエッチングした場合の製造工程を説明する。

また、本実施形態では半導体基板２の横幅が表面側に近付くほど広がるように、半導体基板２の側壁が斜めにエッチングされているが、半導体基板２の幅が一定であり、その側壁が支持体７の主面に対して垂直となるようにエッチングすることもできる。

次に、開口部８内を含め、半導体基板２の側面及び裏面上にプラズマＣＶＤ法等によって形成されたシリコン酸化膜やシリコン窒化膜等の絶縁膜９を形成する。次に、不図示のレジスト層をマスクとして、絶縁膜３及び絶縁膜９を図４に示すように選択的にエッチングする。このエッチングにより、パッド電極４の一部上からダイシングラインＤＬに至る領域にかけて形成された絶縁膜３及び絶縁膜９が選択的に除去され、開口部８の底部においてパッド電極４の少なくとも一部が露出される。

次に、スパッタリング法やメッキ法、その他の成膜方法により、配線層１０となるアルミニウム（Ａｌ）や銅（Ｃｕ）等の金属層を例えば１μｍの膜厚で形成する。その後、不図示のレジスト層をマスクとして当該金属層を選択的にエッチングする。このエッチングによって当該金属層は、図５に示すように、パッド電極４と接続され、半導体基板２の側面及び裏面上に形成された配線層１０となる。

次に、配線層１０を被覆する不図示の電極接続層（例えば、ニッケル層と金層の積層）を形成する。電極接続層を形成するのは、アルミニウム等から成る配線層１０と、ハンダ等から成る導電端子１２は接合しにくいという理由や、導電端子１２の材料が配線層１０側に流入してくることを防止するという理由による。

そして、前記配線層１０を被覆するように半導体基板２の裏面側に保護膜１１を形成する。なお、前記保護膜１１の形成後に、前記電極接続層を形成することも可能である。

次に、保護膜１１の開口部から露出した電極接続層上に導電材料（例えばハンダ）をスクリーン印刷し、この導電材料を熱処理でリフローさせることで、図６に示すようにボール状の導電端子１２を形成する。なお、導電端子１２の形成方法は上記に限定されることはなく、電解メッキ法や、ディスペンサを用いてハンダ等を所定領域に塗布するいわゆるディスペンス法等で形成することもできる。このようにして、パッド電極４は配線層１０を介して導電端子１２と電気的に接続される。

次に、図示した説明は省略するが、前記支持体７の裏面側にダイシング用テープを貼り付けた状態で、ダイシングブレードやドライエッチングによって、個々の半導体装置の境界（ダイシングラインＤＬ）に沿って、半導体基板２側から保護膜１１、絶縁膜５，接着層６及び支持体７を一部除去することで、半導体基板２が各半導体チップ２Ａに分断される。

また、本発明は上記実施形態に限定されることはなく、その要旨を逸脱しない範囲で変更が可能であることは言うまでもない。例えば、上記実施形態では、ボール状の導電端子を有するＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）型の半導体装置について説明したが、本発明はＬＧＡ（Ｌａｎｄ Ｇｒｉｄ Ａｒｒａｙ）型や、その他のＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）型の半導体装置に適用するものであっても構わない。

また、上記実施形態では、前記導電端子１２が前記配線層１０を介して半導体基板の裏面上に形成されていたが、例えば前記配線層１０を介することなく、導電端子１２が直接パッド電極４に接続するようにして、当該導電端子１２を半導体基板の側面に隣接するように配置しても構わない。

更に、例えば前記半導体基板２の裏面からパッド電極４が露出するように開口部を設け、当該開口部を介して前記パッド電極４に電気的に接続される貫通電極から成る電極部を有する半導体装置に、本発明を適用するものでもよい。

なお、以上の説明では、半導体基板２上に貫通穴７Ａが形成された支持体７を貼り付ける実施形態について説明した。ここで、半導体基板２から半導体チップ２Ａを構成するための工程において使われる薬液が貫通穴７Ａを通してキャビティ内に浸入することを防止する目的で、少なくても薬液を使用する工程が終了するまでは前記貫通穴７Ａ内を塞いでおくことが好ましい。例えば、レジスト材やエポキシ材で前記貫通穴７Ａを塞いでおき、薬液を使用する工程の終了後に、アッシング工程により前記レジスト材やエポキシ材を除去すればよい。本実施形態では、アッシングにより除去可能な材質のもので貫通穴７Ａを塞ぐようにした。このように前記貫通穴７Ａを塞ぐ材料としては、簡単な処理で除去できる材質のものを選定するとよい。

また、本発明は半導体基板２と支持体７とを貼り合わせた後に、貫通穴７Ａを形成するものに適用してもよい。この場合には、薬液を使用する工程が終了した後に、例えば、レジスト材質のＵＶテープから成るマスク材を支持体７上に形成し、このマスク材を介して支持体７をドライエッチングする。なお、支持体７がガラスから成る場合には、例えばＣＦ_４やＣ_４Ｆ_８等のＣＦ系ガスを不活性ガスで希釈したガスを用いてドライエッチングして、支持体７に貫通穴７Ａを形成する。そして、ＵＶテープから成るマスク材にＵＶ照射を施すことで、当該マスク材を除去する。なお、マスク材がレジスト材なのでアッシングにより除去してもよい。

本発明の一実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の一実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の一実施形態に係る半導体装置の製造方法を説明する平面図である。 本発明の一実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の一実施形態に係る半導体装置の製造方法を説明する断面図である。 本発明の一実施形態に係る半導体装置の製造方法を説明する断面図である。 従来の半導体装置を説明する断面図である。

符号の説明

１ 電子デバイス ２ 半導体基板 ２Ａ 半導体チップ ３ 絶縁膜 ４ パッド電極 ５ パッシベーション膜 ６ 接着層 ６Ａ キャビティ部 ７ 支持体 ７Ａ 貫通穴 ８ 開口部 ９ 絶縁膜 １０ 配線層 １１ 保護膜 １２ 導電端子 ２０ 半導体装置 ＤＬ ダイシングライン

Claims (4)

1. 半導体チップに形成された電子デバイスに接続され、当該半導体チップ上に形成されたパッドと、
   前記電子デバイスが形成された領域上にキャビティ部を有する形で、前記パッドを含む前記半導体チップ上に接着剤を介して貼り付けられた支持体と、
   前記パッドと電気的に接続され、前記半導体チップの裏面から露出する電極部とを有し、
   前記支持体には前記キャビティ部まで到達する貫通穴が形成されていることを特徴とする半導体装置。
2. 半導体チップに形成された電子デバイスに接続され、当該半導体チップ上に形成されたパッドと、
   前記電子デバイスが形成された領域上にキャビティ部を有する形で、前記パッドを含む前記半導体チップ上に接着剤を介して貼り付けられた支持体と、
   前記半導体チップの側面部及び裏面部に形成された絶縁膜と、
   前記パッドの裏面に接続され、前記絶縁膜に接するようにして前記半導体チップの側面部から裏面部に延在する配線層とを有し、
   前記支持体には前記キャビティ部まで到達する貫通穴が形成されていることを特徴とする半導体装置。
3. 前記配線層を被覆する保護膜に形成された開口部を介して前記配線層に電気的に接続される導電端子とを有することを特徴とする請求項２に記載の半導体装置。
4. 半導体チップに形成された電子デバイスと、
   前記電子デバイスが形成された領域上に、キャビティ部を有する形で前記半導体チップ上に貼り付けられた支持体とを有し、
   前記支持体には前記キャビティ部まで到達する貫通穴が形成されていることを特徴とする半導体装置。

Images