JP2008294405A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008294405A JP2008294405A JP2008066297A JP2008066297A JP2008294405A JP 2008294405 A JP2008294405 A JP 2008294405A JP 2008066297 A JP2008066297 A JP 2008066297A JP 2008066297 A JP2008066297 A JP 2008066297A JP 2008294405 A JP2008294405 A JP 2008294405A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- semiconductor
- adhesive layer
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 144
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000012790 adhesive layer Substances 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims description 41
- 238000000034 method Methods 0.000 claims description 15
- 230000001681 protective effect Effects 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 12
- 239000002184 metal Substances 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 4
- 239000010410 layer Substances 0.000 description 8
- 239000011521 glass Substances 0.000 description 7
- 239000010931 gold Substances 0.000 description 5
- 238000007747 plating Methods 0.000 description 4
- 229910000679 solder Inorganic materials 0.000 description 4
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002390 adhesive tape Substances 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12043—Photo diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Pressure Sensors (AREA)
Abstract
【課題】 本発明は、支持体と接着層との間の耐湿性を向上させることで、半導体装置の信頼性を向上させる。
【解決手段】 本発明の半導体装置は、半導体素子上に形成された第1の絶縁膜2と、前記第1の絶縁膜2上に形成された第1の配線3と、前記半導体素子上に接着層7を介して接着された支持体8と、前記半導体素子の裏面から側面及び前記接着層7の側面を覆う第3の絶縁膜11と、前記第1の配線3に接続され、前記第3の絶縁膜11を介して前記半導体素子の裏面に延在する第2の配線12と、前記第2の配線12上に形成された保護膜13と、を有することを特徴とする。
【選択図】 図11
【解決手段】 本発明の半導体装置は、半導体素子上に形成された第1の絶縁膜2と、前記第1の絶縁膜2上に形成された第1の配線3と、前記半導体素子上に接着層7を介して接着された支持体8と、前記半導体素子の裏面から側面及び前記接着層7の側面を覆う第3の絶縁膜11と、前記第1の配線3に接続され、前記第3の絶縁膜11を介して前記半導体素子の裏面に延在する第2の配線12と、前記第2の配線12上に形成された保護膜13と、を有することを特徴とする。
【選択図】 図11
Description
半導体装置及びその製造方法に関し、特に、半導体素子の外形寸法とほぼ同サイズの外形寸法を有するパッケージ及びその製造方法に関する。
近年、パッケージ技術として、CSP(Chip Size Package)が注目されている。CSPとは、半導体素子の外形寸法とほぼ同サイズの外形寸法を有する小型パッケージをいう。従来より、CSPの一種として、BGA型の半導体装置が知られている。このBGA型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他方の面上に形成される半導体素子と電気的に接続したものである。
そして、このBGA型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体素子とプリント基板上に搭載される外部回路とを電気的に接続している。
このようなBGA型の半導体装置は、側部に突出したリードピンを有するSOP(Small Outline Package)やQFP(Quad Flat Package)等と比べて、多数の導電端子を設けることができ、しかも小型化できるという長所を有する。このBGA型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。
図13乃至図15は従来の半導体装置の製造方法を示すもので、図13に示すように半導体素子51上に絶縁膜52を介して第1の配線53が形成され、前記第1の配線53を被覆するようにガラス基板54が接着層55により接着された半導体基板を用意し、前記第1の配線53に接続され、かつ絶縁膜56を介して前記半導体素子51の裏面上に延在する第2の配線57を形成する。そして、前記半導体基板を各半導体素子51の境界S(ダイシングラインまたはスクライブラインと呼ばれる。)に沿って分断する前段階として、ダイシングブレードを用いた半導体基板に切り込み溝Gを入れる工程を有していた。
そして、図14に示すように前記切り込み溝Gを含む半導体基板裏面にソルダーレジスト膜から成る保護膜58を形成し、その後図15に示すように所定の工程を経て導電端子59を形成する。最後に境界Sに沿ってガラス板54を分割することにより半導体装置が完成していた。
上述した技術は、以下の特許文献1に記載されている。
特開2005−72554号公報
図15に示すように、従来の半導体装置では、吸湿性のある樹脂から成る保護膜58と接着層55との接触部Aでの耐湿性が弱く、接着層とガラス基板等間に水分等が浸入し、半導体素子51からガラス基板54等が剥がれるおそれがあった。また、ダイシングブレードを用いて物理的に形成した切り込み溝Gの形成面には細かな凹凸があり、ガラス基板54と保護膜58との密着性が低下する要因となっていた。
そこで、本発明の半導体装置は、半導体素子上に形成された第1の配線と、前記半導体素子上に接着層を介して接着された支持体と、前記半導体素子の裏面から側面及び前記接着層の側面を覆う絶縁膜と、前記第1の配線に接続され、前記絶縁膜を介して前記半導体素子の裏面に延在する第2の配線と、前記第2の配線を含む半導体素子上に形成された保護膜と、を有することを特徴とする。
また、本発明の半導体装置の製造方法は、表面上に第1の配線が形成された半導体基板を準備し、前記半導体基板上に接着層を介して支持体を接着する工程と、前記半導体基板の裏面を前記複数の半導体素子の境界に沿ってエッチングする工程と、前記半導体素子の裏面から側面及び前記接着層の側面を覆うように絶縁膜を形成する工程と、前記第1の配線に接続され、前記絶縁膜を介して前記半導体素子の裏面に延在する第2の配線を形成する工程と、前記第2の配線を含む半導体素子上に保護膜を形成する工程と、前記複数の半導体素子の境界に沿ってダイシングを行う工程と、を有することを特徴とする。
本発明は、半導体素子の裏面から側面及び前記接着層の側面を覆うように形成された絶縁膜により、支持体と接着層との間の耐湿性を向上させることができるため、半導体装置の信頼性が向上する。
以下、本発明の第1の実施形態による半導体装置及びその製造方法を図1乃至図11を参照しながら説明する。
まず、図1に示すように、半導体基板(半導体ウエハ)1aを用意する。なお、前記半導体基板1aは、当該半導体基板1a上に、例えばCCDやCMOSのイメージセンサ、照度センサやカラーセンサ及びホトダイオード、CD、DVD、ブルーレイ用等の受光素子、半導体メモリ、またその他のデバイス素子を、所定の半導体製造プロセスにより形成したものである。その表面上に第1の絶縁膜2を介して複数の第1の配線3を形成する。
ここで、前記第1の配線3は、後工程であるダイシング工程において、半導体素子毎に分断するための境界S(ダイシングラインまたはスクライブラインと呼ばれる。)付近(つまり、半導体素子の端部付近)に、各々一対となるように所定の間隙を有して形成されている。尚、前記第1の配線3は、必ずしも一対となるように形成する必要はなく、境界S付近に所定間隔を有するように配置されているものであっても良い。
また、第1の配線3は、複数の半導体装置を分断する境界S付近まで拡張された外部接続パッドであって、各半導体装置を構成する内部素子と電気的に接続されている。
そして、前記第1の配線3を含む半導体基板1a上にはパッシベーション膜としての第2の絶縁膜4が形成されている。
次に、図2に示すように前記第2の絶縁膜4上に形成した開口部を有するレジスト膜5をマスクにして、所定のエッチングプロセスにより第2の絶縁膜4及び第1の絶縁膜2をエッチング除去して半導体基板1aの一部を露出させる開口部6を形成する。
続いて、図3に示すように前記半導体基板1a上に接着層7(例えば、エポキシ樹脂、アクリル樹脂等)を用いて支持体8(例えば、ガラス基板)を貼り付ける。
なお、本実施形態では、支持体としてガラス基板、接着層としてエポキシ樹脂、アクリル樹脂等を使用しているが、シリコン基板やプラスチックの板等を支持体として用いてもよく、接着層はこれらの支持体に対して適切な接着層を選択すればよい。
また、光学系の半導体素子を用いた場合には、透明な支持体と透明な接着層が必要であるが、他の半導体素子を用いた場合には、透明な材料を選択する必要はない。更には、テープやシート状のものを接着層を用いて接着しても良く、また、接着性を有するテープやシートを用いた場合には、接着層は不要となる。
その後、図4に示すように、前記半導体基板1aについて、支持体8を接着した面と反対側の面(半導体基板の裏面)を研削して、およそ100μm程度に基板の厚さを薄くする。
ここで、前記半導体基板1aを薄く加工しても、当該半導体基板1aは支持体8により支持されているため、反り等が発生しないため、ハンドリングがし易い。なお、前記半導体基板1aを薄膜化する必要がない場合には、本工程は省略される。
そして、前記研削された半導体基板1aの研削面ではスクラッチが発生し、幅、深さが数μm程度になる凹凸ができ研削歪みが残る。これを除去するため半導体基板1aの研削面を薬液等でライトエッチングする。半導体基板1aがシリコンのときはフッ酸、硝酸系の薬液等でライトエッチングを行う。なお、上記ライトエッチングは、ウエットエッチングに限らず、ドライエッチングを用いて行っても良い。
次に、図5に示すように、前記半導体基板1aの裏面上に形成された開口部を有した不図示のレジスト膜をマスクにして、前記第1の配線3下の第1の絶縁膜2と接着層7の一部を露出させる様に所定のエッチングを行い半導体基板1aに開口部9を形成する。このとき、前記開口部は各半導体素子の境界Sに沿って設けられるが半導体基板1aを第1の絶縁膜2に対して高い選択比でエッチングする事が出来る薬液やエッチングガスを用いて所定の等方性エッチングもしくは異方性エッチングを行う。
そして、図6に示すように、前記レジスト膜をアッシング処理することでレジスト膜及び接着層7の一部を除去して開口部10を形成する。
次に、図7に示すように、前記半導体素子1の裏面に対して、およそ3μm程度の第3の絶縁膜11aを形成する。ここで、前記第3の絶縁膜11aとしては、CVD法によるシリコン酸化膜、シリコン窒化膜等を形成する。
続いて、図8に示すように、前記半導体素子1の裏面上に形成された開口部を有した不図示のレジスト膜をマスクにして、前記第3の絶縁膜11a及び第1の絶縁膜2をエッチングし、第1の配線3の一部を露出させる。このとき、前記第3の絶縁膜11aは、半導体素子1の側端部と接着層7を被覆するようにパターニングされ、第3の絶縁膜11となる。
次に、第1の配線3の裏面に接続し、かつ前記第3の絶縁膜11を介して半導体素子1の裏面に延在するように第2の配線12を形成する。これにより、図9に示すように、前記第1の配線3と第2の配線12とが電気的に接続される。
続いて、前記第2の配線12上に不図示のNi-Auメッキ膜を形成した後、図10に示すように、前記半導体素子1の裏面を被覆するように例えばソルダーレジスト膜から成る保護膜13を形成する。尚、前記第2の配線12の全面にNi−Auメッキ膜を形成するものではなく、前記保護膜13に開口部を形成した後に、当該開口部に露出した前記第2の配線12上にNi−Auメッキ膜を形成するものでも良い。
続いて、前記第2の配線12上に不図示のNi-Auメッキ膜を形成した後、図10に示すように、前記半導体素子1の裏面を被覆するように例えばソルダーレジスト膜から成る保護膜13を形成する。尚、前記第2の配線12の全面にNi−Auメッキ膜を形成するものではなく、前記保護膜13に開口部を形成した後に、当該開口部に露出した前記第2の配線12上にNi−Auメッキ膜を形成するものでも良い。
なお、前記保護膜13を形成するためには、半導体素子1の裏面を上に向けて、熱硬化性の有機系樹脂を上方から滴下し、半導体素子1(支持体8)自体を回転させることで、この回転により生じる遠心力を利用して当該有機系樹脂を基板面上に広げるスピン塗布法を用いても良く、また、スプレー塗布法を用いても良い。
その後、ボール状の導電端子14を形成する部分の保護膜13に開口部を形成し、Ni-Auメッキ膜上に導電端子14を形成する。なお、前記ボール状の導電端子14は、半田バンプや金バンプで作成する。
そして、図11に示すように、境界Sに沿ってダイシングを行い、各々の半導体素子1を分離することで、CSP型の半導体装置20を形成する。
以上説明したようにして構成される本発明の半導体装置では、前記半導体素子の裏面から側面及び前記接着層7の側面を覆うように無機膜から成る第3の絶縁膜11を形成したことで、耐湿性の低い保護膜13から前記接着層7が保護されるため半導体装置20の耐湿性を向上させることができる。
また、図6に示すように、本発明ではエッチング法を用いて化学的に接着層7を分断しているため、従来のように切り込み溝Gを形成するための工程が不要になり、作業性を向上させることができる。
更に、本発明では、前記切り込み溝Gを形成するためのダイシング幅を確保する必要がなくなり、その分の収量増加を図ることができる。
更に、従来ではダイシングブレードを用いて物理的に接着層55を分断した面(凹凸面)に保護膜58が接着されていたため密着性が劣っていたが、本発明ではエッチング法により化学的に処理された半導体素子の側面に絶縁膜11を介して保護膜13が接しているため密着性が向上する。
ここで、本発明の第2の実施形態として、図12に示すように前記第3の絶縁膜11を形成した状態で、第2の配線12をパターニング形成する際に、前記接着層7の側面を覆うように第2の配線12と同一層から成る金属層12aが残るようにパターン形成することで、前記接着層7の側面を前記第3の絶縁膜11及び金属層12aで被覆するようにしても良い。これにより、半導体装置の更なる耐湿性向上が図れる。
また、本発明の第1及び第2の実施形態では、境界S付近まで延在させた第1の配線3に第2の配線12を接続させる半導体装置20に本発明を適用したものであったが、境界S付近まで延在させない通常の(半導体装置の内部側に存在する)パッド電極から成る第1の配線3aに第2の配線12bを接続させる半導体装置30に適用するものであっても良い。
すなわち、第3の実施形態として、図16に示すように半導体素子1bの裏面から側面及び接着層7の側面を覆うように第3の絶縁膜11bを形成した状態で、第2の配線12bをパターニング形成する。そして、全面に保護層13aを形成し、導電端子を形成するものである。
また、上記第3の実施形態においても、第2の実施形態と同様に、前記接着層7の側面を覆うように第2の配線12bと同一層から成る金属層が残るようにパターン形成することで、前記接着層7の側面を前記第3の絶縁膜11b及び金属層で被覆するようにしても良い。
更に、本発明は前記第2の配線12,12bを介さず、前記第1の配線3、3aに前記導電端子14を直接接続させる構成の半導体装置に適用するものであっても良い。
なお、上記実施形態では、第2の配線12、12bと電気的に接続するボール状の導電端子14を形成したが、本発明はこれに限定されない。即ち、本発明は、ボール状の導電端子が形成されない半導体装置(例えばLGA:Land Grid Array型パッケージ)に適用されるものであっても良い。
1a 半導体基板 1,1b 半導体素子 2 第1の絶縁膜 3、3a 第1の配線 4 第2の絶縁膜 6 開口部 7 接着層 8 支持体 10 開口部 11、11b 第3の絶縁膜 12a 金属層 12、12b 第2の配線 13、13a 保護膜 14 導電端子 20、30、60 半導体装置
Claims (9)
- 半導体素子上に形成された第1の配線と、
前記半導体素子上に接着層を介して接着された支持体と、
前記半導体素子の裏面から側面及び前記接着層の側面を覆う絶縁膜と、
前記第1の配線に接続され、前記絶縁膜を介して前記半導体素子の裏面に延在する第2の配線と、
前記第2の配線を含む半導体素子上に形成された保護膜と、を有することを特徴とする半導体装置。 - 前記第2の配線と電気的に接続された導電端子を有することを特徴とする請求項1に記載の半導体装置。
- 前記第2の配線は前記第1の配線の裏面に接続されていることを特徴とする請求項1または請求項2に記載の半導体装置。
- 前記絶縁膜を介して前記接着層の側面を覆うように形成された金属膜を具備することを特徴とする請求項1乃至請求項3のいずれか1項に記載の半導体装置。
- 表面上に第1の配線が形成された半導体基板を準備し、
前記半導体基板上に接着層を介して支持体を接着する工程と、
前記半導体基板の裏面を前記複数の半導体素子の境界に沿ってエッチングする工程と、
前記半導体素子の裏面から側面及び前記接着層の側面を覆うように絶縁膜を形成する工程と、
前記第1の配線に接続され、前記絶縁膜を介して前記半導体素子の裏面に延在する第2の配線を形成する工程と、
前記第2の配線を含む半導体素子上に保護膜を形成する工程と、
前記複数の半導体素子の境界に沿ってダイシングを行う工程と、を有することを特徴とする半導体装置の製造方法。 - 隣接する半導体素子の境界の部分に第1の絶縁膜を介して一対の第1の配線が形成された半導体基板を準備し、
前記半導体基板上に、前記一対の第1の配線をそれぞれ被覆するように第2の絶縁膜を形成する工程と、
前記第1の配線を覆うように接着層を介して支持体を接着する工程と、
前記半導体基板の裏面をエッチングして、前記半導体基板を半導体素子に分断すると共に、前記第1の配線の下部にある第1の絶縁膜及び接着層の一部を露出させる工程と、
前記露出した接着層を除去して前記支持体を露出させる工程と、
前記半導体素子の裏面、第1の絶縁膜及び支持体上に第3の絶縁膜を形成する工程と、
前記第1の絶縁膜と前記第3の絶縁膜をエッチングし、前記第1の配線の一部を露出させると共に、半導体素子の側面及び接着層の側面を被覆するように第3の絶縁膜をパターニングする工程と、
前記露出した第1の配線に接続し、かつ前記半導体基板の裏面に延在するように第2の配線を形成する工程と、
各々の前記半導体素子を分断するダイシング工程と、を有することを特徴とする半導体装置の製造方法。 - 前記第2の配線に電気的に接続された導電端子を形成する工程を具備することを特徴とする請求項5または請求項6に記載の半導体装置の製造方法。
- 前記第2の配線は前記第1の配線の裏面に接続されるように形成することを特徴とする請求項5乃至請求項7のいずれか1項に記載の半導体装置の製造方法。
- 前記第2の絶縁膜上に前記半導体素子の裏面から側面及び前記接着層の側面を覆うように前記第2の配線と同一膜から成る金属膜を形成する工程を具備することを特徴とする請求項5乃至請求項8のいずれか1項に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008066297A JP2008294405A (ja) | 2007-04-25 | 2008-03-14 | 半導体装置及びその製造方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007115911 | 2007-04-25 | ||
JP2008066297A JP2008294405A (ja) | 2007-04-25 | 2008-03-14 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008294405A true JP2008294405A (ja) | 2008-12-04 |
Family
ID=39885968
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008066297A Pending JP2008294405A (ja) | 2007-04-25 | 2008-03-14 | 半導体装置及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7759779B2 (ja) |
JP (1) | JP2008294405A (ja) |
CN (1) | CN101295686B (ja) |
TW (1) | TWI351742B (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010086936A1 (ja) * | 2009-01-30 | 2010-08-05 | パナソニック株式会社 | 半導体装置およびそれを用いた電子機器、ならびに半導体装置の製造方法 |
US8916423B2 (en) | 2012-05-29 | 2014-12-23 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5010244B2 (ja) * | 2005-12-15 | 2012-08-29 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
JP5301108B2 (ja) * | 2007-04-20 | 2013-09-25 | セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー | 半導体装置 |
JP2009032929A (ja) * | 2007-07-27 | 2009-02-12 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
JP2010027741A (ja) * | 2008-07-16 | 2010-02-04 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
US8183677B2 (en) * | 2008-11-26 | 2012-05-22 | Infineon Technologies Ag | Device including a semiconductor chip |
US8298917B2 (en) * | 2009-04-14 | 2012-10-30 | International Business Machines Corporation | Process for wet singulation using a dicing singulation structure |
US10163954B2 (en) * | 2016-04-11 | 2018-12-25 | Omnivision Technologies, Inc. | Trenched device wafer, stepped-sidewall device die, and associated method |
US10868061B2 (en) * | 2018-08-13 | 2020-12-15 | Semiconductor Components Industries, Llc | Packaging structure for a sensor having a sealing layer |
US11393720B2 (en) * | 2020-06-15 | 2022-07-19 | Micron Technology, Inc. | Die corner protection by using polymer deposition technology |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI232560B (en) * | 2002-04-23 | 2005-05-11 | Sanyo Electric Co | Semiconductor device and its manufacture |
TWI227050B (en) * | 2002-10-11 | 2005-01-21 | Sanyo Electric Co | Semiconductor device and method for manufacturing the same |
TWI227550B (en) * | 2002-10-30 | 2005-02-01 | Sanyo Electric Co | Semiconductor device manufacturing method |
TWI229890B (en) * | 2003-04-24 | 2005-03-21 | Sanyo Electric Co | Semiconductor device and method of manufacturing same |
JP4401181B2 (ja) * | 2003-08-06 | 2010-01-20 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
JP4753170B2 (ja) * | 2004-03-05 | 2011-08-24 | 三洋電機株式会社 | 半導体装置及びその製造方法 |
-
2008
- 2008-03-14 JP JP2008066297A patent/JP2008294405A/ja active Pending
- 2008-03-25 TW TW097110482A patent/TWI351742B/zh not_active IP Right Cessation
- 2008-04-17 US US12/104,516 patent/US7759779B2/en not_active Expired - Fee Related
- 2008-04-22 CN CN200810092336XA patent/CN101295686B/zh not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010086936A1 (ja) * | 2009-01-30 | 2010-08-05 | パナソニック株式会社 | 半導体装置およびそれを用いた電子機器、ならびに半導体装置の製造方法 |
JP2010177568A (ja) * | 2009-01-30 | 2010-08-12 | Panasonic Corp | 半導体装置およびそれを用いた電子機器、ならびに半導体装置の製造方法 |
US8916423B2 (en) | 2012-05-29 | 2014-12-23 | Fujitsu Semiconductor Limited | Semiconductor device and method of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
TWI351742B (en) | 2011-11-01 |
CN101295686B (zh) | 2010-06-23 |
TW200843051A (en) | 2008-11-01 |
US20080265441A1 (en) | 2008-10-30 |
US7759779B2 (en) | 2010-07-20 |
CN101295686A (zh) | 2008-10-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008294405A (ja) | 半導体装置及びその製造方法 | |
JP4401181B2 (ja) | 半導体装置及びその製造方法 | |
KR100938970B1 (ko) | 반도체 장치 및 그 제조 방법 | |
JP4544876B2 (ja) | 半導体装置の製造方法 | |
US9601531B2 (en) | Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions | |
JP2007096030A (ja) | 半導体装置及びその製造方法 | |
JP2007036060A (ja) | 半導体装置及びその製造方法 | |
JP4739292B2 (ja) | イメージセンサのウエハレベルチップスケールパッケージ及びその製造方法 | |
JP4641820B2 (ja) | 半導体装置の製造方法 | |
JP2008277709A (ja) | 半導体装置の製造方法 | |
JP4334397B2 (ja) | 半導体装置及びその製造方法 | |
JP4746847B2 (ja) | 半導体装置の製造方法 | |
JP3877700B2 (ja) | 半導体装置及びその製造方法 | |
JP5238985B2 (ja) | 半導体装置の製造方法 | |
JP4401330B2 (ja) | 半導体装置及びその製造方法 | |
JP2010016395A5 (ja) | ||
US9437457B2 (en) | Chip package having a patterned conducting plate and method for forming the same | |
JP4371719B2 (ja) | 半導体装置及びその製造方法 | |
JP4805362B2 (ja) | 半導体装置の製造方法 | |
JP4522213B2 (ja) | 半導体装置の製造方法 | |
JP2004006820A (ja) | 半導体装置及びその製造方法 | |
JP2006179709A (ja) | 半導体装置の製造方法 | |
JP2008235789A (ja) | 半導体装置の製造方法 | |
JP2006173198A (ja) | 半導体装置及びその製造方法 | |
JP2005101411A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110531 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20110602 |
|
A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20110929 |