JP2004273561A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2004273561A JP2004273561A JP2003058972A JP2003058972A JP2004273561A JP 2004273561 A JP2004273561 A JP 2004273561A JP 2003058972 A JP2003058972 A JP 2003058972A JP 2003058972 A JP2003058972 A JP 2003058972A JP 2004273561 A JP2004273561 A JP 2004273561A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor
- pad electrode
- semiconductor device
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】断線やステップカバレージの劣化を防止し、信頼性の高いBGAを有する半導体装置を提供する。
【解決手段】半導体チップ16の表面に支持基板15が接着され、この半導体チップ16の表面から支持基板15上に延在したパッド電極12が形成されている。また、このパッド電極12の延在部分及び半導体チップ16の裏面を感光性絶縁膜17が覆っている。この感光性絶縁膜17にコンタクトホール18が形成され、再配線層21が埋め込まれている。再配線層21は、コンタクトホール18を介してパッド電極12と接続され、半導体チップ16の裏面を覆う感光性絶縁膜17上を延在している。そして、再配線層21の上にボール状端子22が形成されている。
【選択図】 図15
【解決手段】半導体チップ16の表面に支持基板15が接着され、この半導体チップ16の表面から支持基板15上に延在したパッド電極12が形成されている。また、このパッド電極12の延在部分及び半導体チップ16の裏面を感光性絶縁膜17が覆っている。この感光性絶縁膜17にコンタクトホール18が形成され、再配線層21が埋め込まれている。再配線層21は、コンタクトホール18を介してパッド電極12と接続され、半導体チップ16の裏面を覆う感光性絶縁膜17上を延在している。そして、再配線層21の上にボール状端子22が形成されている。
【選択図】 図15
Description
【0001】
【発明の属する技術分野】
本発明は、複数のボール状の導電端子が配列されたBGA(Ball Grid Array)型の半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
近年、三次元実装技術として、また新たなパッケージ技術として、CSP(Chip Size Package)が注目されている。CSPとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
【0003】
従来より、CSPの一種として、BGA型の半導体装置が知られている。このBGA型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他の面上に搭載される半導体チップと電気的に接続したものである。
【0004】
そして、このBGA型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
【0005】
このようなBGA型の半導体装置は、側部に突出したリードピンを有するSOP(Small Outline Package)やQFP(Quad Flat Package)等の他のCSP型の半導体装置に比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有する。このBGA型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。
【0006】
図17は、従来のBGA型の半導体装置の概略構成を成すものであり、図17(A)は、このBGA型の半導体装置の表面側の斜視図である。また、図17(B)は、このBGA型の半導体装置の裏面側の斜視図である。
【0007】
このBGA型の半導体装置101は、第1及び第2のガラス基板102、103の間に半導体チップ104がエポキシ樹脂105a、105bを介して封止されている。第2のガラス基板103の一主面上、即ちBGA型の半導体装置101の裏面上には、ボール状端子106が格子状に複数配置されている。この導電端子106は、第1の配線107を介して半導体チップ104へと接続される。複数の第1の配線107には、それぞれ半導体チップ104の内部から引き出されたアルミニウム配線が接続されており、各ボール状端子106と半導体チップ104との電気的接続がなされている。
【0008】
このBGA型の半導体装置101の断面構造について図18を参照して更に詳しく説明する。図18はダイシングラインに沿って、個々のチップに分割されたBGA型の半導体装置101の断面図を示している。
【0009】
半導体チップ104の表面に配置された絶縁膜108上に第1の配線107が設けられている。この半導体チップ104は樹脂105aによって第1のガラス基板102と接着されている。また、この半導体チップ104の裏面は、樹脂105bによって第2のガラス基板103と接着されている。そして、第1の配線107の一端は第2の配線110と接続されている。この第2の配線110は、第1の配線107の一端から第2のガラス基板103の表面に延在している。そして、第2のガラス基板103上に延在した第2の配線110上には、ボール状の導電端子106が形成されている。
【0010】
上述した技術は、例えば以下の特許文献1に記載されている。
【0011】
【特許文献1】
特許公表2002−512436号公報
【0012】
【発明が解決しようとする課題】
しかしながら、上述したBGAを有する半導体装置101において、第1の配線107と第2の配線110との接触面積が非常に小さいので、この接触部分で断線するおそれがあった。また、第1の配線107のステップカバレージにも問題があった。
【0013】
【課題を解決するための手段】
そこで本発明の半導体装置は、半導体チップと、前記半導体チップの表面に接着された支持基板と、前記半導体チップの表面に形成され、この半導体チップの端から前記支持基板上に延在したパッド電極と、前記パッド電極の延在部分及び前記半導体チップの裏面を覆う絶縁膜と、前記絶縁膜に形成されたコンタクトホールに埋め込まれ、前記パッド電極と接続されると共に前記半導体チップの裏面を覆う前記絶縁膜上の延在する再配線層と、を有することを特徴とする。
【0014】
また、本発明の半導体装置の製造方法は、半導体基板の表面に絶縁膜を形成し、この絶縁膜上にダイシングライン領域に延在するパッド電極を形成する工程と、前記半導体基板の表面に支持基板を接着する工程と、前記パッド電極の一部が前記絶縁膜を介して露出するように前記半導体基板を裏面から部分的にエッチングする工程と、前記半導体基板の裏面に感光性絶縁膜を被着する工程と、前記感光性樹脂膜に露光・現像処理を施し、前記パッド電極の表面に到達するコンタクトホールを形成する工程と、前記感光性樹脂膜を熱処理する工程と、前記熱処理された感光性樹脂膜上及び前記コンタクトホール内に電解メッキ用のシーズ層を形成する工程と、前記感光性樹脂膜上に再配線層のパターニング用のレジスト層を形成する工程と、前記レジスト層をマスクとして用い電解メッキにより再配線層を形成する工程と、前記レジスト層及びその下の前記シーズ層を除去する工程と、前記ダイシングライン領域に沿って前記半導体基板を複数の半導体チップに分割する工程と、を有することを特徴とする。
【0015】
本発明の半導体装置及びその製造方法によれば、半導体チップのパッド電極から、その裏面のボール状端子に至るまでの配線の断線やステップカバレージの劣化を防止し、信頼性の高いBGAを有する半導体装置を得ることができる。
【0016】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照しながら詳細に説明する。
まず、この半導体装置の構造について図15、図16を参照しながら説明する。図15は、この半導体装置の断面図、図16は半導体装置の裏面(再配線21が形成されている面)から見た平面図である。図15は、図16のX−X線に沿った断面図である。
【0017】
図15、図16は、ダイシングラインセンターDCに沿って個々の半導体パッケージ30に分割されたものを示しており、特に、ダイシングライン領域及びその周辺を示したものである。
【0018】
半導体チップ16は、例えばCCDイメージセンサ・チップであり、その表面には、層間絶縁膜11を介してパッド電極12が形成されている。このパッド電極12は、半導体チップ16内の内部回路と接続され、通常のワイヤボンディングに用いられるパッド電極をダイシングライン領域にまで距離的に拡張したものである。このパッド電極12は半導体チップ16の端からダイシングラインセンターDC方向に延びて形成されている。
【0019】
パッド電極12の表面は、シリコン窒化膜等のパッシベーション膜13で被覆されている。このパッド電極12が形成された半導体チップ16の表面には、例えばエポキシ樹脂から成る樹脂層14を介して、透明な支持基板15が接着されている。この支持基板15が光透過性を有するのは、外部からの光を半導体ウエーハの表面に形成されたCCDまで到達させるためである。
【0020】
半導体チップ16の裏面は、絶縁膜、例えば熱処理によってキュアされた感光性絶縁膜17で覆われている。この感光性絶縁膜17は、半導体チップ16の裏面から隣接する2つの半導体チップ16,16の間の溝領域に渡って形成されている。
【0021】
そして、この感光性絶縁膜17には、コンタクトホール18が開口されている。このコンタクトホール18に再配線層21が埋め込まれ、再配線層21がパッド電極12の端部12Aと接続されている。この再配線層21は半導体チップ16の裏面に延在し、半導体チップ16の裏面の平坦部に、再配線層21と電気的に接続したボール状端子22が形成されている。
【0022】
こうして、半導体チップ16の表面に形成されたパッド電極12から、その裏面に形成されたボール状端子22に至るまでの配線が可能となる。そして、本発明はコンタクトホール18に埋設した再配線層21を利用して、半導体チップ16の表面から裏面へ配線をしているので、断線が起こりにくく、ステップカバレージも優れている。さらに配線の機械的強度も高い。
【0023】
次にこの半導体装置の製造方法について説明する。図1に示すように、シリコンウエハ等の半導体ウエーハ10の表面には、図示しない半導体集積回路(例えば、CCDイメージセンサ)が形成されているものとする。そして、その半導体ウエーハ10の表面には、BPSG等の層間絶縁膜11が形成され、この層間絶縁膜11上に、ダイシングライン領域まで延在するパッド電極12が形成されている。この拡張パッド電極12はアルミニウムかアルミニウム合金から成り、その厚さは1μm程度である。更に、このパッド電極12上にはシリコン窒化膜等のパッシベーション膜13が形成されている。
【0024】
そして、エポキシ樹脂等から成る樹脂層14を介して、半導体ウエーハ10を支持すると共に、光を透過する性質を有した支持基板15(例えば透明ガラス基板)を接着する。
【0025】
そして、図2に示すように、この支持基板15が接着された状態で、半導体ウエーハ10の裏面エッチング、いわゆるバックグラインドを行い、その厚さを100μm程度に加工する。
【0026】
次に図3に示すように、ダイシングライン領域の半導体ウエーハ10を部分的にエッチング除去する。つまり、パッド電極12の一端部12Aが層間絶縁膜11を介して露出するように半導体ウエーハ10をエッチングする。このエッチングはレジストマスクを用いたドライエッチングである。これにより、半導体ウエーハ10は個々の半導体チップ16に分離される。つまり、隣接する2つの半導体チップ16,16の間には半導体が除去された結果として溝領域GRが形成される。分離された個々の半導体チップ16は支持基板15に接着されているので、これによって個々の半導体チップ16は互いに結合されており、全体としてウエーハ形態を維持している。
【0027】
ここで、個々の半導体チップ16の角部16Aをラウンド化させる(丸みを帯びさせる)ようにウエットエッチング処理を施すとよい。これにより、その後スパッタ法で形成するシード層の被覆性を良好にすることに有効である。
【0028】
次に、図4に示すように、半導体チップ16の裏面から全面に感光性絶縁膜17をスピンコート法によって塗布する。感光性絶縁膜17は半導体チップ16の裏面及びエッチングされた側面、及び上記溝領域GRに塗布される。その厚さは、半導体チップ16の裏面の平坦部では10μm〜20μmであり、溝領域GRの中心部(最も窪んだ部分)では50μm程度である。ここで、感光性絶縁膜17は、感光性樹脂、例えばノボラック樹脂から成るものであり、流動性を有し、かつ感光性を有する絶縁膜、つまりレジストと同じように露光・現像処理によりパターニングが可能な絶縁膜である。そして、この感光性絶縁膜17は熱処理(キュア)によって熱硬化し、絶縁膜となる性質を有している。
【0029】
このとき、半導体チップ16の端部16Aはラウンドしているので、感光性絶縁膜17がこの部分で薄くなるのを極力防止し、後述する再配線層と半導体チップ16の間の絶縁性を確保することができる。また、感光性絶縁膜17を塗布する前に、半導体チップ16の裏面を覆うようにCVD酸化膜(SiO2)又は窒化膜(SiN又はSiON)を2μm程度の厚さに被着してもよい。これらの膜の成膜を200℃以上の高温処理で行うと、CCDデバイスの特性変動を起こす。そこで、低温プラズマCVD法による成膜が有効である。これにより、再配線層と半導体チップ16の間の絶縁性を更に向上することができる。
【0030】
次に、図5に示すように感光性絶縁膜17にマスクを用いて露光を施し、現像処理することによりコンタクトホール18を形成する。このコンタクトホール18は、パッド電極12の端部12A上に形成される。
【0031】
次に、図6に示すように感光性絶縁膜17を170℃程度の温度まで加熱することで、キュア(Cure)を行う。これにより、感光性絶縁膜17は熱硬化し、その絶縁性も高まる。また、同時に感光性絶縁膜17のコンタクトホール18の端はラウンド化する。
【0032】
次に、図7に示すように、コンタクトホール18の底部に残存している層間絶縁膜11をエッチングにより除去する。
【0033】
そして、図8に示すように、バリア層(TiN)、そして銅(Cu)から成るシード層19を感光性絶縁膜17上及びコンタクトホール18の底部を含めて全面に、スパッタ法により形成する。シード層19は後述する電解メッキ時のメッキ電極、すなわちメッキが成長するためのシーズ(種)となるもので、その厚さは200nm〜300nmである。また、バリア層は銅によるSi汚染を防止するもので、TiW等の他の膜でも良い。また、シード層19用の銅は、スパッタ法だけでなく、スパッタ法と無電解メッキ法を組み合わせて形成してもよい。
【0034】
次に、図9に示すように全面にレジスト層20を塗布する。そして、図10に示すように、レジスト層20の露光及び現像処理を施し、再配線層形成領域を除いた領域にレジスト層20を残す。図9では、隣接する2つの半導体チップ16,16の間の感光性絶縁膜17の一部上にレジスト層20を残存させる。すなわち、この部分のシーズ層19はレジスト層20によって覆われる。
【0035】
次に、図11に示すように銅(Cu)の電解メッキを行う。これにより、レジスト層20によって覆われていないシーズ層19上に銅(Cu)から成る再配線層21が形成される。この再配線層21の厚さは、半導体チップ16の裏面の平坦部上で20μm〜30μmである。
【0036】
次に、図12に示すように、レジスト層20を除去し、更に図13に示すように、レジスト層20の下のシーズ層19をエッチングによって除去する。このとき、再配線層21の表面もエッチングされるが、その厚さはシーズ層19に比して厚いため問題ない。図14はこの半導体装置の平面図(半導体チップ16の裏面側から見た平面図)であり、図中のX−X線に沿った断面が図13の断面図に対応している。上記の工程により、再配線層21を形成した後、図14に示すように、半導体チップ16の内側に延在した再配線層21上に、この再配線層21と電気的に接続した外部接続端子であるボール状端子22(ハンダボール)を形成する。
【0037】
そして、図15及び図16に示すように、ダイシングラインセンターDCに沿って、上記構造体を切断し、個々の半導体パッケージ30に分割する。このダイシング工程では、レーザービームやダイシングブレードを用いることができる。
【0038】
【発明の効果】
本発明によれば、半導体チップの表面に形成されたパッド電極から、その裏面のボール状端子に至るまでの配線の断線やステップカバレージの劣化を防止し、信頼性の高いBGAを有する半導体装置を得ることができる。
【0039】
また、本発明によれば、様々な集積回路チップを実装基板上に高密度で実装できるものである。特にCCDイメージセンサの集積回路チップに適用することにより、当該集積回路チップを小型携帯用電子機器、例えば携帯電話の小さいな実装基板に実装することができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図2】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図3】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図4】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図5】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図6】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図7】本発明の実施形態に係る半導体装置の製造方法を説明する平面図である。
【図8】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図9】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図10】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図11】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図12】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図13】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図14】本発明の実施形態に係る半導体装置の製造方法を説明する平面図である。
【図15】本発明の実施形態に係る半導体装置及びその製造方法を説明する断面図である。
【図16】本発明の実施形態に係る半導体装置及びその製造方法を説明する平面図である。
【図17】従来例に係る半導体装置を説明する図である。
【図18】従来例に係る半導体装置を説明する図である。
【発明の属する技術分野】
本発明は、複数のボール状の導電端子が配列されたBGA(Ball Grid Array)型の半導体装置及びその製造方法に関するものである。
【0002】
【従来の技術】
近年、三次元実装技術として、また新たなパッケージ技術として、CSP(Chip Size Package)が注目されている。CSPとは、半導体チップの外形寸法と略同サイズの外形寸法を有する小型パッケージをいう。
【0003】
従来より、CSPの一種として、BGA型の半導体装置が知られている。このBGA型の半導体装置は、半田等の金属部材からなるボール状の導電端子をパッケージの一主面上に格子状に複数配列し、パッケージの他の面上に搭載される半導体チップと電気的に接続したものである。
【0004】
そして、このBGA型の半導体装置を電子機器に組み込む際には、各導電端子をプリント基板上の配線パターンに圧着することで、半導体チップとプリント基板上に搭載される外部回路とを電気的に接続している。
【0005】
このようなBGA型の半導体装置は、側部に突出したリードピンを有するSOP(Small Outline Package)やQFP(Quad Flat Package)等の他のCSP型の半導体装置に比べて、多数の導電端子を設けることが出来、しかも小型化できるという長所を有する。このBGA型の半導体装置は、例えば携帯電話機に搭載されるデジタルカメラのイメージセンサチップとしての用途がある。
【0006】
図17は、従来のBGA型の半導体装置の概略構成を成すものであり、図17(A)は、このBGA型の半導体装置の表面側の斜視図である。また、図17(B)は、このBGA型の半導体装置の裏面側の斜視図である。
【0007】
このBGA型の半導体装置101は、第1及び第2のガラス基板102、103の間に半導体チップ104がエポキシ樹脂105a、105bを介して封止されている。第2のガラス基板103の一主面上、即ちBGA型の半導体装置101の裏面上には、ボール状端子106が格子状に複数配置されている。この導電端子106は、第1の配線107を介して半導体チップ104へと接続される。複数の第1の配線107には、それぞれ半導体チップ104の内部から引き出されたアルミニウム配線が接続されており、各ボール状端子106と半導体チップ104との電気的接続がなされている。
【0008】
このBGA型の半導体装置101の断面構造について図18を参照して更に詳しく説明する。図18はダイシングラインに沿って、個々のチップに分割されたBGA型の半導体装置101の断面図を示している。
【0009】
半導体チップ104の表面に配置された絶縁膜108上に第1の配線107が設けられている。この半導体チップ104は樹脂105aによって第1のガラス基板102と接着されている。また、この半導体チップ104の裏面は、樹脂105bによって第2のガラス基板103と接着されている。そして、第1の配線107の一端は第2の配線110と接続されている。この第2の配線110は、第1の配線107の一端から第2のガラス基板103の表面に延在している。そして、第2のガラス基板103上に延在した第2の配線110上には、ボール状の導電端子106が形成されている。
【0010】
上述した技術は、例えば以下の特許文献1に記載されている。
【0011】
【特許文献1】
特許公表2002−512436号公報
【0012】
【発明が解決しようとする課題】
しかしながら、上述したBGAを有する半導体装置101において、第1の配線107と第2の配線110との接触面積が非常に小さいので、この接触部分で断線するおそれがあった。また、第1の配線107のステップカバレージにも問題があった。
【0013】
【課題を解決するための手段】
そこで本発明の半導体装置は、半導体チップと、前記半導体チップの表面に接着された支持基板と、前記半導体チップの表面に形成され、この半導体チップの端から前記支持基板上に延在したパッド電極と、前記パッド電極の延在部分及び前記半導体チップの裏面を覆う絶縁膜と、前記絶縁膜に形成されたコンタクトホールに埋め込まれ、前記パッド電極と接続されると共に前記半導体チップの裏面を覆う前記絶縁膜上の延在する再配線層と、を有することを特徴とする。
【0014】
また、本発明の半導体装置の製造方法は、半導体基板の表面に絶縁膜を形成し、この絶縁膜上にダイシングライン領域に延在するパッド電極を形成する工程と、前記半導体基板の表面に支持基板を接着する工程と、前記パッド電極の一部が前記絶縁膜を介して露出するように前記半導体基板を裏面から部分的にエッチングする工程と、前記半導体基板の裏面に感光性絶縁膜を被着する工程と、前記感光性樹脂膜に露光・現像処理を施し、前記パッド電極の表面に到達するコンタクトホールを形成する工程と、前記感光性樹脂膜を熱処理する工程と、前記熱処理された感光性樹脂膜上及び前記コンタクトホール内に電解メッキ用のシーズ層を形成する工程と、前記感光性樹脂膜上に再配線層のパターニング用のレジスト層を形成する工程と、前記レジスト層をマスクとして用い電解メッキにより再配線層を形成する工程と、前記レジスト層及びその下の前記シーズ層を除去する工程と、前記ダイシングライン領域に沿って前記半導体基板を複数の半導体チップに分割する工程と、を有することを特徴とする。
【0015】
本発明の半導体装置及びその製造方法によれば、半導体チップのパッド電極から、その裏面のボール状端子に至るまでの配線の断線やステップカバレージの劣化を防止し、信頼性の高いBGAを有する半導体装置を得ることができる。
【0016】
【発明の実施の形態】
次に、本発明の実施形態について図面を参照しながら詳細に説明する。
まず、この半導体装置の構造について図15、図16を参照しながら説明する。図15は、この半導体装置の断面図、図16は半導体装置の裏面(再配線21が形成されている面)から見た平面図である。図15は、図16のX−X線に沿った断面図である。
【0017】
図15、図16は、ダイシングラインセンターDCに沿って個々の半導体パッケージ30に分割されたものを示しており、特に、ダイシングライン領域及びその周辺を示したものである。
【0018】
半導体チップ16は、例えばCCDイメージセンサ・チップであり、その表面には、層間絶縁膜11を介してパッド電極12が形成されている。このパッド電極12は、半導体チップ16内の内部回路と接続され、通常のワイヤボンディングに用いられるパッド電極をダイシングライン領域にまで距離的に拡張したものである。このパッド電極12は半導体チップ16の端からダイシングラインセンターDC方向に延びて形成されている。
【0019】
パッド電極12の表面は、シリコン窒化膜等のパッシベーション膜13で被覆されている。このパッド電極12が形成された半導体チップ16の表面には、例えばエポキシ樹脂から成る樹脂層14を介して、透明な支持基板15が接着されている。この支持基板15が光透過性を有するのは、外部からの光を半導体ウエーハの表面に形成されたCCDまで到達させるためである。
【0020】
半導体チップ16の裏面は、絶縁膜、例えば熱処理によってキュアされた感光性絶縁膜17で覆われている。この感光性絶縁膜17は、半導体チップ16の裏面から隣接する2つの半導体チップ16,16の間の溝領域に渡って形成されている。
【0021】
そして、この感光性絶縁膜17には、コンタクトホール18が開口されている。このコンタクトホール18に再配線層21が埋め込まれ、再配線層21がパッド電極12の端部12Aと接続されている。この再配線層21は半導体チップ16の裏面に延在し、半導体チップ16の裏面の平坦部に、再配線層21と電気的に接続したボール状端子22が形成されている。
【0022】
こうして、半導体チップ16の表面に形成されたパッド電極12から、その裏面に形成されたボール状端子22に至るまでの配線が可能となる。そして、本発明はコンタクトホール18に埋設した再配線層21を利用して、半導体チップ16の表面から裏面へ配線をしているので、断線が起こりにくく、ステップカバレージも優れている。さらに配線の機械的強度も高い。
【0023】
次にこの半導体装置の製造方法について説明する。図1に示すように、シリコンウエハ等の半導体ウエーハ10の表面には、図示しない半導体集積回路(例えば、CCDイメージセンサ)が形成されているものとする。そして、その半導体ウエーハ10の表面には、BPSG等の層間絶縁膜11が形成され、この層間絶縁膜11上に、ダイシングライン領域まで延在するパッド電極12が形成されている。この拡張パッド電極12はアルミニウムかアルミニウム合金から成り、その厚さは1μm程度である。更に、このパッド電極12上にはシリコン窒化膜等のパッシベーション膜13が形成されている。
【0024】
そして、エポキシ樹脂等から成る樹脂層14を介して、半導体ウエーハ10を支持すると共に、光を透過する性質を有した支持基板15(例えば透明ガラス基板)を接着する。
【0025】
そして、図2に示すように、この支持基板15が接着された状態で、半導体ウエーハ10の裏面エッチング、いわゆるバックグラインドを行い、その厚さを100μm程度に加工する。
【0026】
次に図3に示すように、ダイシングライン領域の半導体ウエーハ10を部分的にエッチング除去する。つまり、パッド電極12の一端部12Aが層間絶縁膜11を介して露出するように半導体ウエーハ10をエッチングする。このエッチングはレジストマスクを用いたドライエッチングである。これにより、半導体ウエーハ10は個々の半導体チップ16に分離される。つまり、隣接する2つの半導体チップ16,16の間には半導体が除去された結果として溝領域GRが形成される。分離された個々の半導体チップ16は支持基板15に接着されているので、これによって個々の半導体チップ16は互いに結合されており、全体としてウエーハ形態を維持している。
【0027】
ここで、個々の半導体チップ16の角部16Aをラウンド化させる(丸みを帯びさせる)ようにウエットエッチング処理を施すとよい。これにより、その後スパッタ法で形成するシード層の被覆性を良好にすることに有効である。
【0028】
次に、図4に示すように、半導体チップ16の裏面から全面に感光性絶縁膜17をスピンコート法によって塗布する。感光性絶縁膜17は半導体チップ16の裏面及びエッチングされた側面、及び上記溝領域GRに塗布される。その厚さは、半導体チップ16の裏面の平坦部では10μm〜20μmであり、溝領域GRの中心部(最も窪んだ部分)では50μm程度である。ここで、感光性絶縁膜17は、感光性樹脂、例えばノボラック樹脂から成るものであり、流動性を有し、かつ感光性を有する絶縁膜、つまりレジストと同じように露光・現像処理によりパターニングが可能な絶縁膜である。そして、この感光性絶縁膜17は熱処理(キュア)によって熱硬化し、絶縁膜となる性質を有している。
【0029】
このとき、半導体チップ16の端部16Aはラウンドしているので、感光性絶縁膜17がこの部分で薄くなるのを極力防止し、後述する再配線層と半導体チップ16の間の絶縁性を確保することができる。また、感光性絶縁膜17を塗布する前に、半導体チップ16の裏面を覆うようにCVD酸化膜(SiO2)又は窒化膜(SiN又はSiON)を2μm程度の厚さに被着してもよい。これらの膜の成膜を200℃以上の高温処理で行うと、CCDデバイスの特性変動を起こす。そこで、低温プラズマCVD法による成膜が有効である。これにより、再配線層と半導体チップ16の間の絶縁性を更に向上することができる。
【0030】
次に、図5に示すように感光性絶縁膜17にマスクを用いて露光を施し、現像処理することによりコンタクトホール18を形成する。このコンタクトホール18は、パッド電極12の端部12A上に形成される。
【0031】
次に、図6に示すように感光性絶縁膜17を170℃程度の温度まで加熱することで、キュア(Cure)を行う。これにより、感光性絶縁膜17は熱硬化し、その絶縁性も高まる。また、同時に感光性絶縁膜17のコンタクトホール18の端はラウンド化する。
【0032】
次に、図7に示すように、コンタクトホール18の底部に残存している層間絶縁膜11をエッチングにより除去する。
【0033】
そして、図8に示すように、バリア層(TiN)、そして銅(Cu)から成るシード層19を感光性絶縁膜17上及びコンタクトホール18の底部を含めて全面に、スパッタ法により形成する。シード層19は後述する電解メッキ時のメッキ電極、すなわちメッキが成長するためのシーズ(種)となるもので、その厚さは200nm〜300nmである。また、バリア層は銅によるSi汚染を防止するもので、TiW等の他の膜でも良い。また、シード層19用の銅は、スパッタ法だけでなく、スパッタ法と無電解メッキ法を組み合わせて形成してもよい。
【0034】
次に、図9に示すように全面にレジスト層20を塗布する。そして、図10に示すように、レジスト層20の露光及び現像処理を施し、再配線層形成領域を除いた領域にレジスト層20を残す。図9では、隣接する2つの半導体チップ16,16の間の感光性絶縁膜17の一部上にレジスト層20を残存させる。すなわち、この部分のシーズ層19はレジスト層20によって覆われる。
【0035】
次に、図11に示すように銅(Cu)の電解メッキを行う。これにより、レジスト層20によって覆われていないシーズ層19上に銅(Cu)から成る再配線層21が形成される。この再配線層21の厚さは、半導体チップ16の裏面の平坦部上で20μm〜30μmである。
【0036】
次に、図12に示すように、レジスト層20を除去し、更に図13に示すように、レジスト層20の下のシーズ層19をエッチングによって除去する。このとき、再配線層21の表面もエッチングされるが、その厚さはシーズ層19に比して厚いため問題ない。図14はこの半導体装置の平面図(半導体チップ16の裏面側から見た平面図)であり、図中のX−X線に沿った断面が図13の断面図に対応している。上記の工程により、再配線層21を形成した後、図14に示すように、半導体チップ16の内側に延在した再配線層21上に、この再配線層21と電気的に接続した外部接続端子であるボール状端子22(ハンダボール)を形成する。
【0037】
そして、図15及び図16に示すように、ダイシングラインセンターDCに沿って、上記構造体を切断し、個々の半導体パッケージ30に分割する。このダイシング工程では、レーザービームやダイシングブレードを用いることができる。
【0038】
【発明の効果】
本発明によれば、半導体チップの表面に形成されたパッド電極から、その裏面のボール状端子に至るまでの配線の断線やステップカバレージの劣化を防止し、信頼性の高いBGAを有する半導体装置を得ることができる。
【0039】
また、本発明によれば、様々な集積回路チップを実装基板上に高密度で実装できるものである。特にCCDイメージセンサの集積回路チップに適用することにより、当該集積回路チップを小型携帯用電子機器、例えば携帯電話の小さいな実装基板に実装することができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図2】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図3】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図4】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図5】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図6】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図7】本発明の実施形態に係る半導体装置の製造方法を説明する平面図である。
【図8】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図9】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図10】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図11】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図12】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図13】本発明の実施形態に係る半導体装置の製造方法を説明する断面図である。
【図14】本発明の実施形態に係る半導体装置の製造方法を説明する平面図である。
【図15】本発明の実施形態に係る半導体装置及びその製造方法を説明する断面図である。
【図16】本発明の実施形態に係る半導体装置及びその製造方法を説明する平面図である。
【図17】従来例に係る半導体装置を説明する図である。
【図18】従来例に係る半導体装置を説明する図である。
Claims (7)
- 半導体チップと、
前記半導体チップの表面に接着された支持基板と、
前記半導体チップの表面から前記支持基板上に延在したパッド電極と、
前記パッド電極の延在部分及び前記半導体チップの裏面を覆う絶縁膜と、
前記絶縁膜に形成されたコンタクトホールに埋め込まれ、前記パッド電極と接続されると共に前記半導体チップの裏面を覆う前記絶縁膜上の延在する再配線層と、を有することを特徴とする半導体装置。 - 前記絶縁膜は感光性絶縁膜が熱処理されて成ることを特徴とする請求項1記載の半導体装置。
- 前記再配線層に電気的に接続されたボール状端子を有することを特徴とする請求項1記載の半導体装置。
- 半導体基板の表面に絶縁膜を形成し、この絶縁膜上にダイシングライン領域に延在するパッド電極を形成する工程と、
前記半導体基板の表面に支持基板を接着する工程と、
前記パッド電極の一部が前記絶縁膜を介して露出するように前記半導体基板を裏面から部分的にエッチングする工程と、
前記半導体基板の裏面に感光性絶縁膜を被着する工程と、
前記感光性樹脂膜に露光・現像処理を施し、前記パッド電極の表面に到達するコンタクトホールを形成する工程と、
前記感光性樹脂膜を熱処理する工程と、
前記熱処理された感光性樹脂膜上及び前記コンタクトホール内に電解メッキ用のシーズ層を形成する工程と、
前記感光性樹脂膜上に再配線層のパターニング用のレジスト層を形成する工程と、
前記レジスト層をマスクとして用い電解メッキにより再配線層を形成する工程と、
前記レジスト層及びその下の前記シーズ層を除去する工程と、
前記ダイシングライン領域に沿って前記半導体基板を複数の半導体チップに分割する工程と、を有することを特徴とする半導体装置の製造方法。 - 前記再配線層に電気的に接続するボール状端子を形成する工程を有することを特徴とする請求項4記載の半導体装置の製造方法。
- 前記パッド電極の一部が前記絶縁膜を介して露出するように前記半導体基板を部分的にエッチングする工程において、前記半導体基板の角部がラウンドするようにウエットエッチングすることを特徴とする請求項4記載の半導体装置の製造方法。
- 前記パッド電極の一部が前記絶縁膜を介して露出するように前記半導体基板を部分的にエッチングする工程の後に、該半導体基板にプラズマ酸化膜を形成し、その後前記半導体基板に感光性絶縁膜を被着することを特徴とする請求項6記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003058972A JP2004273561A (ja) | 2003-03-05 | 2003-03-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003058972A JP2004273561A (ja) | 2003-03-05 | 2003-03-05 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004273561A true JP2004273561A (ja) | 2004-09-30 |
Family
ID=33121949
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003058972A Pending JP2004273561A (ja) | 2003-03-05 | 2003-03-05 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004273561A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1840941A3 (en) * | 2006-03-07 | 2008-01-02 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8102039B2 (en) | 2006-08-11 | 2012-01-24 | Sanyo Semiconductor Co., Ltd. | Semiconductor device and manufacturing method thereof |
JP2012253254A (ja) * | 2011-06-06 | 2012-12-20 | Tdk Corp | 半導体チップおよびその製造方法 |
US8686526B2 (en) | 2006-11-20 | 2014-04-01 | Semiconductor Components Industries, Llc | Semiconductor device and method of manufacturing the same |
KR20170133328A (ko) * | 2015-03-31 | 2017-12-05 | 하마마츠 포토닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
-
2003
- 2003-03-05 JP JP2003058972A patent/JP2004273561A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1840941A3 (en) * | 2006-03-07 | 2008-01-02 | Sanyo Electric Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8766408B2 (en) | 2006-03-07 | 2014-07-01 | Semiconductor Components Industries, Llc | Semiconductor device and manufacturing method thereof |
US8102039B2 (en) | 2006-08-11 | 2012-01-24 | Sanyo Semiconductor Co., Ltd. | Semiconductor device and manufacturing method thereof |
US8686526B2 (en) | 2006-11-20 | 2014-04-01 | Semiconductor Components Industries, Llc | Semiconductor device and method of manufacturing the same |
JP2012253254A (ja) * | 2011-06-06 | 2012-12-20 | Tdk Corp | 半導体チップおよびその製造方法 |
KR20170133328A (ko) * | 2015-03-31 | 2017-12-05 | 하마마츠 포토닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
JP2020191478A (ja) * | 2015-03-31 | 2020-11-26 | 浜松ホトニクス株式会社 | 半導体装置、及び半導体装置の製造方法 |
JP7003196B2 (ja) | 2015-03-31 | 2022-02-04 | 浜松ホトニクス株式会社 | 半導体装置、及び半導体装置の製造方法 |
JP2022027973A (ja) * | 2015-03-31 | 2022-02-14 | 浜松ホトニクス株式会社 | 半導体装置、及び半導体装置の製造方法 |
KR102605400B1 (ko) * | 2015-03-31 | 2023-11-24 | 하마마츠 포토닉스 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
JP7387700B2 (ja) | 2015-03-31 | 2023-11-28 | 浜松ホトニクス株式会社 | 半導体装置、及び半導体装置の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4130158B2 (ja) | 半導体装置の製造方法、半導体装置 | |
JP4307284B2 (ja) | 半導体装置の製造方法 | |
US5567981A (en) | Bonding pad structure having an interposed rigid layer | |
US7271466B2 (en) | Semiconductor device with sidewall wiring | |
JP3996315B2 (ja) | 半導体装置およびその製造方法 | |
JP2004349593A (ja) | 半導体装置及びその製造方法 | |
JP2008244437A (ja) | ダイ収容開口部を備えたイメージセンサパッケージおよびその方法 | |
US6717252B2 (en) | Semiconductor device | |
EP1482553A2 (en) | Semiconductor device and manufacturing method thereof | |
JP2000228420A (ja) | 半導体装置及びその製造方法 | |
JP2006237594A (ja) | 半導体装置及びその製造方法 | |
JP3459234B2 (ja) | 半導体装置およびその製造方法 | |
US7557017B2 (en) | Method of manufacturing semiconductor device with two-step etching of layer | |
JP2001127095A (ja) | 半導体装置及びその製造方法 | |
JP3970210B2 (ja) | 半導体装置の製造方法 | |
JP3970211B2 (ja) | 半導体装置及びその製造方法 | |
JP4511148B2 (ja) | 半導体装置の製造方法 | |
JP2004273561A (ja) | 半導体装置及びその製造方法 | |
JP2004006835A (ja) | 半導体装置及びその製造方法 | |
KR100927749B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
JP2007103855A (ja) | 半導体装置用基板および半導体装置 | |
JP4845986B2 (ja) | 半導体装置 | |
JP2003017655A (ja) | 半導体実装体およびそれを用いた半導体装置 | |
JP4769926B2 (ja) | 半導体装置及びその製造方法 | |
JP2004281980A (ja) | 半導体装置及びその製造方法 |