JP2009267151A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2009267151A JP2009267151A JP2008116036A JP2008116036A JP2009267151A JP 2009267151 A JP2009267151 A JP 2009267151A JP 2008116036 A JP2008116036 A JP 2008116036A JP 2008116036 A JP2008116036 A JP 2008116036A JP 2009267151 A JP2009267151 A JP 2009267151A
- Authority
- JP
- Japan
- Prior art keywords
- light
- support
- receiving element
- semiconductor device
- hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Light Receiving Elements (AREA)
Abstract
【課題】受光素子形成領域上の、支持体に形成された貫通孔の側面に入射した光による反射光を低減し、いわゆる迷光による受光素子のノイズの減少を図り、高性能な半導体装置を提供する。
【解決手段】支持体5の貫通孔20に形成された貫通孔側壁13に、入射光を乱反射するような凹凸を有した乱反射面7を形成すること、または貫通孔側壁13に入射光を吸収する光吸収膜8を形成することにより、受光素子が受ける貫通孔側壁13からの反射光の低減を図る。
【選択図】図4
【解決手段】支持体5の貫通孔20に形成された貫通孔側壁13に、入射光を乱反射するような凹凸を有した乱反射面7を形成すること、または貫通孔側壁13に入射光を吸収する光吸収膜8を形成することにより、受光素子が受ける貫通孔側壁13からの反射光の低減を図る。
【選択図】図4
Description
本発明は、半導体装置及びその製造方法に関し、特に、半導体基板上に受光素子が形成されたCSP構造の半導体装置及びその製造方法に関するものである。
近年、新たなパッケージ技術としてCSPが注目されている。CSPとは、半導体チップの外形と略同一サイズの外形を有する小型のパッケージをいう。そして、CSPの一種としてBGA(Ball Grid Array)型の半導体装置が知られている。BGA型の半導体装置は、ハンダ等の金属材料から成るボール状の端子がパッケージの一方の面上に複数配列されたものである。
また、実装密度を高めるために、半導体チップの薄型化が要求されており、この要求を満たすためにも半導体基板を薄くする必要がある。しかしながら、半導体基板が薄くなると、製造工程において強度低下による反りや破損が生じるために搬送が不可能になってしまう。そのため、ガラス基板等の支持体を半導体基板の一方の面に貼り合わせ、支持体の貼り合わされていない面を研削して半導体基板を薄くすることが行われている。
図8は、従来のBGA型であって、支持体105を備える半導体装置120の概略を示す断面図である。シリコン(Si)等から成る半導体基板100の表面には、CCD(Charge Coupled Device)型イメージセンサやCMOS型イメージセンサ等の素子から成る半導体素子101が形成され、更に、半導体素子101と電気的に接続された配線102が絶縁膜103を介して形成されている。配線102は、シリコン窒化膜等から成るパッシベーション膜104で被覆されている。
半導体基板100の表面上には、ガラス基板等の支持体105がエポキシ樹脂等から成る接着層106を介して貼り合わされている。支持体105は、製造工程の中で薄型化される半導体基板100を強固に保持するため、及び支持体105自身の反りや破損を防止するために厚く、例えば薄型化後の半導体基板100の厚みが100μm程度とすると、支持体105の厚みは400μm程度である。
半導体基板100の側面及び裏面上にはシリコン酸化膜やシリコン窒化膜等から成る絶縁膜107が形成されている。絶縁膜107上には、配線102と電気的に接続された第2配線108が、半導体基板100の側面及び裏面に沿って形成されている。また、絶縁膜107及び第2配線108を被覆して、ソルダーホトレジスト等から成る保護層109が形成されている。保護層109の所定領域には開口部が形成され、この開口部を通して第2配線108と電気的に接続されたボール状の導電端子110が形成されている。
このような半導体装置120は、個々の半導体装置120の境界である所定のダイシングラインDLに沿って支持体105及び保護層109等をダイシングブレードで個別に切り分ける工程(いわゆるダイシング工程)を経ることによって製造されていた。
上述した技術は、例えば以下の特許文献に記載されている。
特開2006−93367号公報
上述の半導体装置が半導体素子101として受光素子を含む場合は、透明な支持体105側から入射光が受光素子上に入ってくる。支持体105がガラスの場合、可視光はガラスに吸収されることはないが、支持体105の裏面側等で反射損失が発生する等の問題がある。ここで支持体105の裏面側とは半導体基板100と直面する側と反対の面を言うものとする。
更に大きな問題として、ブルーレイ(Blu Ray)のような特定の波長の光によって光が照射された部分の接着層106が劣化し半導体装置としての所望の動作品質が得られないという問題がある。
それらの問題を解決する方法として、受光素子形成領域上の接着層106及び支持体105をエッチング等の手段で除去し、受光素子上の支持体105に貫通孔を形成することが考えられる。そうすれば入射光はなんらの損失を受けることなく受光素子上に到達し、また接着層106がないためブルーレイの特定の波長の光に対しても所望の動作品質が確保できる。
この場合、支持体の貫通孔の側壁が半導体基板100の表面に垂直に近い状態で形成されていると、コリメートされない斜め入射の光線がその側壁で反射され、いわゆる迷光として受光素子等に入射しノイズ源となる。側壁が垂直方向から受光素子形成領域の反対側に若干でも傾いた場合には垂直方向に入射した光による反射光も重畳される。本発明は上述のような迷光となる反射光を低減させ、高性能の半導体装置を提供するものである。
本発明は上記課題に鑑みて為されたものであり、その主な特徴は以下の通りである。即ち本発明の半導体装置は、半導体基板と、前記半導体基板の表面に形成された受光素子と、前記半導体基板に接着層を介して貼り付けられ、前記受光素子の形成領域上に、その表面から裏面にかけて形成された貫通孔を有する支持体と、を備え、前記貫通孔の側壁に光に対する乱反射面が形成されたことを特徴とする。
また本発明の半導体装置は、半導体基板と、前記半導体基板に形成された受光素子と、前記半導体基板に接着層を介して貼り付けられ、前記受光素子形成領域上に、その表面から裏面にかけて形成された貫通孔を有する支持体と、前記支持体上を被覆する光吸収膜と、を備えることを特徴とする。
また本発明の半導体装置の製造方法は、受光素子が形成された半導体基板の表面上に接着層を介して支持体を貼り合わせる工程と、前記受光素子形成領域上の前記支持体の一部を選択的に除去し、その表面から裏面にかけて貫通する貫通孔を形成する工程と、前記貫通孔の側壁を光が乱反射するように処理する工程と、を備えることを特徴とする。
更に本発明の半導体装置の製造方法は、受光素子が形成された半導体基板の表面上に接着層を介して支持体を貼り合わせる工程と、前記受光素子形成領域上の前記支持体の一部を選択的に除去し、その表面から裏面にかけて貫通する貫通孔を形成する工程と、前記支持体上を光吸収膜で被覆する工程と、を備えることを特徴とする。
本発明によれば、受光素子形成領域上に、その表面から裏面にかけて貫通する貫通孔を形成した場合でも、その側壁からの反射光を低減または皆無にすることが可能となる。従って、いわゆる迷光による受光素子等で発生するノイズの低減等が図れる。併せて、受光素子上の接着層を取り除いているため、ブルーレイのような特定の波長の光を使用する場合でも、接着層の劣化に基づく半導体装置の動作品質の低下は生じない。
次に本発明の第1の実施形態について図1乃至図4に基づいて説明する。まず、図1に示すように、その表面に受光素子1(例えば、フォトダイオード、CCD赤外線センサー、CMOSセンサー等)が形成された半導体基板2を準備する。
次に、半導体基板2の表面に不図示の絶縁膜(例えば、熱酸化法やCVD法等によって形成されたシリコン酸化膜)を形成する。次に、当該絶縁膜上に配線3(例えば、アルミニウム層)を例えばスパッタリング法で形成する。
配線3は、受光素子1と電気的に接続され、受光素子1への電源供給を介在する。なお、前記配線3上を含む半導体基板2上には図示しないパッシベーション膜が形成されている。次に、半導体基板2の表面上に、エポキシ樹脂,ポリイミド(例えば感光性ポリイミド),レジスト,アクリル等の接着層4を介して支持体5を貼り合わせる。支持体5は、例えばガラスや石英,セラミック,シリコン、金属等から成る基板でもよいし、樹脂(例えばエポキシ樹脂,アクリル樹脂,ポリエステル樹脂)から成るものでもよい。その厚みは例えば400μm前後である。
次に、支持体5のうち、少なくとも素子形成領域(受光素子1や配線3が形成された領域)を含む領域に対してホトレジスト膜6をマスクとしてエッチングやレーザービーム照射,サンドブラスト等を行い、受光素子1上の支持体5を選択的に除去する。これにより、図2に示すように支持体5を表面から裏面にかけて貫通する貫通孔側壁13を有する貫通孔20が形成される。ここで支持体5の表面とは半導体基板2と直面している側をいうものとする。支持体5をシリコンとした場合には六フッ化硫黄(SF6)と八フッ化炭素(C4F8)等の混合ガスからなるプラズマ中でのドライエッチングにより貫通孔20を形成することが出来る。
また、本実施形態では、支持体5の選択的な除去に続いて下方の接着層4も除去している。このとき、接着層4を除去する方法としては、ドライエッチング法またはウェットエッチング法を用いると良い。この場合同時にホトレジスト膜6も併せて除去することが出来る。図3はホトレジスト膜6が除去された状態を示すが、このままでは支持体5に形成された貫通孔20の側壁である貫通孔側壁13に入射した光の反射光が受光素子1上に当たり、いわゆる迷光として受光素子1に対するノイズ源となる。
そこで図4に示す如く、支持体5の貫通孔側壁13からの反射光を分散させ、受光素子1の受ける迷光の量を低減させるため、支持体5の少なくとも貫通孔側壁13の部分を鏡面状態から凹凸の状態になるような処理を行い、乱反射面7を形成する。凹凸状態になれば貫通孔側壁13に入射した光は種々の方向に乱反射し、受光素子1の受ける迷光の量は減少し、受光素子1に対するノイズ源を減少させることが出来るからである。
支持体5の表面に凹凸を形成するためには、支持体5に貫通孔20を形成した後に、支持体5表面を凹凸になるような条件でドライエッチングする方法がある。例えば、支持体5がシリコンの場合には六フッ化硫黄(SF6)と酸素(O2)の混合ガスからなるプラズマによるドライエッチングにより、表面に小さな凹凸のある乱反射面7が形成され、入射してきた光を乱反射することが出来る。
また支持体5に貫通孔20が形成された後、接着層4がまだ半導体基板2上を被覆している状態で支持体5の貫通孔側壁13にサンドブラストすることによっても乱反射面7を形成することが出来る。接着層4が残っているためその下の半導体基板2はサンドブラストのダメージを受けることはない。係る乱反射面によっても入射した光は乱反射される。さらには、素焼き状に多数の細孔を有する素材をベースに採用し、貫通孔20を有する支持体5を形成しても良い。
次に第2の実施形態について図5に基づいて説明する。第1の実施形態と同様の構成及び製造工程については、同一符号を付してその説明は省略する。
まず、第1の実施形態の図3に示す半導体基板2に貫通孔20が形成された支持体5を接着層4で貼り合わせたものを準備する。次に図5に示す如く少なくとも貫通孔側壁13を被覆する光吸収膜8を形成する。光吸収膜8に入射した光は当該光吸収膜8で吸収され、反射されることがないため、受光素子1が反射光による迷光を受けることもなく、受光素子1に対するノイズ源は大幅に低減される。
光吸収膜8の形成は、例えば黒色顔料を含有する感光性樹脂等の有機膜をスプレーコートし、受光素子1上は所定のホトリソグラフィ技術で露出させる方法等がある。また異方性ドライエッチング等を行い側壁に有機物からなるデポ物を形成することも可能である。さらには、黒色顔料を含有する樹脂等で貫通孔20を有する支持体5を形成しても良い。
最後に第1の実施形態を示す図4及び第2の実施形態を示す図5に示された受光素子1を含む半導体基板2それぞれに対して貫通電極10、外部接続用の導電端子11を形成することにより、図6、図7に示されるようなCSP構造の半導体装置60,70が完成する。以下に、貫通電極10、導電端子11の形成方法について図6または図7に従い、簡単に説明する。まず半導体基板2に、当該半導体基板2の貫通孔20に面する側の反対側である裏面から、前記配線3の裏面に至るに貫通孔を所定の工程により形成する。次に前記貫通孔20内及び半導体基板2の裏面を被覆する酸化膜等からなる絶縁膜をCVD等により形成する。
その後、前記配線3の裏面に形成された絶縁膜を除去した後、所定の工程により、前記貫通孔に前記配線3の裏面に接続する貫通電極10を形成する。貫通電極10はバリア層としてのTi等、シード層としてのNi等、充填金属としてのCu等から構成される。最後に半導体基板2の裏面に露出した貫通電極10に対して電解メッキ等によりCu等からなる導電端子11を形成する。
なお、本発明は上記実施形態に限定されることは無く、その要旨を逸脱しない範囲で変更が可能であることは言うまでもない。以上の説明では、BGA(Ball Grid Array)型の半導体装置について説明したが、本発明はボール状の導電端子を有さないLGA(Land Grid Array)型やその他のCSP型半導体装置に適用することが出来る。
1 受光素子 2 半導体基板 3 配線 4 接着層 5 支持体
6 ホトレジスト膜 7 乱反射面 8 光吸収膜
10 貫通電極 11 導電端子 13 貫通孔側壁 20 貫通孔
100 半導体基板 101 半導体素子 102 配線
103 絶縁膜 104 パッシベーション膜 105 支持体
106 接着層 107 絶縁膜 108 第2配線 109 保護層
110 導電端子 60,70,120 半導体装置
6 ホトレジスト膜 7 乱反射面 8 光吸収膜
10 貫通電極 11 導電端子 13 貫通孔側壁 20 貫通孔
100 半導体基板 101 半導体素子 102 配線
103 絶縁膜 104 パッシベーション膜 105 支持体
106 接着層 107 絶縁膜 108 第2配線 109 保護層
110 導電端子 60,70,120 半導体装置
Claims (12)
- 半導体基板と、
前記半導体基板の表面に形成された受光素子と、
前記半導体基板に接着層を介して貼り付けられ、前記受光素子の形成領域上に、その表面から裏面にかけて形成された貫通孔を有する支持体と、を備え、
前記貫通孔の側壁に光に対する乱反射面が形成されたことを特徴とする半導体装置。 - 前記支持体がシリコンであることを特徴とする請求項1に記載の半導体装置。
- 前記受光素子がフォトダイオードであることを特徴とする請求項1乃至2のいずれかに記載の半導体装置。
- 半導体基板と、
前記半導体基板の表面に形成された受光素子と、
前記半導体基板に接着層を介して貼り付けられ、前記受光素子の形成領域上に、その表面から裏面にかけて形成された貫通孔を有する支持体と、
前記支持体上を被覆する光吸収膜と、を備えることを特徴とする半導体装置。 - 前記光吸収膜が有機膜であることを特徴とする請求項4に記載の半導体装置。
- 前記光吸収膜がドライエッチングのデポ物であることを特徴とする請求項4に記載の半導体装置。
- 前記支持体がシリコンであることを特徴とする請求項4乃至6のいずれかに記載の半導体装置。
- 前記受光素子がフォトダイオードであることを特徴とする請求項4乃至7のいずれかに記載の半導体装置。
- 受光素子が形成された半導体基板の表面上に接着層を介して支持体を貼り合わせる工程と、
前記受光素子の形成領域上の前記支持体の一部を選択的に除去し、その表面から裏面にかけて貫通する貫通孔を形成する工程と、
前記貫通孔の側壁を光が乱反射するように処理する工程と、を備えることを特徴とする半導体装置の製造方法。 - 前記貫通孔の側壁を光が乱反射するように処理する工程が支持体のライトエッチングにより構成されることを特徴とする請求項9に記載の半導体装置の製造方法。
- 前記貫通孔の側壁を光が乱反射するように処理する工程が支持体のサンドブラストにより構成されることを特徴とする請求項9に記載の半導体装置の製造方法。
- 受光素子が形成された半導体基板の表面上に接着層を介して支持体を貼り合わせる工程と、
前記受光素子の形成領域上の前記支持体の一部を選択的に除去し、その表面から裏面にかけて貫通する貫通孔を形成する工程と、
前記貫通孔の側壁を光吸収膜で被覆する工程と、を備えることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008116036A JP2009267151A (ja) | 2008-04-25 | 2008-04-25 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008116036A JP2009267151A (ja) | 2008-04-25 | 2008-04-25 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009267151A true JP2009267151A (ja) | 2009-11-12 |
Family
ID=41392612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008116036A Pending JP2009267151A (ja) | 2008-04-25 | 2008-04-25 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009267151A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017038040A (ja) * | 2015-08-10 | 2017-02-16 | 大日本印刷株式会社 | イメージセンサモジュール |
-
2008
- 2008-04-25 JP JP2008116036A patent/JP2009267151A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017038040A (ja) * | 2015-08-10 | 2017-02-16 | 大日本印刷株式会社 | イメージセンサモジュール |
US10681256B2 (en) | 2015-08-10 | 2020-06-09 | Dai Nippon Printing Co., Ltd. | Image sensor module including a light-transmissive interposer substrate having a through-hole |
US11153471B2 (en) | 2015-08-10 | 2021-10-19 | Dai Nippon Printing Co., Ltd. | Through-hole electrode substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8536671B2 (en) | Chip package | |
US7944015B2 (en) | Semiconductor device and method of manufacturing the same | |
US8890191B2 (en) | Chip package and method for forming the same | |
US9337097B2 (en) | Chip package and method for forming the same | |
US9034729B2 (en) | Semiconductor device and method of manufacturing the same | |
TWI578478B (zh) | 晶片封裝體及其形成方法 | |
JP2007165696A (ja) | 半導体装置及びその製造方法 | |
JP2010040672A (ja) | 半導体装置およびその製造方法 | |
JP2007189198A (ja) | 半導体装置 | |
US20130307147A1 (en) | Chip package and method for forming the same | |
JP2007096030A (ja) | 半導体装置及びその製造方法 | |
JP5101157B2 (ja) | 半導体装置の製造方法 | |
JP2008108764A (ja) | 半導体装置及びその製造方法 | |
JP2006228913A (ja) | 半導体装置及びその製造方法 | |
US8900913B2 (en) | Chip package and method for forming the same | |
JP5553642B2 (ja) | 半導体装置の製造方法及び薄型化基板の製造方法 | |
TWI455576B (zh) | 具有光感測器之攝像裝置及其製造方法 | |
WO2020003796A1 (ja) | 固体撮像装置、電子機器、および固体撮像装置の製造方法 | |
TWI501359B (zh) | 電子元件封裝體及其形成方法 | |
JP2009267151A (ja) | 半導体装置及びその製造方法 | |
JP2007134735A (ja) | 光素子及びその製造方法並びに電子機器 | |
JP2009267152A (ja) | 半導体装置及びその製造方法 | |
WO2017071427A1 (zh) | 影像传感芯片封装结构及封装方法 | |
JP2010129577A (ja) | 半導体装置 | |
KR100800949B1 (ko) | 반도체 장치 및 그 제조 방법 |