JP2009260151A - 金属ドープ層の形成方法、成膜装置及び記憶媒体 - Google Patents

金属ドープ層の形成方法、成膜装置及び記憶媒体 Download PDF

Info

Publication number
JP2009260151A
JP2009260151A JP2008109613A JP2008109613A JP2009260151A JP 2009260151 A JP2009260151 A JP 2009260151A JP 2008109613 A JP2008109613 A JP 2008109613A JP 2008109613 A JP2008109613 A JP 2008109613A JP 2009260151 A JP2009260151 A JP 2009260151A
Authority
JP
Japan
Prior art keywords
metal
forming
gas
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008109613A
Other languages
English (en)
Inventor
Kentaro Kadonaga
健太郎 門永
Yamato Tonegawa
大和 戸根川
Pao-Hwa Chou
保華 周
Kazuhide Hasebe
一秀 長谷部
Tetsuya Shibata
哲弥 柴田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2008109613A priority Critical patent/JP2009260151A/ja
Priority to US12/417,939 priority patent/US8034673B2/en
Priority to TW098112224A priority patent/TWI420597B/zh
Priority to KR1020090032026A priority patent/KR101242274B1/ko
Priority to CN2009101300943A priority patent/CN101562133B/zh
Publication of JP2009260151A publication Critical patent/JP2009260151A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/318—Inorganic layers composed of nitrides
    • H01L21/3185—Inorganic layers composed of nitrides of siliconnitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02142—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides
    • H01L21/02145—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing silicon and at least one metal element, e.g. metal silicate based insulators or metal silicon oxynitrides the material containing aluminium, e.g. AlSiOx
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31604—Deposition from a gas or vapour
    • H01L21/31608—Deposition of SiO2
    • H01L21/31612—Deposition of SiO2 on a silicon body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】金属ドープ層を形成するに際して、金属を低濃度の領域において制御性良くドープさせることができると共に、膜厚方向における金属の濃度分布を制御することが可能な金属ドープ層の形成方法を提供する。
【解決手段】真空排気が可能になされた処理容器４内で被処理体Ｗの表面に金属が含まれた金属ドープ層１００を形成する金属ドープ層の形成方法において、絶縁層原料ガスを用いて絶縁層を形成する絶縁層形成工程と、金属を含む金属層原料ガスを用いて金属層１０４を形成する金属層形成工程とを、金属層形成工程が少なくとも１回含まれるように交互に繰り返し行うようにする。これにより、金属を低濃度の領域において制御性良くドープさせる。
【選択図】図３

Description

本発明は、半導体ウエハ等の被処理体に金属ドープ層を形成する成膜方法、成膜装置及びこの成膜装置をコンピュータ制御するプログラムを記憶する記憶媒体に関する。
一般に、半導体集積回路を製造するためにはシリコン基板等よりなる半導体ウエハに対して、成膜処理、エッチング処理、酸化処理、拡散処理、改質処理、自然酸化膜の除去処理等の各種の処理が行なわれる。これらの処理を特許文献１等に開示されている縦型の、いわゆるバッチ式の熱処理装置にて行う場合には、まず、半導体ウエハを複数枚、例えば２５枚程度収容できるカセットから、半導体ウエハを縦型のウエハボートへ移載してこれに多段に支持させる。
このウエハボートは、例えばウエハサイズにもよるが３０〜１５０枚程度のウエハを載置できる。このウエハボートは、排気可能な処理容器内にその下方より搬入（ロード）された後、処理容器内が気密に維持される。そして、処理ガスの流量、プロセス圧力、プロセス温度等の各種のプロセス条件を制御しつつ所定の熱処理が施される。
ここで半導体集積回路の一種である不揮発性メモリ素子を例にとって説明すると、この不揮発性メモリ素子としては、フローティングゲートを有するフローティングゲート型メモリ素子や電荷トラップ層を有するＳＯＮＯＳ型メモリ素子等が知られている（特許文献２等）。そして、書き込み動作や消去動作が比較的良好であることから、電荷トラップ層を有するＳＯＮＯＳ型メモリ素子が注目されている。このＳＯＮＯＳ型メモリ素子は、例えばシリコン基板である半導体基板とポリシリコン等よりなるゲート電極との間に、シリコン酸化膜とシリコン窒化膜とよりなる電荷トラップ層と、シリコン酸化膜とを介在させた構造となっている。
そして、上記電荷トラップ層は、シリコン窒化膜（ＳｉＮ膜）中にアルミニウム等の金属をドープさせてなる金属ドープ層となっており、上述のように金属のドープを行うことによって、このメモリ素子の書き込み動作、消去動作、リテンション特性等を向上させるようになっている。
上記したような金属ドープ層の形成方法としては、例えばＳｉＮ膜を形成する成膜用の各ガスと上記金属が含まれたガスとを同時に処理容器内へ導入してＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により形成する方法や、上記成膜用の各ガスや金属が含まれたガスをそれぞれ交互に間欠的に繰り返し供給して原子レベル、或いは分子レベルの非常に薄い薄膜を複数層積層することにより形成する方法等が知られている（特許文献３、４）。このような成膜方法は、一般的にはＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒｅｄ Ｄｅｐｏｓｉｔｉｏｎ）と称されている。
特開平１１−１７２４３９号公報 特開２００６−２２９２３３号公報 特開平６−０４５２５６号公報 特開平１１−０８７３４１号公報
ところで、上述したような金属ドープ層において、膜中の金属の濃度及び膜厚方向の濃度分布は、この金属ドープ層の特性に非常に大きな影響を与える。しかしながら、上述したような従来の金属ドープ層の形成方法では、金属濃度が比較的高濃度になる傾向にあり、この金属濃度を比較的低濃度の領域で制御性良くコントロールすることが困難であった。このため、金属ドープ層の電気的特性を十分に向上させることができない、といった問題があった。特に、最近にあっては、半導体集積回路の更なる高集積化及び高微細化の要求が強くなっており、上記した問題点の解決が特に望まれている。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、金属ドープ層を形成するに際して、金属を低濃度の領域において制御性良くドープさせることができると共に、膜厚方向における金属の濃度分布を制御することが可能な金属ドープ層の形成方法、成膜装置及び記憶媒体を提供することにある。
請求項１に係る発明は、真空排気が可能になされた処理容器内で被処理体の表面に金属が含まれた金属ドープ層を形成する金属ドープ層の形成方法において、絶縁層原料ガスを用いて絶縁層を形成する絶縁層形成工程と、前記金属を含む金属層原料ガスを用いて金属層を形成する金属層形成工程とを、前記金属層形成工程が少なくとも１回含まれるように交互に繰り返し行うようにしたことを特徴とする金属ドープ層の形成方法である。
このように、金属ドープ層を形成するに際して、絶縁層原料ガスを用いて絶縁層を形成する絶縁層形成工程と、金属を含む金属層原料ガスを用いて金属層を形成する金属層形成工程とを、金属層形成工程が少なくとも１回含まれるように交互に繰り返し行うようにしたので、金属を低濃度の領域において制御性良くドープさせることができると共に、膜厚方向における金属の濃度分布を制御することができる。
この場合、例えば請求項２に記載したように、最初の工程と最後の工程は前記絶縁層形成工程である。
また例えば請求項３に記載したように、前記絶縁層形成工程では、前記絶縁層原料ガスを供給する絶縁層原料ガス供給ステップと、前記絶縁層原料ガスと反応する反応ガスを供給する反応ガス供給ステップとを交互に行う。
また例えば請求項４に記載したように、前記反応ガス供給ステップではプラズマが生成されている。
また例えば請求項５に記載したように、前記絶縁層形成工程では、前記絶縁層原料ガスと該絶縁層原料ガスと反応する反応ガスとを同時に供給する。
また例えば請求項６に記載したように、前記金属層形成工程では、前記金属層原料ガスを供給する金属層原料ガス供給ステップと、前記金属層原料ガスと反応する反応ガスを供給する反応ガス供給ステップとを交互に行う。
また例えば請求項７に記載したように、前記反応ガス供給ステップではプラズマが生成されている。
また例えば請求項８に記載したように、前記金属層形成工程では、前記金属層原料ガスを供給する金属層原料ガス供給ステップが行われて反応ガス供給ステップは行われない。
また例えば請求項９に記載したように、前記金属層形成工程では、用いる前記金属層原料ガスのガス種に応じてプロセス温度を調整する。
また例えば請求項１０に記載したように、前記絶縁層形成工程と前記金属層形成工程の間には、前記処理容器内に残留するガスを排除する層間パージガス工程が行われる。
また例えば請求項１１に記載したように、前記金属層形成工程の直後の層間パージ工程の長さを調整することにより直前の金属層形成工程で形成した金属層の厚さをコントロールする。
また例えば請求項１２に記載したように、前記金属層形成工程の直後に行われる前記絶縁層形成工程のプロセス温度を調整することにより直前の金属層形成工程で形成した金属層の厚さをコントロールする。
また例えば請求項１３に記載したように、前記絶縁層形成工程と前記金属層形成工程とは同一の処理容器内で連続的に行われる。
また例えば請求項１４に記載したように、前記絶縁層原料ガスは、ＤＣＳ（ジクロロシラン）、テトラエトキシシラン（ＴＥＯＳ）、テトラメチルシラン（ＴＭＳ）、ＨＣＤ（ヘキサクロロジシラン）、モノシラン［ＳｉＨ４ ］、ジシラン［Ｓｉ２ Ｈ６ ］、ＨＭＤＳ（ヘキサメチルジシラザン）、ＴＣＳ（トリクロロシラン）、ＤＳＡ（ジシリルアミン）、ＴＳＡ（トリシリルアミン）、ＢＴＢＡＳ（ビスターシャルブチルアミノシラン）、３ＤＭＡＳ（トリスジメチルアミノシラン）、４ＤＭＡＳ（テトラキスジメチルアミノシラン）、ＴＥＭＡＳｉＨ（トリスエチルメチルアミノシラン）、ＴＥＭＡＳｉ（テトラキスエチルメチルアミノシラン）、Ｓｉ（ＭＭＰ）４ （テトラキスメトキシメチルプロポキシシラン）よりなる群より選択される１以上のガスである。
また例えば請求項１５に記載したように、前記絶縁層は、シリコン窒化膜（ＳｉＮ）又はシリコン酸化膜（ＳｉＯ２ ）よりなる。
また例えば請求項１６に記載したように、前記金属層原料ガスは、ＴＭＡ（トリメチルアルミニウム）、Ｃｕ（ｈｆａｃ）ＴＭＶＳ（ヘキサフルオロアセチルアセトナト−トリメチルビニルシリル銅）、Ｃｕ（ＥＤＭＤＤ）２ 、ＴＢＴＤＥＴ（ターシャリーブチルイミド−トリ−ジエチルアミドタンタル）、ＰＥＴ（ペンタエトキシタンタル）、ＴｉＣｌ４ （四塩化チタン）、ＡｌＣｌ３ （塩化アルミニウム）、ＴＥＨ（テトラキスエトキシハフニウム）、Ｚｒ（ＯｔＢｔ）４ 、ＨＴＴＢ（ハフニウムテトラターシャリーブトキシド）、ＴＤＭＡＨ（テトラキスジメチルアミノハフニウム）、ＴＤＥＡＨ（テトラキスジエチルアミノハフニウム）、ＴＥＭＡＨ（テトラキスエチルメチルアミノハフニウム）、Ｈｆ（ＭＭＰ）４ （テトラキスメトキシメチルプロポキシハフニウム）、ＺＴＴＢ（ジルコニウムテトラターシャリーブトキシド）、ＴＤＭＡＺ（テトラキスジメチルアミノジルコニウム）、ＴＤＥＡＺ（テトラキスジエチルアミノジルコニウム）、ＴＥＭＡＺ（テトラキスエチルメチルアミノジルコニウム）、Ｚｒ（ＭＭＰ）４ （テトラキスメトキシメチルプロポキシジルコニウム）、ＴＥＡ（テトラエチルアルミニウム）、Ａｌ（ＭＭＰ）３ （トリスメトキシメチルプロポキシアルミニウム）よりなる群より選択される１以上のガスである。
また例えば請求項１７に記載したように、前記反応ガスは窒化ガスである。
また例えば請求項１８に記載したように、前記窒化ガスは、ＮＨ３ 又はＮ２ ガスである。
また例えば請求項１９に記載したように、前記反応ガスは、還元ガスである。
また例えば請求項２０に記載したように、前記還元ガスは、ＮＨ３ ガスである。
また例えば請求項２１に記載したように、前記反応ガスは酸化ガスである。
また例えば請求項２２に記載したように、前記酸化ガスは、Ｏ２ 、Ｏ３ 、Ｈ２ Ｏ、Ｈ２ Ｏ２ よりなる群から選択される１以上のガスである。
請求項２３に係る発明は、被処理体に対して所定の薄膜を形成するための成膜装置において、真空引き可能になされた処理容器と、前記処理容器内で前記被処理体を保持する保持手段と、前記被処理体を加熱する加熱手段と、前記処理容器内へ絶縁層原料ガスを供給する絶縁層原料ガス供給手段と、前記処理容器内へ金属層原料ガスを供給する金属層原料ガス供給手段と、前記処理容器内へ反応ガスを供給する反応ガス供給手段と、前記処理容器内へ不活性ガスを供給する不活性ガス供給手段と、前記反応ガスを活性化する活性化手段と、請求項１乃至２２のいずれか一項に記載の金属ドープ層の形成工程を実行するように装置全体を制御する制御手段と、を備えたことを特徴とする成膜装置である。
請求項２４に係る発明は、請求項２３に記載した成膜装置を用いて被処理体の表面に金属が含まれたドープ層を形成するに際して、請求項１乃至２２のいずれか一項に記載の金属ドープ層の形成方法を実行するように前記成膜装置を制御するコンピュータに読み取り可能なプログラムを記憶することを特徴とする記憶媒体である。
本発明に係る金属ドープ層の形成方法、成膜装置及び記憶媒体によれば、次のように優れた作用効果を発揮することができる。
金属ドープ層を形成するに際して、絶縁層原料ガスを用いて絶縁層を形成する絶縁層形成工程と、金属を含む金属層原料ガスを用いて金属層を形成する金属層形成工程とを、金属層形成工程が少なくとも１回含まれるように交互に繰り返し行うようにしたので、金属を低濃度の領域において制御性良くドープさせることができると共に、膜厚方向における金属の濃度分布を制御することができる。
以下に、本発明に係る金属ドープ層の形成方法、成膜装置及び記憶媒体の一実施形態を添付図面に基づいて詳述する。図１は本発明の係る成膜装置の一例を示す縦断面構成図、図２は成膜装置（加熱手段は省略）を示す横断面構成図である。
尚、ここでは絶縁層原料ガスとしてシラン系ガスであるジクロロシラン（ＤＣＳ）を用い、金属層原料ガスとして有機金属化合物であるＴＭＡ（トリメチルアルミニウム）を用い、反応ガスとして窒化ガスであるアンモニアガス（ＮＨ３ ）を用い、上記ＮＨ３ ガスをプラズマにより活性化して金属としてアルミニウムがドープされた金属ドープ層（ＳｉＡｌＮ膜）を形成する場合を例にとって説明する。ここで上記ＴＭＡには金属としてアルミニウムが含まれている。
図示するように、プラズマを形成することができるこの成膜装置２は、下端が開口された有天井の円筒体状の処理容器４を有している。この処理容器４の全体は、例えば石英により形成されており、この処理容器４内の天井には、石英製の天井板６が設けられて封止されている。また、この処理容器４の下端開口部には、フランジ部８が設けられている。尚、上記処理容器４の下端にステンレススチール製のマニホールドを設けるように構成した装置もある。
上記処理容器４の下端の開口部の下方からは、多数枚の被処理体としての半導体ウエハＷを複数段に載置した保持手段としての石英製のウエハボート１２が昇降可能に挿脱自在になされている。本実施形態の場合において、このウエハボート１２の支柱１２Ａには、例えば５０〜１００枚程度の直径が３００ｍｍのウエハＷを略等ピッチで多段に支持できるようになっている。
このウエハボート１２は、テーブル１６上に石英製の保温筒１４を介して載置されており、このテーブル１６は、処理容器４の下端開口部を開閉する例えばステンレススチール製の蓋部１８を貫通する回転軸２０上に支持される。
そして、この回転軸２０の貫通部には、例えば磁性流体シール２２が介設され、この回転軸２０を気密にシールしつつ回転可能に支持している。また、蓋部１８の周辺部と処理容器４の下端部との間には、例えばＯリング等よりなるシール部材２４が介設されており、処理容器４内のシール性を保持している。
上記した回転軸２０は、例えばボートエレベータ等の昇降機構（図示せず）に支持されたアーム２６の先端に取り付けられており、ウエハボート１２及び蓋部１８等を一体的に昇降して処理容器４内へ挿脱できるようになされている。尚、上記テーブル１６を上記蓋部１８側へ固定して設け、ウエハボート１２を回転させることなくウエハＷの処理を行うようにしてもよい。
この処理容器４の下部には、処理容器４内の方へプラズマ化される反応ガスとして、例えばアンモニア（ＮＨ３ ）ガスを供給する反応ガス供給手段２８と、絶縁層原料ガスとしてシラン系ガスである例えばＤＣＳ（ジクロロシラン）ガスを供給する絶縁層原料ガス供給手段３０と、金属層原料ガスとして例えばＴＭＡガスを供給する金属層原料ガス供給手段３２と、パージガスとして不活性ガス、例えばＮ２ ガスを供給するパージガス供給手段３４とが設けられる。
具体的には、上記反応ガス供給手段２８は、上記処理容器４の下部側壁を内側へ貫通して上方向へ屈曲されて延びる石英管よりなるガス分散ノズル３８を有している。このガス分散ノズル３８には、その長さ方向に沿って複数（多数）のガス噴射孔３８Ａが所定の間隔を隔てて形成されており、各ガス噴射孔３８Ａから水平方向に向けて略均一にアンモニアガスを噴射できるようになっている。
また同様に上記絶縁層原料ガス供給手段３０も、上記処理容器４の下部側壁を内側へ貫通して上方向へ屈曲されて延びる石英管よりなるガス分散ノズル４０を有している。このガス分散ノズル４０には、その長さ方向に沿って複数（多数）のガス噴射孔４０Ａが所定の間隔を隔てて形成されており、各ガス噴射孔４０Ａから水平方向に向けて略均一に絶縁層原料ガスであるＤＣＳガスを噴射できるようになっている。また同様に金属層原料ガス供給手段３２も、上記処理容器４の下部側壁を内側へ貫通して上方向へ屈曲されて延びる石英管よりなるガス分散ノズル４２を有している。
このガス分散ノズル４２には、上記シラン系ガスのガス分散ノズル４０と同様にその長さ方向に沿って複数（多数）のガス噴射孔４２Ａ（図２参照）が所定の間隔を隔てて形成されており、各ガス噴射孔４２Ａから水平方向に向けて略均一に金属層原料ガスであるＴＭＡガスを噴射できるようになっている。
また同様にパージガス供給手段３４も、上記処理容器４の下部側壁を内側へ貫通して上方向へ屈曲されて延びる石英管よりなるガス分散ノズル４４を有している。このガス分散ノズル４４には、上記シラン系ガスのガス分散ノズル４４と同様にその長さ方向に沿って複数（多数）のガス噴射孔４４Ａ（図２参照）が所定の間隔を隔てて形成されており、各ガス噴射孔４４Ａから水平方向に向けて略均一にパージガスとしてＮ２ ガスを噴射できるようになっている。尚、ここでは構造の理解を容易にするために各ノズル３８、４０、４２、４４は処理容器４の下部側壁を貫通させて設けたが実際にはフランジ部８から挿入されている。
上記各ノズル３８、４０、４２、４４には、それぞれのガス通路４８、５０、５２、５４が接続されている。そして、各ガス通路４８、５０、５２、５４には、それぞれ開閉弁４８Ａ、５０Ａ、５２Ａ、５４Ａ及びマスフローコントローラのような流量制御器４８Ｂ、５０Ｂ、５２Ｂ、５４Ｂが介設されており、ＮＨ３ ガス、ＤＣＳガス、ＴＭＡガス、Ｎ２ ガスをそれぞれ流量制御しつつ供給できるようになっている。
一方、上記処理容器４の側壁の一部には、その高さ方向に沿ってプラズマを発生させて反応ガスを活性化させる活性化手段６６が形成されると共に、この活性化手段６６に対向する処理容器４の反対側には、この内部雰囲気を真空排気するために処理容器４の側壁を、例えば上下方向へ削り取ることによって形成した細長い排気口６８が設けられている。
具体的には、上記活性化手段６６は、上記処理容器４の側壁を上下方向に沿って所定の幅で削りとることによって上下に細長い開口７０を形成し、この開口７０をその外側より覆うようにして断面凹部状になされた上下に細長い例えば石英製のプラズマ区画壁７２を容器外壁に気密に溶接接合することにより形成されている。これにより、この処理容器４の側壁の一部を凹部状に外側へ窪ませることにより一側が処理容器４内へ開口されて連通された活性化手段６６が一体的に形成されることになる。
すなわちプラズマ区画壁７２の内部空間は、上記処理容器４内に一体的に連通された状態となっている。上記開口７０は、ウエハボート１２に保持されている全てのウエハＷを高さ方向においてカバーできるように上下方向に十分に長く形成されている。尚、開口７０の部分に多数のスリットを形成したスリット板を設けるようにしてもよい。
そして、上記プラズマ区画壁７２の両側壁の外側面には、その長さ方向（上下方向）に沿って互いに対向するようにして細長い一対のプラズマ電極７４が設けられると共に、このプラズマ電極７４にはプラズマ発生用の高周波電源７６が給電ライン７８を介して接続されており、上記プラズマ電極７４に例えば１３．５６ＭＨｚの高周波電圧を印加することによりプラズマを発生し得るようになっている。尚、この高周波電圧の周波数は１３．５６ＭＨｚに限定されず、他の周波数、例えば４００ｋＨｚ等を用いてもよい。
そして、上記処理容器４内を上方向に延びていく反応ガス用のガス分散ノズル３８は途中で処理容器４の半径方向外方へ屈曲されて、上記プラズマ区画壁７２内の一番奥（処理容器４の中心より一番離れた部分）に位置され、この一番奥の部分に沿って上方に向けて起立させて設けられている。従って、高周波電源７６がオンされている時に上記ガス分散ノズル３８のガス噴射孔３８Ａから噴射されたＮＨ３ ガスはここで活性化されて処理容器４の中心に向けて拡散しつつ流れるようになっている。
そして上記プラズマ区画壁７２の外側には、これを覆うようにして例えば石英よりなる絶縁保護カバー８０が取り付けられている。また、この絶縁保護カバー８０の内側部分には、図示しない冷媒通路が設けられており、冷却された窒素ガスや冷却水を流すことにより上記プラズマ電極７４を冷却し得るようになっている。
そして上記プラズマ区画壁７２の開口７０の外側近傍、すなわち開口７０の外側（処理容器４内）には、上記絶縁層原料ガス用のガス分散ノズル４０と金属層原料ガス用のガス分散ノズル４２とパージガス用のガス分散ノズル４４とがそれぞれ起立させて設けられており、各ノズル４０、４２、４４に設けた各ガス噴射孔４０Ａ、４２Ａ、４４Ａより処理容器４の中心方向に向けてＤＣＳガスとＴＭＡガスとＮ２ ガスとをそれぞれ噴射し得るようになっている。
一方、上記開口７０に対向させて設けた排気口６８には、これを覆うようにして石英よりなる断面コ字状に成形された排気口カバー部材８２が溶接により取り付けられている。この排気口カバー部材８２は、上記処理容器４の側壁に沿って下方に延びており、処理容器４の下方のガス出口８４より圧力調整弁８６や真空ポンプ８８を有する真空排気系９０により真空引きされる。
そして、この処理容器４の外周を囲むようにしてこの処理容器４及びこの内部のウエハＷを加熱する筒体状の加熱手段９２が設けられている。また、この成膜装置２の全体は、例えばコンピュータ等よりなる制御手段９２により制御され、具体的には各ガスの供給の開始及び停止、各ガス流量の指示、プロセス圧力やプロセス温度の指示、高周波電源７６のオン・オフ等が制御される。この制御手段９２は、上記制御を行うためのコンピュータに読み取り可能なプログラムを記憶する記憶媒体９４を有している。この記憶媒体９４は、フレキシブルディスク、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）、ＣＤ−ＲＯＭ、ハードディスク、フラッシュメモリ或いはＤＶＤ等よりなる。
次に、以上のように構成された成膜装置２を用いて行なわれる本発明の金属ドープ層の成膜方法について図３乃至図６も参照して説明する。図３は本発明方法のフローチャートを示す図、図４は本発明方法の１サイクル程度の各工程と温度との関係の一例を示すグラフ、図５は本発明の成膜方法で形成される金属ドープ層の模式図の一例を示す拡大断面図、図６は本発明方法の各工程における各ガスの供給と高周波電力（ＲＦ）の供給のタイミングを示すタイミングチャートである。
まず、本発明方法は、金属が内部に含まれた金属ドープ層を形成するに際して、絶縁層原料ガスを用いて絶縁層を形成する絶縁層形成工程と、上記金属を含む金属層原料ガスを用いて金属層を形成する金属層形成工程とを、上記金属層形成工程が少なくとも１回含まれるように交互に繰り返し行うようにしており、ここでは上記絶縁層としてシリコン窒化膜を形成し、上記金属層としてはアルミニウム層を形成する場合を例にとって説明する。
まず、常温の多数枚、例えば５０〜１００枚の３００ｍｍサイズのウエハＷが載置された状態のウエハボート１２を予め所定の温度になされた処理容器４内にその下方より上昇させてロードし、蓋部１８で処理容器４の下端開口部を閉じることにより容器内を密閉する。
そして処理容器４内を真空引きして所定のプロセス圧力に維持すると共に、加熱手段９２への供給電力を増大させることにより、ウエハ温度を上昇させてプロセス温度を維持する。上記反応ガス（ＮＨ３ ）を反応ガス供給手段２８から供給し、上記絶縁層原料ガス（ＤＣＳ）を絶縁層原料ガス供給手段３０から供給し、金属層原料ガス（ＴＭＡ）を金属層原料ガス供給手段３２から供給し、そして、パージガス（ＮＨ３ ）をパージガス供給手段３４から供給する。
これにより、回転しているウエハボート１２に支持されているウエハＷの表面に金属ドープ層を形成する。具体的には、ＮＨ３ ガスはガス分散ノズル３８の各ガス噴射孔３８Ａから水平方向へ噴射され、また、ＤＣＳガスはガス分散ノズル４０の各ガス噴射孔４０Ａから水平方向へ噴射され、またＴＭＡはガス分散ノズル４２の各ガス噴射孔４２Ａから水平方向へ噴射され、またＮ２ ガスはガス分散ノズル４４の各ガス噴射孔４４Ａから水平方向へ噴射される。そして、処理容器４内の真空排気は成膜処理中は常時、連続的に行われている。
次に、具体的に本発明方法の金属ドープ層の形成方法について説明する。本発明では、図３に示すように、絶縁層原料ガスを用いて絶縁層を形成する絶縁層形成工程と、上記金属を含む金属層原料ガスを用いて金属層を形成する金属層形成工程とを、上記金属層形成工程が少なくとも１回含まれるように交互にこの順序で順次繰り返し行うようにしている。
上記絶縁層形成工程ではＤＣＳガスとＮＨ３ ガスとが使用され、上記金属層形成工程ではＴＭＡガスとＮＨ３ ガスとが使用される。各絶縁層形成工程と金属層形成工程との間には、処理容器４内にパージガスを供給して残留するガスを排除するための層間パージ工程を行う。そして、この成膜処理の最初の工程と最後の工程とは絶縁層形成工程が行われるようにする。ここで隣り合う同じガス種の供給工程同士間が１サイクルとなる。
図３では各ステップ間に層間パージ工程を挟んでステップＳ１からステップＳｎ（ｎは３以上の正の整数）までｎステップ行っている場合を示している。尚、上記ｎは３以上であり、従って、金属膜は少なくとも１層設けるようにする。
また、図４にも示すように、金属層形成工程で使用する金属層原料ガスによっては、そのガス種に対応させて最適なプロセス温度になるようにプロセス温度を昇降温させる。この昇降温の操作は、対応する金属層形成工程の前後に位置する層間パージ工程の時に行う。
この層間パージ工程の長さは、処理容器４の容量にもよるが、例えば０．５〜２．０時間程度である。ここで図３中の各絶縁層形成工程Ｓ１、Ｓ３…や各金属層形成工程Ｓ２、Ｓ４…の各長さはそれぞれ個別に任意に設定することができ、各長さを適宜選択することにより、金属ドープ層中の金属濃度及び膜厚方向における金属の濃度分布を制御することができる。
ここで上記成膜方法によって形成される金属ドープ層の一例を図５を参照して説明する。図５において、図５（Ａ）は図３中におけるｎ＝３の場合を示し、図５（Ｂ）はｎ＝７の場合を示す。すなわち、図５（Ａ）に示す場合には、半導体ウエハＷの表面に形成されている金属ドープ層１００は、図３中のステップＳ１の絶縁層形成工程で形成したＳｉＮよりなる第１の絶縁層１０２と、この上にステップＳ２の金属層形成工程で形成したＡｌよりなる第１の金属層１０４と、この上にステップＳ３の絶縁層形成工程で形成したＳｉＮよりなる第２の絶縁層１０６とにより構成されている。
この場合、第１の金属層１０４の厚さは非常に薄くし、この上下の両側の絶縁層１０２、１０６の厚さをかなり厚くして金属ドープ層１００の膜厚方向の中央部における金属濃度が高くなるように設定している。尚、図示例では、各層を明確に分離して記載しているが、実際には、成膜中の温度や後工程における加熱処理によって金属層１０４中の金属、すなわちアルミニウムは上下の絶縁層１０２、１０６に向けて熱拡散してドープされており、全体として金属ドープ層１００が形成されることになる。
図５（Ｂ）に示す場合には、この金属ドープ層１１０は、図３中のステップＳ１の絶縁層形成工程で形成したＳｉＮよりなる第１の絶縁層１１２と、この上にステップＳ２の金属層形成工程で形成したＡｌよりなる第１の金属層１１４と、この上にステップＳ３の絶縁層形成工程で形成したＳｉＮよりなる第２の絶縁層１１６と、この上にステップＳ４の金属層形成工程で形成したＡｌよりなる第２の金属層１１８と、この上にステップＳ５の絶縁層形成工程で形成したＳｉＮよりなる第３の絶縁層１２０と、この上にステップＳ６の金属層形成工程で形成したＡｌよりなる第３の金属層１２２と、この上にステップＳ７の絶縁層形成工程で形成したＳｉＮよりなる第４の絶縁層１２４とにより構成されている。この場合は、図５（Ａ）の場合とは異なって、金属ドープ層１１０の膜厚方向において金属濃度が略均等になるように設定している。
図５（Ｂ）に示す場合にも、図示例では、各層を明確に分離して記載しているが、実際には、成膜中の温度や後工程における加熱処理によって金属層１０４中の金属、すなわちアルミニウムは上下の各絶縁層１１２、１１６、１２０、１２４に向けて熱拡散してドープされており、全体として金属ドープ層１１０が形成されることになる。
尚、前述したように、図５は金属ドープ層の一例を示しただけであり、各絶縁層や金属層の積層数はここに示した数に限定されないのは勿論である。また、図５においては、発明の理解を容易にするために、ウエハＷの上面に他の直接的に上記各層を形成した場合を示しているが、実際には、両者間に各種の他の薄膜が介在されている。
次に、上記各絶縁層及び金属層の形成方法について、図６も参照して説明する。図６（Ａ）は、絶縁層を形成するための絶縁層形成工程の一例を示すタイミングチャートであり、図６（Ｂ）は金属層を形成するための金属層形成工程の一例を示すタイミングチャートである。
まず、図６（Ａ）に示す絶縁層形成工程では、絶縁層原料ガスであるＤＣＳガスと反応ガスであるＮＨ３ ガスとを用い、これらの各ガスを連続的に供給するのではなく、両ガスを互いに交互に異なるタイミングで間欠的にパルス状に供給する。そして、両ガスの供給ステップの間には間欠期間を挟み込んでおり、この間欠期間で処理容器４内に残留するガスを排出するようになっている。この間欠期間では、パージガスを供給して残留ガスの排出を促進させるようにしてもよいし、パージガスを供給しなくてもよい。
また上記反応ガスを供給する時に、これに同期させて活性化手段６６の高周波電源７６（図１参照）をオンしてプラズマ電極７４に高周波電力（ＲＦ）を印加し、プラズマ区画壁７２で区画された空間にプラズマを生成し、反応ガスであるＮＨ３ ガスを活性化させる。これにより、ＮＨ３ ガスが活性化され、窒化が促進されることになる。そして、図６（Ａ）中において、隣り合う同じガス種の供給パルス間が薄膜形成用の１サイクルとなる。
この成膜方法では、ＤＣＳガスを供給すると、このＤＣＳガスがウエハ表面に吸着する。次にパージステップで処理容器４内の残留ガスを排除した後に、ＮＨ３ ガスを供給し、これと同時にプラズマを生成して上記ＮＨ３ ガスを活性化する。そして、この活性化されたＮＨ３ ガスが、先にウエハ表面に吸着していたＤＣＳガスと反応（窒化）して、ここに厚さが原子レベル、或いは分子レベルの一層の薄いシリコン窒化膜が形成されることになる。このシリコン窒化膜は１Å程度の厚さであり、薄膜形成用の１サイクルで１Å程度の薄膜を形成できることになる。
従って、この薄膜形成用のサイクル数を調整することにより所望する厚さのシリコン窒化層、すなわち絶縁層を形成することができる。この成膜方法で図５中の各絶縁層１０２、１０６、１１２、１１６、１２０、１２４が形成されることになる。ここでＤＣＳガスの供給ステップの期間Ｔ１は３〜６０ｓｅｃ程度、ＮＨ３ ガスの供給ステップの期間Ｔ２は１０〜１２０ｓｅｃ程度、パージステップの期間Ｔ３は１０〜６０ｓｅｃ程度である。
次に、図６（Ｂ）に示す金属層形成工程では、金属層原料ガスであるＴＭＡガスと反応ガスであるＮＨ３ ガスとを用い、図６（Ａ）に示した場合と同様にこれらの各ガスを連続的に供給するのではなく、両ガスを互いに交互に異なるタイミングで間欠的にパルス状に供給する。そして、両ガスの供給ステップの間には間欠期間を挟み込んでおり、この間欠期間で処理容器４内に残留するガスを排出するようになっている。この間欠期間では、パージガスを供給して残留ガスの排出を促進させるようにしてもよいし、パージガスを供給しなくてもよい。
また上記反応ガスを供給する時に、これに同期させて活性化手段６６の高周波電源７６（図１参照）をオンしてプラズマ電極７４に高周波電力（ＲＦ）を印加し、プラズマ区画壁７２で区画された空間にプラズマを生成し、反応ガスであるＮＨ３ ガスを活性化させる。これにより、ＮＨ３ ガスが活性化され、窒化が促進されることになる。そして、図６（Ｂ）中において、隣り合う同じガス種の供給パルス間が薄膜形成用の１サイクルとなる。
この成膜方法では、ＴＭＡガスを供給すると、このＴＭＡガスがウエハ表面に吸着する。次にパージステップで処理容器４内の残留ガスを排除した後に、ＮＨ３ ガスを供給し、これと同時にプラズマを生成して上記ＮＨ３ ガスを活性化する。そして、この活性化されたＮＨ３ ガスが、先にウエハ表面に吸着していたＴＭＡガスと反応（窒化）して、ここに厚さが原子レベル、或いは分子レベルの一層の薄いアルミニウム膜（金属膜）が形成されることになる。このシリコン窒化膜は１Å程度の厚さであり、薄膜形成用の１サイクルで１Å程度の薄膜を形成できることになる。
従って、この薄膜形成用のサイクル数を調整することにより所望する厚さのアルミニウム層、すなわち金属層を形成することができる。この成膜方法で図５中の各金属層１０４、１１４、１１８、１２２が形成されることになる。ここでＴＭＡガスの供給ステップの期間Ｔ４は３〜６０ｓｅｃ程度、ＮＨ３ ガスの供給ステップの期間Ｔ５は１０〜１２０ｓｅｃ程度、パージステップの期間Ｔ６は１０〜６０ｓｅｃ程度である。
ここで図６に示すタイミングチャートにおいて、起点と終点はＤＣＳガス、或いはＴＭＡガスの供給ステップ、ＮＨ３ ガスの供給ステップ、パージステップの内のどのステップでもよい。
また、上記各工程のプロセス条件の一例について説明すると、絶縁層形成工程の圧力は７０〜８６０Ｐａの範囲内、この時のプロセス温度は４００〜６００℃、好ましくは４５０〜５５０℃の範囲内、金属層形成工程の圧力は４〜２００Ｐａの範囲内、この時のプロセス温度は１５０〜３００℃、好ましくは２００〜２５０℃の範囲内（図４参照）である。
また図５（Ａ）中において、第１の絶縁層１０２の厚さは３９Å程度、第１の金属層１０４の厚さは１〜３Å程度、第２の絶縁層１０６の厚さは４０Å程度である。また図５（Ｂ）中において、第１と第４の絶縁層１１２、１１４の厚さは共に２〜５Å程度、第２と第３の絶縁層１１６、１２０の厚さは共に１〜３Å程度、第１、第２、第３の金属層１１４、１１８、１２２の厚さは共に１〜３Å程度である。
このように、本発明方法によれば、金属ドープ層１００を形成するに際して、絶縁層原料ガスを用いて絶縁層を形成する絶縁層形成工程と、金属として例えばアルミニウムを含む金属層原料ガスを用いて金属層１０４を形成する金属層形成工程とを、金属層形成工程が少なくとも１回含まれるように交互に繰り返し行うようにしたので、金属を低濃度の領域において制御性良くドープさせることができると共に、膜厚方向における金属の濃度分布を制御することができる。
特に、絶縁層の全体の厚さに対して、金属層の全体の厚さを小さくすれば、金属ドープ層中における金属の濃度を非常に小さくすることができる。上記したような金属ドープ層は、前述したようにメモリ素子の電荷トラップ層等として用いられることになる。
＜金属濃度の分布の評価＞
ここで本発明方法を用いて実際に金属ドープ層を形成して、金属濃度を測定したので、その評価結果について説明する。図７は金属ドープ層中のアルミニウム金属の濃度の分布を示すグラフであり、図７（Ａ）は図５（Ａ）に示す金属ドープ層１００に対応し、図７（Ｂ）は図５（Ｂ）に示す金属ドープ層１１０に対応する。ここでは絶縁層原料ガスとしてＤＣＳを用い、金属層原料ガスとしてＴＭＡを用い、反応ガスとしてＮＨ３ ガスを用いた。また金属ドープ層中のＡｌはＳＩＭＳ（二次イオン質量分析法）を用いて測定した。
またプロセス条件としては、図７（Ａ）に示す場合は、第１及び第２の絶縁層１０２、１０６を形成するために図６（Ａ）においてそれぞれ４０サイクル行い、第１の金属層１０４を形成するために図６（Ｂ）において６サイクル行った。また図７（Ｂ）に示す場合は、第１及び第４の絶縁層１１２、１２４を形成するために図６（Ａ）においてそれぞれ３サイクル行い、第２及び第３の絶縁層１１６、１２０を形成するために図６（Ａ）においてそれぞれ６サイクル行い、更に第１、第２及び第３金属層１１４、１１８、１２０を形成するために図６（Ｂ）においてそれぞれ１サイクル行った。図７（Ａ）に示すように、金属ドープ層に金属層を１層だけ設けた場合には、Ａｌ濃度の鋭いピークが膜厚方向の中央部で存在していることが理解できる。
これに対して、図７（Ｂ）に示すように、金属ドープ層に金属層を３層分散させて設けた場合には、Ａｌ濃度は膜厚方向に略均一に拡散、或いは分散して存在していることが理解できる。このように、形成する金属層の数を調整することにより、金属ドープ層の厚さ方向における金属濃度を調整できることが判る。また、各金属層の厚さ自体を増減すれば、金属濃度自体の大小を任意にコントロールすることができる、ということも理解することができる。
＜金属濃度の絶縁層形成時の温度依存性＞
次に、金属ドープ層中の金属濃度の制御性について検討したので、その検討結果について説明する。実際の成膜装置では、上記した金属層原料ガスを少量で安定供給するのはかなり困難であり、より低濃度の金属ドープ量が要求される場合、これに対応するのは非常に難しい。
そこで、ここでは一旦形成した金属層の一部を昇華、或いは揮発させることによって実質的に低濃度の金属ドープ量を実現している。すなわち、図４に示すようなフローチャートにおいて、金属層形成工程Ｓ４で金属層を形成した後、層間パージ工程を経た直後に行う絶縁層形成工程（Ｓ５）におけるプロセス温度を制御することにより上記金属層の厚さの調整を行う。図８はこのような金属濃度の絶縁層形成時の温度依存性を示すグラフである。
ここでは図４中において金属層形成工程で前述したようなプロセス条件で金属層を形成して、層間パージ工程を行った直後の絶縁層形成工程のプロセス温度ｔ１が４５０℃の場合と５５０℃の場合について行い、全体の層数は図５（Ａ）に示すような３層構造とした。尚、金属層形成工程のプロセス温度は２５０℃であり、また、層間パージ工程の長さＴＰは１時間である。
図８においてＡｌ金属濃度は、金属ドープ層の全体の厚さを７０Åに設定した時の濃度に換算している。図８に示すように、金属層形成工程において実際に形成された厚さの金属層に対応する理論値は０．８５９［ａｔｏｍ％］である。これに対して、直後の絶縁層形成工程におけるプロセス温度ｔ１を４５０℃に設定した場合には、金属濃度は０．３２３［ａｔｏｍ％］へと減少し、プロセス温度ｔ１を５５０℃に設定した場合には、金属濃度は０．１３９［ａｔｏｍ％］へと更に減少した。
すなわち、金属層形成工程の直後に行われる絶縁層形成工程におけるプロセス温度を許容範囲内で調整することにより、直前に形成された金属層の昇華量、或いは揮発量を調整して金属濃度を更に低濃度領域でコントロールすることができる、ということを理解することができる。
尚、この場合、上記層間パージ工程ＴＰの長さを増減することによっても、直前に形成された金属層の昇華量、或いは揮発量を制御して、金属濃度を更に低濃度領域でコントロールすることができる。また、以上の実施形態では、図６（Ａ）及び図６（Ｂ）に示すように絶縁層や金属層を形成する場合には、反応ガスであるＮＨ３ ガスを供給するステップでは必ずＲＦをオンにしてプラズマを生成し、反応ガスを活性化するようにしたが、これに限定されず、絶縁層の形成時と金属層の形成時の内の少なくともいずれか一方においてプラズマを生成しないようにしてもよい。
図６（Ｂ）に示すように金属層を形成する場合には、必ず反応ガス（ＮＨ３ ）を流すようにしたが、これに限定されず、ＴＭＡガスのみを流して反応ガスを供給せず、且つプラズマも生成しないようにしてもよい。この場合には、金属層原料ガスとして有機官能基やアミド基を持つ有機金属化合物を用いると、特性に悪影響を及ぼす炭素成分や水素成分等が金属層中に取り込まれる恐れがある。しかしながら、この金属層形成工程の直後に行われる絶縁層形成工程でプラズマが生成されるので（図６（Ａ）参照）、このプラズマにより上記金属層中の炭素成分や水素成分がある程度取り除かれることになり、この結果、特性に悪影響を与えることがほとんどない。
また、以上の実施形態では、図６に示すように、絶縁層を形成する場合及び金属層を形成する場合に、交互供給法を用いて薄膜を形成するようにしたが、これに限定されず、ＤＣＳガスとＮＨ３ ガスとを同時に供給して熱ＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法により、プラズマなしで絶縁層を形成するようにしてもよいし、また、ＴＭＡガスとＮＨ３ ガスとを同時に供給して熱ＣＶＤ法により、プラズマなしで金属層を形成するようにしてもよい。
また以上の実施形態では、絶縁層としてシリコン窒化膜（ＳｉＮ）を形成する場合について説明したが、これに限定されず、反応ガスとして酸化ガスを用いてシリコン酸化膜（ＳｉＯ２ ）を形成するようにしてもよい。
また、以上の実施形態では絶縁層原料ガスとしてＤＣＳガスを用いたが、これに限定されず、絶縁層原料ガスとしては、ＤＣＳ（ジクロロシラン）、テトラエトキシシラン（ＴＥＯＳ）、テトラメチルシラン（ＴＭＳ）、ＨＣＤ（ヘキサクロロジシラン）、モノシラン［ＳｉＨ４ ］、ジシラン［Ｓｉ２ Ｈ６ ］、ＨＭＤＳ（ヘキサメチルジシラザン）、ＴＣＳ（トリクロロシラン）、ＤＳＡ（ジシリルアミン）、ＴＳＡ（トリシリルアミン）、ＢＴＢＡＳ（ビスターシャルブチルアミノシラン）、３ＤＭＡＳ（トリスジメチルアミノシラン）、４ＤＭＡＳ（テトラキスジメチルアミノシラン）、ＴＥＭＡＳｉＨ（トリスエチルメチルアミノシラン）、ＴＥＭＡＳｉ（テトラキスエチルメチルアミノシラン）、Ｓｉ（ＭＭＰ）４ （テトラキスメトキシメチルプロポキシシラン）よりなる群より選択される１以上のガスを用いることができる。
また以上の実施形態では、金属層原料ガスとしてＴＭＡを用いたが、これに限定されず、金属層原料ガスとしては、ＴＭＡ（トリメチルアルミニウム）、Ｃｕ（ｈｆａｃ）ＴＭＶＳ（ヘキサフルオロアセチルアセトナト−トリメチルビニルシリル銅）、Ｃｕ（ＥＤＭＤＤ）２ 、ＴＢＴＤＥＴ（ターシャリーブチルイミド−トリ−ジエチルアミドタンタル）、ＰＥＴ（ペンタエトキシタンタル）、ＴｉＣｌ４ （四塩化チタン）、ＡｌＣｌ３ （塩化アルミニウム）、ＴＥＨ（テトラキスエトキシハフニウム）、Ｚｒ（ＯｔＢｔ）４ 、ＨＴＴＢ（ハフニウムテトラターシャリーブトキシド）、ＴＤＭＡＨ（テトラキスジメチルアミノハフニウム）、ＴＤＥＡＨ（テトラキスジエチルアミノハフニウム）、ＴＥＭＡＨ（テトラキスエチルメチルアミノハフニウム）、Ｈｆ（ＭＭＰ）４ （テトラキスメトキシメチルプロポキシハフニウム）、ＺＴＴＢ（ジルコニウムテトラターシャリーブトキシド）、ＴＤＭＡＺ（テトラキスジメチルアミノジルコニウム）、ＴＤＥＡＺ（テトラキスジエチルアミノジルコニウム）、ＴＥＭＡＺ（テトラキスエチルメチルアミノジルコニウム）、Ｚｒ（ＭＭＰ）４ （テトラキスメトキシメチルプロポキシジルコニウム）、ＴＥＡ（テトラエチルアルミニウム）、Ａｌ（ＭＭＰ）３ （トリスメトキシメチルプロポキシアルミニウム）よりなる群より選択される１以上のガスを用いることができる。
また、上記実施形態では、窒化ガスとしてＮＨ３ を用いたが、これに限定されず、窒化ガスとしては、ＮＨ３ 又はＮ２ ガスを用いることができる。
更に、シリコン酸化膜を形成する酸化ガスは、Ｏ２ 、Ｏ３ 、Ｈ２ Ｏ、Ｈ２ Ｏ２ よりなる群から選択される１以上のガスを用いることができる。また上記実施形態ではパージガスとしてＮ２ ガスを用いたが、これに限定されず、Ｈｅ、Ａｒ等の希ガスを用いてもよい。
また、ここでの成膜装置は、一度に複数枚のウエハを処理することができる、いわゆるパッチ式の成膜装置を例にとって説明したが、これに限定されず、ウエハを１枚ずつ処理する、いわゆる枚葉式の成膜装置にも本発明を適用することができる。
また、ここでは被処理体として半導体ウエハを例にとって説明したが、これに限定されず、ガラス基板、ＬＣＤ基板、セラミック基板等にも本発明を適用することができる。
本発明の係る成膜装置の一例を示す縦断面構成図である。 成膜装置（加熱手段は省略）を示す横断面構成図である。 本発明方法のフローチャートを示す図である。 本発明方法の１サイクル程度の各工程と温度との関係の一例を示すグラフである。 本発明の成膜方法で形成される金属ドープ層の模式図の一例を示す拡大断面図である。 本発明方法の各工程における各ガスの供給と高周波電力（ＲＦ）の供給のタイミングを示すタイミングチャートである。 金属ドープ層中のアルミニウム金属の濃度の分布を示すグラフである。 金属濃度の絶縁層形成時の温度依存性を示すグラフである。
符号の説明
２ 成膜装置
４ 処理容器
１２ ウエハボート（保持手段）
２８ 反応ガス供給手段
３０ 絶縁層原料ガス供給手段
３２ 金属層原料ガス供給手段
３４ パージガス供給手段
６６ 活性化手段
７４ プラズマ電極
７６ 高周波電源
９２ 制御手段
９４ 記憶媒体
１００，１１０ 金属ドープ層
１０２，１０６，１１２，１１６，１２０，１２４ 絶縁層
１０４，１１４，１１８，１２２ 金属層
Ｗ 半導体ウエハ（被処理体）

Claims (24)

  1. 真空排気が可能になされた処理容器内で被処理体の表面に金属が含まれた金属ドープ層を形成する金属ドープ層の形成方法において、
    絶縁層原料ガスを用いて絶縁層を形成する絶縁層形成工程と、前記金属を含む金属層原料ガスを用いて金属層を形成する金属層形成工程とを、前記金属層形成工程が少なくとも１回含まれるように交互に繰り返し行うようにしたことを特徴とする金属ドープ層の形成方法。
  2. 最初の工程と最後の工程は前記絶縁層形成工程であることを特徴とする請求項１記載の金属ドープ層の形成方法。
  3. 前記絶縁層形成工程では、
    前記絶縁層原料ガスを供給する絶縁層原料ガス供給ステップと、
    前記絶縁層原料ガスと反応する反応ガスを供給する反応ガス供給ステップとを交互に行うことを特徴とする請求項１又は２記載の金属ドープ層の形成方法。
  4. 前記反応ガス供給ステップではプラズマが生成されていることを特徴とする請求項３記載の金属ドープ層の形成方法。
  5. 前記絶縁層形成工程では、
    前記絶縁層原料ガスと該絶縁層原料ガスと反応する反応ガスとを同時に供給することを特徴とする請求項１又は２記載の金属ドープ層の形成方法。
  6. 前記金属層形成工程では、
    前記金属層原料ガスを供給する金属層原料ガス供給ステップと、前記金属層原料ガスと反応する反応ガスを供給する反応ガス供給ステップとを交互に行うことを特徴とする請求項１乃至５のいずれか一項に記載の金属ドープ層の形成方法。
  7. 前記反応ガス供給ステップではプラズマが生成されていることを特徴とする請求項６記載の金属ドープ層の形成方法。
  8. 前記金属層形成工程では、
    前記金属層原料ガスを供給する金属層原料ガス供給ステップが行われて反応ガス供給ステップは行われないことを特徴とする請求項１乃至４のいずれか一項に記載の金属ドープ層の形成方法。
  9. 前記金属層形成工程では、用いる前記金属層原料ガスのガス種に応じてプロセス温度を調整することを特徴とする請求項１乃至８のいずれか一項に記載の金属ドープ層の形成方法。
  10. 前記絶縁層形成工程と前記金属層形成工程の間には、前記処理容器内に残留するガスを排除する層間パージガス工程が行われることを特徴とする請求項１乃至９のいずれか一項に記載の金属ドープ層の形成方法。
  11. 前記金属層形成工程の直後の層間パージ工程の長さを調整することにより直前の金属層形成工程で形成した金属層の厚さをコントロールすることを特徴とする請求項１０記載の金属ドープ層の形成方法。
  12. 前記金属層形成工程の直後に行われる前記絶縁層形成工程のプロセス温度を調整することにより直前の金属層形成工程で形成した金属層の厚さをコントロールすることを特徴とする請求項１０記載の金属ドープ層の形成方法。
  13. 前記絶縁層形成工程と前記金属層形成工程とは同一の処理容器内で連続的に行われることを特徴とする請求項１乃至１２のいずれか一項に記載の金属ドープ層の形成方法。
  14. 前記絶縁層原料ガスは、ＤＣＳ（ジクロロシラン）、テトラエトキシシラン（ＴＥＯＳ）、テトラメチルシラン（ＴＭＳ）、ＨＣＤ（ヘキサクロロジシラン）、モノシラン［ＳｉＨ４ ］、ジシラン［Ｓｉ２ Ｈ６ ］、ＨＭＤＳ（ヘキサメチルジシラザン）、ＴＣＳ（トリクロロシラン）、ＤＳＡ（ジシリルアミン）、ＴＳＡ（トリシリルアミン）、ＢＴＢＡＳ（ビスターシャルブチルアミノシラン）、３ＤＭＡＳ（トリスジメチルアミノシラン）、４ＤＭＡＳ（テトラキスジメチルアミノシラン）、ＴＥＭＡＳｉＨ（トリスエチルメチルアミノシラン）、ＴＥＭＡＳｉ（テトラキスエチルメチルアミノシラン）、Ｓｉ（ＭＭＰ）４ （テトラキスメトキシメチルプロポキシシラン）よりなる群より選択される１以上のガスであることを特徴とする請求項１乃至１３のいずれか一項に記載の金属ドープ層の形成方法。
  15. 前記絶縁層は、シリコン窒化膜（ＳｉＮ）又はシリコン酸化膜（ＳｉＯ２ ）よりなることを特徴とする請求項１乃至１４のいずれか一項に記載の金属ドープ層の形成方法。
  16. 前記金属層原料ガスは、ＴＭＡ（トリメチルアルミニウム）、Ｃｕ（ｈｆａｃ）ＴＭＶＳ（ヘキサフルオロアセチルアセトナト−トリメチルビニルシリル銅）、Ｃｕ（ＥＤＭＤＤ）２ 、ＴＢＴＤＥＴ（ターシャリーブチルイミド−トリ−ジエチルアミドタンタル）、ＰＥＴ（ペンタエトキシタンタル）、ＴｉＣｌ４ （四塩化チタン）、ＡｌＣｌ３ （塩化アルミニウム）、ＴＥＨ（テトラキスエトキシハフニウム）、Ｚｒ（ＯｔＢｔ）４ 、ＨＴＴＢ（ハフニウムテトラターシャリーブトキシド）、ＴＤＭＡＨ（テトラキスジメチルアミノハフニウム）、ＴＤＥＡＨ（テトラキスジエチルアミノハフニウム）、ＴＥＭＡＨ（テトラキスエチルメチルアミノハフニウム）、Ｈｆ（ＭＭＰ）４ （テトラキスメトキシメチルプロポキシハフニウム）、ＺＴＴＢ（ジルコニウムテトラターシャリーブトキシド）、ＴＤＭＡＺ（テトラキスジメチルアミノジルコニウム）、ＴＤＥＡＺ（テトラキスジエチルアミノジルコニウム）、ＴＥＭＡＺ（テトラキスエチルメチルアミノジルコニウム）、Ｚｒ（ＭＭＰ）４ （テトラキスメトキシメチルプロポキシジルコニウム）、ＴＥＡ（テトラエチルアルミニウム）、Ａｌ（ＭＭＰ）３ （トリスメトキシメチルプロポキシアルミニウム）よりなる群より選択される１以上のガスであることを特徴とする請求項１乃至１５のいずれか一項に記載の金属ドープ層の形成方法。
  17. 前記反応ガスは窒化ガスであることを特徴とする請求項１乃至１６のいずれか一項に記載の金属ドープ層の形成方法。
  18. 前記窒化ガスは、ＮＨ３ 又はＮ２ ガスであることを特徴とする請求項１７記載の金属ドープ層の形成方法。
  19. 前記反応ガスは、還元ガスであることを特徴とする請求項１乃至１６のいずれか一項に記載の金属ドープ層の形成方法。
  20. 前記還元ガスは、ＮＨ３ ガスであることを特徴とする請求項１９記載の金属ドープ層の形成方法。
  21. 前記反応ガスは酸化ガスであることを特徴とする請求項１乃至１６のいずれか一項に記載の金属ドープ層の形成方法。
  22. 前記酸化ガスは、Ｏ２ 、Ｏ３ 、Ｈ２ Ｏ、Ｈ２ Ｏ２ よりなる群から選択される１以上のガスであることを特徴とする請求項２１記載の金属ドープ層の形成方法。
  23. 被処理体に対して所定の薄膜を形成するための成膜装置において、
    真空引き可能になされた処理容器と、
    前記処理容器内で前記被処理体を保持する保持手段と、
    前記被処理体を加熱する加熱手段と、
    前記処理容器内へ絶縁層原料ガスを供給する絶縁層原料ガス供給手段と、
    前記処理容器内へ金属層原料ガスを供給する金属層原料ガス供給手段と、
    前記処理容器内へ反応ガスを供給する反応ガス供給手段と、
    前記処理容器内へ不活性ガスを供給する不活性ガス供給手段と、
    前記反応ガスを活性化する活性化手段と、
    請求項１乃至２２のいずれか一項に記載の金属ドープ層の形成工程を実行するように装置全体を制御する制御手段と、
    を備えたことを特徴とする成膜装置。
  24. 請求項２３に記載した成膜装置を用いて被処理体の表面に金属が含まれたドープ層を形成するに際して、
    請求項１乃至２２のいずれか一項に記載の金属ドープ層の形成方法を実行するように前記成膜装置を制御するコンピュータに読み取り可能なプログラムを記憶することを特徴とする記憶媒体。
JP2008109613A 2008-04-18 2008-04-18 金属ドープ層の形成方法、成膜装置及び記憶媒体 Pending JP2009260151A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2008109613A JP2009260151A (ja) 2008-04-18 2008-04-18 金属ドープ層の形成方法、成膜装置及び記憶媒体
US12/417,939 US8034673B2 (en) 2008-04-18 2009-04-03 Film formation method and apparatus for forming silicon-containing insulating film doped with metal
TW098112224A TWI420597B (zh) 2008-04-18 2009-04-13 用以形成掺雜有金屬之含矽絕緣膜的膜形成方法與膜形成設備
KR1020090032026A KR101242274B1 (ko) 2008-04-18 2009-04-14 반도체 처리용 성막 방법, 컴퓨터로 판독 가능한 매체 및 반도체 처리용 성막 장치
CN2009101300943A CN101562133B (zh) 2008-04-18 2009-04-17 形成掺杂有金属的含硅绝缘膜的成膜方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008109613A JP2009260151A (ja) 2008-04-18 2008-04-18 金属ドープ層の形成方法、成膜装置及び記憶媒体

Publications (1)

Publication Number Publication Date
JP2009260151A true JP2009260151A (ja) 2009-11-05

Family

ID=41201462

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008109613A Pending JP2009260151A (ja) 2008-04-18 2008-04-18 金属ドープ層の形成方法、成膜装置及び記憶媒体

Country Status (5)

Country Link
US (1) US8034673B2 (ja)
JP (1) JP2009260151A (ja)
KR (1) KR101242274B1 (ja)
CN (1) CN101562133B (ja)
TW (1) TWI420597B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157491A (ja) * 2012-01-31 2013-08-15 Tokyo Electron Ltd 成膜装置
KR20130135762A (ko) * 2012-06-02 2013-12-11 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP2016027674A (ja) * 2012-04-12 2016-02-18 エア プロダクツ アンド ケミカルズ インコーポレイテッドＡｉｒ Ｐｒｏｄｕｃｔｓ Ａｎｄ Ｃｈｅｍｉｃａｌｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 酸化ケイ素薄膜の高温原子層堆積
JP2018524808A (ja) * 2015-06-16 2018-08-30 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー ハライドシラン化合物及び組成物並びにそれを使用してケイ素含有膜を堆積するためのプロセス
JP2018528615A (ja) * 2015-09-11 2018-09-27 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー コンフォーマルな金属又はメタロイド窒化ケイ素膜を堆積するための方法及びその結果として得られる膜
KR20240000374A (ko) 2022-06-23 2024-01-02 도쿄엘렉트론가부시키가이샤 성막 방법
KR20240007594A (ko) 2022-07-08 2024-01-16 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4943047B2 (ja) * 2006-04-07 2012-05-30 東京エレクトロン株式会社 処理装置及び処理方法
WO2010151856A2 (en) * 2009-06-26 2010-12-29 Cornell University Chemical vapor deposition process for aluminum silicon nitride
US8409352B2 (en) * 2010-03-01 2013-04-02 Hitachi Kokusai Electric Inc. Method of manufacturing semiconductor device, method of manufacturing substrate and substrate processing apparatus
US9373500B2 (en) 2014-02-21 2016-06-21 Lam Research Corporation Plasma assisted atomic layer deposition titanium oxide for conformal encapsulation and gapfill applications
US8637411B2 (en) 2010-04-15 2014-01-28 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US9611544B2 (en) 2010-04-15 2017-04-04 Novellus Systems, Inc. Plasma activated conformal dielectric film deposition
US8956983B2 (en) 2010-04-15 2015-02-17 Novellus Systems, Inc. Conformal doping via plasma activated atomic layer deposition and conformal film deposition
US9997357B2 (en) 2010-04-15 2018-06-12 Lam Research Corporation Capped ALD films for doping fin-shaped channel regions of 3-D IC transistors
US20110256734A1 (en) 2010-04-15 2011-10-20 Hausmann Dennis M Silicon nitride films and methods
US9390909B2 (en) 2013-11-07 2016-07-12 Novellus Systems, Inc. Soft landing nanolaminates for advanced patterning
US9257274B2 (en) 2010-04-15 2016-02-09 Lam Research Corporation Gapfill of variable aspect ratio features with a composite PEALD and PECVD method
US9892917B2 (en) 2010-04-15 2018-02-13 Lam Research Corporation Plasma assisted atomic layer deposition of multi-layer films for patterning applications
US9076646B2 (en) 2010-04-15 2015-07-07 Lam Research Corporation Plasma enhanced atomic layer deposition with pulsed plasma exposure
CN102383106B (zh) * 2010-09-03 2013-12-25 甘志银 快速清除残余反应气体的金属有机物化学气相沉积反应腔体
US9685320B2 (en) 2010-09-23 2017-06-20 Lam Research Corporation Methods for depositing silicon oxide
CN103429782B (zh) * 2011-03-23 2016-12-28 宁夏东方钽业股份有限公司 钽金属表面钝化方法及装置
US8647993B2 (en) 2011-04-11 2014-02-11 Novellus Systems, Inc. Methods for UV-assisted conformal film deposition
US8592328B2 (en) 2012-01-20 2013-11-26 Novellus Systems, Inc. Method for depositing a chlorine-free conformal sin film
US9355839B2 (en) 2012-10-23 2016-05-31 Lam Research Corporation Sub-saturated atomic layer deposition and conformal film deposition
JP6538300B2 (ja) 2012-11-08 2019-07-03 ノベラス・システムズ・インコーポレーテッドＮｏｖｅｌｌｕｓ Ｓｙｓｔｅｍｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 感受性基材上にフィルムを蒸着するための方法
SG2013083241A (en) 2012-11-08 2014-06-27 Novellus Systems Inc Conformal film deposition for gapfill
US9214334B2 (en) 2014-02-18 2015-12-15 Lam Research Corporation High growth rate process for conformal aluminum nitride
US9478438B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method and apparatus to deposit pure titanium thin film at low temperature using titanium tetraiodide precursor
US9478411B2 (en) 2014-08-20 2016-10-25 Lam Research Corporation Method to tune TiOx stoichiometry using atomic layer deposited Ti film to minimize contact resistance for TiOx/Ti based MIS contact scheme for CMOS
US9214333B1 (en) 2014-09-24 2015-12-15 Lam Research Corporation Methods and apparatuses for uniform reduction of the in-feature wet etch rate of a silicon nitride film formed by ALD
US9589790B2 (en) 2014-11-24 2017-03-07 Lam Research Corporation Method of depositing ammonia free and chlorine free conformal silicon nitride film
US9564312B2 (en) 2014-11-24 2017-02-07 Lam Research Corporation Selective inhibition in atomic layer deposition of silicon-containing films
US10566187B2 (en) 2015-03-20 2020-02-18 Lam Research Corporation Ultrathin atomic layer deposition film accuracy thickness control
US9502238B2 (en) 2015-04-03 2016-11-22 Lam Research Corporation Deposition of conformal films by atomic layer deposition and atomic layer etch
US10526701B2 (en) 2015-07-09 2020-01-07 Lam Research Corporation Multi-cycle ALD process for film uniformity and thickness profile modulation
CN107923040B (zh) * 2015-07-31 2021-06-25 弗萨姆材料美国有限责任公司 用于沉积氮化硅膜的组合物和方法
US9601693B1 (en) 2015-09-24 2017-03-21 Lam Research Corporation Method for encapsulating a chalcogenide material
US9773643B1 (en) 2016-06-30 2017-09-26 Lam Research Corporation Apparatus and method for deposition and etch in gap fill
US10062563B2 (en) 2016-07-01 2018-08-28 Lam Research Corporation Selective atomic layer deposition with post-dose treatment
US10629435B2 (en) 2016-07-29 2020-04-21 Lam Research Corporation Doped ALD films for semiconductor patterning applications
US10037884B2 (en) 2016-08-31 2018-07-31 Lam Research Corporation Selective atomic layer deposition for gapfill using sacrificial underlayer
US10074543B2 (en) 2016-08-31 2018-09-11 Lam Research Corporation High dry etch rate materials for semiconductor patterning applications
US9865455B1 (en) 2016-09-07 2018-01-09 Lam Research Corporation Nitride film formed by plasma-enhanced and thermal atomic layer deposition process
US10658296B2 (en) 2016-09-30 2020-05-19 Taiwan Semiconductor Manufacturing Co., Ltd. Dielectric film for semiconductor fabrication
US10454029B2 (en) 2016-11-11 2019-10-22 Lam Research Corporation Method for reducing the wet etch rate of a sin film without damaging the underlying substrate
US10832908B2 (en) 2016-11-11 2020-11-10 Lam Research Corporation Self-aligned multi-patterning process flow with ALD gapfill spacer mask
US10134579B2 (en) 2016-11-14 2018-11-20 Lam Research Corporation Method for high modulus ALD SiO2 spacer
US10269559B2 (en) 2017-09-13 2019-04-23 Lam Research Corporation Dielectric gapfill of high aspect ratio features utilizing a sacrificial etch cap layer
CN112005343A (zh) 2018-03-02 2020-11-27 朗姆研究公司 使用水解的选择性沉积
JP7230494B2 (ja) * 2018-12-21 2023-03-01 富士フイルムビジネスイノベーション株式会社 膜形成装置、および膜形成方法

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193147A (ja) * 1993-12-27 1995-07-28 Mitsubishi Electric Corp 半導体集積回路用絶縁膜、絶縁膜の製造方法、電荷蓄積素子、不揮発性メモリ素子及び絶縁ゲート型トランジスタ
JP2002343790A (ja) * 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
WO2004008544A1 (ja) * 2002-07-16 2004-01-22 Nec Corporation 半導体装置、その製造方法およびその製造装置
JP2005317583A (ja) * 2004-04-27 2005-11-10 Renesas Technology Corp 半導体装置およびその製造方法
JP2006013503A (ja) * 2004-06-29 2006-01-12 Internatl Business Mach Corp <Ibm> ドープ窒化膜、ドープ酸化膜、およびその他のドープ膜
JP2006024667A (ja) * 2004-07-07 2006-01-26 Fujitsu Ltd 半導体装置の製造方法
JP2006156516A (ja) * 2004-11-26 2006-06-15 Sony Corp 金属シリケート窒化膜の製造方法および半導体装置の製造方法
WO2007043491A1 (ja) * 2005-10-03 2007-04-19 Nec Corporation 半導体記憶装置およびその製造方法
JP2007110111A (ja) * 2005-10-12 2007-04-26 Seoul National Univ Industry Foundation ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法
WO2007115029A2 (en) * 2006-03-31 2007-10-11 Tokyo Electron Limited Method of forming mixed rare earth oxide and mixed rare earth aluminate films by atomic layer deposition
JP2007294843A (ja) * 2006-04-24 2007-11-08 Hynix Semiconductor Inc ジルコニウム酸化膜を含む積層構造の誘電膜を備えたフラッシュメモリ素子の誘電体、フラッシュメモリ素子及びそれらの製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645256A (ja) 1992-07-21 1994-02-18 Rikagaku Kenkyusho ガスパルスの供給方法およびこれを用いた成膜方法
US6933182B1 (en) * 1995-04-20 2005-08-23 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device and manufacturing system thereof
US5963840A (en) * 1996-11-13 1999-10-05 Applied Materials, Inc. Methods for depositing premetal dielectric layer at sub-atmospheric and high temperature conditions
US5994209A (en) * 1996-11-13 1999-11-30 Applied Materials, Inc. Methods and apparatus for forming ultra-shallow doped regions using doped silicon oxide films
JP3529989B2 (ja) 1997-09-12 2004-05-24 株式会社東芝 成膜方法及び半導体装置の製造方法
US7829144B2 (en) * 1997-11-05 2010-11-09 Tokyo Electron Limited Method of forming a metal film for electrode
TWI262959B (en) * 2002-01-15 2006-10-01 Tokyo Electron Ltd CVD method and apparatus for forming insulating film containing silicon
JP4403824B2 (ja) 2003-05-26 2010-01-27 東京エレクトロン株式会社 シリコン窒化膜の成膜方法
JP4179311B2 (ja) * 2004-07-28 2008-11-12 東京エレクトロン株式会社 成膜方法、成膜装置及び記憶媒体
KR100652401B1 (ko) 2005-02-16 2006-12-01 삼성전자주식회사 복수의 트랩막들을 포함하는 비휘발성 메모리 소자
JP5109299B2 (ja) * 2005-07-07 2012-12-26 東京エレクトロン株式会社 成膜方法
JP2010506408A (ja) * 2006-10-05 2010-02-25 エーエスエム アメリカ インコーポレイテッド 金属シリケート膜のａｌｄ

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07193147A (ja) * 1993-12-27 1995-07-28 Mitsubishi Electric Corp 半導体集積回路用絶縁膜、絶縁膜の製造方法、電荷蓄積素子、不揮発性メモリ素子及び絶縁ゲート型トランジスタ
JP2002343790A (ja) * 2001-05-21 2002-11-29 Nec Corp 金属化合物薄膜の気相堆積方法及び半導体装置の製造方法
WO2004008544A1 (ja) * 2002-07-16 2004-01-22 Nec Corporation 半導体装置、その製造方法およびその製造装置
JP2005317583A (ja) * 2004-04-27 2005-11-10 Renesas Technology Corp 半導体装置およびその製造方法
JP2006013503A (ja) * 2004-06-29 2006-01-12 Internatl Business Mach Corp <Ibm> ドープ窒化膜、ドープ酸化膜、およびその他のドープ膜
JP2006024667A (ja) * 2004-07-07 2006-01-26 Fujitsu Ltd 半導体装置の製造方法
JP2006156516A (ja) * 2004-11-26 2006-06-15 Sony Corp 金属シリケート窒化膜の製造方法および半導体装置の製造方法
WO2007043491A1 (ja) * 2005-10-03 2007-04-19 Nec Corporation 半導体記憶装置およびその製造方法
JP2007110111A (ja) * 2005-10-12 2007-04-26 Seoul National Univ Industry Foundation ルテニウム電極と二酸化チタン誘電膜とを利用する半導体素子のキャパシタ及びその製造方法
WO2007115029A2 (en) * 2006-03-31 2007-10-11 Tokyo Electron Limited Method of forming mixed rare earth oxide and mixed rare earth aluminate films by atomic layer deposition
JP2007294843A (ja) * 2006-04-24 2007-11-08 Hynix Semiconductor Inc ジルコニウム酸化膜を含む積層構造の誘電膜を備えたフラッシュメモリ素子の誘電体、フラッシュメモリ素子及びそれらの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013157491A (ja) * 2012-01-31 2013-08-15 Tokyo Electron Ltd 成膜装置
JP2016027674A (ja) * 2012-04-12 2016-02-18 エア プロダクツ アンド ケミカルズ インコーポレイテッドＡｉｒ Ｐｒｏｄｕｃｔｓ Ａｎｄ Ｃｈｅｍｉｃａｌｓ Ｉｎｃｏｒｐｏｒａｔｅｄ 酸化ケイ素薄膜の高温原子層堆積
KR20130135762A (ko) * 2012-06-02 2013-12-11 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP2014007378A (ja) * 2012-06-02 2014-01-16 Tokyo Electron Ltd 成膜方法及び成膜装置
KR101645775B1 (ko) * 2012-06-02 2016-08-04 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치
JP2018524808A (ja) * 2015-06-16 2018-08-30 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー ハライドシラン化合物及び組成物並びにそれを使用してケイ素含有膜を堆積するためのプロセス
JP2018528615A (ja) * 2015-09-11 2018-09-27 バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー コンフォーマルな金属又はメタロイド窒化ケイ素膜を堆積するための方法及びその結果として得られる膜
KR20240000374A (ko) 2022-06-23 2024-01-02 도쿄엘렉트론가부시키가이샤 성막 방법
KR20240007594A (ko) 2022-07-08 2024-01-16 도쿄엘렉트론가부시키가이샤 성막 방법 및 성막 장치

Also Published As

Publication number Publication date
TW201009942A (en) 2010-03-01
US8034673B2 (en) 2011-10-11
KR20090110786A (ko) 2009-10-22
US20090263975A1 (en) 2009-10-22
CN101562133B (zh) 2012-06-27
KR101242274B1 (ko) 2013-03-12
CN101562133A (zh) 2009-10-21
TWI420597B (zh) 2013-12-21

Similar Documents

Publication Publication Date Title
JP2009260151A (ja) 金属ドープ層の形成方法、成膜装置及び記憶媒体
JP5151260B2 (ja) 成膜方法及び成膜装置
JP5233562B2 (ja) 成膜方法及び成膜装置
JP4935687B2 (ja) 成膜方法及び成膜装置
JP5920242B2 (ja) 成膜方法及び成膜装置
JP5190307B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP4935684B2 (ja) 成膜方法及び成膜装置
JP4179311B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP4396547B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP4258518B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP4893729B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP4929932B2 (ja) 成膜方法、成膜装置及び記憶媒体
US9177786B2 (en) Method of manufacturing semiconductor device, method of processing substrate, substrate processing apparatus, and recording medium
JP4506677B2 (ja) 成膜方法、成膜装置及び記憶媒体
JP5887962B2 (ja) 成膜装置
US10796934B2 (en) Substrate processing apparatus, method of manufacturing semiconductor device and electrode fixing part
US20140287597A1 (en) Method of manufacturing semiconductor device, substrate processing apparatus, and recording medium
JP2006066884A (ja) 成膜方法、成膜装置及び記憶媒体
US9984887B2 (en) Method of manufacturing a semiconductor device
JP5082595B2 (ja) 成膜装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101122

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130312

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130910

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140415