JP2009245052A - 車載レコーダ - Google Patents

Abstract

【課題】データプロセッサに内蔵するＭＲＡＭにイベント発生前後の機能情報を保持し、保持した機能情報の改竄や消去を防止する。
【解決手段】本発明の車載レコーダ（１）は車両の状態を表す機能情報が伝達される信号線に結合されるワンチップのデータプロセッサ（１０）と外部メモリ（４０）を有する。データプロセッサは、機能情報が入力される入力回路（１１＿１，１１＿２）、機能情報を一時的に蓄積するＭＲＡＭ（１２）及び中央処理装置（１３）を有する。中央処理装置はＭＲＡＭに機能情報を蓄積するラップアラウンド制御を行う。また、特定のイベント発生に応答してそれ以降のラップアラウンド制御によるＭＲＡＭへの新たな情報蓄積量が開始アドレスから終了アドレスまでの記憶容量よりも少ない所定量に達したとき、機能情報の蓄積を停止させる停止制御を行う。これによって、オンチップのＭＲＡＭはイベント発生前後の機能情報を保持することができる。
【選択図】図２

Description

本発明は、自動車、バイクなどの車両（本願においては、航空機、船舶等を含む乗り物全般を意味する）における車両の状態を記憶する車載レコーダに関し、例えば、自動車における走行速度、エンジン回転数等の情報や、ウインカーの使用、シートベルトの着用等の情報を記憶するドライブレコーダに関する。

車両の走行速度、車両周辺の映像や音声等の情報を記憶するドライブレコーダは、事故、故障、急加速や急減速等の原因究明の際に重要な証拠として活用されている。それら情報はドライブレコーダの内部メモリや外付けのメモリ等に保持され、具体的には、先に書き込まれた古い情報が新たな情報に書き換えられて保持される。そのため、ドライブレコーダに使用するメモリには、書き換え耐久性に優れたメモリが要求される。近年、書き換え耐久性に優れ、電源を切っても情報を保持する磁気を利用した記憶素子であるＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が注目されている。このＭＲＡＭを搭載するドライブレコーダとして、例えば、特許文献１ではドライブレコーダのメモリ構成を簡略化する技術について提案している。具体的には、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）領域とＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）領域とを設けたＭＲＡＭをドライブレコーダに搭載することによって、ＭＲＡＭとは別にＲＡＭやＲＯＭを設ける必要がなくなる。

特許文献２に示されるドライブレコーダには、車両の状態を示す情報を保持する記録領域と共にその領域への情報の保存の許可又は不許可を示すフラグ領域を有するＭＲＡＭが搭載され、イベントが発生すると、前記フラグ領域によって、イベント発生前の情報に保存フラグが設定されることについて記載されている。

また、特許文献３には、データプロセッサの外部に設けられたＭＲＡＭに映像情報を書き込み、イベントが発生すると、タイマ制御によってＭＲＡＭへの書き込みを停止させることについて記載されている。

特開２００３−１０４１３７号公報 特開２００６−２５３８４７号公報 特開２００２−３６９１２７号公報

本発明者は、ドライブレコーダが備えるデータプロセッサに内蔵されたＭＲＡＭに、イベント発生前後の車両の状態を表す機能情報を保持させることについて検討した。それによれば、データプロセッサが内蔵するＭＲＡＭは、記憶容量が有限であり、データプロセッサの外部に配置可能なＭＲＡＭよりも記憶容量が少ないため、その一部に特許文献２に示されるフラグ領域を設けると、前記機能情報が格納される格納領域の記憶容量が更に減少することとなる。

また、特許文献３におけるタイマ制御によってＭＲＡＭへの前記映像情報の書き込みを停止するとイベント発生後の情報は保持されるが、イベント発生前の情報については何ら考慮されていない。従って、ＭＲＡＭへの情報の書き込みがラップアラウンドに行われている場合、イベント発生前の情報がイベント発生後の情報に上書きされてしまう虞がある。

本発明の目的は、データプロセッサに内蔵するＭＲＡＭにおいて、イベント発生前後の機能情報を保持する車載レコーダを提供することにある。

本発明の別の目的は、保持したイベント発生前後の機能情報の改竄や消去を防止する車載レコーダを提供することにある。

本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。

すなわち、本発明の車載レコーダは、車両の状態を表す機能情報が伝達される信号線に結合されるワンチップのデータプロセッサと、外部メモリを有する。前記データプロセッサは、前記機能情報が入力される入力回路、前記機能情報を一時的に蓄積するＭＲＡＭ及び中央処理装置を有する。前記中央処理装置は、開始アドレスから終了アドレスの範囲でアクセスアドレスを循環させながら前記機能情報を前記ＭＲＡＭに蓄積する蓄積制御（ラップアラウンド制御と称する）を行う。また、特定のイベント発生に応答してそれ以降の前記ラップアラウンド制御による前記ＭＲＡＭへの新たな情報蓄積量が、開始アドレスから終了アドレスまでの記憶容量よりも少ない所定量に達したとき、前記機能情報の蓄積を停止させる停止制御を行う。これによって、前記機能情報の蓄積がラップアラウンドに行われるオンチップのＭＲＡＭは、イベント発生前後の前記機能情報を保持することができる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。

すなわち、データプロセッサに内蔵するＭＲＡＭに、イベント発生前後の機能情報を保持することができる。

また、前記ＭＲＡＭに保持したイベント発生前後の機能情報の改竄や消去を防止することができる。

１．実施の形態の概要
先ず、本願において開示される発明の代表的な実施の形態について概要を説明する。代表的な実施の形態についての概要説明で括弧を付して参照する図面中の参照符号はそれが付された構成要素の概念に含まれるものを例示するに過ぎない。

〔１〕本発明の代表的な実施の形態に係る車載レコーダ（１）は、車両に搭載された機能部分に関する機能情報が伝達される信号線に結合されるワンチップのデータプロセッサ（１０）と、前記データプロセッサに接続された外部メモリ（２０）とを有する。前記データプロセッサは、前記信号線から機能情報を入力する入力回路（１１＿１，１１＿２）、前記入力回路が前記信号線から入力した機能情報を一時的に蓄積するＭＲＡＭからなる内部メモリ（１２）、及び中央処理装置（１３）を有する。前記中央処理装置は、開始アドレスから終了アドレスの範囲でアクセスアドレスを循環させながら前記機能情報を前記内部メモリに蓄積するラップアラウンド制御、前記アクセスアドレスの循環によって上書きされる前に前記機能情報を前記内部メモリから前記外部メモリに退避する退避制御を行う。また、前記中央処理装置は、特定のイベント発生に応答してそれ以降の前記ラップアラウンド制御による前記内部メモリへの新たな情報蓄積量が特定量に達したとき前記ラップアラウンド制御による機能情報の蓄積を停止させる停止制御を行う。前記特定量は、前記開始アドレスから終了アドレスまでの記憶容量よりも少ない量である。これによって、前記特定のイベント発生前後の前記機能情報を前記内部メモリに保持することができる。また、前記データプロセッサに内蔵する前記内部メモリは、オンチップであるから、保持した前記機能情報の改竄を防止することができる。

一つの具体的な形態として、前記特定量は、前記特定のイベント発生から経過する時間で指定される。これによって、前記特定のイベント発生後に前記ＭＲＡＭに蓄積する前記機能情報の蓄積量を変更することができる。

別の具体的な形態として、前記特定量は、前記特定のイベント発生から起動するアクセス回数で指定される。上記時間で指定される場合と同様に、前記特定のイベント発生後に前記ＭＲＡＭに蓄積する前記機能情報の蓄積量を変更することができる。

別の具体的な形態として、前記中央処理装置は、前記特定量を決定するための制御データがプログラマブルに設定される第１レジスタを有する。これにより、前記中央処理装置は、前記ＭＲＡＭに保持する前記特定のイベント発生前後における前記機能情報の蓄積量を変更することができる。

別の具体的な形態として、前記入力回路は、前記信号線に伝達される複数種類の機能情報を選択的に入力するための選択制御データがプログラマブルに設定される第２レジスタを有する。これにより、前記入力回路に入力される前記機能情報を選択して、前記内部メモリに蓄積することができる。

別の具体的な形態として、前記中央処理装置は、前記特定のイベント発生に応答して行う前記ラップアラウンド制御による機能情報の蓄積頻度を、それ以前の前記ラップアラウンド制御による機能情報の蓄積頻度よりも少なくすることが可能である。これによって、前記特定のイベント発生後の情報を間引いて前記ＭＲＡＭに蓄積することができる。

別の具体的な形態として、前記機能情報は、パワートレイン系の制御情報、シャーシ系の制御情報及びボディー系の制御情報の内の単数又は複数の制御情報である。

別の具体的な形態として、前記中央処理装置は、加速度センサからの加速度情報又は衝撃センサからの衝撃情報の値が規定値を越えることによって前記特定のイベント発生と認識する。即ち、前記規定値を超える値となる車両の事故や故障等によって、前記特定のイベントが発生する。

別の具体的な形態として、前記外部メモリはＭＲＡＭからなる。書き換えや読出し回数に制限の無いＭＲＡＭを外部メモリにも用いることによって、書き換えや読出しによる劣化を緩和することができる。

〔２〕本発明の別の車載レコーダ（１）は、車両に搭載された機能部分に関する機能情報を伝達する信号線に結合され当該信号線から入力した前記機能情報を一時的に保持するＭＲＡＭからなるバッファメモリ（１２）がオンチップされたデータプロセッサ（１０）を有する。また、前記車載レコーダは、前記データプロセッサに接続され前記バッファメモリに保持された前記機能情報が転送されるワークメモリ（２０）と、前記ワークメモリが保持する前記機能情報を蓄積する外部記憶装置（４０）とを有する。これにより、前記バッファメモリは、オンチップであるから、前記バッファメモリに保持した前記機能情報の改竄を防止することができる。また、前記外部記憶装置を設けることによって、長期にわたる前記機能情報を保持することができる。

一つの具体的な形態として、前記データプロセッサは、開始アドレスから終了アドレスの範囲でアクセスアドレスを循環させながら前記機能情報を前記バッファメモリに蓄積するラップアラウンド制御、前記アクセスアドレスの循環によって上書きされる前記機能情報を前記バッファメモリから前記ワークメモリに退避する退避制御を行う。また、前記データプロセッサは、特定のイベント発生に応答してそれ以降の前記ラップアラウンド制御による前記バッファメモリへの新たな情報蓄積量が開始アドレスから終了アドレスまでの記憶容量よりも少ない特定量に達したとき前記ラップアラウンド制御による機能情報の蓄積を停止させる停止制御を行う。更に、前記データプロセッサは、前記ワークメモリが保持する前記機能情報を選択的に前記外部記憶装置に蓄積するログ作成制御を行う。これによって、前記特定のイベント発生前後の前記機能情報を前記バッファメモリに保持することができる。

〔３〕本発明の別の観点によるバッファメモリシステムは、ＭＲＡＭから成る第１メモリ（１２）と、前記第１メモリの保持するデータが書き込まれ、前記第１メモリよりも大きな記憶容量を持ちＭＲＡＭから成る第２メモリ（２０）と、前記第２メモリの保持するデータが書き込まれ、前記第２メモリよりも大きな記憶容量を持ちＭＲＡＭに比べて書換え回数の制限を大きく受ける不揮発性メモリから成る第３メモリ（４０）と、を有する。

これによれば、記憶容量は第１メモリ＜第２メモリ＜第３メモリの関係が在る。前記第２メモリがない場合には、小さな記憶容量である第１メモリが保持するデータを第３メモリへ書き込む回数が増えて第３メモリの書き換え特性の劣化の進行が速くなる。前記第２メモリがあれば、記憶容量が第１メモリ＜第２メモリであるから、その分だけ前記第３メモリの書き換え特性の劣化の進行を緩和することができる。従って本発明に係る３段バッファ構成は前記第３メモリの長寿命化に資することができる。

前記第１メモリは、例えば半導体集積回路化されたマイクロコンピュータにオンチップされたメモリである。また、前記第２メモリは、例えば前記マイクロコンピュータに外付けされたメモリである。さらに、前記第３メモリは、例えば、フラッシュメモリやハードディスクドライブであり、フラッシュメモリは所謂メモリカードとして構成されたものであっても良い。

２．実施の形態の詳細
実施の形態について更に詳述する。以下、本発明を実施するための最良の形態を図面に基づいて詳細に説明する。なお、発明を実施するための最良の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

図１には、自動車の電子制御に用いるネットワークシステムの一例が示される。自動車用電子制御装置（ＥＣＵ）１は、入力された信号により車両の状態を検出し、その検出量等に応じ、点火機構、燃料系統や吸排気系統等の各機構を最適な状態に調整する制御を行う。自動車用電子制御装置１には、車載ネットワークプロトコルの一つであるコントロールエリアネットワーク（以下、ＣＡＮと称する）バスＣＢＵＳに接続される車両の状態を表す各種機能部分の情報やセンサ系の各種信号ＳＣの情報等が入力される。前記ＣＡＮバスＣＢＵＳに含まれるパワートレイン系及びシャーシ系のバスＣＢＵＳ−Ｃには、パワートレイン及びシャーシの機能部分であるエンジン制御部、トランスミッション制御部、ブレーキ制御部、パワーステアリング制御部等が接続される。また、ボディー系のバスＣＢＵＳ−Ｂには、ボディーの機能部分であるドア制御部、ワイパ制御部、キーレスエントリ制御部、エアバック制御部、シート制御部、ライト制御部やエアコン制御部等が接続される。前記センサ系の各種信号ＳＣとして、衝撃センサ（ＧＳ）信号ＳＣ１、音声センサ（ＭＰ）信号ＳＣ２、速度センサ（ＳＰ）信号ＳＣ３、位置センサ（ＧＰＳ）信号ＳＣ４等が挙げられる。

更に、前記自動車用電子制御装置１は、車両による事故等の原因究明のために、前記ＣＡＮバスＣＢＵＳに接続される前記パワートレイン及びシャーシ及び前記ボディーの各種機能部分の情報（以下、ＣＡＮ情報と称する）や前記各種信号ＳＣ１〜ＳＣ４の情報（以下、ＳＣ情報と称する）を記録する制御を行う。

図２には、前記自動車用電子制御装置１によって実現する車載レコーダのブロック図が例示される。前記自動車用電子制御装置１は、データプロセッサ（ＦＤＰ）１０、前記データプロセッサ１０に接続されるワークメモリ２０及び画像用アクセラレータ（ＡＣＲ）３０を有する。また、前記自動車用電子制御装置１には例えばフラッシュメモリカードのようなリムーバブルな外部記憶装置４０が接続される。前記データプロセッサ１０は、前記パワートレイン、シャーシ及びボディーの各種機能部分の状態を最適に制御すると共に、前記各種機能部分の必要な情報を記録する制御を行う。前記画像用アクセラレータ３０は、車両のＣＣＤカメラ３７で撮像した映像を記録するための制御を負担する。

前記データプロセッサ１０は、全体的な制御を行う中央処理装置（ＣＰＵ）１３、前記中央処理装置１３のワーク領域であるＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１４、前記中央処理装置１３が実行するプログラムを格納するＲＯＭ１５、及びバッファＲＡＭとして使用されるＭＲＡＭ１２を有する。また、前記データプロセッサ１０は、前記ワークメモリ２０とのインタフェースを行うメモリ制御部（ＭＣＯＮＴ）１６と、前記画像用アクセラレータ３０とのインタフェースを行うバッファ用インタフェース回路（ＢＩＦ）１７を有する。更に、前記データプロセッサ１０は、前記ＣＡＮバスＣＢＵＳに接続されるＣＡＮインタフェース回路（ＣＡＮ）１１＿１、前記センサ系の各種信号ＳＣ１〜ＳＣ４が入力されるセンサ入力回路（Ａ／Ｄ ＳＩＯ）１１＿２、及び割り込み要求に応答して割り込み信号を前記中央処理装置１３へ出力する割り込み制御部（ＩＮＴＣ）１８を有する。

前記ＣＡＮインタフェース回路１１＿１への前記ＣＡＮ情報の入力は、前記パワートレイン、シャーシ及びボディーの各種機能部分が接続された前記ＣＡＮバスＣＢＵＳを介してシリアルに行われる。前記ＣＡＮインタフェース回路１１＿１は、例えば前記ＣＡＮバスＣＢＵＳからデータパケットを受信すると、受信したデータパケットから必要な情報を取り出し、内部のデータレジスタに保持し、受信割り込みを要求する。割り込みコントローラがこの受信割り込みを受け付けると前記中央処理装置１３に割り込み信号を出力し、これによって前記中央処理装置１３はその受信データを取り込んで、データ発生元とそのデータを判別し、エンジン等の内部制御に供する。これと共に、その情報が記録すべき情報である場合にはドライブレコーダによる記録動作を制御する。記録すべきか否かは前記中央処理装置１３の動作プログラムによって指定される。記録動作に付いての詳細は後述するが、記録すべきデータは、ＦＩＦＯバッファとして制御される前記ＭＲＡＭ１２に一時的に格納され、前記ＦＩＦＯバッファのラップアラウンド（Ｗｒａｐ Ａｒｏｕｎｄ）制御によって古い必要なデータが不所望に消失しないように前記ＭＲＡＭ１２から二次メモリとしての前記ワークメモリ２０に転送され、更に前記ワークメモリ２０上のデータが不所望に上書きされないように必要に応じて前記ワークメモリ２０から三次メモリとしての前記外部記憶装置４０に転送される。前記ＣＡＮインタフェース回路１１＿１は前記中央処理装置１３から制御データと制御対象の情報を受け取ると、転送対象を特定してパケットを生成し、これを前記ＣＡＮバスＣＢＵＳに送出する制御を行う。

前記センサ入力回路１１＿２には、それぞれ個別に接続される衝撃センサ信号ＳＣ１、音声センサ信号ＳＣ２、速度センサ信号ＳＣ３、位置センサ信号ＳＣ４の前記ＳＣ情報が選択的に入力される。前記センサ入力回路１１＿２の動作も前記ＣＡＮインタフェース回路１１＿１と同様に割り込み要求を介して信号の受信を前記中央処理装置１３に伝達し、前記中央処理装置１３はその受信データに基づいて内部の制御や必要な情報の記録を行う。前記センサ入力回路１１＿２は前記ＳＣ情報のアナログ信号をディジタル信号に変換するＡ／Ｄ変換器やシリアルコミュニケーションインタフェース回路等によって構成される。例えば、加速度センサからの検出情報が前記Ａ／Ｄ変換器に入力され、前記Ａ／Ｄ変換器によるＡ／Ｄ変換動作完了の割り込み要求が発せられると、前記中央処理装置１３はその変換データを前記Ａ／Ｄ変換器から取得し、自動車が受けた加速度の度合いを判定する。その判定結果に従って、前記中央処理装置１３は衝突等の異常な状態、即ち特定のイベント発生を検出することができる。

特に制限されないが、衝突等の判定に用いる基準データ、エンジンの回転数やバルブ開度等の検出情報と其れに対応する制御量等は、前記中央処理装置１３が制御テーブルを参照して生成されるようになっている。

前記ドライブレコーダによる記録動作について更に説明する。前記中央処理装置１３は、前記ＣＡＮ情報と前記ＳＣ情報を逐次前記ＭＲＡＭ１２に蓄積する。前記中央処理装置１３は、前記ＭＲＡＭ１２の記憶領域において、開始アドレスから終了アドレスを循環させながら前記ＣＡＮ情報と前記ＳＣ情報を蓄積するラップアラウンド制御を行う。これによって、前記ＭＲＡＭ１２には、最新の前記ＣＡＮ情報と前記ＳＣ情報、及び、それらの情報に直近する前記ＣＡＮ情報と前記ＳＣ情報が蓄積されることとなる。

前記中央処理装置１３は、前記ラップアラウンド制御によって上書きされる前の前記ＣＡＮ情報と前記ＳＣ情報を、前記メモリ制御部１６を介して、前記ワークメモリ２０に転送する制御を行う。これによって、長期間の前記ＣＡＮ情報と前記ＳＣ情報を前記ワークメモリ２０に保持することが可能となる。前記ワークメモリ２０には、ＳＲＡＭやＤＲＡＭ等の半導体メモリを使用することができる。その中でも、書き込み回数や読出し回数を考慮すると、それに制限のないＭＲＡＭを使用することが好ましい。

また、前記中央処理装置１３は、前記ワークメモリ２０に転送された前記ＣＡＮ情報と前記ＳＣ情報を、前記メモリ制御部と前記バッファ用インタフェース回路１７を介して、前記外部記憶装置４０に蓄積する制御を行う。当該制御は、前記ＣＡＮ入力回路１１＿１及び前記センサ入力回路１１＿２に前記ＣＡＮ情報及び前記ＳＣ情報を入力している間の空いている時間に行うことができる。

映像の記録については前記画像用アクセラレータ３０がその画像処理を負担する。前記画像用アクセラレータ３０は、外部カメラ（ＣＣＤ）３７に接続されるインタフェース回路（ＩＦ）３１、画像ファイルに変換するフレームフォーマット生成部３２、取得した画像データをディスプレイ等で表示する色彩に変換するＲＧＢ変換器（ＲＧＢ）３３を有する。特に制限されないが、メモリカード制御部（ＭＣＮＴ）３４は前記アクセラレータ３０が備える。また、音声、位置、および車速の検出については、前記アクセラレータ３０が必要なデータを受取って処理を行なってもよい。特に前記衝撃の検出についてもアクセラレータ３０内の演算回路３５に負担させてもよい。３６は画像処理に用いるフレームバッファ等が形成されるＲＡＭ（ＩＲＡＭ）３６である。前記外部カメラ３７によって撮影された画像情報は、前記インタフェース回路３１を介して、前記ＲＧＢ変換器３３及び前記フレームフォーマット生成部３２によって処理が行われた後、前記ＲＡＭ３６に保持される。前記ＲＡＭ３６に保持された前記画像情報は、前記メモリカード制御部３４によって、前記外部記憶装置４０に転送される。

前記外部記憶装置４０は、前記ＣＡＮ情報と前記ＳＣ情報そして前記画像情報を保持する。前記外部記憶装置４０は、前記自動車用電子制御装置１にリムーバブル可能な記憶装置であって、例えば、メモリカード（ＭＣ）、ハードディスク（ＨＤＤ）等が挙げられる。パーソナルコンピュータ（ＰＣ）などのコンピュータ装置に前記外部記憶装置４０を接続することによって、前記ＣＡＮ情報と前記ＳＣ情報そして前記画像情報を容易に解析することができる。また、記憶容量の大きいメモリを使用することによって、長期間にわたる前記ＣＡＮ情報と前記ＳＣ情報そして前記画像情報を保持することができる。

図３には、前記ＣＡＮ情報と前記ＳＣ情報を蓄積する通常時の制御フローが示される。前記中央処理装置１３は、ＦＩＦＯ（Ｆｉｒｓｔ−ｉｎ Ｆｉｒｓｔ−ｏｕｔ）バッファ形式によって前記ＣＡＮ情報又は前記ＳＣ情報を前記ＭＲＡＭ１２に蓄積する。前記中央処理装置１３は、前記ＭＲＡＭ１２に対して書き込みや読み出しを行うためのライトポインタとリードポインタを有し、前記ライトポインタと前記リードポインタは前記ＭＲＡＭ１２の記憶領域に対するアドレスを指示する。前記中央処理装置１３は、前記ライトポインタが示すアドレスの記憶領域に前記ＣＡＮ情報又は前記ＳＣ情報を蓄積することによって前記ＭＲＡＭ１２への書き込みを行い、また、前記リードポインタが示すアドレスの記憶領域に蓄積されている前記ＣＡＮ情報又は前記ＳＣ情報を読み出すことによって前記ＭＲＡＭ１２からの読み出しを行う。以下に、図３に示されるフローチャートについて説明するが、例えば自動車が６秒間走行するときに発生される情報を蓄積できるメモリ容量を前記ＭＲＡＭ１２が有するものとして図３を説明する。

前記中央処理装置１３は、例えば前記ＣＡＮインタフェース回路１１＿１や前記センサ入力回路１１＿２による割り込み要求に応答して、割り込み要求元で受信された前記ＣＡＮ情報又は前記ＳＣ情報を前記ＭＲＡＭ１２に蓄積する制御を開始する（Ｓ１＿１）。先ず前記中央処理装置１３は、リードポインタで示されるアドレスのデータを前記ＭＲＡＭ１２から読出しを行って前記ワークメモリ２０に転送し（Ｓ１−２）、次に受信情報に対する優先度を判定し（Ｓ１−３）、それから当該受信データをライトポインタが指す前記ＭＲＡＭ１２のアドレスに書き込む制御を行って（Ｓ１−４）、インデックスアドレス、即ちリードポインタとライトポインタの値を＋１インクリメントする。この後、前記ＭＲＡＭ１２の先頭から例えば６秒経過したか（Ｓ１−６）、前記ＭＲＡＭ１２のライトポインタが前記ＭＲＡＭ１２の終了アドレスに達したかを判定して、前記ＭＲＡＭ１２に対する情報記憶状態がフルであるか否かを判別する。Ｓ１−６とＳ１−７の双方の判別を図示した理由は、フル状態の検出は時間又はアドレスの何れで行っても良いことを敢えて示すためであり、少なくともいずれか一方に判別を行えば済む。フルに成ったときはポインタを先頭に戻す操作を行って、次のリードの後に前記ＭＲＡＭ１２の先頭から再度データの書き込みが行えるようにされる。尚、前記ＭＲＡＭ１２に対する書き込みが一巡するまえから前記ＭＲＡＭ１２に対するリードとライトを対にして行うので、最初の一巡目で前記ワークメモリ２０に退避されるデータは無効なデータになるが、前記中央処理装置１３のプログラム処理は一巡目も二順目以降も全く同一になり、プログラム容量の低減若しくはプログラム処理の簡素化に資することができる。

前記中央処理装置１３は、前記ワークメモリ２０に蓄積された前記ＣＡＮ情報又は前記ＳＣ情報を必要に応じて前記メモリカードに転送する（Ｓ１＿９）。前記ワークメモリ２０から前記メモリカードへの前記ＣＡＮ情報又は前記ＳＣ情報の転送はバスが空いているときに適宜行われる。

図４には、イベントが発生したときの前記ＣＡＮ情報と前記ＳＣ情報を蓄積する制御フローが示される。前記ＭＲＡＭ１２は、図３と同様に６秒間分の情報を蓄積できるメモリとする。ここでは一例として、前記ＭＲＡＭ１２にイベント発生前の３秒と発生後の３秒の計６秒間分の情報を残すことができる処理手順について説明する。

前記中央処理装置１３は、図３における前記ＣＡＮ情報と前記ＳＣ情報を蓄積する制御中に、車両の衝突によるイベントが発生し、或いは衝突フラグがセットされているときに前記ＣＡＮ情報等が受信されると図４の処理が実行される（Ｓ２＿１）。前記衝撃センサ信号ＳＣ１と速度センサ信号ＳＣ３のうち少なくともどちらか一方の情報を受信して、急激な値の変化等の異常な値を前記中央処理装置１３が検出することによって、イベントが発生される。前記イベントが発生すると、前記中央処理装置１３は、衝突を示すフラグを立てる（Ｓ２＿２）。次に、前記中央処理装置１３は、図３におけるＳ１＿２及びＳ１＿３と同様の処理を行う（Ｓ２＿３及びＳ２＿４）。そして、前記中央処理装置１３は、データ受信毎に０から始まって＋１インクリメントするカウント動作を行う（Ｓ２＿５）。前記カウント動作において、カウント値９の次は初期値に戻る。前記カウント値が０でなければＳ２−２〜Ｓ２−６を繰り返す。従って、ある所定時間毎のインターバルで受信動作を行う前記ＣＡＮインタフェース回路１１＿１が１０回受信動作を行う毎に１回の割合で受信情報を前記ＭＲＡＭ１２に格納するＳ２−７以下の処理に移行することができる。要するに、１０回に１回の割合で受信データが間引かれて前記ＭＲＡＭ１２に格納される。従って、前記ＭＲＡＭ１２に格納されるデータは飛び飛びになるが、飛び飛びのデータが遷移する期間は１０倍に延長される。イベント発生後に受信データの間引きを行うことは、イベント発生前後のうち発生前〜発生時点の情報がより重要であり、一方でイベント発生後では車両は停止等していると想定できることから、受信データの間引きを行ったとしても大きな支障は生じないと考えられる。

Ｓ２−７の書き込み後のライトポインタのインクリメント動作（Ｓ２＿８）は、上記同様である。その後、前記中央処理装置１３は、衝突後３秒経過したか否かを判定し（Ｓ２＿９）、衝突後３秒経過すると前記ＭＲＡＭ１２への前記ＣＡＮ情報又は前記ＳＣ情報の蓄積を停止する（Ｓ＿１２）。これによって、前記ＭＲＡＭ１２には、前記イベント発生前後３秒間分の前記ＣＡＮ情報又は前記ＳＣ情報が蓄積され、計６秒間分の情報が保持される。前記Ｓ２＿９において、衝突後３秒経過していないとき、前記中央処理装置１３は、図３のＳ１＿７と同様に前記ＭＲＡＭ１２の終了アドレスを超えたか否かを判定する（Ｓ２＿１０）。当該判定により、前記終了アドレスを超えていないと判定されると、前記中央処理装置１３は、前記Ｓ２＿３から前記Ｓ２＿１０を繰り返し行う。反対に、前記終了アドレスを超えたと判定されると、前記中央処理装置１３は、前記ライトポインタが示すアドレスを前記終了アドレスから開始アドレスに更新する（Ｓ２＿１１）。その後、前記中央処理装置１３は、前記Ｓ２＿３から前記Ｓ２＿１１を繰り返し行う。即ち、衝突後に３秒分情報を蓄積したところで蓄積動作をやめること（Ｓ２＿９，Ｓ２＿１２）によって衝突前に前記ＭＲＡＭ１２に蓄積されている、より新しい情報を３秒分確実に保存する。また、前記ＭＲＡＭ１２に対するラップアラウンドを必要とする場合にも確実に衝突後に３秒分の情報が保持可能になる（Ｓ２＿１０，Ｓ２＿１１）。

図５には前記ＣＡＮインタフェース回路１１＿１や前記センサ入力回路１１＿２を介して入力する情報の詳細な具体例と、レコーダによるそれぞれの情報の記録が自動車の動作状況によって相違される例が示される。図において「ＭＲＡＭ」の標記は情報が一次メモリである前記ＭＲＡＭ１２に格納されてから前記ワークメモリ２０に転送されることを意味する。「ＭＲＡＭ→ＬＯＧ」の標記は其れに加えて前記ワークメモリ２０が保持する情報を三次メモリとしての前記外部記憶装置４０に転送する処理も行なうことを意味する。

図より明らかなように、走行時には各種制御情報が蓄積され、衝突が起きたときにはその前後で同じ情報が蓄積されるようになっている。最後には前記外部記憶装置４０に転送されるが、記録情報は前記ＭＲＡＭ１２にも残る。前記外部記憶装置４０はリムーバブルであるから、事故後に不正に記録情報が改竄される虞がある。これに対して、マイコンにオンチップされた前記ＭＲＡＭ１２は其れ単独で外部からアクセスすることは容易ではないから、事故後に記録情報が不正な改竄を受ける虞は極めて低い。従って、上記ドライブレコーダは事故原因の証明若しくは究明と言う点において高信頼性を保証することが可能になる。

図６には３段階のメモリ階層構造が示される。前記ＭＲＡＭ１２は一次メモリとしてのバッファＲＡＭ、前記ワークメモリ２０は二次メモリ、前記外部記憶装置４０は三次メモリであり、特に一次及び二次メモリは書換え回数制限が無いが比較的記憶容量の小さいＭＲＡＭで形成され、三次メモリは書換え回数制限があるが大きな記憶容量を有するフラッシュメモリによって形成される。記憶容量は、前記ＭＲＡＭ１２＜前記ワークメモリ２０＜前記外部記憶装置４０の関係が在る。前記ワークメモリ２０がない場合には小さな記憶容量の前記ＭＲＡＭ１２が保持するデータを前記外部記憶装置４０へ書き込み回数が増えて前記外部記憶装置４０の劣化の進行が速くなる。前記ワークメモリ２０があれば、記憶容量は前記ＭＲＡＮ１２＜前記ワークメモリ２０であるからその分だけ前記外部記憶装置４０の特性劣化の進行を緩和することができる。この点で図６の３段バッファ構成は、前記外部記憶装置４０の長寿命化という点で優れている。

以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。

上記の説明では、前記ＭＲＡＭ１２、前記ワークメモリ２０、前記外部記憶装置４０の３つのメモリを使用した場合について説明したが、本発明は、これに限られず、例えば、前記ＭＲＡＭ１２を含む２つ以上のメモリを使用した場合にも適用することができる。

前記ＭＲＡＭ１２、前記ワークメモリ２０としてＭＲＡＭにより説明をしたが、発明完成時点において本願発明の実施においてＭＲＡＭが好適であるとの理由による。前記ＭＲＡＭ１２はデータプロセッサ１０にオンチップで構成可能な書換え回数に制限のないその他の不揮発性メモリで代替することが可能である。前記書き換え回数に制限のない不揮発性メモリとは、例えばフラッシュメモリの書き換え補償回数よりも格段に多い書き換え補償回数を有する不揮発性メモリを意味する。前記ワークメモリ２０はオンチップで構成可能であることは必要とされず、書換え回数に制限のない不揮発性メモリで代替することが可能である。

前記ワークメモリ２０の代替メモリとして、例えば相変化メモリが利用可能と考えられ、オンチップで構成可能であれば前記ＭＲＡＭ１２の代替メモリとしても利用可能である。

前記外部記憶装置４０は、フラッシュメモリやハードディスクドライブではなくとも廉価で大容量の不揮発性記憶媒体であれば代替することが可能である。

図３において、前記ＭＲＡＭ１２への前記ＣＡＮ情報又は前記ＳＣ情報の蓄積や前記ワークメモリ２０への転送は、ＦＩＦＯバッファ形式によってアドレス毎に行う場合について説明したが、これに限らず、前記ＭＲＡＭ１２への前記ＣＡＮ情報又は前記ＳＣ情報の蓄積量が規定容量に達したら前記ワークメモリ２０に転送しても良い。例えば、前記ＭＲＡＭ１２への前記ＣＡＮ情報又は前記ＳＣ情報の蓄積量が終了アドレスに達したら、開始アドレスから前記終了アドレスに対応する前記ＣＡＮ情報又は前記ＳＣ情報を一括して前記ワークメモリ２０に転送することができる。

図４において、前記中央処理装置１３は、前記ワークメモリ２０に蓄積された前記ＣＡＮ情報又は前記ＳＣ情報の前記外部記憶装置４０への転送を、前記空いている時間に行っても良く、前記ＭＲＡＭ１２への蓄積を停止した後に行っても良い。これによって、前記ワークメモリ２０に蓄積された前記ＣＡＮ情報又は前記ＳＣ情報を解析しなくて済む。

本発明の車載レコーダは、車両用のドライブレコーダ以外に、航空機用のフライトレコーダ、自転車、バイクや船舶等の乗り物用のレコーダ、災害時における温度、風速、振動、音声等を記憶するレコーダ等に適用できる。

自動車の電子制御に用いるネットワークシステムの一例である。 自動車用電子制御装置によって実現する車載レコーダのブロック図である。 ＣＡＮ情報とＳＣ情報を蓄積する通常時の制御フローである。 イベントが発生したときのＣＡＮ情報とＳＣ情報を蓄積する制御フローである。 ＣＡＮインタフェース回路やセンサ入力回路を介して入力する情報の詳細な具体例と、レコーダによるそれぞれの情報の記録が自動車の動作状況によって相違される例の説明図である。 ３段階のメモリ階層構造である。

符号の説明

１ 車載レコーダ
１０ データプロセッサ
１１＿１ ＣＡＮ入力回路
１１＿２ センサ入力回路
１２ 内部ＭＲＡＭ
１３ 中央処理装置
１４ ＳＲＡＭ
１５ ＲＯＭ
１６ メモリ制御部
１７ バッファ用インタフェース回路
１８ 割り込み制御部
２０ ワークメモリ
３０ 画像用アクセラレータ
３１ インタフェース回路
３２ フレームフォーマット生成回路
３３ ＲＧＢ変換器
３４ メモリカード制御部
３５ 演算回路
３６ 画像用ＲＡＭ
３７ ＣＣＤカメラ
４０ 外部記憶装置

Claims (15)

1. 車両の状態を記録するための車載レコーダであって、
   前記車両に搭載された機能部分に関する機能情報が伝達される信号線に結合されるワンチップのデータプロセッサと、
   前記データプロセッサに接続された外部メモリとを有し、
   前記データプロセッサは、前記信号線から機能情報を入力する入力回路、前記入力回路が前記信号線から入力した機能情報を一時的に蓄積するＭＲＡＭからなる内部メモリ、及び中央処理装置を有し、
   前記中央処理装置は、開始アドレスから終了アドレスの範囲でアクセスアドレスを循環させながら前記機能情報を前記内部メモリに蓄積する蓄積制御、前記アクセスアドレスの循環によって上書きされる前に前記機能情報を前記内部メモリから前記外部メモリに退避する退避制御、及び、特定のイベント発生に応答してそれ以降の前記蓄積制御による前記内部メモリへの新たな情報蓄積量が特定量に達したとき前記蓄積制御による機能情報の蓄積を停止させる停止制御を行い、
   前記特定量は、前記開始アドレスから終了アドレスまでの記憶容量よりも少ない量である、車載レコーダ。
2. 前記特定量は、前記特定のイベント発生から経過する時間で指定される請求項１記載の車載レコーダ。
3. 前記特定量は、前記特定のイベント発生から起動するアクセス回数で指定される請求項１記載の車載レコーダ。
4. 前記中央処理装置は、前記特定量を決定するための制御データがプログラマブルに設定される第１レジスタを有する請求項１記載の車載レコーダ。
5. 前記入力回路は、前記信号線に伝達される複数種類の機能情報を選択的に入力するための選択制御データがプログラマブルに設定される第２レジスタを有する請求項１記載の車載レコーダ。
6. 前記中央処理装置は、前記特定のイベント発生に応答して行う前記蓄積制御による機能情報の蓄積頻度を、それ以前の前記蓄積制御による機能情報の蓄積頻度よりも少なくする請求項１記載の車載レコーダ。
7. 前記機能情報は、パワートレイン系の制御情報、シャーシ系の制御情報及びボディー系の制御情報の内の単数又は複数の制御情報である請求項１記載の車載レコーダ。
8. 前記中央処理装置は加速度センサからの加速度情報又は衝撃センサからの衝撃情報の値が規定値を越えることによって前記特定のイベント発生と認識する、請求項１記載の車載レコーダ。
9. 前記外部メモリはＭＲＡＭからなる、請求項１記載の車載レコーダ。
10. 車両の状態を記録するための車載レコーダであって、
    前記車両に搭載された機能部分に関する機能情報を伝達する信号線に結合され当該信号線から入力した前記機能情報を一時的に保持するＭＲＡＭからなるバッファメモリがオンチップされたデータプロセッサと、
    前記データプロセッサに接続され前記バッファメモリに保持された前記機能情報が転送されるワークメモリと、
    前記ワークメモリが保持する前記機能情報を蓄積する外部記憶装置と、を有する車載レコーダ。
11. 前記データプロセッサは、開始アドレスから終了アドレスの範囲でアクセスアドレスを循環させながら前記機能情報を前記バッファメモリに蓄積する蓄積制御、前記アクセスアドレスの循環によって上書きされる前記機能情報を前記バッファメモリから前記ワークメモリに退避する退避制御、特定のイベント発生に応答してそれ以降の前記蓄積制御による前記バッファメモリへの新たな情報蓄積量が開始アドレスから終了アドレスまでの記憶容量よりも少ない特定量に達したとき前記蓄積制御による機能情報の蓄積を停止させる停止制御、及び前記ワークメモリが保持する前記機能情報を選択的に前記外部記憶装置に蓄積するログ作成制御を行う、請求項１０記載の車載レコーダ。
12. ＭＲＡＭから成る第１メモリと、
    前記第１メモリの保持するデータが書き込まれ、前記第１メモリよりも大きな記憶容量を持ちＭＲＡＭから成る第２メモリと、
    前記第２メモリの保持するデータが書き込まれ、前記第２メモリよりも大きな記憶容量を持ちＭＲＡＭに比べて書換え回数の制限を大きく受ける不揮発性メモリから成る第３メモリと、を有するバッファメモリシステム。
13. 前記第３メモリはフラッシュメモリカードである、請求項１２記載のバッファメモリシステム。
14. 前記第１メモリは半導体集積回路化されたマイクロコンピュータにオンチップされたメモリである、請求項１２記載のバッファメモリシステム。
15. 前記第２メモリは前記マイクロコンピュータに外付けされたメモリである、請求項１２記載のバッファメモリシステム。

Images