JP2009213131A - パルス幅変調回路及びそれを用いたスイッチングアンプ - Google Patents
パルス幅変調回路及びそれを用いたスイッチングアンプ Download PDFInfo
- Publication number
- JP2009213131A JP2009213131A JP2009011306A JP2009011306A JP2009213131A JP 2009213131 A JP2009213131 A JP 2009213131A JP 2009011306 A JP2009011306 A JP 2009011306A JP 2009011306 A JP2009011306 A JP 2009011306A JP 2009213131 A JP2009213131 A JP 2009213131A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- current
- signal
- circuit
- pulse width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】電流生成回路14は、電圧Vs2を供給する電圧源31と、電圧源31から供給される電圧Vs2に基づいて放電電流Idを生成する電圧電流変換回路33と、電圧Vmを供給するダイオード32と、電圧源31から供給される電圧Vs2と、ダイオード32から供給される電圧Vmと、オーディオ信号eSの電圧とに基づいて充電電流Ij=Ic+Δiを生成する電圧電流変換回路(電圧電流変換回路34,35,電流電圧変換回路36,加算手段であるオペアンプ37)とを有する。
【選択図】図4
Description
このスイッチングアンプは、オーディオ信号発生源AUに接続されたパルス幅変調回路1と、スイッチング回路2と、ローパスフィルタ回路3と、正負の電源電圧+EB,−EBを供給する第1電源4及び第2電源5とを備えている。ローパスフィルタ回路3の出力には、負荷RLとしてのスピーカ(図略)が接続されている。
パルス幅変調回路1は、図2に示すように、基準クロック生成回路11と、デッドタイム生成回路12と、立下りエッジ検出回路13と、充電電流・放電電流生成回路(以下、電流生成回路という。)14と、第1〜第4スイッチSW1〜SW4と、第1,第2コンデンサC1,C2と、電流バイパス回路16と、第1,第2RSフリップフロップ回路17,18と、信号出力回路19とによって構成されている。
(1)外部から入力されるオーディオ信号eSから電流生成回路14によって第1,第2コンデンサC1,C2を充電するための充電電流Ijを生成する。
(2)基準クロックMCLKの1周期のうち、例えば、第1コンデンサC1については前半の半周期を充電期間、後半の半周期を放電期間とし、第2コンデンサC2については前半の半周期を放電期間、後半の半周期を充電期間とすると、第1,第2コンデンサC1,C2を各充電期間に充電電流Ijで充電し、各放電期間で第1,第2コンデンサC1,C2の蓄積電荷を放電電流Idで放電させる。
(3)第1,第2コンデンサC1,C2の各放電期間毎に、放電開始時(充電終了時)から第1,第2コンデンサC1,C2の電圧が所定の閾値電圧Vthに変化するまでの放電時間と同一のパルス幅を有するパルス信号をそれぞれ生成する。
(4)基準クロックMCLKの半周期毎に交互に生成されるパルス信号を合成してパルス幅変調信号PWMoutを生成する。
という動作原理によってオーディオ信号eSをパルス幅変調信号PWMoutに変換する。
図3は電流生成回路14を示すブロック図であり、図4は電流生成回路14の回路図である。電流生成回路14は、電圧源31,32と、電圧電流変換回路(以下、V/I変換回路という。)33〜35と、電流電圧変換回路(以下、I/V変換回路という。)36とを有している。なお、図3は、説明を簡単化するために充電電流Ijのうち直流バイアス電流Icのみを生成する部分のみを示しており、図4に記載するオーディオ信号eSの電圧を加算するための加算手段(オペアンプ37や抵抗R4)は省略している。
Id=abHVs2 (式1)
Vs3=aVs2+fVm (式2)
Ib=eKVs3 (式3)
Vo=dIbZ (式4)
Ic=cGVo (式5)
Ic=(aVs2+fVm)・cde・KZG (式6)
次に、パルス幅変調回路1の動作を図5〜図6のタイムチャートを用いて説明する。
次に、本発明の別の実施形態による電流生成回路44を、図7を参照して説明する。電流生成回路44は、図4の電流生成回路14と比較して、I/V変換回路36とV/I変換回路35との間にさらなる電圧源52(例えばダイオードD53)が追加されている。ダイオードD53のアノードは、オペアンプ37の出力端と抵抗R3とに接続され、そのカソードは抵抗R5に接続されている。電圧源52は、I/V変換回路36から供給される電圧Voに所定の電圧Vn(ここでは負の電圧)を加算して、電圧Vo2を出力する。V/I変換回路35は、電圧源52から供給される電圧Vo2を電圧電流変換して、直流バイアス電流Icを生成する。その他の構成は、図4の電流生成回路14と同様であるので、説明を援用する。
次に、本発明のさらに別の実施形態による電流生成回路54を、図8を参照して説明する。電流生成回路54は、図7の電流生成回路44に対して、電圧源32が除かれている。その他の構成は、図7の電流生成回路44と同様である。従って、V/I変換回路34は、電圧源31からの電圧Vs2が供給され、当該電圧Vs2を電圧電流変換することによって電流Ibを生成する。
次に、本発明のさらに別の実施形態による電流生成回路60を、図9および図10を参照して説明する。図9は電流生成回路60を示すブロック図であり、図10は電流生成回路60を示す回路図である。電流生成回路60は、電圧源61と、電圧電流変換回路(以下、V/I変換回路という。)62,63と、差動回路64と、カレントミラー回路65とを有している。なお、図9は、説明を簡単化するために充電電流Ijのうち直流バイアス電流Icを生成する部分のみを示しており、図10に記載するオーディオ信号eSに対応する電流Δiを直流バイアス電流Icに加算するための加算手段(オーディオ信号発生源AUがトランジスタQ63のベースに接続された構成)は省略している。
次に、本発明の別の実施形態によるパルス幅変調回路1’を説明する。図11は、パルス幅変調回路1’の要部を示すブロック回路図である。なお、図11では、図2に対して異なる部分のみを記載し、基準クロック生成回路11、デッドタイム生成回路12、立下りエッジ回路13、第1RSフリップフロップ回路17、第2RSフリップフロップ回路18および信号出力回路19は省略している。パルス幅変調回路1’は、充放電期間における第1,第2コンデンサC1,C2の電圧の変化方向を逆にしたものである。すなわち、充電電流Ij(=Ic+Δi)及び放電電流Idの向きが図2のパルス幅変調回路1と逆になっており、第1切換信号φ1がハイレベルの期間に充電電流Ijによって第1コンデンサC1を放電(すなわち、接地電位に対してマイナス方向に充電)し、第1切換信号φ1がローレベルの期間に放電電流Idによって第1コンデンサC1を充電(すなわち、接地電位に対してプラス方向に放電)する。また、パルス幅変調回路1’は、閾値電圧の代わりに第1,第2コンデンサC1,C2の充電電圧を基準電圧Vrefと比較するための比較回路27,28が設けられている。なお、このパルス幅変調回路1’の詳細については上記先行出願1,2に開示されている。
2 スイッチング回路
3 ローパスフィルタ回路
4 第1電源
5 第2電源
11 基準クロック生成回路
12 デッドタイム生成回路
13 立下りエッジ検出回路
14 電流生成回路
16 電流バイパス回路
17 第1RSフリップフロップ回路
18 第2RSフリップフロップ回路
19 信号出力回路
23 電圧源
C1 第1コンデンサ
C2 第2コンデンサ
eS オーディオ信号
Ic 直流バイアス電流
Id 放電電流
res1 第1リセット信号
res2 第2リセット信号
set1 第1セット信号
set2 第2セット信号
SW1 第1スイッチ
SW2 第2スイッチ
SW3 第3スイッチ
SW4 第4スイッチ
Vth 閾値電圧
φ1 第1切換信号
φ2 第2切換信号
φ3 第3切換信号
φ4 第4切換信号
Claims (11)
- 電荷を蓄積する第1電荷蓄積手段と、
電荷を蓄積する第2電荷蓄積手段と、
入力される交流電圧から当該交流電圧の振幅に応じて電流値が変化する第1の電流を生成し、かつ、第2の電流を生成する電流生成手段と、
前記第1の電流に基づいて所定のクロック信号の半周期である第1期間において前記第1電荷蓄積手段における電圧を変化させ、前記第2の電流に基づいて前記第1期間とは半周期ずれた前記第1期間に続く第2期間において前記第1電荷蓄積手段における電圧を前記第1期間における増減方向と逆向きに変化させるとともに、前記第1の電流に基づいて前記第2電荷蓄積手段における電圧を変化させ、前記第2の電流に基づいて前記第2期間とは半周期ずれた前記第2期間に続く第3期間において前記第2電荷蓄積手段における電圧を前記第2期間における増減方向と逆向きに変化させる電圧制御手段と、
前記第2期間が開始されてから前記第1電荷蓄積手段における電圧が閾値電圧に到達するまでの時間を検出する第1検出手段と、
前記第3期間が開始されてから前記第2電荷蓄積手段における電圧が前記閾値電圧に到達するまでの時間を検出する第2検出手段と、
前記第1検出手段及び第2検出手段から前記クロック信号の半周期ごとに交互に繰り返し出力される時間に基づいて、当該時間のパルス幅を有するパルス信号を生成するパルス信号生成手段とを備え、
前記電流生成手段が、
第1の電源電圧を供給する第1の電圧源と、
前記第1の電圧源から供給される前記第1の電源電圧に基づいて前記第2の電流を生成する第1電圧電流変換手段と、
前記第1の電圧源から供給される前記第1の電源電圧と、前記交流電圧とに基づいて前記第1の電流を生成する第2電圧電流変換手段とを有する、パルス幅変調回路。 - 前記電流生成手段が、第2の電源電圧を供給する第2の電圧源をさらに有し、
前記第2電圧電流変換手段が、前記第1の電圧源から供給される前記第1の電源電圧と、前記第2の電圧源から供給される前記第2の電源電圧と、前記交流電圧とに基づいて前記第1の電流を生成する、請求項1に記載のパルス幅変調回路。 - 前記第2電圧電流変換手段が、
前記第1の電圧源から供給される前記第1の電源電圧と、前記第2の電圧源から供給される前記第2の電源電圧とに基づいて第3の電流を生成する第3電圧電流変換手段と、
前記第3電圧電流変換手段から供給される前記第3の電流に基づいて第3の電圧を生成する電流電圧変換手段と、
前記第3の電圧と前記交流電圧とを加算して、第4の電圧を生成する加算手段と、
前記第4の電圧に基づいて前記第1の電流を生成する第4電圧電流変換手段とを含む、請求項2に記載のパルス幅変調回路。 - 前記電流生成手段が、第3の電源電圧を供給する第3の電圧源をさらに有し、
前記第2電圧電流変換手段が、
前記第1の電圧源から供給される前記第1の電源電圧と、前記第2の電圧源から供給される前記第2の電源電圧とに基づいて第3の電流を生成する第3電圧電流変換手段と、
前記第3電圧電流変換手段から供給される前記第3の電流に基づいて第3の電圧を生成する電流電圧変換手段と、
前記第3の電圧と前記交流電圧とを加算して、第4の電圧を生成する加算手段と、
前記第4の電圧と前記第3の電源電圧とに基づいて前記第1の電流を生成する第4電圧電流変換手段とを含む、請求項2に記載のパルス幅変調回路。 - 前記第2電圧電流変換手段が、
前記第1の電圧源から供給される前記第1の電源電圧に基づいて第3の電流を生成する第3電圧電流変換手段と、
前記第3電圧電流変換手段から供給される前記第3の電流に基づいて第3の電圧を生成する電流電圧変換手段と、
前記第3の電圧と前記交流電圧とを加算して、第4の電圧を生成する加算手段と、
前記第4の電圧と前記第2の電源電圧とに基づいて前記第1の電流を生成する第4電圧電流変換手段とを含む、請求項2に記載のパルス幅変調回路。 - 前記第2電圧電流変換手段が、
前記第1の電圧源から供給される前記第1の電源電圧に基づいて、前記第2の電流と同じ電流値である第3の電流を生成する第3電圧電流変換手段と、
前記第3の電流の1/2の電流に前記交流電圧に基づく電流を加算した第4の電流を生成する差動回路と、
前記第4の電流と同じ電流値である前記第1の電流を生成するカレントミラー回路とを含む、請求項1に記載のパルス幅変調回路。 - 前記第1,第2の電荷蓄積手段は、前記第1の電流で充電され、前記第2の電流で放電される、請求項1〜6のいずれかに記載のパルス幅変調回路。
- 前記第1,第2の電荷蓄積手段は、前記第1の電流で放電され、前記第2の電流で充電される、請求項1〜6のいずれかに記載のパルス幅変調回路。
- 前記クロック信号に基づいて前記各期間の切換タイミングを定める切換信号を生成する切換信号生成手段と、
前記切換信号生成手段で生成される切換信号の立下りエッジを検出する立下り検出手段とを備え、
前記第1検出手段は、
前記第2期間において前記第1電荷蓄積手段に蓄積された充電電圧をリセット信号として入力し、前記立下り検出手段で検出された前記切換信号の立下りエッジ信号をセット信号として入力する第1フリップフロップ手段によって構成され、
前記第2検出手段は、
前記第3期間において前記第2電荷蓄積手段に蓄積された充電電圧をリセット信号として入力し、前記立下り検出手段で検出された前記切換信号の立下りエッジ信号をセット信号として入力する第2フリップフロップ手段によって構成され、
前記パルス信号生成手段は、
前記第1フリップフロップ手段の出力と、前記第2フリップフロップ手段の出力とに基づいて前記パルス信号を生成する、請求項1〜8のいずれかに記載のパルス幅変調回路。 - 前記第1電荷蓄積手段における電圧が前記閾値電圧に到達してから前記第3期間が開始されるまで前記第1電荷蓄積手段における電圧を前記閾値電圧に維持する第1電圧維持手段と、
前記第2電荷蓄積手段における電圧が前記閾値電圧に到達してから前記第3期間とは半周期ずれた前記第3期間に続く第4期間が開始されるまで前記第2電荷蓄積手段における電圧を前記閾値電圧に維持する第2電圧維持手段とをさらに備える、請求項1〜9のいずれかに記載のパルス幅変調回路。 - 請求項1〜10のいずれかに記載のパルス幅変調回路と、
所定の基準電源電圧を出力する電圧源と、
前記パルス幅変調回路から出力される変調信号に基づいて、前記電圧源から供給される前記基準電源電圧をスイッチングするスイッチング回路とを備える、スイッチングアンプ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009011306A JP4973891B2 (ja) | 2008-02-07 | 2009-01-21 | パルス幅変調回路及びそれを用いたスイッチングアンプ |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008027483 | 2008-02-07 | ||
JP2008027483 | 2008-02-07 | ||
JP2009011306A JP4973891B2 (ja) | 2008-02-07 | 2009-01-21 | パルス幅変調回路及びそれを用いたスイッチングアンプ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009213131A true JP2009213131A (ja) | 2009-09-17 |
JP4973891B2 JP4973891B2 (ja) | 2012-07-11 |
Family
ID=41185782
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009011306A Expired - Fee Related JP4973891B2 (ja) | 2008-02-07 | 2009-01-21 | パルス幅変調回路及びそれを用いたスイッチングアンプ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4973891B2 (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62281605A (ja) * | 1986-05-30 | 1987-12-07 | Toshiba Corp | 音声出力増幅回路 |
JPH06303049A (ja) * | 1993-04-14 | 1994-10-28 | Mitsubishi Electric Corp | Pwm増幅器 |
JP2004007324A (ja) * | 2002-03-28 | 2004-01-08 | Yamaha Corp | D級増幅器における三角波生成回路 |
JP2007336361A (ja) * | 2006-06-16 | 2007-12-27 | Onkyo Corp | パルス幅変調回路及びそれを用いたスイッチングアンプ |
-
2009
- 2009-01-21 JP JP2009011306A patent/JP4973891B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS62281605A (ja) * | 1986-05-30 | 1987-12-07 | Toshiba Corp | 音声出力増幅回路 |
JPH06303049A (ja) * | 1993-04-14 | 1994-10-28 | Mitsubishi Electric Corp | Pwm増幅器 |
JP2004007324A (ja) * | 2002-03-28 | 2004-01-08 | Yamaha Corp | D級増幅器における三角波生成回路 |
JP2007336361A (ja) * | 2006-06-16 | 2007-12-27 | Onkyo Corp | パルス幅変調回路及びそれを用いたスイッチングアンプ |
Also Published As
Publication number | Publication date |
---|---|
JP4973891B2 (ja) | 2012-07-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5057902B2 (ja) | 充電制御回路 | |
JP4710749B2 (ja) | Dc−dcコンバータの制御回路及び方法 | |
KR101200946B1 (ko) | 펄스폭 변조회로 | |
TWI273761B (en) | Control circuit and method of DC-DC converter | |
JP6085406B2 (ja) | 出力電圧制御回路、電子機器及び出力電圧制御方法 | |
KR100968557B1 (ko) | 승압/강압형 스위칭 레귤레이터 및 그 동작 제어방법 | |
JP4089672B2 (ja) | 発振回路及びこの発振回路を有する半導体装置 | |
JP2008206214A (ja) | スイッチングレギュレータ | |
JPH09312552A (ja) | 発振回路及びそれを利用したpll回路 | |
JP5511594B2 (ja) | 出力スイッチング回路 | |
US20080157849A1 (en) | Switching Control Circuit | |
JP4785801B2 (ja) | D級増幅器 | |
JP4366540B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP2004282714A (ja) | パルス幅変調増幅器 | |
TWI322562B (en) | Oscillator circuit having reduced layout area and lower power supply transients | |
JP5789086B2 (ja) | 制御回路及びスイッチング電源の制御方法 | |
JP4211465B2 (ja) | パルス幅変調回路 | |
JP4407743B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP5713543B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP4973891B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
KR100806295B1 (ko) | 출력전압 순응형 전압 변환 장치 및 그 방법 | |
KR101404568B1 (ko) | 전류 모드 제어의 펄스폭변조 변환 장치 | |
JP5942652B2 (ja) | スイッチング電源回路 | |
JP4752829B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ | |
JP5381442B2 (ja) | パルス幅変調回路及びそれを用いたスイッチングアンプ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100428 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20101227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110527 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110601 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110721 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120314 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120327 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150420 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |