JP2009194059A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2009194059A
JP2009194059A JP2008031543A JP2008031543A JP2009194059A JP 2009194059 A JP2009194059 A JP 2009194059A JP 2008031543 A JP2008031543 A JP 2008031543A JP 2008031543 A JP2008031543 A JP 2008031543A JP 2009194059 A JP2009194059 A JP 2009194059A
Authority
JP
Japan
Prior art keywords
lead
wire
chip
semiconductor device
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008031543A
Other languages
English (en)
Other versions
JP2009194059A5 (ja
JP5001872B2 (ja
Inventor
Shigeki Tanaka
茂樹 田中
Kazuto Ogasawara
一人 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2008031543A priority Critical patent/JP5001872B2/ja
Priority to US12/266,882 priority patent/US7812429B2/en
Publication of JP2009194059A publication Critical patent/JP2009194059A/ja
Priority to US12/883,468 priority patent/US7964941B2/en
Publication of JP2009194059A5 publication Critical patent/JP2009194059A5/ja
Priority to US13/115,639 priority patent/US8148200B2/en
Application granted granted Critical
Publication of JP5001872B2 publication Critical patent/JP5001872B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48455—Details of wedge bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H01L2224/49052—Different loop heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】モールド時のワイヤショート不良を防止する。
【解決手段】タブ１ｆと、タブ１ｆの周囲に配置された複数のリード１ａと、タブ１ｆ上に搭載された半導体チップ２と、半導体チップ２の電極パッド２ｅとリード１ａとを電気的に接続する複数のワイヤ４と、半導体チップ２を樹脂封止する封止体とを有している。さらに半導体チップ２の主面の第１辺の中央部から端部に向かうにつれてリード１ａのチップ側の先端部を段階的に短くするとともに、主面の第１辺の中央部の第１リード１ｂと端部側の第２リード１ｃとにおいて、第２リード１ｃに隣接する第１リード１ｂの先端部を短くしたことで、第２リード１ｃに接続される第２ワイヤ４ｂとこの第２リード１ｃに隣接する第１リード１ｂの先端部との距離を広げることができ、その結果、モールド樹脂の流動抵抗によりワイヤ流れが発生してもワイヤショート不良を防止することができる。
【選択図】図３

Description

本発明は、半導体装置及びその製造技術に関し、特に、高周波モジュール用の半導体装置に適用して有効な技術に関する。
半導体装置用リードフレームとして、インナーリードの先端部とペレット間の距離が近いものと遠いものとを交互に配列した技術がある（例えば、特許文献１参照）。
特開平１−３１２８６６号公報
半導体装置の低コスト化を実現するには、配線基板を使用して組み立てる基板品（例えば、ＢＧＡ（Ball Grid Array）型の半導体装置）よりも、リードフレームを使用して組み立てるリードフレーム品（例えば、ＱＦＮ（Quad Flat Non-leaded package）型の半導体装置）が有効である。すなわち、配線基板よりもリードフレームの方が、使用する材料のコストが安価であるため、リードフレーム品の方が半導体装置（半導体パッケージ）の低コスト化を図ることができる。
また、半導体装置として電気的な動作を行うために、パッケージの内部に搭載する半導体チップと、外部機器との導通手段となるリード（インナーリード）とを電気的に接続する方法は、例えば、導電性部材であるバンプ電極を用いる方法（フリップチップ接続技術）と、導電性部材であるワイヤ（ボンディングワイヤ）を用いる方法（ワイヤボンディング技術）などがある。ワイヤボンディング技術は、フリップチップ接続技術よりも安価とされているため、搭載される半導体チップとリードとをワイヤを介して電気的に接続する方法が、半導体装置の製造コストをさらに低減することに有効である。
本願発明者は、高周波モジュールに搭載される制御系の半導体装置を、リードフレームを用いて、かつワイヤボンディングを採用して製造する技術について検討した。
まず、電流経路となるワイヤは、同じく電流経路となるリードに比べて幅（断面積）が小さいことから、ワイヤのインピーダンス成分が高い。そのため、ワイヤの長さが長くなると、ワイヤに生じるインピーダンス成分がさらに高くなり、半導体チップと外部機器との間において、信号の伝達（入出力）速度を高速化することが困難となる。また、扱う信号が高周波であるため、インピーダンス成分が高いと、ノイズの影響も受け易く、半導体装置の信頼性（電気特性）が低下する。そこで、信号の伝達経路におけるインピーダンス成分を小さくするために、使用するワイヤの長さをより短くすることが有効であると考えた。このワイヤ長を短くする対策として、まず、リードのチップ側の先端部を半導体チップに近づけることを、本願発明者は考えた。しかし、単にリードの先端部を半導体チップに近づけた場合に、以下のような課題が発生することを見出した。
一般に、ワイヤボンディング工程において、ワイヤの他端部（リード側の端部、２ｎｄ）側は、図１６及び図１７の比較例に示すように、ワイヤの先端部（チップ側の端部、１ｓｔ）側よりも大きい接合領域が必要となる。この理由を詳細に説明すると、ワイヤの先端部は、半導体チップのパッドの表面（ワイヤ接続面）に対し、垂直方向（半導体チップの厚さ方向）にキャピラリ７を下降させ、半導体チップのパッドと接続させる。その後、ワイヤを所望の長さまでキャピラリ７から引き出した後、ワイヤの他端部をリードの一部と接続させる。このとき、ワイヤの他端部の接続は、キャピラリ７を水平方向（リードの延在方向）に滑走させ、ワイヤの他端部をリードの表面に擦り付けて接続する。このようなワイヤボンディング技術を、正ボンディング方式とも呼ぶ。そして、このようなキャピラリ７の動作によりワイヤボンディングを行うため、ワイヤの他端部側は、大きい接合領域が必要となる。
上記の理由から、リード１ａの幅（面積、寸法）を半導体チップのパッドの幅（面積、寸法）よりも広くする必要があり、この結果、リードの間隔（ピッチ）も半導体チップ２のパッドピッチよりも大きく配置する必要がある。そして、間隔が半導体チップのパッドのピッチよりも広く配置された複数のリードに、複数のワイヤをそれぞれ接続すると、形成されるワイヤ４は半導体チップから周囲に向かって放射状に配置される。これにより、ワイヤ４と、このワイヤ４が交差する辺とで規定される狭角側の傾斜角度Ｄ’が急峻となり、以後（ワイヤボンディング工程後）の工程においてループ形状が不安定となる恐れがある。図１８の比較例のＡ部及びＢ部に示すように、ワイヤ４の傾斜角度Ｄ’が急峻となることで、半導体チップ２の各辺の端部側に位置するリード１ａに接続されたワイヤ４と、このリード１ａよりも各辺の中央部側に位置し、かつ隣接する他のリード１ａとの距離（Ｌ）、（Ｍ）が非常に小さくなる。その結果、樹脂モールド時にモールド樹脂の流動抵抗によりワイヤ流れが発生して、ワイヤ４が隣接する他のリード１ａの先端部とショートするという問題が起こる。これにより、半導体装置の歩留まりが低下する。
なお、従来技術として、前記特許文献１（特開平１−３１２８６６号公報）の第３図には、複数のインナーリードのそれぞれの先端部が、ペレットの周縁からほぼ一定の距離にあるように一列に設けられている構造が記載されているが、このような第３図の構造ではワイヤ長を短くすることは困難である。
また、前記特許文献１の第１図及び第２図には、アイランド（ダイパッド）との距離が長い第１のリードと短い第２のリードとを交互に配列した構造が記載されている。しかし、前記特許文献１は、単に長短が異なる複数のリード（第１のインナーリード、第２のインナーリード）を交互に配置する構造についてのみ記載するものであり、どのような種類（電源、ＧＮＤ，又は信号など）の電流を、アイランドとの距離が短い第２のインナーリードを経由して外部機器と入出力を行うかは、記載が無い。また、前記特許文献１の第１図及び第２図に示すように、複数のリードをアイランドの周囲に配置した場合、ペレット（半導体チップ）と複数のリードとを複数のワイヤでそれぞれ接続すると、アイランドとの距離が短い第２のインナーリードと接続されるワイヤに傾斜角度が生じてしまう。そのため、上記したような半導体装置の高速化、信頼性（電気特性）、さらには歩留まりを向上することが困難である。
本発明の目的は、半導体装置の低コスト化を実現できる技術を提供することにある。
また、本発明の他の目的は、半導体装置の高速化を実現できる技術を提供することにある。
また、本発明の他の目的は、半導体装置の信頼性（電気特性）を向上できる技術を提供することにある。
また、本発明の他の目的は、半導体装置の歩留まりを向上することができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
すなわち、本発明は、チップ搭載部と、前記チップ搭載部を支持する吊りリードと、四角形の主面を有し、前記主面の第１辺の中央部に配置された第１電極パッド及び前記第１電極パッドよりも前記第１辺の角部側に配置された第２電極パッドが設けられ、前記チップ搭載部上に搭載された半導体チップとを有している。さらに、前記半導体チップの前記第１辺の前記中央部に対応して設けられた第１リードと、前記第１リードよりも前記吊りリード側に配置された第２リードと、前記第１電極パッドと前記第１リードを電気的に接続する第１ワイヤと、前記第２電極パッドと前記第２リードを電気的に接続する第２ワイヤとを有している。さらに、前記半導体チップの前記主面には、前記第１電極パッド及び前記第２電極パッドを含む複数の電極パッドが形成され、前記チップ搭載部の周囲には、前記第１リード及び前記第２リードを含む複数のリードが配置され、前記第１ワイヤ及び前記第２ワイヤを含む複数のワイヤが設けられ、前記第１ワイヤは、前記第２ワイヤより短いものである。
また、本発明は、（ａ）チップ搭載部と、前記チップ搭載部を支持する吊りリードと、前記チップ搭載部の周囲に設けられた複数のリードとを有するリードフレームを準備する工程と、（ｂ）主面が四角形を成し、かつ前記主面に複数の電極パッドが形成された半導体チップを前記チップ搭載部上に搭載する工程とを有するものである。さらに、（ｃ）前記半導体チップの前記複数の電極パッドのうち、前記半導体チップの前記主面の第１辺の中央部に設けられた第１電極パッドと、前記第１辺の前記中央部に対応して設けられた第１リードとを第１ワイヤによって電気的に接続するとともに、前記第１電極パッドよりも前記第１辺の端部側に設けられた第２電極パッドと、前記第１リードよりも前記吊りリード側に位置する第２リードとを第２ワイヤによって電気的に接続する工程を有する。さらに、前記（ｃ）工程では、前記複数の電極パッドとそれぞれに対応する前記複数のリードとを、それぞれキャピラリを用いてワイヤにより前記電極パッド側を接続した後、前記リード側を接続し、前記第１ワイヤを前記第２ワイヤより短く形成するものである。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
半導体チップの主面の第１辺の中央部から端部に向かうにつれてリードのチップ側の先端部を段階的に短くするとともに、主面の第１辺の中央部に対応して配置された第１リードと、第１辺の端部側に対応して配置された第２リードとで、第２リードに隣接する第１リードの先端部を短くしたことにより、第２リードに接続するワイヤとこの第２リードに隣接する第１リードの先端部との距離を大きく確保することができる。これにより、モールド樹脂の流動抵抗によってワイヤ流れが発生してもワイヤが第１リードに接触することなく、ワイヤショート不良を防止することができる。
また、ワイヤショート不良を防止できるため、半導体装置の歩留りの向上を図ることができる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態）
図１は本発明の実施の形態の半導体装置の構造の一例を示す平面図、図２は図１に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図、図３は図１に示す半導体装置におけるワイヤリング状態の一例を示す拡大部分平面図である。また、図１３は本発明の実施の形態の変形例の半導体装置の組み立てにおけるワイヤボンディング後の構造を示す部分平面図である。
図１〜図３に示す本実施の形態の半導体装置は、樹脂封止型で、かつ小型の半導体パッケージであり、封止体３の実装面（裏面）３ａの周縁部に複数のリード１ａそれぞれのアウタ部１ｄが露出して並んで配置されたノンリード型のものである。本実施の形態では、前記半導体装置の一例として、ＱＦＮ５を取り上げて説明する。
図１〜図３に示すＱＦＮ５の構成について説明すると、半導体チップ２を搭載可能なチップ支持面１ｇを備えたチップ搭載部であるタブ（ダイパッドともいう）１ｆと、タブ１ｆと一体に形成されてタブ１ｆを支持する複数の吊りリード１ｊと、対角線上に配置された吊りリード１ｊ間に位置し、かつタブ１ｆの周囲に配置された複数のリード１ａと、タブ１ｆのチップ支持面１ｇ上に搭載された半導体チップ２とを有している。半導体チップ２はタブ１ｆ上に銀ペースト等のダイボンド材（接着材）を介して搭載されている。
さらに、ＱＦＮ５は、半導体チップ２の主面２ａに形成された複数の電極パッド２ｅと複数のリード１ａとをそれぞれ電気的に接続する複数のワイヤ４と、半導体チップ２と複数のワイヤ４と複数のリード１ａそれぞれの一部とタブ１ｆの一部を樹脂封止する封止体３とを有している。ここで、複数のワイヤ４のそれぞれは、例えば金から成る導電性部材で形成されており、半導体チップの主面２ａに形成された回路素子と繋がるパッドと外部機器との間において、信号の伝達（入出力）を行うための電流経路である。詳細に説明すると、半導体チップ２と外部機器との間における信号の伝達（入出力）は、第１電流経路となるワイヤ４及び第２電流経路となるリード１ａを介して行われる。また、複数のワイヤ４のそれぞれの幅（断面積）は、複数のリード１ａのそれぞれの幅（断面積）よりも小さく形成されている。
なお、半導体チップ２の主面２ａ及びその反対側の裏面２ｂは、四角形であり、その主面２ａには、図３及び図７に示すようにその周縁部に複数の電極パッド２ｅが形成されている。すなわち、複数の電極パッド２ｅは、半導体チップ２の主面２ａの各辺に沿って、形成されている。
また、ＱＦＮ５では、タブ１ｆ、複数の吊りリード１ｊ、及び複数のリード１ａは、同じ１枚の板材（図５に示すリードフレーム１）から構成される。この板材は、例えば銅から成る導電性部材で形成されている。
さらに、ＱＦＮ５では、タブ１ｆのチップ支持面１ｇの外形サイズ（外形寸法、面積）は、図２、図３及び図７に示すように半導体チップ２の外形サイズ（外形寸法、面積）より小さく形成されている。ここでは、タブ１ｆのチップ支持面１ｇが半導体チップ２の裏面２ｂより小さく形成されている。また、図２に示すようにタブ１ｆのチップ支持面１ｇと反対側の裏面１ｈは、封止体３の実装面（裏面）３ａから露出している。すなわち、本実施の形態のＱＦＮ５は、小タブ構造で、かつタブ露出型の半導体パッケージである。
また、ＱＦＮ５では、複数のリード１ａそれぞれのワイヤ接続面１ｍは、タブ１ｆの裏面１ｈを基準にしてチップ支持面側においてチップ支持面１ｇより遠ざかる方向に位置している。すなわち、図２に示すように、各リード１ａには、上方への曲げ部１ｋが形成されており、これによって各リード１ａはオフセット加工されて段差部１ｉが形成され、その結果、各リード１ａのチップ側の先端部の位置が、オフセット加工されていない箇所と比較して高くなっているとともに、各リード１ａのワイヤ接続面１ｍの位置がタブ１ｆのチップ支持面１ｇより高くなっている。
なお、ＱＦＮ５における複数のリード１ａそれぞれは、封止体３の実装面３ａに露出するアウタ部１ｄと封止体３の内部に配置されるインナ部１ｅとを有している。また、本実施の形態のＱＦＮ５では、半導体チップ２の電極パッド２ｅとリード１ａとを電気的に接続するワイヤ４を、特定のピン（例えば、高周波モジュール等に搭載される高周波パッケージにおける高周波信号用のピン）において可能な限り短くするために各リード１ａのチップ側の先端部を半導体チップ２の近くまで延ばして配置している。その際、封止体３の実装面３ａに露出するアウタ部１ｄの長さは、後に本半導体装置を実装する実装基板の電極の寸法によって定められているため、各リード１ａにオフセット加工によるリード上げ加工を施して、封止体３の内部に各リード１ａを埋め込ませることで半導体チップ２の近くまで延在させている。
しかしながら、ワイヤ接続の２ｎｄ側（リード側）においては、図１６及び図１７の比較例に示すように、キャピラリ７によってワイヤ４が擦り付けられるため、１ｓｔ側（チップ側）よりも大きい接合領域が必要となり、リード１ａの幅は所定量必要となる。これにより、リード間隔を半導体チップ２の電極パッド２ｅのピッチよりも大きくする必要があり、その結果、複数のリード１ａが、図７に示すようにチップ側から放射状に延在して配置される。
すなわち、半導体チップ２における複数の電極パッド２ｅのうち隣接する電極パッド２ｅのピッチは、複数のリード１ａのうち隣接するリード１ａのピッチより小さい。つまり、電極パッド２ｅのピッチよりリード１ａのピッチの方が大きく、かつパッド数とリード数を同じにしようとすると、複数のリード１ａをチップ側から放射状に延在して配置させなければならない。
これにより、形成されるワイヤ４も、図３に示すように放射状に配置される。特に、半導体チップ２の主面２ａの角部側に形成されるワイヤ４はその傾斜角度Ｄが一層急峻となる（広角側で見た場合、傾斜角度が一層大きくなる）。ここで、ワイヤ４の傾斜角度Ｄとは、半導体チップ２の主面２ａの辺とワイヤ４とが成す角度のことであり、詳細に説明すると、半導体チップ２の電極パッド２ｅに接続されるワイヤ４が、この電極パッド２ｅと隣接し、このワイヤ４が交差する辺の交差点における狭角側の角度を意味する。
そこで、本実施の形態のＱＦＮ５では、図３及び図７に示すように、半導体チップ２の各辺（第１辺２ｃ、第２辺２ｄ）に対応した複数のリード１ａそれぞれのチップ側の先端部は、それぞれの辺の中央部から端部に向かうにつれて半導体チップ２から段階的に離れている。すなわち、半導体チップ２の２つの角部それぞれに対応して形成された吊りリード１ｊ間において、半導体チップ２の辺の中央部から端部に向かうにつれて、それぞれのリード１ａのチップ側の先端部が半導体チップ２から段階的に離れており、リード１ａの先端部と半導体チップ２との距離に関して、辺の中央部が最も短く、辺の吊りリード１ｊ側が最も長い。
これにより、図３のＡ部及びＢ部に示すように、隣合ったリード１ａにおいて、中央部付近に配置された複数の第１リード１ｂのうち、第２リード１ｃに隣接する第１リード１ｂの先端部を短くすることで、その外側に配置されたリード１ａ（第２リード１ｃ）に接続される第２ワイヤ４ｂと、その内側に配置されたリード１ａ（第２リード１ｃに隣接する第１リード１ｂ）の先端部のエッジとの間隔（ＰやＱ）を、図１８に示す比較例の半導体装置のＡ部（Ｌ）及びＢ部（Ｍ）に比べて、十分に大きく確保することができる。
なお、図３では、半導体チップ２の４つの辺のうちの１つの辺（第１辺２ｃ）に対応した領域のリード形状やワイヤリング状態を示しているが、図３の構造は、半導体チップ２の４辺全てに対応した領域に適用されていることは言うまでもない。
また、辺の中央部と吊りリード１ｊ側との中間付近の位置に対応して配置されたリード１ａについては、そのリード１ａの先端部と半導体チップ２との距離は、辺の中央部での距離と吊りリード１ｊ側での距離との中間ぐらいの距離であることは言うまでもない。
さらに、図９に示す複数のリード１ａのうち、ワイヤ４が接続されていないリード１ａは、ノンコネクト用リード１ｐであり、段階的に半導体チップ２から離れていることから外れているが、本実施の形態においてその先端部が段階的に半導体チップ２から離れて配置されているリード１ａの対象は、ワイヤ４が接続されるリード１ａであり、ノンコネクト用リード１ｐは対象外としている。
次に、本実施の形態のＱＦＮ５の特徴をさらに具体的に説明する。
まず、半導体チップ２は、図７及び図８に示すように、四角形の主面２ａを有するとともに、この主面２ａの４つの辺の周縁部には、第１電極パッド２ｆ及び第２電極パッド２ｇを含む複数の電極パッド２ｅが設けられている。第１電極パッド２ｆは、主面２ａの辺の中央部に配置され、一方、第２電極パッド２ｇは、主面２ａの辺の角部側に配置されている。
例えば、４辺のうち、図３に示す第１辺２ｃ（辺）において、その中央部付近には複数の第１電極パッド２ｆが設けられ、主面２ａの角部側には複数の第２電極パッド２ｇが設けられている。
また、タブ１ｆの周囲には、第１リード１ｂ及び第２リード１ｃを含む複数のリード１ａが配置されている。第１リード１ｂは、第１辺２ｃの中央部に対応して配置されており、一方、第２リード１ｃは第１リード１ｂよりも吊りリード１ｊ側に配置されている。
また、半導体チップ２の電極パッド２ｅとリード１ａとを電気的に接続し、かつ第１ワイヤ４ａ及び第２ワイヤ４ｂを含む複数のワイヤ４が設けられている。第１ワイヤ４ａは、第１電極パッド２ｆと第１リード１ｂを電気的に接続しており、一方、第２ワイヤ４ｂは、第２電極パッド２ｇと第２リード１ｃを電気的に接続している。さらに、本実施の形態のＱＦＮ５では、半導体チップ２の第１辺２ｃの中央部から端部に向かうにつれて、それぞれのリード１ａのチップ側の先端部が半導体チップ２から段階的に離れている。すなわち、第１リード１ｂのチップ側の先端部は、第２リード１ｃのチップ側の先端部より半導体チップ２の近くに位置している。言い換えると、各辺に配置されたリード１ａは、このリード列の中央部付近から吊りリード方向に向かって、複数のリード１ａの先端が外側（アウタ部側）に位置するように設けられている。
したがって、中央部の第１リード１ｂと接続した第１ワイヤ４ａと、端部の第２リード１ｃと接続した第２ワイヤ４ｂとでは、第１ワイヤ４ａの方がワイヤ長さが短い。
これにより、半導体チップ２の複数の電極パッド２ｅのうち、第１ワイヤ４ａと接続する第１電極パッド２ｆは、ワイヤ長さを短くできることから、この電流経路に生じるインピーダンス成分を小さくすることができる。そのため、このような電流経路を介して接続される電極パッド２ｅを、信号用の電極パッド２ｅとして用いることが好ましい。その中でも、例えば、第１電極パッド２ｆと第１リード１ｂ（図３のＳが付された第１リード１ｂ）が真正面で対向している場合、第１ワイヤ４ａを、半導体チップ２の第１辺２ｃと直角に交差する方向に形成することができる（図３に示す角度Ｃ＝９０°）。この場合には、第１辺２ｃに沿って配置される全てのワイヤ４の中でこの第１ワイヤ４ａが最も短くなるため、このような第１ワイヤ４ａと接続する第１電極パッド２ｆを、高周波パッケージ（ＱＦＮ５）における高周波の信号用の電極パッド２ｅとして用いることは非常に有効である。これは、高周波モジュール向けの半導体装置の場合、高周波の信号はノイズの影響に弱いため、電流経路に生じるインピーダンス成分が高いと、半導体装置の電気特性が不安定となり易い。そこで、本実施形態では、ワイヤ４の長さを最も短く形成できるこの電極パッドを、高周波を扱う信号用の電極パッドとして用いることが有効である。なお、この第１電極パッド２ｆの両側等の近傍の電極パッド２ｅとこれらに対応するリード１ａとを接続するワイヤ４も比較的に短く形成することができる。
すなわち、信号用の電極パッド２ｅやリード１ａを、半導体チップ２の主面２ａの辺の中央部付近に対応させて配置することで、高い電気的特性を有する高周波パッケージを実現することができる。
なお、半導体チップ２の第１辺２ｃと直角に交差する方向に形成された第１ワイヤ４ａは、第１辺２ｃと交差する第２辺（他の辺）２ｄに対しては平行な方向に形成されている。
一方、第２ワイヤ４ｂは、第２ワイヤ４ｂと第１辺２ｃとの成す角度（図３に示す角度Ｄ）が、第１ワイヤ４ａと第１辺２ｃとの成す角度（図３に示す角度Ｃ）より小さくなるように形成されている。すなわち、第１ワイヤ４ａ及び第２ワイヤ４ｂを含むワイヤ４が、図３に示すように放射状に配置されているため、半導体チップ２の角部側に形成される第２ワイヤ４ｂはその傾斜角度が一層急峻になることを示している。
また、本実施の形態のＱＦＮ５では、図３、図９及び図１０に示すように、半導体チップ２の主面２ａの角部の電極パッド２ｅ（第２電極パッド２ｇ）と吊りリード１ｊとが第３ワイヤ４ｃによって電気的に接続されている。すなわち、タブボンディングが行われている。なお、吊りリード１ｊにおいては、リード列に接近する箇所が肉逃げ部１ｎとして巾細となっており、第３ワイヤ４ｃは、この肉逃げ部１ｎを避けた箇所に接続されている。近年では、半導体装置の高機能化に伴い、半導体チップ２の主面２ａに形成される電極パッド２ｅの数も増加する傾向にある。これにより、ワイヤ４を介して接続されるリード１ａの数も増加する。このような背景において、半導体装置の小型化も考慮した場合、リード１ａの間隔（ピッチ）や、リード１ａと吊りリード１ｊとの間隔も狭くしたり、リード１ａ及び吊りリード１ｊのそれぞれの幅を細く形成する必要がある。吊りリード１ｊの幅は、ワイヤ４を接続しなければ、タブ１ｆを支持するための強度が確保できる幅であれば良い。しかしながら、本実施の形態の半導体装置は、高周波を扱う信号用の電極パッド２ｅを有していることから、できるだけ半導体チップ２に供給するＧＮＤ電位を確保することが好ましい。そのため、吊りリード１ｊにもワイヤ４（第３ワイヤ４ｃ）を接続できる領域を確保するために、吊りリード１ｊの一部の幅を太く形成している。すなわち、吊りリード１ｊの一部の幅を細くする肉逃げ部１ｎを形成している。
以上のように本実施の形態のＱＦＮ５では、リードフレーム１やワイヤ４を用いて半導体装置を製造できるため、半導体装置の製造コストを低減することができる。信号用の電極パッド２ｅ（第１電極パッド２ｆ）と、この電極パッド２ｅに対応するリード１ａ（第１リード１ｂ）を、半導体チップ２の主面２ａの辺（第１辺）の中央部付近にそれぞれ配置することで、ワイヤ４の長さを短く形成することができるため、半導体装置の高速化を実現することができる。
なお、半導体チップ２は、例えば、シリコンから成り、ワイヤ４は、例えば、金線である。
また、各リード１ａ、タブ１ｆ及び吊りリード１ｊは、例えば、銅合金から成り、それぞれの厚さは、例えば、０．２ｍｍ程度であるが、材質や厚さはこれらに限定されるものではない。
また、封止体３は、例えば、エポキシ系の熱硬化性樹脂から成る。
本実施の形態の半導体装置（ＱＦＮ５）によれば、半導体チップ２の主面２ａの辺の中央部から端部に向かうにつれてリード１ａのチップ側の先端部を段階的に短くし、さらに辺の中央部に対応して配置された第１リード１ｂと、辺の端部側に対応して配置された第２リード１ｃとにおいて、第２リード１ｃに隣接する第１リード１ｂの先端部を短くしたことで、第２リード１ｃに接続する第２ワイヤ４ｂとこの第２リード１ｃに隣接する第１リード１ｂの先端部との距離を大きく確保することができる。
すなわち、半導体チップ２の主面２ａの辺の中央部から端部に向かうにつれて、それぞれのリード１ａのチップ側の先端部が半導体チップ２から段階的に離れており、かつ複数の第１リード１ｂのうち第２リード１ｃに隣接する第１リード１ｂの先端部を短く形成している。これによって、例えば、図３のＡ部及びＢ部に示すように、隣合ったリード１ａにおいてその外側に配置された第２リード１ｃに接続される第２ワイヤ４ｂと、この第２リード１ｃに隣接する第１リード１ｂの先端部のエッジとの間隔（ＰやＱ）を、図１８に示す比較例のＡ部（Ｌ）及びＢ部（Ｍ）に比べて、十分に大きく確保することができる。つまり、半導体チップ２の主面２ａの辺の中央部から端部に向かうにつれてリード１ａのチップ側の先端部を段階的に短くすることで、例えば、図３のＡ部及びＢ部に示すように、隣合ったリード１ａにおいて第２リード１ｃに隣接する第１リード１ｂを短くすることにより、その外側の第２リード１ｃに接続される第２ワイヤ４ｂと、この第２リード１ｃに隣接する第１リード１ｂの先端部のエッジとの間隔（ＰやＱ）を十分に広げることができる。
これにより、封止体３を形成するためのモールド工程において、モールド樹脂を成型金型のキャビティ内に充填した際に生じる流動抵抗によってワイヤ流れが発生しても第２ワイヤ４ｂが、第２リード１ｃに隣接する第１リード１ｂに接触することなく、ワイヤショート不良を防止することができる。
また、ワイヤショート不良を防止できるため、半導体装置（ＱＦＮ５）の歩留りの向上を図ることができる。
また、本実施の形態のＱＦＮ５では、半導体チップ２の主面２ａの辺の中央部から端部に向かうにつれて、それぞれのリード１ａのチップ側の先端部が半導体チップ２から段階的に離れているため、辺の中央部付近に対応して配置されるリード１ａに接続するワイヤ４の長さを短くすることができる。したがって、辺の中央部付近に配置される電極パッド２ｅを信号用の電極パッド２ｅとすることで、ノイズの影響を受けにくい高周波パッケージを実現することができる。
すなわち、半導体チップ２の主面２ａの辺の中央部付近に高周波用の信号用の電極パッド２ｅを配置することで、これらの電極パッド２ｅに接続されるワイヤ４の長さを短くすることができ、これにより、ノイズの影響を受けにくく、信号のばらつきを抑えた高い電気的特性を有する高周波パッケージ（ＱＦＮ５）を実現することができる。
また、本実施の形態のＱＦＮ５は、図２に示すようにタブ１ｆの裏面１ｈが、封止体３の実装面３ａから露出したタブ露出型の半導体パッケージであり、これにより、タブ１ｆの位置（高さ）がタブ埋め込み型の半導体パッケージに比べて低く、搭載される半導体チップ２の主面２ａの高さもタブ埋め込み型の半導体パッケージに比べて低くできる。その結果、タブ埋め込み型の半導体パッケージに比べてワイヤボンディング時のワイヤ４の打ち降ろし量を少なくすることができ、ワイヤ４の長さを短くすることができる。
また、ＱＦＮ５はタブ露出型の半導体パッケージであるため、タブ１ｆの裏面１ｈから放熱を行うことができ、ＱＦＮ５の放熱性の向上を図ることができる。特に、ＱＦＮ５が高周波パッケージである場合に、周波数が高くなると半導体チップ２の発熱量も大きくなるため、タブ露出型であることが非常に有効となる。
また、ＱＦＮ５はタブ１ｆのチップ支持面１ｇが半導体チップ２の裏面２ｂより小さく形成された小タブ構造であるため、各リード１ａのチップ側の先端部を可能な限りチップ近傍に延ばすことができ、その結果、ワイヤ長さを短くできる。
また、ＱＦＮ５では、半導体チップ２の電極パッド２ｅと吊りリード１ｊとが第３ワイヤ４ｃによって電気的に接続されたタブボンディングが行われており、ＱＦＮ５が高周波パッケージである場合には、ＧＮＤの安定化をより図ることができる。ただし、図１３の変形例に示すように、半導体チップ２の電極パッド２ｅと吊りリード１ｊとを電気的に接続するタブボンディングは、必ずしも行わなくてもよい。
また、ＱＦＮ５には、図２に示すように各リード１ａにオフセット加工によるリード上げ加工が施されており、封止体３の内部に各リード１ａの一部（段差部１ｉ）を埋め込んだ構造となっている。これにより、アンカー効果でリード１ａの封止体３からの抜けを防止することができる。さらに、各リード１ａに上げ加工を施しているため、ワイヤ４が接続される面と、半導体チップ２の主面２ａに形成された電極パッド２ｅとの距離が、リードに上げ加工を施さない場合に比べ近くなる。これにより、ワイヤ４の長さをより短くすることが可能となる。
次に、本実施の形態の半導体装置（ＱＦＮ５）の組み立てを、図４に示すフロー図を用いて説明する。
図４は図１に示す半導体装置の組み立て順の一例を示すフロー図、図５は図１に示す半導体装置の組み立てに用いられるリードフレームの構造の一例を示す部分平面図、図６は図５に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図、図７は図１に示す半導体装置の組み立てにおけるペ付け後の構造の一例を示す部分平面図、図８は図７に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図、図９は図１に示す半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す部分平面図、図１０は図９に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図、図１１は図１に示す半導体装置の組み立てにおける樹脂モールド後の構造の一例を示す部分平面図、図１２は図１１に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。
まず、半導体ウェハ（図示せず）を準備し、その後、図４のステップＳ１に示すダイシングを行う。ここでは、前記半導体ウェハをダイシングによって所望のチップサイズに個片化する。
次に、ステップＳ２に示すリードフレーム準備を行う。ここでは、図５及び図６に示すリードフレーム１を準備する。リードフレーム１は、チップ支持面１ｇを備えたチップ搭載部である略四角形のタブ１ｆと、このタブ１ｆをその４つの角部で支持する４本の吊りリード１ｊと、タブ１ｆの周囲に設けられた複数のリード１ａとを有しており、タブ１ｆ、吊りリード１ｊ及び複数のリード１ａはフレーム状の板材によって一体に形成されている。
なお、リードフレーム１は、例えば、銅合金等から成る金属の板材である。
本実施の形態で用いられるリードフレーム１では、図５に示すように、タブ１ｆの各辺に対応した複数のリード１ａが、チップ側から放射状に延在して配置されている。さらに、タブ１ｆの辺の中央部から端部（吊りリード１ｊ側）に向かうにつれて、それぞれのリード１ａのチップ側の先端部がタブ１ｆの辺から段階的に離れている。すなわち、リード１ａのタブ１ｆ側の先端部が、タブ１ｆの辺の中央部から端部に向かうにつれて、段階的に短くなっている。したがって、タブ１ｆの辺の中央部に対応して配置された第１リード１ｂと、辺の端部側に対応して配置された第２リード１ｃとでは、タブ１ｆまでの距離は、第１リード１ｂの方が短い。
さらに、各リード１ａにおいては、図６に示すように、上方への曲げ部１ｋが形成されており、これによって各リード１ａはオフセット加工されてそのチップ側の先端部に段差部１ｉが形成されている。
なお、各リード１ａは、図５に示すように、樹脂封止によって形成される封止体３（図１参照）の外形ラインとなる架空線であるモールドライン６を跨ぐように延在されている。
次に、ステップＳ３に示すぺ付け（ダイボンディング）を行う。ここでは、前記半導体ウェハから半導体チップ２をピックアップし、図７及び図８に示すようにリードフレーム１のタブ１ｆ上にボンディングを行う。なお、半導体チップ２は、その主面２ａが四角形を成し、さらにこの主面２ａにはその周縁部に沿って複数の電極パッド２ｅが形成されている。このような半導体チップ２をその主面２ａを上方に向けてタブ１ｆのチップ支持面１ｇ上に搭載する。
前記ぺ付けにより、ダイボンディング完了後、半導体チップ２の辺の中央部から端部に向かうにつれて、それぞれのリード１ａは、そのチップ側の先端部が半導体チップ２の辺から段階的に離れた状態となる。したがって、半導体チップ２の辺の中央部に対応して配置された第１リード１ｂと、辺の端部側に対応して配置された第２リード１ｃとでは、半導体チップ２の辺までの距離は、第１リード１ｂの方が短い。
なお、本実施の形態の半導体装置は、半導体チップ２の裏面２ｂよりタブ１ｆのチップ支持面１ｇの大きさが小さな小タブ構造のものである。
その後、ステップＳ４に示すワイヤボンディングを行う。ここでは、図９及び図１０に示すように、半導体チップ２の主面２ａの電極パッド２ｅと、各電極パッド２ｅに対応するリード１ａとを金線等のワイヤ４によって電気的に接続する。その際、複数の電極パッド２ｅとそれぞれに対応する複数のリード１ａとを、図１６に示すように、それぞれキャピラリ７を用いてワイヤ４により電極パッド２ｅ側を接続した後、リード１ａ側を接続する。リード１ａ側のワイヤ接続では、キャピラリ７によってワイヤ４を擦り付けてワイヤ４とリード１ａとを接続する。
また、本ワイヤボンディングでは、特に、半導体チップ２の複数の電極パッド２ｅのうち、半導体チップ２の主面２ａの辺の中央部に設けられた第１電極パッド２ｆと、前記辺の中央部に対応して設けられた第１リード１ｂとを第１ワイヤ４ａによって電気的に接続する。さらに、第１電極パッド２ｆよりも前記辺の角部側に設けられた第２電極パッド２ｇと、第１リード１ｂよりも吊りリード１ｊ側に位置する第２リード１ｃとを第２ワイヤ４ｂによって電気的に接続する。
これにより、半導体チップ２の辺の中央部に対応して配置された第１リード１ｂと、辺の端部側に対応して配置された第２リード１ｃとでは、半導体チップ２の辺までの距離は、第１リード１ｂの方が短いため、第１ワイヤ４ａを第２ワイヤ４ｂより短く形成することができる。
その結果、半導体装置であるＱＦＮ５が高周波パッケージの場合には、半導体チップ２の主面２ａの辺の中央部付近の電極パッド２ｅに高周波の信号ピンを配置しておくと、ワイヤ４を短く形成できるため、ノイズの影響を受けにくくすることができ、ＱＦＮ５において、高い電気的特性を得ることができて非常に有効である。
また、中央部付近に配置された複数の第１リード１ｂのうち、第２リード１ｃに隣接する第１リード１ｂの先端部を短く形成することによって、図３のＡ部及びＢ部に示すように、隣合ったリード１ａにおいてその外側に配置された第２リード１ｃに接続される第２ワイヤ４ｂと、この第２リード１ｃに隣接する第１リード１ｂの先端部のエッジとの間隔（ＰやＱ）を十分に広げることができる。
その後、ステップＳ５に示す樹脂モールドを行う。ここでは、図示しないが、上型と下型を有する成型金型を準備し、この上型と下型との間に半導体チップ２が搭載されたリードフレーム１を配置する。そして、この上型及び下型により規定されるキャビティの内部にモールド樹脂を充填することで、半導体チップ２と複数のワイヤ４を樹脂封止して図１１及び図１２に示すように封止体３を形成する。その際、タブ１ｆの裏面１ｈと各リード１ａのアウタ部１ｄが封止体３の実装面３ａに露出するように樹脂封止する。
なお、本実施の形態のＱＦＮ５では、端部側の第２リード１ｃに接続される第２ワイヤ４ｂと、この第２リード１ｃに隣接する第１リード１ｂの先端部のエッジとの間隔が十分に広いため、樹脂充填時のモールド樹脂の流動抵抗によって発生するワイヤ流れによるワイヤショート不良を防止することができる。すなわち、樹脂充填時にワイヤ流れが発生しても第２ワイヤ４ｂが第１リード１ｂに接触することなく、ワイヤショート不良を防止することができる。
その結果、半導体装置（ＱＦＮ５）の歩留りの向上を図ることができるとともに、半導体装置（ＱＦＮ５）の品質や信頼性を向上させることができる。
その後、ステップＳ６に示す外装めっきを行う。ここでは、封止体３から露出する複数のリード１ａのアウタ部１ｄに半田等の外装めっきを施す。
その後、ステップＳ７に示す切断成形を行う。ここでは、各リード１ａの封止体３の側面から露出した部分で切断を行い、リードフレーム１から分離して各ＱＦＮ５に個片化する。
その後、ステップＳ８に示す選別を行う。ここでは、外観検査等を行って良品の半導体装置（ＱＦＮ５）を選別し、これにより、ＱＦＮ５の組み立て完了となる。さらに、ステップＳ９に示す製品の出荷により、ＱＦＮ５の出荷となる。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、半導体装置が小タブ構造のＱＦＮ５の場合を取り上げて説明したが、前記半導体装置は、小タブ構造に限らず、半導体チップ２よりタブ１ｆのチップ支持面１ｇが大きな大タブ構造であってもよい。
さらに、前記半導体装置は、ＱＦＮ５に限定されずに、ＱＦＰ（Quad Flat Package)、ＳＯＰ（Small Outline Package)またはＳＯＮ（Small Outline Non-leaded Package) 等であってもよい。
また、前記実施の形態では、各リード１ａにリード上げ加工を施す構造について説明したが、これに限定されるものではない。前記実施の形態では、半導体チップ２の各辺の中央部に位置する第１リード１ｂを半導体チップ２に近づけて配置しているため、この構成によりワイヤ４の長さを低減できていることから、取扱う信号の周波数が比較的小さい半導体装置を製造する場合には、リード１ａの封止体３からの脱落を抑制する手段として、図１４に示すように、リード１ａの先端部の裏面（実装面、下面）側をハーフエッチング加工により薄く形成した構造でも良い。また、同様に、前記実施の形態では、タブ露出型の半導体パッケージについて説明したが、半導体チップ２に供給されるＧＮＤ電位が複数のリード１ａを介して十分に確保できているのであれば、図１５に示すように、タブ１ｆを封止体３の裏面（実装面、下面）から露出させずに、封止体３に内蔵させる構造であってもよい。さらには、図１４及び図１５に示すそれぞれの構成を、１つの半導体装置で適用しても良い。
本発明は、小型の電子装置およびその製造技術に好適である。
本発明の実施の形態の半導体装置の構造の一例を示す平面図である。 図１に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図１に示す半導体装置におけるワイヤリング状態の一例を示す拡大部分平面図である。 図１に示す半導体装置の組み立て順の一例を示すフロー図である。 図１に示す半導体装置の組み立てに用いられるリードフレームの構造の一例を示す部分平面図である。 図５に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図１に示す半導体装置の組み立てにおけるペ付け後の構造の一例を示す部分平面図である。 図７に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図１に示す半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す部分平面図である。 図９に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図１に示す半導体装置の組み立てにおける樹脂モールド後の構造の一例を示す部分平面図である。 図１１に示すＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 本発明の実施の形態の変形例の半導体装置の組み立てにおけるワイヤボンディング後の構造を示す部分平面図である。 本発明の実施の形態の半導体装置の構造の変形例を示す断面図である。 本発明の実施の形態の半導体装置の構造の変形例を示す断面図である。 比較例のワイヤボンディングにおける２ｎｄ側のボンディング状態を示す断面図である。 図１６に示すリード上におけるワイヤの接合状態を示す拡大部分斜視図である。 比較例の半導体装置におけるワイヤリング状態を示す拡大部分平面である。
符号の説明
１ リードフレーム
１ａ リード
１ｂ 第１リード
１ｃ 第２リード
１ｄ アウタ部
１ｅ インナ部
１ｆ タブ（チップ搭載部）
１ｇ チップ支持面
１ｈ 裏面
１ｉ 段差部
１ｊ 吊りリード
１ｋ 曲げ部
１ｍ ワイヤ接続面
１ｎ 肉逃げ部
１ｐ ノンコネクト用リード
２ 半導体チップ
２ａ 主面
２ｂ 裏面
２ｃ 第１辺（辺）
２ｄ 第２辺（他の辺）
２ｅ 電極パッド
２ｆ 第１電極パッド
２ｇ 第２電極パッド
３ 封止体
３ａ 実装面
４ ワイヤ
４ａ 第１ワイヤ
４ｂ 第２ワイヤ
４ｃ 第３ワイヤ
５ ＱＦＮ（半導体装置）
６ モールドライン
７ キャピラリ

Claims (16)

  1. チップ支持面を備えたチップ搭載部と、
    前記チップ搭載部を支持する吊りリードと、
    四角形の主面を有し、前記主面の第１辺の中央部に配置された第１電極パッド及び前記第１電極パッドよりも前記第１辺の角部側に配置された第２電極パッドが設けられ、前記チップ搭載部の前記チップ支持面上に搭載された半導体チップと、
    前記半導体チップの前記第１辺の前記中央部に対応して設けられた第１リードと、
    前記第１リードよりも前記吊りリード側に配置された第２リードと、
    前記第１電極パッドと前記第１リードを電気的に接続する第１ワイヤと、
    前記第２電極パッドと前記第２リードを電気的に接続する第２ワイヤとを有し、
    前記半導体チップの前記主面には、前記第１電極パッド及び前記第２電極パッドを含む複数の電極パッドが形成され、
    前記チップ搭載部の周囲には、前記第１リード及び前記第２リードを含む複数のリードが配置され、
    前記第１ワイヤ及び前記第２ワイヤを含む複数のワイヤが設けられ、
    前記第１ワイヤは、前記第２ワイヤより短いことを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、前記第１ワイヤは、前記半導体チップの前記第１辺と直角に交差する方向に形成されていることを特徴とする半導体装置。
  3. 請求項１記載の半導体装置において、前記第１ワイヤは、前記第１辺と交差する他の辺に平行な方向に形成されていることを特徴とする半導体装置。
  4. 請求項２記載の半導体装置において、前記第２ワイヤは、前記第２ワイヤと前記第１辺との成す角度が、前記第１ワイヤと前記第１辺との成す角度より小さくなるように形成されていることを特徴とする半導体装置。
  5. 請求項１記載の半導体装置において、前記第１リードのチップ側の先端部は、前記第２リードのチップ側の先端部より前記半導体チップの近くに位置していることを特徴とする半導体装置。
  6. 請求項１記載の半導体装置において、前記第１電極パッドは、信号用の電極パッドであることを特徴とする半導体装置。
  7. 請求項１記載の半導体装置において、前記チップ搭載部の外形寸法は、前記半導体チップの外形寸法より小さいことを特徴とする半導体装置。
  8. 請求項１記載の半導体装置において、前記複数の電極パッドのうち隣接する電極パッドのピッチは、前記複数のリードのうち隣接するリードのピッチより小さいことを特徴とする半導体装置。
  9. 請求項１記載の半導体装置において、前記複数のリードは、チップ側から放射状に延在していることを特徴とする半導体装置。
  10. 請求項１記載の半導体装置において、前記半導体チップの前記第１辺に対応した前記複数のリードそれぞれのチップ側の先端部は、前記第１辺の前記中央部から端部に向かうにつれて前記半導体チップから段階的に離れていることを特徴とする半導体装置。
  11. 請求項１記載の半導体装置において、前記半導体チップの前記第２電極パッドと前記吊りリードとを電気的に接続する第３ワイヤが設けられていることを特徴とする半導体装置。
  12. 請求項１記載の半導体装置において、前記複数のリードそれぞれのワイヤ接続面は、前記チップ搭載部の裏面を基準にして前記チップ支持面側において前記チップ支持面より遠ざかる方向に位置していることを特徴とする半導体装置。
  13. 請求項１記載の半導体装置において、前記半導体チップ及び前記複数のワイヤを封止する封止体が形成され、前記チップ搭載部は前記封止体の実装面から露出していることを特徴とする半導体装置。
  14. 請求項１記載の半導体装置において、前記半導体チップ及び前記複数のワイヤを封止する封止体が形成され、前記複数のリードそれぞれは、前記封止体の実装面に露出するアウタ部と前記封止体の内部に配置されるインナ部とを有していることを特徴とする半導体装置。
  15. （ａ）チップ支持面を備えたチップ搭載部と、前記チップ搭載部を支持する吊りリードと、前記チップ搭載部の周囲に設けられた複数のリードとを有するリードフレームを準備する工程と、
    （ｂ）主面が四角形を成し、かつ前記主面に複数の電極パッドが形成された半導体チップを前記チップ搭載部の前記チップ支持面上に搭載する工程と、
    （ｃ）前記半導体チップの前記複数の電極パッドのうち、前記半導体チップの前記主面の第１辺の中央部に設けられた第１電極パッドと、前記第１辺の前記中央部に対応して設けられた第１リードとを第１ワイヤによって電気的に接続するとともに、前記第１電極パッドよりも前記第１辺の端部側に設けられた第２電極パッドと、前記第１リードよりも前記吊りリード側に位置する第２リードとを第２ワイヤによって電気的に接続する工程とを有し、
    前記（ｃ）工程では、前記複数の電極パッドとそれぞれに対応する前記複数のリードとを、それぞれキャピラリを用いてワイヤにより前記電極パッド側を接続した後、前記リード側を接続し、
    前記第１ワイヤを前記第２ワイヤより短く形成することを特徴とする半導体装置の製造方法。
  16. 請求項１５記載の半導体装置の製造方法において、前記（ｃ）工程の後、前記半導体チップと複数の前記ワイヤを樹脂封止する樹脂封止工程を有することを特徴とする半導体装置の製造方法。
JP2008031543A 2008-02-13 2008-02-13 半導体装置 Expired - Fee Related JP5001872B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008031543A JP5001872B2 (ja) 2008-02-13 2008-02-13 半導体装置
US12/266,882 US7812429B2 (en) 2008-02-13 2008-11-07 Semiconductor device and manufacturing method of the same
US12/883,468 US7964941B2 (en) 2008-02-13 2010-09-16 Semiconductor device and manufacturing method of the same
US13/115,639 US8148200B2 (en) 2008-02-13 2011-05-25 Semiconductor device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008031543A JP5001872B2 (ja) 2008-02-13 2008-02-13 半導体装置

Publications (3)

Publication Number Publication Date
JP2009194059A true JP2009194059A (ja) 2009-08-27
JP2009194059A5 JP2009194059A5 (ja) 2011-02-10
JP5001872B2 JP5001872B2 (ja) 2012-08-15

Family

ID=40938194

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008031543A Expired - Fee Related JP5001872B2 (ja) 2008-02-13 2008-02-13 半導体装置

Country Status (2)

Country Link
US (3) US7812429B2 (ja)
JP (1) JP5001872B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015070161A (ja) * 2013-09-30 2015-04-13 ローム株式会社 リードフレーム、半導体装置および半導体装置の製造方法
JP2019071488A (ja) * 2019-02-06 2019-05-09 ローム株式会社 半導体装置
WO2023189650A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8754513B1 (en) 2008-07-10 2014-06-17 Marvell International Ltd. Lead frame apparatus and method for improved wire bonding
JP5588147B2 (ja) * 2009-10-26 2014-09-10 キヤノン株式会社 半導体装置及び半導体装置を搭載したプリント基板
CN102487025B (zh) * 2010-12-08 2016-07-06 飞思卡尔半导体公司 用于长结合导线的支撑体
CN102891090A (zh) * 2011-07-18 2013-01-23 飞思卡尔半导体公司 半导体器件及其封装方法
US10271448B2 (en) * 2012-08-06 2019-04-23 Investar Corporation Thin leadframe QFN package design of RF front-ends for mobile wireless communication
US20150262919A1 (en) * 2014-03-14 2015-09-17 Texas Instruments Incorporated Structure and method of packaged semiconductor devices with qfn leadframes having stress-absorbing protrusions
JP6695156B2 (ja) * 2016-02-02 2020-05-20 エイブリック株式会社 樹脂封止型半導体装置
FR3064817B1 (fr) * 2017-04-04 2021-07-23 United Monolithic Semiconductors Sas Boitier plastique non coplanaire d'encapsulation d'un composant electronique hyperfrequence de puissance
JP7338204B2 (ja) * 2019-04-01 2023-09-05 富士電機株式会社 半導体装置
CN116525594B (zh) * 2023-07-03 2023-10-13 成都爱旗科技有限公司 一种封装结构、方法及电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05304241A (ja) * 1992-04-28 1993-11-16 Hitachi Ltd 半導体装置
JPH06216303A (ja) * 1992-03-27 1994-08-05 Hitachi Ltd リードフレーム、その製造方法およびそれを用いた半導体集積回路装置の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01312866A (ja) 1988-06-10 1989-12-18 Nec Kyushu Ltd 半導体装置用リードフレーム
JP2000003988A (ja) * 1998-06-15 2000-01-07 Sony Corp リードフレームおよび半導体装置
JP2004095572A (ja) * 2002-08-29 2004-03-25 Hitachi Ltd 半導体装置およびその製造方法
JP4624170B2 (ja) * 2005-04-25 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7977774B2 (en) * 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216303A (ja) * 1992-03-27 1994-08-05 Hitachi Ltd リードフレーム、その製造方法およびそれを用いた半導体集積回路装置の製造方法
JPH05304241A (ja) * 1992-04-28 1993-11-16 Hitachi Ltd 半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015070161A (ja) * 2013-09-30 2015-04-13 ローム株式会社 リードフレーム、半導体装置および半導体装置の製造方法
JP2019071488A (ja) * 2019-02-06 2019-05-09 ローム株式会社 半導体装置
WO2023189650A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
US7964941B2 (en) 2011-06-21
US8148200B2 (en) 2012-04-03
US20110223719A1 (en) 2011-09-15
US20090200649A1 (en) 2009-08-13
US20110001228A1 (en) 2011-01-06
JP5001872B2 (ja) 2012-08-15
US7812429B2 (en) 2010-10-12

Similar Documents

Publication Publication Date Title
JP5001872B2 (ja) 半導体装置
KR100541494B1 (ko) 리드프레임 및 그 제조방법, 수지봉입형 반도체장치 및 그제조방법
US8102035B2 (en) Method of manufacturing a semiconductor device
US9443794B2 (en) Semiconductor device
US8184453B1 (en) Increased capacity semiconductor package
US7808084B1 (en) Semiconductor package with half-etched locking features
KR101286874B1 (ko) 반도체 장치 및 그 제조 방법
US8981575B2 (en) Semiconductor package structure
TWI515855B (zh) 具有提升接地接合穩定性之引線架封裝
JP3851845B2 (ja) 半導体装置
US20040155363A1 (en) Resin-encapsulated semiconductor device and method for manufacturing the same
US20110309483A1 (en) Semiconductor Device
US6849952B2 (en) Semiconductor device and its manufacturing method
US10290593B2 (en) Method of assembling QFP type semiconductor device
US20110062569A1 (en) Semiconductor device package with down-set leads
JP4651218B2 (ja) 半導体装置の製造方法
JP2005150294A (ja) 半導体装置およびその製造方法
JP2005135938A (ja) 半導体装置およびその製造方法
JP2005109007A (ja) 半導体装置およびその製造方法
JP2004200719A (ja) 半導体装置
JP2001168260A (ja) 半導体装置およびその製造方法
JP2006013391A (ja) 半導体装置およびその製造方法
KR20060128394A (ko) 리드 프레임을 이용한 리드 그리드 어레이 패키지 및 그제조 방법
JP2013038370A (ja) 半導体装置の製造方法
JP2013008901A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20100528

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101216

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120202

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120327

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120518

R150 Certificate of patent or registration of utility model

Ref document number: 5001872

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150525

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees