JP2001168260A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法Info
- Publication number
- JP2001168260A JP2001168260A JP34456299A JP34456299A JP2001168260A JP 2001168260 A JP2001168260 A JP 2001168260A JP 34456299 A JP34456299 A JP 34456299A JP 34456299 A JP34456299 A JP 34456299A JP 2001168260 A JP2001168260 A JP 2001168260A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- wire
- supporting portion
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/0612—Layout
- H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
- H01L2224/06153—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry with a staggered arrangement, e.g. depopulated array
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01029—Copper [Cu]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01047—Silver [Ag]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/014—Solder alloys
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 既存のワイヤボンディング設備を用いて半導
体装置の薄形化および低コスト化を図る。 【解決手段】 半導体チップ2の周囲に延在する複数の
インナリード1bと、半導体チップ2を支持するチップ
支持部5aおよびこれと一体でその周囲に形成された鍔
状接合部5bを備え、かつ鍔状接合部5bが複数のイン
ナリード1bと接合された薄板部材5と、半導体チップ
2のパッド2aとインナリード1bとを電気的に接続す
るワイヤ4と、半導体チップ2を樹脂封止して形成され
た封止部3と、複数のアウタリード1cとからなり、チ
ップ支持部5aが鍔状接合部5bより封止部3の天面3
aから離れて配置されていることにより、薄形の半導体
装置における千鳥パッドボンディングを可能にできると
ともに、ワイヤ4の封止部3の天面3aからの露出を防
止できる。
体装置の薄形化および低コスト化を図る。 【解決手段】 半導体チップ2の周囲に延在する複数の
インナリード1bと、半導体チップ2を支持するチップ
支持部5aおよびこれと一体でその周囲に形成された鍔
状接合部5bを備え、かつ鍔状接合部5bが複数のイン
ナリード1bと接合された薄板部材5と、半導体チップ
2のパッド2aとインナリード1bとを電気的に接続す
るワイヤ4と、半導体チップ2を樹脂封止して形成され
た封止部3と、複数のアウタリード1cとからなり、チ
ップ支持部5aが鍔状接合部5bより封止部3の天面3
aから離れて配置されていることにより、薄形の半導体
装置における千鳥パッドボンディングを可能にできると
ともに、ワイヤ4の封止部3の天面3aからの露出を防
止できる。
Description
【0001】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、既存のワイヤボンディング設備を用いた半
導体装置の薄形化およびチップシュリンク化に適用して
有効な技術に関する。
関し、特に、既存のワイヤボンディング設備を用いた半
導体装置の薄形化およびチップシュリンク化に適用して
有効な技術に関する。
【0002】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【0003】特定ユーザ向けに製造されたIC(Integr
ated Circuit、ASICともいう)には、高出力タイプ
のものが多く、高出力タイプでかつモールドタイプのI
Cの一例として、面実装形のQFP(Quad Flat Packag
e)が知られており、さらに、QFPのうち厚さ1.2mm
程度の薄形のものはTQFP(Thin Quad Flat Packag
e) と呼ばれている。
ated Circuit、ASICともいう)には、高出力タイプ
のものが多く、高出力タイプでかつモールドタイプのI
Cの一例として、面実装形のQFP(Quad Flat Packag
e)が知られており、さらに、QFPのうち厚さ1.2mm
程度の薄形のものはTQFP(Thin Quad Flat Packag
e) と呼ばれている。
【0004】また、QFPやTQFPなどでは、パッケ
ージのコスト低減のためにチップシュリンク化が行われ
る。
ージのコスト低減のためにチップシュリンク化が行われ
る。
【0005】その際、多ピンを維持してチップシュリン
ク化を図るためには、半導体チップの表面電極である電
極パッドの狭パッドピッチ化が必要となるが、この狭パ
ッドピッチ化を実現するには、半導体チップの電極パッ
ドを一列パッド配置として実現する方法と、千鳥パッド
配置として実現する方法とがある。
ク化を図るためには、半導体チップの表面電極である電
極パッドの狭パッドピッチ化が必要となるが、この狭パ
ッドピッチ化を実現するには、半導体チップの電極パッ
ドを一列パッド配置として実現する方法と、千鳥パッド
配置として実現する方法とがある。
【0006】一般的に、前記一列パッド配置では、ワイ
ヤのループ高さを低く形成できるため、半導体装置の薄
形化を実現できるというメリットがあるが、ワイヤボン
ダのキャピラリの形状を変えたり、新たなボンディング
プロセスを確立する必要が生じるなどのデメリットが発
生する。一方、千鳥パッド配置では、既存のワイヤボン
ディング設備を用いてワイヤボンディングが行えるとい
うメリットがある。
ヤのループ高さを低く形成できるため、半導体装置の薄
形化を実現できるというメリットがあるが、ワイヤボン
ダのキャピラリの形状を変えたり、新たなボンディング
プロセスを確立する必要が生じるなどのデメリットが発
生する。一方、千鳥パッド配置では、既存のワイヤボン
ディング設備を用いてワイヤボンディングが行えるとい
うメリットがある。
【0007】なお、薄形化を図ったICパッケージ(半
導体装置)については、例えば、株式会社工業調査会、
1991年4月1日発行、「電子材料1991年4月
号」、109〜114頁に記載されている。
導体装置)については、例えば、株式会社工業調査会、
1991年4月1日発行、「電子材料1991年4月
号」、109〜114頁に記載されている。
【0008】
【発明が解決しようとする課題】ところが、前記した技
術の半導体装置において、コスト低減を図って、かつチ
ップシュリンク化を実現しようとすると、一列パッド配
置では、新たなワイヤボンディング設備が必要になると
いう問題が起こる。
術の半導体装置において、コスト低減を図って、かつチ
ップシュリンク化を実現しようとすると、一列パッド配
置では、新たなワイヤボンディング設備が必要になると
いう問題が起こる。
【0009】したがって、既存のワイヤボンディング設
備を用いてワイヤボンディングが可能な千鳥パッド配置
を適用する。
備を用いてワイヤボンディングが可能な千鳥パッド配置
を適用する。
【0010】なお、モールドタイプのQFPやTQFP
などでは、モールドの際のレジン(封止用樹脂)注入時
にレジン圧によって半導体チップを支持しているタブが
上下に移動することがある。
などでは、モールドの際のレジン(封止用樹脂)注入時
にレジン圧によって半導体チップを支持しているタブが
上下に移動することがある。
【0011】これは、タブを支持しているタブ吊りリー
ドが幅細のため、レジン圧を受けた際にタブ吊りリード
が上下動するものであり、これによってタブの位置が上
方または下方に移動するものである(このタブが上下に
ずれる現象を、以降、タブシフトと呼ぶ)。
ドが幅細のため、レジン圧を受けた際にタブ吊りリード
が上下動するものであり、これによってタブの位置が上
方または下方に移動するものである(このタブが上下に
ずれる現象を、以降、タブシフトと呼ぶ)。
【0012】この際、タブの位置が上方にずれると、ワ
イヤが封止部の天面から露出したり、ボイドが形成され
るという問題が発生し、一方、下方にずれると、タブが
封止部の裏面に露出したり、同様にボイドが形成される
という問題が発生する。
イヤが封止部の天面から露出したり、ボイドが形成され
るという問題が発生し、一方、下方にずれると、タブが
封止部の裏面に露出したり、同様にボイドが形成される
という問題が発生する。
【0013】なお、タブシフトは、小タブ構造(タブが
半導体チップと比べて遙に小さい構造)の場合や、TQ
FPなどの薄形の半導体装置において顕著に起こる。
半導体チップと比べて遙に小さい構造)の場合や、TQ
FPなどの薄形の半導体装置において顕著に起こる。
【0014】そこで、千鳥パッド配置を適用しようとす
ると、高ループワイヤを形成しなければならないため、
ワイヤ露出の発生率が高くなり、したがって、千鳥パッ
ド配置の薄形の半導体装置への適用は困難なことが問題
となる。
ると、高ループワイヤを形成しなければならないため、
ワイヤ露出の発生率が高くなり、したがって、千鳥パッ
ド配置の薄形の半導体装置への適用は困難なことが問題
となる。
【0015】本発明の目的は、既存のワイヤボンディン
グ設備を用いて薄形化および低コスト化を図る半導体装
置ならびにその製造方法を提供することにある。
グ設備を用いて薄形化および低コスト化を図る半導体装
置ならびにその製造方法を提供することにある。
【0016】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【0017】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【0018】すなわち、本発明の半導体装置は、半導体
チップの周囲に延在する複数のインナリードと、前記半
導体チップを支持するチップ支持部およびこれと一体で
その周囲に形成された鍔状接合部を備え、前記鍔状接合
部が複数の前記インナリードと接合された薄板部材と、
前記半導体チップの前記表面電極とこれに対応する前記
インナリードとを電気的に接続するボンディング用のワ
イヤと、前記半導体チップと前記ワイヤとを樹脂封止し
て形成された封止部と、前記インナリードに連なり、前
記封止部から外部に突出した外部端子である複数のアウ
タリードとを有し、前記チップ支持部が前記鍔状接合部
より前記封止部の前記ワイヤを覆う天面から離れて配置
されているものである。
チップの周囲に延在する複数のインナリードと、前記半
導体チップを支持するチップ支持部およびこれと一体で
その周囲に形成された鍔状接合部を備え、前記鍔状接合
部が複数の前記インナリードと接合された薄板部材と、
前記半導体チップの前記表面電極とこれに対応する前記
インナリードとを電気的に接続するボンディング用のワ
イヤと、前記半導体チップと前記ワイヤとを樹脂封止し
て形成された封止部と、前記インナリードに連なり、前
記封止部から外部に突出した外部端子である複数のアウ
タリードとを有し、前記チップ支持部が前記鍔状接合部
より前記封止部の前記ワイヤを覆う天面から離れて配置
されているものである。
【0019】本発明によれば、チップ支持部の周囲にこ
れと一体で形成された鍔状接合部が複数のインナリード
と接合されているため、鍔状接合部によってチップ支持
部の支持強度を向上させることができる。その結果、モ
ールド時のタブシフトを抑えることができる。
れと一体で形成された鍔状接合部が複数のインナリード
と接合されているため、鍔状接合部によってチップ支持
部の支持強度を向上させることができる。その結果、モ
ールド時のタブシフトを抑えることができる。
【0020】さらに、チップ支持部が鍔状接合部より封
止部の天面から離れて配置されていることにより、半導
体チップの主面と封止部の天面との距離を長くすること
ができる。したがって、封止部における半導体チップの
主面上の厚さが増えるとともに、タブシフトを抑えるこ
とができるため、半導体チップの表面電極が千鳥パッド
配置であっても千鳥パッドボンディングを行うことがで
き、モールド時の高ループワイヤの封止部の天面からの
露出を防ぐことが可能になる。
止部の天面から離れて配置されていることにより、半導
体チップの主面と封止部の天面との距離を長くすること
ができる。したがって、封止部における半導体チップの
主面上の厚さが増えるとともに、タブシフトを抑えるこ
とができるため、半導体チップの表面電極が千鳥パッド
配置であっても千鳥パッドボンディングを行うことがで
き、モールド時の高ループワイヤの封止部の天面からの
露出を防ぐことが可能になる。
【0021】これにより、既存のワイヤボンディング設
備を用いて半導体装置の薄形化を実現することができ
る。
備を用いて半導体装置の薄形化を実現することができ
る。
【0022】また、本発明の半導体装置の製造方法は、
チップ支持部およびこれと一体でその周囲に形成された
鍔状接合部からなる薄板部材の前記鍔状接合部が複数の
インナリードと接合されたリードフレームを準備する工
程と、前記鍔状接合部よりも前記インナリードのワイヤ
接合側と反対側の方向に配置された前記チップ支持部に
前記半導体チップを搭載する工程と、前記半導体チップ
の表面電極とこれに対応する前記インナリードとをワイ
ヤボンディングによって電気的に接続する工程と、前記
半導体チップと前記ワイヤとを樹脂封止して、前記チッ
プ支持部が前記鍔状接合部より封止部の前記ワイヤを覆
う天面から離れて配置されるように前記封止部を形成す
る工程と、前記封止部から突出した複数のアウタリード
を前記リードフレームの枠部から分離する工程とを有す
るものである。
チップ支持部およびこれと一体でその周囲に形成された
鍔状接合部からなる薄板部材の前記鍔状接合部が複数の
インナリードと接合されたリードフレームを準備する工
程と、前記鍔状接合部よりも前記インナリードのワイヤ
接合側と反対側の方向に配置された前記チップ支持部に
前記半導体チップを搭載する工程と、前記半導体チップ
の表面電極とこれに対応する前記インナリードとをワイ
ヤボンディングによって電気的に接続する工程と、前記
半導体チップと前記ワイヤとを樹脂封止して、前記チッ
プ支持部が前記鍔状接合部より封止部の前記ワイヤを覆
う天面から離れて配置されるように前記封止部を形成す
る工程と、前記封止部から突出した複数のアウタリード
を前記リードフレームの枠部から分離する工程とを有す
るものである。
【0023】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【0024】図1は本発明の半導体装置の構造の実施の
形態の一例を示す外観斜視図、図2は図1に示す半導体
装置の構造と千鳥パッドボンディングの状態を示す図で
あり、(a)は半導体装置の断面図、(b)は千鳥パッ
ドボンディングの部分平面図、図3は図1に示す半導体
装置に設けられた薄板部材のチップ支持部の構造の一例
を示す平面図、図4は図1に示す半導体装置の実装形態
の一例を示す部分断面図、図5は図1に示す半導体装置
の組み立てに用いられるリードフレームの構造の一例を
示す部分平面図である。
形態の一例を示す外観斜視図、図2は図1に示す半導体
装置の構造と千鳥パッドボンディングの状態を示す図で
あり、(a)は半導体装置の断面図、(b)は千鳥パッ
ドボンディングの部分平面図、図3は図1に示す半導体
装置に設けられた薄板部材のチップ支持部の構造の一例
を示す平面図、図4は図1に示す半導体装置の実装形態
の一例を示す部分断面図、図5は図1に示す半導体装置
の組み立てに用いられるリードフレームの構造の一例を
示す部分平面図である。
【0025】本実施の形態の半導体装置は、樹脂封止形
でかつ面実装形のものであり、本実施の形態ではこの半
導体装置の一例として、図1および図2に示す薄形のT
QFP6を取り上げて説明する。
でかつ面実装形のものであり、本実施の形態ではこの半
導体装置の一例として、図1および図2に示す薄形のT
QFP6を取り上げて説明する。
【0026】なお、TQFP6は、例えば、ゲートアレ
イなどの比較的多ピンで、かつ狭パッドピッチの半導体
チップ2が組み込まれたものであり、さらに、複数(本
実施の形態では、一例として128ピン)のアウタリー
ド1cが、図1に示すように、封止部3から4方向に突
出して、ガルウィング状に曲げ成形されたものである。
イなどの比較的多ピンで、かつ狭パッドピッチの半導体
チップ2が組み込まれたものであり、さらに、複数(本
実施の形態では、一例として128ピン)のアウタリー
ド1cが、図1に示すように、封止部3から4方向に突
出して、ガルウィング状に曲げ成形されたものである。
【0027】TQFP6の構成について説明すると、図
2(a)に示すように、半導体チップ2の周囲に延在す
る複数のインナリード1bと、半導体チップ2を支持す
るチップ支持部5aおよびこれと一体でその周囲に形成
された鍔状接合部5bを備え、かつ鍔状接合部5bが複
数のインナリード1bと接合された薄板部材5と、半導
体チップ2の主面2cに形成された表面電極であるパッ
ド2aとこれに対応するインナリード1bとを電気的に
接続するボンディング用のワイヤ4と、半導体チップ2
とワイヤ4とを樹脂封止して形成された封止部3と、イ
ンナリード1bに連なり、かつ封止部3から外部に突出
した外部端子である複数のアウタリード1cとからな
り、チップ支持部5aが鍔状接合部5bより封止部3の
ワイヤ4を覆う天面3aから離れて配置されているもの
である。
2(a)に示すように、半導体チップ2の周囲に延在す
る複数のインナリード1bと、半導体チップ2を支持す
るチップ支持部5aおよびこれと一体でその周囲に形成
された鍔状接合部5bを備え、かつ鍔状接合部5bが複
数のインナリード1bと接合された薄板部材5と、半導
体チップ2の主面2cに形成された表面電極であるパッ
ド2aとこれに対応するインナリード1bとを電気的に
接続するボンディング用のワイヤ4と、半導体チップ2
とワイヤ4とを樹脂封止して形成された封止部3と、イ
ンナリード1bに連なり、かつ封止部3から外部に突出
した外部端子である複数のアウタリード1cとからな
り、チップ支持部5aが鍔状接合部5bより封止部3の
ワイヤ4を覆う天面3aから離れて配置されているもの
である。
【0028】すなわち、チップ支持部5aをタブと見立
てた場合、チップ支持部5aが、曲げ加工によって、鍔
状接合部5bより封止部3の天面3aから離れて配置さ
れているため、薄板部材5において、チップ支持部5a
がタブ下げ加工されていることになる。
てた場合、チップ支持部5aが、曲げ加工によって、鍔
状接合部5bより封止部3の天面3aから離れて配置さ
れているため、薄板部材5において、チップ支持部5a
がタブ下げ加工されていることになる。
【0029】その結果、半導体チップ2の主面2cと封
止部3の天面3aとの距離を長くすることができ、これ
によって、薄形の半導体装置における千鳥パッドボンデ
ィングを可能にするとともに、ワイヤ4の封止部3の天
面3aからの露出を防止するものである。
止部3の天面3aとの距離を長くすることができ、これ
によって、薄形の半導体装置における千鳥パッドボンデ
ィングを可能にするとともに、ワイヤ4の封止部3の天
面3aからの露出を防止するものである。
【0030】さらに、TQFP6では、チップ支持部5
aの周囲全体にわたってこれと一体に形成された鍔状接
合部5bが絶縁性の接着材などを介して各インナリード
1bと接合されているため、鍔状接合部5bによるチッ
プ支持部5aの支持強度が高められ、その結果、モール
ド時のタブシフト(モールド時にそのレジン圧でタブ
(ここでは薄板部材5のチップ支持部5a)が上方また
は下方に移動する現象)を低減できる。
aの周囲全体にわたってこれと一体に形成された鍔状接
合部5bが絶縁性の接着材などを介して各インナリード
1bと接合されているため、鍔状接合部5bによるチッ
プ支持部5aの支持強度が高められ、その結果、モール
ド時のタブシフト(モールド時にそのレジン圧でタブ
(ここでは薄板部材5のチップ支持部5a)が上方また
は下方に移動する現象)を低減できる。
【0031】したがって、図1、図2に示す本実施の形
態のTQFP6では千鳥パッドボンディングが可能なこ
とにより、このTQFP6に搭載された半導体チップ2
は、そのパッド2aが、低ループワイヤ4aと高ループ
ワイヤ4bとを使い分ける千鳥パッド配置のものである
とともに、パッドピッチが、例えば、80μm未満の狭
パッドピッチのものである。
態のTQFP6では千鳥パッドボンディングが可能なこ
とにより、このTQFP6に搭載された半導体チップ2
は、そのパッド2aが、低ループワイヤ4aと高ループ
ワイヤ4bとを使い分ける千鳥パッド配置のものである
とともに、パッドピッチが、例えば、80μm未満の狭
パッドピッチのものである。
【0032】なお、図1に示すTQFP6は、薄形のも
のであるが、その厚さは、例えば、1.2mm以下のもの
である。
のであるが、その厚さは、例えば、1.2mm以下のもの
である。
【0033】また、各インナリード1bに接合された薄
板部材5は、その中央付近に曲げ加工(タブ下げ加工)
によって形成されたチップ支持部5aが配置され、その
周囲全体にはこれと一体に繋がって形成された鍔状接合
部5bが配置されている。
板部材5は、その中央付近に曲げ加工(タブ下げ加工)
によって形成されたチップ支持部5aが配置され、その
周囲全体にはこれと一体に繋がって形成された鍔状接合
部5bが配置されている。
【0034】さらに、タブであるチップ支持部5aは、
封止部3に埋め込まれている。
封止部3に埋め込まれている。
【0035】なお、本実施の形態のTQFP6における
薄板部材5は、例えば、銅板であり、その厚さは、15
0μm程度のものである。
薄板部材5は、例えば、銅板であり、その厚さは、15
0μm程度のものである。
【0036】また、薄板部材5においてチップ支持部5
aを形成する際の曲げ加工による曲げ量(タブ下げ量)
は、例えば、100〜200μmである。したがって、
チップ支持部5aは、鍔状接合部5bと比較して100
〜200μm程度実装基板7(図4参照)寄りの位置に
配置される。
aを形成する際の曲げ加工による曲げ量(タブ下げ量)
は、例えば、100〜200μmである。したがって、
チップ支持部5aは、鍔状接合部5bと比較して100
〜200μm程度実装基板7(図4参照)寄りの位置に
配置される。
【0037】さらに、TQFP6においては、図3に示
すように、薄板部材5におけるチップ支持部5aがほぼ
四角形に形成され、その際、チップ支持部5aの4つの
角部に貫通孔5cが形成されている。
すように、薄板部材5におけるチップ支持部5aがほぼ
四角形に形成され、その際、チップ支持部5aの4つの
角部に貫通孔5cが形成されている。
【0038】この貫通孔5cは、薄板部材5においてチ
ップ支持部5aを形成するための曲げ加工(タブ下げ加
工)を行う際に、前記曲げ加工を容易にするものであ
る。
ップ支持部5aを形成するための曲げ加工(タブ下げ加
工)を行う際に、前記曲げ加工を容易にするものであ
る。
【0039】これにより、薄板部材5に100〜200
μm程度の曲げ量による凹部すなわちチップ支持部5a
を容易に形成することができる。
μm程度の曲げ量による凹部すなわちチップ支持部5a
を容易に形成することができる。
【0040】また、TQFP6では、半導体チップ2の
主面2cに形成されたパッド2aが千鳥パッド配置であ
る。したがって、図2(b)に示すように、半導体チッ
プ2のパッド2aがチップ外周に沿って主面2cに千鳥
状に2列で配置され、各パッド2aに対して千鳥パッド
ボンディングが行われて組み立てられたものであるた
め、前記2列のパッド2aのうち、図2(a),(b)に
示すように、外側配置のパッド2aに低ループワイヤ4
aが接合され、かつ内側配置のパッド2aに高ループワ
イヤ4bが接合されている。
主面2cに形成されたパッド2aが千鳥パッド配置であ
る。したがって、図2(b)に示すように、半導体チッ
プ2のパッド2aがチップ外周に沿って主面2cに千鳥
状に2列で配置され、各パッド2aに対して千鳥パッド
ボンディングが行われて組み立てられたものであるた
め、前記2列のパッド2aのうち、図2(a),(b)に
示すように、外側配置のパッド2aに低ループワイヤ4
aが接合され、かつ内側配置のパッド2aに高ループワ
イヤ4bが接合されている。
【0041】その際の低ループワイヤ4aのループ高さ
は、例えば、100〜200μmであり、一方、高ルー
プワイヤ4bのループ高さは、例えば、275〜375
μmである。
は、例えば、100〜200μmであり、一方、高ルー
プワイヤ4bのループ高さは、例えば、275〜375
μmである。
【0042】さらに、TQFP6は、薄形で、かつ千鳥
パッドボンディングが行われるとともに、ワイヤ4の封
止部3の天面3aにおける露出を防ぐものであるため、
これに搭載される半導体チップ2も、その厚さが薄いも
のが好ましく、例えば、厚さ200μm程度の半導体チ
ップ2である。
パッドボンディングが行われるとともに、ワイヤ4の封
止部3の天面3aにおける露出を防ぐものであるため、
これに搭載される半導体チップ2も、その厚さが薄いも
のが好ましく、例えば、厚さ200μm程度の半導体チ
ップ2である。
【0043】なお、TQFP6で用いられるワイヤ4
は、例えば、金線である。
は、例えば、金線である。
【0044】また、半導体チップ2は、薄板部材5の凹
部であるチップ支持部5aのチップ支持面5dにダイボ
ンド材などによって固定されている。
部であるチップ支持部5aのチップ支持面5dにダイボ
ンド材などによって固定されている。
【0045】さらに、インナリード1bおよびアウタリ
ード1cは、例えば、鉄−Ni合金などである。
ード1cは、例えば、鉄−Ni合金などである。
【0046】また、封止部3は、例えば、エポキシ系の
熱硬化性樹脂などを用いてモールド(樹脂封止)を行
い、その後、これを熱硬化させて形成したものである。
熱硬化性樹脂などを用いてモールド(樹脂封止)を行
い、その後、これを熱硬化させて形成したものである。
【0047】次に、本実施の形態のTQFP6の実装形
態について説明する。
態について説明する。
【0048】図4に示すように、TQFP6の実装基板
7への実装は、例えば、他の表面実装形の半導体装置ま
たは電子部品などと一緒に半田リフローによって行われ
るものであり、TQFP6の各アウタリード1cが、実
装基板7のランドなどの基板側端子7aと半田8によっ
て電気的に接続されている。
7への実装は、例えば、他の表面実装形の半導体装置ま
たは電子部品などと一緒に半田リフローによって行われ
るものであり、TQFP6の各アウタリード1cが、実
装基板7のランドなどの基板側端子7aと半田8によっ
て電気的に接続されている。
【0049】次に、本実施の形態のTQFP6の製造方
法について説明する。
法について説明する。
【0050】なお、前記TQFP6の製造方法は、図5
に示すリードフレーム1を用いて行うものである。
に示すリードフレーム1を用いて行うものである。
【0051】まず、チップ支持部5aおよびこれと一体
でその周囲に形成された鍔状接合部5bからなる薄板部
材5の鍔状接合部5bが複数のインナリード1bと接合
された図5に示すリードフレーム1を準備する。
でその周囲に形成された鍔状接合部5bからなる薄板部
材5の鍔状接合部5bが複数のインナリード1bと接合
された図5に示すリードフレーム1を準備する。
【0052】すなわち、銅板からなる薄板部材5のほぼ
中央に曲げ加工(タブ下げ加工)によって凹部であるチ
ップ支持部5aが形成され、かつ、このチップ支持部5
aと一体でその周囲に形成された鍔状接合部5bが各イ
ンナリード1bに絶縁性の接着材などを介して接合され
たリードフレーム1を準備する。
中央に曲げ加工(タブ下げ加工)によって凹部であるチ
ップ支持部5aが形成され、かつ、このチップ支持部5
aと一体でその周囲に形成された鍔状接合部5bが各イ
ンナリード1bに絶縁性の接着材などを介して接合され
たリードフレーム1を準備する。
【0053】なお、リードフレーム1は、図5に示すよ
うに、この1枚のリードフレーム1から複数個(例え
ば、4〜5個程度)のTQFP6を製造することが可能
な長尺状の細長い多連のものである。
うに、この1枚のリードフレーム1から複数個(例え
ば、4〜5個程度)のTQFP6を製造することが可能
な長尺状の細長い多連のものである。
【0054】つまり、1枚のリードフレーム1には、1
個のTQFP6に対応したパッケージ領域が複数個形成
され、それぞれの前記パッケージ領域において各インナ
リード1bの端部に絶縁性の接着材などを介して薄板部
材5の鍔状接合部5bが接合されている(張り付けられ
ている)とともに、それぞれの薄板部材5のほぼ中央に
は曲げ加工(タブ下げ加工)によって凹部であるチップ
支持部5aが形成されている。
個のTQFP6に対応したパッケージ領域が複数個形成
され、それぞれの前記パッケージ領域において各インナ
リード1bの端部に絶縁性の接着材などを介して薄板部
材5の鍔状接合部5bが接合されている(張り付けられ
ている)とともに、それぞれの薄板部材5のほぼ中央に
は曲げ加工(タブ下げ加工)によって凹部であるチップ
支持部5aが形成されている。
【0055】また、リードフレーム1は、TQFP6に
用いられるものであるため、チップ支持部5aの周囲4
方向に対して合計128本のインナリード1bと、それ
ぞれに連なって一体に形成された外部端子であるアウタ
リード1cとからなるフレーム本体1aを有し、さら
に、フレーム本体1aには、各アウタリード1cを支持
する枠部1fが形成されている。
用いられるものであるため、チップ支持部5aの周囲4
方向に対して合計128本のインナリード1bと、それ
ぞれに連なって一体に形成された外部端子であるアウタ
リード1cとからなるフレーム本体1aを有し、さら
に、フレーム本体1aには、各アウタリード1cを支持
する枠部1fが形成されている。
【0056】なお、この枠部1fには、ダイボンディン
グ時やワイヤボンディング時にリードフレーム1を搬送
する際のガイド用長孔1dおよび位置決め孔1eが形成
されている。
グ時やワイヤボンディング時にリードフレーム1を搬送
する際のガイド用長孔1dおよび位置決め孔1eが形成
されている。
【0057】さらに、リードフレーム1のフレーム本体
1aの材料は、例えば、鉄、銅、または、鉄とニッケル
との合金などの導通材であり、その厚さは、例えば、
0.1〜0.15mm程度である。また、チップ支持部5a
と鍔状接合部5bとからなる薄板部材5は、例えば、銅
板であり、その厚さは、0.15mm程度であるが、前記
材料や前記厚さなどは、これに限定されるものではな
い。
1aの材料は、例えば、鉄、銅、または、鉄とニッケル
との合金などの導通材であり、その厚さは、例えば、
0.1〜0.15mm程度である。また、チップ支持部5a
と鍔状接合部5bとからなる薄板部材5は、例えば、銅
板であり、その厚さは、0.15mm程度であるが、前記
材料や前記厚さなどは、これに限定されるものではな
い。
【0058】その後、図2に示すように、鍔状接合部5
bよりもインナリード1bのワイヤ接合側と反対側の方
向に配置されたチップ支持部5aのチップ支持面5dに
半導体チップ2を搭載するダイボンディング(ペレット
ボンディング、ペ付けまたはチップマウントともいう)
を行う。
bよりもインナリード1bのワイヤ接合側と反対側の方
向に配置されたチップ支持部5aのチップ支持面5dに
半導体チップ2を搭載するダイボンディング(ペレット
ボンディング、ペ付けまたはチップマウントともいう)
を行う。
【0059】その際、銀ペーストなどのダイボンド材を
用いて半導体チップ2の裏面2dをチップ支持部5aの
チップ支持面5dに固定する。
用いて半導体チップ2の裏面2dをチップ支持部5aの
チップ支持面5dに固定する。
【0060】すなわち、半導体チップ2を薄板部材5の
チップ支持部5aに固定する。
チップ支持部5aに固定する。
【0061】なお、本実施の形態のTQFP6に組み込
まれる半導体チップ2は、その表面電極であるパッド2
aが、千鳥パッド配置のものであるとともに、パッドピ
ッチが、例えば、80μm未満の狭パッドピッチのもの
である。
まれる半導体チップ2は、その表面電極であるパッド2
aが、千鳥パッド配置のものであるとともに、パッドピ
ッチが、例えば、80μm未満の狭パッドピッチのもの
である。
【0062】したがって、半導体チップ2には、そのパ
ッド2aがチップ外周に沿って主面2cに千鳥状に2列
で配置されている。
ッド2aがチップ外周に沿って主面2cに千鳥状に2列
で配置されている。
【0063】さらに、TQFP6は、薄形で、かつ千鳥
パッドボンディングが行われるとともに、ワイヤ4の封
止部3の天面3aにおける露出を防ぐものであるため、
半導体チップ2は、その厚さが薄いものが好ましく、例
えば、厚さ200μm程度のものである。
パッドボンディングが行われるとともに、ワイヤ4の封
止部3の天面3aにおける露出を防ぐものであるため、
半導体チップ2は、その厚さが薄いものが好ましく、例
えば、厚さ200μm程度のものである。
【0064】その後、半導体チップ2のパッド2aとこ
れに対応するインナリード1bとをワイヤボンディング
によって電気的に接続する。
れに対応するインナリード1bとをワイヤボンディング
によって電気的に接続する。
【0065】つまり、金線などのボンディング用のワイ
ヤ4を用いてワイヤボンディングを行い、これにより、
パッド2aとこれに対応するインナリード1bとをワイ
ヤ4によって電気的に接続する。
ヤ4を用いてワイヤボンディングを行い、これにより、
パッド2aとこれに対応するインナリード1bとをワイ
ヤ4によって電気的に接続する。
【0066】なお、本実施の形態のTQFP6では、ワ
イヤボンディングの際、低ループワイヤ4aと高ループ
ワイヤ4bとを使い分けて千鳥パッドボンディングを行
う。
イヤボンディングの際、低ループワイヤ4aと高ループ
ワイヤ4bとを使い分けて千鳥パッドボンディングを行
う。
【0067】そこで、前記千鳥パッドボンディングを行
う際には、まず、2列のパッド2aのうち全ての外側配
置の各パッド2aに低ループワイヤ4aをボンディング
(接合)し、その後、内側配置の各パッド2aに高ルー
プワイヤ4bをボンディングする。なお、低ループワイ
ヤ4aのループ高さは、例えば、100〜200μmで
あり、一方、高ループワイヤ4bのループ高さは、例え
ば、275〜375μmである。
う際には、まず、2列のパッド2aのうち全ての外側配
置の各パッド2aに低ループワイヤ4aをボンディング
(接合)し、その後、内側配置の各パッド2aに高ルー
プワイヤ4bをボンディングする。なお、低ループワイ
ヤ4aのループ高さは、例えば、100〜200μmで
あり、一方、高ループワイヤ4bのループ高さは、例え
ば、275〜375μmである。
【0068】ワイヤボンディング終了後、モールド方法
によって半導体チップ2とワイヤ4と各インナリード1
bと薄板部材5とを樹脂封止して、図2に示すように、
チップ支持部5aが鍔状接合部5bより封止部3のワイ
ヤ4を覆う天面3aから離れて配置されるように封止部
3を形成する。
によって半導体チップ2とワイヤ4と各インナリード1
bと薄板部材5とを樹脂封止して、図2に示すように、
チップ支持部5aが鍔状接合部5bより封止部3のワイ
ヤ4を覆う天面3aから離れて配置されるように封止部
3を形成する。
【0069】樹脂封止終了後、封止部3から突出した1
28本のアウタリード1cをリードフレーム1のフレー
ム本体1aの枠部1fから切断成形金型(図示せず)な
どを用いた切断によって分離し、さらに、図2に示すよ
うに、アウタリード1cをガルウィング状に曲げ成形す
る。
28本のアウタリード1cをリードフレーム1のフレー
ム本体1aの枠部1fから切断成形金型(図示せず)な
どを用いた切断によって分離し、さらに、図2に示すよ
うに、アウタリード1cをガルウィング状に曲げ成形す
る。
【0070】これにより、図1、図2に示すTQFP6
(半導体装置)を製造できる。
(半導体装置)を製造できる。
【0071】本実施の形態の半導体装置(TQFP6)
およびその製造方法によれば、以下のような作用効果が
得られる。
およびその製造方法によれば、以下のような作用効果が
得られる。
【0072】すなわち、TQFP6において薄板部材5
のチップ支持部5aと一体でその周囲に形成された鍔状
接合部5bが複数のインナリード1bと接合されている
ため、鍔状接合部5bによってチップ支持部5aの支持
強度を向上させることができる。
のチップ支持部5aと一体でその周囲に形成された鍔状
接合部5bが複数のインナリード1bと接合されている
ため、鍔状接合部5bによってチップ支持部5aの支持
強度を向上させることができる。
【0073】したがって、モールド時のタブシフトすな
わちチップ支持部5aの上下への移動を抑えることがで
きる。
わちチップ支持部5aの上下への移動を抑えることがで
きる。
【0074】さらに、各インナリード1bに接合された
薄板部材5において、チップ支持部5aが鍔状接合部5
bより封止部3の天面3aから離れて配置されているこ
とにより、半導体チップ2の主面2cと封止部3の天面
3aとの距離を長くすることができる。
薄板部材5において、チップ支持部5aが鍔状接合部5
bより封止部3の天面3aから離れて配置されているこ
とにより、半導体チップ2の主面2cと封止部3の天面
3aとの距離を長くすることができる。
【0075】したがって、封止部3における半導体チッ
プ2の主面2c上の厚さが増えるとともに、前記タブシ
フトを抑えることができるため、半導体チップ2のパッ
ド2aが千鳥パッド配置であっても千鳥パッドボンディ
ングを行うことができ、モールド時の高ループワイヤ4
bの封止部3の天面3aからの露出を防ぐことが可能に
なる。
プ2の主面2c上の厚さが増えるとともに、前記タブシ
フトを抑えることができるため、半導体チップ2のパッ
ド2aが千鳥パッド配置であっても千鳥パッドボンディ
ングを行うことができ、モールド時の高ループワイヤ4
bの封止部3の天面3aからの露出を防ぐことが可能に
なる。
【0076】その結果、既存のワイヤボンディング設備
を用いてTQFP6(半導体装置)の薄形化を実現する
ことができる。
を用いてTQFP6(半導体装置)の薄形化を実現する
ことができる。
【0077】また、千鳥パッドボンディングを行うこと
ができるため、狭パッドピッチ化を図ることが可能にな
り、これにより、チップシュリンク化を実現できるた
め、半導体チップ2の取り数を増やすことが可能にな
る。なお、既存のワイヤボンディング設備を用いてワイ
ヤボンディングが行えるため、ワイヤボンディングにお
いて新たな設備投資が不要となり、したがって、TQF
P6の低コスト化を図ることができる。
ができるため、狭パッドピッチ化を図ることが可能にな
り、これにより、チップシュリンク化を実現できるた
め、半導体チップ2の取り数を増やすことが可能にな
る。なお、既存のワイヤボンディング設備を用いてワイ
ヤボンディングが行えるため、ワイヤボンディングにお
いて新たな設備投資が不要となり、したがって、TQF
P6の低コスト化を図ることができる。
【0078】その結果、狭パッドピッチタイプのTQF
P6の量産展開の迅速化を図ることができる。
P6の量産展開の迅速化を図ることができる。
【0079】また、薄板部材5におけるチップ支持部5
aが四角形に形成され、図3に示すように、かつチップ
支持部5aの4つの角部に貫通孔5cが形成されている
ことにより、薄板部材5においてチップ支持部5aを曲
げ加工(タブ下げ加工)する際に、加工を容易に行うこ
とができる。
aが四角形に形成され、図3に示すように、かつチップ
支持部5aの4つの角部に貫通孔5cが形成されている
ことにより、薄板部材5においてチップ支持部5aを曲
げ加工(タブ下げ加工)する際に、加工を容易に行うこ
とができる。
【0080】さらに、薄板部材5が銅によって形成され
ていることにより、薄板部材5におけるチップ支持部5
aの加工(タブ下げ加工)を容易にかつ低コストで行う
ことができる。
ていることにより、薄板部材5におけるチップ支持部5
aの加工(タブ下げ加工)を容易にかつ低コストで行う
ことができる。
【0081】また、厚さが200μm程度の半導体チッ
プ2を用いることにより、半導体チップ2の主面2cと
封止部3の天面3aとの距離をさらに長くすることがで
き、その結果、モールド時のワイヤ露出の発生頻度をさ
らに低減できる。
プ2を用いることにより、半導体チップ2の主面2cと
封止部3の天面3aとの距離をさらに長くすることがで
き、その結果、モールド時のワイヤ露出の発生頻度をさ
らに低減できる。
【0082】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【0083】例えば、前記実施の形態では、TQFP6
において薄板部材5のチップ支持部5aが封止部3に埋
め込まれている場合を説明したが、図6に示す変形例の
TQFP6(半導体装置)のように、薄板部材5のチッ
プ支持部5aを封止部3の裏面(反対側の面)3bに露
出させてもよい。
において薄板部材5のチップ支持部5aが封止部3に埋
め込まれている場合を説明したが、図6に示す変形例の
TQFP6(半導体装置)のように、薄板部材5のチッ
プ支持部5aを封止部3の裏面(反対側の面)3bに露
出させてもよい。
【0084】つまり、図6に示すTQFP6は、封止部
3の裏面3bにチップ支持部5aの一部(チップ支持面
5dと反対側の面)が露出しているものである。
3の裏面3bにチップ支持部5aの一部(チップ支持面
5dと反対側の面)が露出しているものである。
【0085】これにより、封止部3の天面3aからのチ
ップ支持部5aの位置をさらに遠ざけることができ、し
たがって、半導体チップ2の主面2cと封止部3の天面
3aとの距離をさらに長くすることができる。
ップ支持部5aの位置をさらに遠ざけることができ、し
たがって、半導体チップ2の主面2cと封止部3の天面
3aとの距離をさらに長くすることができる。
【0086】その結果、ワイヤ4の封止部3の天面3a
での露出の発生頻度をさらに低減できる。
での露出の発生頻度をさらに低減できる。
【0087】さらに、封止部3の裏面3bにチップ支持
部5aのチップ支持面5dと反対側の面が露出している
ことにより、TQFP6の放熱性を高めることができ、
その結果、高出力タイプのTQFP6に対しても本発明
の薄形のTQFP6を対応させることができる。
部5aのチップ支持面5dと反対側の面が露出している
ことにより、TQFP6の放熱性を高めることができ、
その結果、高出力タイプのTQFP6に対しても本発明
の薄形のTQFP6を対応させることができる。
【0088】また、図7に示す変形例のTQFP6のよ
うに、千鳥パッドボンディングにおける低ループワイヤ
4aが接合されるインナリード1bを半導体チップ2の
側面2bの近傍まで延在させて終端させてもよい。この
場合、インナリード1bにおけるチップ支持部5a上に
配置された箇所に低ループワイヤ4aが接続される構造
となる。
うに、千鳥パッドボンディングにおける低ループワイヤ
4aが接合されるインナリード1bを半導体チップ2の
側面2bの近傍まで延在させて終端させてもよい。この
場合、インナリード1bにおけるチップ支持部5a上に
配置された箇所に低ループワイヤ4aが接続される構造
となる。
【0089】これにより、インナリード1bのチップ側
端部が半導体チップ2の側面2bの近傍に配置されるた
め、低ループワイヤ4aのワイヤ長を短くすることがで
き、その結果、ワイヤ4そのものの材料費を低減でき
る。
端部が半導体チップ2の側面2bの近傍に配置されるた
め、低ループワイヤ4aのワイヤ長を短くすることがで
き、その結果、ワイヤ4そのものの材料費を低減でき
る。
【0090】したがって、TQFP6の製造コストの低
減化を図ることができる。
減化を図ることができる。
【0091】さらに、低ループワイヤ4aのワイヤ長を
短くすることができるため、モールド時のワイヤ流れに
対するマージンを増やすことができ、その結果、TQF
P6の信頼性を向上できる。
短くすることができるため、モールド時のワイヤ流れに
対するマージンを増やすことができ、その結果、TQF
P6の信頼性を向上できる。
【0092】また、前記実施の形態では、半導体装置が
TQFP6の場合について説明したが、前記半導体装置
は、TQFP6に限らず、図2に示すようなチップ支持
部5aと鍔状接合部5bとからなる薄板部材5が張り付
けられたリードフレーム1を用いて製造した樹脂封止形
で、かつ薄形のものであれば、例えば、TSOP(Thin
Small Outline Package) などであってもよい。
TQFP6の場合について説明したが、前記半導体装置
は、TQFP6に限らず、図2に示すようなチップ支持
部5aと鍔状接合部5bとからなる薄板部材5が張り付
けられたリードフレーム1を用いて製造した樹脂封止形
で、かつ薄形のものであれば、例えば、TSOP(Thin
Small Outline Package) などであってもよい。
【0093】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【0094】(1).半導体装置においてチップ支持部
と一体でその周囲に形成された鍔状接合部が複数のイン
ナリードと接合されているため、鍔状接合部によってチ
ップ支持部の支持強度を向上させることができる。した
がって、モールド時のタブシフトを抑えることができ
る。さらに、チップ支持部が鍔状接合部より封止部の天
面から離れて配置されていることにより、封止部におけ
る半導体チップの主面上の厚さが増えるとともに、タブ
シフトを抑えることができるため、半導体チップの表面
電極が千鳥パッド配置であっても千鳥パッドボンディン
グを行うことができ、モールド時の高ループワイヤの封
止部の天面からの露出を防ぐことが可能になる。その結
果、既存のワイヤボンディング設備を用いて半導体装置
の薄形化を実現することができる。
と一体でその周囲に形成された鍔状接合部が複数のイン
ナリードと接合されているため、鍔状接合部によってチ
ップ支持部の支持強度を向上させることができる。した
がって、モールド時のタブシフトを抑えることができ
る。さらに、チップ支持部が鍔状接合部より封止部の天
面から離れて配置されていることにより、封止部におけ
る半導体チップの主面上の厚さが増えるとともに、タブ
シフトを抑えることができるため、半導体チップの表面
電極が千鳥パッド配置であっても千鳥パッドボンディン
グを行うことができ、モールド時の高ループワイヤの封
止部の天面からの露出を防ぐことが可能になる。その結
果、既存のワイヤボンディング設備を用いて半導体装置
の薄形化を実現することができる。
【0095】(2).千鳥パッドボンディングを行うこ
とができるため、狭パッドピッチ化を図ることが可能に
なり、これにより、チップシュリンク化を実現できるた
め、半導体チップの取り数を増やすことが可能になる。
なお、既存のワイヤボンディング設備を用いてワイヤボ
ンディングが行えるため、ワイヤボンディングにおいて
新たな設備投資が不要となり、したがって、半導体装置
の低コスト化を図ることができる。
とができるため、狭パッドピッチ化を図ることが可能に
なり、これにより、チップシュリンク化を実現できるた
め、半導体チップの取り数を増やすことが可能になる。
なお、既存のワイヤボンディング設備を用いてワイヤボ
ンディングが行えるため、ワイヤボンディングにおいて
新たな設備投資が不要となり、したがって、半導体装置
の低コスト化を図ることができる。
【0096】(3).前記(2)により、狭パッドピッ
チタイプの半導体装置の量産展開の迅速化を図ることが
できる。
チタイプの半導体装置の量産展開の迅速化を図ることが
できる。
【0097】(4).チップ支持部が四角形に形成さ
れ、かつチップ支持部の4つの角部に貫通孔が形成され
ていることにより、薄板部材においてチップ支持部を曲
げ加工(タブ下げ加工)する際に、加工を容易に行うこ
とができる。これにより、薄板部材におけるチップ支持
部の加工を容易にかつ低コストで行うことができる。
れ、かつチップ支持部の4つの角部に貫通孔が形成され
ていることにより、薄板部材においてチップ支持部を曲
げ加工(タブ下げ加工)する際に、加工を容易に行うこ
とができる。これにより、薄板部材におけるチップ支持
部の加工を容易にかつ低コストで行うことができる。
【図1】本発明の半導体装置の構造の実施の形態の一例
を示す外観斜視図である。
を示す外観斜視図である。
【図2】(a),(b)は図1に示す半導体装置の構造と
千鳥パッドボンディングの状態を示す図であり、(a)
は半導体装置の断面図、(b)は千鳥パッドボンディン
グの部分平面図である。
千鳥パッドボンディングの状態を示す図であり、(a)
は半導体装置の断面図、(b)は千鳥パッドボンディン
グの部分平面図である。
【図3】図1に示す半導体装置に設けられた薄板部材の
チップ支持部の構造の一例を示す平面図である。
チップ支持部の構造の一例を示す平面図である。
【図4】図1に示す半導体装置の実装形態の一例を示す
部分断面図である。
部分断面図である。
【図5】図1に示す半導体装置の組み立てに用いられる
リードフレームの構造の一例を示す部分平面図である。
リードフレームの構造の一例を示す部分平面図である。
【図6】本発明の半導体装置の変形例の構造を示す断面
図である。
図である。
【図7】本発明の半導体装置の変形例の構造を示す断面
図である。
図である。
1 リードフレーム 1a フレーム本体 1b インナリード 1c アウタリード 1d ガイド用長孔 1e 位置決め孔 1f 枠部 2 半導体チップ 2a パッド(表面電極) 2b 側面 2c 主面 2d 裏面 3 封止部 3a 天面 3b 裏面(反対側の面) 4 ワイヤ 4a 低ループワイヤ 4b 高ループワイヤ 5 薄板部材 5a チップ支持部 5b 鍔状接合部 5c 貫通孔 5d チップ支持面 6 TQFP(半導体装置) 7 実装基板 7a 基板側端子 8 半田
───────────────────────────────────────────────────── フロントページの続き (72)発明者 平野 次彦 北海道亀田郡七飯町字中島145番地 日立 北海セミコンダクタ株式会社内 Fターム(参考) 5F044 AA01 EE03 FF04 GG04 GG05 HH00 HH01 5F067 AA01 AA11 AA18 AB03 BB02 CA03 CC09 DA05 DF17 EA02
Claims (9)
- 【請求項1】 樹脂封止形の半導体装置であって、 半導体チップの周囲に延在する複数のインナリードと、 前記半導体チップを支持するチップ支持部およびこれと
一体でその周囲に形成された鍔状接合部を備え、前記鍔
状接合部が複数の前記インナリードと接合された薄板部
材と、 前記半導体チップの表面電極とこれに対応する前記イン
ナリードとを電気的に接続するボンディング用のワイヤ
と、 前記半導体チップと前記ワイヤとを樹脂封止して形成さ
れた封止部と、 前記インナリードに連なり、前記封止部から外部に突出
した外部端子である複数のアウタリードとを有し、 前記チップ支持部が前記鍔状接合部より前記封止部の前
記ワイヤを覆う天面から離れて配置されていることを特
徴とする半導体装置。 - 【請求項2】 請求項1記載の半導体装置であって、前
記チップ支持部が四角形に形成され、前記薄板部材にお
ける前記チップ支持部の4つの角部に貫通孔が形成され
ていることを特徴とする半導体装置。 - 【請求項3】 請求項1または2記載の半導体装置であ
って、前記半導体チップの前記表面電極がチップ外周に
沿って主面に千鳥状に2列で配置され、2列の前記表面
電極のうち外側配置の前記表面電極に低ループワイヤが
接合されているとともに、内側配置の前記表面電極に高
ループワイヤが接合されていることを特徴とする半導体
装置。 - 【請求項4】 請求項3記載の半導体装置であって、前
記低ループワイヤが接合される前記インナリードがチッ
プ近傍まで延在して終端し、前記インナリードにおける
前記チップ支持部に配置された箇所に前記低ループワイ
ヤが接続されていることを特徴とする半導体装置。 - 【請求項5】 請求項1,2,3または4記載の半導体
装置であって、前記封止部の前記天面と反対側の面に、
前記薄板部材の前記チップ支持部の一部が露出している
ことを特徴とする半導体装置。 - 【請求項6】 請求項1,2,3,4または5記載の半
導体装置であって、前記薄板部材が銅板によって形成さ
れていることを特徴とする半導体装置。 - 【請求項7】 樹脂封止形の半導体装置の製造方法であ
って、 チップ支持部およびこれと一体でその周囲に形成された
鍔状接合部からなる薄板部材の前記鍔状接合部が複数の
インナリードと接合されたリードフレームを準備する工
程と、 前記鍔状接合部よりも前記インナリードのワイヤ接合側
と反対側の方向に配置された前記チップ支持部に前記半
導体チップを搭載する工程と、 前記半導体チップの表面電極とこれに対応する前記イン
ナリードとをワイヤボンディングによって電気的に接続
する工程と、 前記半導体チップと前記ワイヤとを樹脂封止して、前記
チップ支持部が前記鍔状接合部より封止部の前記ワイヤ
を覆う天面から離れて配置されるように前記封止部を形
成する工程と、 前記封止部から突出した複数のアウタリードを前記リー
ドフレームの枠部から分離する工程とを有することを特
徴とする半導体装置の製造方法。 - 【請求項8】 請求項7記載の半導体装置の製造方法で
あって、前記表面電極がチップ外周に沿って主面に千鳥
状に2列で配置された前記半導体チップを用い、ワイヤ
ボンディング時に2列の前記表面電極のうち外側配置の
前記表面電極に低ループワイヤを接合し、内側配置の前
記表面電極に高ループワイヤを接合して千鳥ワイヤボン
ディングを行うことを特徴とする半導体装置の製造方
法。 - 【請求項9】 請求項7または8記載の半導体装置の製
造方法であって、前記薄板部材として銅板を用いること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34456299A JP2001168260A (ja) | 1999-12-03 | 1999-12-03 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP34456299A JP2001168260A (ja) | 1999-12-03 | 1999-12-03 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001168260A true JP2001168260A (ja) | 2001-06-22 |
Family
ID=18370241
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP34456299A Pending JP2001168260A (ja) | 1999-12-03 | 1999-12-03 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001168260A (ja) |
-
1999
- 1999-12-03 JP JP34456299A patent/JP2001168260A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6878570B2 (en) | Thin stacked package and manufacturing method thereof | |
US7405104B2 (en) | Lead frame and method of producing the same, and resin-encapsulated semiconductor device and method of producing the same | |
US7535085B2 (en) | Semiconductor package having improved adhesiveness and ground bonding | |
US6753599B2 (en) | Semiconductor package and mounting structure on substrate thereof and stack structure thereof | |
JPH11312706A (ja) | 樹脂封止型半導体装置及びその製造方法、リードフレーム | |
JP2000294719A (ja) | リードフレームおよびそれを用いた半導体装置ならびにその製造方法 | |
JPH1167809A (ja) | 半導体装置 | |
JP3046024B1 (ja) | リ―ドフレ―ムおよびそれを用いた樹脂封止型半導体装置の製造方法 | |
JPH09312375A (ja) | リードフレーム、半導体装置及び半導体装置の製造方法 | |
JP3470111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
KR100804341B1 (ko) | 반도체장치 및 그 제조방법 | |
US6753597B1 (en) | Encapsulated semiconductor package including chip paddle and leads | |
US6677662B1 (en) | Clamp and heat block assembly for wire bonding a semiconductor package assembly | |
JP2001024133A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP3502377B2 (ja) | リードフレーム、樹脂封止型半導体装置及びその製造方法 | |
JP2000058578A (ja) | 半導体装置 | |
JPH11297917A (ja) | 半導体装置及びその製造方法 | |
JP2000349222A (ja) | リードフレーム及び半導体パッケージ | |
JP2001267484A (ja) | 半導体装置およびその製造方法 | |
JP2001168260A (ja) | 半導体装置およびその製造方法 | |
JP2001135767A (ja) | 半導体装置およびその製造方法 | |
KR200159861Y1 (ko) | 반도체 패키지 | |
KR100537893B1 (ko) | 리드 프레임과 이를 이용한 적층 칩 패키지 | |
KR100267766B1 (ko) | 외부접속단자를 리벳 핀으로 한 브이·씨·에이 패키지 및그 제조방법 |