JP2006013391A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2006013391A
JP2006013391A JP2004192104A JP2004192104A JP2006013391A JP 2006013391 A JP2006013391 A JP 2006013391A JP 2004192104 A JP2004192104 A JP 2004192104A JP 2004192104 A JP2004192104 A JP 2004192104A JP 2006013391 A JP2006013391 A JP 2006013391A
Authority
JP
Japan
Prior art keywords
mounting portion
semiconductor device
tape
chip mounting
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004192104A
Other languages
English (en)
Inventor
Kazuto Ogasawara
一人 小笠原
Shigeki Tanaka
茂樹 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2004192104A priority Critical patent/JP2006013391A/ja
Publication of JP2006013391A publication Critical patent/JP2006013391A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49177—Combinations of different arrangements
    • H01L2224/49179—Corner adaptations, i.e. disposition of the wire connectors at the corners of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78703—Mechanical holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 半導体チップ上に形成されたパッドの多ピン化、狭ピッチ化に対応できるリードフレームを用いた半導体装置の信頼性を向上させる。
【解決手段】 ＱＦＰ形態の半導体装置１に用いられる微細化された複数のインナーリード６の先端部側に貼り付けられたテープ５は、半導体チップ３上に形成されたパッドから低いループで張られたワイヤ４ａのインナーリード６側のボンディング点と、高いループで張られたワイヤ４ｂのインナーリード６側のボンディング点との間に位置する。
【選択図】 図１

Description

本発明は、半導体装置およびその製造技術に関し、特に、リードフレームを用いた樹脂封止形の半導体装置に適用して有効な技術に関するものである。
近年、半導体素子の高密度化による多ピン化、狭ピッチ化が進んでいる。このため、半導体素子を樹脂封止する半導体装置、例えばＱＦＰ（Quad Flat Package）形態の半導体装置に用いられるリードフレームのインナーリードにおいては、インナーリードの幅、特に先端幅を細くして対応している。
よって、半導体装置には、狭ピッチ化したインナーリードのリードフレームが用いられるが、その製造工程中にインナーリードが変形、振動し、品質トラブルが発生し易くなる。このため、例えば特開平１０−１２８０２号公報は、インナーリードをテープで固定すること（テーピング）を開示している（特許文献１参照）。
また、狭いインナーリード間ピッチでのワイヤボンディングにおいては、ボンディングワイヤ同士が接触し易くなる。このため、例えば特開平１０―１３５３９９号公報は、半導体チップ側でボンディングパッドを千鳥状に配置（千鳥配置、千鳥配列）し、インナーリード側でインナーリードのボンディングポイント（ボンディング点）に段差を１個置きに設け、下段ワイヤと上段ワイヤとが交互に隣合わせに配置することを開示している（特許文献２参照）。
特開平１０−１２８０２号公報 特開平１０―１３５３９９号公報
半導体素子の高密度化による多ピン化、狭ピッチ化に対応したリードフレームを備えたＱＦＰ形態の半導体装置を開発している本発明者は、半導体チップ上に千鳥配置されたボンディングパッド（あるいは電極パッド、以下、パッドという）と、インナーリードとをボンディングワイヤ（以下、ワイヤという）で接続（接合）する際に、インナーリード側のボンディング強度が低下することに気付いた。
以下は、発明者によって検討された多ピン化、狭ピッチ化に対応したリードフレームを備えたＱＦＰ形態の半導体装置であり、図１１〜図１４を参照して説明する。図１１は、ＱＦＰ形態の半導体装置１０１の概略断面図である。図１２は、インナーリード１０６を有するリードフレーム１１０の要部概略平面図である。図１３は、図１２で示したリードフレーム１１０を用いた半導体装置１０１のワイヤボンディング状態の要部概略拡大図であり、同図（ａ）は要部概略平面図、同図（ｂ）は要部概略断面図である。図１４は、ワイヤボンディング工程時における半導体装置１０１の要部概略断面図である。なお、ワイヤ１０４の形状の説明を容易にするために、図１１および図１３（ｂ）中にワイヤ１０４ａ、ワイヤ１０４ｂの両者を示している。
半導体装置１０１には、リードフレーム１１０のタブ（ダイパッド）１０２上に接合材を介して搭載された半導体チップ１０３と、複数のワイヤ（ボンディングワイヤ）１０４と、テープ（固定テープ）１０５によって固定された複数のインナーリード１０６とが樹脂部（封止樹脂部）１０７で封止され、複数のアウターリード１０８が、樹脂部１０７から４方向に突出しており、それぞれガルウィング状に曲げ成形されている。なお、封止樹脂部１０７は、その厚さ方向と交差する平面形状が方形状であり、半導体装置１０１の形態をＱＦＰ（Quad Flat Package）形態としている。
また、リードフレーム１１０は、複数のインナーリード１０６と、複数のアウターリード１０８と、半導体チップ１０３を搭載するためのタブ１０２と、タブ１０２を吊るための吊りリード１１２と、それぞれのインナーリード１０６を固定するためのテープ１０５と、樹脂部１０７の形成時に、樹脂流れを防止するための複数のダムバー１１１とを備えている。
半導体チップ１０３には、主面上に半導体素子（半導体集積回路）が形成され、その半導体素子を覆う絶縁膜上に最上層配線と同一層の金属膜からなる複数のパッド（ボンディングパッド、電極パッド）１０９が形成され、千鳥配置されている。
この複数のパッド１０９と、複数のインナーリード１０６とは、ワイヤ１０４を介してそれぞれ電気的に接続されている。なお、以下、パッド１０９とワイヤ１０４の一端とが接続されるボンディング点を１次側ボンディング点といい、インナーリード１０６とワイヤ１０４の他端とが接続されるボンディング点を２次側ボンディング点という。
また、千鳥配置の外側（チップ端側）のパッド１０９ａとインナーリード１０６の先端側の２次側ボンディング点とを接続するワイヤ１０４ａは、低いループ（低ループ）を描き、千鳥配置の内側（チップ中心側）のパッド１０９ｂとインナーリード１０６のダムバー側のボンディング点とを接続するワイヤ１０４ｂは、高いループ（高ループ）を描いて張られている。
また、千鳥配置されたパッド１０９を有する半導体チップ１０３を備えたＱＦＰ形態の半導体装置１０１では、インナーリード１０６とパッド１０９とが、低ループのワイヤ１０４ａと高ループのワイヤ１０４ｂで交互にボンディングされている。これにより、互いに隣接する低ループのワイヤ１０４ａと高ループの１０４ｂとのショートを防止している。
また、低ループのワイヤ１０４ａの２次側ボンディング点と、テープ１０５で固定された点（インナーリード１０６の長さ方向と平行するテープ１０５の幅の中心点、以下、テーピング点という）との間隔Ｘａは、高ループのワイヤ１０４ｂの２次側ボンディング点と、テープ１０５が固定された点との間隔Ｘｂより長い。なお、テープ１０５は、テーピング点のみでインナーリード１０６を固定しているのではなく、テープ１０５の幅全体でインナーリード１０６を固定している。
このような半導体装置１０１の製造工程中のボンディング工程において、インナーリード１０６へのワイヤ１０４をボンディングする際、インナーリード１０６の振動により、２次側ボンディング点でのボンディング強度が低下する問題が生じた。すわなち、インナーリード１０６をフレーム押え１１３で固定した後、インナーリード１０６にワイヤ１０４をボンディングする時に、インナーリード１０６が縦や横に振動してしまい、ボンディング強度が低下する問題が生じた（図１４参照）。特に、低ループの２次側ボンディング点とテーピング点との間隔Ｘａが高ループ側の間隔Ｘｂより長いので、ワイヤ１０４ａの２次側のボンディング強度が、ワイヤ１０４ｂの２次側のボンディング強度より低下する問題が生じた。
また、半導体装置１０１の小型化に伴い、インナーリード１０６も短くなる。すなわち、フレーム押え１１３と樹脂部１０７の側面との間隔が非常に狭くなるため、フレーム押え１１３と樹脂部１０７との間にテープ１０５を貼り付けることが困難となる。
また、２次側のボンディング強度が低いため、ワイヤ１０４が断線し易くなるなど半導体装置の信頼性が低下する問題が生じた。
また、２次側のボンディング強度が低いため、ワイヤ１０４が断線し易くなるなど半導体装置の製造歩留りが低下する問題が生じた。
本発明の目的は、半導体装置のインナーリード側のボンディング強度を向上させることのできる技術を提供することにある。
本発明の他の目的は、半導体装置の信頼性の向上することのできる技術を提供することにある。
本発明の他の目的は、半導体装置の製造歩留りの向上することのできる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
本発明による半導体装置は、複数のパッドのうちチップ外側に配置された第１パッドと一端が接合された第１ワイヤの他端がチップ搭載部に対向する側の端部の第１ボンディング点で接合された第１インナーリードと、複数のパッドのうちチップ内側に配置された第２パッドと一端が接合された第２ワイヤの他端がチップ搭載部に対向する側の端部の第２ボンディング点で接合された第２インナーリードとを固定しているテープは、第１ボンディング点からチップ搭載部とは反対方向の位置に貼り付けられ、かつ第２ボンディング点からチップ搭載部の方向の位置に貼り付けられる。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
半導体装置のインナーリード側のボンディング強度を向上することができる。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。また、平面図であっても図面を見易くするためにハッチングを付す場合もある。
（実施の形態１）
本実施の形態で示す半導体素子の多ピン化、狭ピッチ化に対応したリードフレームを備えたＱＦＰ形態の半導体装置を、図１〜図３を参照して説明する。図１は、ＱＦＰ形態の半導体装置１の概略断面図である。図２は、インナーリードを有するリードフレームの要部概略平面図である。図３は、図２で示したリードフレームを用いた半導体装置のワイヤボンディング状態の要部概略拡大平面図である。なお、ワイヤ４の形状の説明を容易にするために、断面図ではあるが図１中にワイヤ４ａ、ワイヤ４ｂの両者を示している。
半導体装置１には、リードフレーム１０のタブ（チップ搭載部、ダイパッド）２上に接合材を介して搭載された半導体チップ３と、複数のワイヤ（ボンディングワイヤ）４と、テープ（固定テープ）５によって固定された複数のインナーリード６とが樹脂部（封止樹脂部）７で封止され、複数のアウターリード８が、樹脂部７から４方向に突出しており、それぞれガルウィング状に曲げ成形されている。なお、樹脂部７は、その厚さ方向と交差する平面形状が方形状であり、半導体装置１の形態をＱＦＰ（Quad Flat Package）形態としている。
リードフレーム１０は、複数のインナーリード６と、複数のアウターリード８と、半導体チップ３を搭載するためのタブ２と、タブ２を吊るための吊りリード１２と、それぞれのインナーリード６を固定するためのテープ５と、樹脂部７の形成時に、樹脂流れを防止するための複数のダムバー１１とを備えている。
タブ２には、例えば４本の吊りリード１２が接続されている。各吊りリード１２は、導電体材料からなり、一端がタブ２に接続され、タブ２の外方に向かって延在している。吊りリード１２は、半導体装置１の製造に用いられたリードフレーム１０のフレーム枠にタブ２を保持または支持するために設けられ、樹脂部７の形成後にリードフレーム１０から切断される。
樹脂部７は、例えば、熱硬化性樹脂材料などの樹脂材料などからなり、フィラーなどを含むこともできる。例えば、フィラーを含むエポキシ樹脂などを用いて樹脂部７を形成することができる。この樹脂部７により、半導体チップ３、インナーリード６、ワイヤ４、タブ２、吊りリード１２およびテープ５が封止され、保護される。
インナーリード６は、タブ２の周囲に、その一端がタブ２に対向するように配置されている。樹脂部７に埋め込まれたインナーリード６と一体に形成され、かつ樹脂部７から外部に突出するアウターリード８とからリードが形成される。すなわち、樹脂部７によって封止され、リードのボンディング点として機能するインナーリード６の上面（ワイヤボンディングされる面）に、ワイヤ４が接続（接合）され、外部接続用端子部として機能し得るアウターリード８が樹脂部７から露出している。このインナーリード６の上面には、ワイヤ４の接続を容易にするために、例えば、銀めっき層がインナーリード６先端から１．２〜１．６ｍｍ程度に形成される。
このインナーリード６の先端部（タブに対向する側の端部）の表面には、各インナーリード６を固定するためのテープ５が貼り付けされる。このテープ５は、例えば、ポリイミド等の熱硬化性樹脂テープであり、その幅は、例えば０．４〜０．５ｍｍ程度、厚さは、例えば５０μｍ程度である。また、非導電性の材料を使用したテープ５である。なお、本実施の形態では、テープ５に、ポリイミド等の熱硬化性樹脂テープを適用したが、ポリプロピレン等の熱可塑性樹脂テープ、熱可塑性樹脂にアクリルニトリル・ブタジエン・スチレン等のゴム材料が分散された複合樹脂材料のテープを適用してもよい。また、放熱用のヒートスプレッダを適用してもよい。
アウターリード８にはめっき層（図示せず）が形成され、樹脂部７から突出し、それぞれガルウィング状に曲げ成形される。
このめっき層がアウターリード８に形成されていることで、半導体装置１を基板（外部基板、マザーボード）に実装する際に、基板上の端子または導体パターンと半導体装置１の端子（アウターリード８）との間の電気的接続の信頼性及び実装強度を向上することができる。
インナーリード６と半導体チップ３との間は、樹脂部７を構成する材料で満たされており、隣り合うリード間は樹脂部７を構成する材料により満たされており、互いに接触しないようになっている。
半導体チップ３は、例えば、単結晶シリコンなどからなる半導体基板（半導体ウエハ）に種々の半導体素子または半導体集積回路を形成した後、必要に応じて半導体基板の裏面研削を行ってから、ダイシングなどにより半導体基板を各半導体チップ３に分離したものである。半導体チップ３は、その表面（半導体素子形成側である主面）が上方を向くようにタブ２上に搭載され、半導体チップ３の裏面（半導体素子形成側の面とは逆側の主面）が導電体からなるタブ２に、例えば、はんだ、銀ペーストまたは絶縁ペーストなどの接合材を介して接着（接合）されている。
この半導体チップ３上には、半導体素子を覆う絶縁膜上に最上層配線と同一層の金属膜からなる複数のパッド（ボンディングパッド、電極パッド）９が形成され、千鳥配置されている。このパッド９は、半導体チップ３に形成された半導体素子または半導体集積回路に電気的に接続されている。
半導体チップ３の表面の複数のパッド９と、複数のインナーリード６とは、例えば、金（Ａｕ）などの金属細線などからなるワイヤ４を介して電気的に接続されている。
千鳥配置の外側（チップ端側）のパッド９ａとインナーリード６の先端側の２次側ボンディング点とを接続するワイヤ４ａは、低いループ（低ループ）を描き、千鳥配置の内側（チップ中心側）のパッド９ｂとインナーリード６のダムバー側のボンディング点とを接続するワイヤ４ｂは、高いループ（高ループ）を描いて張られている。なお、低ループ２次側ボンディング点は、例えばインナーリード６の先端から０．２０ｍｍ程度であり、高ループの２次側ボンディング点は、例えばインナーリード６の先端から０．９５ｍｍ程度である。
また、千鳥配置されたパッド９を有する半導体チップ３を備えたＱＦＰ形態の半導体装置では、インナーリード６とパッド９とを、低ループのワイヤ４ａと高ループのワイヤ４ｂで交互にボンディングしている。
これにより、互いに隣接する低ループのワイヤ４ａと高ループの４ｂとのショートを防止することができる。
また、インナーリード６の先端近傍、例えばインナーリード６の先端から０．５７ｍｍ程度にテーピングを行っている。更に説明すると、低ループのワイヤ４ａの２次側ボンディング点と高ループのワイヤ４ｂの２次側ボンディング点の間に位置するようにテーピングを行っている。また、低ループのワイヤ９ａの２次側ボンディング点と、テープ５で固定された点（インナーリード６の長さ方向と平行するテープ５の幅の中心点、以下、テーピング点という）との間隔Ｘａは、高ループのワイヤ４ｂの２次側ボンディング点と、テープ５が固定された点との間隔Ｘｂとほぼ同じとなるように設計している。
これは、インナーリード６の表面側において、低ループのワイヤ４ａの２次側ボンディング点とチップ搭載部に対向する側の先端との距離が非常に狭く、テープ５を貼れる領域がないためである。しかし、本実施の形態１のようにテーピングを行えば、これにより、低ループ及び高ループのワイヤ４ｂのそれぞれの２次側ボンディング点に近い位置で固定できるため、ワイヤボンディング工程時において、図１１に示す位置にテーピングする場合と比較して、インナーリード６の先端が縦、横に振動することを更に抑制することができる。また、ワイヤボンディング工程時において、インナーリード６の振動を抑制することで、ボンディング強度（インナーリード６側のボンディング強度を以下、２次側ボンディング強度という。）を向上することができる。また、ワイヤボンディング工程時において、インナーリード６の振動を抑制することで、インナーリード６先端側の２次側ボンディング点での、ワイヤ４ａのボンディング強度を図１４に示す状態よりも向上することができる。
一例として具体的に数値を用いて説明すると、前記発明が解決しようとする課題においては、テーピング点をインナーリード１０６の先端部から３．０ｍｍ程度となるように、０．８ｍｍ程度の幅のテープ１０５でインナーリード１０６を固定した場合、間隔Ｘａは２．８ｍｍ程度、間隔Ｘｂは２．０５ｍｍ程度となる。これに対して、本実施の形態においては、例えば、テーピング点をインナーリード６の先端から０．５７ｍｍ程度となるように、０．４〜０．５ｍｍ程度の幅のテープ５でインナーリード６を固定した場合、間隔Ｘａは、０．３７ｍｍ程度、間隔Ｘｂは、０．３８ｍｍ程度となる。したがって、インナーリード６の先端部をテープ５で固定することで、ワイヤボンディング工程時におけるインナーリード６の先端が縦、横に振動することを抑制することができる。また、インナーリード６の振動を抑制することで、インナーリード側のボンディング強度を向上することができる。また、インナーリード６の振動を抑制することで、インナーリード６先端側の２次側ボンディング点でのワイヤ４ａのボンディング強度を約１．５倍程度向上することができる。また、ボンディング強度を向上することで、ワイヤ４が断線することを抑制することができ、半導体装置の信頼性を向上することができる。
次に、本実施の形態の半導体装置の製造方法を、図４〜図６を参照して説明する。図４〜図６は、図１で示した半導体装置１の製造工程中における要部断面図である。なお、ワイヤ４の形状の説明を容易にするために、断面図ではあるが図６中にワイヤ４ａ、ワイヤ４ｂの両者を示している。
半導体装置１の製造方法は、リードフレーム準備工程と、メッキ処理工程と、テーピング工程と、タブ下げ加工工程と、ダイボンディング工程と、ワイヤボンディング工程と、樹脂封止工程と、ダムバーカット工程と、フォーミング工程と、を有する。なお、各インナーリードの先端部同士を連結したリードフレームを用いる場合は、連結部切断除去工程をも有することとなる。
まず、リードフレーム準備工程では、複数のインナーリード６を有するリードフレーム１０（図２、図３参照）を準備する。このリードフレーム１０は、例えば、銅または銅合金、あるいは４２−アロイなどの導電体材料をエッチングして形成される。リードフレーム１０は、半導体チップ３を搭載するためのタブ２と、その一端がフレーム枠と接続し他端がタブ２の四隅に接続してタブ２を保持または支持する吊りリード１２と、その一端がタブ２と離間して対向するように配置され他端がフレーム枠と接続する複数のリードとを有している。ここで本実施の形態１で使用するタブは、例えば、その平面形状が方形状である。このリードには、複数のインナーリード６とそれぞれに一体で繋がった複数のアウターリード８とが設けられており、隣り合ったリード同士がダムバー１１によって連結されている。なお、本実施の形態で用いたリードフレーム１０は、一つの半導体装置に用いるものとして例示しているが、このリードフレーム１０が複数接続された多連リードフレームを用いることで、複数の半導体装置を製造することができる。
続いて、メッキ処理工程では、例えば、インナーリード６の先端から１．２〜１．６ｍｍ程度の領域のインナーリード６を除いたリードフレーム１０の領域をマスクで覆い、電解めっきにより銀めっき処理する。なお、本実施の形態では、銀でめっき処理をしたが、金、パラジウム等でもよい。
続いて、テーピング工程では、あらかじめ硬化時に弾性特性を有する接着剤の設けられたテープ５の母材を金型等により所望する形状（例えば、口の字型）に切断分離してテープ５を形成する。次に、テープ５がテープ貼り付け機を用いてリードフレーム１０の全体に貼り付けられる。すなわち、各インナーリード６同士を固定するように、インナーリード６の表面に貼り付けられる（図２、３参照）。
続いて、タブ下げ工程では、図４に示すように、タブ２がリード（フレーム枠）より一段低くなるように、タブ２付近の吊りリード１２の曲げ加工が行われている。なお、本実施の形態で示した半導体装置の製造方法では、タブ下げ工程を有して、タブ２をフレーム枠より一段低くなるように曲げ加工しているが、タブ下げ工程を含まなくても良い。また、本実施の形態で示した半導体装置の製造方法では、タブ下げ工程により加工されているが、リードフレーム１０形成時のエッチングにより、タブ２がフレーム枠より一段低くなるように加工されてもよい。
続いて、ダイボンディング工程では、図４に示すように、タブ２上に接合材、例えば、はんだを供給し、次いで、タブ２上に、半導体チップ３を配置して、接合材を介して半導体チップ３の裏面とタブ２とを接合する。なお、本実施の形態では、接合材にはんだを適用したが、銀ペーストなどでもよい。
続いて、ワイヤボンディング工程では、図５および図６に示すように、半導体チップ３のパッド９とインナーリード６とを、例えば金線からなるワイヤ４を介して電気的に接続する。
このワイヤボンディング工程では、まず、リードフレーム１０が、ヒートステージ１４に配置される。このヒートステージ１４内には、例えば、ヒータなどが内蔵されており、所定の温度に加熱される。このヒートステージ１４には、リードフレーム１０のタブ２が配置される窪み部１５が形成され、この窪み部１５の底面はタブ２を収容できるような平面形状を有している。このため、タブ２上に搭載されている半導体チップ３が安定した状態で固定または保持されることとなり、半導体チップ３のパッド９近傍もヒートステージ１４からタブ２を介して伝導された熱によって加熱される。また、インナーリード６は、フレーム押え１３によって２次側ボンディング点近傍を押さえつけられ、その下面がヒートステージ１４の上面に密着（接触）しており、ヒートステージ１４によってインナーリード６の全体が加熱され、ボンディング点近傍も加熱される。
次に、図５に示すように、半導体チップ３上の千鳥配置の外側（チップ端側）のパッド９ａとインナーリード６の先端側の２次側ボンディング点とをワイヤ４ａで電気的に接続する。インナーリード６は、テープ５によってその先端部が固定され、上記で説明したように、ボンディング時の振動を抑制することができるため、２次側ボンディング強度を図１４に示す状態よりも向上することができる。また、ボンディング強度を向上することで、ワイヤ４ａが断線することを防止することができ、半導体装置の製造歩留りを向上することができる。
次に、図６に示すように、半導体チップ３上の千鳥配置の内側（チップ中心側）のパッド９ｂとインナーリード６の先端側の２次側ボンディング点とをワイヤ４ｂで電気的に接続する。インナーリード６は、テープ５によってその先端部が固定され、上記で説明したように、ボンディング時の振動を抑制することができる。また、ボンディング点の近傍でフレーム押え１３によってインナーリード６が押さえられているので、２次側ボンディング強度を向上することができる。また、ボンディング強度を向上することで、ワイヤ４ｂが断線することを防止することができ、半導体装置の製造歩留りを向上することができる。
続いて、樹脂封止工程では、エポキシ系の熱硬化性樹脂などの封止材（封止用樹脂）の供給を行って、モールド形成する。次に、ダムバーカット工程では、ダムバー１１をカットする。すなわち、樹脂部７によって封止された状態のリードフレーム１０のダムバー１１を切断して、半導体装置１の前駆体を取り出す。次に、フォーミング工程では、アウターリード８をガルウィング状に曲げ成形し、ＱＦＰ形態の半導体装置１が完成する（図１参照）。なお、各アウターリード８には外装めっきが施されている。
（実施の形態２）
上記実施の形態１では、インナーリードの上面でテーピングを行ったリードフレームを用いた半導体装置の一例を示したが、本実施の形態では、インナーリードの裏面でテーピングを行ったリードフレームを用いた半導体装置を、図７を参照して説明する。なお、それ以外の点については、実施の形態１で示した半導体装置と同様であるので、説明は省略する。また、ワイヤ４の形状の説明を容易にするために、断面図ではあるが図７中にワイヤ４ａ、ワイヤ４ｂの両者を示している。
図７に示すように、このインナーリード６の先端部の裏面（ワイヤボンディングされる面とは反対側の面）には、各インナーリード６を固定するためのテープ５が、インナーリード６の先端から０．５７ｍｍ程度のテーピング点となるように貼り付けられている。前記実施の形態１と同様に、テープ５は、例えば、ポリイミド等の熱硬化性樹脂テープであり、その幅は、例えば０．４〜０．５ｍｍ程度、厚さは、例えば５０μｍ程度である。
また、低ループのワイヤ４ａの２次側ボンディング点と、テーピング点との間隔Ｘａは、高ループのワイヤ４ｂの２次側ボンディング点と、テープ５が固定された点との間隔Ｘｂとほぼ同じとなるように設計される。例えば、間隔Ｘａは、０．３７ｍｍ程度、間隔Ｘｂは、０．３８ｍｍ程度である。さらに説明すると、ワイヤ４の２次側ボンディング点と平面的に重ならない位置にテープ５を貼り付ける。
したがって、インナーリード６の先端近傍をテープ５で固定することで、ワイヤボンディング工程時におけるインナーリード６の先端が縦、横に振動することを抑制することができる。また、ワイヤボンディング工程時において、インナーリード６の振動を抑制することで、インナーリード側のボンディング強度を向上することができる。また、ワイヤボンディング工程時においてインナーリード６の振動を抑制することで、インナーリード６先端側の２次側ボンディング点でのワイヤ４ａのボンディング強度を約１．５倍程度向上することができる。また、ボンディング強度を向上することで、ワイヤ４が断線することを防止することができ、半導体装置の信頼性を向上することができる。
次に、本実施の形態の半導体装置の製造方法を、図８〜図１０を参照して説明する。図８〜図１０は、図７で示した半導体装置１の製造工程中における要部断面図である。なお、実施の形態１で示した半導体装置の製造方法とほぼ同様であるので、異なる工程について説明する。また、ワイヤ４の形状の説明を容易にするために、断面図ではあるが図１０中にワイヤ４ａ、ワイヤ４ｂの両者を示している。
本実施の形態のテーピング工程では、前記実施の形態１では、インナーリード６の表面に、テープ５が貼り付けられたが（図１〜図６参照）、本実施の形態では、図８に示すように、インナーリード６の裏面に貼り付けられる。
本実施のボンディング工程では、図９および図１０に示すように、半導体チップ３のパッド９とインナーリード６とを、例えば金線からなるワイヤ４を介して電気的に接続する。まず、リードフレーム１０が、ヒートステージ１４に配置される。なお、ヒートステージ１４は、ワイヤボンディングに適した所定の温度に加熱されている。
このヒートステージ１４には、リードフレーム１０のタブ２が配置される窪み部１５および窪み部１６が形成されている。この窪み部１５は、その底面がタブ２を収容できるような平面形状を有している。このため、タブ２上に搭載されている半導体チップ３が安定した状態で固定または保持されることとなる。また、窪み部１６は、リードフレーム１０のインナーリード６の裏面で固定されたテープ５とヒートステージ１４とが接触しないような形状を有している（深さが、例えば１００μｍ）。したがって、この窪み部１６を設けることで、ワイヤボンディングのために熱せられたヒートステージ１４と、テープ５とが、接触、あるいは接近してテープ５が溶解等するのを防止することができる。
次に、図９に示すように、半導体チップ３上の千鳥配置の外側（チップ端側）のパッド９ａとインナーリード６の先端側の２次側ボンディング点とをワイヤ４ａで電気的に接続する。インナーリード６は、テープ５によってその先端近傍が固定され、ボンディング時の振動を抑制することができるため、２次側ボンディング強度を向上することができる。また、ボンディング強度を向上することで、ワイヤ４ａが断線することを防止することができ、半導体装置の製造歩留りを向上することができる。
また、本実施の形態ではインナーリード６の裏面にテーピングを行っている。すなわち、インナーリード６上に、テーピングするための領域を確保する必要がなくなる。よって、ボンディング精度の高い装置を用いなくとも、半導体装置の製造歩留りを向上することができる。
次に、図１０に示すように、半導体チップ３上の千鳥配置の内側（チップ中心側）のパッド９ｂとインナーリード６の先端側の２次側ボンディング点とをワイヤ４ｂで電気的に接続する。インナーリード６は、テープ５によってその先端近傍が固定され、ボンディング時の振動を抑制することができる。また、ボンディング点の近傍でフレーム押え１３によってインナーリード６が押さえられているので、２次側ボンディング強度を向上することができる。また、ボンディング強度を向上することで、ワイヤ４ｂが断線することを防止することができ、半導体装置の製造歩留りを向上することができる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
本発明は、半導体装置を製造する製造業に幅広く利用されるものである。
本発明の実施の形態１における半導体装置の概略断面図である。 本発明の実施の形態１におけるリードフレームの構造を示す要部概略平面図である。 図２で示したリードフレームの構造を示す要部概略拡大平面図である。 本発明の実施の形態１である半導体装置の製造工程を示した断面図である。 図４に続く半導体装置の製造工程中における要部断面図である。 図５に続く半導体装置の製造工程中における要部断面図である。 本発明の実施の形態２における半導体装置の概略断面図である。 本発明の実施の形態２である半導体装置の製造工程を示した断面図である。 図８に続く半導体装置の製造工程中における要部断面図である。 図９に続く半導体装置の製造工程中における要部断面図である。 本発明の解決する課題における半導体装置の概略断面図である。 本発明の解決する課題におけるリードフレームの構造を示す要部概略平面図である。 図１２で示したリードフレームの構造を示す要部概略拡大図である。 本発明者が検討した半導体装置の製造工程を示した断面図である。
符号の説明
１ 半導体装置
２ タブ
３ 半導体チップ
４、４ａ、４ｂ ワイヤ
５ テープ
６ インナーリード
７ 樹脂部
８ アウターリード
９、９ａ、９ｂ パッド
１０ リードフレーム
１１ ダムバー
１２ 吊りリード
１３ フレーム押え
１４ ヒートステージ
１５、１６ 窪み部
１０１ 半導体装置
１０２ タブ
１０３ 半導体チップ
１０４、１０４ａ、１０４ｂ ワイヤ
１０５ テープ
１０６ インナーリード
１０７ 樹脂部
１０８ アウターリード
１０９、１０９ａ、１０９ｂ パッド
１１０ リードフレーム
１１１ ダムバー
１１２ 吊りリード
１１３ フレーム押え
Ｘａ、Ｘｂ 間隔

Claims (7)

  1. （ａ）チップ搭載部と、前記チップ搭載部に連結された吊りリードと、前記チップ搭載部の周囲に配置され、上面とその反対の裏面とを有する複数のインナーリードと、前記複数のインナーリード同士を固定したテープとを有するリードフレームと、
    （ｂ）主面の外周に沿って千鳥状に２列で配置された複数のパッドを有し、前記チップ搭載部上に配置された半導体チップと、
    （ｃ）前記複数のパッドとこれに対応する前記複数のインナーリードの上面とをそれぞれ電気的に接続する複数のワイヤと、
    （ｄ）前記半導体チップ、前記複数のインナーリード、前記テープおよび前記複数のワイヤを封止する樹脂部とを有し、
    前記複数のパッドのうちチップ外側に配置された第１パッドと、これに対応する第１インナーリードとを接続する第１ワイヤの一端は、前記第１インナーリードの前記チップ搭載部に対向する側の端部に位置する第１ボンディング点で接合され、
    前記複数のパッドのうちチップ内側に配置された第２パッドと、これに対応する第２インナーリードとを接続する第２ワイヤの一端は、前記第２インナーリードの前記チップ搭載部に対向する側の端部であり、かつ、前記第１ボンディング点よりも前記チップ搭載部に対向する端部とは反対側に位置する第２ボンディング点で接合され、
    前記第１ボンディング点と前記第２ボンディング点とが千鳥状に配置された前記複数のインナーリードを固定した前記テープは、前記第１ボンディング点または第２ボンディング点から前記チップ搭載部の方向の位置に貼り付けられていることを特徴とする半導体装置。
  2. （ａ）チップ搭載部と、前記チップ搭載部に連結された吊りリードと、前記チップ搭載部の周囲に配置され、上面とその反対の裏面とを有する複数のインナーリードと、前記複数のインナーリード同士を固定したテープとを有するリードフレームと、
    （ｂ）主面の外周に沿って千鳥状に２列で配置された複数のパッドを有し、前記チップ搭載部上に配置された半導体チップと、
    （ｃ）前記複数のパッドとこれに対応する前記複数のインナーリードの上面とをそれぞれ電気的に接続する複数のワイヤと、
    （ｄ）前記半導体チップ、前記複数のインナーリード、前記テープおよび前記複数のワイヤを封止する樹脂部とを有し、
    前記複数のパッドのうちチップ外側に配置された第１パッドと一端が接合された第１ワイヤの他端が、前記チップ搭載部に対向する側の端部の第１ボンディング点で接合された第１インナーリードと、
    前記複数のパッドのうちチップ内側に配置された第２パッドと一端が接合された第２ワイヤの他端が、前記チップ搭載部に対向する側の端部の第２ボンディング点で接合された第２インナーリードと、を固定している前記テープは、
    前記第１ボンディング点から前記チップ搭載部とは反対方向の位置に貼り付けられ、かつ、前記第２ボンディング点から前記チップ搭載部の方向の位置に貼り付けられていることを特徴とする半導体装置。
  3. 請求項１および２記載の半導体装置において、
    前記テープが、前記複数のインナーリードの裏面に貼り付けられていることを特徴とする半導体装置。
  4. 請求項１および２記載の半導体装置において、
    前記テープが、前記複数のインナーリードの上面に貼り付けられていることを特徴とする半導体装置。
  5. （ａ）チップ搭載部と、前記チップ搭載部に連結された吊りリードと、前記チップ搭載部の周囲に配置され、上面とその反対の裏面とを有する複数のインナーリードと、前記複数のインナーリード同士を固定するテープとを有するリードフレームを準備する工程と、
    （ｂ）前記チップ搭載部に、主面の外周に沿って千鳥状に２列で配置された複数のパッドを有する半導体チップを搭載する工程と、
    （ｃ）前記複数のパッドとこれに対応する前記複数のインナーリードの前記上面とを複数のワイヤでそれぞれ電気的に接続する工程と、
    （ｄ）前記半導体チップ、前記複数のインナーリード、前記テープおよび前記複数のボンディングワイヤを樹脂で封止する工程とを有する半導体装置の製造方法であって、
    前記複数のパッドのうちチップ外側に配置された第１パッドと、これに対応する第１インナーリードとを接続する第１ワイヤの一端を、前記第１インナーリードの前記チップ搭載部に対向する側の端部に位置する第１ボンディング点で接合し、
    前記複数のパッドのうちチップ内側に配置された第２パッドと、これに対応する第２インナーリードとを接続する第２ワイヤの一端を、前記第２インナーリードの前記チップ搭載部に対向する側の端部であり、かつ、前記第１ボンディング点よりも前記チップ搭載部に対向する端部とは反対側に位置する第２ボンディング点で接合し、
    前記第１ボンディング点と前記第２ボンディング点とが千鳥状に配置された前記複数のインナーリードを固定する前記テープを、前記第１ボンディング点または前記第２ボンディング点から前記チップ搭載部の方向の位置に貼り付けることを特徴とする半導体装置の製造方法。
  6. 請求項５記載の半導体装置の製造方法において、
    前記（ａ）工程は、前記テープを前記複数のインナーリードの裏面に貼り付ける工程を有し、
    前記（ｃ）工程では、前記複数のインナーリードを加熱するステージと前記テープとが接触しない窪み部が形成された前記ステージの上面に、前記複数のインナーリードを配置することを特徴とする半導体装置の製造方法。
  7. 請求項５記載の半導体装置の製造方法において、
    前記（ａ）工程は、前記テープを前記複数のインナーリードの上面に貼り付ける工程を有することを特徴とする半導体装置の製造方法。
JP2004192104A 2004-06-29 2004-06-29 半導体装置およびその製造方法 Pending JP2006013391A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004192104A JP2006013391A (ja) 2004-06-29 2004-06-29 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004192104A JP2006013391A (ja) 2004-06-29 2004-06-29 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2006013391A true JP2006013391A (ja) 2006-01-12

Family

ID=35780229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004192104A Pending JP2006013391A (ja) 2004-06-29 2004-06-29 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2006013391A (ja)

Similar Documents

Publication Publication Date Title
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
JP2003243600A (ja) 半導体装置およびその製造方法
JP4091050B2 (ja) 半導体装置の製造方法
JP5232394B2 (ja) 半導体装置の製造方法
JP2003124421A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JPH06105721B2 (ja) 半導体装置
JPH09312375A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP2009194059A (ja) 半導体装置及びその製造方法
JP2012015202A (ja) 半導体装置およびその製造方法
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
JP2013508974A (ja) 向上した接地ボンド信頼性を有するリードフレーム・パッケージ
JP2000307045A (ja) リードフレームおよびそれを用いた樹脂封止型半導体装置の製造方法
JP3072291B1 (ja) リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法
JP2000208690A (ja) リ―ドフレ―ム、樹脂封止型半導体装置およびその製造方法
JP6603169B2 (ja) 半導体装置の製造方法および半導体装置
JP2004247613A (ja) 半導体装置およびその製造方法
JP2006013391A (ja) 半導体装置およびその製造方法
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JP2000049272A (ja) リードフレーム及びそれを用いた半導体装置の製造方法並びに半導体装置
JP2005303169A (ja) 半導体装置およびその製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP3938525B2 (ja) 半導体装置の製造方法
JP2756436B2 (ja) 半導体装置およびその製造方法
JP2010056325A (ja) 半導体装置およびその製造方法
JP2001015669A (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法