JP2013008901A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2013008901A
JP2013008901A JP2011141634A JP2011141634A JP2013008901A JP 2013008901 A JP2013008901 A JP 2013008901A JP 2011141634 A JP2011141634 A JP 2011141634A JP 2011141634 A JP2011141634 A JP 2011141634A JP 2013008901 A JP2013008901 A JP 2013008901A
Authority
JP
Japan
Prior art keywords
lead
leads
die pad
view
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011141634A
Other languages
English (en)
Inventor
Nobuya Kanemitsu
伸弥 金光
Masahito Numazaki
雅人 沼崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2011141634A priority Critical patent/JP2013008901A/ja
Publication of JP2013008901A publication Critical patent/JP2013008901A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78703—Mechanical holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半導体装置のワイヤ長の低減化を図る。
【解決手段】複数のリード２ａのうちのリード２ｆは、第１の厚さを有する基端部２ｇと、基端部２ｇの長さよりも長く、かつ平面視において基端部２ｇからダイパッドに向かって屈曲するインナー部２ｅと、基端部２ｇからリード幅方向Ｈに迫り出した突出部２ｈとを有しており、インナー部２ｅは、平面視において前記ダイパッド側に位置する先端部２ｅａと、基端部２ｇ及び突出部２ｈと連結する連結部２ｅｂとを有するとともに、平面視において連結部２ｅｂの幅Ｍ３は基端部２ｇの幅Ｍ１よりも大きく、複数のリード２ｆのそれぞれのインナー部２ｅにステージを接触させた状態でワイヤボンディングを行う。
【選択図】図５

Description

本発明は、半導体装置及びその製造技術に関し、特に、複数のリード（外部端子）が樹脂封止体の裏面に周辺配置された半導体装置に適用して有効な技術に関する。
樹脂封止体の裏面からリードの一部を露出することによって得られる外部端子を有する半導体装置において、リードの一端部を半導体チップの裏面に固定し、かつ半導体チップの外側に位置するリード部分と半導体チップの電極とをワイヤで接続する構造が、例えば特開２００４−３４９３１６号公報（特許文献１）に開示されている。
また、タブ吊りリードの半導体素子搭載部側の接続部近傍に切り欠きを付けた半導体装置の構造が、例えば特開平７−３００３６号公報（特許文献２）に開示されている。
特開２００４−３４９３１６号公報 特開平７−３００３６号公報
ＱＦＮ（Quad Flat Non-leaded Package) 型の半導体装置は、一般に、外部端子となる複数のリード（アウター部）が、平面視において、樹脂から成る封止体の周縁部に配置されている。そのため、ダイパッド（チップ搭載部）上に搭載される半導体チップとこのリードとを電気的に接続するワイヤの長さが長くなる。
ワイヤの長さを低減する手段としては、例えば前記特許文献１（特開２００４−３４９３１６号公報：特に、図２乃至図４）のように、各リードのダイパッド側の先端部（ワイヤが接続される部分）をダイパッドの近傍まで引き出し、かつ、厚さを小さく（薄く）したこの先端部の下面（実装面）側を封止体で覆う構成が、有効とされている。
しかしながら、近年では、半導体装置の更なる小型化及び多ピン化に伴い、各リードの太さ（平面視における幅）は以前に比べて小さくなる傾向にある。そのため、単に厚さの小さい先端部（インナー部）を、外部端子となり、かつ、この先端部よりも厚さの大きい部分（アウター部）から屈曲させると、先端部の引き出し量（引き出し長さ）が大きい場合には、屈曲部を起点としてリードの先端部（インナー部）が撓み易くなることが、本願発明者の検討により明らかとなった。
なお、リードの先端部が撓むと、ワイヤの接合強度が低下する、あるいは、リードに接合されたワイヤがリードから剥がれるといった課題が生じる。
そこで、本願発明では、リードの強度を向上できる半導体装置の製造方法について検討した。
本発明は、上記課題に鑑みてなされたものであり、その目的は、ワイヤ長の低減化を図ることができる技術を提供することにある。
また、本発明の他の目的は、ワイヤの接続強度を向上させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
代表的な実施の形態による半導体装置の製造方法は、（ａ）ダイパッド、複数の吊りリード、及び複数のリードを有するリードフレームを準備する工程、（ｂ）半導体チップをダイパッド上に搭載する工程、（ｃ）半導体チップの複数のボンディングパッドと複数のリードとを複数のワイヤを介してそれぞれ電気的に接続する工程を有する。ここで、複数のリードのうちの第１リードは、第１の厚さを有する第１部分と、第１の厚さよりも薄く、かつ第１部分の長さよりも長く、かつ第１部分よりもダイパッド側に位置し、かつ平面視において第１部分からダイパッドに向かって屈曲する第２部分と、第１部分の側面および前記第２部分と連結し、かつ、前記第１部分の厚さよりも薄い第３部分を有している。さらに第２部分は、平面視においてダイパッド側に位置する先端部と、先端部とは反対側に位置し、かつ第１部分及び第３部分と連結する連結部とを有しており、平面視において連結部の幅は、第１部分の幅よりも大きく、前記（ｃ）工程では、複数のリードのそれぞれの第２部分にステージを接触させた状態で複数のリードのそれぞれの第２部分にワイヤを接続する。
また、代表的な実施の形態による半導体装置は、ダイパッドと、複数の吊りリードと、複数の吊りリードのうちの互いに隣り合う吊りリード間に配置された複数のリードと、複数のボンディングパッドを有し、かつダイパッド上に搭載された半導体チップと、半導体チップの複数のボンディングパッドと複数のリードとを電気的に接続する複数のワイヤと、を含んでいる。また、複数のリードのうちの第１リードは、第１の厚さを有する第１部分と、第１の厚さよりも薄く、かつ第１部分の長さよりも長く、かつ第１部分よりもダイパッド側に位置し、かつ平面視において第１部分からダイパッドに向かって屈曲する第２部分と、第１部分の側面および前記第２部分と連結し、かつ、前記第１部分の厚さよりも薄い第３部分とを有している。さらに、第２部分は、平面視においてダイパッド側に位置する先端部と、先端部とは反対側に位置し、かつ第１部分及び第３部分と連結する連結部とを有し、平面視において、連結部の幅は、第１部分の幅よりも大きい。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
半導体装置のコストの低減化を図ることができる。
また、半導体装置の信頼性を向上させることができる。
本発明の実施の形態の半導体装置の構造の一例を封止体を透過して示す平面図である。 図１の半導体装置の構造の一例を示す裏面図である。 図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図１のＢ部の構造を示す拡大部分平面図である。 図１の半導体装置のリード形状の一例を示す拡大部分平面図及び断面図である。 図１の半導体装置の組み立てで用いられるリードフレームの構造の一例を示す平面図である。 図６のリードフレームの構造の一例を示す側面図である。 図１の半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す平面図である。 図８のダイボンディング後の構造の一例を示す側面図である。 図１の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す平面図である。 図１０のワイヤボンディング後の構造の一例を示す側面図である。 図１の半導体装置の組み立てにおけるワイヤボンディング時の構造の一例を示す拡大部分断面図である。 図１の半導体装置の組み立ての樹脂モールド工程における金型クランプ時の構造の一例を示す部分断面図である。 図１の半導体装置の組み立てにおける樹脂モールド後の構造の一例を示す平面図である。 図１４の樹脂モールド後の構造の一例を示す側面図である。 図１の半導体装置の組み立てにおける個片化後の構造の一例を示す側面図である。 本発明の実施の形態の変形例１のリード形状を示す部分平面図である。 本発明の実施の形態の変形例２のリード形状を示す部分平面図である。 本発明の実施の形態の変形例３のリード形状を示す部分平面図である。 図１９のリード形状を示す拡大部分平面図である。 本発明の実施の形態の変形例４のリード形状を示す部分平面図である。 本発明の実施の形態の変形例５の半導体装置の構造を封止体を透過して示す平面図である。 図２２の半導体装置の構造の一例を示す裏面図である。 図２２のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。 図２２の半導体装置の組み立てで用いられるリードフレームの構造の一例を示す平面図である。 図２５のリードフレームの構造の一例を示す側面図である。 図２２の半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す平面図である。 図２７のダイボンディング後の構造の一例を示す側面図である。 図２２の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す平面図である。 図２９のワイヤボンディング後の構造の一例を示す側面図である。 図２２の半導体装置の組み立ての樹脂モールド工程における金型クランプ時の構造の一例を示す部分断面図である。 図２２の半導体装置の組み立てにおける樹脂モールド後の構造の一例を示す平面図である。 図３２の樹脂モールド後の構造の一例を示す側面図である。 図２２の半導体装置の組み立てにおける個片化後の構造の一例を示す側面図である。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など（個数、数値、量、範囲などを含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Ａからなる」、「Ａよりなる」、「Ａを有する」、「Ａを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態）
図１は本発明の実施の形態の半導体装置の構造の一例を封止体を透過して示す平面図、図２は図１の半導体装置の構造の一例を示す裏面図、図３は図１のＡ−Ａ線に沿って切断した構造の一例を示す断面図、図４は図１のＢ部の構造を示す拡大部分平面図、図５は図１の半導体装置のリード形状の一例を示す拡大部分平面図及び断面図である。
まず、本実施の形態の半導体装置の構造について説明する。
図１〜図５に示す本実施の形態の半導体装置は、外部端子となる複数のリード２ａそれぞれの一部が、平面視において、前記半導体装置の裏面側の周縁部に配置された周辺配置型（ペリフェラルタイプ）のものであり、ここでは、半導体チップ等を樹脂で封止する樹脂封止型のＱＦＮ５を一例として取り上げて説明する。
前記ＱＦＮ５の詳細構成について説明すると、図１及び図２に示す平面形状が略四角形の板状のチップ搭載部であるダイパッド２ｄ（タブともいう）と、ダイパッド２ｄを支持する（ダイパッド２ｄと連結する）複数の吊りリード２ｃと、ダイパッド２ｄの周囲に配置され、かつ複数の吊りリード２ｃのうちの互いに隣り合う吊りリード２ｃ間に配置された複数のリード２ａと、表面（主面）１ａに複数のボンディングパッド（電極パッド）１ｃが形成された半導体チップ１と、半導体チップ１の複数のボンディングパッド１ｃと複数のリード２ａとをそれぞれ電気的に接続する複数のワイヤ３とを有している。
ここで、半導体チップ１は、図３に示すように、表面１ａと、表面１ａとは反対側の裏面１ｂとを有しており、内部には半導体集積回路が形成されている。また、表面１ａに形成された複数のボンディングパッド１ｃは、図１に示すように、四角形の表面１ａの４つの辺それぞれに沿って表面１ａの周縁部に並んで配置されている。
さらに、図３に示すように、半導体チップ１は、その裏面１ｂがダイパッド２ｄのチップ搭載面である上面２ｄａと対向するように、この上面２ｄａに接着材であるダイボンド材６を介して搭載されており、図１に示すように、複数のボンディングパッド１ｃと、これらにそれぞれ対応する複数のリード２ａとが、複数のワイヤ３を介してそれぞれ電気的に接続されている。
また、ＱＦＮ５は、図１〜図３に示すように、半導体チップ１、複数のワイヤ３、ダイパッド２ｄの一部、リード２ａの一部を封止する封止体４を有している。なお、封止体４は、封止用樹脂によって形成されており、図１及び図２に示すように、封止体４の平面形状は、略四角形から成る。
なお、ＱＦＮ５は、後述するその組み立てのモールド工程において、図６に示すリードフレーム２の１つのデバイス領域２ｊごとに図１３に示す樹脂成形金型のキャビティ部８ａで覆って樹脂モールドを行う、所謂個片モールド方式で組み立てられたものであり、この場合、図１及び図２に示すように封止体４の角部は面取りされた形状となっている。
また、図２及び図３に示すように、ＱＦＮ５では、ダイパッド２ｄの上面２ｄａと反対側の下面２ｄｂは封止体４の下面４ｂに露出している。すなわち、ＱＦＮ５は、ダイパッド露出型（タブ露出型）の半導体パッケージである。さらに、ダイパッド２ｄの上面２ｄａが半導体チップ１の表面１ａより大きく、所謂、大タブ構造となっている。
また、ＱＦＮ５は、周辺配置型（ペリフェラルタイプ）であるため、リード２ａそれぞれの封止体４から露出する複数のアウター部２ｂは、図２に示すように、封止体４の下面４ｂの周縁部に並んで配置されている。
また、図３に示すように、各リード２ａは、外部端子として封止体４の下面４ｂに露出するアウター部２ｂと、封止体４内に埋め込まれる部分であり、かつワイヤ３が接続されるインナー部２ｅとを有しており、例えば、インナー部２ｅは、ハーフエッチング加工により、アウター部２ｂを有する部分の厚さの１／２程度の厚さとなっている。なお、各リード２ａのアウター部２ｂのダイパッド２ｄ側と反対側の一端は切断面として封止体４の側面４ａに露出している。
また、本実施の形態のＱＦＮ５は、各リード２ａの先端部を半導体チップ１に近づけた構造となっている。すなわち、各リード２ａの先端部を半導体チップ１に近づけることで、半導体チップ１とリード２ａとを電気的に接続する各ワイヤ３の長さを短くしてワイヤ長の低減化を図っている。
また、ＱＦＮ５では、複数の吊りリード２ｃのそれぞれは、図１に示すように、平面視において、ダイパッド２ｄのそれぞれの角部から封止体４のそれぞれの角部に向かって延在している。
すなわち、半導体チップ１が搭載された略四角形のダイパッド２ｄの４つの角部には吊りリード２ｃが連結されており、したがって、ＱＦＮ５では、ダイパッド２ｄはその対角線上に配置された４本の吊りリード２ｃによって角部で支持されている。本実施の形態のＱＦＮ５では、複数の吊りリード２ｃが吊りリード（第１吊りリード）２ｃａと吊りリード（第２吊りリード）２ｃｂを有しており、ダイパッド２ｄ（または封止体４）の一方の対角線に沿って吊りリード２ｃａが配置され、また他方の対角線に沿って吊りリード２ｃｂが配置されている。
これにより、複数のリード２ａは、２つの吊りリード２ｃａ，２ｃｂによって区切られた領域、すなわち隣り合った２本の吊りリード２ｃａ，２ｃｂの間の領域に、半導体チップ１の４つの辺それぞれに対応して並んで配置されている。
なお、４本の吊りリード２ｃは、図２に示すように、ダイパッド２ｄとともに封止体４の下面４ｂに露出している。
ここで、ＱＦＮ５では、図４及び図５に示すように、複数のリード２ａのうちの第１リードであるリード２ｆは、第１の厚さを有する基端部（第１部分）２ｇと、前記第１の厚さよりも薄く、かつ基端部２ｇの長さよりも長く、さらに基端部２ｇよりもダイパッド２ｄ側に位置し、かつ平面視において基端部２ｇからダイパッド２ｄに向かって屈曲するインナー部（第２部分）２ｅと、基端部２ｇの側面（図５における基端部２ｇの長辺側の面）およびインナー部２ｅと連結し、かつ、基端部２ｇの厚さよりも薄い突出部（第３部分）２ｈとを有している。言い換えると、インナー部２ｅは、基端部２ｇの先端（ダイパッド２ｄと対向する面）から基端部２ｇの延在方向に迫り出しており、突出部２ｈは基端部２ｇの側面から基端部２ｇの幅方向に迫り出している。
すなわち、複数のリード２ａのうちのリード２ｆは、図５に示す形状となっており、基端部２ｇと、基端部２ｇから迫り出した突出部２ｈと、基端部２ｇよりダイパッド２ｄ側に位置したインナー部２ｅとから成る。一方、各辺の中央部に配置されたリード２ａ（２ｉ）は、基端部２ｇからダイパッド２ｄに向かって屈曲せずに、ほぼ直線状にリードを形成することができるため、インナー部２ｅの強度（剛性）は、屈曲されたリード２ａ（２ｆ）のインナー部２ｅよりも高い。そのため、本実施の形態では、半導体装置の各辺における中央部に配置されたリード２ａ（２ｉ）には、リード２ｆのような突出部２ｈを設けていない。
なお、図５（後述する図１８、図２０及び図２１についても同様）に示すリード２ｆの平面視の形状において、ハッチングを付した領域は断面ではなく、基端部２ｇに比べて厚さが薄い領域を示している。
ここで、リード２ｆにおける基端部２ｇは、第１の厚さの部分を有する部分である。第１の厚さ（Ｔ１）の部分とは、図２に示すように封止体４の下面４ｂに露出する部分であり、厚さを薄くする加工が施されていない部分である。したがって、リード２ｆにおいては、基端部２ｇの全てが第１の厚さの部分（アウター部２ｂ）となっており、基端部２ｇ（アウター部２ｂ）の一面が、図２に示すように封止体４の下面４ｂに露出している。
また、図５に示すようにリード２ｆにおける突出部２ｈは、基端部２ｇから一体となってリード幅方向Ｈに迫り出した部分であり、基端部２ｇよりも薄い厚さとなっている。例えば、突出部２ｈの厚さ（Ｔ３）は、基端部２ｇの厚さ（Ｔ１：第１の厚さ）の１／２程度である（Ｔ３＝（Ｔ１）／２）。したがって、突出部２ｈは、封止体４の下面４ｂに露出せずに封止体４の内部に埋め込まれている。
また、リード２ｆにおけるインナー部２ｅは、図５に示すように、リード延在方向の長さ（Ｌ２）が基端部２ｇのリード延在方向の長さ（Ｌ１）より長い（Ｌ１＜Ｌ２）。これは、各リード２ａをダイパッド２ｄ近傍まで引き延ばして、なるべく半導体チップ１の近傍まで各リード２ａを配置することで、ワイヤ３の長さを短く（ワイヤ長の低減化）してコスト低減化を図るものである。
また、図３に示すように、インナー部２ｅは、前記第１の厚さ（Ｔ１）よりも薄い厚さ（Ｔ２）となっている。例えば、ハーフエッチング加工等が施されて図４に示す基端部２ｇの厚さの１／２程度の厚さ（Ｔ２＝（Ｔ１）／２）となっており、その際、封止体４の下面４ｂ側に相当する箇所が削られるため、インナー部２ｅは、封止体４の内部に埋め込まれる。
つまり、インナー部２ｅは、その下面２ｅｄが封止体４の下面４ｂには露出することなく内部に配置されている。これは、ワイヤ長の低減化のためにインナー部２ｅをダイパッド２ｄ近傍まで引き延ばしているため、リード２ａ先端付近での隣り合ったリード間の間隔が極めて狭く、したがって、リード２ａを全て封止体４の下面４ｂに露出させた場合には、ＱＦＮ５を実装基板等に半田実装する際の実装のために必要なリード間の間隔（隙間）が得られなくなって実装不良を引き起こすことになるが、この実装不良に対応するために、各リード２ａのダイパッド２ｄ側のインナー部２ｅをハーフエッチング加工等で薄く形成して封止体４の内部に埋め込んでいる。これにより、前述の実装不良の発生を防ぐことができる。
なお、図３に示すように、インナー部２ｅの上面２ｅｃにはワイヤ３が接続されている。
さらに、インナー部２ｅは、平面視において、図４に示すように、ダイパッド２ｄに向かって屈曲している。これはこのインナー部２ｅに接続するワイヤ３のワイヤリング方向とインナー部２ｅの延在方向とを略一致させることで、ワイヤ３をインナー部２ｅの先端からはみ出さずに配置させるものであり、これにより、ワイヤ３が隣のリード２ａに接触することを防止できる。
また、インナー部２ｅは、図５に示すように平面視においてダイパッド２ｄ側に位置する先端部２ｅａと、先端部２ｅａとは反対側に位置する連結部２ｅｂとを有しており、連結部２ｅｂには、基端部２ｇ及び突出部２ｈがそれぞれ連結している。すなわち、この連結部２ｅｂの幅は、基端部２ｇの幅（リード２ａの延在方向と交差する第１方向の長さ）と突出部２ｈの幅（前記第１方向の長さ）との総和に等しい。
なお、平面視において、インナー部２ｅの連結部２ｅｂの幅Ｍ３は、基端部２ｇ単体の幅Ｍ１（リード幅方向Ｈの幅）よりも大きい（Ｍ３＞Ｍ１）。つまり、インナー部２ｅの連結部２ｅｂの幅Ｍ３は、基端部２ｇの幅Ｍ１と、基端部２ｇから迫り出した突出部２ｈのリード幅方向Ｈの幅Ｍ２とを合わせたものとなっている（Ｍ３＝Ｍ１＋Ｍ２）。
このように、本実施の形態のＱＦＮ５では、ワイヤ長の低減化のために各リード２ａ（２ｆ）のインナー部２ｅの長さを長くしてダイパッド２ｄ近傍まで引き延ばすとともに、実装不良の対策のためにリード全てが露出しないようにインナー部２ｅを薄く形成して封止体４内に埋め込んでいる。これにより、リード２ａ（２ｆ）におけるインナー部２ｅが撓み易くなるが、インナー部２ｅの根元部に相当する基端部２ｇとの連結部２ｅｂを、基端部２ｇとこの基端部２ｇから迫り出した突出部２ｈとに連結することで根元部での強度を高めており、各リード２ａ（２ｆ）の撓みや、ばたつきの低減化を図っている。すなわち、リード２ａ（２ｆ）における薄く、かつ長く形成されたインナー部２ｅの根元部を幅広にすることで、インナー部２ｅの支持強度を高めて各リード２ｆの撓みや、ばたつきの低減化を図るものである。
なお、図１に示すように、本実施の形態のＱＦＮ５では、隣り合った吊りリード２ｃ（吊りリード２ｃａ，２ｃｂ）間に配置された複数のリード２ａのうち、中央に配置されたリード２ａは、突出部２ｈを有していない通常のリード２ｉとなっている。
これは、中央部のリード２ａは、突出部２ｈを設ける程度のスペースをリード脇に確保するのが吊りリード２ｃ寄り（端部寄り）のリード２ａに比較して困難なことと、吊りリード２ｃ寄りのリード２ａに比較してインナー部２ｅの長さが短いことから各リード２ａの撓みや、ばたつきも吊りリード２ｃ寄りのリード２ａに比べて少ないことが理由であり、突出部２ｈを設けたリード形状は、吊りリード２ｃ寄りのリード２ａに対して施すのがより有効である。
ただし、スペース的な問題が無い場合には、リード配列における中央部のリード２ａに対して突出部２ｈを設けてもよいことは、言うまでもない。
本実施の形態のＱＦＮ５によれば、各リード２ａ（２ｆ）におけるインナー部２ｅを長く延ばしてダイパッド２ｄ近傍まで引き出しているため、半導体チップ１とインナー部２ｅとを接続するワイヤ３の長さの低減化を図ることができる。したがって、特に、ワイヤ３が金ワイヤの場合には、ＱＦＮ５（半導体装置）のコストの低減化を図ることができる。
なお、リード２ａのＪＥＩＴＡ（Japan Electronics and Information Technology Industries Association)規格に基づく各部の寸法は、例えば、リードピッチが０．５ｍｍの場合、基端部２ｇ（アウター部２ｂ）の幅Ｍ１＝０．２３ｍｍであり、長さＬ１＝０．４ｍｍである。ここで、基端部２ｇよりインナー部２ｅの方が長くＬ２＞Ｌ１の関係であるため、この場合のインナー部２ｅの長さＬ２は、Ｌ２＝０．５ｍｍ程度である。ただし、この場合でもＬ２は０．５ｍｍに限定されるものではなく、Ｌ２＞Ｌ１の関係が満たされていれば０．５ｍｍ以外の長さであってもよい。
インナー部２ｅの長さＬ２を少なくとも０．５ｍｍ（好ましくは０．５ｍｍ以上）とすることで、図４に示すワイヤボンディング時のステージ７ａの幅ＱがＱ＝０．３ｍｍ程度であるため、ワイヤボンディング時にインナー部２ｅの下部にステージ７ａを確実に配置することができる。
なお、リードピッチが０．５ｍｍ以外の場合には、リード２ａの各部の寸法は、前記ＪＥＩＴＡ規格等に基づいて決定されるものである。
ここで、ＱＦＮ５において、各リード２ａ及びダイパッド２ｄは、例えば、銅合金から成るが、銅合金以外の鉄−ニッケル合金等から成ってもよく、また、ワイヤ３は、例えば、金線（金ワイヤ）等である。さらに、封止体４は、例えば、エポキシ系樹脂等の封止用樹脂によって形成されている。
次に、本実施の形態のＱＦＮ（半導体装置）５の製造方法について説明する。
図６は図１の半導体装置の組み立てで用いられるリードフレームの構造の一例を示す平面図、図７は図６のリードフレームの構造の一例を示す側面図、図８は図１の半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す平面図、図９は図８のダイボンディング後の構造の一例を示す側面図である。また、図１０は図１の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す平面図、図１１は図１０のワイヤボンディング後の構造の一例を示す側面図、図１２は図１の半導体装置の組み立てにおけるワイヤボンディング時の構造の一例を示す拡大部分断面図である。さらに、図１３は図１の半導体装置の組み立ての樹脂モールド工程における金型クランプ時の構造の一例を示す部分断面図、図１４は図１の半導体装置の組み立てにおける樹脂モールド後の構造の一例を示す平面図、図１５は図１４の樹脂モールド後の構造の一例を示す側面図、図１６は図１の半導体装置の組み立てにおける個片化後の構造の一例を示す側面図である。
なお、ＱＦＮ５の組み立てにおけるリードフレーム２の図では、複数のリード２ａのうちのリード２ｆに対して、便宜上突出部２ｈを省略して図示しているが、各リード２ｆについては、図４に示すような基端部２ｇから迫り出した突出部２ｈが形成されている。
まず、図６及び図７に示すようなデバイス領域２ｊが複数形成された多連で、かつ薄板状のリードフレーム２を準備する。デバイス領域２ｊは、１つのＱＦＮ５が形成される領域であり、ここでは、１つのデバイス領域２ｊごとに封止体４が形成される、所謂個片モールド方式を採用した組み立てについて説明する。そこで、１つのダイパッド（チップ搭載部）２ｄと、このダイパッド２ｄを支持する複数の吊りリード２ｃと、ダイパッド２ｄの周囲に配置され、かつ複数の吊りリード２ｃのうちの互いに隣り合う吊りリード２ｃ間に配置された複数のリード２ａとを有するリードフレーム２を準備する。
なお、各デバイス領域２ｊは、枠部２ｋによって囲まれ、複数のリード２ａや複数の吊りリード２ｃは枠部２ｋによって支持されている。
また、本実施の形態のリードフレーム２では、各デバイス領域２ｊの複数のリード２ａのうち、図１に示すリード配列における中央のリード２ｉを除く全てのリード２ｆに、基端部２ｇから迫り出した突出部２ｈが形成されており、基端部２ｇからダイパッド２ｄ側に向けて配置されたインナー部２ｅの支持強度が高められている。
さらに、基端部２ｇに比べてインナー部２ｅと突出部２ｈのそれぞれの厚さは薄く、インナー部２ｅ及び突出部２ｈは、例えば、基端部２ｇの１／２程度の厚さである。また、図５に示すように、インナー部２ｅの長さＬ２は、基端部２ｇの長さＬ１より長い（Ｌ２＞Ｌ１）。
その後、ダイボンドを行う。ダイボンド工程では、図８及び図９に示すように、図１及び図３に示す表面（主面）１ａ、表面１ａに形成された複数のボンディングパッド（電極パッド）１ｃ、及び表面１ａとは反対側の裏面１ｂを有する半導体チップ１を準備し、この半導体チップ１を、裏面１ｂがダイパッド２ｄの上面２ｄａと対向するように、ダイパッド２ｄの上面２ｄａに搭載する。
その際、図３に示すように、ダイボンド材６を介して半導体チップ１をダイパッド２ｄの上面２ｄａに搭載する。
その後、ワイヤボンディングを行う。ワイヤボンディング工程では、図１０〜図１２に示すように、半導体チップ１の複数のボンディングパッド１ｃと複数のリード２ａを、複数のワイヤ３を介してそれぞれ電気的に接続する。
このワイヤボンディング工程について詳細に説明すると、まず、図１２に示すように、半導体チップ１が搭載されたリードフレーム２を、熱源を有するステージ７ａ上に配置する。このとき、ステージ７ａの熱源は、例えば２３０℃程度に設定されており、このステージ７ａに配置されたリードフレーム２は、２００〜２３０℃程度に加熱される。ここで、本実施の形態で使用するステージ７ａには、図１２に示すように、凸部（突起）７ｆが設けられており、リードフレーム２をステージ７ａに配置した際、リード２ａのインナー部２ｅにこの凸部７ｆを接触させている。これにより、リード２ａのインナー部２ｅに熱を十分に付与することができ、ワイヤ３の接合強度を向上できる。また、キャピラリ７ｃをインナー部２ｅに接触させた際にインナー部２ｅが撓むのを抑制でき、ワイヤ３の接合強度を向上できる。なお、リードフレーム２をステージ７ａに配置する際、ステージ７ａに設けられた凸部（突起）７ｆとアウター部２ｂとの間にある程度の隙間が生じるため、各リード２ａ（２ｆ）におけるインナー部２ｅの長さが短い（例えば、基端部２ｇの長さよりも小さい）場合には、たとえステージ７ａに凸部７ｆを設けておいたとしても、この凸部７ｆをインナー部２ｅに接触させることが困難となる。
一方、本実施の形態では、上記のように、各リード２ａ（２ｆ）におけるインナー部２ｅの長さが長い（例えば、基端部２ｇの長さよりも長い）ため、インナー部２ｅの下部（下面２ｅｄ）にステージ７ａの一部（凸部７ｆ）を接触させた状態でワイヤボンディングを行うことができる。
次に、複数のリード２ａ、２ｆのそれぞれの一部（基端部２ｇ側の端部付近）をウィンドクランパ等の治具７ｂで上方からクランプする。ここで、本実施の形態では、ワイヤボンディング工程において使用するキャピラリ７ｃに超音波７ｄを印加しているため、リード２ａ、２ｆ（特に、厚さの薄いインナー部２ｅ）にも超音波振動が伝わるが、リード２ａ、２ｆが振動してしまうと、超音波７ｄをリード２ａ、２ｆのワイヤ接合部に十分に付与することができない。そこで、ワイヤボンディング工程では、上記のように、治具７ｂでリードフレーム２をクランプし、リード２ａのばたつき（リード２ａの振動）を抑えているが、本実施の形態のように、リード２ａのインナー部２ｅが基端部２ｇから屈曲し、リード２ａのインナー部２ｅ（ワイヤ３が接続される部分）の厚さが薄く、さらには、このインナー部２ｅの突出量（迫り出し量）が長い場合には、リード２ａの強度（剛性）が低くなるため、治具７ｂでリード２ａの一部をクランプしただけでは、リード２ａ（特に、インナー部２ｅ）のばたつきを十分に抑制できない恐れがある。
しかしながら、本実施の形態では、上記のように、リード２ａ、２ｆの基端部２ｇの側面に突出部２ｈを形成し、インナー部２ｅと基端部２ｇとの連結部２ｅｂの幅を基端部２ｇの幅よりも大きくしている。そのため、インナー部２ｅが基端部２ｇから屈曲し、このインナー部２ｅの厚さが基端部２ｇの厚さよりも薄く、さらには、このインナー部２ｅの長さが基端部２ｇの長さよりも大きい場合であっても、ワイヤボンディング工程において、リード２ａ、２ｆの強度（剛性）を向上させることができる。これにより、超音波７ｄをリード２ａ、２ｆのインナー部２ｅに十分に付与することができるため、超音波７ｄを印加しない場合に比べて、ワイヤ３の接合強度を向上できる。言い換えると、ワイヤ３がリード２ａ、２ｆから剥がれるワイヤボンディング不良を抑制できる。
以上のように、本実施の形態では、各リード２ｆにおいて、インナー部２ｅの根元部に相当する基端部２ｇとの連結部２ｅｂを、基端部２ｇとこの基端部２ｇから迫り出した突出部２ｈとに連結することで根元部での強度を高めており、各リード２ａの撓みや、ばたつきの低減化が図られている。つまり、長く形成されたインナー部２ｅの根元部を幅広にすることで、インナー部２ｅの根元部での支持強度を高めて各リード２ａの撓みや、ばたつきの低減化を図っており、したがって、ワイヤボンディング時に超音波７ｄと熱７ｅを各リード２ａに確実に付与することができ、その結果、インナー部２ｅへのワイヤ３の接続強度を増加させることができる。
これにより、ＱＦＮ５（半導体装置）の信頼性を向上させることができる。
ワイヤボンディング終了後、樹脂モールドを行う。モールド工程では、半導体チップ１及び複数のワイヤ３を樹脂で封止することにより、リードフレーム２上に封止体４を形成する。その際、複数のリード２ａのそれぞれの基端部２ｇの下面（アウター部２ｂの一部（実装面））が封止体４の下面４ｂから露出するように、樹脂で半導体チップ１、リード２ａのインナー部２ｅ及び複数のワイヤ３を封止する。
本実施の形態のＱＦＮ５の組み立ては、個片モールド方式であるため、図１３に示すように、まず、ワイヤボンディング完了後のリードフレーム２を樹脂モールド用の下型９上に配置し、その後、図６に示す各デバイス領域２ｊをそれぞれに対応する上型８のキャビティ部８ａで覆った状態で各キャビティ部８ａにゲート部８ｂから樹脂を注入して樹脂封止を行う。
これにより、各デバイス領域２ｊに対応した図１４及び図１５に示す封止体４が複数形成される。
なお、モールド時の金型の温度は、例えば、１７０〜１８０℃である。
樹脂モールド終了後、リードフレーム２の個片化を行って、図１６に示すように、各ＱＦＮ５を取得し、それぞれのＱＦＮ５の組み立て完了となる。
次に、本実施の形態の変形例について説明する。
図１７は本発明の実施の形態の変形例１のリード形状を示す部分平面図、図１８は本発明の実施の形態の変形例２のリード形状を示す部分平面図、図１９は本発明の実施の形態の変形例３のリード形状を示す部分平面図、図２０は図１９のリード形状の拡大部分平面図、図２１は本発明の実施の形態の変形例４のリード形状を示す部分平面図である。
図１７に示す変形例１のリード形状は、隣り合った吊りリード２ｃ間に挟まれたリード領域における複数のリード２ａにおいて、リード２ｆは、複数のリード２ａのうちの最も吊りリード２ｃ側に位置している。
すなわち、隣り合った吊りリード２ｃ間に挟まれたリード領域における複数のリード２ａにおいて、最も吊りリード２ｃ寄りに配置されたリード２ａのみに、図５に示すような突出部２ｈを設けるものである。
これは、半導体装置の多ピン化や小型化を考慮すると、リード間ピッチが狭い場合、中央部付近に配置されたリード２ａは、スペース的に幅広にする余裕が少ないが、端の位置のリード２ａ（コーナーリード）の場合、吊りリード２ｃと端のリード２ａとの間に比較的スペースがあることから、幅広のリード形状を形成し易いためである。さらに、端の位置のリード２ａは、中央部付近のリード２ａに比べてインナー部２ｅの長さが長いことが多く、その場合、リード２ａがばたつき易いため、したがって、端の位置のリード２ａのみを幅広のリード２ｆとすることも非常に有効である。
次に、図１８に示す変形例２は、複数のリード２ａが、平面視において、インナー部２ｅの先端部２ｅａの幅Ｍ４が基端部２ｇの幅Ｍ１よりも大きく（Ｍ４＞Ｍ１）、かつ電源電位用または基準電位用のリード２ｆを有している場合であり、その場合にリード２ｆのインナー部２ｅには、複数のワイヤ３を接続することができる。
すなわち、図５に示すリード形状は、リード２ａの先端部（インナー部２ｅ）の幅が、リード２ａのうちの外部端子となる基端部２ｇ（アウター部２ｂ）の幅よりも小さい場合であったが、図１８の変形例２に示すように、インナー部２ｅの幅Ｍ４を基端部２ｇ（アウター部２ｂ）の幅Ｍ１より大きくしたものであってもよい。
これは、近年では、電源（またはＧＮＤ）を強化する要求がある一方で、半導体装置の小型化の要求もあり、リードの本数を増加することは困難である。そこで、１つのリードに共通のワイヤ（例えば：電源用のワイヤ）を複数接続することが考えられる。この時、リードの先端部の幅内に複数のワイヤが収まらないと、このリードの先端部の幅外に位置するワイヤ（はみ出したワイヤ）と隣のリードとの距離が近くなり、電気的にショートする恐れがある。
これに対し、本実施の形態では、リード２ａの屈曲部の幅をリード２ａのうちの外部端子となる基端部２ｇ（アウター部２ｂ）の幅よりも太くしている。そのため、図１８に示すように、リード２ａの先端部（インナー部２ｅの先端部２ｅａ）の幅を、リード２ａのうちの外部端子となる基端部２ｇ（アウター部２ｂ）の幅よりも太くすることができる。これにより、複数のワイヤ３を１つのリード２ａに接続する際、複数のワイヤ３をリード２ａの先端部２ｅａの幅内に収めることができる。
その結果、ワイヤ３と隣のリード２ａとによる電気的ショートの発生を防ぐことができる。
次に、図１９及び図２０に示す変形例３のリード形状は、突出部２ｈが、平面視において基端部２ｇの両脇に位置し、かつ図５に示す形状と同様に、基端部２ｇの厚さよりも薄く形成されているものである。
すなわち、リード２ｆにおいて、基端部２ｇのリード延在方向の両側に突出部２ｈが設けられた形状であり、したがって、インナー部２ｅの連結部２ｅｂは、基端部２ｇと２つの突出部２ｈと連結している。
これにより、インナー部２ｅの根元部の連結部２ｅｂの面積がさらに増えたため、インナー部２ｅの支持強度をさらに高めることができ、各リード２ｆの撓みや、ばたつきの低減化をさらに図ることができる。
これにより、ＱＦＮ５（半導体装置）の信頼性をさらに向上させることができる。
次に、図２１に示す変形例４のリード形状は、リード２ｆの基端部２ｇのリード延在方向の両側に突出部２ｈを設けた形状において、基端部２ｇの一部のみが第１の厚さに形成され、この一部が図２に示す樹脂から成る封止体４の下面４ｂに露出部２ｍとして露出するものである。
すなわち、基端部２ｇの全部が第１の厚さとなっているのではなく、基端部２ｇの一部部分のみが第１の厚さの露出部２ｍとなって封止体４の下面４ｂに露出する構造となっている。したがって、基端部２ｇの露出部２ｍ（第１の厚さの部分）以外の部分は、突出部２ｈと同様に、封止体４の内部に埋め込まれる。
なお、図２１では封止体４の下面４ｂに露出する露出部２ｍの形状が、平面視で四角形の場合を示しているが、露出部２ｍの平面視の形状は、四角形以外の、例えば、円形等であってもよい。
次に、図２２〜図３４に示す変形例５について説明する。
図２２は本発明の実施の形態の変形例５の半導体装置の構造を封止体を透過して示す平面図、図２３は図２２の半導体装置の構造の一例を示す裏面図、図２４は図２２のＡ−Ａ線に沿って切断した構造の一例を示す断面図である。また、図２５は図２２の半導体装置の組み立てで用いられるリードフレームの構造の一例を示す平面図、図２６は図２５のリードフレームの構造の一例を示す側面図、図２７は図２２の半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す平面図、図２８は図２７のダイボンディング後の構造の一例を示す側面図、図２９は図２２の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す平面図、図３０は図２９のワイヤボンディング後の構造の一例を示す側面図である。さらに、図３１は図２２の半導体装置の組み立ての樹脂モールド工程における金型クランプ時の構造の一例を示す部分断面図、図３２は図２２の半導体装置の組み立てにおける樹脂モールド後の構造の一例を示す平面図、図３３は図３２の樹脂モールド後の構造の一例を示す側面図、図３４は図２２の半導体装置の組み立てにおける個片化後の構造の一例を示す側面図である。
図２２〜図２４に示す変形例５の半導体装置は、図１〜図３に示すＱＦＮ５と同様のＱＦＮ１０であるが、ＱＦＮ１０は、その組み立てのモールド工程において、図２５に示すリードフレーム２の複数のデバイス領域２ｊを、図３１に示す樹脂成形金型の１つのキャビティ部８ａで覆って樹脂モールドを行う、所謂ＭＡＰ（Mold Array Package）方式で組み立てられたものであり、この場合、図２２及び図２３に示すように封止体４の角部は面取りされない形状となっている。また、図２４に示すように、封止体４の４つの側面４ａは、パッケージ個片化時に切断されて形成された切断面であり、抜きテーパ面を有していない形状となっている。
なお、図２２に示すように、ＱＦＮ１０の各リード２ａの形状は、図１に示すＱＦＮ５のリード形状と全く同様である。すなわち、複数のリード２ａのうちの各リード２ｆにおいて、基端部２ｇに基端部２ｇから迫り出した突出部２ｈが形成され、かつ基端部２ｇからダイパッド２ｄに向けて屈曲して延在するインナー部２ｅを有している。各リード２ｆにおいて、インナー部２ｅの長さは基端部２ｇの長さより長く、かつインナー部２ｅと突出部２ｈは、基端部２ｇより厚さが薄く形成されているため、封止体４の内部に埋め込まれている。したがって、第１の厚さの部分である基端部２ｇ（アウター部２ｂ）のみが、図２３及び図２４に示すように、封止体４の下面４ｂに露出している。また、インナー部２ｅの連結部２ｅｂは、基端部２ｇと突出部２ｈに連結しており、したがって、ＱＦＮ５と同様に、ＱＦＮ１０においてもインナー部２ｅの根元部が幅広となってインナー部２ｅの支持強度が高められている。
すなわち、ＱＦＮ１０においてもリード２ｆにおける薄く、かつ長く形成されたインナー部２ｅの根元部を幅広にすることで、インナー部２ｅの支持強度を高めて各リード２ｆの撓みや、ばたつきの低減化を図ることができる。
なお、ＱＦＮ１０によって得られるその他の効果は、ＱＦＮ５と同様である。
また、ＱＦＮ１０におけるその他の構造については、ＱＦＮ５と同様であるため、その重複説明は省略する。
次に、ＱＦＮ１０の組み立てについて説明する。
ここで、ＱＦＮ１０の組み立てにおけるリードフレーム２の図においても、複数のリード２ａのうちのリード２ｆに対して、便宜上突出部２ｈを省略して図示しているが、各リード２ｆについては、図４に示すような基端部２ｇから迫り出した突出部２ｈが形成されている。
まず、図２５及び図２６に示すようなデバイス領域２ｊが複数形成された多連で、かつ薄板状のリードフレーム２を準備する。デバイス領域２ｊは、１つのＱＦＮ１０が形成される領域であり、ここでは、複数のデバイス領域２ｊを一括で封止して図３２に示す一括封止体４ｃを形成する、所謂ＭＡＰ方式を採用した組み立てについて説明する。１つのデバイス領域２ｊに、１つのダイパッド（チップ搭載部）２ｄと、このダイパッド２ｄを支持する複数の吊りリード２ｃと、ダイパッド２ｄの周囲に配置され、かつ複数の吊りリード２ｃのうちの互いに隣り合う吊りリード２ｃ間に配置された複数のリード２ａとを有するリードフレーム２を準備する。
なお、各デバイス領域２ｊは、枠部２ｋによって囲まれ、複数のリード２ａや複数の吊りリード２ｃは枠部２ｋによって支持されている。
また、本実施の形態のリードフレーム２では、各デバイス領域２ｊの複数のリード２ａのうち、図２２に示すリード配列における中央のリード２ｉを除く全てのリード２ｆに、基端部２ｇから迫り出した突出部２ｈが形成されて、基端部２ｇからダイパッド２ｄ側のインナー部２ｅの支持強度が高められている。
さらに、基端部２ｇに比べてインナー部２ｅと突出部２ｈのそれぞれの厚さは薄く、インナー部２ｅ及び突出部２ｈは、例えば、基端部２ｇの１／２程度の厚さである。また、図５に示すように、インナー部２ｅの長さＬ２は、基端部２ｇの長さＬ１より長い（Ｌ２＞Ｌ１）。
その後、ダイボンドを行う。ダイボンド工程では、図２７及び図２８に示すように、図２２及び図２４に示す表面（主面）１ａ、表面１ａに形成された複数のボンディングパッド（電極パッド）１ｃ、及び表面１ａとは反対側の裏面１ｂを有する半導体チップ１を準備し、この半導体チップ１を、裏面１ｂがダイパッド２ｄの上面２ｄａと対向するように、ダイパッド２ｄの上面２ｄａに搭載する。
その際、図２４に示すように、ダイボンド材６を介して半導体チップ１をダイパッド２ｄの上面２ｄａに搭載する。
その後、ワイヤボンディングを行う。ワイヤボンディング工程では、図２４、図２９及び図３０に示すように、半導体チップ１の複数のボンディングパッド１ｃと複数のリード２ａを、複数のワイヤ３を介してそれぞれ電気的に接続する。
なお、ＭＡＰ方式を採用した組み立てのワイヤボンディング工程では、リードフレーム２の裏面にテープが貼られているため、インナー部２ｅの下面２ｅｄにワイヤボンディング用のステージ７ａ（図１２参照）を配置できない。したがって、ワイヤボンディング時のクランプ箇所としては、ウィンドクランパ（治具７ｂ）とは異なって、複数のデバイス領域２ｊの外側の外周部付近をクランプする。ただし、複数のデバイス領域２ｊの外側の外周部付近と各デバイス領域２ｊ間のリード部分の数ポイントのみをクランプして（ワイヤボンディング時に、このクランプ方法を採用するモールド方法を、後述する他のＭＡＰ方式と呼ぶ）ワイヤボンディングを行ってもよい。
このように、ＭＡＰ方式を採用した場合のワイヤボンディング工程では、各リード２ａの基端部２ｇをステージ７ａによって支持した状態で複数のリード２ａのそれぞれのインナー部２ｅの上面２ｅｃにワイヤ３を接続する。
なお、図１２のワイヤボンディング状態と同様に、ここでもワイヤ３をリード２ａに接合する際、使用するキャピラリ７ｃに超音波７ｄを印加するとともに、複数のリード２ａのそれぞれにステージ７ａを介して熱７ｅを印加した状態でワイヤ３の接続を行う。
ここで、ステージ７ａは、前記熱源によって、例えば、２３０℃程度に加熱されている。つまり、リードフレーム２の温度が、２００〜２３０℃程度になるようにステージ７ａを介してリードフレーム２を加熱する。
以上のように、ＭＡＰ方式を採用した組み立てのワイヤボンディング工程でも、各リード２ｆにおいて、インナー部２ｅの根元部に相当する基端部２ｇとの連結部２ｅｂを、基端部２ｇとこの基端部２ｇから迫り出した突出部２ｈとに連結することで根元部での強度を高めており、各リード２ａの撓みや、ばたつきの低減化が図られている。つまり、長く形成されたインナー部２ｅの根元部を幅広にすることで、インナー部２ｅの根元部での支持強度を高めて各リード２ａの撓みや、ばたつきの低減化を図っており、したがって、ワイヤボンディング時に超音波７ｄと熱７ｅを各リード２ａに確実に付与することができ、その結果、インナー部２ｅへのワイヤ３の接続強度を増加させることができる。
これにより、ＱＦＮ１０（半導体装置）の信頼性を向上させることができる。
ワイヤボンディング終了後、樹脂モールドを行う。本モールド工程では、複数のデバイス領域２ｊの半導体チップ１及び複数のワイヤ３を一括して樹脂で封止することで、リードフレーム２上に一括封止体４ｃを形成する。その際、各デバイス領域２ｊにおける複数のリード２ａのそれぞれの基端部２ｇの下面（アウター部２ｂの一部（実装面））が封止体４の下面４ｂから露出するように樹脂封止する。
なお、変形例５のＱＦＮ１０の組み立ては、ＭＡＰ方式を採用しているため、図３１に示すように、まず、ワイヤボンディング完了後のリードフレーム２を樹脂モールド用の下型９上に配置し、その後、図２５に示す複数のデバイス領域２ｊを上型８の１つのキャビティ部８ａで覆った状態でキャビティ部８ａにゲート部８ｂから樹脂を注入して樹脂封止を行う。
これにより、複数のデバイス領域２ｊを一括して覆った図３２及び図３３に示す一括封止体４ｃがリードフレーム２上に形成される。
なお、モールド時の金型の温度は、例えば、１７０〜１８０℃である。
また、モールドのＭＡＰ方式としては、前述の他のＭＡＰ方式を採用してもよい。
樹脂モールド終了後、図３４に示すようにブレード１１により切断を行うことで、パッケージ個片化を行って、各ＱＦＮ１０を取得し、各ＱＦＮ１０の組み立て完了となる。
変形例５のＱＦＮ１０の組み立てによって得られる効果は、ＱＦＮ５の組み立てによって得られる効果と同様であるため、その重複説明は省略する。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、ＱＦＮ５，１０が大タブ構造の場合を取り上げて説明したが、ＱＦＮ５，１０は、大タブ構造に限らず、ダイパッド２ｄの外形寸法（上面２ｄａの大きさ）が半導体チップ１の外形寸法（裏面１ｂの大きさ）より小さい、所謂、小タブ構造のものであってもよい。
また、前記実施の形態では、ＱＦＮ５，１０が、ダイパッド露出型（タブ露出型）の場合を取り上げて説明したが、ＱＦＮ５，１０は、ダイパッド（タブ）２ｄが封止体４の内部に埋め込まれるタブ内蔵型のものであってもよいし、もしくはダイパッド２ｄは封止体４から露出し、かつ吊りリード２ｃのみが封止体４の内部に埋め込まれる構造であってもよい。
また、前記実施の形態では、半導体装置がＱＦＮ５，１０の場合を一例として説明したが、前記半導体装置は、ＱＦＮに限定されるものではなく、例えば、封止体４の下面４ｂの４つの辺のうちの対向する２つの辺に沿って外部端子となるアウター部が配置されたＳＯＮ（Small Outline Non-leaded Package) 等であってもよい。
また、前記実施の形態では、ワイヤボンディング工程において、超音波７ｄと熱７ｅを併用することについて説明したが、これに限定されるものではなく、例えば超音波７ｄまたは熱７ｅのどちらか一方のみを使用する方法でもよい。しかしながら、ワイヤ３とリード２ａの接合強度をより向上するには、前記実施の形態のように、超音波７ｄと熱７ｅを併用することが好ましい。
本発明は、リードフレームを用いて組み立てられる半導体装置に利用可能である。
１ 半導体チップ
１ａ 表面
１ｂ 裏面
１ｃ ボンディングパッド
２ リードフレーム
２ａ リード
２ｂ アウター部
２ｃ，２ｃａ，２ｃｂ 吊りリード
２ｄ ダイパッド（チップ搭載部）
２ｄａ 上面
２ｄｂ 下面
２ｅ インナー部
２ｅａ 先端部
２ｅｂ 連結部
２ｅｃ 上面
２ｅｄ 下面
２ｆ リード
２ｇ 基端部
２ｈ 突出部
２ｉ リード
２ｊ デバイス領域
２ｋ 枠部
２ｍ 露出部
３ ワイヤ
４ 封止体
４ａ 側面
４ｂ 下面
４ｃ 一括封止体
５ ＱＦＮ（半導体装置）
６ ダイボンド材
７ａ ステージ
７ｂ 治具
７ｃ キャピラリ
７ｄ 超音波
７ｅ 熱
７ｆ 凸部（突起）
８ 上型
８ａ キャビティ部
８ｂ ゲート部
９ 下型
１０ ＱＦＮ（半導体装置）
１１ ブレード

Claims (10)

  1. 以下の工程を含むことを特徴とする半導体装置の製造方法：
    （ａ）ダイパッド、前記ダイパッドを支持する複数の吊りリード、及び前記ダイパッドの周囲に配置され、かつ前記複数の吊りリードのうちの互いに隣り合う吊りリード間に配置された複数のリードを有するリードフレームを準備する工程；
    （ｂ）前記（ａ）工程の後、表面、前記表面に形成された複数のボンディングパッド、及び前記表面とは反対側の裏面を有する半導体チップを、前記ダイパッド上に搭載する工程；
    （ｃ）前記（ｂ）工程の後、前記リードフレームをステージ上に配置し、前記半導体チップの前記複数のボンディングパッドと前記複数のリードとを、複数のワイヤを介してそれぞれ電気的に接続する工程；
    ここで、
    前記複数のリードのうちの第１リードは、第１の厚さを有する第１部分と、前記第１の厚さよりも薄く、かつ、前記第１部分の長さよりも長く、かつ、前記第１部分よりも前記ダイパッド側に位置し、かつ、平面視において前記第１部分から前記ダイパッドに向かって屈曲する第２部分と、前記第１部分の側面および前記第２部分と連結し、かつ、前記第１部分の厚さよりも薄い第３部分とを有し、
    前記第２部分は、平面視において前記ダイパッド側に位置する先端部と、前記先端部とは反対側に位置し、かつ、前記第１部分及び前記第３部分と連結する連結部とを有し、
    平面視において、前記連結部の幅は、前記第１部分の幅よりも大きく、
    前記（ｃ）工程では、前記複数のリードのそれぞれの前記第２部分に前記ステージを接触させた状態で、前記複数のリードのそれぞれの前記第２部分に前記ワイヤを接続する。
  2. 請求項１において、
    前記第３部分は、平面視において前記第１部分の両脇に位置し、かつ、前記第１部分の厚さよりも薄いことを特徴とする半導体装置の製造方法。
  3. 請求項１において、
    前記複数のリードは、平面視において、前記先端部の幅が前記第１部分の幅よりも大きく、かつ電源電位用または基準電位用の第１リードを有しており、
    前記第１リードの前記第２部分には、複数のワイヤが接続されることを特徴とする半導体装置の製造方法。
  4. 請求項１において、
    前記複数の吊りリードは、第１吊りリードと、第２吊りリードとを有し、
    前記第１リードは、前記複数のリードのうちの最も前記第１または第２吊りリード側に位置していることを特徴とする半導体装置の製造方法。
  5. 請求項４において、
    前記第１吊りリードと前記第２吊りリードは、樹脂から成る封止体の平面視における対角線に沿って配置されていることを特徴とする半導体装置の製造方法。
  6. 請求項１において、
    前記（ｃ）工程では、前記複数のリードのそれぞれの一部を治具でクランプした状態で前記ワイヤの接続を行っており、
    さらに、前記（ｃ）工程では、前記ワイヤを前記リードに接合する際、使用するキャピラリに超音波を印加していることを特徴とする半導体装置の製造方法。
  7. 請求項６において、
    前記（ｃ）工程では、前記複数のリードのそれぞれに前記ステージを介して熱を印加した状態で前記ワイヤの接続を行っていることを特徴とする半導体装置の製造方法。
  8. 請求項７において、
    前記ワイヤは金ワイヤであることを特徴とする半導体装置の製造方法。
  9. 請求項１において、
    前記第１リードの前記第１部分の一部が前記第１の厚さを有しており、前記一部が樹脂から成る封止体の下面に露出することを特徴とする半導体装置の製造方法。
  10. ダイパッドと、
    前記ダイパッドを支持する複数の吊りリードと、
    前記ダイパッドの周囲に配置され、かつ、前記複数の吊りリードのうちの互いに隣り合う吊りリード間に配置された複数のリードと、
    表面、前記表面に形成された複数のボンディングパッド、及び前記表面とは反対側の裏面を有し、かつ、前記ダイパッド上に搭載された半導体チップと、
    前記半導体チップの前記複数のボンディングパッドと前記複数のリードとを、それぞれ電気的に接続する複数のワイヤと、
    を含み、
    前記複数のリードのうちの第１リードは、第１の厚さを有する第１部分と、前記第１の厚さよりも薄く、かつ、前記第１部分の長さよりも長く、かつ、前記第１部分よりも前記ダイパッド側に位置し、かつ、平面視において前記第１部分から前記ダイパッドに向かって屈曲する第２部分と、前記第１部分の側面および前記第２部分と連結し、かつ、前記第１部分の厚さよりも薄い第３部分とを有し、
    前記第２部分は、平面視において前記ダイパッド側に位置する先端部と、前記先端部とは反対側に位置し、かつ、前記第１部分及び前記第３部分と連結する連結部とを有し、
    平面視において、前記連結部の幅は、前記第１部分の幅よりも大きいことを特徴とする半導体装置。
JP2011141634A 2011-06-27 2011-06-27 半導体装置及びその製造方法 Withdrawn JP2013008901A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011141634A JP2013008901A (ja) 2011-06-27 2011-06-27 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011141634A JP2013008901A (ja) 2011-06-27 2011-06-27 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
JP2013008901A true JP2013008901A (ja) 2013-01-10

Family

ID=47675985

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011141634A Withdrawn JP2013008901A (ja) 2011-06-27 2011-06-27 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP2013008901A (ja)

Similar Documents

Publication Publication Date Title
JP4945508B2 (ja) 半導体装置
US9443794B2 (en) Semiconductor device
JP5001872B2 (ja) 半導体装置
US9385071B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP4525277B2 (ja) 半導体装置
JP3470111B2 (ja) 樹脂封止型半導体装置の製造方法
JP2012227445A (ja) 半導体装置及びその製造方法
KR20090009142A (ko) 반도체 장치 및 그 제조 방법
JP5767294B2 (ja) 半導体装置
JP6603169B2 (ja) 半導体装置の製造方法および半導体装置
JP2013008901A (ja) 半導体装置及びその製造方法
JP2015060876A (ja) 半導体装置の製造方法
JP5870681B2 (ja) 半導体装置製造用リードフレーム及び半導体装置の製造方法
JP2009231322A (ja) 半導体装置の製造方法
JP4750076B2 (ja) 半導体装置の製造方法
JP2011054626A (ja) 半導体装置およびその製造方法
JP2010050491A (ja) 半導体装置の製造方法
JP2004200719A (ja) 半導体装置
JP2009060010A (ja) 半導体装置の製造方法
JPH04316359A (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JP2018022775A (ja) リードフレームおよび半導体装置
JP2002124595A (ja) 半導体装置およびその製造方法
JP2000150723A (ja) 半導体装置およびその製造方法
JPH1187603A (ja) 樹脂封止型半導体装置及びその製造方法
JP2009176987A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140902