JP2013008901A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2013008901A JP2013008901A JP2011141634A JP2011141634A JP2013008901A JP 2013008901 A JP2013008901 A JP 2013008901A JP 2011141634 A JP2011141634 A JP 2011141634A JP 2011141634 A JP2011141634 A JP 2011141634A JP 2013008901 A JP2013008901 A JP 2013008901A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- die pad
- view
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/78—Apparatus for connecting with wire connectors
- H01L2224/787—Means for aligning
- H01L2224/78703—Mechanical holding means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/1016—Shape being a cuboid
- H01L2924/10162—Shape being a cuboid with a square active surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】半導体装置のワイヤ長の低減化を図る。
【解決手段】複数のリード2aのうちのリード2fは、第1の厚さを有する基端部2gと、基端部2gの長さよりも長く、かつ平面視において基端部2gからダイパッドに向かって屈曲するインナー部2eと、基端部2gからリード幅方向Hに迫り出した突出部2hとを有しており、インナー部2eは、平面視において前記ダイパッド側に位置する先端部2eaと、基端部2g及び突出部2hと連結する連結部2ebとを有するとともに、平面視において連結部2ebの幅M3は基端部2gの幅M1よりも大きく、複数のリード2fのそれぞれのインナー部2eにステージを接触させた状態でワイヤボンディングを行う。
【選択図】図5
【解決手段】複数のリード2aのうちのリード2fは、第1の厚さを有する基端部2gと、基端部2gの長さよりも長く、かつ平面視において基端部2gからダイパッドに向かって屈曲するインナー部2eと、基端部2gからリード幅方向Hに迫り出した突出部2hとを有しており、インナー部2eは、平面視において前記ダイパッド側に位置する先端部2eaと、基端部2g及び突出部2hと連結する連結部2ebとを有するとともに、平面視において連結部2ebの幅M3は基端部2gの幅M1よりも大きく、複数のリード2fのそれぞれのインナー部2eにステージを接触させた状態でワイヤボンディングを行う。
【選択図】図5
Description
本発明は、半導体装置及びその製造技術に関し、特に、複数のリード(外部端子)が樹脂封止体の裏面に周辺配置された半導体装置に適用して有効な技術に関する。
樹脂封止体の裏面からリードの一部を露出することによって得られる外部端子を有する半導体装置において、リードの一端部を半導体チップの裏面に固定し、かつ半導体チップの外側に位置するリード部分と半導体チップの電極とをワイヤで接続する構造が、例えば特開2004−349316号公報(特許文献1)に開示されている。
また、タブ吊りリードの半導体素子搭載部側の接続部近傍に切り欠きを付けた半導体装置の構造が、例えば特開平7−30036号公報(特許文献2)に開示されている。
QFN(Quad Flat Non-leaded Package) 型の半導体装置は、一般に、外部端子となる複数のリード(アウター部)が、平面視において、樹脂から成る封止体の周縁部に配置されている。そのため、ダイパッド(チップ搭載部)上に搭載される半導体チップとこのリードとを電気的に接続するワイヤの長さが長くなる。
ワイヤの長さを低減する手段としては、例えば前記特許文献1(特開2004−349316号公報:特に、図2乃至図4)のように、各リードのダイパッド側の先端部(ワイヤが接続される部分)をダイパッドの近傍まで引き出し、かつ、厚さを小さく(薄く)したこの先端部の下面(実装面)側を封止体で覆う構成が、有効とされている。
しかしながら、近年では、半導体装置の更なる小型化及び多ピン化に伴い、各リードの太さ(平面視における幅)は以前に比べて小さくなる傾向にある。そのため、単に厚さの小さい先端部(インナー部)を、外部端子となり、かつ、この先端部よりも厚さの大きい部分(アウター部)から屈曲させると、先端部の引き出し量(引き出し長さ)が大きい場合には、屈曲部を起点としてリードの先端部(インナー部)が撓み易くなることが、本願発明者の検討により明らかとなった。
なお、リードの先端部が撓むと、ワイヤの接合強度が低下する、あるいは、リードに接合されたワイヤがリードから剥がれるといった課題が生じる。
そこで、本願発明では、リードの強度を向上できる半導体装置の製造方法について検討した。
本発明は、上記課題に鑑みてなされたものであり、その目的は、ワイヤ長の低減化を図ることができる技術を提供することにある。
また、本発明の他の目的は、ワイヤの接続強度を向上させることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、以下のとおりである。
代表的な実施の形態による半導体装置の製造方法は、(a)ダイパッド、複数の吊りリード、及び複数のリードを有するリードフレームを準備する工程、(b)半導体チップをダイパッド上に搭載する工程、(c)半導体チップの複数のボンディングパッドと複数のリードとを複数のワイヤを介してそれぞれ電気的に接続する工程を有する。ここで、複数のリードのうちの第1リードは、第1の厚さを有する第1部分と、第1の厚さよりも薄く、かつ第1部分の長さよりも長く、かつ第1部分よりもダイパッド側に位置し、かつ平面視において第1部分からダイパッドに向かって屈曲する第2部分と、第1部分の側面および前記第2部分と連結し、かつ、前記第1部分の厚さよりも薄い第3部分を有している。さらに第2部分は、平面視においてダイパッド側に位置する先端部と、先端部とは反対側に位置し、かつ第1部分及び第3部分と連結する連結部とを有しており、平面視において連結部の幅は、第1部分の幅よりも大きく、前記(c)工程では、複数のリードのそれぞれの第2部分にステージを接触させた状態で複数のリードのそれぞれの第2部分にワイヤを接続する。
また、代表的な実施の形態による半導体装置は、ダイパッドと、複数の吊りリードと、複数の吊りリードのうちの互いに隣り合う吊りリード間に配置された複数のリードと、複数のボンディングパッドを有し、かつダイパッド上に搭載された半導体チップと、半導体チップの複数のボンディングパッドと複数のリードとを電気的に接続する複数のワイヤと、を含んでいる。また、複数のリードのうちの第1リードは、第1の厚さを有する第1部分と、第1の厚さよりも薄く、かつ第1部分の長さよりも長く、かつ第1部分よりもダイパッド側に位置し、かつ平面視において第1部分からダイパッドに向かって屈曲する第2部分と、第1部分の側面および前記第2部分と連結し、かつ、前記第1部分の厚さよりも薄い第3部分とを有している。さらに、第2部分は、平面視においてダイパッド側に位置する先端部と、先端部とは反対側に位置し、かつ第1部分及び第3部分と連結する連結部とを有し、平面視において、連結部の幅は、第1部分の幅よりも大きい。
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば、以下のとおりである。
半導体装置のコストの低減化を図ることができる。
また、半導体装置の信頼性を向上させることができる。
以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。
さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。
また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良いものとする。
また、以下の実施の形態において、その構成要素(要素ステップ等も含む)は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。
また、以下の実施の形態において、構成要素等について、「Aからなる」、「Aよりなる」、「Aを有する」、「Aを含む」と言うときは、特にその要素のみである旨明示した場合等を除き、それ以外の要素を排除するものでないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。
(実施の形態)
図1は本発明の実施の形態の半導体装置の構造の一例を封止体を透過して示す平面図、図2は図1の半導体装置の構造の一例を示す裏面図、図3は図1のA−A線に沿って切断した構造の一例を示す断面図、図4は図1のB部の構造を示す拡大部分平面図、図5は図1の半導体装置のリード形状の一例を示す拡大部分平面図及び断面図である。
図1は本発明の実施の形態の半導体装置の構造の一例を封止体を透過して示す平面図、図2は図1の半導体装置の構造の一例を示す裏面図、図3は図1のA−A線に沿って切断した構造の一例を示す断面図、図4は図1のB部の構造を示す拡大部分平面図、図5は図1の半導体装置のリード形状の一例を示す拡大部分平面図及び断面図である。
まず、本実施の形態の半導体装置の構造について説明する。
図1〜図5に示す本実施の形態の半導体装置は、外部端子となる複数のリード2aそれぞれの一部が、平面視において、前記半導体装置の裏面側の周縁部に配置された周辺配置型(ペリフェラルタイプ)のものであり、ここでは、半導体チップ等を樹脂で封止する樹脂封止型のQFN5を一例として取り上げて説明する。
前記QFN5の詳細構成について説明すると、図1及び図2に示す平面形状が略四角形の板状のチップ搭載部であるダイパッド2d(タブともいう)と、ダイパッド2dを支持する(ダイパッド2dと連結する)複数の吊りリード2cと、ダイパッド2dの周囲に配置され、かつ複数の吊りリード2cのうちの互いに隣り合う吊りリード2c間に配置された複数のリード2aと、表面(主面)1aに複数のボンディングパッド(電極パッド)1cが形成された半導体チップ1と、半導体チップ1の複数のボンディングパッド1cと複数のリード2aとをそれぞれ電気的に接続する複数のワイヤ3とを有している。
ここで、半導体チップ1は、図3に示すように、表面1aと、表面1aとは反対側の裏面1bとを有しており、内部には半導体集積回路が形成されている。また、表面1aに形成された複数のボンディングパッド1cは、図1に示すように、四角形の表面1aの4つの辺それぞれに沿って表面1aの周縁部に並んで配置されている。
さらに、図3に示すように、半導体チップ1は、その裏面1bがダイパッド2dのチップ搭載面である上面2daと対向するように、この上面2daに接着材であるダイボンド材6を介して搭載されており、図1に示すように、複数のボンディングパッド1cと、これらにそれぞれ対応する複数のリード2aとが、複数のワイヤ3を介してそれぞれ電気的に接続されている。
また、QFN5は、図1〜図3に示すように、半導体チップ1、複数のワイヤ3、ダイパッド2dの一部、リード2aの一部を封止する封止体4を有している。なお、封止体4は、封止用樹脂によって形成されており、図1及び図2に示すように、封止体4の平面形状は、略四角形から成る。
なお、QFN5は、後述するその組み立てのモールド工程において、図6に示すリードフレーム2の1つのデバイス領域2jごとに図13に示す樹脂成形金型のキャビティ部8aで覆って樹脂モールドを行う、所謂個片モールド方式で組み立てられたものであり、この場合、図1及び図2に示すように封止体4の角部は面取りされた形状となっている。
また、図2及び図3に示すように、QFN5では、ダイパッド2dの上面2daと反対側の下面2dbは封止体4の下面4bに露出している。すなわち、QFN5は、ダイパッド露出型(タブ露出型)の半導体パッケージである。さらに、ダイパッド2dの上面2daが半導体チップ1の表面1aより大きく、所謂、大タブ構造となっている。
また、QFN5は、周辺配置型(ペリフェラルタイプ)であるため、リード2aそれぞれの封止体4から露出する複数のアウター部2bは、図2に示すように、封止体4の下面4bの周縁部に並んで配置されている。
また、図3に示すように、各リード2aは、外部端子として封止体4の下面4bに露出するアウター部2bと、封止体4内に埋め込まれる部分であり、かつワイヤ3が接続されるインナー部2eとを有しており、例えば、インナー部2eは、ハーフエッチング加工により、アウター部2bを有する部分の厚さの1/2程度の厚さとなっている。なお、各リード2aのアウター部2bのダイパッド2d側と反対側の一端は切断面として封止体4の側面4aに露出している。
また、本実施の形態のQFN5は、各リード2aの先端部を半導体チップ1に近づけた構造となっている。すなわち、各リード2aの先端部を半導体チップ1に近づけることで、半導体チップ1とリード2aとを電気的に接続する各ワイヤ3の長さを短くしてワイヤ長の低減化を図っている。
また、QFN5では、複数の吊りリード2cのそれぞれは、図1に示すように、平面視において、ダイパッド2dのそれぞれの角部から封止体4のそれぞれの角部に向かって延在している。
すなわち、半導体チップ1が搭載された略四角形のダイパッド2dの4つの角部には吊りリード2cが連結されており、したがって、QFN5では、ダイパッド2dはその対角線上に配置された4本の吊りリード2cによって角部で支持されている。本実施の形態のQFN5では、複数の吊りリード2cが吊りリード(第1吊りリード)2caと吊りリード(第2吊りリード)2cbを有しており、ダイパッド2d(または封止体4)の一方の対角線に沿って吊りリード2caが配置され、また他方の対角線に沿って吊りリード2cbが配置されている。
これにより、複数のリード2aは、2つの吊りリード2ca,2cbによって区切られた領域、すなわち隣り合った2本の吊りリード2ca,2cbの間の領域に、半導体チップ1の4つの辺それぞれに対応して並んで配置されている。
なお、4本の吊りリード2cは、図2に示すように、ダイパッド2dとともに封止体4の下面4bに露出している。
ここで、QFN5では、図4及び図5に示すように、複数のリード2aのうちの第1リードであるリード2fは、第1の厚さを有する基端部(第1部分)2gと、前記第1の厚さよりも薄く、かつ基端部2gの長さよりも長く、さらに基端部2gよりもダイパッド2d側に位置し、かつ平面視において基端部2gからダイパッド2dに向かって屈曲するインナー部(第2部分)2eと、基端部2gの側面(図5における基端部2gの長辺側の面)およびインナー部2eと連結し、かつ、基端部2gの厚さよりも薄い突出部(第3部分)2hとを有している。言い換えると、インナー部2eは、基端部2gの先端(ダイパッド2dと対向する面)から基端部2gの延在方向に迫り出しており、突出部2hは基端部2gの側面から基端部2gの幅方向に迫り出している。
すなわち、複数のリード2aのうちのリード2fは、図5に示す形状となっており、基端部2gと、基端部2gから迫り出した突出部2hと、基端部2gよりダイパッド2d側に位置したインナー部2eとから成る。一方、各辺の中央部に配置されたリード2a(2i)は、基端部2gからダイパッド2dに向かって屈曲せずに、ほぼ直線状にリードを形成することができるため、インナー部2eの強度(剛性)は、屈曲されたリード2a(2f)のインナー部2eよりも高い。そのため、本実施の形態では、半導体装置の各辺における中央部に配置されたリード2a(2i)には、リード2fのような突出部2hを設けていない。
なお、図5(後述する図18、図20及び図21についても同様)に示すリード2fの平面視の形状において、ハッチングを付した領域は断面ではなく、基端部2gに比べて厚さが薄い領域を示している。
ここで、リード2fにおける基端部2gは、第1の厚さの部分を有する部分である。第1の厚さ(T1)の部分とは、図2に示すように封止体4の下面4bに露出する部分であり、厚さを薄くする加工が施されていない部分である。したがって、リード2fにおいては、基端部2gの全てが第1の厚さの部分(アウター部2b)となっており、基端部2g(アウター部2b)の一面が、図2に示すように封止体4の下面4bに露出している。
また、図5に示すようにリード2fにおける突出部2hは、基端部2gから一体となってリード幅方向Hに迫り出した部分であり、基端部2gよりも薄い厚さとなっている。例えば、突出部2hの厚さ(T3)は、基端部2gの厚さ(T1:第1の厚さ)の1/2程度である(T3=(T1)/2)。したがって、突出部2hは、封止体4の下面4bに露出せずに封止体4の内部に埋め込まれている。
また、リード2fにおけるインナー部2eは、図5に示すように、リード延在方向の長さ(L2)が基端部2gのリード延在方向の長さ(L1)より長い(L1<L2)。これは、各リード2aをダイパッド2d近傍まで引き延ばして、なるべく半導体チップ1の近傍まで各リード2aを配置することで、ワイヤ3の長さを短く(ワイヤ長の低減化)してコスト低減化を図るものである。
また、図3に示すように、インナー部2eは、前記第1の厚さ(T1)よりも薄い厚さ(T2)となっている。例えば、ハーフエッチング加工等が施されて図4に示す基端部2gの厚さの1/2程度の厚さ(T2=(T1)/2)となっており、その際、封止体4の下面4b側に相当する箇所が削られるため、インナー部2eは、封止体4の内部に埋め込まれる。
つまり、インナー部2eは、その下面2edが封止体4の下面4bには露出することなく内部に配置されている。これは、ワイヤ長の低減化のためにインナー部2eをダイパッド2d近傍まで引き延ばしているため、リード2a先端付近での隣り合ったリード間の間隔が極めて狭く、したがって、リード2aを全て封止体4の下面4bに露出させた場合には、QFN5を実装基板等に半田実装する際の実装のために必要なリード間の間隔(隙間)が得られなくなって実装不良を引き起こすことになるが、この実装不良に対応するために、各リード2aのダイパッド2d側のインナー部2eをハーフエッチング加工等で薄く形成して封止体4の内部に埋め込んでいる。これにより、前述の実装不良の発生を防ぐことができる。
なお、図3に示すように、インナー部2eの上面2ecにはワイヤ3が接続されている。
さらに、インナー部2eは、平面視において、図4に示すように、ダイパッド2dに向かって屈曲している。これはこのインナー部2eに接続するワイヤ3のワイヤリング方向とインナー部2eの延在方向とを略一致させることで、ワイヤ3をインナー部2eの先端からはみ出さずに配置させるものであり、これにより、ワイヤ3が隣のリード2aに接触することを防止できる。
また、インナー部2eは、図5に示すように平面視においてダイパッド2d側に位置する先端部2eaと、先端部2eaとは反対側に位置する連結部2ebとを有しており、連結部2ebには、基端部2g及び突出部2hがそれぞれ連結している。すなわち、この連結部2ebの幅は、基端部2gの幅(リード2aの延在方向と交差する第1方向の長さ)と突出部2hの幅(前記第1方向の長さ)との総和に等しい。
なお、平面視において、インナー部2eの連結部2ebの幅M3は、基端部2g単体の幅M1(リード幅方向Hの幅)よりも大きい(M3>M1)。つまり、インナー部2eの連結部2ebの幅M3は、基端部2gの幅M1と、基端部2gから迫り出した突出部2hのリード幅方向Hの幅M2とを合わせたものとなっている(M3=M1+M2)。
このように、本実施の形態のQFN5では、ワイヤ長の低減化のために各リード2a(2f)のインナー部2eの長さを長くしてダイパッド2d近傍まで引き延ばすとともに、実装不良の対策のためにリード全てが露出しないようにインナー部2eを薄く形成して封止体4内に埋め込んでいる。これにより、リード2a(2f)におけるインナー部2eが撓み易くなるが、インナー部2eの根元部に相当する基端部2gとの連結部2ebを、基端部2gとこの基端部2gから迫り出した突出部2hとに連結することで根元部での強度を高めており、各リード2a(2f)の撓みや、ばたつきの低減化を図っている。すなわち、リード2a(2f)における薄く、かつ長く形成されたインナー部2eの根元部を幅広にすることで、インナー部2eの支持強度を高めて各リード2fの撓みや、ばたつきの低減化を図るものである。
なお、図1に示すように、本実施の形態のQFN5では、隣り合った吊りリード2c(吊りリード2ca,2cb)間に配置された複数のリード2aのうち、中央に配置されたリード2aは、突出部2hを有していない通常のリード2iとなっている。
これは、中央部のリード2aは、突出部2hを設ける程度のスペースをリード脇に確保するのが吊りリード2c寄り(端部寄り)のリード2aに比較して困難なことと、吊りリード2c寄りのリード2aに比較してインナー部2eの長さが短いことから各リード2aの撓みや、ばたつきも吊りリード2c寄りのリード2aに比べて少ないことが理由であり、突出部2hを設けたリード形状は、吊りリード2c寄りのリード2aに対して施すのがより有効である。
ただし、スペース的な問題が無い場合には、リード配列における中央部のリード2aに対して突出部2hを設けてもよいことは、言うまでもない。
本実施の形態のQFN5によれば、各リード2a(2f)におけるインナー部2eを長く延ばしてダイパッド2d近傍まで引き出しているため、半導体チップ1とインナー部2eとを接続するワイヤ3の長さの低減化を図ることができる。したがって、特に、ワイヤ3が金ワイヤの場合には、QFN5(半導体装置)のコストの低減化を図ることができる。
なお、リード2aのJEITA(Japan Electronics and Information Technology Industries Association)規格に基づく各部の寸法は、例えば、リードピッチが0.5mmの場合、基端部2g(アウター部2b)の幅M1=0.23mmであり、長さL1=0.4mmである。ここで、基端部2gよりインナー部2eの方が長くL2>L1の関係であるため、この場合のインナー部2eの長さL2は、L2=0.5mm程度である。ただし、この場合でもL2は0.5mmに限定されるものではなく、L2>L1の関係が満たされていれば0.5mm以外の長さであってもよい。
インナー部2eの長さL2を少なくとも0.5mm(好ましくは0.5mm以上)とすることで、図4に示すワイヤボンディング時のステージ7aの幅QがQ=0.3mm程度であるため、ワイヤボンディング時にインナー部2eの下部にステージ7aを確実に配置することができる。
なお、リードピッチが0.5mm以外の場合には、リード2aの各部の寸法は、前記JEITA規格等に基づいて決定されるものである。
ここで、QFN5において、各リード2a及びダイパッド2dは、例えば、銅合金から成るが、銅合金以外の鉄−ニッケル合金等から成ってもよく、また、ワイヤ3は、例えば、金線(金ワイヤ)等である。さらに、封止体4は、例えば、エポキシ系樹脂等の封止用樹脂によって形成されている。
次に、本実施の形態のQFN(半導体装置)5の製造方法について説明する。
図6は図1の半導体装置の組み立てで用いられるリードフレームの構造の一例を示す平面図、図7は図6のリードフレームの構造の一例を示す側面図、図8は図1の半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す平面図、図9は図8のダイボンディング後の構造の一例を示す側面図である。また、図10は図1の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す平面図、図11は図10のワイヤボンディング後の構造の一例を示す側面図、図12は図1の半導体装置の組み立てにおけるワイヤボンディング時の構造の一例を示す拡大部分断面図である。さらに、図13は図1の半導体装置の組み立ての樹脂モールド工程における金型クランプ時の構造の一例を示す部分断面図、図14は図1の半導体装置の組み立てにおける樹脂モールド後の構造の一例を示す平面図、図15は図14の樹脂モールド後の構造の一例を示す側面図、図16は図1の半導体装置の組み立てにおける個片化後の構造の一例を示す側面図である。
なお、QFN5の組み立てにおけるリードフレーム2の図では、複数のリード2aのうちのリード2fに対して、便宜上突出部2hを省略して図示しているが、各リード2fについては、図4に示すような基端部2gから迫り出した突出部2hが形成されている。
まず、図6及び図7に示すようなデバイス領域2jが複数形成された多連で、かつ薄板状のリードフレーム2を準備する。デバイス領域2jは、1つのQFN5が形成される領域であり、ここでは、1つのデバイス領域2jごとに封止体4が形成される、所謂個片モールド方式を採用した組み立てについて説明する。そこで、1つのダイパッド(チップ搭載部)2dと、このダイパッド2dを支持する複数の吊りリード2cと、ダイパッド2dの周囲に配置され、かつ複数の吊りリード2cのうちの互いに隣り合う吊りリード2c間に配置された複数のリード2aとを有するリードフレーム2を準備する。
なお、各デバイス領域2jは、枠部2kによって囲まれ、複数のリード2aや複数の吊りリード2cは枠部2kによって支持されている。
また、本実施の形態のリードフレーム2では、各デバイス領域2jの複数のリード2aのうち、図1に示すリード配列における中央のリード2iを除く全てのリード2fに、基端部2gから迫り出した突出部2hが形成されており、基端部2gからダイパッド2d側に向けて配置されたインナー部2eの支持強度が高められている。
さらに、基端部2gに比べてインナー部2eと突出部2hのそれぞれの厚さは薄く、インナー部2e及び突出部2hは、例えば、基端部2gの1/2程度の厚さである。また、図5に示すように、インナー部2eの長さL2は、基端部2gの長さL1より長い(L2>L1)。
その後、ダイボンドを行う。ダイボンド工程では、図8及び図9に示すように、図1及び図3に示す表面(主面)1a、表面1aに形成された複数のボンディングパッド(電極パッド)1c、及び表面1aとは反対側の裏面1bを有する半導体チップ1を準備し、この半導体チップ1を、裏面1bがダイパッド2dの上面2daと対向するように、ダイパッド2dの上面2daに搭載する。
その際、図3に示すように、ダイボンド材6を介して半導体チップ1をダイパッド2dの上面2daに搭載する。
その後、ワイヤボンディングを行う。ワイヤボンディング工程では、図10〜図12に示すように、半導体チップ1の複数のボンディングパッド1cと複数のリード2aを、複数のワイヤ3を介してそれぞれ電気的に接続する。
このワイヤボンディング工程について詳細に説明すると、まず、図12に示すように、半導体チップ1が搭載されたリードフレーム2を、熱源を有するステージ7a上に配置する。このとき、ステージ7aの熱源は、例えば230℃程度に設定されており、このステージ7aに配置されたリードフレーム2は、200〜230℃程度に加熱される。ここで、本実施の形態で使用するステージ7aには、図12に示すように、凸部(突起)7fが設けられており、リードフレーム2をステージ7aに配置した際、リード2aのインナー部2eにこの凸部7fを接触させている。これにより、リード2aのインナー部2eに熱を十分に付与することができ、ワイヤ3の接合強度を向上できる。また、キャピラリ7cをインナー部2eに接触させた際にインナー部2eが撓むのを抑制でき、ワイヤ3の接合強度を向上できる。なお、リードフレーム2をステージ7aに配置する際、ステージ7aに設けられた凸部(突起)7fとアウター部2bとの間にある程度の隙間が生じるため、各リード2a(2f)におけるインナー部2eの長さが短い(例えば、基端部2gの長さよりも小さい)場合には、たとえステージ7aに凸部7fを設けておいたとしても、この凸部7fをインナー部2eに接触させることが困難となる。
一方、本実施の形態では、上記のように、各リード2a(2f)におけるインナー部2eの長さが長い(例えば、基端部2gの長さよりも長い)ため、インナー部2eの下部(下面2ed)にステージ7aの一部(凸部7f)を接触させた状態でワイヤボンディングを行うことができる。
次に、複数のリード2a、2fのそれぞれの一部(基端部2g側の端部付近)をウィンドクランパ等の治具7bで上方からクランプする。ここで、本実施の形態では、ワイヤボンディング工程において使用するキャピラリ7cに超音波7dを印加しているため、リード2a、2f(特に、厚さの薄いインナー部2e)にも超音波振動が伝わるが、リード2a、2fが振動してしまうと、超音波7dをリード2a、2fのワイヤ接合部に十分に付与することができない。そこで、ワイヤボンディング工程では、上記のように、治具7bでリードフレーム2をクランプし、リード2aのばたつき(リード2aの振動)を抑えているが、本実施の形態のように、リード2aのインナー部2eが基端部2gから屈曲し、リード2aのインナー部2e(ワイヤ3が接続される部分)の厚さが薄く、さらには、このインナー部2eの突出量(迫り出し量)が長い場合には、リード2aの強度(剛性)が低くなるため、治具7bでリード2aの一部をクランプしただけでは、リード2a(特に、インナー部2e)のばたつきを十分に抑制できない恐れがある。
しかしながら、本実施の形態では、上記のように、リード2a、2fの基端部2gの側面に突出部2hを形成し、インナー部2eと基端部2gとの連結部2ebの幅を基端部2gの幅よりも大きくしている。そのため、インナー部2eが基端部2gから屈曲し、このインナー部2eの厚さが基端部2gの厚さよりも薄く、さらには、このインナー部2eの長さが基端部2gの長さよりも大きい場合であっても、ワイヤボンディング工程において、リード2a、2fの強度(剛性)を向上させることができる。これにより、超音波7dをリード2a、2fのインナー部2eに十分に付与することができるため、超音波7dを印加しない場合に比べて、ワイヤ3の接合強度を向上できる。言い換えると、ワイヤ3がリード2a、2fから剥がれるワイヤボンディング不良を抑制できる。
以上のように、本実施の形態では、各リード2fにおいて、インナー部2eの根元部に相当する基端部2gとの連結部2ebを、基端部2gとこの基端部2gから迫り出した突出部2hとに連結することで根元部での強度を高めており、各リード2aの撓みや、ばたつきの低減化が図られている。つまり、長く形成されたインナー部2eの根元部を幅広にすることで、インナー部2eの根元部での支持強度を高めて各リード2aの撓みや、ばたつきの低減化を図っており、したがって、ワイヤボンディング時に超音波7dと熱7eを各リード2aに確実に付与することができ、その結果、インナー部2eへのワイヤ3の接続強度を増加させることができる。
これにより、QFN5(半導体装置)の信頼性を向上させることができる。
ワイヤボンディング終了後、樹脂モールドを行う。モールド工程では、半導体チップ1及び複数のワイヤ3を樹脂で封止することにより、リードフレーム2上に封止体4を形成する。その際、複数のリード2aのそれぞれの基端部2gの下面(アウター部2bの一部(実装面))が封止体4の下面4bから露出するように、樹脂で半導体チップ1、リード2aのインナー部2e及び複数のワイヤ3を封止する。
本実施の形態のQFN5の組み立ては、個片モールド方式であるため、図13に示すように、まず、ワイヤボンディング完了後のリードフレーム2を樹脂モールド用の下型9上に配置し、その後、図6に示す各デバイス領域2jをそれぞれに対応する上型8のキャビティ部8aで覆った状態で各キャビティ部8aにゲート部8bから樹脂を注入して樹脂封止を行う。
これにより、各デバイス領域2jに対応した図14及び図15に示す封止体4が複数形成される。
なお、モールド時の金型の温度は、例えば、170〜180℃である。
樹脂モールド終了後、リードフレーム2の個片化を行って、図16に示すように、各QFN5を取得し、それぞれのQFN5の組み立て完了となる。
次に、本実施の形態の変形例について説明する。
図17は本発明の実施の形態の変形例1のリード形状を示す部分平面図、図18は本発明の実施の形態の変形例2のリード形状を示す部分平面図、図19は本発明の実施の形態の変形例3のリード形状を示す部分平面図、図20は図19のリード形状の拡大部分平面図、図21は本発明の実施の形態の変形例4のリード形状を示す部分平面図である。
図17に示す変形例1のリード形状は、隣り合った吊りリード2c間に挟まれたリード領域における複数のリード2aにおいて、リード2fは、複数のリード2aのうちの最も吊りリード2c側に位置している。
すなわち、隣り合った吊りリード2c間に挟まれたリード領域における複数のリード2aにおいて、最も吊りリード2c寄りに配置されたリード2aのみに、図5に示すような突出部2hを設けるものである。
これは、半導体装置の多ピン化や小型化を考慮すると、リード間ピッチが狭い場合、中央部付近に配置されたリード2aは、スペース的に幅広にする余裕が少ないが、端の位置のリード2a(コーナーリード)の場合、吊りリード2cと端のリード2aとの間に比較的スペースがあることから、幅広のリード形状を形成し易いためである。さらに、端の位置のリード2aは、中央部付近のリード2aに比べてインナー部2eの長さが長いことが多く、その場合、リード2aがばたつき易いため、したがって、端の位置のリード2aのみを幅広のリード2fとすることも非常に有効である。
次に、図18に示す変形例2は、複数のリード2aが、平面視において、インナー部2eの先端部2eaの幅M4が基端部2gの幅M1よりも大きく(M4>M1)、かつ電源電位用または基準電位用のリード2fを有している場合であり、その場合にリード2fのインナー部2eには、複数のワイヤ3を接続することができる。
すなわち、図5に示すリード形状は、リード2aの先端部(インナー部2e)の幅が、リード2aのうちの外部端子となる基端部2g(アウター部2b)の幅よりも小さい場合であったが、図18の変形例2に示すように、インナー部2eの幅M4を基端部2g(アウター部2b)の幅M1より大きくしたものであってもよい。
これは、近年では、電源(またはGND)を強化する要求がある一方で、半導体装置の小型化の要求もあり、リードの本数を増加することは困難である。そこで、1つのリードに共通のワイヤ(例えば:電源用のワイヤ)を複数接続することが考えられる。この時、リードの先端部の幅内に複数のワイヤが収まらないと、このリードの先端部の幅外に位置するワイヤ(はみ出したワイヤ)と隣のリードとの距離が近くなり、電気的にショートする恐れがある。
これに対し、本実施の形態では、リード2aの屈曲部の幅をリード2aのうちの外部端子となる基端部2g(アウター部2b)の幅よりも太くしている。そのため、図18に示すように、リード2aの先端部(インナー部2eの先端部2ea)の幅を、リード2aのうちの外部端子となる基端部2g(アウター部2b)の幅よりも太くすることができる。これにより、複数のワイヤ3を1つのリード2aに接続する際、複数のワイヤ3をリード2aの先端部2eaの幅内に収めることができる。
その結果、ワイヤ3と隣のリード2aとによる電気的ショートの発生を防ぐことができる。
次に、図19及び図20に示す変形例3のリード形状は、突出部2hが、平面視において基端部2gの両脇に位置し、かつ図5に示す形状と同様に、基端部2gの厚さよりも薄く形成されているものである。
すなわち、リード2fにおいて、基端部2gのリード延在方向の両側に突出部2hが設けられた形状であり、したがって、インナー部2eの連結部2ebは、基端部2gと2つの突出部2hと連結している。
これにより、インナー部2eの根元部の連結部2ebの面積がさらに増えたため、インナー部2eの支持強度をさらに高めることができ、各リード2fの撓みや、ばたつきの低減化をさらに図ることができる。
これにより、QFN5(半導体装置)の信頼性をさらに向上させることができる。
次に、図21に示す変形例4のリード形状は、リード2fの基端部2gのリード延在方向の両側に突出部2hを設けた形状において、基端部2gの一部のみが第1の厚さに形成され、この一部が図2に示す樹脂から成る封止体4の下面4bに露出部2mとして露出するものである。
すなわち、基端部2gの全部が第1の厚さとなっているのではなく、基端部2gの一部部分のみが第1の厚さの露出部2mとなって封止体4の下面4bに露出する構造となっている。したがって、基端部2gの露出部2m(第1の厚さの部分)以外の部分は、突出部2hと同様に、封止体4の内部に埋め込まれる。
なお、図21では封止体4の下面4bに露出する露出部2mの形状が、平面視で四角形の場合を示しているが、露出部2mの平面視の形状は、四角形以外の、例えば、円形等であってもよい。
次に、図22〜図34に示す変形例5について説明する。
図22は本発明の実施の形態の変形例5の半導体装置の構造を封止体を透過して示す平面図、図23は図22の半導体装置の構造の一例を示す裏面図、図24は図22のA−A線に沿って切断した構造の一例を示す断面図である。また、図25は図22の半導体装置の組み立てで用いられるリードフレームの構造の一例を示す平面図、図26は図25のリードフレームの構造の一例を示す側面図、図27は図22の半導体装置の組み立てにおけるダイボンディング後の構造の一例を示す平面図、図28は図27のダイボンディング後の構造の一例を示す側面図、図29は図22の半導体装置の組み立てにおけるワイヤボンディング後の構造の一例を示す平面図、図30は図29のワイヤボンディング後の構造の一例を示す側面図である。さらに、図31は図22の半導体装置の組み立ての樹脂モールド工程における金型クランプ時の構造の一例を示す部分断面図、図32は図22の半導体装置の組み立てにおける樹脂モールド後の構造の一例を示す平面図、図33は図32の樹脂モールド後の構造の一例を示す側面図、図34は図22の半導体装置の組み立てにおける個片化後の構造の一例を示す側面図である。
図22〜図24に示す変形例5の半導体装置は、図1〜図3に示すQFN5と同様のQFN10であるが、QFN10は、その組み立てのモールド工程において、図25に示すリードフレーム2の複数のデバイス領域2jを、図31に示す樹脂成形金型の1つのキャビティ部8aで覆って樹脂モールドを行う、所謂MAP(Mold Array Package)方式で組み立てられたものであり、この場合、図22及び図23に示すように封止体4の角部は面取りされない形状となっている。また、図24に示すように、封止体4の4つの側面4aは、パッケージ個片化時に切断されて形成された切断面であり、抜きテーパ面を有していない形状となっている。
なお、図22に示すように、QFN10の各リード2aの形状は、図1に示すQFN5のリード形状と全く同様である。すなわち、複数のリード2aのうちの各リード2fにおいて、基端部2gに基端部2gから迫り出した突出部2hが形成され、かつ基端部2gからダイパッド2dに向けて屈曲して延在するインナー部2eを有している。各リード2fにおいて、インナー部2eの長さは基端部2gの長さより長く、かつインナー部2eと突出部2hは、基端部2gより厚さが薄く形成されているため、封止体4の内部に埋め込まれている。したがって、第1の厚さの部分である基端部2g(アウター部2b)のみが、図23及び図24に示すように、封止体4の下面4bに露出している。また、インナー部2eの連結部2ebは、基端部2gと突出部2hに連結しており、したがって、QFN5と同様に、QFN10においてもインナー部2eの根元部が幅広となってインナー部2eの支持強度が高められている。
すなわち、QFN10においてもリード2fにおける薄く、かつ長く形成されたインナー部2eの根元部を幅広にすることで、インナー部2eの支持強度を高めて各リード2fの撓みや、ばたつきの低減化を図ることができる。
なお、QFN10によって得られるその他の効果は、QFN5と同様である。
また、QFN10におけるその他の構造については、QFN5と同様であるため、その重複説明は省略する。
次に、QFN10の組み立てについて説明する。
ここで、QFN10の組み立てにおけるリードフレーム2の図においても、複数のリード2aのうちのリード2fに対して、便宜上突出部2hを省略して図示しているが、各リード2fについては、図4に示すような基端部2gから迫り出した突出部2hが形成されている。
まず、図25及び図26に示すようなデバイス領域2jが複数形成された多連で、かつ薄板状のリードフレーム2を準備する。デバイス領域2jは、1つのQFN10が形成される領域であり、ここでは、複数のデバイス領域2jを一括で封止して図32に示す一括封止体4cを形成する、所謂MAP方式を採用した組み立てについて説明する。1つのデバイス領域2jに、1つのダイパッド(チップ搭載部)2dと、このダイパッド2dを支持する複数の吊りリード2cと、ダイパッド2dの周囲に配置され、かつ複数の吊りリード2cのうちの互いに隣り合う吊りリード2c間に配置された複数のリード2aとを有するリードフレーム2を準備する。
なお、各デバイス領域2jは、枠部2kによって囲まれ、複数のリード2aや複数の吊りリード2cは枠部2kによって支持されている。
また、本実施の形態のリードフレーム2では、各デバイス領域2jの複数のリード2aのうち、図22に示すリード配列における中央のリード2iを除く全てのリード2fに、基端部2gから迫り出した突出部2hが形成されて、基端部2gからダイパッド2d側のインナー部2eの支持強度が高められている。
さらに、基端部2gに比べてインナー部2eと突出部2hのそれぞれの厚さは薄く、インナー部2e及び突出部2hは、例えば、基端部2gの1/2程度の厚さである。また、図5に示すように、インナー部2eの長さL2は、基端部2gの長さL1より長い(L2>L1)。
その後、ダイボンドを行う。ダイボンド工程では、図27及び図28に示すように、図22及び図24に示す表面(主面)1a、表面1aに形成された複数のボンディングパッド(電極パッド)1c、及び表面1aとは反対側の裏面1bを有する半導体チップ1を準備し、この半導体チップ1を、裏面1bがダイパッド2dの上面2daと対向するように、ダイパッド2dの上面2daに搭載する。
その際、図24に示すように、ダイボンド材6を介して半導体チップ1をダイパッド2dの上面2daに搭載する。
その後、ワイヤボンディングを行う。ワイヤボンディング工程では、図24、図29及び図30に示すように、半導体チップ1の複数のボンディングパッド1cと複数のリード2aを、複数のワイヤ3を介してそれぞれ電気的に接続する。
なお、MAP方式を採用した組み立てのワイヤボンディング工程では、リードフレーム2の裏面にテープが貼られているため、インナー部2eの下面2edにワイヤボンディング用のステージ7a(図12参照)を配置できない。したがって、ワイヤボンディング時のクランプ箇所としては、ウィンドクランパ(治具7b)とは異なって、複数のデバイス領域2jの外側の外周部付近をクランプする。ただし、複数のデバイス領域2jの外側の外周部付近と各デバイス領域2j間のリード部分の数ポイントのみをクランプして(ワイヤボンディング時に、このクランプ方法を採用するモールド方法を、後述する他のMAP方式と呼ぶ)ワイヤボンディングを行ってもよい。
このように、MAP方式を採用した場合のワイヤボンディング工程では、各リード2aの基端部2gをステージ7aによって支持した状態で複数のリード2aのそれぞれのインナー部2eの上面2ecにワイヤ3を接続する。
なお、図12のワイヤボンディング状態と同様に、ここでもワイヤ3をリード2aに接合する際、使用するキャピラリ7cに超音波7dを印加するとともに、複数のリード2aのそれぞれにステージ7aを介して熱7eを印加した状態でワイヤ3の接続を行う。
ここで、ステージ7aは、前記熱源によって、例えば、230℃程度に加熱されている。つまり、リードフレーム2の温度が、200〜230℃程度になるようにステージ7aを介してリードフレーム2を加熱する。
以上のように、MAP方式を採用した組み立てのワイヤボンディング工程でも、各リード2fにおいて、インナー部2eの根元部に相当する基端部2gとの連結部2ebを、基端部2gとこの基端部2gから迫り出した突出部2hとに連結することで根元部での強度を高めており、各リード2aの撓みや、ばたつきの低減化が図られている。つまり、長く形成されたインナー部2eの根元部を幅広にすることで、インナー部2eの根元部での支持強度を高めて各リード2aの撓みや、ばたつきの低減化を図っており、したがって、ワイヤボンディング時に超音波7dと熱7eを各リード2aに確実に付与することができ、その結果、インナー部2eへのワイヤ3の接続強度を増加させることができる。
これにより、QFN10(半導体装置)の信頼性を向上させることができる。
ワイヤボンディング終了後、樹脂モールドを行う。本モールド工程では、複数のデバイス領域2jの半導体チップ1及び複数のワイヤ3を一括して樹脂で封止することで、リードフレーム2上に一括封止体4cを形成する。その際、各デバイス領域2jにおける複数のリード2aのそれぞれの基端部2gの下面(アウター部2bの一部(実装面))が封止体4の下面4bから露出するように樹脂封止する。
なお、変形例5のQFN10の組み立ては、MAP方式を採用しているため、図31に示すように、まず、ワイヤボンディング完了後のリードフレーム2を樹脂モールド用の下型9上に配置し、その後、図25に示す複数のデバイス領域2jを上型8の1つのキャビティ部8aで覆った状態でキャビティ部8aにゲート部8bから樹脂を注入して樹脂封止を行う。
これにより、複数のデバイス領域2jを一括して覆った図32及び図33に示す一括封止体4cがリードフレーム2上に形成される。
なお、モールド時の金型の温度は、例えば、170〜180℃である。
また、モールドのMAP方式としては、前述の他のMAP方式を採用してもよい。
樹脂モールド終了後、図34に示すようにブレード11により切断を行うことで、パッケージ個片化を行って、各QFN10を取得し、各QFN10の組み立て完了となる。
変形例5のQFN10の組み立てによって得られる効果は、QFN5の組み立てによって得られる効果と同様であるため、その重複説明は省略する。
以上、本発明者によってなされた発明を発明の実施の形態に基づき具体的に説明したが、本発明は前記発明の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、QFN5,10が大タブ構造の場合を取り上げて説明したが、QFN5,10は、大タブ構造に限らず、ダイパッド2dの外形寸法(上面2daの大きさ)が半導体チップ1の外形寸法(裏面1bの大きさ)より小さい、所謂、小タブ構造のものであってもよい。
また、前記実施の形態では、QFN5,10が、ダイパッド露出型(タブ露出型)の場合を取り上げて説明したが、QFN5,10は、ダイパッド(タブ)2dが封止体4の内部に埋め込まれるタブ内蔵型のものであってもよいし、もしくはダイパッド2dは封止体4から露出し、かつ吊りリード2cのみが封止体4の内部に埋め込まれる構造であってもよい。
また、前記実施の形態では、半導体装置がQFN5,10の場合を一例として説明したが、前記半導体装置は、QFNに限定されるものではなく、例えば、封止体4の下面4bの4つの辺のうちの対向する2つの辺に沿って外部端子となるアウター部が配置されたSON(Small Outline Non-leaded Package) 等であってもよい。
また、前記実施の形態では、ワイヤボンディング工程において、超音波7dと熱7eを併用することについて説明したが、これに限定されるものではなく、例えば超音波7dまたは熱7eのどちらか一方のみを使用する方法でもよい。しかしながら、ワイヤ3とリード2aの接合強度をより向上するには、前記実施の形態のように、超音波7dと熱7eを併用することが好ましい。
本発明は、リードフレームを用いて組み立てられる半導体装置に利用可能である。
1 半導体チップ
1a 表面
1b 裏面
1c ボンディングパッド
2 リードフレーム
2a リード
2b アウター部
2c,2ca,2cb 吊りリード
2d ダイパッド(チップ搭載部)
2da 上面
2db 下面
2e インナー部
2ea 先端部
2eb 連結部
2ec 上面
2ed 下面
2f リード
2g 基端部
2h 突出部
2i リード
2j デバイス領域
2k 枠部
2m 露出部
3 ワイヤ
4 封止体
4a 側面
4b 下面
4c 一括封止体
5 QFN(半導体装置)
6 ダイボンド材
7a ステージ
7b 治具
7c キャピラリ
7d 超音波
7e 熱
7f 凸部(突起)
8 上型
8a キャビティ部
8b ゲート部
9 下型
10 QFN(半導体装置)
11 ブレード
1a 表面
1b 裏面
1c ボンディングパッド
2 リードフレーム
2a リード
2b アウター部
2c,2ca,2cb 吊りリード
2d ダイパッド(チップ搭載部)
2da 上面
2db 下面
2e インナー部
2ea 先端部
2eb 連結部
2ec 上面
2ed 下面
2f リード
2g 基端部
2h 突出部
2i リード
2j デバイス領域
2k 枠部
2m 露出部
3 ワイヤ
4 封止体
4a 側面
4b 下面
4c 一括封止体
5 QFN(半導体装置)
6 ダイボンド材
7a ステージ
7b 治具
7c キャピラリ
7d 超音波
7e 熱
7f 凸部(突起)
8 上型
8a キャビティ部
8b ゲート部
9 下型
10 QFN(半導体装置)
11 ブレード
Claims (10)
- 以下の工程を含むことを特徴とする半導体装置の製造方法:
(a)ダイパッド、前記ダイパッドを支持する複数の吊りリード、及び前記ダイパッドの周囲に配置され、かつ前記複数の吊りリードのうちの互いに隣り合う吊りリード間に配置された複数のリードを有するリードフレームを準備する工程;
(b)前記(a)工程の後、表面、前記表面に形成された複数のボンディングパッド、及び前記表面とは反対側の裏面を有する半導体チップを、前記ダイパッド上に搭載する工程;
(c)前記(b)工程の後、前記リードフレームをステージ上に配置し、前記半導体チップの前記複数のボンディングパッドと前記複数のリードとを、複数のワイヤを介してそれぞれ電気的に接続する工程;
ここで、
前記複数のリードのうちの第1リードは、第1の厚さを有する第1部分と、前記第1の厚さよりも薄く、かつ、前記第1部分の長さよりも長く、かつ、前記第1部分よりも前記ダイパッド側に位置し、かつ、平面視において前記第1部分から前記ダイパッドに向かって屈曲する第2部分と、前記第1部分の側面および前記第2部分と連結し、かつ、前記第1部分の厚さよりも薄い第3部分とを有し、
前記第2部分は、平面視において前記ダイパッド側に位置する先端部と、前記先端部とは反対側に位置し、かつ、前記第1部分及び前記第3部分と連結する連結部とを有し、
平面視において、前記連結部の幅は、前記第1部分の幅よりも大きく、
前記(c)工程では、前記複数のリードのそれぞれの前記第2部分に前記ステージを接触させた状態で、前記複数のリードのそれぞれの前記第2部分に前記ワイヤを接続する。 - 請求項1において、
前記第3部分は、平面視において前記第1部分の両脇に位置し、かつ、前記第1部分の厚さよりも薄いことを特徴とする半導体装置の製造方法。 - 請求項1において、
前記複数のリードは、平面視において、前記先端部の幅が前記第1部分の幅よりも大きく、かつ電源電位用または基準電位用の第1リードを有しており、
前記第1リードの前記第2部分には、複数のワイヤが接続されることを特徴とする半導体装置の製造方法。 - 請求項1において、
前記複数の吊りリードは、第1吊りリードと、第2吊りリードとを有し、
前記第1リードは、前記複数のリードのうちの最も前記第1または第2吊りリード側に位置していることを特徴とする半導体装置の製造方法。 - 請求項4において、
前記第1吊りリードと前記第2吊りリードは、樹脂から成る封止体の平面視における対角線に沿って配置されていることを特徴とする半導体装置の製造方法。 - 請求項1において、
前記(c)工程では、前記複数のリードのそれぞれの一部を治具でクランプした状態で前記ワイヤの接続を行っており、
さらに、前記(c)工程では、前記ワイヤを前記リードに接合する際、使用するキャピラリに超音波を印加していることを特徴とする半導体装置の製造方法。 - 請求項6において、
前記(c)工程では、前記複数のリードのそれぞれに前記ステージを介して熱を印加した状態で前記ワイヤの接続を行っていることを特徴とする半導体装置の製造方法。 - 請求項7において、
前記ワイヤは金ワイヤであることを特徴とする半導体装置の製造方法。 - 請求項1において、
前記第1リードの前記第1部分の一部が前記第1の厚さを有しており、前記一部が樹脂から成る封止体の下面に露出することを特徴とする半導体装置の製造方法。 - ダイパッドと、
前記ダイパッドを支持する複数の吊りリードと、
前記ダイパッドの周囲に配置され、かつ、前記複数の吊りリードのうちの互いに隣り合う吊りリード間に配置された複数のリードと、
表面、前記表面に形成された複数のボンディングパッド、及び前記表面とは反対側の裏面を有し、かつ、前記ダイパッド上に搭載された半導体チップと、
前記半導体チップの前記複数のボンディングパッドと前記複数のリードとを、それぞれ電気的に接続する複数のワイヤと、
を含み、
前記複数のリードのうちの第1リードは、第1の厚さを有する第1部分と、前記第1の厚さよりも薄く、かつ、前記第1部分の長さよりも長く、かつ、前記第1部分よりも前記ダイパッド側に位置し、かつ、平面視において前記第1部分から前記ダイパッドに向かって屈曲する第2部分と、前記第1部分の側面および前記第2部分と連結し、かつ、前記第1部分の厚さよりも薄い第3部分とを有し、
前記第2部分は、平面視において前記ダイパッド側に位置する先端部と、前記先端部とは反対側に位置し、かつ、前記第1部分及び前記第3部分と連結する連結部とを有し、
平面視において、前記連結部の幅は、前記第1部分の幅よりも大きいことを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011141634A JP2013008901A (ja) | 2011-06-27 | 2011-06-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011141634A JP2013008901A (ja) | 2011-06-27 | 2011-06-27 | 半導体装置及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013008901A true JP2013008901A (ja) | 2013-01-10 |
Family
ID=47675985
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011141634A Withdrawn JP2013008901A (ja) | 2011-06-27 | 2011-06-27 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013008901A (ja) |
-
2011
- 2011-06-27 JP JP2011141634A patent/JP2013008901A/ja not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4945508B2 (ja) | 半導体装置 | |
US9443794B2 (en) | Semiconductor device | |
JP5001872B2 (ja) | 半導体装置 | |
US9385071B2 (en) | Manufacturing method of semiconductor device and semiconductor device | |
JP4525277B2 (ja) | 半導体装置 | |
JP3470111B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JP2012227445A (ja) | 半導体装置及びその製造方法 | |
KR20090009142A (ko) | 반도체 장치 및 그 제조 방법 | |
JP5767294B2 (ja) | 半導体装置 | |
JP6603169B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2013008901A (ja) | 半導体装置及びその製造方法 | |
JP2015060876A (ja) | 半導体装置の製造方法 | |
JP5870681B2 (ja) | 半導体装置製造用リードフレーム及び半導体装置の製造方法 | |
JP2009231322A (ja) | 半導体装置の製造方法 | |
JP4750076B2 (ja) | 半導体装置の製造方法 | |
JP2011054626A (ja) | 半導体装置およびその製造方法 | |
JP2010050491A (ja) | 半導体装置の製造方法 | |
JP2004200719A (ja) | 半導体装置 | |
JP2009060010A (ja) | 半導体装置の製造方法 | |
JPH04316359A (ja) | リードフレーム及びそれを用いた半導体装置の製造方法 | |
JP2018022775A (ja) | リードフレームおよび半導体装置 | |
JP2002124595A (ja) | 半導体装置およびその製造方法 | |
JP2000150723A (ja) | 半導体装置およびその製造方法 | |
JPH1187603A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JP2009176987A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20140902 |