JP2009189016A - デジタル位相ロックループを実施するためのシステム及び方法 - Google Patents
デジタル位相ロックループを実施するためのシステム及び方法 Download PDFInfo
- Publication number
- JP2009189016A JP2009189016A JP2009033192A JP2009033192A JP2009189016A JP 2009189016 A JP2009189016 A JP 2009189016A JP 2009033192 A JP2009033192 A JP 2009033192A JP 2009033192 A JP2009033192 A JP 2009033192A JP 2009189016 A JP2009189016 A JP 2009189016A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- counter
- phase
- voltage
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 32
- 230000004044 response Effects 0.000 claims abstract description 21
- 238000001514 detection method Methods 0.000 claims abstract 4
- 239000003990 capacitor Substances 0.000 claims description 18
- 238000012545 processing Methods 0.000 claims description 9
- 238000005516 engineering process Methods 0.000 claims description 3
- 230000003111 delayed effect Effects 0.000 claims 2
- 239000013589 supplement Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 31
- 230000005540 biological transmission Effects 0.000 description 25
- 230000007704 transition Effects 0.000 description 11
- 238000005070 sampling Methods 0.000 description 9
- 238000011084 recovery Methods 0.000 description 6
- 238000012546 transfer Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 238000013459 approach Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
- H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop
- H03L7/189—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop comprising a D/A converter for generating a coarse tuning voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/101—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional control signal to the controlled loop oscillator derived from a signal generated in the loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】デジタル位相ロックループを実施する装置は、VCO制御電圧に応答して1次クロック信号を発生する電圧制御式発振器を含む。検出手段は、カウントアップ信号及びカウントダウン信号を含むカウンタ制御信号を発生し、1次クロック信号と基準信号の現在の関係を示す。アップ/ダウンカウンタは、次に対応するカウンタ制御信号に応答してカウンタ値を増分又は減分する。カウンタ値は、次に電圧制御式発振器により発生された1次クロック信号の周波数を調節するためにデジタル/アナログ変換器によってVCO制御電圧に変換される。代替実施形態では、上述のアップ/ダウンカウンタを利用して、デジタル/アナログ変換器でVCO制御電圧を発生する以外の適切な技術の利用により、カウンタ値に比例して電圧制御式発振器の周波数を調節することができる。
【選択図】図1
Description
114 送信機
122 受信機
Claims (20)
- 位相ロックループを実施するための装置であって、
VCO制御手段に応答して1次クロック信号を発生する電圧制御式発振器と、
前記1次クロック信号と基準信号の間の現在の関係を示すカウンタ制御信号を発生する検出手段と、
前記カウンタ制御信号に応答して、前記電圧制御式発振器を調節するために前記VCO制御手段に変換されているカウンタ値を更新するアップ/ダウンカウンタと、
を含むことを特徴とする装置。 - 前記検出手段は、前記アップ/ダウンカウンタを制御するための前記カウンタ制御信号を出す位相/周波数検出器を含むことを特徴とする請求項1に記載の装置。
- 前記現在の関係は、前記1次クロック信号と前記基準信号の間の位相/周波数関係を含むことを特徴とする請求項1に記載の装置。
- 前記アップ/ダウンカウンタは、前記1次クロック信号が前記基準信号に遅れる時に前記カウンタ値を増分し、該アップ/ダウンカウンタは、該1次クロック信号が該基準信号に先行する時に該カウンタ値を減分することを特徴とする請求項1に記載の装置。
- 前記電圧制御式発振器の作動周波数を調節するために前記カウンタ値を前記VCO制御手段に変換するデジタル/アナログ変換器を更に含むことを特徴とする請求項1に記載の装置。
- 前記位相/周波数検出器は、前記1次クロック信号が前記基準信号に遅れる時にアップ信号を発生し、該位相/周波数検出器は、逆に、該1次クロック信号が該基準信号に先行する時にダウン信号を発生することを特徴とする請求項2に記載の装置。
- 前記検出手段は、前記アップ信号及び前記ダウン信号を受信する位相誤差検出器を含み、該位相誤差検出器は、該アップ信号がアクティブである時に前記アップ/ダウンカウンタに対してカウントアップ信号を発生し、該位相誤差検出器は、該ダウン信号がアクティブである時に該アップ/ダウンカウンタに対してカウントダウン信号を発生することを特徴とする請求項6に記載の装置。
- 前記位相誤差検出器は、前記アップ信号及び前記ダウン信号が所定の期間を超えてオフセットした時はいつでも、位相誤差クロック信号に応答して前記カウントアップ信号及び前記カウントダウン信号を発生することを特徴とする請求項7に記載の装置。
- 前記アップ信号及び前記ダウン信号は、ループフィルタ電圧を応答的に発生するチャージポンプ及びループフィルタに供給されることを特徴とする請求項6に記載の装置。
- 前記ループフィルタは、抵抗器と直列の第1のコンデンサと、該第1のコンデンサ及び該抵抗器と並列の第2のコンデンサとを含み、該第1のコンデンサは、前記位相ロックループと共に集積回路デバイス上に実施されることを特徴とする請求項9に記載の装置。
- 前記検出手段は、前記ループフィルタ電圧を受け取るレベル検出器を含み、該レベル検出器は、該ループフィルタ電圧の現在値に基づいて、前記アップ/ダウンカウンタに対してカウントアップ信号又はカウントダウン信号のいずれかをアクティブ化することを特徴とする請求項9に記載の装置。
- 前記レベル検出器は、前記カウントアップ信号を発生する上方比較器を含み、該レベル検出器はまた、前記カウントダウン信号を発生する下方比較器を含むことを特徴とする請求項9に記載の装置。
- 前記上方比較器は、前記ループフィルタ電圧が所定の上限電圧よりも大きい時に前記カウントアップ信号をアクティブ化し、前記下方比較器は、該ループフィルタ電圧が所定の下限電圧よりも小さい時に前記カウントダウン信号を発生することを特徴とする請求項12に記載の装置。
- 前記ループフィルタ電圧を前記カウンタ値から比例的に導出された情報と共に加算して前記VCO制御手段を生成する加算ノードを更に含むことを特徴とする請求項12に記載の装置。
- 前記位相ロックループは、電気通信受信機デバイスにおける処理及び構成要素を同期させる前記1次クロック信号を発生することを特徴とする請求項1に記載の装置。
- 前記検出手段及び前記アップ/ダウンカウンタは、デジタル技術を用いて実施されることを特徴とする請求項1に記載の装置。
- 前記検出手段は、協働方式で互いに同時に機能して前記電圧制御式発振器を制御する位相誤差検出器及びレベル検出器の両方を含むことを特徴とする請求項1に記載の装置。
- 前記レベル検出器は、前記位相誤差検出器によって検出されない区分的温度変化を補償するために前記電圧制御式発振器を調節することにより、該位相誤差検出器を補足することを特徴とする請求項17に記載の装置。
- 位相ロックループを実施する方法であって、
VCO制御手段に応答して電圧制御式発振器で1次クロック信号を発生させる段階と、
検出手段を利用して、前記1次クロック信号と基準信号の間の現在の関係を示すカウンタ制御信号を発生させる段階と、
前記カウンタ制御信号に応答してカウンタ値を更新するアップ/ダウンカウンタを準備する段階と、
前記電圧制御式発振器を調節するために前記カウンタ値を前記VCO制御手段に変換する段階と、
を含むことを特徴とする方法。 - 位相ロックループを実施するための装置であって、
VCO制御手段に応答して1次クロックを発生させるための手段と、
前記1次クロックの信号と基準信号との間の現在の関係を示すカウンタ制御信号を発生させるための手段と、
前記カウンタ制御信号に応答してカウンタ値を更新するための手段と、
前記1次クロックを発生させるための手段を調節するために前記カウンタ値を前記VCO制御手段に変換するための手段と、
を含むことを特徴とする装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/012,677 | 2008-02-05 | ||
US12/012,677 US7683685B2 (en) | 2008-02-05 | 2008-02-05 | System and method for implementing a digital phase-locked loop |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009189016A true JP2009189016A (ja) | 2009-08-20 |
JP5553999B2 JP5553999B2 (ja) | 2014-07-23 |
Family
ID=40931070
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009033192A Expired - Fee Related JP5553999B2 (ja) | 2008-02-05 | 2009-01-22 | デジタル位相ロックループを実施するためのシステム及び方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US7683685B2 (ja) |
JP (1) | JP5553999B2 (ja) |
CN (1) | CN101510778B (ja) |
TW (1) | TW200952342A (ja) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7683685B2 (en) * | 2008-02-05 | 2010-03-23 | Sony Corporation | System and method for implementing a digital phase-locked loop |
US8248106B1 (en) | 2010-07-21 | 2012-08-21 | Applied Micro Circuits Corporation | Lock detection using a digital phase error message |
US8547150B2 (en) * | 2012-01-19 | 2013-10-01 | Pukyong National University Industry—Academic Cooperation Foundation | Phase-locked loop with two negative feedback loops |
US9166604B2 (en) * | 2012-04-25 | 2015-10-20 | Infineon Technologies Ag | Timing monitor for PLL |
TWI492545B (zh) * | 2012-09-14 | 2015-07-11 | Univ Nat Chiao Tung | 具有增益校正之鎖相迴路、用於鎖相迴路之增益量測方法、校正方法及抖動量測方法 |
TWI630798B (zh) * | 2014-02-07 | 2018-07-21 | 美商線性科技股份有限公司 | 任意相位軌道的頻率合成器 |
DE102014112823B4 (de) * | 2014-09-05 | 2016-07-21 | Infineon Technologies Ag | Halbleiterschalter mit integriertem Temperatursensor |
KR102482224B1 (ko) * | 2015-09-17 | 2022-12-29 | 삼성전자주식회사 | 통신 시스템에서 신호를 송수신하는 장치 및 방법 |
US10158364B1 (en) * | 2017-08-31 | 2018-12-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Realignment strength controller for solving loop conflict of realignment phase lock loop |
US11070214B1 (en) * | 2020-10-14 | 2021-07-20 | Mellanox Technologies Denmark Aps | Test circuit for a digital phase-locked loop |
CN114598436B (zh) * | 2022-03-11 | 2023-08-08 | 集睿致远(厦门)科技有限公司 | 一种固定倍频的参数确定方法、装置及存储介质 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58186245A (ja) * | 1982-04-05 | 1983-10-31 | レ−ザ− マグネテイツク スト−リツジ インタ−ナシヨナル コンパニ− | クロツク回復装置 |
JPS61144125A (ja) * | 1984-12-14 | 1986-07-01 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 位相ロツク・ル−プ回路装置 |
JPH0590962A (ja) * | 1990-12-27 | 1993-04-09 | Mitsubishi Electric Corp | 周波数シンセサイザ |
JPH06244717A (ja) * | 1992-12-21 | 1994-09-02 | American Teleph & Telegr Co <Att> | 発振器クロック信号生成回路 |
JPH08288843A (ja) * | 1995-04-10 | 1996-11-01 | Sanyo Electric Co Ltd | Pllシンセサイザ |
JP2001196925A (ja) * | 2000-01-07 | 2001-07-19 | Matsushita Electric Ind Co Ltd | 周波数比較器とそれを備えた位相同期回路 |
JP2002314413A (ja) * | 2001-04-17 | 2002-10-25 | Ando Electric Co Ltd | 位相同期ループ回路 |
US20070126512A1 (en) * | 2005-12-05 | 2007-06-07 | Sirific Wireless Corporation | Type II phase locked loop using dual path and dual varactors to reduce loop filter components |
WO2007066456A1 (ja) * | 2005-12-05 | 2007-06-14 | Matsushita Electric Industrial Co., Ltd. | インターフェース回路 |
JP2007312321A (ja) * | 2006-05-22 | 2007-11-29 | Sharp Corp | シリアル・パラレル変換用の半導体集積回路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB1560233A (en) * | 1977-02-02 | 1980-01-30 | Marconi Co Ltd | Frequency synthesisers |
US5373255A (en) * | 1993-07-28 | 1994-12-13 | Motorola, Inc. | Low-power, jitter-compensated phase locked loop and method therefor |
US5500627A (en) * | 1994-01-19 | 1996-03-19 | Alliedsignal Inc. | Precision duty cycle phase lock loop |
AU2001275880A1 (en) * | 2000-07-10 | 2002-01-21 | Silicon Laboratories, Inc. | Digitally-synthesized loop filter circuit particularly useful for a phase locked loop |
US6496556B1 (en) * | 2002-01-15 | 2002-12-17 | Motorola, Inc. | Step-down clock control and method for improving convergence for a digitally controlled self-calibrating VCO |
CN1169299C (zh) * | 2002-07-22 | 2004-09-29 | 清华大学 | 具有数字粗调谐环路的锁相环频率综合器 |
US6778024B2 (en) | 2002-11-14 | 2004-08-17 | Gennum Corporation | Dynamically trimmed voltage controlled oscillator |
US6798297B1 (en) * | 2002-11-20 | 2004-09-28 | Cypress Semiconductor Corporation | Method and apparatus for converging a control loop |
US6803827B1 (en) | 2003-04-09 | 2004-10-12 | Analog Devices, Inc. | Frequency acquisition system |
TW200518484A (en) * | 2003-11-26 | 2005-06-01 | Niigata Seimitsu Co Ltd | AM/FM radio receiver and local oscillation circuit using the same |
KR100827655B1 (ko) * | 2006-07-10 | 2008-05-07 | 삼성전자주식회사 | 위상 동기 루프 회로 및 방법과 이를 구비한 반도체 장치 |
US7683685B2 (en) * | 2008-02-05 | 2010-03-23 | Sony Corporation | System and method for implementing a digital phase-locked loop |
-
2008
- 2008-02-05 US US12/012,677 patent/US7683685B2/en not_active Expired - Fee Related
-
2009
- 2009-01-22 JP JP2009033192A patent/JP5553999B2/ja not_active Expired - Fee Related
- 2009-01-22 TW TW098102597A patent/TW200952342A/zh unknown
- 2009-02-05 CN CN2009100004976A patent/CN101510778B/zh not_active Expired - Fee Related
-
2010
- 2010-01-19 US US12/657,365 patent/US7932760B2/en not_active Expired - Fee Related
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58186245A (ja) * | 1982-04-05 | 1983-10-31 | レ−ザ− マグネテイツク スト−リツジ インタ−ナシヨナル コンパニ− | クロツク回復装置 |
JPS61144125A (ja) * | 1984-12-14 | 1986-07-01 | インタ−ナショナル ビジネス マシ−ンズ コ−ポレ−ション | 位相ロツク・ル−プ回路装置 |
JPH0590962A (ja) * | 1990-12-27 | 1993-04-09 | Mitsubishi Electric Corp | 周波数シンセサイザ |
JPH06244717A (ja) * | 1992-12-21 | 1994-09-02 | American Teleph & Telegr Co <Att> | 発振器クロック信号生成回路 |
JPH08288843A (ja) * | 1995-04-10 | 1996-11-01 | Sanyo Electric Co Ltd | Pllシンセサイザ |
JP2001196925A (ja) * | 2000-01-07 | 2001-07-19 | Matsushita Electric Ind Co Ltd | 周波数比較器とそれを備えた位相同期回路 |
JP2002314413A (ja) * | 2001-04-17 | 2002-10-25 | Ando Electric Co Ltd | 位相同期ループ回路 |
US20070126512A1 (en) * | 2005-12-05 | 2007-06-07 | Sirific Wireless Corporation | Type II phase locked loop using dual path and dual varactors to reduce loop filter components |
WO2007066456A1 (ja) * | 2005-12-05 | 2007-06-14 | Matsushita Electric Industrial Co., Ltd. | インターフェース回路 |
JP2007312321A (ja) * | 2006-05-22 | 2007-11-29 | Sharp Corp | シリアル・パラレル変換用の半導体集積回路 |
Also Published As
Publication number | Publication date |
---|---|
CN101510778B (zh) | 2013-03-20 |
US7683685B2 (en) | 2010-03-23 |
US20100123493A1 (en) | 2010-05-20 |
US7932760B2 (en) | 2011-04-26 |
CN101510778A (zh) | 2009-08-19 |
TW200952342A (en) | 2009-12-16 |
JP5553999B2 (ja) | 2014-07-23 |
US20090195276A1 (en) | 2009-08-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5553999B2 (ja) | デジタル位相ロックループを実施するためのシステム及び方法 | |
US8149980B2 (en) | System and method for implementing a phase detector to support a data transmission procedure | |
US8074125B2 (en) | Apparatus and method for transmitting and receiving data bits | |
JP4955781B2 (ja) | データ通信システムの高速パワーアップ | |
JP4676792B2 (ja) | データリカバリ方法、データリカバリ回路、データ送受信装置及び情報処理装置 | |
US7961830B2 (en) | Clock and data recovery circuit having wide phase margin | |
WO2011004580A1 (ja) | クロックデータリカバリ回路 | |
US7499511B2 (en) | Clock recovery systems and methods for adjusting phase offset according to data frequency | |
KR20040110209A (ko) | 가변 데이터 전송률에 대응이 가능한 클럭 및 데이터 복원장치 | |
US8208596B2 (en) | System and method for implementing a dual-mode PLL to support a data transmission procedure | |
US11144088B2 (en) | Clocking synchronization method and apparatus | |
US10432203B2 (en) | Signal recovery circuit, optical module, and signal recovery method | |
KR102509984B1 (ko) | 클락 신호의 주파수 및 위상을 감지하는 집적 회로 및 이를 포함하는 클락 및 데이터 복원 회로 | |
JP6064930B2 (ja) | 電気・電子機器、回路、及び通信システム | |
JP2005086789A (ja) | クロックデータリカバリ回路 | |
KR100261287B1 (ko) | 신호 천이 방식에 의한 위상 비교 검출기 및 검출방법 | |
US8339207B2 (en) | System and method for effectively implementing a loop filter device | |
JP2019193149A (ja) | 受信装置、及び伝送システム | |
JP2010206735A (ja) | 位相制御装置及び位相制御方法 | |
JP2007174023A (ja) | クロック同期方法およびクロック同期回路 | |
WO2006011830A2 (en) | Re-timer circuit for data recovery with fast recovery from a low power mode | |
KR20110092487A (ko) | 임베디드 클록 및 데이터 복원 회로 및 그 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130404 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130415 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20130716 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20130719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131015 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131224 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140428 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140528 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5553999 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |