JP2009162723A - 試験装置及び試験方法 - Google Patents
試験装置及び試験方法 Download PDFInfo
- Publication number
- JP2009162723A JP2009162723A JP2008003118A JP2008003118A JP2009162723A JP 2009162723 A JP2009162723 A JP 2009162723A JP 2008003118 A JP2008003118 A JP 2008003118A JP 2008003118 A JP2008003118 A JP 2008003118A JP 2009162723 A JP2009162723 A JP 2009162723A
- Authority
- JP
- Japan
- Prior art keywords
- probe
- test
- tip
- abnormal
- image
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
【課題】探針の針先の異常を発見することが可能な試験装置及び試験方法を提供すること。
【解決手段】基板載置台5と、基板載置台5に載せられたウエハWに試験信号を与える探針8が設けられたプローブカード7と、探針8の画像を得る撮像部4と、試験を行う前と後での探針8の画像の違いから、該探針8の針先が異常かどうかを判定する判定部9とを有する試験装置による。
【選択図】図1
【解決手段】基板載置台5と、基板載置台5に載せられたウエハWに試験信号を与える探針8が設けられたプローブカード7と、探針8の画像を得る撮像部4と、試験を行う前と後での探針8の画像の違いから、該探針8の針先が異常かどうかを判定する判定部9とを有する試験装置による。
【選択図】図1
Description
本発明は、試験装置及び試験方法に関する。
LSI等の半導体装置の製造工程では、個々の半導体装置が所定の電気的特性を示すかどうかを調べるため、ウエハレベルで様々な電気的な試験が行われる。
その試験はICテスタとそれに接続されるプローバと呼ばれる試験装置において行われる。試験に際しては、ICテスタから発生した試験信号が、プローバに取り付けられたプローブカードの探針からシリコンウエハの試験用パッドを経由して半導体チップに与えられ、シリコンウエハに形成された半導体チップ毎に次々と試験が行われていく。
ここで、プローブカードの探針は、ある程度の回数の試験を行うと、何度もパッドと接触するうちにその針先の形状が変形したり、針先に異物が付着したりして、パッドとの間にコンタクト不良が発生することがある。ICテスタ側から見ると、そのコンタクト不良が針先の変形等に起因したものなのか、それとも半導体チップ内の回路の不具合に起因したものなのかを判断することができず、良品チップを不良チップと誤認してしまう。不良と誤認された半導体チップは、それが本当に不良であるかどうかを確認するため、当該装置で調査を行い必要に応じて再試験を行ったり、別の装置の再試験を行ったりする必要がある。
しかしながら、このように再試験を行うと、パッドに探針が何度も当てられてパッド表面が荒れてしまい、後の工程でパッドに接合されるボンディングワイヤがパッドから剥がれ易くなってしまう。また、シリコンウエハに対して電気的な試験を多数回実施しなければならない製品の場合、後半の試験においてコンタクト問題が生じる可能性がある。
このような探針とパッドとのコンタクト不良は、プローバに設けられている研磨部を用いて、変形した探針の針先を研磨してその形状を元の状態に戻すことで回避し得る。
ところが、一般的に使用されているプローバでは、予め決められた回数(例えば100回)の試験を行った後に定期的に研磨を実施するように設定されているだけで、それよりも少ない試験回数で針先が変形した場合には、やはりコンタクト不良が発生してしまう。
したがって、定期的な研磨の前に、探針の針先の変形を早期に発見する技術が望まれている。
そのような技術として、特許文献1では、探針の針跡を撮像し、その針跡面積から針先状態を確認する方法を開示している。
しかし、針先の形状は磨耗によって本来大きくなるものであり、針先の形状変化が異物の付着によるものなのか磨耗によるものなのかをこの方法では判別できず、異物に起因したコンタクト不良を防止し難いという欠点がある。
また、パッドと探針との間のコンタクト抵抗が異常に高い場合に針先が変形していると推知することも考えられるが、この方法では針先に付着した異物が導電性の場合にはコンタクト抵抗が正常値の範囲に収まるので、異物によるコンタクト不良を発見し難い。
その他に、本発明に関連する技術が特許文献2、3にも開示されている。
特開平7−312382号公報
特開2005−177892号公報
特許第3417806号明細書
本発明の目的は、探針の針先の異常を発見することが可能な試験装置及び試験方法を提供することにある。
本発明の一観点によれば、載置台と、前記載置台に載せられた試験対象に試験信号を与える探針が設けられたプローブカードと、前記探針の画像を得る撮像部と、試験を行う前と後での前記探針の前記画像の違いから、該探針の針先が異常かどうかを判定する判定部とを有する試験装置が提供される。
また、本発明の別の観点によれば、(a)プローブカードに設けられた探針の試験前の画像を撮像部により得るステップと、(b)前記ステップaの後、前記探針から試験対象に試験信号を与えて前記試験を行うステップと、(c)前記ステップbの後、前記探針の試験後の画像を前記撮像部により得るステップと、(d)試験前と試験後の前記探針の前記画像の違いから、該探針の針先が異常かどうかを判定するステップとを有する試験方法が提供される。
本発明によれば、試験の前と後で探針の画像を取得するので、試験前後の画像の違いから、探針の針先の異常を発見することができる。そして、針先に異常が発見された場合には、針先を研磨することで、ウエハのパッドと針先との間のコンタクト不良を解消することができる。
(1)第1実施形態
図1は、本実施形態に係る試験装置の構成図である。
図1は、本実施形態に係る試験装置の構成図である。
この試験装置1は、シリコンウエハWに形成された半導体チップごとに電気的な試験を行うものであって、プローバと呼ばれる本体2の内部に撮像部4、基板載置台5、研磨部6、及びプローブカード7を備える。
これらのうち、プローブカード7は、本体2に固定されており、基板載置台5に載せられたシリコンウエハWに試験信号DTを与えるための複数の探針8を有する。その探針8は、例えばタングステンよりなる。
また、撮像部4、基板載置台5、及び研磨部6は、XYステージ3に固定されていて、XYステージ3により水平方向に一緒に移動可能となっている。なお、このように各部4〜6を一緒に移動するのではなく、それらを独立して移動させるような機構を採用してもよい。
XYステージ3の移動量と移動方向は、プローバ制御部(判定部)9から出力されるステージ制御信号DSにより制御される。後述の各試験ステップでは、各部4〜6がプローブカード7の探針8に対向する位置に移動するように、プローバ制御部9がXYステージ3を制御する。
撮像部4は、CCD(Charge Coupled Device)と撮像レンズとにより構成される。撮像レンズは、オートフォーカス機能を有しており、撮像部4が探針8と対向する位置にあるときに、探針8の針先にピントを合わせ、探針8の下からの画像を得る。その画像は、後述の画像データDp1〜Dp3としてプローバ制御部9に入力された後、記憶部10に格納される。
また、研磨部6は、研磨紙等の研磨部材6aを備えており、探針8と対向しているときに鉛直方向に上昇し、探針8の針先を研磨する。
試験に際しては、ICテスタ11から探針8に試験信号DTが与えられる。シリコンウエハWに形成されている試験対象の半導体チップでは、この試験信号DTに基づいて論理演算を行い、演算結果を結果信号DRとしてICテスタ11に出力する。
ICテスタ11は、その結果信号DRに基づいて、試験対象の回路が設計通りの論理演算を行っているかどうかを確認し、その回路が形成されているチップが良品であるか不良品であるかの判定を行う。
そして、不良であると判定された場合には、ICテスタ11からプローバ制御部9に不良信号DFが出力される。
次に、この試験装置1を用いた試験方法について説明する。
図2は、本実施形態に係る試験方法について示すフローチャートである。
最初のステップS1では、試験装置1に新品のプローブカード7をセットする。なお、試験装置1に使用経験のあるプローブカード7がセットされている場合は本ステップは省略される。
次いで、ステップS2に移り、XYステージ3を制御することにより、探針8に対向する位置に撮像部4を移動させる。そして、ICテスタ11の制御下において、プローブカード7に設けられた探針8の試験前の画像を撮像部4により取得し、その画像データDp1を記憶部10に格納する。
ここで、画像を取得すべき探針8の個数は限定されない。ICテスタ11は、複数の探針8から任意に選んだ一つの代表の画像を取得してもよいし、全ての探針8の画像を取得してもよい。以下では、一つの代表の画像を取得する場合について説明する。
次いで、ステップS3に移り、探針8からシリコンウエハWのパッド(不図示)に試験信号DTを与え、電気的な試験を開始する。その試験項目としては、例えば、チップ内の回路が設計通りの論理演算を実行するかどうかについての確認試験がある。その他に、回路内のコンタクト抵抗が許容範囲に収まっているかどうかの確認試験を行うこともある。
そして、一つのチップに対して一通りの試験項目が終了したら、それと同一の試験項目を別のチップに対して行い、良・不良の判定をICテスタ11がチップごとに行っていく。また、不良と判定した場合には、ICテスタ11はチップごとに不良信号DFをプローバ制御部9に出力する。
ここで、通常なら不良チップはランダムに発生し、連続して不良チップが発生することは極めて稀である。したがって、不良が連続した場合には、チップ側に不良があるのではなく、変形や異物の付着といった探針8の異常によって試験装置1が不良であると誤認していると疑われる。
そこで、次のステップS4では、プローバ制御部9が、不良信号DFの生成回数に基づき、同一の試験項目で同一の不良が基準となる回数(例えば5回)以上連続して発生したかどうかを判断する。
ここで、基準となる不良の発生回数は、前回試験したウエハにおいてチップが原因で発生した真の不良の最高連続発生回数であって、記憶部10に情報DGとして格納されている。或いは、チップの種類毎に基準となる回数を予め設定し、それを情報DGとして格納してもよい。本ステップでは、プローバ制御部9がその情報DGを参照し、基準となる不良の発生回数以上に連続して不良が発生したかどうかを判断する。
そして、発生した(YES)と判断された場合には、ステップS5に移り、探針8の試験後の画像を撮像部4により取得し、その画像データDp2を記憶部10に格納する。
次いで、ステップS6に移り、試験前と試験後のそれぞれの画像データDp1、Dp2をプローバ制御部9が参照し、試験前と試験後の探針8の画像の違いから、該探針8の針先に異常がないかどうかを判定する。
この判定は、探針8の針先の輪郭又は色彩が、ステップS3の試験を行う前と後とで所定量以上相違する場合に、探針8の針先が異常であるとプローバ制御部9が判断して行われる。
図3(a)、(b)は、輪郭でこの判断をする場合の説明図である。
同図では、ステップS2で取得した試験前の探針8の針先の画像の輪郭を点線Pで示し、ステップS5で取得した試験後の輪郭を実線Qで示している。なお、いずれの輪郭も、探針8を下側から見た場合のものである。
探針8の針先は、試験のたびにシリコンウエハWのパッドに当たり、その形状が次第に変形していく。そのため、試験前では円形であったものが、試験後では変形して図3(a)、(b)のようにいびつな形状となる。なお、図3(a)は針先が太くなった場合を例示し、図3(b)は針先に異物が付着した場合を例示している。
このように探針8が変形すると、シリコンウエハWのパッドと探針8とのコンタクト抵抗が上昇する等して、本来は良品チップであるものを不良と誤認するおそれがある。
このような誤認は、探針8の変形が過度となった場合に起きる。
そこで、本実施形態では、試験前の輪郭Pの中心Cと試験後の輪郭Qとの間の最大間隔Lが所定値以上となった場合に、試験結果を誤認する程度に探針8が変形していると判断する。
また、大気中のパーティクルやパッドの削りカス等の異物が探針8に付着している場合でも、その異物によって針先の輪郭が試験前よりも変形しているように見えるため、上記と同様に長さLが所定値以上のときに異物が付着していると判断できる。
一方、探針8の針先の色彩を用いる場合は、試験後の探針8の針先の画像のうち、試験前と色彩が変化した部分が針先全体に占める割合が所定値以上のときに、試験結果を誤認する程度に探針8が変形していると判断する。例えば、試験前に探針8の針先の全ての部分で銀色であったものが、そのうちの30%以上が試験後に黒色に変色している場合、探針8が過度に変形していると判断する。
そして、針先に異物が付着しているときも、異物によって探針8が変色しているように見えるので、色彩が変化した部分が針先全体に占める割合が所定値以上のときに異物が付着していると判断できる。
また、輪郭や色彩に代えて、探針8の針先に対する撮像部4のピント位置でこの判断を行ってもよい。
試験結果の誤認は、パッドと何度も接触したことによって探針8の針先の長さが短くなっている場合にも発生し得る。撮像部4はオートフォーカス機能により針先にピントが合うように設定されているので、このように針先が短くなると、試験前後において撮像部4のピント位置がずれることになる。
また、試験中に針先に異物が付着した場合でも、その異物によって撮像部4のピント位置がずれる。
したがって、試験の前後において、撮像部4のピント位置が所定量以上ずれている場合には、探針8の針先の長さが相当程度短くなっているか、或いは針先に異物が付着していると判断できる。
このような判断の結果、探針8の針先に異常がない(YES)とされた場合には、所定回数連続して発生した不良はチップが原因で発生した真の不良であると考えられ、探針8に原因があるものではないと考えられる。そのため、ステップS7に移り、シリコンウエハWの次の半導体チップに対する試験を続行する。
一方、この判断で探針8の針先に異常はある(NO)とされた場合には、ステップS9に移り、探針8の針先を研磨してその形状を正常な形に戻す。
その研磨は、XYステージ3により研磨部6を探針8に対向する位置に移動した後、研磨部6を鉛直方向に上昇させ、研磨部材6aで探針8の針先を擦ることで行われる。
そして、この研磨を終了した後は再び上記のステップS6を行い、探針8の異常が解消されるまでステップS6とステップS9とを繰り返し、最終的には既述のステップS7に移る。
ステップS7の後は、ステップS8に移り、所定の試験回数(例えば100回)の試験を行った後に研磨部6で定期的に実施される通常の研磨を探針8に対して行う。
そして、一枚のシリコンウエハW内の全チップの試験が終了した後、ステップS10に移り、上記した所定の試験回数のうち、チップが原因の真の不良が最高で何個連続して発生したかの情報DGを「良好パターン」として記憶部10に格納する。
その情報DGに含まれる真の不良の最高連続発生回数は、次回以降の新たなウエハに対する試験においてステップS4で参照するようにも設定することができ、その回数以上に不良が連続して発生した場合に、探針8に異常があると判断する判断基準とすることもできる。
以上により、本実施形態に係る試験方法の主要ステップが終了する。
上記した本実施形態によれば、ステップS6において説明したように、試験前と試験後の探針8の画像の違いから、該探針8の針先が異常かどうかを判定する。
これにより異常と判定された場合には、探針8とシリコンウエハWのパッドとの間にコンタクト不良が発生するおそれがあると推定されるので、ステップS9で探針8を研磨することでコンタクト不良を解消することができる。
また、このようにコンタクト不良が解消されることで、試験装置1側で良品チップを不良と誤認する危険性が低減される。これにより、不良と判定されたチップが本当に不良であるかどうかを確かめるための再試験をする必要がなくなるため、試験工程のスループットが向上する。
このように再試験が不要となることから、ウエハのパッドと探針との接触回数が減り、パッドの表面荒れが防止される。そのため、試験用のパッドがボンディングパッドを兼ねている場合には、表面荒れに起因したパッドとボンディングワイヤとの接合強度の低下を防止できる。
更に、ステップS4において同一の試験項目で同一の不良が基準の回数以上連続して発生した場合にのみ探針8の画像を確認するので、試験毎に確認する場合よりも効率的に試験を行うことができる。
しかも、本実施形態のように画像から判定することで、探針8の針先に異物がある場合でも探針8が異常であると判定することができるので、特許文献1のように針跡から判定する場合と比較して、異物による針先の異常を発見し易くなる。
ところで、上記では複数の探針8のうちの一つの代表の画像を取得したが、本実施形態はこれに限定されない。例えば、複数の探針8に番号を付し、ステップS3の電気的な試験の際にコンタクト不良が発生した探針8の番号をICテスタ11から出力される不良信号DFに含ませるようにしてもよい。そして、ステップS5において、その不良信号DFに基づいて、プローバ制御部9の制御下でコンタクト不良が発生した探針8の画像を取得し、試験前後の当該画像の違いから、探針8の針先に異常がないかどうかを判定してもよい。この場合、ステップS9では、コンタクト不良が発生した探針8に対して選択的に研磨を行い、当該探針8の先端異常が確実に解消されるようにする。
(2)第2実施形態
次に、本発明の第2実施形態に係る試験方法について説明する。この試験方法は、図1で説明した試験装置1を用いて以下のようにして行われる。
次に、本発明の第2実施形態に係る試験方法について説明する。この試験方法は、図1で説明した試験装置1を用いて以下のようにして行われる。
図4は、本実施形態に係る試験方法について示すフローチャートである。
最初のステップS20では、探針8を備えたプローブカード7が試験装置1に新しくセットされたものであるかどうかを判断する。
そして、新しい(YES)と判断された場合には、ステップS21に移り、探針8の試験前の画像を撮像部4により取得し、その試験前の画像データDp1を記憶部10に格納する。
一方、新しくない(NO)と判断された場合には、ステップS31に移る。
そのステップS31では、前回(一枚前)のウエハと同種類のチップが形成された別のウエハを継続して試験する場合に、前回のウエハの試験後に取得した探針8の画像データDp2を、今回の試験前の画像データDp1としてプローバ制御部9が読み込む。
これに対し、前回のウエハにおけるのと異種のチップが形成されたウエハを試験する場合には、ステップS21と同様に、探針8の試験前の画像データDp1を取得する。これは、異種のチップを試験するときは、プローブカード7がセットする前にメンテナンスされている場合が多く、前回の画像データDp2が現在の探針8の状態を反映していない可能性があるからである。
これらステップS21、S31を終了した後は、ステップS22に移り、基板載置台5の上に置かれているシリコンウエハWに対する電気的な試験を開始する。その試験は、シリコンウエハWの半導体チップ毎に行われ、探針8からシリコンウエハWのパッドに試験信号DTを与えることにより行われる。
次いで、ステップS23に移り、シリコンウエハWのチップに対して一回の試験を終了する度に、探針8の試験後の画像を撮像部4により取得し、その画像データDp2を記憶部10に格納する。
続いて、ステップS24に移り、試験前と試験後のそれぞれの画像データDp1、Dp2をプローバ制御部9が参照し、試験前と試験後の探針8の画像の違いから、該探針8の針先に異常がないかどうかを判定する。
なお、探針8が新しいものではない場合は、ステップS31で読み込まれた前回の探針8の画像を基にしてこの判定が行われることになる。一方、探針8が新しい場合は、ステップS21で記憶部10に新たに格納された画像データDp1を基にしてこの判定が行われる。
この判定は、第1実施形態と同様に、探針8の針先の輪郭又は色彩、若しくは該針先に対する撮像部4のピント位置のいずれかが、ステップS22の試験を行う前と後とで所定量以上相違する場合に、探針8の針先が異常であると判断して行われる。
そして、異常なし(YES)と判定された場合には、ステップS25に移り、シリコンウエハWの全半導体チップに対して試験が終了したかどうかを判定する。
このステップS25において終了していない(NO)と判定された場合には既述のステップS22からもう一度やり直す。
また、ステップS25で全チップに対する試験が終了した(YES)と判定された場合には、ステップS26に移り、全チップ終了後の探針8の画像を撮像部4により取得する。そして、これにより得られた画像データに、ステップS23で記憶部に格納した画像データDp2を置き換える。
このようにして置き換えられた画像データDp2は、同じ種類のチップが形成されたウエハを継続して試験する場合、次のウエハに対する試験において、既述のステップS31でプローバ制御部9が読み込むことになる。
一方、既述のステップS24において探針8の針先に異常がある(NO)と判定された場合には、ステップS24からステップS27に移り、研磨部6の研磨部材6aにより探針8の針先を研磨してその形状を正常な形に戻す。
次いで、ステップS28に移り、研磨後の探針8の画像を撮像部4により取得し、その画像データDp3を記憶部10に格納する。
その後、ステップS29に移り、プローバ制御部9が研磨後の画像データDp3と研磨前の画像データDp1とを比較し、探針8の針先の異常が解消されたかどうかを判定する。
そして、解消された(YES)と判定された場合には、既述のステップS22からもう一度やり直す。
これに対し、解消されない(NO)と判定された場合には、ステップS27の研磨をやり直す。そして、この研磨を複数回行っても針先の異常が解消されない場合には、ステップS30において、プローバ制御部9が探針8を使用不可であると判定し、オペレータにアラームを上げる。
以上により、本実施形態に係る試験方法の主要ステップを終了する。
上記した本実施形態によれば、第1実施形態と同様に、ステップS24において試験の前後における探針8の画像の違いから針先の異常を判定するので、異常があると判定された場合にステップS27において探針8を研磨することにより、シリコンウエハWのパッドと探針8とのコンタクト不良を防止できる。
更に、ステップS24では、一回の試験を終了する度に針先の異常がないかどうかの判定を行うので、針先の監視をリアルタイムに実行することができ、針先に異常があった場合にはすぐさま研磨を行うことで、探針8とパッドとのコンタクト不良を未然に防ぐことができる。
しかも、研磨を複数回行っても探針8の針先の異常が解消されない場合には、ステップS30において探針8が使用不可であると判定することで、オペレータに探針8の交換を促すことができる。
以下に、本発明の特徴を付記する。
(付記1) 載置台と、
前記載置台に載せられた試験対象に試験信号を与える探針が設けられたプローブカードと、
前記探針の画像を得る撮像部と、
試験を行う前と後での前記探針の前記画像の違いから、該探針の針先が異常かどうかを判定する判定部と、
を有することを特徴とする試験装置。
前記載置台に載せられた試験対象に試験信号を与える探針が設けられたプローブカードと、
前記探針の画像を得る撮像部と、
試験を行う前と後での前記探針の前記画像の違いから、該探針の針先が異常かどうかを判定する判定部と、
を有することを特徴とする試験装置。
(付記2) 前記判定部は、前記探針の針先の輪郭又は色彩、若しくは該針先に対する前記撮像部のピント位置のいずれかが、前記試験を行う前と後とで所定量以上相違する場合に、前記探針の針先が異常であると判断することを特徴とする付記1に記載の試験装置。
(付記3) 前記判定部は、前記試験を複数回行って同一の不良が基準の回数以上連続して発生した場合に限り、前記探針の針先が異常かどうかの判定を行うことを特徴とする付記1又は付記2に記載の試験装置。
(付記4) 前記判定部は、試験を終了する度に前記探針の針先が異常かどうかの判定を行うことを特徴とする付記1又は付記2に記載の試験装置。
(付記5) 前記判定部により前記探針の針先が異常であると判定された場合に、該針先を研磨する研磨部を更に有することを特徴とする付記1〜4のいずれかに記載の試験装置。
(付記6) 前記判定部は、前記試験を行う前と、前記研磨部で研磨した後との前記探針の画像の違いから、前記探針の前記異常が解消されたかどうかを判定することを特徴とする付記5に記載の試験装置。
(付記7) 前記判定部は、前記研磨部で前記探針の針先を複数回研磨しても前記異常が解消されないと判定した場合に、前記探針が使用不可であると判定することを特徴とする付記6に記載の試験装置
(付記8) 前記探針が複数設けられ、
前記判定部は、前記複数の探針から選ばれた一つの代表の探針、又は全ての該探針の前記画像の違いから、前記探針の針先が異常かどうかの前記判定を行うことを特徴とする付記1に記載の試験装置。
(付記8) 前記探針が複数設けられ、
前記判定部は、前記複数の探針から選ばれた一つの代表の探針、又は全ての該探針の前記画像の違いから、前記探針の針先が異常かどうかの前記判定を行うことを特徴とする付記1に記載の試験装置。
(付記9) 前記試験対象は、半導体ウエハに形成された半導体チップであることを特徴とする付記1〜8のいずれかに記載の試験装置。
(付記10) (a)プローブカードに設けられた探針の試験前の画像を撮像部により得るステップと、
(b)前記ステップaの後、前記探針から試験対象に試験信号を与えて前記試験を行うステップと、
(c)前記ステップbの後、前記探針の試験後の画像を前記撮像部により得るステップと、
(d)試験前と試験後の前記探針の前記画像の違いから、該探針の針先が異常かどうかを判定するステップと、
を有することを特徴とする試験方法。
(b)前記ステップaの後、前記探針から試験対象に試験信号を与えて前記試験を行うステップと、
(c)前記ステップbの後、前記探針の試験後の画像を前記撮像部により得るステップと、
(d)試験前と試験後の前記探針の前記画像の違いから、該探針の針先が異常かどうかを判定するステップと、
を有することを特徴とする試験方法。
(付記11) 前記ステップdは、前記探針の針先の輪郭又は色彩、若しくは該針先に対する前記撮像部のピント位置のいずれかが、前記試験を行う前と後とで所定量以上相違する場合に、前記探針の針先が異常であると判断して行われることを特徴とする付記10に記載の試験方法。
(付記12) 前記ステップdは、前記試験を複数回行って同一の不良が基準の回数以上連続して発生した場合に限り行われることを特徴とする付記10又は付記11に記載の試験方法。
(付記13) 前記ステップdは、前記試験を終了する度に行われることを特徴とする付記10又は付記11に記載の試験方法。
(付記14) 前記探針が複数設けられており、
前記ステップdは、前記複数の探針から選ばれた一つの代表の探針、又は全ての該探針の前記画像の違いから、前記探針の針先が異常かどうかの前記判定を行うことを特徴とする付記10〜13のいずれかに記載の試験方法。
前記ステップdは、前記複数の探針から選ばれた一つの代表の探針、又は全ての該探針の前記画像の違いから、前記探針の針先が異常かどうかの前記判定を行うことを特徴とする付記10〜13のいずれかに記載の試験方法。
(付記15) (e)前記ステップdにおいて前記探針の針先が異常であると判定された場合に、該針先を研磨するステップを更に有することを特徴とする付記10〜14のいずれかに記載の試験方法。
(付記16) (f)前記試験を行う前と、前記研磨をした後との前記探針の画像の違いから、前記探針の前記異常が解消されたかどうかを判定するステップを更に有することを特徴とする付記10〜15のいずれかに記載の試験方法。
(付記17) (g) 前記ステップfにおいて前記探針の針先を複数回研磨しても前記異常が解消されないと判定した場合に、前記探針が使用不可であると判定するステップを更に有することを特徴とする付記16に記載の試験方法。
(付記18) 前記ステップbにおいて、前記試験対象として半導体ウエハに形成された半導体チップを用いることを特徴とする付記10〜17のいずれかに記載の試験方法。
1…試験装置、2…本体、3…XYステージ、4…撮像部、5…基板載置台、6…研磨部、6a…研磨部材、7…プローブカード、8…探針、9…プローバ制御部、10…記憶部、11…ICテスタ。
Claims (6)
- 載置台と、
前記載置台に載せられた試験対象に試験信号を与える探針が設けられたプローブカードと、
前記探針の画像を得る撮像部と、
試験を行う前と後での前記探針の前記画像の違いから、該探針の針先が異常かどうかを判定する判定部と、
を有することを特徴とする試験装置。 - 前記判定部は、前記探針の針先の輪郭又は色彩、若しくは該針先に対する前記撮像部のピント位置のいずれかが、前記試験を行う前と後とで所定量以上相違する場合に、前記探針の針先が異常であると判断することを特徴とする請求項1に記載の試験装置。
- 前記判定部は、前記試験を複数回行って同一の不良が基準の回数以上連続して発生した場合に限り、前記探針の針先が異常かどうかの判定を行うことを特徴とする請求項1又は請求項2に記載の試験装置。
- 前記判定部により前記探針の針先が異常であると判定された場合に、該針先を研磨する研磨部を更に有することを特徴とする請求項1〜3のいずれか1項に記載の試験装置。
- (a)プローブカードに設けられた探針の試験前の画像を撮像部により得るステップと、
(b)前記ステップaの後、前記探針から試験対象に試験信号を与えて前記試験を行うステップと、
(c)前記ステップbの後、前記探針の試験後の画像を前記撮像部により得るステップと、
(d)試験前と試験後の前記探針の前記画像の違いから、該探針の針先が異常かどうかを判定するステップと、
を有することを特徴とする試験方法。 - 前記ステップdは、前記探針の針先の輪郭又は色彩、若しくは該針先に対する前記撮像部のピント位置のいずれかが、前記試験を行う前と後とで所定量以上相違する場合に、前記探針の針先が異常であると判断して行われることを特徴とする請求項5に記載の試験方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008003118A JP2009162723A (ja) | 2008-01-10 | 2008-01-10 | 試験装置及び試験方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008003118A JP2009162723A (ja) | 2008-01-10 | 2008-01-10 | 試験装置及び試験方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009162723A true JP2009162723A (ja) | 2009-07-23 |
Family
ID=40965493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008003118A Pending JP2009162723A (ja) | 2008-01-10 | 2008-01-10 | 試験装置及び試験方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009162723A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107544010A (zh) * | 2016-06-28 | 2018-01-05 | 中芯国际集成电路制造(上海)有限公司 | 测试设备及测试方法 |
KR20200072399A (ko) | 2018-12-12 | 2020-06-22 | 도쿄엘렉트론가부시키가이샤 | 프로브 카드 관리 시스템 및 프로브 카드 관리 방법 |
CN113866458A (zh) * | 2020-06-30 | 2021-12-31 | 东京毅力科创株式会社 | 检查装置及检查方法 |
CN115015817A (zh) * | 2022-05-20 | 2022-09-06 | 丹东富田精工机械有限公司 | 一种在线检测探针状态异常和接触异常的装置和方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001326258A (ja) * | 2000-05-17 | 2001-11-22 | Tokyo Seimitsu Co Ltd | プローブカードの触針のクリーニング方法 |
JP2002026089A (ja) * | 2000-07-11 | 2002-01-25 | Tokyo Cathode Laboratory Co Ltd | レーザクリーナ付きプローバ及びプローブカードのクリーニング方法 |
JP2002176079A (ja) * | 2000-12-06 | 2002-06-21 | Seiko Epson Corp | プローブカード検査・クリーニング機構付きウエハプローバ及びプローブカード検査方法 |
JP2005175154A (ja) * | 2003-12-10 | 2005-06-30 | Matsushita Electric Ind Co Ltd | プローブカードの針先クリーニング方法,半導体装置のウエハ検査装置,データ記録媒体 |
JP2006049599A (ja) * | 2004-08-05 | 2006-02-16 | Seiko Epson Corp | ウェハプローバ及び半導体装置の製造方法、半導体試験装置 |
JP2006128452A (ja) * | 2004-10-29 | 2006-05-18 | Seiko Epson Corp | プローブカード及びプローバー装置、半導体装置の製造方法 |
-
2008
- 2008-01-10 JP JP2008003118A patent/JP2009162723A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001326258A (ja) * | 2000-05-17 | 2001-11-22 | Tokyo Seimitsu Co Ltd | プローブカードの触針のクリーニング方法 |
JP2002026089A (ja) * | 2000-07-11 | 2002-01-25 | Tokyo Cathode Laboratory Co Ltd | レーザクリーナ付きプローバ及びプローブカードのクリーニング方法 |
JP2002176079A (ja) * | 2000-12-06 | 2002-06-21 | Seiko Epson Corp | プローブカード検査・クリーニング機構付きウエハプローバ及びプローブカード検査方法 |
JP2005175154A (ja) * | 2003-12-10 | 2005-06-30 | Matsushita Electric Ind Co Ltd | プローブカードの針先クリーニング方法,半導体装置のウエハ検査装置,データ記録媒体 |
JP2006049599A (ja) * | 2004-08-05 | 2006-02-16 | Seiko Epson Corp | ウェハプローバ及び半導体装置の製造方法、半導体試験装置 |
JP2006128452A (ja) * | 2004-10-29 | 2006-05-18 | Seiko Epson Corp | プローブカード及びプローバー装置、半導体装置の製造方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107544010A (zh) * | 2016-06-28 | 2018-01-05 | 中芯国际集成电路制造(上海)有限公司 | 测试设备及测试方法 |
KR20200072399A (ko) | 2018-12-12 | 2020-06-22 | 도쿄엘렉트론가부시키가이샤 | 프로브 카드 관리 시스템 및 프로브 카드 관리 방법 |
KR102229996B1 (ko) | 2018-12-12 | 2021-03-18 | 도쿄엘렉트론가부시키가이샤 | 프로브 카드 관리 시스템 및 프로브 카드 관리 방법 |
US11340259B2 (en) | 2018-12-12 | 2022-05-24 | Tokyo Electron Limited | Probe card management system and probe card management method |
CN113866458A (zh) * | 2020-06-30 | 2021-12-31 | 东京毅力科创株式会社 | 检查装置及检查方法 |
CN115015817A (zh) * | 2022-05-20 | 2022-09-06 | 丹东富田精工机械有限公司 | 一种在线检测探针状态异常和接触异常的装置和方法 |
CN115015817B (zh) * | 2022-05-20 | 2023-08-11 | 丹东富田精工机械有限公司 | 一种在线检测探针状态异常和接触异常的装置和方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8237462B2 (en) | Method for wafer-level testing of integrated circuits | |
KR100841263B1 (ko) | 와이어 본딩 장치, 본딩 제어 프로그램 및 본딩 방법 | |
US7218093B2 (en) | Reduced chip testing scheme at wafer level | |
US7479793B2 (en) | Apparatus for testing semiconductor test system and method thereof | |
WO2016017292A1 (ja) | デバイスの検査方法、プローブカード、インターポーザ及び検査装置 | |
JP2009162723A (ja) | 試験装置及び試験方法 | |
US6646461B2 (en) | Method and apparatus for testing semiconductor devices using improved testing sequence | |
JP2007189229A (ja) | プローブカード異常確認方法 | |
KR20200006580A (ko) | 디바이스의 검사 방법 | |
JP2007103860A (ja) | プローブ接触痕検出方法、及び、プローバ | |
US6906341B2 (en) | Probe needle test apparatus and method | |
CN109827970B (zh) | 半导体芯片测试***和方法 | |
JP2009204491A (ja) | プローブピン摩耗の監視方法 | |
JP4433265B2 (ja) | Lsi検査方法及び欠陥検査データ分析装置 | |
JPH0574909A (ja) | ウエハテスト方法 | |
JP2006049599A (ja) | ウェハプローバ及び半導体装置の製造方法、半導体試験装置 | |
JP2015158463A (ja) | 半導体チップの測定方法および半導体チップ | |
KR20200065660A (ko) | 프로브 카드의 탐침 세정 방법 | |
CN116046798B (zh) | 自动清针方法、自动清针***及晶圆接受测试方法 | |
US6750667B2 (en) | Adapting apparatus with detecting and repairing functions and method thereof | |
CN113740705B (zh) | 一种确定芯片测试工况的方法、装置及相关设备 | |
US20050200374A1 (en) | Semiconductor test system having a tester and a prober and test method thereof | |
JP2007071765A (ja) | プローブ位置測定のためのプローブ制御装置、及び、プローブ制御方法 | |
JP2004095802A (ja) | 半導体試験装置 | |
JP2010165819A (ja) | 半導体集積回路の試験装置、試験方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101122 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120123 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120703 |