JP2009123907A - 回路素子形成方法 - Google Patents

回路素子形成方法 Download PDF

Info

Publication number
JP2009123907A
JP2009123907A JP2007296126A JP2007296126A JP2009123907A JP 2009123907 A JP2009123907 A JP 2009123907A JP 2007296126 A JP2007296126 A JP 2007296126A JP 2007296126 A JP2007296126 A JP 2007296126A JP 2009123907 A JP2009123907 A JP 2009123907A
Authority
JP
Japan
Prior art keywords
support plate
substrate
tape
circuit
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007296126A
Other languages
English (en)
Inventor
Akira Yabuki
朗 矢吹
Shozo Yano
正三 矢野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Furukawa Electric Co Ltd
Original Assignee
Furukawa Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Furukawa Electric Co Ltd filed Critical Furukawa Electric Co Ltd
Priority to JP2007296126A priority Critical patent/JP2009123907A/ja
Publication of JP2009123907A publication Critical patent/JP2009123907A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Mechanical Treatment Of Semiconductor (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

【課題】ウェーハカセットへの収納・次工程への搬送をスムーズに行うことができる回路素子形成方法を提供することである。
【解決手段】表面に剛性を有するサポートプレート3が貼り付けられた回路を形成した基板1を、この状態で基板1の裏面を研削して薄板化し、次いで基板1の裏面に貫通電極を含む回路を形成し、この回路を形成した裏面にダイシングテープを貼り合わせ、この後、基板1の表面からサポートプレート3を剥離し、個々の素子に切断する工程を有し、前記研削時、サポートプレート3の基板1を貼り合わせた面の反対側の面にBGテープ2を貼り合わせた後、さらにチャックテーブル上にサポートプレートの表面に貼り合せた該BGテープが接するように載せる回路素子形成方法。
【選択図】図9

Description

本発明は、回路素子形成方法に関し、特に多層回路素子(パッケージ)の各層を構成する回路素子(チップ)の裏面にも回路を形成する方法に関する。
図1は現在のパッケージの断面図である。このパッケージはベース101上に3段のチップ102を上段のチップ102ほどその面積が小さくなるものを選定して積み重ね、食み出た部分を利用してチップ102の回路とベース101の回路とをワイヤボンディング103で接続している。
また、図1に示した構造では上段のチップ102の面積が小さくなって実装効率が落ちるので、図2の拡大断面図に示すように、チップ間にチップ102よりも小面積のスペーサ104を介在させて隙間を形成し、この隙間を利用してワイヤボンディング103で接続している。
上述したパッケージではワイヤボンディングにおける伝送速度が遅く、高速且つ大容量の伝送が必要なデバイスでは大きな問題となっている。そこで、図3に示す構造のパッケージが提案されている。このパッケージはチップ102に貫通電極105を形成してワイヤボンディングを廃止している。
一方、チップの製造法としては例えば特許文献1に開示される方法が知られている。
特許文献1に開示される方法は、先ず半導体ウェーハの回路(素子)形成面(A面)に保護テープを貼り付け、これを反転して半導体ウェーハの裏面(B面)をグラインダーで研削して薄板化し、この薄板化した半導体ウェーハの裏面をダイシングフレームに保持されているダイシングテープ上に固定し、この状態で半導体ウェーハの回路(素子)形成面(A面)を覆っている保護テープを剥離し、この後ダイシング装置によって各チップ毎に切り離すようにしている。
図3に示したワイヤボンディングを省略したパッケージとするにはチップの裏面にも回路(貫通電極用の穴)を形成する必要がある。特許文献1に開示される方法においては基板表面に保護テープを貼っているだけであるので基板を薄くするとその後の取り扱いが困難となる。そのため基板を十分に薄くすることができず、せいぜい125μm〜150μmの厚みである。
特開2002−270676号公報段落(0035)
本発明の目的は、上記の問題点を解決し、ウェーハカセットへの収納・次工程への搬送をスムーズに行うことができる回路素子形成方法を提供することである。
すなわち、本発明は、
(1)表面に剛性を有するサポートプレートが貼り付けられた回路を形成した基板を、この状態で基板の裏面を研削して薄板化し、次いで基板の裏面に貫通電極を含む回路を形成し、この回路を形成した裏面にダイシングテープを貼り合わせ、この後、基板の表面からサポートプレートを剥離し、個々の素子に切断する工程を有し、前記研削前に、サポートプレートの基板を貼り合わせた面の反対側の面にBGテープを貼りあわせた後、さらにチャックテーブル上にサポートプレートの表面に貼り合せた該BGテープが接するように載せることを特徴とする回路素子形成方法、および、
(2)基板の裏面を研削した後、BGテープは、ウェーハ裏面(貫通電極の形成された面)を中空ステージに固定した状態で剥がすことを特徴とする(1)項記載の回路素子形成方法
を提供するものである。
ここで、「BGテープ」とは、ウェーハ表面にパターンが完成した後、そのウェーハの裏面全体を研削し、厚さを薄くするバックグラインド工程において、ウェーハ表面を保護するテープのことをいう。
本発明によれば、半導体ウェーハ等の基板を薄板化する際に、テープではなく剛性を有するサポートプレートにて支持するようにしたので、ハンドリングや搬送の自動化が可能になる。
また接着剤として耐熱性に優れた材料を使用できるので、裏面への回路形成が可能になる。特に、裏面に貫通電極を形成することで従来よりも大幅に厚みを小さくしたパッケージを製造することができ、携帯電話やコンピュータに組み込むパッケージの薄型化、小型化、軽量化が図れ、或いはICカードや非接触ICカード自体の薄型化、小型化、軽量化も図れる。
さらに、サポートプレート上にもしくは、研削装置のチャックテーブル上に異物等が存在した場合であっても、サポートプレート上にもしくは、研削装置のチャックテーブル上に異物等が存在した場合も、異物分の凹凸を吸収することができ、均一な裏面研削を行うことができる。
ICカードや携帯電話の薄型化、小型化、軽量化が要求されており、この要求を満たすためには組み込まれるパッケージの薄厚化が必要とされ、チップの厚さも25μm〜50μmにしなければならない。しかしながら保護テープを用いていると現状の厚さ以下に研削するのは困難である。図4は保護テープ(BGテープ)2を半導体ウェーハ1に張り合わせた状態を示す断面図である。また保護テープ2を用いた場合には剥離の際に半導体ウェーハ1に割れや欠けが生じやすい。また保護テープ2だけでは薄膜化した半導体ウェーハ1を支えることができないため、搬送は人手によって行わなければならず自動化することができない。
そこで、回路素子の形成方法は、図5〜7の断面による説明図に示されるように、表面に剛性を有するサポートプレート3が貼り付けられた回路を形成した基板1を(図5)、この状態で基板1の裏面を研削して薄板化し(図6)、次いで基板1の裏面に回路を形成し、この回路を形成した裏面にダイシングテープ8を貼り合わせ(図7)、この後、基板1の表面からサポートプレート3を剥離し、個々の素子に切断するようにする。前記サポートプレート3を貼り付けるにあたっては、従来は接着フィルムを用いていた。これに対し本発明では、基板1の回路形成面に接着剤液を塗布した後、当該接着剤液をオーブン又はホットプレートで乾燥させた接着剤4を用いる。また、必要な厚さを得るために、接着剤液の塗布と予備乾燥を複数回繰り返すようにしてもよい。また、半導体ウェーハなどの基板の回路形成面に接着剤液をスピンコータで塗布すると周縁部に一段高くなったビード部ができる場合がある。この場合には、当該接着剤液を予備乾燥する前に、ビード部を溶剤によって除去することが好ましい。
また、基板の裏面を研削する際には、バックグラインド(BC)装置のチャックテーブル6上にサポートプレート3の表面を接するように載せ、BC装置の砥石7を矢印で示すように回転させながら移動させて研削する。
また、ダイシングテープ8の端部は金属フレーム9に張り合わされる。
前記サポートプレート3としては、剛性を有し、図示されるように、厚み方向に多数の貫通穴5が形成したガラス製のプレートが考えられる。貫通穴5を形成したサポートプレート3を用いると、貫通穴5を介して溶剤をサポートプレート3と基板1との間の接着剤4に接触させてサポートプレート3を基板1から剥離することができる。従来ではサポートプレート(ガラス板)側から紫外線を照射し接着テープの粘着力を低下せしめてサポートプレートと基板とを剥離していたため、耐熱性に優れた接着テープを使用することができず、そのため裏面に回路形成工程を施すことができなかったが、多数の貫通穴が形成されたサポートプレートを用いることで、耐熱性に優れた接着剤を使用することができるので、裏面への回路形成が可能になる。
サポートプレート板は一般的に剛性が高く、25〜50μmの肉厚に加工したウェーハの反りを防止し、ウェーハカセットへの収納・次工程への搬送をスムーズに行うことができる。
しかし、図8の断面による説明図に示すように、サポートプレート3上に、もしくは、研削装置のチャックテーブル6上に異物10等があった場合、異物分の凹凸を追従することができず、ウェーハ1を均一に裏面研削することができないことがある。
そのため本発明では、裏面研削前に、サポートプレートの基板を貼り合わせた面の反対側の面にBGテープを貼り合わせる。
以下に、本発明の好ましい実施態様について詳細に説明する。なお、以下で、図面に基づく説明において、符号がそれ以前の図面の説明においてなされたものと同じ意味を表す場合には、その符号の説明について省略する場合がある。
本発明においては、表面に剛性を有するサポートプレート3が貼り付けられた回路を形成した基板(ウェーハ)1を、この状態で基板の裏面を研削して薄板化し、次いで基板の裏面に貫通電極を含む回路を形成し、この回路を形成した裏面にダイシングテープを貼り合わせ、この後、基板の表面からサポートプレートを剥離し、個々の素子に切断する工程において、研削前に、図9の断面図に示されるように、サポートプレート3の基板1を貼り合わせた側の反対側の面にBGテープ2を貼り合わせる。
基板1としては、通常用いられる任意の基板を用いることができる。例えば、基板としては、シリコン、サファイア、ガラス、GaN、GaAsなどの基板を用いることができる。
さらに、図10の断面による説明図に示すように、研削装置のチャックテーブル6上にサポートプレート3の表面に貼り合せた該BGテープ2が接するように載せられて、基板1の裏面の研削が行われる。
BGテープ2は糊(粘着剤)及び基材(プラスチックフィルム)より構成され、サポートプレート3上に、もしくは、研削装置のチャックテーブル6上に異物10等が存在した場合も、図10の断面図に示すように、異物分の凹凸を吸収することができ、均一な裏面研削を行うことができる。また、剛性のあるサポートプレート3と組み合わせることにより、25〜50μmの肉厚にしてもウェーハ1の反りは発生せず、ウェーハカセットへの収納・次工程への搬送をスムーズに行うことができる。
裏面を研削した後、図11の断面図に示すように、BGテープ2は、ウェーハ1の裏面を脱テープ装置のチャックテーブル11に固定した状態であれば、矢印12の方向に剥がすことができる。一方、ウェーハ1の裏面に貫通電極14が存在する場合、チャックテーブル11への固定は物理的に不可能である。そこで、図12の断面図に示すとおり、ウェーハ中央部が中空である中空ステージ13を用い、矢印15方向に吸気して中空部を負圧にしてウェーハ1を固定し、BGテープ2を剥離することで、貫通電極14への損傷を防げることができる。
次に、BGテープ2について、詳細に説明する。
BGテープ2の基材フィルムは、半導体を加工するときの衝撃からの保護や水洗浄等に対する耐水性等が重要である。したがって、基材フィルムとしては、ポリエチレン、ポリプロピレンおよびポリブテンのようなポリオレフィン、エチレン−酢酸ビニル共重合体、エチレン−(メタ)アクリル酸共重合体およびエチレン−(メタ)アクリル酸エステル共重合体のようなエチレン共重合体、軟質ポリ塩化ビニル、半硬質ポリ塩化ビニル、ポリエステル、ポリウレタン、ポリアミド、ポリイミド、天然ゴムならびに合成ゴムなどの高分子材料が好ましい。そして、これらの単層フィルム又は複層フィルムが用いられる。基材フィルムは、可視光透過性であるものが好ましく、特に後述の粘着剤層として紫外線硬化型の材料を使用する場合には紫外線透過性であるものが好ましい。
基材フィルムの厚さは、特に制限するものではないが、好ましくは10〜500μmであり、より好ましくは40〜500μm、特に好ましくは80〜250μmである。
基材の片面には、アクリル系粘着剤又はその溶液を塗布又は塗布後乾燥して得られる粘着剤層を有する。
粘着剤ベースポリマーとしては、従来公知のものが広く用いられ得るが、アクリル系粘着剤が好ましく、具体的には、アクリル酸エステルを主たる構成単量体単位とする単独重合体および共重合体から選ばれたアクリル系重合体その他の官能性単量体との共重合体およびこれら重合体の混合物が用いられる。たとえば、アクリル酸エステルとしては、アクリル酸エチル、アクリル酸ブチル、アクリル酸2−エチルヘキシル、アクリル酸グリシジル、アクリル酸2−ヒドロキシエチルなど、また上記のアクリル酸エステルをたとえばメタクリル酸エステルに代えたものなども好ましく使用できる。
さらに接着性や凝集力を制御する目的でアクリル酸あるいはメタクリル酸、アクリロニトリル、酢酸ビニルなどのモノマーを共重合させてもよい。これらのモノマーを重合して得られるアクリル系重合体の重量平均分子量は、5×10〜2×10であり、好ましくは、4.0×10〜8.0×10である。
上記のような粘着剤は、架橋剤を使用することにより接着力と凝集力とを任意の値に設定することができる。このような架橋剤としては、多価イソシアナート化合物、多価エポキシ化合物、多価アジリジン化合物、キレート化合物等がある。多価イソシアナート化合物としては、具体的にはトルイレンジイソシアナート、ジフェニルメタンジイソシアナート、ヘキサメチレンジイソシアナート、イソホロンジイソシアナートおよびこれらのアダクトタイプのもの等が用いられる。
多価エポキシ化合物としては、具体的にはエチレングリコールジグリシジルエーテル、テレフタル酸ジグリシジルエステルアクリレート等が用いられる。多価アジリジン化合物としては、具体的にはトリス−2,4,6−(1−アジリジニル)−1,3,5−トリアジン、トリス〔1−(2−メチル)−アジリジニル〕ホスフィンオキシド、ヘキサ〔1−(2−メチル)−アジリジニル〕トリホスファトリアジン等が用いられる。またキレート化合物としては、具体的にはエチルアセトアセテートアルミニウムジイソプロピレート、アルミニウムトリス(エチルアセトアセテート)等が用いられる。
また、上記のような粘着剤層中に光重合性化合物を含ませることによって、該粘着剤層に紫外線を照射することにより、粘着力をさらに低下させても良い。このような光重合性化合物としては、たとえば特開昭60−196956号公報および特開昭60−223139号公報に開示されているような光照射によって三次元網状化しうる分子内に光重合性炭素−炭素二重結合を少なくとも2個以上有する低分子量化合物が広く用いられる。具体的には、トリメチロールプロパントリアクリレート、ペンタエリスリトールトリアクリレート、ペンタエリスリトールテトラアクリレート、ジペンタエリスリトールモノヒドロキシペンタアクリレート、ジペンタエリスリトールヘキサアクリレートあるいは1,4−ブチレングリコールジアクリレート、1,6−ヘキサンジオールジアクリレート、ポリエチレングリコールジアクリレート、市販のオリゴエステルアクリレートなどが用いられる。
さらに上記の粘着剤中に、光照射用の場合には、光開始剤を混入することにより、光照射による重合硬化時間ならびに光照射量を少なくすることができる。このような光開始剤としては、具体的には、ベンゾイン、ベンゾインメチルエーテル、ベンゾインエチルエーテル、ベンゾインイソプロピルエーテル、ベンジルジフェニルサルファイド、テトラメチルチウラムモノサルファイド、アゾビスイソブチロニトリル、ジベンジル、ジアセチル、β−クロールアンスラキノンなどが挙げられる。光開始剤は、通常光重合性化合物100質量部に対し0.1〜10質量部の量が用いられる。このようにして形成される光架橋型粘着剤層に対し、光、好ましくは紫外線を照射することにより、初期の接着力が大きく低下し、容易に被着体から該粘着テープを剥離することができる。
本発明で用いられる中空ステージ13としては、好ましくは、図12に示すように、ウェーハ裏面を筒状の治具にて外周部のみで保持するものであって、中空内を負圧として、ウェーハを保持することができるものである。
前記の接着剤4としては、研磨時に水を使用するので非水溶性の高分子化合物が好ましく、またDAF(ダイアタッチフィルム)の貼り付けなどの高温処理工程があるため軟化点が高いことが望ましい。以上の点を考慮すると、ノボラック樹脂,エポキシ樹脂、アミド樹脂、シリコーン樹脂、アクリル樹脂、ウレタン樹脂、ポリスチレン、ポリビニルエーテル、ポリ酢酸ビニルおよびその変性物またはそれらの混合物を溶剤に溶解したものが挙げられる。中でもアクリル系樹脂材料は200℃以上の耐熱性があり、発生するガスも少なく、クラックが発生し難いので好ましい。またノボラック樹脂もスカムがなく、耐熱性、発生ガス量及びクラックの発生についてはアクリル系樹脂材料に劣るが、軟化点が高く、接着後の剥離についても溶剤剥離が容易な点で好ましい。これに加えて成膜時のクラック防止に可塑剤を混合してもよい。
また、溶剤としては上記物質を溶解でき、また均一にウェーハに成膜できるものが望ましく、例えばアセトン、メチルエチルケトン、シクロヘキサン、メチルイソアミルケトン、2−ヘプタノンなどのケトン類;エチレングリコール、プロピレングリコール、ジエチレングリコール、エチレングリコールモノアセテート、プロピレングリコールモノアセテート、ジエチレングリコールモノアセテートあるいはこれらのモノメチルエーテル、モノエチルエーテル、モノプロピルエーテル、モノブチルエーテルまたはモノフェニルエーテル等の多価アルコール類およびその誘導体;ジオキサンのような環式エーテル類;および乳酸エチル、酢酸メチル、酢酸エチル、酢酸ブチル、ピルビン酸メチル、ピルビン酸エチル、メトキシプロピオン酸メチル、エトキシプロピオン酸エチル等のエステル類、ベンゼン、トルエン、キシレン等の芳香族炭化水素類を挙げることができる。これらは単独で用いてもよいし、2種以上を混合して用いてもよい。特にエチレングリコール、プロピレングリコール、ジエチレングリコール、エチレングリコールモノアセテート、プロピレングリコールモノアセテート、ジエチレングリコールモノアセテートあるいはこれらのモノメチルエーテル、モノエチルエーテル、モノプロピルエーテル、モノブチルエーテルまたはモノフェニルエーテル等の多価アルコール類およびその誘導体が好ましい。また膜厚の均一性を向上させるためにこれらに活性剤を添加してもよい。
接着剤を取り除くための溶剤(剥離液)としては、上記の接着剤の溶剤として挙げた溶剤に加え、メタノール、エタノール、プロパノール、イソプロパノール、ブタノールなどの一価アルコール類、γ−ブチロラクトンなどの環状ラクトン類、ジエチルエーテルやアニソールなどのエーテル類、ジメチルホルムアルデヒド、ジメチルアセトアルデヒドなどを使用してもよい。特に好ましいものは比較的溶解速度が速いメタノールが挙げられる。
以下に本発明の実施の形態を添付図面に基づいて、さらに詳細に説明する。図13は本発明に係る回路素子の形成方法の概略を斜視図により説明した説明図、図14は回路素子の形成方法のうち裏面への回路形成の一例を断面図により詳細に説明した説明図である。
本発明にあっては先ず、半導体ウェーハの回路(素子)形成面であるA面21に接着剤液22を塗布する(図13(a))。塗布には例えばスピンナーを用いる。接着剤液としてはアクリル系樹脂またはノボラックタイプのフェノール樹脂系材料とする。
次いで、上記の接着剤液22をオーブン又はホットプレートを用いて乾燥させて接着剤層23とする。接着剤層23の厚みは半導体ウェーハのA面21に形成した回路の凹凸に応じて決定する。尚、一回の塗布では必要な厚みを出せない場合には、塗布と乾燥を複数回繰り返して行う。この場合、最上層以外の接着剤層の乾燥は接着剤に流動性を残さないように乾燥の度合いを強める。
また、スピンナーを用いて接着剤液を塗布した場合には、乾燥後にあっても半導体ウェーハのエッジ部には盛上りが生じている。この盛上りについては後工程のプレスで潰してもよいが、処理液で盛上りの部分を除去してもよい。
以上によって所定厚みの接着剤層23が形成された半導体ウェーハにサポートプレート24を貼り付ける(図13(b))。サポートプレート24は図15に示すように半導体ウェーハ25よりも若干大径か同径のガラス板で、例えば、直径0.5mmの貫通穴201が0.7mmピッチで形成されている。
上記サポートプレート24を半導体ウェーハ25の接着剤層23の上に重ね、貼り付け機(図示しない)を用いて貼り付ける。
次いで、BGテープをラミネーターにて貼合し、図9に示すようなBGテープ+サポートプレート+接着剤+ウェーハの構成にする。
この後、貼り付け機から一体化した半導体ウェーハ25とサポートプレート24を取り外し、半導体ウェーハの裏面(B面)26をグラインダー27で研削し、半導体ウェーハを薄板化する(図13(c))。尚、研削によってグラインダー27と半導体ウェーハとの間に生じる摩擦熱を抑えるために水を半導体ウェーハの裏面26に供給しつつ行う。ここで、前記接着剤は水に不溶(アルコールに可溶)なものを選定しているため、研削の際に半導体ウェーハからサポートプレート24が剥がれることがない。
この薄板化した半導体ウェーハの裏面(B面)に回路を形成する(図13(d))。回路形成の詳細は図14に基づいて以下に詳細に説明する。図14中、31はレジスト、32はウェーハ(Si)、33は酸化膜、34はA面側回路、35はサポートプレート、36はBGテープ、37はダイシングテープをそれぞれ示す。
先ず、半導体ウェーハ32の裏面にレジスト31を塗布し(図14(a))、露光・現像を施してパターンを形成する(図14(b))。次いで半導体ウェーハ(Si)32を酸化膜33が露出するまでエッチングし(図14(c))、更にボトム酸化膜もエッチングにて除いてA面側に形成されている回路34を露出させ(図14(d))、前記レジスト31をアッシングにて除去し薬品洗浄することでコンタクトホールとする(図14(e))。
次いで、コンタクトホール表面にデポジション法にて酸化膜を形成した後(図14(f))、A面側の回路34にかかる部分の酸化膜をエッチングにて除去し(図14(g))、薬品洗浄した後にバリアシード(TiN/Cu)を形成する(図14(h))。次いで、Cuメッキを施し(図14(i))、ドライフィルム(レジストフィルム)を貼り付け(図14(j))、露光・現像にてパターンを形成し(図14(k))、エッチングし(図14(l))、レジストフィルムを除去して裏面側の回路が形成される(図14(m))。
以上の如くして裏面(B面)に回路を形成したならば、積層した際の上下の回路の導通を図るべく、はんだボールを搭載する(図14(n))。次いで、図12に示したように、中空ステージを用い、BGテープ36を剥離し、更に裏面をダイシングテープ37上に固定する(図14(o))。
この状態が図13(e)に示す状態に相当する。ダイシングテープ28は粘着性を有するとともにフレーム29に保持されている。
図13に戻って、サポ−トプレート24の上から溶剤としてのアルコールを注いで接着剤層23を溶解させる。例えば、サポートプレート24の上面にOリングを介して溶剤供給プレートを重ね、次いでサポートプレート24、Oリング及び溶剤供給プレートで囲まれる空間に溶剤供給管から溶剤を供給し、サポートプレート24に形成した貫通穴201を介して接着剤層23を溶解し除去する。
このように、Oリングによって溶剤が供給される空間を制限することで、ダイシングテープに溶剤がかかることを極力防げる。またテープにアルコールが触れた場合、アルコールによって溶解したテープののりがウェーハ表面を汚染する懸念があるが、この機構ではそれを防止することができる。
サポートプレート24の上から溶剤(好ましくはアルコール、特に好ましくは低分子アルコール)を注ぎ、接着剤層23を溶解し除去する。この場合、フレームを図示しないスピンナーにて回転せしめることで、アルコールを短時間のうちに接着剤層23の全面に行き渡らせることができる。
このように接着剤層23を溶解してサポートプレート24を取り外し(図13(f))、ダイシング装置30によって半導体ウェーハをチップサイズに切断する。切断後は、ダイシングテープ28に紫外線を照射し、ダイシングテープ28の粘着力を低下せしめて、切断したチップを取り出す。
上記によって得られたチップを積層することで、ワイヤボンディングのないパッケージが得られる。
従来のパッケージの一例の断面図である。 従来のパッケージの別例の部分拡大断面図である。 ワイヤボンディングを省略したパッケージの断面図である。 保護テープ(BGテープ)を半導体ウェーハに張り合わせた状態を示す断面図。 回路素子形成の説明図である。 回路素子形成の説明図である。 回路素子形成の説明図である。 異物等があった場合のウェーハの裏面研削状態を示す説明図である。 本発明の裏面研削時のウェーハの断面図である。 本発明における異物等があった場合のウェーハの裏面研削状態を示す説明図である。 貫通電極が無い場合のBGテープ剥離の状態を示す断面図である。 貫通電極がある場合のBGテープ剥離の状態を示す断面図である。 本発明の回路素子の形成方法による工程の1例の説明図である。 本発明における裏面への回路形成工程の一例の詳細な説明図である。 本発明に用いられる好ましいサポートプレートおよび半導体ウェーハの概略断面図である。
符号の説明
1 基板(ウェーハ)
2 BGテープ(保護テープ)
3 サポートプレート
4 接着剤
5 貫通穴
6 バックグラウンド装置のチャックテーブル
7 砥石
8 ダイシングテープ
9 金属フレーム
10 異物
11 脱テープ装置のチャックテーブル
12 BGテープ剥がし方向
13 中空ステージ
14 貫通電極
15 吸気方向
21 半導体ウェーハのA面
22 接着剤液
23 接着剤層
24 サポートプレート
25 半導体ウェーハ
26 半導体ウェーハのB面
27 グラインダー
28 ダイシングテープ
29 フレーム
30 ダイシング装置
31 レジスト
32 ウェーハ(Si)
33 酸化膜
34 A面側回路
35 サポートプレート
36 BGテープ
37 ダイシングテープ
101 ベース
102 チップ
103 ワイヤボンディング
104 スペーサ
105 貫通電極
201 貫通穴

Claims (2)

  1. 表面に剛性を有するサポートプレートが貼り付けられた回路を形成した基板を、この状態で基板の裏面を研削して薄板化し、次いで基板の裏面に貫通電極を含む回路を形成し、この回路を形成した裏面にダイシングテープを貼り合わせ、この後、基板の表面からサポートプレートを剥離し、個々の素子に切断する工程を有し、前記研削前に、サポートプレートの基板を貼り合わせた面の反対側の面にBGテープを貼り合わせた後、さらにチャックテーブル上にサポートプレートの表面に貼り合せた該BGテープが接するように載せることを特徴とする回路素子形成方法。
  2. 基板の裏面を研削した後、BGテープは、ウェーハ裏面(貫通電極の形成された面)を中空ステージに固定した状態で剥がすことを特徴とする請求項1記載の回路素子形成方法。
JP2007296126A 2007-11-14 2007-11-14 回路素子形成方法 Pending JP2009123907A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007296126A JP2009123907A (ja) 2007-11-14 2007-11-14 回路素子形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007296126A JP2009123907A (ja) 2007-11-14 2007-11-14 回路素子形成方法

Publications (1)

Publication Number Publication Date
JP2009123907A true JP2009123907A (ja) 2009-06-04

Family

ID=40815748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007296126A Pending JP2009123907A (ja) 2007-11-14 2007-11-14 回路素子形成方法

Country Status (1)

Country Link
JP (1) JP2009123907A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243907A (ja) * 2010-05-21 2011-12-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011243906A (ja) * 2010-05-21 2011-12-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011243901A (ja) * 2010-05-21 2011-12-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011249589A (ja) * 2010-05-27 2011-12-08 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2013038274A (ja) * 2011-08-09 2013-02-21 Semiconductor Components Industries Llc 半導体装置の製造方法
KR20160007360A (ko) * 2014-07-11 2016-01-20 가부시기가이샤 디스코 연삭 장치, 보호 테이프 접착 방법 및 보호 테이프
JP2019096768A (ja) * 2017-11-24 2019-06-20 株式会社ディスコ 板状物の加工方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303878A (ja) * 2002-04-11 2003-10-24 Lasertec Corp 基板保持装置
JP2007073929A (ja) * 2006-06-21 2007-03-22 Tokyo Ohka Kogyo Co Ltd 基板の薄板化方法及び回路素子の製造方法
JP2007281051A (ja) * 2006-04-04 2007-10-25 Miraial Kk 半導体ウエハのチップ加工方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003303878A (ja) * 2002-04-11 2003-10-24 Lasertec Corp 基板保持装置
JP2007281051A (ja) * 2006-04-04 2007-10-25 Miraial Kk 半導体ウエハのチップ加工方法
JP2007073929A (ja) * 2006-06-21 2007-03-22 Tokyo Ohka Kogyo Co Ltd 基板の薄板化方法及び回路素子の製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243907A (ja) * 2010-05-21 2011-12-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011243906A (ja) * 2010-05-21 2011-12-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011243901A (ja) * 2010-05-21 2011-12-01 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2011249589A (ja) * 2010-05-27 2011-12-08 Disco Abrasive Syst Ltd ウエーハの加工方法
JP2013038274A (ja) * 2011-08-09 2013-02-21 Semiconductor Components Industries Llc 半導体装置の製造方法
KR20160007360A (ko) * 2014-07-11 2016-01-20 가부시기가이샤 디스코 연삭 장치, 보호 테이프 접착 방법 및 보호 테이프
KR102251263B1 (ko) 2014-07-11 2021-05-11 가부시기가이샤 디스코 연삭 장치, 보호 테이프 접착 방법 및 보호 테이프
JP2019096768A (ja) * 2017-11-24 2019-06-20 株式会社ディスコ 板状物の加工方法

Similar Documents

Publication Publication Date Title
JP5901422B2 (ja) 半導体ウェハのダイシング方法およびこれに用いる半導体加工用ダイシングテープ
JP4447280B2 (ja) 表面保護用シートおよび半導体ウエハの研削方法
JP5705447B2 (ja) 表面保護用粘着テープ
TWI361211B (ja)
JP2005191550A (ja) 基板の貼り付け方法
TWI664078B (zh) Mask integrated surface protection film
JP2009123907A (ja) 回路素子形成方法
JP2009177033A (ja) 回路素子形成方法
JP2006196705A (ja) 回路素子の形成方法および多層回路素子
JPWO2018181240A1 (ja) 半導体ウェハ表面保護用粘着テープ及び半導体ウェハの加工方法
JP2016171263A (ja) 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
KR102042538B1 (ko) 마스크 일체형 표면 보호 테이프
WO2019187478A1 (ja) 半導体チップの製造方法、表面保護テープ
JP2002053819A (ja) 半導体ウエハ表面保護用粘着フィルム及びそれを用いる半導体ウエハ表面の保護方法
WO2018181475A1 (ja) 剥離ライナー付マスク一体型表面保護テープ
JP5583080B2 (ja) ウエハ加工用テープおよびそれを用いた半導体加工方法
WO2012157615A1 (ja) 粘着シートおよび電子部品の製造方法
WO2021215247A1 (ja) バックグラインド用粘着性フィルムおよび電子装置の製造方法
WO2022019158A1 (ja) バックグラインド用粘着性フィルムおよび電子装置の製造方法
WO2022019166A1 (ja) 電子装置の製造方法
WO2021251422A1 (ja) 電子装置の製造方法
WO2021251420A1 (ja) 電子装置の製造方法
WO2022019160A1 (ja) 電子装置の製造方法
JP2003301151A (ja) 両面粘着シートおよびその使用方法
WO2022250136A1 (ja) 電子装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130319

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130520

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131001

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20140311