JP2006196705A - 回路素子の形成方法および多層回路素子 - Google Patents

回路素子の形成方法および多層回路素子 Download PDF

Info

Publication number
JP2006196705A
JP2006196705A JP2005006816A JP2005006816A JP2006196705A JP 2006196705 A JP2006196705 A JP 2006196705A JP 2005006816 A JP2005006816 A JP 2005006816A JP 2005006816 A JP2005006816 A JP 2005006816A JP 2006196705 A JP2006196705 A JP 2006196705A
Authority
JP
Japan
Prior art keywords
circuit
support plate
forming
substrate
circuit element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005006816A
Other languages
English (en)
Inventor
Atsushi Miyanari
淳 宮成
Yoshihiro Inao
吉浩 稲尾
Akihiko Nakamura
彰彦 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Ohka Kogyo Co Ltd
Original Assignee
Tokyo Ohka Kogyo Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Ohka Kogyo Co Ltd filed Critical Tokyo Ohka Kogyo Co Ltd
Priority to JP2005006816A priority Critical patent/JP2006196705A/ja
Publication of JP2006196705A publication Critical patent/JP2006196705A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16135Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32135Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

【課題】 裏面にも回路を形成したチップの製造方法を提供する。
【解決手段】 半導体ウェーハWの裏面にレジストを塗布し、露光・現像を施してパターンを形成する。次いで半導体ウェーハW(Si)を酸化膜が露出するまでエッチングし、更にボトム酸化膜もエッチングにて除いてA面側に形成されている回路を露出させ、前記レジストをアッシングにて除去し薬品洗浄することでコンタクトホールとする。次いで、コンタクトホール表面にデポジション法にて酸化膜を形成した後、A面側の回路にかかる部分の酸化膜をエッチングにて除去し、薬品洗浄した後にバリアシード(TiN/Cu)を形成する。次いで、Cuメッキを施しドライフィルム(レジストフィルム)を貼り付け、露光・現像にてパターンを形成し、エッチングした後にレジストフィルムを除去して裏面側の回路が形成される。
【選択図】 図2

Description

本発明は、多層回路素子(パッケージ)の各層を構成する回路素子(チップ)の裏面にも回路を形成する方法に関する。
図6は現在のパッケージの断面図である。このパッケージはベース上に3段のチップを上段のチップほどその面積が小さくなるものを選定して積み重ね、食み出た部分を利用してチップの回路とベースの回路とをワイヤボンディングで接続している。
また、図6に示した構造では上段のチップの面積が小さくなって実装効率が落ちるので、図7に示すように、チップ間にチップよりも小面積のスペーサを介在させて隙間を形成し、この隙間を利用してワイヤボンディングで接続している。
上述したパッケージではワイヤボンディングにおける伝送速度が遅く、高速且つ大容量の伝送が必要なデバイスでは大きな問題となっている。そこで、図8に示す構造のパッケージが提案されている。このパッケージはチップに貫通電極を形成してワイヤボンディングを廃止している。
一方、チップの製造法としては特許文献1〜3に開示される方法が知られている。
特許文献1に開示される方法は、先ず半導体ウェーハの回路(素子)形成面(A面)に保護テープを貼り付け、これを反転して半導体ウェーハの裏面(B面)をグラインダーで研削して薄板化し、この薄板化した半導体ウェーハの裏面をダイシングフレームに保持されているダイシングテープ上に固定し、この状態で半導体ウェーハの回路(素子)形成面(A面)を覆っている保護テープを剥離し、この後ダイシング装置によって各チップ毎に切り離すようにしている。
また特許文献2には、保護テープの代わりに窒化アルミニウム−窒化硼素気孔焼結体にラダー型シリコーンオリゴマーを含浸せしめた保護基板を用い、この保護基板と半導体ウェーハとを熱可塑性フィルムを用いて接着する内容が開示されている。
また特許文献3には、保護基板として半導体ウェーハと実質的に同一の熱膨張率のアルミナ、窒化アルミニウム、窒化硼素、炭化珪素などの材料を用い、また保護基板と半導体ウェーハとを接着する接着剤としてポリイミドなどの熱可塑性樹脂を用い、この接着剤の適用法として、10〜100μmの厚さのフィルムとする方法或いは接着剤樹脂溶液をスピンコートし、乾燥させて20μm以下のフィルムにする方法が提案されている。
特開2002−270676号公報 段落(0035) 特開2002−203821号公報 段落(0018) 特開2001−77304号公報 段落(0010)、(0017)
図8に示したワイヤボンディングを省略したパッケージとするにはチップの裏面にも回路(貫通電極用の穴)を形成する必要がある。特許文献1に開示される方法においては基板表面に保護テープを貼っているだけであるので基板を薄くするとその後の取り扱いが困難となる。そのため基板を十分に薄くすることができず、せいぜい125μm〜150μmの厚みである。
ICカードや携帯電話の薄型化、小型化、軽量化が要求されており、この要求を満たすためには組み込まれるパッケージの薄厚化が必要とされ、チップの厚さも25μm〜50μmにしなければならない。しかしながら保護テープを用いていると現状の厚さ以下に研削するのは困難である。また保護テープを用いた場合には剥離の際に半導体ウェーハに割れや欠けが生じやすい。また保護テープだけでは薄膜化した半導体ウェーハを支えることができないため、搬送は人手によって行わなければならず自動化することができない。
また特許文献2や特許文献3に開示されるように、保護テープの代わりにアルミナ、窒化アルミニウム、窒化硼素、炭化珪素などを保護基板(サポートプレート)として用いれば、薄板化ができ、ハンドリングや搬送の自動化が可能になる。
しかしながら、保護基板と半導体ウェーハとを一旦乾燥した熱可塑性フィルムを接着手段として用いているため、熱可塑性フィルムを柔らくするための加熱工程が必要となり、また、フィルム状の接着剤を用いると接着強度に部分的なバラツキが生じ、研削の際に剥がれたり、逆にダイシングの際に剥離しにくい箇所が現れるなどの欠点がある。
更に、熱可塑性フィルムの耐熱性も問題となる。即ち、裏面に回路を形成する工程では、メタライズ、エッチング或いはアッシングと言った加熱工程が必須であるが、熱可塑性フィルムの耐熱性が劣るとこれらの工程を施すことができない。
上記課題を解決すべく本発明に係る回路素子の形成方法は、回路を形成した基板の表面に剛性を有するサポートプレートを貼り付け、この状態で基板の裏面を研削して薄板化し、次いで基板の裏面に回路を形成し、この回路を形成した裏面にダイシングテープを貼り合わせ、この後、基板の表面からサポートプレートを剥離し、個々の素子に切断するようにした。
前記サポートプレートを貼り付けるにあたっては、基板の回路形成面に接着剤液を塗布した後、当該接着剤液をオーブン又はホットプレートで乾燥せしめる。また、必要な厚さを得るために、接着剤液の塗布と予備乾燥を複数回繰り返すようにしてもよい。
また、半導体ウェーハなどの基板の回路形成面に接着剤液をスピンコータで塗布すると周縁部に一段高くなったビード部ができる場合がある。この場合には、当該接着剤液を予備乾燥する前に、ビード部を溶剤によって除去することが好ましい。
前記サポートプレートとしては剛性を有し厚み方向に多数の貫通穴が形成したガラス製のプレートが考えられる。貫通穴を形成したサポートプレートを用いると、貫通穴を介して溶剤をサポートプレートと基板との間の接着剤に接触させてサポートプレートを基板から剥離することができる。従来ではサポートプレート(ガラス板)側から紫外線を照射し接着テープの粘着力を低下せしめてサポートプレートと基板とを剥離していたため、耐熱性に優れた接着テープを使用することができず、そのため裏面に回路形成工程を施すことができなかったが、多数の貫通穴が形成されたサポートプレートを用いることで、耐熱性に優れた接着剤を使用することができるので、裏面への回路形成が可能になる。
前記接着剤としては、研磨時に水を使用するので非水溶性の高分子化合物が好ましく、またDAF(ダイアタッチフィルム)の貼り付けなどの高温処理工程があるため軟化点が高いことが望ましい。以上の点を考慮すると、ノボラック樹脂,エポキシ樹脂、アミド樹脂、シリコーン樹脂、アクリル樹脂、ウレタン樹脂、ポリスチレン、ポリビニルエーテル、ポリ酢酸ビニルおよびその変性物またはそれらの混合物を溶剤に溶解したものが挙げられる。中でもアクリル系樹脂材料は200℃以上の耐熱性があり、発生するガスも少なく、クラックが発生し難いので好ましい。またノボラック樹脂もスカムがなく、耐熱性、発生ガス量及びクラックの発生についてはアクリル系樹脂材料に劣るが、軟化点が高く、接着後の剥離についても溶剤剥離が容易な点で好ましい。これに加えて成膜時のクラック防止に可塑剤を混合してもよい。
また、溶剤としては上記物質を溶解でき、また均一にウェーハに成膜できるものが望ましく、例えばアセトン、メチルエチルケトン、シクロヘキサン、メチルイソアミルケトン、2−ヘプタノンなどのケトン類;エチレングリコール、プロピレングリコール、ジエチレングリコール、エチレングリコールモノアセテート、プロピレングリコールモノアセテート、ジエチレングリコールモノアセテートあるいはこれらのモノメチルエーテル、モノエチルエーテル、モノプロピルエーテル、モノブチルエーテルまたはモノフェニルエーテル等の多価アルコール類およびその誘導体;ジオキサンのような環式エーテル類;および乳酸エチル、酢酸メチル、酢酸エチル、酢酸ブチル、ピルビン酸メチル、ピルビン酸エチル、メトキシプロピオン酸メチル、エトキシプロピオン酸エチル等のエステル類、ベンゼン、トルエン、キシレン等の芳香族炭化水素類を挙げることができる。これらは単独で用いてもよいし、2種以上を混合して用いてもよい。特にエチレングリコール、プロピレングリコール、ジエチレングリコール、エチレングリコールモノアセテート、プロピレングリコールモノアセテート、ジエチレングリコールモノアセテートあるいはこれらのモノメチルエーテル、モノエチルエーテル、モノプロピルエーテル、モノブチルエーテルまたはモノフェニルエーテル等の多価アルコール類およびその誘導体が好ましい。また膜厚の均一性を向上させるためにこれらに活性剤を添加してもよい。
また接着剤を取り除くための剥離液としては、上記の溶剤に加え、メタノール、エタノール、プロパノール、イソプロパノール、ブタノールなどの一価アルコール類、γ−ブチロラクトンなどの環状ラクトン類、ジエチルエーテルやアニソールなどのエーテル類、ジメチルホルムアルデヒド、ジメチルアセトアルデヒドなどを使用してもよい。特に好ましいものは比較的溶解速度が速いメタノールが挙げられる。
また、前記裏面への回路の形成は貫通電極を形成する工程を含むようにすれば、得られた回路素子を積層することで多層回路素子(パッケージ)が得られる。
本発明によれば、半導体ウェーハ等の基板を薄板化する際に、テープではなく剛性を有するサポートプレートにて支持するようにしたので、ハンドリングや搬送の自動化が可能になる。
また接着剤として耐熱性に優れた材料を使用できるので、裏面への回路形成が可能になる。特に裏面に貫通電極を形成することで従来よりも大幅に厚みを小さくしたパッケージを製造することができ、携帯電話やコンピュータに組み込むパッケージの薄型化、小型化、軽量化が図れ、或いはICカードや非接触ICカード自体の薄型化、小型化、軽量化も図れる。
以下に本発明の実施の形態を添付図面に基づいて説明する。図1は本発明に係る回路素子の形成方法の概略を説明した図、図2は回路素子の形成方法のうち裏面への回路形成の一例を詳細に説明した図である。
本発明にあっては先ず、半導体ウェーハWの回路(素子)形成面に接着剤液を塗布する。塗布には例えばスピンナーを用いる。接着剤液としてはアクリル系樹脂またはノボラックタイプのフェノール樹脂系材料とする。
次いで、上記の接着剤液をオーブン又はホットプレートを用いて乾燥させて接着剤層1とする。接着剤層1の厚みは半導体ウェーハWの表面に形成した回路の凹凸に応じて決定する。尚、一回の塗布では必要な厚みを出せない場合には、塗布と乾燥を複数回繰り返して行う。この場合、最上層以外の接着剤層の乾燥は接着剤に流動性を残さないように乾燥の度合いを強める。
また、スピンナーを用いて接着剤液を塗布した場合には、乾燥後にあっても半導体ウェーハWのエッジ部には盛上りが生じている。この盛上りについては後工程のプレスで潰してもよいが、処理液で盛上りの部分を除去してもよい。
以上によって所定厚みの接着剤層1が形成された半導体ウェーハWにサポートプレート2を貼り付ける。サポートプレート2は図3に示すように半導体ウェーハWよりも若干大径か同径のガラス板で、直径0.5mmの貫通穴3が0.7mmピッチで形成されている。
上記サポートプレート2を半導体ウェーハWの接着剤層1の上に重ね、図4に示す貼り付け機5を用いて貼り付ける。貼り付け装置5は減圧チャンバー21を備えている。この減圧チャンバー21は配管22を介して真空引き装置につながり、また一側面には搬入・搬出用の開口23が形成され、この開口23をシャッター24で開閉するようにしている。
シャッター24はシリンダユニット25にて昇降動せしめられ、上昇した位置で側方からプッシャー26にて押圧することで、シャッター24の内側面に設けたシールが開口23の周囲に密に当接し、チャンバー21内を気密に維持する。またプッシャー26を後退させシャッター24を下降させることで、開口23が開となり、この状態で搬送装置を用いてウェーハWとサポートプレート2との積層体を出し入れする。
前記チャンバー21内には前記積層体を圧着する保持台27と押圧板28が配置されている。保持台27は炭化珪素(SiC)からなり押圧板28はアルミナ(Al)からなる。尚、セラミックス焼結体にて押圧板を構成し、このセラミックス焼結体に排気管を接続する構成も考えられるが、この構成にすると十分に接着剤中のガスが抜けないおそれがある。
前記保持台27には貫通孔29が形成され、この貫通孔29に昇降ピン30が挿通している。この昇降ピン30はチャンバー21の下方に設けられたシリンダユニット31で昇降動するプレート32に取り付けられている。
また、前記保持台27にはヒータ33が埋設され、このヒータ33によって前記積層体を200℃程度まで加熱し、一旦硬化した接着剤を柔らかくする。尚ヒータは押圧板28側に設けてもよい。
一方、前記押圧板28はバックプレート34に保持され、このバックプレート34はチャンバー11を貫通する軸35の下端に取り付けられている。この軸35の中間部にはフランジ36が設けられ、このフランジ36とチャンバー11上面との間に蛇腹37が取り付けられ、チャンバー21内の気密状態を維持している。
また前記チャンバー21からは上方にフレーム38が伸び、このフレーム38にサーボモータ39が支持され、このサーボモータ39によって回転せしめられるスクリューネジ40に昇降体41のナット部42が螺合し、この昇降体41にボールジョイント43を介して前記軸35の上端部が支持されている。更に、軸35の側方には軸35の上下位置を検出するセンサ44を配置している。
以上において半導体ウェーハWとサポートプレート2の積層体を圧着するには、
先ず押圧板28の平行度の調整を行う。平行度を出すには、ボールジョイント43のボルトを緩めボールジョイント43をフリーの状態にする。そして、この状態のまま押圧板28を自重で下降せしめ、押圧板28の下面を保持台27の上面に当接させる。この時点で保持台27と押圧板28とは平行になる。次いで、ボルトを締め付けボールジョイント43を固定した後、押圧板28を上昇せしめる。
平行度の調整は毎回行う必要はなく、適当な回数ごとに行う。また、上記では積層体を挟まずに平行度の調整を行ったが、圧着する積層体と同一厚みの板材を保持台27と押圧板28との間に介在させて平行度を調整してもよい。
以上によって平行度の調整が終了したら、窒素ガスがパージされて大気圧状態にあるチャンバー21の開口23をシャッター24を下げることで開とする。そして、図示しない搬送装置で半導体ウェーハWとサポートプレート2の積層体をチャンバー21内に入れ、ピン30上に受け渡し、シャッター24で開口23を閉じ、チャンバー21内を気密な状態にする。図4はこの状態を示している。
次いでチャンバー21内を減圧し、シリンダユニット31を駆動してピン30を下げ、積層体を150℃程度まで加熱されている保持台17上に載置する。
上記と並行して、サーボモータ39を駆動して押圧板28を予め設定した位置まで降下せしめ、保持台27と押圧板28との間で積層体を加圧する。この状態で約1分間保持して基板Wとサポートプレート2とを熱圧着する。
この後、押圧板28を上昇せしめた後に窒素ガスをパージしてチャンバー21内を大気圧に戻し、シャッター24を下げ、熱圧着せしめられた積層体をチャンバー21外へ搬出する。
尚、上記実施例ではチャンバー21内の減圧状態を大気圧に戻す前に押圧板28を上昇せしめるようにしたが、先にチャンバー2内を大気圧に戻し、この後押圧板28を上昇せしめにてもよい。
サポ−トプレート2の上から溶剤としてのアルコールを注いで接着剤を溶解させる。図5は溶剤供給手段の具体例を示し、この例にあっては溶剤供給手段を溶剤供給プレート50の下面にOリング51を設けている。溶剤供給プレート50には溶剤(剥離液)供給管52及び溶剤排出管53が接続されている。而して、図5(a)の状態から溶剤供給プレート50を降下させ、図5(b)に示すように、サポートプレート2の上面にOリング51を介して溶剤供給プレート50を重ね、次いでサポートプレート2、Oリング51及び溶剤供給プレート50で囲まれる空間に溶剤供給管42から溶剤を供給し、サポートプレート2に形成した貫通孔3を介して接着剤層1を溶解し除去する。
このように、Oリング51によって溶剤が供給される空間を制限することで、溶剤がダイシングテープに極力溶剤がかかることを防げる。またテープにアルコールが触れた場合、アルコールによって溶解したテープののりがウェーハ表面を汚染する懸念があるが、この機構ではそれを防止することができる。
この後、貼り付け機5から一体化した半導体ウェーハWとサポートプレート2を取り外し、半導体ウェーハWの裏面(B面)をグラインダー10で研削し、半導体ウェーハWを薄板化する。尚、研削によってグラインダー10と半導体ウェーハWとの間に生じる摩擦熱を抑えるために水を半導体ウェーハWの裏面に供給しつつ行う。ここで、前記接着剤は水に不溶(アルコールに可溶)なものを選定しているため、研削の際に半導体ウェーハWからサポートプレート2が剥がれることがない。
この薄板化した半導体ウェーハWの裏面(B面)に回路を形成する。回路形成の詳細は図2に基づいて以下に詳細に説明する。
先ず、半導体ウェーハWの裏面にレジストを塗布し、露光・現像を施してパターンを形成する。次いで半導体ウェーハW(Si)を酸化膜が露出するまでエッチングし、更にボトム酸化膜もエッチングにて除いてA面側に形成されている回路を露出させ、前記レジストをアッシングにて除去し薬品洗浄することでコンタクトホールとする。
次いで、コンタクトホール表面にデポジション法にて酸化膜を形成した後、A面側の回路にかかる部分の酸化膜をエッチングにて除去し、薬品洗浄した後にバリアシード(TiN/Cu)を形成する。次いで、Cuメッキを施しドライフィルム(レジストフィルム)を貼り付け、露光・現像にてパターンを形成し、エッチングした後にレジストフィルムを除去して裏面側の回路が形成される。
以上の如くして裏面(B面)に回路を形成したならば、積層した際の上下の回路の導通を図るべく、はんだボールを搭載し、更に裏面をダイシングテープ11上に固定する。このダイシングテープ11は粘着性を有するとともにフレーム12に保持されている。
この後、前記したように、サポートプレート2の上からアルコール(特に低分子アルコール)を注ぎ、接着剤層1を溶解し除去する。この場合、フレーム12を図示しないスピンナーにて回転せしめることで、アルコールを短時間のうちに接着剤層1の全面に行き渡らせることができる。
図1に戻って、接着剤層1を溶解してサポートプレート2を取り外した後、ダイシング装置13によって半導体ウェーハWをチップサイズに切断する。切断後は、ダイシングテープ11に紫外線を照射し、ダイシングテープ11の粘着力を低下せしめて、切断したチップを取り出す。
上記によって得られたチップを積層することで、ワイヤボンディングのないパッケージが得られる。
本発明に係る回路素子の形成方法の概略を説明した図 回路素子の形成方法のうち裏面への回路形成の一例を詳細に説明した図 サポートプレートの断面図 貼り付け機の概略図 サポートプレートの上からアルコールを供給している状態を示す図 現行のパッケージの断面図 現行のパッケージの別例の断面図 新たに提案されているパッケージの断面図
符号の説明
1…接着剤層、2…サポートプレート、3…貫通穴、5…貼り付け機、10…グラインダー、11…ダイシングテープ、12…フレーム、13…ダイシング装置、21…減圧チャンバー、22…配管、23…開口、24…シャッター、25…シリンダユニット、26…プッシャー、27…保持台、28…押圧板、29…貫通孔、30…昇降ピン、31…シリンダユニット、32…プレート、33…ヒータ、34…バックプレート、35…軸、36…フランジ、37…蛇腹、38…フレーム、39…サーボモータ、40…スクリューネジ、41…昇降体、42…ナット部、43…ボールジョイント、44…センサ、50…溶剤供給プレート、51…Oリング、52…溶剤(剥離液)供給管、53…溶剤排出管、W…半導体ウェーハ。

Claims (6)

  1. 回路を形成した基板の表面に剛性を有するサポートプレートを貼り付け、この状態で基板の裏面を研削して薄板化し、次いで基板の裏面に回路を形成し、この回路を形成した裏面にダイシングテープを貼り合わせ、この後、基板の表面からサポートプレートを剥離し、個々の素子に切断することを特徴とする回路素子の形成方法。
  2. 請求項1に記載の基板の回路素子の形成方法において、回路を形成した基板の表面に剛性を有するサポートプレートを貼り付ける手段が接着剤であることを特徴とする回路素子の形成方法。
  3. 請求項2に記載の基板の回路素子の形成方法において、前記サポートプレートには厚み方向に多数の貫通穴が形成され、この貫通穴を介して溶剤をサポートプレートと基板との間の接着剤に接触させてサポートプレートを基板から剥離することを特徴とする回路素子の形成方法。
  4. 請求項3に記載の回路素子の形成方法において、前記サポートプレートはガラス製であり、前記接着剤はノボラックタイプのフェノール樹脂系材料またはアクリル系樹脂材料とし、前記溶剤として少なくともアルコールまたはケトンを用いることを特徴とする回路素子の形成方法。
  5. 請求項1乃至請求項4に記載の基板の回路素子の形成方法において、前記裏面への回路の形成は貫通電極を形成する工程を含むことを特徴とする回路素子の形成方法。
  6. 請求項1乃至請求項5に記載の回路素子を積層して構成されることを特徴とする多層回路素子。
JP2005006816A 2005-01-13 2005-01-13 回路素子の形成方法および多層回路素子 Pending JP2006196705A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005006816A JP2006196705A (ja) 2005-01-13 2005-01-13 回路素子の形成方法および多層回路素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005006816A JP2006196705A (ja) 2005-01-13 2005-01-13 回路素子の形成方法および多層回路素子

Publications (1)

Publication Number Publication Date
JP2006196705A true JP2006196705A (ja) 2006-07-27

Family

ID=36802533

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005006816A Pending JP2006196705A (ja) 2005-01-13 2005-01-13 回路素子の形成方法および多層回路素子

Country Status (1)

Country Link
JP (1) JP2006196705A (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008010513A1 (fr) 2006-07-19 2008-01-24 B-Core Inc. symbole optique, objet auquel il est rattaché, procédé de rattachement du symbole optique à un OBJET, procédé de décodage dudit symbole, dispositif et programme associés
WO2008044327A1 (fr) * 2006-10-12 2008-04-17 Tokyo Ohka Kogyo Co., Ltd. procédé pour protéger la surface du circuit d'une plaquette et pour réduire l'épaisseur de la plaquette
JP2008159848A (ja) * 2006-12-25 2008-07-10 Denso Corp 半導体装置の製造方法
WO2008143002A1 (ja) 2007-05-14 2008-11-27 B-Core Inc. 遮蔽によるマーキング方法及び除去によるマーキング方法及び変色によるマーキング方法
WO2008146580A1 (ja) 2007-05-29 2008-12-04 B-Core Inc. 光学式認識コード認識結果表示方法
JP2011061144A (ja) * 2009-09-14 2011-03-24 Disco Abrasive Syst Ltd 被加工物の支持シート
JP2012079871A (ja) * 2010-09-30 2012-04-19 Shibaura Mechatronics Corp 支持基板、基板積層体、貼り合わせ装置、剥離装置、および基板の製造方法
JP2012079856A (ja) * 2010-09-30 2012-04-19 Shibaura Mechatronics Corp 保護体、基板積層体、貼り合わせ装置、剥離装置、および基板の製造方法
CN103545264A (zh) * 2013-11-08 2014-01-29 宁波芯健半导体有限公司 一种带有支撑保护结构的封装结构
CN103560115A (zh) * 2013-11-08 2014-02-05 宁波芯健半导体有限公司 一种带有支撑保护结构的封装方法
JP2015010116A (ja) * 2013-06-27 2015-01-19 リンテック株式会社 電子部品加工用粘着シートおよび半導体装置の製造方法
JP2015072997A (ja) * 2013-10-02 2015-04-16 リンテック株式会社 電子部品加工用粘着シートおよび半導体装置の製造方法
JP2020070394A (ja) * 2018-11-01 2020-05-07 株式会社東芝 剥離液、剥離方法、及び電子部品の製造方法

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008010513A1 (fr) 2006-07-19 2008-01-24 B-Core Inc. symbole optique, objet auquel il est rattaché, procédé de rattachement du symbole optique à un OBJET, procédé de décodage dudit symbole, dispositif et programme associés
WO2008044327A1 (fr) * 2006-10-12 2008-04-17 Tokyo Ohka Kogyo Co., Ltd. procédé pour protéger la surface du circuit d'une plaquette et pour réduire l'épaisseur de la plaquette
JP2008098435A (ja) * 2006-10-12 2008-04-24 Tokyo Ohka Kogyo Co Ltd ウエハ回路面の保護方法及びウエハ薄化方法
JP2008159848A (ja) * 2006-12-25 2008-07-10 Denso Corp 半導体装置の製造方法
WO2008143002A1 (ja) 2007-05-14 2008-11-27 B-Core Inc. 遮蔽によるマーキング方法及び除去によるマーキング方法及び変色によるマーキング方法
WO2008146580A1 (ja) 2007-05-29 2008-12-04 B-Core Inc. 光学式認識コード認識結果表示方法
JP2011061144A (ja) * 2009-09-14 2011-03-24 Disco Abrasive Syst Ltd 被加工物の支持シート
JP2012079871A (ja) * 2010-09-30 2012-04-19 Shibaura Mechatronics Corp 支持基板、基板積層体、貼り合わせ装置、剥離装置、および基板の製造方法
JP2012079856A (ja) * 2010-09-30 2012-04-19 Shibaura Mechatronics Corp 保護体、基板積層体、貼り合わせ装置、剥離装置、および基板の製造方法
JP2015010116A (ja) * 2013-06-27 2015-01-19 リンテック株式会社 電子部品加工用粘着シートおよび半導体装置の製造方法
JP2015072997A (ja) * 2013-10-02 2015-04-16 リンテック株式会社 電子部品加工用粘着シートおよび半導体装置の製造方法
CN103545264A (zh) * 2013-11-08 2014-01-29 宁波芯健半导体有限公司 一种带有支撑保护结构的封装结构
CN103560115A (zh) * 2013-11-08 2014-02-05 宁波芯健半导体有限公司 一种带有支撑保护结构的封装方法
JP2020070394A (ja) * 2018-11-01 2020-05-07 株式会社東芝 剥離液、剥離方法、及び電子部品の製造方法
JP7154955B2 (ja) 2018-11-01 2022-10-18 株式会社東芝 剥離液、剥離方法、及び電子部品の製造方法

Similar Documents

Publication Publication Date Title
JP2006196705A (ja) 回路素子の形成方法および多層回路素子
JP2005191550A (ja) 基板の貼り付け方法
KR20050053019A (ko) 기판의 서포트 플레이트 및 서포트 플레이트의 박리방법
JP4930679B2 (ja) 半導体素子の製造方法
US20110031620A1 (en) Method of thinning a semiconductor substrate
JP5027460B2 (ja) ウエハの接着方法、薄板化方法、及び剥離方法
KR100517075B1 (ko) 반도체 소자 제조 방법
KR101193308B1 (ko) 서포트플레이트의 첩부장치
KR101099248B1 (ko) 서포트플레이트의 접착방법
US6777310B2 (en) Method of fabricating semiconductor devices on a semiconductor wafer using a carrier plate during grinding and dicing steps
TW200532862A (en) Dicing film having shrinkage release film and method of manufacturing semiconductor package using the same
JP5074719B2 (ja) ウエハを薄くする方法及びサポートプレート
CN102163559A (zh) 堆叠装置的制造方法及装置晶片处理方法
JP2007048958A (ja) 半導体装置の製造方法および半導体装置
CN101752273B (zh) 半导体器件的制造方法
JP2009123907A (ja) 回路素子形成方法
JP4271409B2 (ja) 脆質材料の加工方法
JPWO2019009123A1 (ja) 基板処理方法及び基板処理システム
CN112724859B (zh) 柔性芯片粘接膜、制备方法和柔性芯片的封装方法
JP5297491B2 (ja) 半導体装置
CN214693974U (zh) 柔性芯片粘接膜和柔性芯片的封装结构
JP2006324703A (ja) 半導体装置の製造方法
KR102455146B1 (ko) 기판의 구조충진을 위한 가역적 코팅 방법 및 봉지 방법
TW201025434A (en) Method for manufacturing dies formed with a dielectric layer
US20080142939A1 (en) Tools structure for chip redistribution and method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071012

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091013

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091217

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100202