WO2018181475A1 - 剥離ライナー付マスク一体型表面保護テープ - Google Patents

剥離ライナー付マスク一体型表面保護テープ Download PDF

Info

Publication number
WO2018181475A1
WO2018181475A1 PCT/JP2018/012764 JP2018012764W WO2018181475A1 WO 2018181475 A1 WO2018181475 A1 WO 2018181475A1 JP 2018012764 W JP2018012764 W JP 2018012764W WO 2018181475 A1 WO2018181475 A1 WO 2018181475A1
Authority
WO
WIPO (PCT)
Prior art keywords
mask
release liner
material layer
mask material
release
Prior art date
Application number
PCT/JP2018/012764
Other languages
English (en)
French (fr)
Inventor
侑弘 松原
啓時 横井
Original Assignee
古河電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 古河電気工業株式会社 filed Critical 古河電気工業株式会社
Priority to SG11201908764W priority Critical patent/SG11201908764WA/en
Priority to EP18775865.1A priority patent/EP3605586A4/en
Priority to CN201880008728.5A priority patent/CN110226215B/zh
Priority to KR1020197022149A priority patent/KR102306372B1/ko
Publication of WO2018181475A1 publication Critical patent/WO2018181475A1/ja
Priority to US16/584,422 priority patent/US11282736B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08F—MACROMOLECULAR COMPOUNDS OBTAINED BY REACTIONS ONLY INVOLVING CARBON-TO-CARBON UNSATURATED BONDS
    • C08F220/00—Copolymers of compounds having one or more unsaturated aliphatic radicals, each having only one carbon-to-carbon double bond, and only one being terminated by only one carboxyl radical or a salt, anhydride ester, amide, imide or nitrile thereof
    • C08F220/02—Monocarboxylic acids having less than ten carbon atoms; Derivatives thereof
    • C08F220/10—Esters
    • C08F220/12—Esters of monohydric alcohols or phenols
    • C08F220/16—Esters of monohydric alcohols or phenols of phenols or of alcohols containing two or more carbon atoms
    • C08F220/18—Esters of monohydric alcohols or phenols of phenols or of alcohols containing two or more carbon atoms with acrylic or methacrylic acids
    • C08F220/1808—C8-(meth)acrylate, e.g. isooctyl (meth)acrylate or 2-ethylhexyl (meth)acrylate
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/20—Adhesives in the form of films or foils characterised by their carriers
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J7/00—Adhesives in the form of films or foils
    • C09J7/40—Adhesives in the form of films or foils characterised by release liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/79—Apparatus for Tape Automated Bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09J—ADHESIVES; NON-MECHANICAL ASPECTS OF ADHESIVE PROCESSES IN GENERAL; ADHESIVE PROCESSES NOT PROVIDED FOR ELSEWHERE; USE OF MATERIALS AS ADHESIVES
    • C09J2203/00—Applications of adhesives in processes or use of adhesives in the form of films or foils
    • C09J2203/326—Applications of adhesives in processes or use of adhesives in the form of films or foils for bonding electronic components such as wafers, chips or semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/14—Layer or component removable to expose adhesive
    • Y10T428/1476—Release layer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2809—Web or sheet containing structurally defined element or component and having an adhesive outermost layer including irradiated or wave energy treated component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2848—Three or more layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/28—Web or sheet containing structurally defined element or component and having an adhesive outermost layer
    • Y10T428/2852—Adhesive compositions
    • Y10T428/2878—Adhesive compositions including addition polymer from unsaturated monomer
    • Y10T428/2891—Adhesive compositions including addition polymer from unsaturated monomer including addition polymer from alpha-beta unsaturated carboxylic acid [e.g., acrylic acid, methacrylic acid, etc.] Or derivative thereof

Definitions

  • the present invention relates to a mask-integrated surface protective tape with a release liner.
  • a semiconductor chip is obtained by thinning a semiconductor wafer into a predetermined thickness in a back grinding process, an etching process, etc., and then dividing it into individual chips through a dicing process.
  • a blade dicing method in which dicing is performed with a dicing blade
  • a laser dicing method in which dicing is performed with a laser
  • a water jet method in which dicing is performed with water pressure
  • a modified layer is formed with a laser in the thickness direction of the semiconductor wafer, and expanded.
  • Various methods are used, such as a stealth dicing method that divides into pieces and a plasma dicing method that performs dicing with plasma (for example, see Patent Document 1).
  • the plasma dicing method has been regarded as one of the most suitable processes for chip cutting.
  • the plasma dicing method is a method of dividing a semiconductor wafer by selectively etching a portion not covered with a mask with plasma.
  • the chip can be selectively divided, and even if the scribe line is bent, it can be divided without any problem. Also, the etching rate is very high.
  • a fluorine-based gas having a very high reactivity with a semiconductor wafer such as sulfur hexafluoride (SF 6 ) or carbon tetrafluoride (CF 4 ) is used as a plasma generating gas.
  • SF 6 sulfur hexafluoride
  • CF 4 carbon tetrafluoride
  • a technique is generally used in which a resist is applied to the surface of a semiconductor wafer and then a portion corresponding to the street is removed by a photolithography process to form a mask. It is done.
  • An object of the present invention is to provide a mask-integrated surface protection tape with a release liner that eliminates the need for mask formation by a photolithography process in the manufacture of a semiconductor chip using a plasma dicing method. It is another object of the present invention to provide a mask-integrated surface protection tape in which the relationship between the peeling forces between the respective layers is controlled and the mask material layer can be exposed while maintaining its surface state.
  • a mask-integrated surface protective tape with a release liner having a base film, an adhesive layer, a release film, a mask material layer, and a release liner in this order, the release film and the release Each liner has one release treatment surface, and each of the release film and the release liner is in contact with the mask material layer on the release treatment surface, and the release liner and the release material are separated from each other by the peeling force between the release film and the mask material layer.
  • a mask-integrated surface protective tape with a release liner which has a small peeling force between the mask material layers.
  • the mask-integrated surface protective tape with a release liner according to any one of (1) to (8), which is used for the production of a semiconductor chip including the following steps (a) to (d): In a state where the release liner is peeled off from the mask-integrated surface protective tape with a release liner and bonded to the pattern surface side of the semiconductor wafer, the back surface of the semiconductor wafer is ground, and a wafer fixing tape is attached to the back surface of the ground semiconductor wafer.
  • the mask-integrated surface protective tape with a release liner of the present invention can be formed into a mask without using a photolithography process in the production of a semiconductor chip using a plasma dicing method.
  • the mask-integrated surface protective tape with a release liner of the present invention can release the release liner to expose the mask material layer on the surface protective tape surface.
  • the mask-integrated surface protective tape with a release liner of the present invention can expose the mask material layer on the surface of the semiconductor wafer while maintaining the surface state after the thinning step.
  • FIG. 1 is a schematic cross-sectional view of one embodiment of a mask-integrated surface protective tape with a release liner of the present invention.
  • FIG. 2 shows a mask-integrated surface protective tape with a release liner according to the first embodiment of the present invention.
  • a mask-integrated surface protective tape for a semiconductor wafer (excluding a release liner from a mask-integrated surface protective tape with a release liner) It is a schematic sectional drawing explaining the process to the laminated body) bonding.
  • FIG. 2 (a) shows a semiconductor wafer
  • FIG. 2 (b) shows a state in which a mask-integrated surface protection tape is bonded
  • FIG. 2 (c) indicates that a mask-integrated surface protection tape is bonded.
  • 1 shows a semiconductor wafer.
  • FIG. 3 is a schematic end view for explaining steps up to thinning and fixing of a semiconductor wafer in the first embodiment using the mask-integrated surface protective tape with a release liner of the present invention.
  • FIG. 3 (a) shows a semiconductor wafer thinning process
  • FIG. 3 (b) shows a state in which a wafer fixing tape is bonded
  • FIG. 3 (c) shows a state in which the semiconductor wafer is fixed to a ring frame.
  • FIG. 4 is a schematic end view illustrating steps up to mask formation in the first embodiment using the mask-integrated surface protective tape with a release liner of the present invention
  • FIG. 4 (a) is a mask-integrated surface protection.
  • FIG. 4 (b) shows a state in which the mask material layer of the mask-integrated surface protection tape is exposed, with the mask material layer remaining on the tape and the laminate of the base film, the pressure-sensitive adhesive layer, and the release film being peeled off.
  • FIG. 4 (c) shows a state in which the mask material layer corresponding to the street is cut with a laser.
  • FIG. 5 is a schematic end view for explaining the steps of plasma dicing and plasma ashing in the first embodiment using the mask-integrated surface protective tape with release liner of the present invention, and FIG. 5 (a) shows the plasma dicing.
  • FIG. 5 (b) shows a state of being divided into chips, and
  • FIG. 5 (c) shows a state of performing plasma ashing.
  • FIG. 6 is a schematic end view for explaining steps up to picking up a chip in the first embodiment using the mask-integrated surface protective tape with a release liner of the present invention
  • FIG. 6A is a mask material layer.
  • FIG. 6B shows a state where the chip is picked up.
  • FIG. 7 is a schematic end view for explaining the state before and after performing the ultraviolet irradiation treatment in the second embodiment using the mask-integrated surface protective tape with a release liner of the present invention
  • FIG. 7A is a semiconductor wafer.
  • FIG. 7 (b) shows a state in which ultraviolet rays are irradiated
  • FIG. 7 (c) shows the state of the mask.
  • a mode that the laminated body of a base film, an adhesive layer, and a peeling film is peeled off leaving a mask material layer from a body-type surface protective tape is shown.
  • the mask-integrated surface protective tape with a release liner of the present invention is preferably used in a method of obtaining a semiconductor chip by dividing and individualizing a semiconductor wafer by plasma dicing. More specifically, the mask-integrated surface protective tape with a release liner of the present invention is a pattern surface (surface that is a surface on which a circuit, an element, and / or a bump is formed, when grinding the back surface of a semiconductor wafer. ) Is preferably attached to the pattern surface.
  • the use of the mask-integrated surface protective tape with a release liner according to the present invention eliminates the need for a photolithography process prior to the plasma dicing process, and greatly reduces the manufacturing cost of semiconductor chips or semiconductor products. it can.
  • the mask-integrated surface protective tape with a release liner of the present invention is more preferably used for manufacturing a semiconductor chip including at least the following steps (a) to (d).
  • (A) In a state where the release liner is peeled off from the mask-integrated surface protective tape with a release liner of the present invention and bonded to the pattern surface side of the semiconductor wafer, the back surface of the semiconductor wafer is ground, and the ground semiconductor wafer A process of attaching a wafer fixing tape to the back side and supporting and fixing it with a ring frame,
  • B The base film, the pressure-sensitive adhesive layer, and the release film are peeled from the mask-integrated surface protective tape (that is, the base film, the pressure-sensitive adhesive layer, and the release film are laminated from the mask-integrated surface protective tape).
  • the manufacturing method of the said semiconductor chip to which the mask integrated surface protection tape with a release liner of this invention is applied includes the following process (e) after the said process (d). Moreover, when the following process (e) is included, it is preferable that the following process (f) is further included after the said process (e).
  • the mask-integrated surface protective tape with a release liner of the present invention has a base film, an adhesive layer, a release film, a mask material layer, and a release liner in this order.
  • a laminate of the substrate film, the pressure-sensitive adhesive layer, the release film, and the mask material layer may be referred to as a “mask-integrated surface protective tape”.
  • the laminated body of the said base film and the said adhesive layer may be called "surface protection tape.” That is, the mask-integrated surface protective tape with a release liner of the present invention is a laminated tape in which a release film, a mask material layer, and a release liner are further provided on the adhesive layer of the surface protective tape.
  • the mask material is pressure-sensitive, pressure-sensitive, and further radiation-curable (that is, has a property of being cured by radiation irradiation). More preferably, the mask material is a radiation curable type, and the pressure sensitive adhesive is more preferably a pressure sensitive type. The pressure sensitive adhesive may be pressure sensitive and radiation curable.
  • a step (ab) of irradiating the mask-integrated surface protection tape with radiation to cure the mask material is included between the step (a) and the step (b). It is preferable.
  • the delamination force between the cured mask material layer and the release film is reduced, and the laminate of the base film, the adhesive layer, and the release film is removed from the mask material layer. It becomes easier to peel off.
  • an adhesive layer means the coating layer of an adhesive composition, and exists in the state in which the adhesive contained in an adhesive layer is exhibiting adhesive force or cohesion force.
  • the cross-linking agent described later is contained in the pressure-sensitive adhesive composition, the components in the pressure-sensitive adhesive composition react with each other and exhibit a pressure-sensitive adhesive force and a cohesive force.
  • an adhesive is a radiation curable type, the adhesive layer is in the state which has not superposed
  • the pressure-sensitive adhesive layer after the pressure-sensitive adhesive polymerization and curing by radiation irradiation is referred to as a cured pressure-sensitive adhesive layer.
  • a mask material layer means the coating layer of a mask material composition, and exists in the state in which the adhesive contained in a mask material layer is exhibiting adhesive force or cohesion force.
  • the mask material composition contains a cross-linking agent to be described later, the components in the mask material composition react to exhibit adhesive force and cohesive force.
  • the mask material is a radiation curable type
  • the mask material layer is in a state where the radiation polymerizable compound or the radiation curable pressure sensitive adhesive described later is not polymerized and cured.
  • the pressure-sensitive adhesive layer after curing and curing the mask material by radiation irradiation is referred to as a cured mask material layer.
  • a preferred embodiment of a semiconductor chip manufacturing method (hereinafter simply referred to as “a manufacturing method to which the present invention is applied”) using the mask-integrated surface protective tape with a release liner of the present invention is described with reference to the drawings.
  • a manufacturing method to which the present invention is applied is described with reference to the drawings.
  • the present invention is not limited to the following embodiments, except as defined in the present invention.
  • the form shown in each drawing is a schematic diagram for facilitating the understanding of the present invention, and the size, thickness, or relative size relationship of each member may be changed for convenience of explanation. Yes, it does not show the actual relationship as it is. Moreover, it is not limited to the external shape and shape shown by these drawings except the matter prescribed
  • Preferred embodiments of the manufacturing method to which the present invention is applied can be classified into the following first and second embodiments.
  • a mask-integrated surface protective tape 101 with a release liner of the present invention includes a base film 3aa, an adhesive layer 3ab, a release film 3ac, a mask material layer 3b, and a release liner 3c.
  • the release liner 3c is peeled from the mask-integrated surface protective tape 101 with the release liner to obtain the mask-integrated surface protective tape 3.
  • the peel force between the release liner 3c and the mask material layer 3b is smaller than the peel force between the release film 3ac and the mask material layer 3b.
  • the semiconductor wafer 1 has a pattern surface 2 on which a circuit or a bump of a semiconductor element is formed on the surface S and has irregularities (see FIG. 2A).
  • a mask-integrated surface protection tape 3 having a base film 3aa, an adhesive layer 3ab, a release film 3ac, and a mask material layer 3b is bonded to the pattern surface 2 (see FIG. 2B).
  • the semiconductor wafer 1 covered with the mask-integrated surface protection tape 3 is obtained (see FIG. 2C).
  • the release liner 3c is peeled from the mask-integrated surface protective tape 101 with a release liner.
  • the mask-integrated surface protective tape 101 with a release liner has a relationship of a peeling force described later, it is possible to prevent the mask material layer from adhering to the release liner and peeling from the release film. Furthermore, even if the release liner is peeled off, no trace of peeling remains on the surface of the mask material layer. Therefore, the surface of the mask material layer is flat, and high adhesion between the pattern surface 2 and the mask material layer can be realized as will be described later (FIG. 2C). As will be described later, this function and effect are similarly achieved when the mask material layer is formed of a material having excellent followability.
  • the release method of the release liner is not particularly limited, and a known method can be applied.
  • the back surface B of the semiconductor wafer 1 is ground by the wafer grinding apparatus M1 to reduce the thickness of the semiconductor wafer 1 (see FIG. 3A).
  • a wafer fixing tape 4 is bonded to the ground back surface B (see FIG. 3B) and supported and fixed to the ring frame F (see FIG. 3C).
  • the laminate 3a of the base film, the adhesive layer and the release film of the mask-integrated surface protection tape 3 is peeled from the semiconductor wafer 1 and the mask material layer 3b is left on the semiconductor wafer 1 (see FIG. 4A). Then, the mask material layer 3b is exposed (see FIG. 4B). At this time, in the mask integrated surface protection tape 3, the peeling force between the mask material layer 3b and the peeling film 3ac is smaller than the peeling force between the mask material layer 3b and the pattern surface 2 of the semiconductor wafer.
  • the surface of the mask material layer opposite to the base film satisfies the above relationship with the release liner when not in use, but the peel force with respect to the surface S satisfies the reverse relationship after being bonded to a semiconductor wafer.
  • the peeling force with the member to be peeled is controlled by the state of the surface in contact with the mask material layer 3b (the presence or absence of the peeling treatment) and the like. It can peel without impairing the shape or surface state. As a result, the two peeling operations can be performed.
  • a CO 2 laser L is irradiated to a plurality of streets (not shown) appropriately formed in a lattice shape or the like on the pattern surface 2 from the surface S side, and a portion corresponding to the streets of the mask material layer 3b is applied. After removing, the streets of the semiconductor wafer are opened (see FIG. 4C).
  • the semiconductor wafer 1 exposed at the street portion is etched from the surface S side by the SF 6 gas plasma P1 (see FIG. 5A), and divided into individual chips 7 to be separated into individual pieces. Then, ashing is performed by plasma P2 of O 2 gas (see FIG. 5C), and the mask material layer 3b remaining on the surface S is removed (see FIG. 6A). Finally, the separated chip 7 is pushed up by a pin M2 and sucked by a collet M3 to be picked up (see FIG. 6B).
  • the Si etching process of the semiconductor wafer using SF 6 gas is also referred to as a BOSCH process, and the exposed Si reacts with fluorine atoms generated by converting SF 6 into plasma, thereby producing silicon tetrafluoride (SiF 4 ) And is also called reactive ion etching (RIE).
  • RIE reactive ion etching
  • removal by O 2 plasma is a method used as a plasma cleaner in the semiconductor manufacturing process and is also called ashing (ashing), and is one of the methods for removing organic substances. This is performed in order to clean the organic residue remaining on the surface of the semiconductor device.
  • the oxygen atoms generated by the plasma are reacted with the carbon atoms of the mask material component and removed as carbon dioxide gas (CO 2 ) or the like.
  • plasma other than SF 6 plasma for example, carbon tetrafluoride (CF 4 ) plasma
  • CF 4 carbon tetrafluoride
  • P2 is the ashing is possible, it is also possible to use the plasma other than the O 2 plasma.
  • the mask material layer is formed by irradiating the mask-integrated surface protection tape 3 with radiation such as ultraviolet rays before the step of peeling the laminate 3a of the base film, the pressure-sensitive adhesive layer and the release film in the first embodiment. Is different from the first embodiment in that it includes a step (ab) of curing the material. Other processes are the same as those in the first embodiment.
  • the mask-integrated type surface protection tape 3 is bonded to the front surface S side of the semiconductor wafer 1, and the wafer fixing tape 4 is bonded to the ground back surface B side of the semiconductor wafer 1 and supported and fixed to the ring frame F.
  • ultraviolet rays UV are irradiated from the surface S side toward the mask-integrated surface protection tape 3 (see FIG. 7B).
  • the laminated body 3a of a base film, an adhesive layer, and a peeling film is removed (refer FIG.7 (c)), and the mask material layer 3b is removed. Bare.
  • the process moves to the step of cutting away the mask material layer 3b corresponding to the street by the laser L.
  • the mask material layer is used as a cured mask material layer before peeling the laminate 3a.
  • peeling force can further be reduced with a hardened mask material layer, and the selective peelability by the above-mentioned peeling force can be reinforced. Therefore, the mask-integrated surface protective tape with a release liner of the present invention used in the second embodiment can realize the effects of the present invention at a higher level.
  • the mask-integrated surface protective tape with release liner used in this embodiment is a mask material layer 3b made of a material that can be cured by radiation such as ultraviolet rays among the mask-integrated surface protective tape with release liner 101 shown in the first embodiment. It is what was used.
  • radiation such as ultraviolet rays
  • the surface condition of the mask material layer is maintained in a better state, and the base material film, the adhesive layer and the release film laminate 3a and the mask material layer 3b Can be peeled off.
  • the materials described below are materials applicable to all mask-integrated surface protective tapes with a release liner of the present invention, and are applied only when the mask-integrated surface protective tape with a release liner is used in the above method. Not a material.
  • the semiconductor wafer 1 is a silicon wafer or the like having a pattern surface 2 on one side, and the pattern surface 2 is a surface on which a circuit of a semiconductor element is formed and has a street in plan view.
  • an adhesive layer 3ab is provided on a base film 3aa
  • a release film 3ac is provided on the adhesive layer 3ab
  • a mask material layer is provided on the release film 3ac.
  • 3b is provided
  • a release liner 3c is provided on the mask material layer 3b, and has a function of protecting the pattern surface 2. That is, since the semiconductor wafer 1 is supported by the pattern surface 2 and the back surface of the semiconductor wafer is ground in the grinding step (hereinafter also referred to as wafer thinning step) of the semiconductor wafer in the subsequent step (a).
  • the mask-integrated surface protection tape 3 needs to withstand the load during grinding.
  • the mask-integrated surface protective tape 3 is different from a mere resist film and the like in that it has a thickness sufficient to absorb the unevenness of the pattern surface, its pressing resistance is low, and intrusion of dust or grinding water during grinding is possible. It has high adhesion enough to adhere to the wafer surface so as not to occur.
  • the base film 3aa is made of plastic, rubber or the like.
  • polyethylene including low density polyethylene (LDPE)
  • polypropylene polypropylene
  • polyolefin resin such as ethylene-propylene copolymer
  • polybutene-1 poly-4-methylpentene- 1.
  • ⁇ -olefin such as ethylene-vinyl acetate copolymer (EVA), ethylene-acrylic acid copolymer, ionomer, or a mixture thereof, polyethylene terephthalate, polyethylene naphthalate, polyphenylene sulfide , Polyetherimide, polyimide, polycarbonate, polymethyl methacrylate, polyurethane, styrene-ethylene-butene- or pentene-based copolymers, or a mixture of two or more thereof, and these Outside of the resin and the filler, there may be mentioned a resin composition additives is blended as the material can be arbitrarily selected depending on the required characteristics.
  • EVA ethylene-vinyl acetate copolymer
  • EVA ethylene-acrylic acid copolymer
  • ionomer ionomer
  • a mixture thereof polyethylene terephthalate
  • polyethylene naphthalate polyethylene naphthalate
  • the base film 3aa may have a single layer structure or a multilayer structure.
  • the base film 3aa preferably has a layer made of a polyolefin resin.
  • the base film 3aa may be a single layer made of a polyolefin resin layer, or may have a multilayer structure of two or more layers made of a polyolefin resin layer and another resin layer.
  • a laminate of a layer made of low density polyethylene and a layer made of ethylene-vinyl acetate copolymer, or a laminate of a layer made of polypropylene and a layer made of polyethylene terephthalate can be mentioned.
  • Polyethylene terephthalate and polyethylene naphthalate are suitable materials.
  • the material of the surface of the base film opposite to the pressure-sensitive adhesive layer is preferably low-density polyethylene or an ethylene-vinyl acetate copolymer. That is, when the substrate film has a single layer structure, the material of the substrate film is preferably low density polyethylene or an ethylene-vinyl acetate copolymer, and the substrate film 3aa has a multilayer structure. In this case, the material of the layer opposite to the surface in contact with the pressure-sensitive adhesive layer is preferably low-density polyethylene or an ethylene-vinyl acetate copolymer.
  • the thickness of the base film 3aa is preferably 20 to 200 ⁇ m, more preferably 50 to 170 ⁇ m, and particularly preferably 80 to 160 ⁇ m from the viewpoints of strength characteristics, elongation characteristics, and radiation transmittance.
  • base film 3aa can be manufactured using a general extrusion method.
  • the base film 3aa is obtained by laminating various resins, it is manufactured by a coextrusion method, a lamination method, or the like.
  • an adhesive layer may be provided between the resins, as is usually done in the ordinary laminate film manufacturing method.
  • the adhesive layer 3ab preferably has high adhesion to the release film 3ac and the base film 3aa in the wafer thinning process.
  • the adhesive layer 3ab has high adhesion to the base film 3aa and the release film 3ac because it is peeled off from the mask material layer together with the base film 3aa and the release film 3ac. Is preferable (preferably low peelability).
  • the pressure-sensitive adhesive contained in the pressure-sensitive adhesive layer 3ab is not particularly specified, but an acrylic pressure-sensitive adhesive is preferable from the viewpoint of contamination and the like.
  • the acrylic pressure-sensitive adhesive means a (meth) acrylic polymer or a mixture of a (meth) acrylic polymer and a crosslinking agent.
  • the (meth) acrylic polymer means a polymer or copolymer having a (meth) acrylic acid ester as a constituent component, or a mixture thereof.
  • the weight average molecular weight of these polymers or copolymers is usually about 300,000 to 1,000,000.
  • the proportion of the (meth) acrylic acid ester component is preferably 70 mol% or more, more preferably 80 mol% or more, and further preferably 90 mol% or more.
  • the ratio of the (meth) acrylic acid ester component is not 100 mol% in the total monomer components of the (meth) acrylic polymer, the remaining monomer component is in a form in which the (meth) acryloyl group is polymerized as a polymerizable group. It is preferable that the monomer component is present (such as (meth) acrylic acid).
  • the ratio of the (meth) acrylic acid ester component having a functional group (for example, a hydroxy group) that reacts with a cross-linking agent to be described later is preferably 1 mol% or more in all monomer components of the (meth) acrylic polymer.
  • the mol% or more is more preferable, the 5 mol% or more is more preferable, and the 10 mol% or more is more preferable.
  • the proportion of the (meth) acrylic acid ester component is preferably 35 mol% or less, and more preferably 25 mol% or less.
  • the (meth) acrylic acid ester component is preferably a (meth) acrylic acid alkyl ester (also referred to as an alkyl (meth) acrylate).
  • the number of carbon atoms in the alkyl group constituting the (meth) acrylic acid alkyl ester is preferably 1-20, more preferably 1-15, and still more preferably 1-12.
  • the content of the (meth) acrylic polymer in the pressure-sensitive adhesive layer 3ab is preferably 80% by mass or more, more preferably 90% by mass or more, and 95 to 99 More preferably, it is 9% by mass.
  • a crosslinking agent is used in order to react with the functional group which a (meth) acrylic-type polymer has, and to exhibit adhesive force and cohesion force.
  • a crosslinking agent for example, 1,3-bis (N, N-diglycidylaminomethyl) cyclohexane, 1,3-bis (N, N-diglycidylaminomethyl) toluene, 1,3-bis (N, N-diglycidylaminomethyl) )
  • Epoxy compounds having two or more epoxy groups in the molecule such as benzene, N, N, N, N′-tetraglycidyl-m-xylenediamine, ethylene glycol diglycidyl ether, terephthalic acid diglycidyl ester acrylate, etc.
  • epoxy crosslinking agent 2,4-tolylene diisocyanate, 2,6-tolylene diisocyanate, 1,3-xylylene diisocyanate, 1,4-xylene diisocyanate, diphenylmethane-4,4′-diisocyanate , Hexamethylene diisocyanate, isophorone diisocyanate And these adduct types and other isocyanate compounds having two or more isocyanate groups in the molecule (hereinafter also referred to as “isocyanate-based crosslinking agent”), tetramethylol-tri- ⁇ -aziridinyl propionate, trimethylol.
  • Aziridine compounds having two or more aziridinyl groups (aziridine-based crosslinking agents) It is below.
  • the addition amount of the crosslinking agent may be set according to the desired adhesive strength, and is suitably 0.1 to 5.0 parts by mass with respect to 100 parts by mass of the (meth) acrylic polymer.
  • a non-radiation curable so-called pressure-sensitive pressure-sensitive adhesive is suitably used.
  • the pressure-sensitive adhesive the above-mentioned mixture of (meth) acrylic polymer and crosslinking agent can be suitably used.
  • the pressure-sensitive adhesive layer 3ab may be a pressure-sensitive adhesive made of a radiation polymerizable compound described later or a radiation-curable pressure-sensitive adhesive (that is, a radiation-curable pressure-sensitive adhesive layer).
  • the pressure-sensitive adhesive layer 3ab may further contain a conventionally known tackifier, softener, antioxidant and the like.
  • the thickness of the pressure-sensitive adhesive layer 3ab is preferably 5 to 100 ⁇ m from the viewpoint of further enhancing the protective ability of the elements and the like formed on the pattern surface 2.
  • the formation method of an adhesive layer is not specifically limited, A normal method is employable.
  • it can be formed by preparing a pressure-sensitive adhesive composition, applying the pressure-sensitive adhesive composition, and drying (for example, heat drying).
  • the pressure-sensitive adhesive composition can be prepared by adding an acrylic pressure-sensitive adhesive, a pressure-sensitive adhesive composed of an acrylic pressure-sensitive adhesive and a radiation-polymerizable compound, or a radiation-curing pressure-sensitive adhesive to a solvent that is usually used as necessary. .
  • the material of the release film 3ac is not particularly limited, and polyethylene terephthalate, polypropylene, or the like can be used.
  • the release film 3ac has a release treatment surface on one side.
  • As the peeling treatment it is common to apply a silicone-based or fluorine-based release agent or the like on the film.
  • the relationship between the peeling force between the mask material layer and the release film and the peeling force between the mask material layer and the release liner is brought into a predetermined state. be able to.
  • the release film 3ac is disposed in contact with the mask agent layer on the release treatment surface.
  • the surface of the release film 3ac opposite to the release treatment surface is subjected to an adhesion treatment.
  • an adhesion treatment By performing the adhesion treatment, the adhesion between the pressure-sensitive adhesive layer and the release film is improved, and only the mask material layer is selectively peeled off.
  • An example of the adhesion treatment is corona treatment.
  • the tensile elastic modulus of the release film is preferably 1.5 GPa or more. When the tensile modulus is 1.5 GPa or more, warpage of the semiconductor wafer itself after thin film grinding can be suppressed, and handling errors can be further reduced.
  • the tensile elastic modulus can be measured according to JIS K 7127 at a test speed of 300 mm / min.
  • the tensile elastic modulus can be appropriately set by selecting a material for the release film, selecting a thickness, and the like.
  • the thickness of the release film is preferably 25 to 75 ⁇ m. When the thickness is within this range, warpage of the semiconductor wafer itself can be suppressed, and chip breakage due to excessive release force of the release film can be suppressed.
  • the method for producing the release film is not particularly limited, and a normal method can be adopted. For example, it can be manufactured by coating. Moreover, a commercial item can also be used.
  • the mask material layer 3b is resistant to SF 6 plasma and is required to be able to remove the mask material by laser cutting and O 2 plasma. In addition, it absorbs irregularities on the pattern surface to improve adhesion with the pattern surface and protects the pattern surface.
  • the adhesion between the release film and the mask material layer is greater than the adhesion between the release liner and the mask material layer in order to release the release liner while maintaining the surface condition of the mask material layer from the mask-integrated surface protective tape with a release liner. (Low peelability).
  • the mask material layer 3b preferably has high adhesion to the release film 3ac in the wafer thinning process.
  • the adhesion between the mask material layer and the release film is The adhesion between the mask material layer and the semiconductor wafer is preferably low (preferably high peelability).
  • a radiation curable adhesive or the like for the mask material layer 3b.
  • radiation is used to mean both light rays such as ultraviolet rays and ionizing radiations such as electron beams.
  • the radiation used in the present invention is preferably ultraviolet rays.
  • the mask material layer is made of an acrylic pressure-sensitive adhesive that can be used for the above-mentioned pressure-sensitive adhesive layer, a pressure-sensitive adhesive composed of an acrylic pressure-sensitive adhesive that can be used for the above-mentioned pressure-sensitive adhesive layer and a radiation polymerizable compound described later, or a radiation-curable pressure-sensitive adhesive. It is preferable to contain, and it is more preferable to contain the adhesive which consists of the above-mentioned acrylic adhesive and the below-mentioned radiation-polymerizable compound, or a radiation-curable adhesive.
  • that the mask material layer 3b contains a (meth) acrylic pressure-sensitive adhesive means that the (meth) acrylic polymer exists in a state of reacting with a crosslinking agent.
  • a non-radiation curable so-called pressure-sensitive adhesive is suitably used.
  • the pressure-sensitive adhesive a mixture of a (meth) acrylic polymer that can be used in the above-mentioned adhesive layer and a crosslinking agent can be suitably used. The same applies to preferred examples of the (meth) acrylic polymer and the crosslinking agent.
  • the mask material layer is preferably a radiation curable type.
  • the radiation-curable pressure-sensitive adhesive a pressure-sensitive adhesive composed of the above-mentioned acrylic pressure-sensitive adhesive and a radiation polymerizable compound described later, or a radiation-curable pressure-sensitive adhesive can be suitably used.
  • the above-mentioned pressure-sensitive adhesive composed of an acrylic pressure-sensitive adhesive and a radiation polymerizable compound will be described.
  • the preferable range of the acrylic pressure-sensitive adhesive used for the mask material layer is the same as that of the acrylic pressure-sensitive adhesive that can be used for the above-mentioned pressure-sensitive adhesive layer.
  • the radiation-polymerizable compound a low molecular weight compound that can be polymerized by irradiation with radiation and has at least two photopolymerizable carbon-carbon double bonds in the molecule is widely used.
  • trimethylolpropane triacrylate tetramethylolmethane tetraacrylate
  • pentaerythritol triacrylate pentaerythritol tetraacrylate
  • dipentaerythritol monohydroxypentaacrylate dipentaerythritol hexaacrylate
  • 1,4-butylene glycol diacrylate Acrylate compounds such as 1,6-hexanediol diacrylate, polyethylene glycol diacrylate, and oligoester acrylate are widely applicable.
  • urethane acrylate oligomers can also be used.
  • the urethane acrylate oligomer includes a polyol compound such as a polyester type or a polyether type, and a polyvalent isocyanate compound (for example, 2,4-tolylene diisocyanate, 2,6-tolylene diisocyanate, 1,3-xylylene diene).
  • the mixing ratio of the acrylic pressure-sensitive adhesive and the radiation-polymerizable compound in the pressure-sensitive adhesive composed of the acrylic pressure-sensitive adhesive and the radiation-polymerizable compound is 50 to 200 masses of the radiation-polymerizable compound with respect to 100 parts by mass of the acrylic pressure-sensitive adhesive. Part, preferably 50 to 150 parts by weight.
  • the blending ratio is in this range, the adhesive strength of the mask material layer can be greatly reduced after irradiation.
  • the above-mentioned radiation curable pressure-sensitive adhesive will be described.
  • the radiation curable pressure-sensitive adhesive it is also preferable to use a radiation polymerizable (meth) acrylic polymer in which the above (meth) acrylic polymer itself is radiation polymerizable.
  • the radiation curable pressure-sensitive adhesive may contain a crosslinking agent.
  • the crosslinking agent which can be used for an adhesive layer can be used.
  • a radiation-polymerizable (meth) acrylic polymer is a polymer having a reactive group capable of undergoing a polymerization reaction by irradiation with radiation, particularly ultraviolet rays, in the molecule of the polymer.
  • an ethylenically unsaturated group that is, a group having a carbon-carbon double bond (ethylenically unsaturated bond) is preferable.
  • groups include vinyl groups, allyl groups, styryl groups, (meth) acryloyloxy groups, (meth) acryloylamino groups, and the like.
  • the introduction of the reactive group into the polymer is, for example, a polymer having a hydroxy group and a compound having a group that reacts with the hydroxy group (for example, an isocyanate group) and having the reactive group [(representative Specifically, 2- (meth) acryloyloxyethyl isocyanate] can be reacted.
  • an alkyl (meth) acrylate having 8 to 12 carbon atoms in the alcohol part In the monomer component constituting the (meth) acrylic polymer having an ethylenically unsaturated bond in the side chain constituting the mask material layer 3b, an alkyl (meth) acrylate having 8 to 12 carbon atoms in the alcohol part.
  • An ester component is preferably included.
  • the proportion of the (meth) acrylic acid alkyl ester component having 8 to 12 carbon atoms in the alcohol portion is 45 to 85 mol. % Is preferable, and 50 to 80 mol% is more preferable.
  • the “alcohol part” of the (meth) acrylic acid alkyl ester component means a structure derived from an alcohol forming an ester bond (in contrast to the (meth) acrylic acid alkyl ester component, A structure derived from (meth) acrylic acid is called an acid part).
  • the (meth) acrylic acid alkyl ester component is a 2-ethylhexyl acrylate component
  • the alcohol part has a structure derived from 2-ethylhexanol
  • the acid part has a structure derived from acrylic acid
  • the alcohol part has 8 carbon atoms.
  • the alcohol part has a structure derived from 1-dodecanol
  • the acid part has a structure derived from acrylic acid
  • the alcohol part has 12 carbon atoms.
  • a radiation polymerization initiator such as isopropyl benzoin ether, isobutyl benzoin ether, benzophenone, Michler's ketone, chlorothioxanthone, benzyl methyl ketal, ⁇ -hydroxycyclohexyl phenyl ketone, 2- Hydroxymethylphenylpropane or the like can be used.
  • a radiation polymerization initiator such as isopropyl benzoin ether, isobutyl benzoin ether, benzophenone, Michler's ketone, chlorothioxanthone, benzyl methyl ketal, ⁇ -hydroxycyclohexyl phenyl ketone, 2- Hydroxymethylphenylpropane or the like can be used.
  • the mask material layer 3b may further contain a photosensitizer, a conventionally known tackifier, softener, antioxidant and the like.
  • the mask material layer 3b it is also preferable to adopt a form described in paragraph numbers 0036 to 0055 of JP-A-2014-192204.
  • the mask material layer 3b preferably contains a fluorine-based mold release agent.
  • fluorine-based mold release agent examples include MegaFuck (trade name, manufactured by DIC Corporation).
  • the storage elastic modulus at 25 ° C. of the mask material layer is preferably less than 100,000 Pa, and particularly preferably less than 80,000 Pa. When the storage elastic modulus is less than 100,000 Pa, it is preferable because the mask material can be adhered to a wafer having an uneven surface without a gap.
  • the storage elastic modulus can be measured by the following method.
  • the storage elastic modulus can be measured under the conditions of a frequency of 1 Hz and 25 ° C. using a shear type viscoelastic device (ARES, manufactured by Rheometrics).
  • the test piece is formed by laminating a mask agent layer into a cylindrical shape having a thickness of about 2 mm and a diameter of 8 mm.
  • a storage elastic modulus can be set with the kind of adhesive, the kind of component contained in an adhesive, content, etc.
  • the thickness of the mask material layer 3b is larger than the height of the unevenness
  • the thickness of the mask material layer is not particularly limited, but the maximum height of the irregularities on the pattern surface of the semiconductor wafer is preferably + (0 to 50) ⁇ m, the maximum height + (0 to 30) ⁇ m is more preferable, and the maximum Height + (0 to 10) ⁇ m is preferable.
  • the maximum height of the irregularities on the pattern surface is not particularly limited, but is preferably 50 ⁇ m or more.
  • the maximum height of the unevenness means the maximum value of the distance from the highest part of the convex part to the wafer surface and the distance from the deepest part of the concave part to the semiconductor wafer surface. .
  • the mask material of the mask material layer is preferably a radiation curable type and a UV curable type from the viewpoint of selectively peeling the laminate of the base film, the pressure-sensitive adhesive layer and the release film while maintaining the surface state from the mask material layer. More preferred.
  • the formation method of a mask material layer is not specifically limited, A normal method is employable. For example, it can be formed by preparing a mask material composition and applying and drying (including heat drying) the mask material composition.
  • the mask material composition is prepared by adding, to the above-mentioned acrylic pressure-sensitive adhesive, the pressure-sensitive adhesive composed of the above-mentioned acrylic pressure-sensitive adhesive and a radiation-polymerizable compound, or the above-mentioned radiation-curable pressure-sensitive adhesive as necessary. Can be prepared.
  • the material of the release liner is not particularly limited, and polyethylene terephthalate, polypropylene, or the like can be used.
  • the release liner has a release treatment surface on one side. As a peeling process, the process similar to the above-mentioned peeling film is mentioned.
  • the release liner is disposed so as to be in contact with the mask agent layer on the release treatment surface.
  • the thickness of the release liner is preferably 25 to 50 ⁇ m.
  • the method for producing the release liner is not particularly limited, and a normal method can be adopted. For example, it can be formed by coating. Moreover, a commercial item can also be used.
  • the peeling force between each layer of the mask-integrated surface protective tape with a release liner of the present invention will be described.
  • the peel force (P 2 ) between the release liner 3c and the mask material layer 3b is smaller than the peel force (P 1 ) between the release film 3ac and the mask material layer 3b ( P 1 > P 2 ).
  • the difference in the peeling force is preferably 0.01 N / 25 mm or more.
  • the peeling force is measured at 23 ° C. and 50% RH at a peeling angle of 90 degrees and a peeling speed of 50 mm / min.
  • JIS Z 0237 can be referred to.
  • the peel force (P 1 ) between the mask material layer 3b and the release film 3ac is preferably 0.02 N / 25 mm or more and less than 1.0 N / 25 mm.
  • the peeling force (P 1 ) is 0.02 N / 25 mm or more, when the release liner 3c is peeled off, it is easy to selectively peel off between the release liner 3c and the mask material layer 3b.
  • it is less than 1.0 N / 25mm, when peeling the laminated body of the base film, adhesive layer, and peeling film which are mentioned later, the surface state of a mask material layer is maintained and the mask material layer 3b is made into a semiconductor wafer. Can leave.
  • the peeling force (P 1 ) between the mask material layer 3b and the peeling film 3ac is smaller than the peeling force (P 3 ) between the mask material layer 3b and the pattern surface 2 of the semiconductor wafer (P 1 ⁇ P 3 ).
  • the mask body layer 3b is exposed while maintaining the surface state of the mask material layer 3b from the mask-integrated surface protective tape, and the laminate of the base film, the pressure-sensitive adhesive layer and the release film Can be peeled off.
  • the peeling force can be measured by the method described above.
  • the mask-integrated surface protective tape with a release liner of the present invention uses a radiation curable adhesive or the like for the mask material layer 3b, and after the wafer thinning step, the mask material layer 3b is cured by radiation irradiation, before curing by irradiation, the relationship between the peel force (P 3) between the release force (P 1) and the pattern surface 2 of the mask material layer 3b and the semiconductor wafer between a mask material layer 3b release film 3ac Part It may be different from one embodiment.
  • the peeling force (P 3 ) between the mask material layer 3b and the pattern surface 2 of the semiconductor wafer and the peeling force (P 1 ) between the mask material layer 3b and the peeling film 3ac are obtained before curing by radiation irradiation. It is preferably 0.2 N / 25 mm or more. And after hardening of the mask material layer 3b by radiation irradiation, the peeling force (P 1 ) between the mask material layer 3b and the peeling film 3ac and the peeling force between the mask material layer 3b and the pattern surface 2 of the semiconductor wafer ( The relationship of P 3 ) is the relationship in the first embodiment.
  • the peeling force between the cured mask material layer and the release film 3ac is lower than the peeling force between the cured mask material layer and the pattern surface 2 of the semiconductor wafer.
  • the ultraviolet irradiation conditions are as follows: the entire mask-integrated surface protective tape is such that the ultraviolet rays have an integrated irradiation amount of 500 mJ / cm 2. Irradiation from the base film side of the tape. A high-pressure mercury lamp is used for ultraviolet irradiation.
  • the peeling force can be measured by the method described above.
  • the tensile elastic modulus of the mask-integrated surface protective tape (a laminate obtained by removing the release liner from the mask-integrated surface protective tape with release liner) is preferably 1 GPa or more.
  • the tensile elastic modulus is 1 GPa or more, the warpage of the semiconductor wafer itself can be suppressed after the wafer thinning step, and handling errors can be further reduced.
  • the tensile elastic modulus can be measured according to JIS K 7127 at a test speed of 300 mm / min.
  • the mask-integrated surface protective tape with a release liner of the present invention can be used for a semiconductor wafer with bumps.
  • the mask material layer is formed of a soft material (a material having a low storage elastic modulus) without impairing these functions. can do.
  • the mask-integrated surface protective tape with release liner preferably has the following characteristics. From the viewpoint of dealing with a semiconductor wafer with bumps, the thickness of the mask material layer 3b is preferably thicker than the height of the pump. Some semiconductor wafers with bumps have bumps with a maximum height of 250 ⁇ m, and some have a higher pump density.
  • the storage elastic modulus By setting the storage elastic modulus to less than 100,000 Pa, it adheres closely to the pattern surface to prevent intrusion of air and grinding water in the wafer thinning process, and the mask material layer is exposed while maintaining the surface state during plasma dicing. Can be used as a mask.
  • the wafer fixing tape 4 needs to have a plasma resistance that holds the semiconductor wafer 1 and can withstand even if it is exposed to a plasma dicing process. Further, in the pick-up process, good pick-up properties and, in some cases, expandability and the like are also required. Moreover, the well-known dicing tape utilized with the conventional plasma dicing system generally called a dicing tape can be used. In order to facilitate the transition to the die bonding step after picking up, a dicing die bonding tape in which a die bonding adhesive is laminated between the pressure-sensitive adhesive layer and the base film can also be used.
  • a laser irradiation apparatus for irradiating ultraviolet or infrared laser light can be used.
  • a laser irradiation unit is disposed so as to be movable along the street of the semiconductor wafer 1, and a laser with an appropriately controlled output can be irradiated to remove the mask material layer 3b.
  • the CO 2 laser can obtain a large output of several W to several tens W, and can be suitably used in the present invention.
  • the plasma etching apparatus is an apparatus capable of performing dry etching on the semiconductor wafer 1.
  • the plasma etching apparatus creates a sealed processing space in the vacuum chamber, the semiconductor wafer 1 is placed on the high frequency side electrode, and faces the high frequency side electrode. It is preferable that the gas for generating plasma is supplied from the gas supply electrode provided. If a high-frequency voltage is applied to the high-frequency side electrode, plasma is generated between the gas supply electrode and the high-frequency side electrode, and this plasma is used. It is preferable to circulate a refrigerant in the high-frequency electrode that generates heat to prevent the semiconductor wafer 1 from being heated by the heat of the plasma.
  • the mask-integrated surface protective tape with a release liner of the present invention since it has a mask application function in plasma dicing, a photolithography process or the like for providing a resist used in a conventional plasma dicing process becomes unnecessary.
  • a technique that requires high-level alignment such as printing or transfer is not required for forming the mask, and the mask can be easily bonded to the surface of the semiconductor wafer, and the mask can be easily formed by a laser device.
  • the mask material layer 3b can be removed by plasma ashing, the mask portion can be removed by the same apparatus as that for performing plasma dicing.
  • plasma dicing is performed from the pattern surface 2 side (surface S side), it is not necessary to invert the chip upside down before the picking operation. For these reasons, the equipment can be simplified and the process cost can be greatly reduced.
  • the relationship of the peeling force of each layer is adjusted, a mask material layer can be exposed without adhesive residue as needed, and work efficiency can be improved.
  • the mask-integrated surface protective tape with a release liner of the present invention can be applied to the manufacture of a semiconductor chip using a bumped semiconductor wafer.
  • the mask material layer of the mask-integrated surface protection tape with a release liner according to the present invention can be configured to follow the pattern surface including the bumps well, cracks in the semiconductor wafer with bumps and deterioration in thickness accuracy of the semiconductor wafer It is possible to efficiently perform the wafer thinning process while suppressing the above.
  • Example 1 Production of mask-integrated surface protective tape with release liner, production of semiconductor chip ⁇ Production of mask-integrated surface protective tape with release liner> A mask-integrated surface protective tape with a release liner shown in FIG. 1 was produced by the following procedure. 1) Preparation of pressure-sensitive adhesive composition A 1.0 mol% of methacrylic acid, 78 mol% of 2-ethylhexyl acrylate, 21 mol% of 2-hydroxyethyl acrylate were mixed and polymerized in a solution to give a (meth) having a mass average molecular weight of 700,000. An acrylic polymer solution was obtained.
  • Coronate L manufactured by Nippon Polyurethane Industry Co., Ltd., isocyanate-based crosslinking agent
  • the mask material composition A is applied onto the release treatment surface of a release film (trade name: E7002, thickness 25 ⁇ m, manufactured by Toyobo Co., Ltd., having a release treatment surface on one side) so that the thickness after drying is 60 ⁇ m. Worked.
  • the obtained mask material layer is bonded to the release treatment surface of a release liner (trade name: E7006, thickness: 25 ⁇ m, manufactured by Toyobo Co., Ltd., having a release treatment surface on one side) and left at room temperature (25 ° C.).
  • a release liner having a thickness of 110 ⁇ m, a mask material layer, and an integrated release film were obtained.
  • the corona treatment was performed to the surface which is not peeling-processed beforehand.
  • the formed mask material layer is in a state in which the radiation-polymerizable (meth) acrylic polymer and the cross-linking agent have reacted and is not cured by radiation irradiation.
  • the release liner of the surface protection tape with a release liner is peeled off, and the adhesive layer is attached to the release film surface on which the release liner, the mask material layer and the release film integrated body have been subjected to corona treatment, so that the total thickness is 240 ⁇ m.
  • a mask-integrated surface protective tape with a release liner was obtained.
  • the surface opposite to the surface on which the mask-integrated surface protective tape was bonded was siliconized. Grinding was performed until the thickness of the wafer reached 50 ⁇ m.
  • the ground silicon wafer was mounted on a dicing tape from the back side of the silicon wafer using a wafer mounter RAD-2700F (trade name: manufactured by Lintec Corporation) and supported and fixed by a ring frame.
  • the peeling force between the mask material layer and the release film is reduced by irradiating 500 mJ / cm 2 of ultraviolet light from the mask-integrated tape side using a high-pressure mercury lamp, and the base film, the adhesive layer, and the release film
  • the laminate was peeled off to leave a cured mask material layer on the silicon wafer.
  • the peeling force between the mask material layer and the release film after the ultraviolet irradiation It was found that the peeling force between the mask material layer and the wafer satisfies the specified peeling force relationship.
  • the mask material on the scribe line was removed with a CO 2 laser, and the scribe line was opened. Thereafter, SF 6 gas was used as a plasma generating gas, and the silicon wafer was irradiated with plasma from the mask material layer side at an etching rate of 15 ⁇ m / min for 5 minutes. The silicon wafer was cut by this plasma dicing and divided into individual chips. Next, O 2 gas was used as a plasma generating gas, and ashing was performed at an etching rate of 1.5 ⁇ m / min for 10 minutes to remove the mask material. Thereafter, ultraviolet rays were irradiated from the dicing tape side (irradiation amount: 200 mJ / cm 2 ) to reduce the adhesive strength of the dicing tape and pick up chips.
  • Example 2 Production of mask-integrated surface protective tape with release liner and production of semiconductor chip
  • the release film was replaced with another release film (trade name: E7004).
  • a mask-integrated surface protective tape with a release liner of Example 2 was obtained in the same manner as in Example 1 except that the thickness was 25 ⁇ m, manufactured by Toyobo Co., Ltd., and had a release treatment surface on one side.
  • a semiconductor chip was manufactured in the same manner as in Example 1 except that this mask-integrated surface protective tape with release liner was used.
  • This pressure-sensitive adhesive composition is coated on a release liner so that the thickness is 30 ⁇ m, and is bonded to the corona-treated surface of an LDPE (low density polyethylene) film having a thickness of 100 ⁇ m, and a pressure-sensitive type with a release liner having a thickness of 130 ⁇ m.
  • a surface protective tape was obtained.
  • Example 1 Thereafter, the pressure-sensitive surface protective tape was peeled off. Thereafter, the wafer was divided into chips by plasma dicing in the same manner as in Example 1, then the mask was removed by ashing in the same manner as in Example 1, and the chips were picked up in the same manner as in Example 1.
  • Test Example 5 Workload (overall evaluation) Further, based on the evaluation results of Test Examples 2 to 4, the workload was comprehensively evaluated based on the following evaluation criteria. The results are shown in Table 2 below. -Workload evaluation criteria- ⁇ : Pass all of Test Examples 2 to 4 ⁇ : Fail one of Test Examples 2 to 4
  • the mask-integrated surface protective tape with a release liner of the present invention can be used as a mask-integrated surface protective tape by peeling off the release liner, and as described above, after being attached to a semiconductor wafer, the mask material layer The surface was maintained and exposed to the semiconductor wafer surface. Further, from the results of the above test examples, when a semiconductor chip is manufactured by processing a semiconductor wafer, the mask-integrated surface is applied to the pattern surface of the semiconductor wafer by using the mask-integrated surface protective tape with a release liner of the present invention. By simply attaching a protective tape and peeling off the laminate of the base film, the pressure-sensitive adhesive layer and the release film from the tape, a mask can be easily formed without producing adhesive residue. It was found that the two plasmas can be removed more reliably and the load on the environment and the work load can be reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Adhesive Tapes (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Dicing (AREA)
  • Laminated Bodies (AREA)

Abstract

基材フィルムと、粘着剤層と、剥離フィルムと、マスク材層と、剥離ライナーとを、この順で有する剥離ライナー付マスク一体型表面保護テープであって、前記剥離フィルム及び前記剥離ライナーはそれぞれ１つの剥離処理面を有し、該剥離フィルム及び剥離ライナーはそれぞれ前記剥離処理面で前記マスク材層と接しており、該剥離フィルムと該マスク材層間の剥離力より該剥離ライナーと該マスク材層間の剥離力が小さい、剥離ライナー付マスク一体型表面保護テープ。

Description

剥離ライナー付マスク一体型表面保護テープ
　本発明は、剥離ライナー付マスク一体型表面保護テープに関する。
　最近の半導体チップの薄膜化及び小チップ化への進化はめざましい。特に、メモリカードやスマートカードの様な半導体ＩＣチップが内蔵されたＩＣカードでは薄膜化が要求されている。また、ＬＥＤ及び／又はＬＣＤ駆動用デバイスなどでは小チップ化が要求されている。今後ＩＣカードやＬＥＤ及び／又はＬＣＤ駆動用デバイスの需要が増えるにつれ半導体チップの薄膜化及び小チップ化のニーズはより一層高まるものと考えられる。
　半導体チップは、半導体ウェハをバックグラインド工程やエッチング工程等において所定厚みに薄膜化した後、ダイシング工程を経て個々のチップに分割することにより得られる。ダイシング工程においては、ダイシングをダイシングブレードにより行うブレードダイシング方式、ダイシングをレーザーで行うレーザーダイシング方式、ダイシングを水圧で行うウオータージェット方式、半導体ウェハの厚み方向にレーザーで改質層を形成し、エキスパンドして分断し個片化するステルスダイシング方式、及びダイシングをプラズマで行うプラズマダイシング方式（例えば、特許文献１参照）など、様々な方式が用いられている。
　なかでも、プラズマダイシング方式はチップの分断に最適なプロセスの１つとされてきた。プラズマダイシング方式は、マスクで覆っていない箇所をプラズマで選択的にエッチングすることで、半導体ウェハを分割する方法である。このダイシング方法を用いると、選択的にチップの分断が可能であり、スクライブラインが曲がっていても問題なく分断できる。また、エッチングレートが非常に高い。
特開２００７－１９３８５号公報
　プラズマダイシング方式では、六フッ化硫黄（ＳＦ６）や四フッ化炭素（ＣＦ４）など、半導体ウェハとの反応性が非常に高いフッ素系のガスをプラズマ発生用ガスとして用いており、その高いエッチングレートから、エッチングしない面に対してマスクによる保護が必須であり、事前にマスク形成が必要となる。
　このマスク形成には、特許文献１にも記載があるように、半導体ウェハの表面にレジストを塗布した後、ストリートに相当する部分をフォトリソグラフィプロセスで除去してマスクとする技術が一般的に用いられる。そのため、プラズマダイシングを行うためには、プラズマダイシング設備に加えてフォトリソ工程設備が必要で、チップコストが上昇するという問題がある。また、プラズマエッチング後にマスク（レジスト膜）が残った状態であるため、マスク除去のために大量の溶剤を用いる必要があり、それでもマスクを完全に除去できないこともあり、不良チップが生じる場合があった。さらに、レジストによるマスキング工程を経るため、全体の処理プロセスが長くなるという不都合もあった。
　剥離ライナー付マスク一体型表面保護テープは、半導体ウェハの裏面研削工程においては半導体ウェハのパターン面を保護し、その後のプラズマによる個別化工程の前には、マスク一体型表面保護テープから、マスク材層を選択的に半導体ウェハに残すことが重要である。
　また、各工程において選択的に必要な層を露出させるため、各層の剥離力の関係が適切に制御されている必要があり、各層の設計に大幅な制限がかかってしまう。
　本発明は、プラズマダイシング方式を用いた半導体チップの製造におけるフォトリソグラフィプロセスによるマスク形成を不要とする剥離ライナー付マスク一体型の表面保護テープを提供することを課題とする。
　本発明は、さらに、各層間の剥離力の関係が制御され、マスク材層をその表面状態を維持して露出できる、マスク一体型表面保護テープを提供することも課題とする。
　本発明の上記課題は以下の手段によって解決される。
（１）基材フィルムと、粘着剤層と、剥離フィルムと、マスク材層と、剥離ライナーとを、この順で有する剥離ライナー付マスク一体型表面保護テープであって、前記剥離フィルム及び前記剥離ライナーはそれぞれ１つの剥離処理面を有し、該剥離フィルム及び剥離ライナーはそれぞれ前記剥離処理面で前記マスク材層と接しており、該剥離フィルムと該マスク材層間の剥離力より該剥離ライナーと該マスク材層間の剥離力が小さい、剥離ライナー付マスク一体型表面保護テープ。
（２）前記マスク材層の貯蔵弾性率が、１０万Ｐａ未満である（１）記載の剥離ライナー付マスク一体型表面保護テープ。
（３）前記剥離フィルムと前記マスク材層間の剥離力が、０．０２Ｎ／２５ｍｍ以上、１．０Ｎ／２５ｍｍ未満である（１）又は（２）記載の剥離ライナー付マスク一体型表面保護テープ。
（４）前記剥離ライナー付マスク一体型表面保護テープから前記剥離ライナーを除いた積層体の引張弾性率が１ＧＰａ以上である（１）～（３）のいずれか１つに記載の剥離ライナー付マスク一体型表面保護テープ。
（５）前記剥離フィルムの引張弾性率が、１．５ＧＰａ以上である（１）～（４）のいずれか１つに記載の剥離ライナー付マスク一体型表面保護テープ。
（６）前記剥離フィルムの厚さが２５～７５μｍである（１）～（５）のいずれか１つに記載の剥離ライナー付マスク一体型表面保護テープ。
（７）前記基材フィルムの、前記粘着剤層とは反対側の面の材質が低密度ポリエチレン又はエチレン－酢酸ビニル共重合体である（１）～（６）のいずれか１つに記載の剥離ライナー付マスク一体型表面保護テープ。
（８）前記マスク材層のマスク材が紫外線硬化型である（１）～（７）のいずれか１つに記載の剥離ライナー付マスク一体型表面保護テープ。
（９）下記工程（ａ）～（ｄ）を含む半導体チップの製造に用いられる、（１）～（８）のいずれか１つに記載の剥離ライナー付マスク一体型表面保護テープ
（ａ）前記剥離ライナー付マスク一体型表面保護テープから前記剥離ライナーを剥離して半導体ウェハのパターン面側に貼り合せた状態で、該半導体ウェハの裏面を研削し、研削した半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程、
（ｂ）前記マスク一体型表面保護テープから前記基材フィルムと前記粘着剤層と前記剥離フィルムとを一体に剥離してマスク材層を表面に露出させた後、該マスク材層のうち半導体ウェハのストリートに相当する部分をレーザーにより切断して半導体ウェハのストリートを開口する工程、
（ｃ）ＳＦ６プラズマにより半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程、及び、
（ｄ）Ｏ２プラズマにより前記マスク材層を除去するアッシング工程。
（１０）前記マスク材層の厚みが、前記パターン面の凹凸の最大高さより大きい（９）記載の剥離ライナー付マスク一体型表面保護テープ。
（１１）前記パターン面の凹凸の最大高さが５０μｍ以上である（９）又は（１０）記載の剥離ライナー付マスク一体型表面保護テープ。
　本発明の剥離ライナー付マスク一体型表面保護テープは、プラズマダイシング方式を用いた半導体チップの製造において、フォトリソグラフィプロセスによらずにマスク形成することができる。また、本発明の剥離ライナー付マスク一体型表面保護テープは、剥離ライナーを剥離して、マスク材層を表面保護テープ表面に露出することができる。さらに、本発明の剥離ライナー付マスク一体型の表面保護テープは、上記薄膜化工程後においてマスク材層を半導体ウェハ表面に表面状態を維持して露出させることができる。
　本発明の上記及び他の特徴及び利点は、適宜添付の図面を参照して、下記の記載からより明らかになるであろう。
図１は、本発明の剥離ライナー付マスク一体型表面保護テープの一態様の模式的な断面図である。 図２は、本発明の剥離ライナー付マスク一体型表面保護テープを使用する第１実施形態において、半導体ウェハへのマスク一体型表面保護テープ（剥離ライナー付マスク一体型表面保護テープから剥離ライナーを除いた積層体）貼合までの工程を説明する概略断面図である。分図２（ａ）は半導体ウェハを示し、分図２（ｂ）はマスク一体型表面保護テープを貼合する様子を示し、分図２（ｃ）はマスク一体型表面保護テープを貼合した半導体ウェハを示す。 図３は、本発明の剥離ライナー付マスク一体型表面保護テープを使用する第１実施形態において、半導体ウェハの薄膜化と固定までの工程を説明する概略端面図である。分図３（ａ）は半導体ウェハの薄膜化処理を示し、分図３（ｂ）はウェハ固定テープを貼合する様子を示し、分図３（ｃ）は半導体ウェハをリングフレームに固定した状態を示す。 図４は、本発明の剥離ライナー付マスク一体型表面保護テープを使用する第１実施形態におけるマスク形成までの工程を説明する概略端面図であり、分図４（ａ）はマスク一体型表面保護テープからマスク材層を残して基材フィルム、粘着剤層及び剥離フィルムの積層体を引き剥がす様子を示し、分図４（ｂ）はマスク一体型表面保護テープのマスク材層が剥き出しになった状態を示し、分図４（ｃ）はレーザーでストリートに相当するマスク材層を切除する工程を示す。 図５は、本発明の剥離ライナー付マスク一体型表面保護テープを使用する第１実施形態におけるプラズマダイシングとプラズマアッシングの工程を説明する概略端面図であり、分図５（ａ）はプラズマダイシングを行う様子を示し、分図５（ｂ）はチップに個片化された状態を示し、分図５（ｃ）はプラズマアッシングを行う様子を示す。 図６は、本発明の剥離ライナー付マスク一体型表面保護テープを使用する第１実施形態におけるチップをピックアップするまでの工程を説明する概略端面図であり、分図６（ａ）はマスク材層が除去された状態を示し、分図６（ｂ）はチップをピックアップする様子を示す。 図７は、本発明の剥離ライナー付マスク一体型表面保護テープを使用する第２実施形態における紫外線照射処理を行う前後の状態を説明する概略端面図であり、分図７（ａ）は半導体ウェハの表裏両面をそれぞれマスク一体型表面保護テープとウェハ固定テープとで被覆し固定した状態を示し、分図７（ｂ）は紫外線が照射される様子を示し、分図７（ｃ）はマスク一体型表面保護テープからマスク材層を残して基材フィルム、粘着剤層及び剥離フィルムの積層体を引き剥がす様子を示す。
　本発明の剥離ライナー付マスク一体型表面保護テープは、好ましくは、半導体ウェハをプラズマダイシングにより分割、個別化して半導体チップを得る方法に用いられる。より詳細には、本発明の剥離ライナー付マスク一体型表面保護テープは、半導体ウェハの裏面研削の際に、パターン面（表面であって、回路、素子、及び／又はバンプ等が形成された面）を保護するために、当該パターン面に貼り合わせて用いることが好ましい。
　以下に説明するように、本発明の剥離ライナー付マスク一体型表面保護テープを用いることにより、プラズマダイシング工程に先立つフォトリソグラフィプロセスが不要となり、半導体チップないし半導体製品の製造コストを大幅に抑えることができる。
　本発明の剥離ライナー付マスク一体型表面保護テープは、さらに好ましくは、少なくとも下記工程（ａ）～（ｄ）を含む半導体チップの製造に用いられる。
（ａ）本発明の剥離ライナー付マスク一体型表面保護テープから前記剥離ライナーを剥離して半導体ウェハのパターン面側に貼り合せた状態で、該半導体ウェハの裏面を研削し、研削した半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程、
（ｂ）前記マスク一体型表面保護テープから前記基材フィルムと前記粘着剤層と前記剥離フィルムとを剥離して（すなわちマスク一体型表面保護テープから基材フィルム、粘着剤層及び剥離フィルムの積層体を剥離して）マスク材層を表面に露出させた後、該マスク材層のうち半導体ウェハのストリートに相当する部分をレーザーにより切断して半導体ウェハのストリートを開口する工程、
（ｃ）ＳＦ６プラズマにより半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程、及び、
（ｄ）Ｏ２プラズマにより前記マスク材層を除去するアッシング工程。
　本発明の剥離ライナー付マスク一体型表面保護テープが適用される上記半導体チップの製造方法は、上記工程（ｄ）の後、下記工程（ｅ）を含むことが好ましい。また下記工程（ｅ）を含む場合、当該工程（ｅ）の後、さらに下記工程（ｆ）を含むことが好ましい。
（ｅ）ウェハ固定テープから半導体チップをピックアップする工程
（ｆ）ピックアップした半導体チップをダイボンディング工程に移行する工程
　本発明の剥離ライナー付マスク一体型表面保護テープは、基材フィルムと、粘着剤層と、剥離フィルムと、マスク材層と、剥離ライナーとを、この順で有する。
　本発明において、上記基材フィルムと、上記粘着剤層と、上記剥離フィルムと、上記マスク材層との積層体を「マスク一体型表面保護テープ」ということがある。
　また、上記基材フィルムと上記粘着剤層との積層体を「表面保護テープ」ということがある。すなわち、本発明の剥離ライナー付マスク一体型表面保護テープは、表面保護テープの粘着剤層上に、さらに、剥離フィルム、マスク材層、及び剥離ライナーが設けられた積層構造のテープである。
　本発明の剥離ライナー付マスク一体型表面保護テープにおいて、少なくともマスク材が感圧型であることが好ましく、感圧型であってさらに放射線硬化型（すなわち、放射線照射により硬化する特性を有すること）であることがより好ましく、マスク材が放射線硬化型であり、粘着剤が感圧型であることがさらに好ましい。粘着剤は、感圧型かつ放射線硬化型であってもよい。
　マスク材が放射線硬化型である場合、上記工程（ａ）と上記工程（ｂ）との間に、マスク一体型表面保護テープに放射線を照射して、マスク材を硬化させる工程（ａｂ）を含むことが好ましい。マスク材を放射線照射により硬化させて硬化マスク材層とすると、硬化マスク材層と剥離フィルムとの層間剥離力が低下し、基材フィルム、粘着剤層及び剥離フィルムの積層体をマスク材層からより剥離しやすくなる。
　本発明において、粘着剤層は、粘着剤組成物の塗工層を意味し、粘着剤層に含有される粘着剤が粘着力又は凝集力を発揮している状態にある。粘着剤組成物に後述する架橋剤が含有されている場合には、粘着剤組成物中の成分が反応して、粘着力及び凝集力を発揮した状態にある。また、粘着剤が放射線硬化型である場合、粘着剤層は、後述する放射線重合性化合物又は放射線硬化型粘着剤の重合硬化していない状態にある。放射線照射による粘着剤重合硬化後の粘着剤層を、硬化粘着剤層という。
　本発明において、マスク材層は、マスク材組成物の塗工層を意味し、マスク材層に含有される粘着剤が粘着力又は凝集力を発揮している状態にある。マスク材組成物に後述する架橋剤が含有されている場合には、マスク材組成物中の成分が反応して、粘着力及び凝集力を発揮した状態にある。また、マスク材が、放射線硬化型である場合には、マスク材層は、後述する放射線重合性化合物又は放射線硬化型粘着剤の重合硬化していない状態にある。放射線照射によるマスク材重合硬化後の粘着剤層を、硬化マスク材層という。
　本発明の剥離ライナー付マスク一体型表面保護テープを用いた半導体チップの製造方法（以下、単に「本発明が適用される製造方法」という。）について、その好ましい実施形態を、図面を参照して以下に説明するが、本発明は、本発明で規定されること以外は下記実施形態に限定されるものではない。また、各図面に示される形態は、本発明の理解を容易にするための模式図であり、各部材のサイズ、厚み、ないしは相対的な大小関係等は説明の便宜上大小を変えている場合があり、実際の関係をそのまま示すものではない。また、本発明で規定する事項以外はこれらの図面に示された外形、形状に限定されるものでもない。
　本発明が適用される製造方法の好ましい実施形態は、下記に示す第１及び２の実施形態に分類することができる。
＜第１実施形態［図１～図６］＞
　本発明が適用される製造方法の第１の実施形態を図１～図６を参照して説明する。
　図１に示すように、本発明の剥離ライナー付マスク一体型表面保護テープ１０１は、基材フィルム３ａａ、粘着剤層３ａｂ、剥離フィルム３ａｃ、マスク材層３ｂ、及び剥離ライナー３ｃを有する。剥離ライナー付マスク一体型表面保護テープ１０１から、剥離ライナー３ｃを剥離してマスク一体型表面保護テープ３とする。このとき、剥離ライナー付マスク一体型表面保護テープ１０１において、剥離フィルム３ａｃとマスク材層３ｂ間の剥離力より剥離ライナー３ｃとマスク材層３ｂ間の剥離力が小さい。
　半導体ウェハ１は、その表面Ｓに半導体素子の回路又はバンプなどが形成され凹凸を有するパターン面２を有している（図２（ａ）参照）。このパターン面２に、基材フィルム３ａａ、粘着剤層３ａｂ、剥離フィルム３ａｃ及びマスク材層３ｂを有するマスク一体型表面保護テープ３を貼合し（図２（ｂ）参照）、パターン面２がマスク一体型表面保護テープ３で被覆された半導体ウェハ１を得る（図２（ｃ）参照）。
　パターン面２にマスク一体型表面保護テープ３を貼合するのに際して、剥離ライナー付マスク一体型表面保護テープ１０１から剥離ライナー３ｃを剥離する。このとき、剥離ライナー付マスク一体型表面保護テープ１０１は、後述する剥離力の関係を有しているから、マスク材層が剥離ライナーに付着して剥離フィルムから剥離することを防止できる。さらに、剥離ライナーを剥離しても、マスク材層の表面に剥離跡が残存しない。よって、マスク材層の表面は平坦になっており、後述するように、パターン面２とマスク材層との高い密着性を実現できる（図２（ｃ））。この作用効果は、後述するように、追従性に優れた材料でマスク材層を形成した場合にも、同様に奏される。
　本発明において、剥離ライナーの剥離方法は、特に限定されず、公知の方法を適用できる。
　次に、半導体ウェハ１の裏面Ｂをウェハ研削装置Ｍ１で研削し、半導体ウェハ１の厚みを薄くする（図３（ａ）参照）。その研削した裏面Ｂにはウェハ固定テープ４を貼り合わせて（図３（ｂ）参照）、リングフレームＦに支持固定する（図３（ｃ）参照）。
　半導体ウェハ１からマスク一体型表面保護テープ３の基材フィルム、粘着剤層及び剥離フィルムの積層体３ａを剥離するとともにそのマスク材層３ｂは半導体ウェハ１に残して（図４（ａ）参照）、マスク材層３ｂを露出させる（図４（ｂ）参照）。このとき、マスク一体型表面保護テープ３において、マスク材層３ｂと剥離フィルム３ａｃ間の剥離力は、マスク材層３ｂと半導体ウェハのパターン面２との間の剥離力よりも小さい。
　マスク材層の、基材フィルムと反対側表面は、未使用時には剥離ライナーに対する剥離力は上記関係を満たしているが、半導体ウェハに貼合後には表面Ｓに対する剥離力は逆の関係を満たす特性を有する。
　剥離フィルム３ａｃの、マスク材層３ｂと接触する表面は後述するように剥離処理がされているのに対して、パターン面２は剥離処理されていない。したがって、マスク材層は、剥離フィルム３ａｃよりもパターン面２と強大な密着力で密着しており、その結果、上述の剥離力の関係を満たすこととなる。
　このように、本発明では、マスク材層３ｂが接する面の状態（剥離処理の有無）等によって、剥離する部材との剥離力を制御し、剥離する部材を適時に選択的かつマスク材層の形状又は表面状態を損なうことなく、剥離することができる。
　これにより、上記２つの剥離操作が可能になる。
　そして、表面Ｓの側からパターン面２に格子状等に適宜形成された複数のストリート（図示せず）に対してＣＯ２レーザーＬを照射して、マスク材層３ｂのストリートに相当する部分を除去し、半導体ウェハのストリートを開口する（図４（ｃ）参照）。
　次に、表面Ｓ側からＳＦ６ガスのプラズマＰ１による処理を行いストリート部分で剥き出しになった半導体ウェハ１をエッチングし（図５（ａ）参照）、個々のチップ７に分割して個片化する（図５（ｂ）参照）、次いでＯ２ガスのプラズマＰ２によってアッシングを行い（図５（ｃ）参照）、表面Ｓに残ったマスク材層３ｂを取り除く（図６（ａ）参照）。そして最後に個片化されたチップ７をピンＭ２により突き上げコレットＭ３により吸着してピックアップする（図６（ｂ）参照）。
　ここで、ＳＦ６ガスを用いた半導体ウェハのＳｉのエッチングプロセスはＢＯＳＣＨプロセスとも呼ばれ、露出したＳｉと、ＳＦ６をプラズマ化して生成したフッ素原子とを反応させ、四フッ化ケイ素（ＳｉＦ４）として除去するものであり、リアクティブイオンエッチング（ＲＩＥ）とも呼ばれる。一方、Ｏ２プラズマによる除去は、半導体製造プロセス中ではプラズマクリーナーとしても用いられる方法でアッシング（灰化）とも呼ばれ、有機物除去の手法の一つである。半導体デバイス表面に残った有機物残渣をクリーニングするために行われる。プラズマ化して生成した酸素原子とマスク材成分の炭素原子とを反応させ、二酸化炭素ガス（ＣＯ２）等として除去するものである。なお、プラズマＰ１はマスク材層を除去できるのであれば、ＳＦ６のプラズマ以外のプラズマ（例えば、四フッ化炭素（ＣＦ４）のプラズマ）を使用することもできる。また、Ｐ２は上記アッシングが可能であれば、Ｏ２のプラズマ以外のプラズマを使用することもできる。
＜第２実施形態［図７］＞
　本実施形態では第１実施形態における基材フィルム、粘着剤層及び剥離フィルムの積層体３ａを剥離する工程の前に、マスク一体型表面保護テープ３に紫外線等の放射線を照射してマスク材層を硬化させる工程（ａｂ）を含む点で第１実施形態と異なる。その他の工程は第１実施形態と同じである。
　即ち、半導体ウェハ１の表面Ｓ側にはマスク一体型表面保護テープ３を貼合し、半導体ウェハ１の研削した裏面Ｂ側にはウェハ固定テープ４を貼合し、リングフレームＦに支持固定した（図３（ｃ）、図７（ａ）参照）後、表面Ｓ側からマスク一体型表面保護テープ３に向けて紫外線ＵＶを照射する（図７（ｂ）参照）。そして、マスク一体型表面保護テープ３のマスク材層３ｂを硬化させた後、基材フィルム、粘着剤層及び剥離フィルムの積層体３ａを取り除いて（図７（ｃ）参照）マスク材層３ｂを剥き出しにする。そしてレーザーＬによりストリートに相当する部分のマスク材層３ｂを切除する工程に移る。
　本実施形態においては、上述のように、剥離力の適時変更に加えて、積層体３ａを剥離する前に、マスク材層を硬化マスク材層とする。これにより、硬化マスク材層により剥離力をさらに低下させ、上述の剥離力による選択的剥離性を補強することができる。よって、第２実施形態に用いる、本発明の剥離ライナー付マスク一体型表面保護テープは、本発明の効果をさらに高い水準で実現できる。
　本実施形態で用いる剥離ライナー付マスク一体型表面保護テープは、第１実施形態で示した剥離ライナー付マスク一体型表面保護テープ１０１の中でも紫外線等の放射線で硬化可能な材質をマスク材層３ｂに用いたものである。
　マスク材層３ｂを紫外線等の放射線で硬化させることにより、マスク材層の表面状態をより良い状態で維持して、基材フィルム、粘着剤層及び剥離フィルムの積層体３ａとマスク材層３ｂとの剥離ができる。
　以下、上記第１実施形態及び第２実施形態に用いる材料等について合せて説明する。
　なお、これらの実施形態に用いる装置及び材料等は、特に断りのない限り、従来から半導体ウェハの加工に用いられている通常の装置及び材料等を使用することができ、その使用条件も通常の使用方法の範囲内で目的に応じて適宜に設定、好適化することができる。また、各実施形態で共通する材質、構造、方法、効果などについては重複記載を省略する。
　下記で説明する材料は、本発明の剥離ライナー付マスク一体型表面保護テープ全てに適用可能な材料であり、剥離ライナー付マスク一体型表面保護テープを上記方法に用いる場合に限定して適用される材料ではない。
　半導体ウェハ１は、片面にパターン面２を有するシリコンウェハなどであり、パターン面２は、半導体素子の回路などが形成された面であって、平面視においてストリートを有する。
　本発明の剥離ライナー付マスク一体型表面保護テープ１０１は、基材フィルム３ａａ上に粘着剤層３ａｂが設けられ、粘着剤層３ａｂ上に剥離フィルム３ａｃが設けられ、剥離フィルム３ａｃ上にマスク材層３ｂが設けられ、さらにマスク材層３ｂ上に剥離ライナー３ｃが設けられた構成を有し、パターン面２を保護する機能を有する。即ち、後工程の工程（ａ）での半導体ウェハの裏面の研削工程（以下、ウェハ薄膜化工程ともいう）ではパターン面２で半導体ウェハ１を支持して半導体ウェハの裏面が研削されるため、マスク一体型表面保護テープ３はこの研削時の負荷に耐える必要がある。そのため、マスク一体型表面保護テープ３は単なるレジスト膜等とは異なり、パターン面の凹凸を吸収するだけの厚みがあって、その押圧抵抗は低く、また研削時のダストや研削水などの浸入が起こらないようにウェハ表面に密着できるだけの密着性が高いものである。
　基材フィルム３ａａは、プラスチックやゴム等からなり、例えばポリエチレン（低密度ポリエチレン（ＬＤＰＥ）を含む）、ポリプロピレン、エチレン－プロピレン共重合体等のポリオレフィン樹脂、ポリブテン－１、ポリ－４－メチルペンテン－１、エチレン－酢酸ビニル共重合体（ＥＶＡ）、エチレン－アクリル酸共重合体、アイオノマー等のα－オレフィンの単独重合体又は共重合体、あるいはこれらの混合物、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリフェニレンサルファイド、ポリエーテルイミド、ポリイミド、ポリカーボネート、ポリメチルメタクリレート、ポリウレタン、スチレン－エチレン－ブテン－もしくはペンテン系共重合体等の単体もしくは２種以上を混合させたもの、さらにこれらにこれら以外の樹脂や充填材、添加剤等が配合された樹脂組成物をその材質として挙げることができ、要求特性に応じて任意に選ぶことができる。
　基材フィルム３ａａは、単層構造であっても複層構造であってもよい。
　基材フィルム３ａａは、ポリオレフィン樹脂からなる層を有することが好ましい。この場合において、基材フィルム３ａａはポリオレフィン樹脂層からなる単層でもよいし、ポリオレフィン樹脂層と他の樹脂層とからなる２層又はそれ以上の複層構造であってもよい。例えば、低密度ポリエチレンからなる層とエチレン－酢酸ビニル共重合体からなる層の積層体や、ポリプロピレンからなる層とポリエチレンテレフタレートからなる層の積層体が挙げられる。また、ポリエチレンテレフタレート及びポリエチレンナフタレートは好適な材質の一つである。
　後述するように、ウェハ薄膜化工程後に、基材フィルム、粘着剤層及び剥離フィルムの積層体を剥離するが、この際、ヒートシールを基材フィルム背面に加熱ラミネートにより貼り付けて引き剥がすのが一般的である。ヒートシールとの密着性の観点から、基材フィルムの、粘着剤層とは反対側の面の材質は、低密度ポリエチレン又はエチレン－酢酸ビニル共重合体であることが好ましい。すなわち、基材フィルムが、単層構造である場合には、基材フィルムの材質が、低密度ポリエチレン又はエチレン－酢酸ビニル共重合体であることが好ましく、また、基材フィルム３ａａが複層構造である場合には、粘着剤層に接する面の反対側の層の材質が低密度ポリエチレン又はエチレン－酢酸ビニル共重合体であることが好ましい。
　基材フィルム３ａａの厚さは、強度特性、伸度特性、及び放射線透過性の観点から２０～２００μｍが好ましく、５０～１７０μｍがより好ましく、８０～１６０μｍが特に好ましい。
　これらの基材フィルム３ａａは、一般的な押出し法を用いて製造できる。基材フィルム３ａａを種々の樹脂を積層して得る場合には、共押出し法、ラミネート法などで製造される。この際、通常のラミネートフィルムの製法に於いて普通に行われている様に、樹脂と樹脂の間に接着層を設けても良い。
　マスク一体型表面保護テープをウェハ薄膜化工程の負荷に耐えるものとするために、粘着剤層３ａｂは、ウェハ薄膜化工程においては剥離フィルム３ａｃ及び基材フィルム３ａａとの密着性が高いことが好ましい。一方、ウェハ薄膜化工程後においては、基材フィルム３ａａと剥離フィルム３ａｃとともにマスク材層と剥離されるために、粘着剤層３ａｂは、基材フィルム３ａａ及び剥離フィルム３ａｃとの密着力が高いことが好ましい（剥離性が低いことが好ましい）。
　粘着剤層３ａｂに含有される粘着剤について、特に指定はないが、汚染性等の観点からアクリル系粘着剤が好ましい。ここで、アクリル系粘着剤とは、（メタ）アクリル系重合体、あるいは（メタ）アクリル系重合体と架橋剤との混合物を意味する。
　（メタ）アクリル系重合体とは、（メタ）アクリル酸エステルを構成成分として有する重合体もしくは共重合体、あるいはこれらの混合物を意味する。これらの重合体もしくは共重合体の質量平均分子量は、通常は３０万～１００万程度である。上記（メタ）アクリル系重合体の全モノマー成分中、（メタ）アクリル酸エステル成分の割合は７０モル％以上が好ましく、８０モル％以上がより好ましく、９０モル％以上がさらに好ましい。また、（メタ）アクリル系重合体の全モノマー成分中、（メタ）アクリル酸エステル成分の割合が１００モル％でない場合、残部のモノマー成分は（メタ）アクリロイル基を重合性基として重合した形態で存在するモノマー成分（（メタ）アクリル酸等）であることが好ましい。また、（メタ）アクリル系重合体の全モノマー成分中、後述する架橋剤と反応する官能基（例えばヒドロキシ基）を有する（メタ）アクリル酸エステル成分の割合は、１モル％以上が好ましく、２モル％以上がより好ましく、５モル％以上がより好ましく、１０モル％以上がより好ましい。また当該（メタ）アクリル酸エステル成分の割合は３５モル％以下が好ましく、２５モル％以下がより好ましい。
　上記（メタ）アクリル酸エステル成分は、（メタ）アクリル酸アルキルエステル（アルキル（メタ）アクリレートともいう）であることが好ましい。この（メタ）アクリル酸アルキルエステルを構成するアルキル基の炭素数は、１～２０が好ましく、１～１５がより好ましく、１～１２がさらに好ましい。
　粘着剤層３ａｂ中の（メタ）アクリル系重合体の含有量（架橋剤と反応する前の状態に換算した含有量）は８０質量％以上が好ましく、９０質量％以上がより好ましく、９５～９９．９質量％がより好ましい。
　架橋剤は、（メタ）アクリル系重合体が有する官能基と反応させて粘着力及び凝集力を発揮させるために用いられる。例えば、１，３－ビス（Ｎ，Ｎ－ジグリシジルアミノメチル）シクロヘキサン、１，３－ビス（Ｎ，Ｎ－ジグリシジルアミノメチル）トルエン、１，３－ビス（Ｎ，Ｎ－ジグリシジルアミノメチル）ベンゼン、Ｎ，Ｎ，Ｎ，Ｎ’－テトラグリシジル－ｍ－キシレンジアミン、エチレングリコールジグリシジルエーテル、テレフタル酸ジグリシジルエステルアクリレートなどの分子中に２個以上のエポキシ基を有するエポキシ化合物（以下、「エポキシ系架橋剤」ともいう。）、２，４－トリレンジイソシアネート、２，６－トリレンジイソシアネート、１，３－キシリレンジイソシアネート、１，４－キシレンジイソシアネート、ジフェニルメタン－４，４’－ジイソシアネート、ヘキサメチレンジイソシアネート、イソホロンジイソシアネート及びこれらのアダクトタイプなどの分子中に２個以上のイソシアネート基を有するイソシアネート化合物（以下、「イソシアネート系架橋剤」ともいう。）、テトラメチロール－トリ－β－アジリジニルプロピオネート、トリメチロール－トリ－β－アジリジニルプロピオネート、トリメチロールプロパン－トリ－β－アジリジニルプロピオネート、トリメチロールプロパン－トリ－β－（２－メチルアジリジン）プロピオネート、トリス－２，４，６－（１－アジリジニル）－１，３，５－トリアジン、トリス〔１－（２－メチル）－アジリジニル〕ホスフィンオキシド、ヘキサ〔１－（２－メチル）－アジリジニル〕トリホスファトリアジンなどの分子中に２個以上のアジリジニル基を有するアジリジン化合物（アジリジン系架橋剤）等が挙げられる。
　架橋剤の添加量は、所望の粘着力に応じて設定すればよく、（メタ）アクリル系重合体１００質量部に対して０．１～５．０質量部が適当である。
　粘着剤層３ａｂには、非放射線硬化型である、いわゆる感圧型の粘着剤が好適に用いられる。この感圧型の粘着剤としては、上述した、（メタ）アクリル系重合体と架橋剤との混合物を好適に用いることができる。
　上記粘着剤層３ａｂは、後述の放射線重合性化合物からなる粘着剤、又は放射線硬化型粘着剤であってもよい（すなわち、放射線硬化型の粘着剤層としてもよい）。
　上記粘着剤層３ａｂは、さらに従来公知の粘着付与剤、軟化剤、酸化防止剤等を含有していてもよい。
　上記粘着剤層３ａｂとして、特開２０１４－１９２２０４号公報の段落番号００３６～００５５に記載されている形態を採用することも好ましい。
　粘着剤層３ａｂの厚さは、パターン面２に形成された素子等の保護能をより高める観点から、５～１００μｍが好ましい。
　粘着剤層の形成方法は、特に限定されず、通常の方法を採用できる。例えば、粘着剤組成物を調製し、粘着剤組成物を塗布及び乾燥（例えば、加熱乾燥）して形成することができる。
　粘着剤組成物は、アクリル系粘着剤、アクリル系粘着剤と放射線重合性化合物からなる粘着剤、又は放射線硬化型粘着剤に、必要に応じて通常用いられる溶剤等を加えて調製することができる。
　剥離フィルム３ａｃの材質は特に限定されず、ポリエチレンテレフタレート、ポリプロピレンなどを用いることができる。
　剥離フィルム３ａｃは、片側に剥離処理面を有する。剥離処理としては、シリコーン系やフッ素系離型剤等をフィルム上に塗布するのが一般的である。ここで、離型剤の種類や塗布する厚さ、塗布方式などを調整すると、マスク材層と剥離フィルム間の剥離力とマスク材層と剥離ライナー間の剥離力の関係を所定の状態にすることができる。
　剥離フィルム３ａｃは、剥離処理面でマスク剤層と接するように配置される。
　剥離フィルム３ａｃの、剥離処理面と反対側の面は、密着処理されていることが好ましい。密着処理されることで、粘着剤層と剥離フィルム間の密着性が向上し、マスク材層のみが選択的に剥離される手助けとなる。密着処理としては、コロナ処理が挙げられる。
　剥離フィルムの引張弾性率は、１．５ＧＰａ以上が好ましい。引張弾性率が１．５ＧＰａ以上であると、薄膜研削後の半導体ウェハ自体の反りを抑制し、ハンドリングエラーをより低減できる。引張弾性率は、ＪＩＳ　Ｋ　７１２７により、試験速度３００ｍｍ／ｍｉｎで測定することができる。上記引張弾性率は、剥離フィルムの材料の選択、厚さの選択等により適宜設定することができる。
　剥離フィルムの厚さは、２５～７５μｍが好ましい。厚さがこの範囲内にあると、半導体ウェハ自体の反りを抑制でき、また剥離フィルムの剥離力が大きくなりすぎることによるチップ破壊を抑制できる。
　剥離フィルムの製造方法は、特に限定されず、通常の方法を採用できる。例えば、塗布、により製造することができる。また、市販品を使用することもできる。
　マスク材層３ｂは、ＳＦ６プラズマに対して耐性があり、レーザー切断、Ｏ２プラズマによりマスク材を除去できることが求められる。また、パターン面の凹凸を吸収してパターン面との密着性を高め、パターン面を保護する役割を担う。剥離ライナー付マスク一体型表面保護テープから、マスク材層の表面状態を維持して剥離ライナーを剥離するために、剥離フィルムとマスク材層間の密着性は剥離ライナーとマスク材層間の密着性より大きい（剥離性が低い）。マスク一体型表面保護テープをウェハ薄膜化工程の負荷に耐えるものとするために、マスク材層３ｂは、ウェハ薄膜化工程においては剥離フィルム３ａｃとの密着性が高いことが好ましい。一方、ウェハ薄膜化工程後においては、ウェハ表面にマスク材層を露出して基材フィルム、粘着剤層及び剥離フィルムの積層体を剥離するために、マスク材層と剥離フィルムとの密着性は、マスク材層と半導体ウェハとの密着性に対して低いことが好ましい（剥離性が高いことが好ましい）。かかる特性をより高いレベルで実現するために、マスク材層３ｂには放射線硬化型粘着剤などを採用することが好ましい。マスク材層３ｂを放射線硬化型粘着剤層などとすることにより、放射線照射によってマスク材が重合硬化して粘着力が低下するため、ウェハ薄膜化工程後にマスク材層３ｂに放射線を照射することにより剥離フィルム３ａｃとの強固な密着性が解かれて剥離フィルム３ａｃから簡単に剥離することが可能となる（この具体的実施形態は後述する）。
　本明細書において「放射線」とは紫外線のような光線や電子線のような電離性放射線の双方を含む意味に用いる、本発明に用いる放射線は紫外線が好ましい。
　マスク材層は、上述の粘着剤層に用いうるアクリル系粘着剤、上述の粘着剤層に用いうるアクリル系粘着剤と後述の放射線重合性化合物とからなる粘着剤、又は放射線硬化型粘着剤を含有することが好ましく、上述のアクリル系粘着剤と後述の放射線重合性化合物からなる粘着剤、又は放射線硬化型粘着剤を含有することがより好ましい。ここで、マスク材層３ｂが（メタ）アクリル系粘着剤を含有するとは、（メタ）アクリル系重合体が架橋剤と反応した状態で存在する形態を含む意味である。
　マスク材層には、非放射線硬化型である、いわゆる感圧型の粘着剤が好適に用いられる。この感圧型の粘着剤としては、上述の粘着剤層に用いうる（メタ）アクリル系重合体と架橋剤との混合物を好適に用いることができる。（メタ）アクリル系重合体と架橋剤の好ましい例も同様である。
　また、マスク材層は、第２実施態様の場合は、放射線硬化型であることが好ましい。放射線硬化型である粘着剤としては、上述のアクリル系粘着剤と後述の放射線重合性化合物からなる粘着剤、又は放射線硬化型粘着剤を好適に用いることができる。
　上述の、アクリル系粘着剤と放射線重合性化合物からなる粘着剤について説明する。
　マスク材層に用いるアクリル系粘着剤の好ましい範囲等は、上述の粘着剤層に用いうるアクリル系粘着剤と同じである。
　上記放射線重合性化合物としては、放射線の照射によって重合しうる、分子内に光重合性炭素－炭素二重結合を少なくとも２個以上有する低分子量化合物が広く用いられる。具体的には、トリメチロールプロパントリアクリレート、テトラメチロールメタンテトラアクリレート、ペンタエリスリトールトリアクリレート、ペンタエリスリトールテトラアクリレート、ジペンタエリスリトールモノヒドロキシペンタアクリレート、ジペンタエリスリトールヘキサアクリレート、１，４－ブチレングリコールジアクリレート、１，６－ヘキサンジオールジアクリレート、ポリエチレングリコールジアクリレートや、オリゴエステルアクリレート等のアクリレート系化合物を広く適用可能である。
　また、上記アクリレート系化合物のほかに、ウレタンアクリレート系オリゴマーを用いることもできる。ウレタンアクリレート系オリゴマーは、ポリエステル型又はポリエーテル型などのポリオール化合物と、多価イソシアナート化合物（例えば、２，４－トリレンジイソシアナート、２，６－トリレンジイソシアナート、１，３－キシリレンジイソシアナート、１，４－キシリレンジイソシアナート、ジフェニルメタン４，４－ジイソシアナートなど）を反応させて得られる末端イソシアナートウレタンプレポリマーに、ヒドロキシ基を有するアクリレートあるいはメタクリレート（例えば、２－ヒドロキシエチルアクリレート、２－ヒドロキシエチルメタクリレート、２－ヒドロキシプロピルアクリレート、２－ヒドロキシプロピルメタクリレート、ポリエチレングリコールアクリレート、ポリエチレングリコールメタクリレートなど）を反応させて得られる。
　アクリル系粘着剤と放射線重合性化合物からなる粘着剤中のアクリル系粘着剤と放射線重合性化合物との配合比としては、アクリル系粘着剤１００質量部に対して放射線重合性化合物を５０～２００質量部、好ましくは５０～１５０質量部の範囲で配合されるのが望ましい。この配合比の範囲である場合、放射線照射後にマスク材層の粘着力を大きく低下させることが可能となる。
　上述の放射線硬化型粘着剤について説明する。
　放射線硬化型粘着剤として、上記（メタ）アクリル系重合体自体を放射線重合性とした、放射線重合性（メタ）アクリル系重合体を用いることも好ましい。この場合において、放射線硬化型粘着剤は架橋剤を含んでいてもよい。架橋剤としては、粘着剤層に用いうる架橋剤を使用することができる。
　放射線重合性（メタ）アクリル系重合体は、重合体の分子中に、放射線、特に紫外線照射で重合反応することが可能な反応性の基を有する重合体である。このような反応性の基としては、エチレン性不飽和基すなわち、炭素－炭素二重結合（エチレン性不飽和結合）を有する基が好ましい。かかる基の例として、ビニル基、アリル基、スチリル基、（メタ）アクリロイルオキシ基、（メタ）アクリロイルアミノ基などが挙げられる。
　上記反応性基の重合体中への導入は、例えば、ヒドロキシ基を有する重合体と、ヒドロキシ基と反応する基（例えば、イソシアネート基）を有し、かつ上記反応性基を有する化合物〔（代表的には、２－（メタ）アクリロイルオキシエチルイソシアネート〕とを反応させることにより行うことができる。
　マスク材層３ｂを構成する、側鎖にエチレン性不飽和結合を有する（メタ）アクリル系重合体を構成するモノマー成分中には、アルコール部の炭素数が８～１２の（メタ）アクリル酸アルキルエステル成分が含まれることが好ましい。側鎖にエチレン性不飽和結合を有する（メタ）アクリル系重合体を構成するモノマー成分中、アルコール部の炭素数が８～１２の（メタ）アクリル酸アルキルエステル成分の割合は、４５～８５モル％が好ましく、５０～８０モル％がより好ましい。
　ここで、（メタ）アクリル酸アルキルエステル成分の「アルコール部」とは、エステル結合を形成しているアルコールに由来する構造を意味する（これに対し、（メタ）アクリル酸アルキルエステル成分中、（メタ）アクリル酸由来の構造を酸部と呼ぶ）。例えば、（メタ）アクリル酸アルキルエステル成分が２－エチルヘキシルアクリレート成分である場合、アルコール部は２－エチルヘキサノール由来の構造、酸部はアクリル酸由来の構造であり、アルコール部の炭素数は８となる。また、（メタ）アクリル酸アルキルエステル成分がラウリルアクリレート成分である場合、アルコール部は１－ドデカノール由来の構造、酸部はアクリル酸由来の構造であり、アルコール部の炭素数は１２となる。
　また、放射線によりマスク材層３ｂを重合硬化させる場合には、放射線重合開始剤、例えばイソプロピルベンゾインエーテル、イソブチルベンゾインエーテル、ベンゾフェノン、ミヒラーズケトン、クロロチオキサントン、ベンジルメチルケタール、α－ヒドロキシシクロヘキシルフェニルケトン、２－ヒドロキシメチルフェニルプロパン等を用いることができる。これらのうち少なくとも１種類をマスク材層に添加することにより、効率よく重合硬化を進行させることができる。
　上記マスク材層３ｂは、さらに光増感剤、従来公知の粘着付与剤、軟化剤、酸化防止剤等を含有していてもよい。
　上記マスク材層３ｂとして、特開２０１４－１９２２０４号公報の段落番号００３６～００５５に記載されている形態を採用することも好ましい。
　また、マスク材層３ｂはフッ素系離型剤を含有することも好ましい。フッ素系離型剤としては、例えば、メガファック（商品名、ＤＩＣ株式会社製）を挙げることができる。
　マスク材層の２５℃における貯蔵弾性率は、１０万Ｐａ未満が好ましく、８万Ｐａ未満が特に好ましい。貯蔵弾性率が、１０万Ｐａ未満であると、凹凸面があるウェハに対して、隙間なくマスク材が密着可能になるので好ましい。
　貯蔵弾性率は、以下の方法により測定することができる。
　貯蔵弾性率については、ずり方式の粘弾性装置（レオメトリックス製、ＡＲＥＳ）により、周波数１Ｈｚ、２５℃の条件で測定することができる。試験片は、マスク剤層を積層して、厚さ約２ｍｍ、直径８ｍｍの円筒形にしたものを用いる。
　貯蔵弾性率は、粘着剤の種類、粘着剤に含有する成分の種類、含有量等で設定できる。
　また、マスク材層３ｂの厚みは、貼合する半導体ウェハのパターン面の凹凸の高さより大きいことが好ましい。半導体ウェハに十分に追従しないと、空気がマスク材層と半導体ウェハ間に残ってしまい、プラズマ処理の真空工程時にマスクが破壊されることがある。また、半導体ウェハに十分に追従しないと、半導体ウェハが研削水により汚染されて、歩留まりの低下につながることがある。
　マスク材層の厚さは、特に制限されないが、半導体ウェハのパターン面の凹凸の最大高さ＋（０～５０）μｍが好ましく、最大高さ＋（０～３０）μｍがより好ましく、さらに最大高さ＋（０～１０）μｍが好ましい。
　パターン面の凹凸の最大高さは特に制限されないが、５０μｍ以上が好ましい。
　本発明の説明において、凹凸の最大高さとは、凸部のうちの最高部からウェハ表面までの距離、及び凹部のうちの最深部から半導体ウェハ表面までの距離のうちの、最大値を意味する。
　マスク材層のマスク材は、基材フィルム、粘着剤層及び剥離フィルムの積層体をマスク材層から表面状態を維持して選択的に剥離する観点から、放射線硬化型が好ましく、紫外線硬化型がより好ましい。
　マスク材層の形成方法は、特に限定されず、通常の方法を採用できる。例えば、マスク材組成物を調製し、マスク材組成物を塗布及び乾燥（加熱乾燥を含む）して形成することができる。
　マスク材組成物は、上記のアクリル系粘着剤、上述のアクリル系粘着剤と放射線重合性化合物からなる粘着剤、又は上述の放射線硬化型粘着剤に、必要に応じて通常用いられる溶剤等を加えて調製することができる。
　剥離ライナーの材質は特に限定されず、ポリエチレンテレフタレート、ポリプロピレンなどを用いることができる。
　剥離ライナーは、片面に剥離処理面を有する。剥離処理としては、上述の剥離フィルムと同様の処理が挙げられる。剥離ライナーは、剥離処理面でマスク剤層と接するように配置される。ここで、離型の種類や塗布する厚さ、塗布方式などを調整すると、マスク材層と剥離ライナー間の剥離力とマスク材層と剥離フィルム間の剥離力の関係を所定の状態にすることができる。
　剥離ライナーの厚さは、２５～５０μｍが好ましい。
　剥離ライナーの製造方法は、特に限定されず、通常の方法を採用できる。例えば、塗布、により形成することができる。また、市販品を使用することもできる。
　本発明の剥離ライナー付マスク一体型表面保護テープの各層間の剥離力について説明する。
（剥離ライナー剥離前）
　本発明の剥離ライナー付マスク一体型表面保護テープにおいて、剥離フィルム３ａｃとマスク材層３ｂ間の剥離力（Ｐ１）より剥離ライナー３ｃとマスク材層３ｂ間の剥離力（Ｐ２）が小さい（Ｐ１＞Ｐ２）。これらの剥離力を上記関係とすることにより、剥離ライナー付マスク一体型表面保護テープから、マスク材層３ｂの表面状態を維持して、剥離ライナー３ｃを剥離することができる。
　剥離フィルム３ａｃとマスク材層３ｂ間の剥離力（Ｐ１）と剥離ライナー３ｃとマスク材層３ｂ間の剥離力（Ｐ２）の差（Ｐ１－Ｐ２）は、剥離ライナー３ｃを剥離した際に、マスク材層表面をその表面状態を維持して露出できれば特に限定されない。上記剥離力の差は、０．０１Ｎ／２５ｍｍ以上が好ましい。
　剥離力は、２３℃、５０％ＲＨの条件下、剥離角度９０度、剥離速度５０ｍｍ／ｍｉｎで測定する。その他の条件は、ＪＩＳ　Ｚ　０２３７を参照することができる。
　マスク材層３ｂと剥離フィルム３ａｃ間の剥離力（Ｐ１）は、０．０２Ｎ／２５ｍｍ以上、１．０Ｎ／２５ｍｍ未満が好ましい。剥離力（Ｐ１）が、０．０２Ｎ／２５ｍｍ以上であれば、剥離ライナー３ｃを剥離する際、剥離ライナー３ｃとマスク材層３ｂ間で選択的に剥離しやすい。また、１．０Ｎ／２５ｍｍ未満であれば、後述する基材フィルム、粘着剤層及び剥離フィルムの積層体を剥離する際、マスク材層の表面状態を維持してマスク材層３ｂを半導体ウェハに残すことができる。
（基材フィルム、粘着剤層及び剥離フィルムの積層体の剥離時）
　マスク材層３ｂと剥離フィルム３ａｃ間の剥離力（Ｐ１）は、マスク材層３ｂと半導体ウェハのパターン面２との間の剥離力（Ｐ３）よりも小さい（Ｐ１＜Ｐ３）。
　このような関係とすることで、工程（ｂ）においてマスク一体型表面保護テープから、マスク材層３ｂの表面状態を維持して露出させて、基材フィルム、粘着剤層及び剥離フィルムの積層体を剥離することができる。
　剥離力は、上述の方法で測定することができる。
（第２実施形態においてマスク材が放射線硬化型の場合）
　本発明の剥離ライナー付マスク一体型表面保護テープが、マスク材層３ｂに放射線硬化型粘着剤などを用いており、ウェハ薄膜化工程後、放射線照射によりマスク材層３ｂを硬化させる場合には、放射線照射による硬化前には、マスク材層３ｂと剥離フィルム３ａｃ間の剥離力（Ｐ１）とマスク材層３ｂと半導体ウェハのパターン面２との間の剥離力（Ｐ３）の関係は第１実施形態と異なっていてもよい。例えば、放射線照射による硬化前において、マスク材層３ｂと半導体ウェハのパターン面２との間の剥離力（Ｐ３）、及び、マスク材層３ｂと剥離フィルム３ａｃ間の剥離力（Ｐ１）が０．２Ｎ／２５ｍｍ以上であることが好ましい。そして、放射線照射によるマスク材層３ｂの硬化後においては、マスク材層３ｂと剥離フィルム３ａｃ間の剥離力（Ｐ１）とマスク材層３ｂと半導体ウェハのパターン面２との間の剥離力（Ｐ３）の関係は第１実施形態における関係になる。例えば、硬化マスク材層と剥離フィルム３ａｃ間の剥離力が、硬化マスク材層と半導体ウェハのパターン面２との間の剥離力よりも低くなることが好ましい。
　ここで、上記剥離力の測定において、紫外線を照射した場合を例にとると、紫外線照射条件は、紫外線を積算照射量５００ｍＪ／ｃｍ２となるように、マスク一体型表面保護テープ全体に、当該テープの基材フィルム側から照射することをいう。紫外線照射には高圧水銀灯を用いる。
　剥離力は、上述の方法で測定することができる。
　マスク一体型表面保護テープ（剥離ライナー付マスク一体型表面保護テープから剥離ライナーを除いた積層体）の引張弾性率は、１ＧＰａ以上が好ましい。引張弾性率が１ＧＰａ以上であると、ウェハ薄膜化工程後に半導体ウェハ自体の反りを抑制し、ハンドリングエラーをより低減できる。
　引張弾性率は、ＪＩＳ　Ｋ　７１２７により、試験速度を３００ｍｍ／ｍｉｎとして測定することができる。
　本発明の剥離ライナー付マスク一体型表面保護テープは、バンプ付半導体ウェハに用いることができる。上記剥離力の適時変更が可能となり、さらには硬化マスク材層の採用可能な本発明においては、これらの作用機能を損なうことなく、マスク材層をやわらかい材料（貯蔵弾性率の低い材料）で形成することができる。この場合には、剥離ライナー付マスク一体型表面保護テープは以下の特徴を有することが好ましい。
　バンプ付半導体ウェハへの対応の観点からは、マスク材層３ｂの厚さは、パンプ高さより厚いことが好ましい。バンプ付半導体ウェハには、最大高さ２５０μｍといったバンプを有するものもあり、さらにパンプ密度が高いものもある。貯蔵弾性率を１０万Ｐａ未満とすることにより、パターン面に密着してウェハ薄膜化工程において空気や研削水の浸入を防ぎ、また、プラズマダイシング時にはマスク材層を、表面状態を維持して露出させてマスクとすることができる。
　ウェハ固定テープ４は、半導体ウェハ１を保持し、プラズマダイシング工程にさらされても耐えうるプラズマ耐性が必要である。またピックアップ工程においては良好なピックアップ性や場合によってはエキスパンド性等も要求されるものである。また一般的にダイシングテープと称される従来のプラズマダイシング方式で利用される公知のダイシングテープを用いることができる。また、ピックアップ後のダイボンディング工程への移行を容易にするために、粘着剤層と基材フィルムとの間にダイボンディング用接着剤を積層したダイシングダイボンディングテープを用いることもできる。
　マスク材層３ｂを切断するレーザー照射には、紫外線又は赤外線のレーザー光を照射するレーザー照射装置を用いることができる。このレーザー照射装置は、半導体ウェハ１のストリートに沿って移動自在にレーザー照射部が配設されており、マスク材層３ｂを除去するために適切に制御された出力のレーザーを照射できる。なかでもＣＯ２レーザーは数Ｗ～数十Ｗの大出力を得ることが可能であり、本発明に好適に利用できる。
　ウェハの切断のためのプラズマダイシング及びマスク材層除去のためのプラズマアッシングを行うには、通常のプラズマエッチング装置を用いることができる。プラズマエッチング装置は、半導体ウェハ１に対してドライエッチングを行い得る装置であって、真空チャンバ内に密閉処理空間をつくり、高周波側電極に半導体ウェハ１が載置され、その高周波側電極に対向して設けられたガス供給電極側からプラズマ発生用ガスが供給されるものが好ましい。高周波側電極に高周波電圧が印加されればガス供給電極と高周波側電極との間にプラズマが発生するため、このプラズマを利用する。発熱する高周波側電極内には冷媒を循環させて、プラズマの熱による半導体ウェハ１の昇温を防止するのが好ましい。
　本発明の剥離ライナー付マスク一体型表面保護テープによれば、プラズマダイシングにおけるマスク付与機能を有するため、従来のプラズマダイシングプロセスで用いられていたレジストを設けるためのフォトリソグラフィ工程等が不要となる。また、マスクの形成に、印刷や転写等の高度な位置合せが要求される技術が不要で簡単に半導体ウェハ表面に貼合でき、レーザー装置により簡単にマスクを形成できる。
　また、マスク材層３ｂをプラズマアッシングにより除去できるため、プラズマダイシングを行う装置と同じ装置でマスク部分の除去ができる。加えてパターン面２側（表面Ｓ側）からプラズマダイシングを行うため、ピッキング作業前にチップの上下を反転させる必要がない。これらの理由から設備を簡易化でき、プロセスコストを大幅に抑えることができる。
　また、各層の剥離力の関係が調整されており、マスク材層を必要に応じて糊残りなく露出でき、作業効率を高めることができる。
　さらに、本発明剥離ライナー付マスク一体型表面保護テープは、バンプ付半導体ウェハを用いる半導体チップの製造にも適用できる。しかも、本発明の剥離ライナー付マスク一体型表面保護テープのマスク材層をバンプを含むパターン面によく追従する構成とすることができるので、パンプ付半導体ウェハの割れ、半導体ウェハの厚み精度の悪化等を抑制しつつウェハ薄膜化工程を効率よく行うことができる。
　上記各実施形態は本発明の一例であり、こうした形態に限定されるものではなく、本発明の趣旨に反しない限度において、各プロセスにおける公知のプロセスの付加や削除、変更等を行い得るものである。
　以下、実施例に基づき本発明をさらに詳細に説明するが、本発明はこれに限定されるものでない。
［実施例１］　剥離ライナー付マスク一体型表面保護テープの作製、半導体チップの製造
＜剥離ライナー付マスク一体型表面保護テープの作製＞
　下記の手順により、図１に示される剥離ライナー付マスク一体型表面保護テープを製造した。
１）粘着剤組成物Ａの作成
　メタクリル酸１．０ｍｏｌ％、２－エチルヘキシルアクリレート７８ｍｏｌ％、２－ヒドロキシエチルアクリレート２１ｍｏｌ％を混合し、溶液中で重合することにより質量平均分子量７０万の（メタ）アクリル系重合体溶液を得た。
　この（メタ）アクリル系重合体溶液に該重合体１００質量部に対して、架橋剤としてコロネートＬ（日本ポリウレタン工業株式会社製、イソシアネート系架橋剤）を２．０質量部配合し粘着剤組成物Ａを得た。
２）マスク材組成物Ａの作成
　メタクリル酸１．０ｍｏｌ％、２－エチルヘキシルアクリレート７８ｍｏｌ％、２－ヒドロキシエチルアクリレート２１ｍｏｌ％を混合し、溶液中で重合することにより質量平均分子量７０万の（メタ）アクリル系重合体溶液を得た。
　得られた（メタ）アクリル系重合体溶液に２－メタクリロイルオキシエチルイソシアネート（商品名：カレンズＭＯＩ、昭和電工株式会社製）を添加して、（メタ）アクリル系重合体と反応させることで以下の物性の放射線重合性（メタ）アクリル系重合体溶液を得た。（質量平均分子量：７０万、二重結合量：０．９０ｍｅｑ／ｇ、水酸基価：３３．５ｍｇＫＯＨ／ｇ、酸価：５．５ｍｇＫＯＨ／ｇ、Ｔｇ：－６８℃）
　得られた放射線重合性（メタ）アクリル系重合体溶液に該重合体１００質量部に対して、架橋剤としてコロネートＬを０．２５質量部、放射線重合開始剤としてイルガキュア１８４（ＢＡＳＦ社製）を５．０質量部配合し、マスク材組成物Ａを得た。
３）剥離ライナー付マスク一体型表面保護テープの作製
　上記粘着剤組成物Ａを剥離ライナー（商品名：Ｅ７００６、厚さ：２５μｍ、東洋紡株式会社製、片面に剥離処理面を有する）の剥離処理面上に乾燥後の厚さが３０μｍとなるように塗工し、形成された粘着剤層を厚さ１００μｍのＬＤＰＥ（低密度ポリエチレン）基材フィルムに貼り合せ、室温（２５℃）で放置し、厚さ１５５μｍの、剥離ライナー付き表面保護テープを得た。
　上記において、形成された粘着剤層は、（メタ）アクリル系重合体と架橋剤が反応した状態にある。
　別途、マスク材組成物Ａを剥離フィルム（商品名：Ｅ７００２、厚さ２５μｍ、東洋紡株式会社製、片面に剥離処理面を有する）の剥離処理面上に乾燥後の厚みが６０μｍとなるように塗工した。得られたマスク材層を、剥離ライナー（商品名：Ｅ７００６、厚さ：２５μｍ、東洋紡株式会社製、片面に剥離処理面を有する）の剥離処理面に張り合わせ、室温（２５℃）で放置することで、厚さ１１０μｍの剥離ライナー、マスク材層及び剥離フィルム一体物を得た。なお、上記剥離フィルムについては、事前に、剥離処理されてない面にコロナ処理を施した。
　上記において、形成されたマスク材層は、放射線重合性（メタ）アクリル系重合体と架橋剤が反応した状態であり、かつ放射線照射による硬化をしていない状態にある。
　その後、剥離ライナー付き表面保護テープの剥離ライナーを剥がし、剥離ライナー、マスク材層及び剥離フィルム一体物のコロナ処理が施された剥離フィルム面に、粘着剤層を張り付けることで、総厚２４０μｍの剥離ライナー付マスク一体型表面保護テープを得た。
＜半導体チップの製造＞
　ラミネータ　ＤＲ８５００ＩＩＩ（商品名：日東精機（株）社製）を用いて、スクライブライン（ストリート）付シリコンウェハ（直径８インチ、厚さ３５０μｍ）表面に、上記で得られた剥離ライナー付マスク一体型表面保護テープから、剥離ライナーのみを剥がしてマスク一体型表面保護テープとし、貼り合わせた。ここで、マスク材層を残して剥離ライナーのみを剥離できていることから、剥離フィルムとマスク材層との間の剥離力と剥離ライナーとマスク材層との間の剥離力は規定の剥離力の関係を満たしていることが分かった。
　その後、全自動グラインダ／ポリッシャ装置　ＤＧＰ８７６０（商品名：ディスコ（株）社製）を用いて、前記マスク一体型表面保護テープを貼り合わせた面とは反対の面（シリコンウェハの裏面）を、シリコンウェハの厚さが５０μｍになるまで研削した。研削後のシリコンウェハを、ウェハマウンター　ＲＡＤ－２７００Ｆ（商品名：リンテック（株）社製）を用いて、シリコンウェハ裏面側からダイシングテープ上にマウントし、リングフレームにて支持固定した。さらにマスク一体型テープ側から高圧水銀ランプを用いて５００ｍＪ／ｃｍ２の紫外線を照射することでマスク材層と剥離フィルムとの間の剥離力を小さくし、基材フィルム、粘着剤層及び剥離フィルムの積層体を剥離し、シリコンウェハ上に硬化マスク材層を残した。ここで、硬化マスク材層を残して基材フィルム、粘着剤層及び剥離フィルムの積層体のみを剥離できていることから、紫外線照射後において、マスク材層と剥離フィルムとの間の剥離力とマスク材層とウェハとの間の剥離力が規定の剥離力の関係を満たすことが分かった。
　次にＣＯ２レーザーでスクライブライン上のマスク材を除去し、スクライブラインを開口した。
　その後、プラズマ発生用ガスとしてＳＦ６ガスを用い、シリコンウェハを１５μｍ／分のエッチング速度で５分間、マスク材層側からプラズマ照射した。このプラズマダイシングによりシリコンウェハを切断して個々のチップに分割した。次いでプラズマ発生用ガスとしてＯ２ガスを用い、１．５μｍ／分のエッチング速度で１０分間アッシングを行い、マスク材を除去した。その後、ダイシングテープ側から紫外線を照射し（照射量２００ｍＪ／ｃｍ２）、ダイシングテープの粘着力を低減させ、チップをピックアップした。
［実施例２］　剥離ライナー付マスク一体型表面保護テープの作製、半導体チップの製造
　実施例１の剥離ライナー付マスク一体型表面保護テープの作製において、剥離フィルムを別の剥離フィルム（商品名：Ｅ７００４、厚さ：２５μｍ、東洋紡株式会社製、片面に剥離処理面を有する）とした以外は、実施例１と同様にして実施例２の剥離ライナー付マスク一体型表面保護テープを得た。
　この剥離ライナー付マスク一体型表面保護テープを用いた以外は、実施例１と同様にして、半導体チップの製造を行った。
［比較例１］　フォトリソグラフィプロセスによるマスク形成、表面保護テープの作製、半導体チップの製造
＜マスク付ウェハの作製＞
　レーザーを用いてチップサイズ１０ｍｍ×１０ｍｍ、スクライブライン幅７０μｍの８インチスクライブライン付シリコンウェハ（厚さ：３５０μｍ）を作成した。ポジ型感光性材料を前記スクライブライン付シリコンウェハ上に塗布し、厚み１０μｍのレジストマスク材層を形成した。フォトマスクを用いてスクライブライン上のみに紫外線を照射し、アルカリ性の現像液を用いてスクライブライン上のレジストマスク材層を除去し、マスク付ウェハを作製した。
＜剥離ライナー付感圧型表面保護テープの作製＞
　ＫＰ－１９０９Ｂ（商品名、日本カーバイド社製）１００質量部に対して、架橋剤としてコロネートＬ（商品名、日本ポリウレタン工業株式会社製）０．５質量部を配合し、粘着剤組成物を得た。
　この粘着剤組成物を厚さが３０μｍになるように剥離ライナー上に塗工し、厚み１００μｍ厚のＬＤＰＥ（低密度ポリエチレン）フィルムのコロナ処理面に貼り合せ、厚さ１３０μｍの剥離ライナー付感圧型表面保護テープを得た。
＜半導体チップの製造＞
　ラミネータＤＲ８５００ＩＩＩ（商品名：日東精機（株）社製）を用いて、上記で調製したマスク付シリコンウェハのマスク上に上記で調製した剥離ライナー付感圧型表面保護テープから、剥離ライナーを剥がして、感圧型表面保護テープを貼り合わせた。
　その後、ＤＧＰ８７６０（商品名：ディスコ（株）社製）を用いて、前記マスク付シリコンウェハの裏面を、ウェハの厚さが５０μｍになるまで研削した。研削後の前記マスク付シリコンウェハをＲＡＤ－２７００Ｆ（商品名：リンテック（株）社製）を用いて、ウェハ裏面側からダイシングテープ上にマウントし、リングフレームにて支持固定した。その後、感圧型表面保護テープを剥離した。
　その後、実施例１と同様にしてプラズマダイシングによりウェハをチップへと分割し、次いで実施例１と同様にしてアッシングによりマスクを除去し、さらに、実施例１と同様にしてチップをピックアップした。
［試験例１］　剥離ライナーの剥離性
　上記各実施例の＜半導体チップの製造＞において、剥離ライナーを剥離した際に要した力（剥離性）を下記評価基準により評価した。なお、剥離ライナーの剥離は、２３℃、５０％ＲＨの条件下、剥離角度９０度、剥離速度５０ｍｍ／ｍｉｎで行い、剥離力を測定した。また、剥離フィルムとマスク材層間の剥離力も同様にして測定した。結果を下記表１に示す。
Figure JPOXMLDOC01-appb-T000001
　上記において、マスク材層を痛めることなく剥離ライナーのみを剥離することができたため、この結果を表２に「○」として示す。
［試験例２］　基材フィルム、粘着剤層及び剥離フィルムの積層体の剥離性評価
　上記各実施例及び比較例の＜半導体チップの製造＞において、基材フィルム、粘着剤層及び剥離フィルムの積層体又は感圧型表面保護テープを剥離可能であるかを評価した。なお、基材フィルム、粘着剤層及び剥離フィルムの積層体又は感圧型表面保護テープの剥離はＲＡＤ－２７００Ｆ（商品名：リンテック（株）社製）を用いて行った。結果を下記表２に示す。
－基材フィルム、粘着剤層及び剥離フィルムの積層体の剥離性の評価基準－
　○：基材フィルム、粘着剤層及び剥離フィルムの積層体、又は感圧型表面保護テープを剥離することができた。
　×：粘着剤層及び剥離フィルムの積層体、又は感圧型表面保護テープを剥離することができなかった。又は、マスク材層の一部が剥離されてしまった。
［試験例３］　Ｏ２プラズマアッシングによるマスク材層の除去性評価
　上記各実施例及び比較例の＜半導体チップの製造＞において、Ｏ２プラズマアッシング（１．５μｍ／分のエッチング速度で１０分間アッシング）後のマスク材の残留の有無を、レーザー顕微鏡を用いて調べた。結果を下記表２に示す。
－マスク材層の除去性の評価基準－
　○：マスク材層の残留がない。
　×：マスク材層の残留がある。
［試験例４］　環境に対する負荷
　酸性溶液及びアルカリ性溶液は、廃棄処理が煩雑であり、環境に対しての負荷が多い。加工工程にて、酸性溶液及びアルカリ性溶液を使用しているか調査した。結果を下記表２に示す。
－環境に対する負荷の評価基準－
　○：酸性溶液及びアルカリ性溶液を使用していない。
　×：酸性溶液及びアルカリ性溶液を使用している。
［試験例５］　作業負荷（総合評価）
　さらに、上記試験例２～４の評価結果に基づき、下記評価基準に基づき作業負荷を総合評価した。結果を下記表２に示す。
－作業負荷の評価基準－
　○：　試験例２～４の全てに合格
　×：　試験例２～４のいずれか１つに不合格
Figure JPOXMLDOC01-appb-T000002
　本発明の剥離ライナー付マスク一体型表面保護テープは、剥離ライナーを剥がしてマスク一体型表面保護テープとすることができ、また、上述の通り、半導体ウェハへの貼り付け後には、マスク材層の表面を維持して半導体ウェハ表面に露出できた。
　また、上記各試験例の結果から、半導体ウェハを加工して半導体チップを製造するに際し、本発明の剥離ライナー付マスク一体型表面保護テープを用いることにより、半導体ウェハのパターン面にマスク一体型表面保護テープを貼り付け、当該テープから基材フィルム、粘着剤層及び剥離フィルムの積層体を剥離するだけで、糊残りを生じずに簡単にマスクを形成することができ、さらに、当該マスクはＯ２プラズマによってより確実に除去することができ、環境に対する負荷及び作業負荷を低減できることが分かった。
　本発明をその実施態様とともに説明したが、我々は特に指定しない限り我々の発明を説明のどの細部においても限定しようとするものではなく、添付の請求の範囲に示した発明の精神と範囲に反することなく幅広く解釈されるべきであると考える。
　本願は、２０１７年３月３１日に日本国で特許出願された特願２０１７－０７１２５３に基づく優先権を主張するものであり、これはここに参照してその内容を本明細書の記載の一部として取り込む。
　　１０１　剥離ライナー付マスク一体型表面保護テープ
　　１　半導体ウェハ
　　２　パターン面
　　３　マスク一体型表面保護テープ
　　　３ａ　基材フィルム、粘着剤層及び剥離フィルムの積層体
　　　　３ａａ　基材フィルム
　　　　３ａｂ　粘着剤層
　　　　３ａｃ　剥離フィルム
　　　３ｂ　マスク材層
　　　３ｃ　剥離ライナー
　　４　ウェハ固定テープ
　　７　チップ
　Ｓ　表面
　Ｂ　裏面
　Ｍ１　ウェハ研削装置
　Ｍ２　ピン
　Ｍ３　コレット
　Ｆ　リングフレーム
　Ｌ　レーザー（ＣＯ２レーザー）
　Ｐ１　ＳＦ６ガスのプラズマ
　Ｐ２　Ｏ２ガスのプラズマ

Claims (11)

  1. 　基材フィルムと、粘着剤層と、剥離フィルムと、マスク材層と、剥離ライナーとを、この順で有する剥離ライナー付マスク一体型表面保護テープであって、前記剥離フィルム及び前記剥離ライナーはそれぞれ１つの剥離処理面を有し、該剥離フィルム及び剥離ライナーはそれぞれ前記剥離処理面で前記マスク材層と接しており、該剥離フィルムと該マスク材層間の剥離力より該剥離ライナーと該マスク材層間の剥離力が小さい、剥離ライナー付マスク一体型表面保護テープ。
  2. 　前記マスク材層の貯蔵弾性率が、１０万Ｐａ未満である請求項１記載の剥離ライナー付マスク一体型表面保護テープ。
  3. 　前記剥離フィルムと前記マスク材層間の剥離力が、０．０２Ｎ／２５ｍｍ以上、１．０Ｎ／２５ｍｍ未満である請求項１又は２記載の剥離ライナー付マスク一体型表面保護テープ。
  4. 　前記剥離ライナー付マスク一体型表面保護テープから前記剥離ライナーを除いた積層体の引張弾性率が１ＧＰａ以上である請求項１～３のいずれか１項に記載の剥離ライナー付マスク一体型表面保護テープ。
  5. 　前記剥離フィルムの引張弾性率が、１．５ＧＰａ以上である請求項１～４のいずれか１項に記載の剥離ライナー付マスク一体型表面保護テープ。
  6. 　前記剥離フィルムの厚さが２５～７５μｍである請求項１～５のいずれか１項に記載の剥離ライナー付マスク一体型表面保護テープ。
  7. 　前記基材フィルムの、前記粘着剤層とは反対側の面の材質が低密度ポリエチレン又はエチレン－酢酸ビニル共重合体である請求項１～６のいずれか１項に記載の剥離ライナー付マスク一体型表面保護テープ。
  8. 　前記マスク材層のマスク材が紫外線硬化型である請求項１～７のいずれか１項に記載の剥離ライナー付マスク一体型表面保護テープ。
  9. 　下記工程（ａ）～（ｄ）を含む半導体チップの製造に用いられる、請求項１～８のいずれか１項に記載の剥離ライナー付マスク一体型表面保護テープ
    （ａ）前記剥離ライナー付マスク一体型表面保護テープから前記剥離ライナーを剥離して半導体ウェハのパターン面側に貼り合せた状態で、該半導体ウェハの裏面を研削し、研削した半導体ウェハの裏面にウェハ固定テープを貼り合わせ、リングフレームで支持固定する工程、
    （ｂ）前記マスク一体型表面保護テープから前記基材フィルムと前記粘着剤層と前記剥離フィルムとを一体に剥離してマスク材層を表面に露出させた後、該マスク材層のうち半導体ウェハのストリートに相当する部分をレーザーにより切断して半導体ウェハのストリートを開口する工程、
    （ｃ）ＳＦ６プラズマにより半導体ウェハを前記ストリートで分断して半導体チップに個片化するプラズマダイシング工程、及び、
    （ｄ）Ｏ２プラズマにより前記マスク材層を除去するアッシング工程。
  10. 　前記マスク材層の厚みが、前記パターン面の凹凸の最大高さより大きい請求項９記載の剥離ライナー付マスク一体型表面保護テープ。
  11. 　前記パターン面の凹凸の最大高さが５０μｍ以上である請求項９又は１０記載の剥離ライナー付マスク一体型表面保護テープ。
PCT/JP2018/012764 2017-03-31 2018-03-28 剥離ライナー付マスク一体型表面保護テープ WO2018181475A1 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
SG11201908764W SG11201908764WA (en) 2017-03-31 2018-03-28 Mask-integrated surface protective tape with release liner
EP18775865.1A EP3605586A4 (en) 2017-03-31 2018-03-28 MASK-INTEGRATED SURFACE PROTECTION TAPE WITH SEPARATING LAYER
CN201880008728.5A CN110226215B (zh) 2017-03-31 2018-03-28 带剥离衬垫的掩模一体型表面保护带
KR1020197022149A KR102306372B1 (ko) 2017-03-31 2018-03-28 박리 라이너 부착 마스크 일체형 표면 보호 테이프
US16/584,422 US11282736B2 (en) 2017-03-31 2019-09-26 Mask-integrated surface protective tape with release liner

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017071253A JP6582013B2 (ja) 2017-03-31 2017-03-31 剥離ライナー付マスク一体型表面保護テープ
JP2017-071253 2017-03-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/584,422 Continuation US11282736B2 (en) 2017-03-31 2019-09-26 Mask-integrated surface protective tape with release liner

Publications (1)

Publication Number Publication Date
WO2018181475A1 true WO2018181475A1 (ja) 2018-10-04

Family

ID=63676266

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/012764 WO2018181475A1 (ja) 2017-03-31 2018-03-28 剥離ライナー付マスク一体型表面保護テープ

Country Status (8)

Country Link
US (1) US11282736B2 (ja)
EP (1) EP3605586A4 (ja)
JP (1) JP6582013B2 (ja)
KR (1) KR102306372B1 (ja)
CN (1) CN110226215B (ja)
SG (1) SG11201908764WA (ja)
TW (1) TWI686853B (ja)
WO (1) WO2018181475A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7475923B2 (ja) 2020-03-27 2024-04-30 リンテック株式会社 半導体装置製造用シート及び半導体装置製造用シートの製造方法。
KR20240065241A (ko) * 2021-10-05 2024-05-14 닛토덴코 가부시키가이샤 보호 시트, 전자부품의 제조 방법, 및 표시 장치의 표시면을 구성하는 유리편의 제조 방법
JP7323734B1 (ja) * 2022-01-12 2023-08-08 リンテック株式会社 第１保護膜形成用シート、半導体装置の製造方法、及びシートの使用

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002201442A (ja) * 2000-12-28 2002-07-19 Nitto Denko Corp 半導体ウエハ加工用保護シートおよび半導体ウエハの加工方法
JP2006049482A (ja) * 2004-08-03 2006-02-16 Furukawa Electric Co Ltd:The 半導体装置製造方法およびウエハ加工用テープ
JP2007019385A (ja) 2005-07-11 2007-01-25 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2014192204A (ja) 2013-03-26 2014-10-06 Furukawa Electric Co Ltd:The 半導体ウエハ表面保護用粘着テープ及び半導体ウエハの加工方法
JP2016164953A (ja) * 2015-03-06 2016-09-08 古河電気工業株式会社 半導体ウエハ表面保護用粘着テープ
JP2016171263A (ja) * 2015-03-13 2016-09-23 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
JP2017071253A (ja) 2015-10-06 2017-04-13 トヨタ自動車株式会社 電池パックの固定構造

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6007920A (en) * 1996-01-22 1999-12-28 Texas Instruments Japan, Ltd. Wafer dicing/bonding sheet and process for producing semiconductor device
JP3901490B2 (ja) * 2001-10-23 2007-04-04 日東電工株式会社 剥離ライナー及びそれを用いた感圧性接着テープ又はシート
WO2005057644A1 (ja) * 2003-12-15 2005-06-23 The Furukawa Electric Co., Ltd. ウェハ加工用テープおよびその製造方法
TWI333672B (en) * 2005-03-29 2010-11-21 Furukawa Electric Co Ltd Wafer-dicing adhesive tape and method of producing chips using the same
TW200935506A (en) * 2007-11-16 2009-08-16 Panasonic Corp Plasma dicing apparatus and semiconductor chip manufacturing method
JP2010263041A (ja) * 2009-05-01 2010-11-18 Nitto Denko Corp ダイアタッチフィルム付きダイシングテープおよび半導体装置の製造方法
JP5759729B2 (ja) * 2011-01-20 2015-08-05 日東電工株式会社 半導体部品の表面保護用粘着テープ
CN104040696B (zh) * 2011-12-26 2016-12-21 琳得科株式会社 带有保护膜形成层的切割片及芯片的制造方法
JP5774799B2 (ja) * 2013-03-27 2015-09-09 リンテック株式会社 保護膜形成用複合シート
JP6738591B2 (ja) * 2015-03-13 2020-08-12 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび表面保護テープ
KR20170004301A (ko) 2015-07-02 2017-01-11 김대엽 고분자 폴리에스터 흡음재 패널 및 그 제조 방법
JP6500230B2 (ja) * 2015-09-03 2019-04-17 パナソニックＩｐマネジメント株式会社 マスクパターンの形成方法および基板の加工方法ならびに素子チップの製造方法
JP6845135B2 (ja) * 2015-11-09 2021-03-17 古河電気工業株式会社 マスク一体型表面保護フィルム
EP3376526B1 (en) * 2015-11-09 2022-06-22 Furukawa Electric Co., Ltd. Method for manufacturing semiconductor chip, and mask-integrated surface protection tape used therein
JP6647267B2 (ja) * 2017-11-09 2020-02-14 古河電気工業株式会社 半導体チップの製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002201442A (ja) * 2000-12-28 2002-07-19 Nitto Denko Corp 半導体ウエハ加工用保護シートおよび半導体ウエハの加工方法
JP2006049482A (ja) * 2004-08-03 2006-02-16 Furukawa Electric Co Ltd:The 半導体装置製造方法およびウエハ加工用テープ
JP2007019385A (ja) 2005-07-11 2007-01-25 Matsushita Electric Ind Co Ltd 半導体チップの製造方法
JP2014192204A (ja) 2013-03-26 2014-10-06 Furukawa Electric Co Ltd:The 半導体ウエハ表面保護用粘着テープ及び半導体ウエハの加工方法
JP2016164953A (ja) * 2015-03-06 2016-09-08 古河電気工業株式会社 半導体ウエハ表面保護用粘着テープ
JP2016171263A (ja) * 2015-03-13 2016-09-23 古河電気工業株式会社 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
JP2017071253A (ja) 2015-10-06 2017-04-13 トヨタ自動車株式会社 電池パックの固定構造

Also Published As

Publication number Publication date
US11282736B2 (en) 2022-03-22
JP2018174220A (ja) 2018-11-08
CN110226215B (zh) 2023-09-19
CN110226215A (zh) 2019-09-10
TW201842560A (zh) 2018-12-01
KR20190098247A (ko) 2019-08-21
KR102306372B1 (ko) 2021-09-30
EP3605586A1 (en) 2020-02-05
SG11201908764WA (en) 2019-10-30
US20200017728A1 (en) 2020-01-16
TWI686853B (zh) 2020-03-01
EP3605586A4 (en) 2020-11-18
JP6582013B2 (ja) 2019-09-25

Similar Documents

Publication Publication Date Title
TWI618594B (zh) 半導體晶片之製造方法及用於其之遮罩一體型表面保護帶
CN107210204B (zh) 半导体晶片的处理方法、半导体芯片和表面保护带
US7351645B2 (en) Pressure sensitive adhesive sheet for use in semiconductor working and method for producing semiconductor chip
JP6522998B2 (ja) 半導体ウェハの処理方法、半導体チップおよび半導体ウェハ処理用表面保護テープ。
KR102042538B1 (ko) 마스크 일체형 표면 보호 테이프
JP6845135B2 (ja) マスク一体型表面保護フィルム
KR102282587B1 (ko) 반도체 칩의 제조 방법
JP6800213B2 (ja) マスク一体型表面保護テープ
US11282736B2 (en) Mask-integrated surface protective tape with release liner
US10971387B2 (en) Mask-integrated surface protective tape

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18775865

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20197022149

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 2018775865

Country of ref document: EP

Effective date: 20191031