JP3822040B2 - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
JP3822040B2
JP3822040B2 JP2000262511A JP2000262511A JP3822040B2 JP 3822040 B2 JP3822040 B2 JP 3822040B2 JP 2000262511 A JP2000262511 A JP 2000262511A JP 2000262511 A JP2000262511 A JP 2000262511A JP 3822040 B2 JP3822040 B2 JP 3822040B2
Authority
JP
Japan
Prior art keywords
main surface
wiring board
chip
bump
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2000262511A
Other languages
English (en)
Other versions
JP2002076057A5 (ja
JP2002076057A (ja
Inventor
誠士 今須
育生 吉田
範夫 岸川
義之 ▲角▼
一之 田口
孝洋 内藤
俊彦 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2000262511A priority Critical patent/JP3822040B2/ja
Priority to US09/921,919 priority patent/US6492737B1/en
Priority to TW090119334A priority patent/TW563214B/zh
Priority to SG200104737A priority patent/SG99937A1/en
Priority to CNB011253703A priority patent/CN1235286C/zh
Priority to KR1020010053225A priority patent/KR100776867B1/ko
Publication of JP2002076057A publication Critical patent/JP2002076057A/ja
Priority to US10/279,865 priority patent/US20030102570A1/en
Publication of JP2002076057A5 publication Critical patent/JP2002076057A5/ja
Application granted granted Critical
Publication of JP3822040B2 publication Critical patent/JP3822040B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05567—Disposition the external layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136—Covering only the central area of the surface to be connected, i.e. central arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/29386—Base material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、電子装置及びその製造技術に関し、特に、フリップチップ実装技術を採用する電子装置に適用して有効な技術に関するものである。
【０００２】
【従来の技術】
電子装置として、ＭＣＭ（Ｍulti Ｃhip Ｍodule）と呼称される電子装置が知られている。ＭＣＭは、集積回路が内蔵された複数の半導体チップを配線基板上に実装し、一つのまとまった機能を構成している。このＭＣＭにおいては、データ転送速度の高速化や小型化を図るため、回路形成面の電極パッド上に突起状電極が形成された半導体チップ（フリップチップ）を用いて配線基板上に実装するフリップチップ実装技術の採用が活発になっている。
【０００３】
フリップチップ実装技術においては、種々な実装方式が提案され、実用化されている。例えば、ＣＣＢ（Ｃontrolled Ｃollapse Ｂonding）実装と呼称される方式やＡＣＦ（Ａnisotropic Ｃonductive Ｆilm）実装と呼称される方式が実用化されている。
【０００４】
ＣＣＢ実装方式は、半導体チップの電極パッド上にバンプ電極（突起状電極）として例えばボール形状の半田バンプを形成し、その後、配線基板上に半導体チップを配置し、その後、半田バンプを溶融する熱処理を施して、配線基板の配線の一部分である接続部と半導体チップの電極パッドとを電気的にかつ機械的に接続する方式である。このＣＣＢ実装方式については、例えば工業調査会から発行された電子材料〔１９９６年、４月号、第１４頁乃至第１９頁〕に記載されている。
【０００５】
ＡＣＦ実装方式は、半導体チップの電極パッド上にバンプ電極（突起状電極）として例えば金（Ａｕ）からなるスタッドバンプを形成し、その後、配線基板上に接着用樹脂としてシート形状の異方導電性樹脂（ＡＣＦ）を介在して半導体チップを配置し、その後、加熱しながら配線基板に半導体チップを圧着して、配線基板に半導体チップを接着固定すると共に、配線基板の接続部にスタッドバンプを電気的に接続する方式である。異方導電性樹脂とは、絶縁性樹脂の中に多数の導電性粒子が分散して混入されたものである。このＡＣＦ実装方式については、例えば特開平４−３４５０４１号公報、並びに特開平５−１７５２８０号公報にに記載されている。
【０００６】
【発明が解決しようとする課題】
本発明者等は、前述のフリップチップ実装技術について検討した結果、以下の問題点を見出した。
【０００７】
（１）半導体チップのパッド配列には種々な配列形態がある。その中の一つに、半導体チップの回路形成面のＸ方向又はＹ方向の中心線に沿う中央領域にその中央領域に沿って複数の電極パッドを一列状に配列した中央パッド配列がある。この中央パッド配列は、例えば記憶回路としてＤＲＡＭ（Ｄynamic Ｒandom Ａccess Ｍemory）が内蔵された半導体チップ等に採用されている。
【０００８】
例えばＤＲＡＭの場合、電極パッド（ボンディングパッド）の配置に対しては以下のような要求がある。配線インダクタンス低減のために入出力回路の近傍に配置する。また、ボンディング工程による素子の損傷を防ぐために、電極パッドの真下には半導体素子を形成しない。また、動作速度向上の目的から、入出力回路からメモリマットの最も遠い部分までの距離をなるベく近づけたい。これらの要求からＤＲＡＭチップ上のレイアウトは図２１の様であり、チップの長辺方向に沿ってチップ中央部分に配列される。図２１において、３０はＤＲＡＭチップ、ＭＡＲＹはメモリアレイ、ＰＣは周辺回路、Ｉ／Ｏは入出力回路、ＢＰは電極パッドである。
【０００９】
中央パッド配列の場合、各電極パッド上に形成されたバンプ電極の配列も中央バンプ配列となる。このような半導体チップをフリップチップ実装に用いた場合、半導体チップのバランスがとれないため、配線基板の一主面に対して半導体チップが傾いてしまう。従って、中央パッド配列の半導体チップにおいてはフリップチップ実装することが困難である。半導体チップのバランスがとれないパッド配列（バンプ配列）としては、中央パッド配列の他に、例えば半導体チップの互いに対向する二つの辺のうちの一方の辺側にその一方の辺に沿って複数の電極パッドを一列状に配列した一辺パッド配列（一辺バンプ配列）等がある。
【００１０】
（２）ＡＣＦ実装方式において、スタッドバンプは、配線基板と半導体チップとの間に介在された異方導電性樹脂の熱収縮力（加熱状態から常温状態に戻った時に生じる収縮力）や熱硬化収縮力（熱硬化性樹脂の硬化時に生じる収縮力）等によって、配線基板の接続部に圧接されている。一方、異方導電性樹脂は一般的にスタッドバンプよりも熱膨張率が大きいため、異方導電性樹脂の厚さ方向における膨張量はスタッドバンプの高さ方向における膨張量よりも大きい。このようなことから、熱の影響によって配線基板の接続部からスタッドバンプが離れてしまうといった接続不良の発生が懸念されるため、配線基板と半導体チップとの間における異方導電性樹脂の体積を出来るだけ小さくする必要がある。
【００１１】
そこで、配線基板と半導体チップとの間における異方導電性樹脂の体積を小さくする技術が、例えば特開平１０−２７０４９６号公報に開示されている。この公開公報に開示された技術は、同公開公報の図１２に示されているように、「リジット基板からなる配線基板１９に溝１９Ａが形成され、溝１９Ａ内に電極パッド４Ａが形成され、溝１９Ａ内において、電極パッド４Ａとバンプ電極１５とが接続された構成とすることにより、配線基板の最上層の絶縁膜が無く、電極パッド４Ａ及び最上層配線が剥き出しの場合に比べて、溝１９Ａの深さに相当する分、配線基板１９と半導体チップ１０との間の隙間が狭くなるので、配線基板１９と半導体チップ１０との間に介在される接着材（異方導電性樹脂）１６の厚さを薄くできる。」というものである。
【００１２】
しかしながら、配線基板に溝を設け、この溝の内部において、配線基板の電極パッド（接続部）とバンプ電極（スタッドバンプ）とを接続する構成とした場合、新たな問題が生じる。
【００１３】
半導体チップの電極パッドは、電極パッドの配列ピッチ（パッド配列ピッチ）によって平面サイズが律則されるため、パッド配列ピッチが狭くなるに従って小さくなる。電極パッドの縮小に伴って、スタッドバンプの直径を小さくするために、より細い金ワイヤによってスタッドバンプを形成すると、それに伴ってスタッドバンプの高さも小さくなる。即ち、パッド配列ピッチが異なるとスタッドバンプの高さも異なる。
【００１４】
一方、ＭＣＭ等の電子装置においては、集積度や機能が異なる数種類の半導体チップを一つの配線基板上に実装する場合があるが、これらの半導体チップのパッド配列ピッチは必ずしも同一ではない。パッド配列ピッチが異なる場合、スタッドバンプの高さも異なるため、配線基板の一主面からその接続部までの深さよりもスタッドバンプの高さが高い半導体チップにおいては、配線基板の接続部とスタッドバンプとの接続を容易に行うことができるが、配線基板の一主面からその接続部までの深さよりもスタッドバンプの高さが低い半導体チップにおいては、配線基板の接続部とスタッドバンプとの接続が困難となる。
【００１５】
配線基板上に実装する半導体チップのうち、スタッドバンプの高さが最も小さい半導体チップに合わせて配線基板の接続部の深さ位置を設定すれば、スタッドバンプの高さが低い半導体チップにおいても配線基板の接続部にスタッドバンプを接続することができるが、このように設定した場合、スタッドバンプの高さが高い半導体チップにおいて、配線基板との間に介在される異方導電性樹脂の体積が大きくなってしまい、熱の影響によって配線基板の接続部からスタッドバンプが離れてしまうといった接続不良の発生が懸念される。
【００１６】
本発明の目的は、配線基板の一主面に対する半導体チップの傾きを抑制することが可能な技術を提供することにある。
【００１７】
本発明の他の目的は、パッド配列ピッチが異なる数種類の半導体チップを一つの配線基板上に実装することが可能な技術を提供することにある。
【００１８】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述及び添付図面によって明らかになるであろう。
【００１９】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、下記のとおりである。
【００２０】
（１）本発明の電子装置は、
一主面に複数の電極パッドを有する半導体チップと、
一主面に複数の接続部を有する配線基板と、
前記半導体チップの前記各電極パッドと前記配線基板の前記各接続部との間に配置され、かつ夫々を電気的に接続する複数の突起状電極であって、前記配線基板の一主面に対して前記半導体チップのバランスがとれない配列で配置された複数の突起状電極とを有し、
前記複数の接続部は、前記配線基板の一主面から深さ方向に向かって前記配線基板の一主面よりも深い位置に配置されている。
前記配線基板は、その一主面に形成された絶縁膜と、前記絶縁膜に形成された開口とを更に有し、前記複数の接続部は、前記開口の底部に配置されている。
【００２１】
前記絶縁膜は、前記半導体チップの周縁を跨って存在している。
前記開口の平面サイズは、前記半導体チップの平面サイズよりも小さく、また、前記絶縁膜の平面サイズは、前記半導体チップの平面サイズよりも大きい。
上述した手段（１）によれば、半導体チップをフリップチップ実装する時、配線基板の一主面から接続部までの深さによって突起状電極の高さが吸収されるため、配線基板の一主面に対する半導体チップの傾きを抑制することができる。
【００２２】
（２）本発明の電子装置は、
一主面に第１パッド配列ピッチで配置された複数の第１電極パッドを有する第１半導体チップと、
一主面に前記第１パッド配列ピッチよりも小さい第２パッド配列ピッチで配置された複数の第２電極パッドを有する第２半導体チップと、
一主面の第一領域に、前記複数の第１電極パッドと対応して配置された複数の第１接続部と、前記一主面の第１領域と異なる第２領域に、前記複数の第２電極パッドと対応して配置された複数の第２接続部とを有する配線基板と、
前記各第１電極パッドと前記各第１接続部との間に配置され、かつ夫々を電気的に接続する複数の第１突起状電極と、
前記各第２電極パッドと前記各第１接続部との間に配置され、かつ夫々を電気的に接続する複数の第２突起状電極とを有し、
前記複数の第１接続部及び前記複数の第２接続部は、前記配線基板の一主面から深さ方向に向かって前記配線基板の一主面よりも深い位置に配置され、
前記複数の第２突起状電極は、前記複数の第１突起状電極よりも段数が多い多段バンプ構造になっている。
前記配線基板は、その一主面に形成された絶縁膜と、前記一主面の第１領域において前記絶縁膜に形成された第１開口と、前記一主面の第２領域において前記絶縁膜に形成された第２開口とを更に有し、前記複数の第１接続部は、前記第１開口の底部に配置され、前記複数の第２接続部は、前記第２開口の底部に配置されている。
前記第２突起状電極は、前記第２半導体チップの第２電極パッドに接続された基部バンプと、前記基部バンプに積み重ねられた重ねバンプとを有する多段バンプ構造になっている。
前記第２突起状電極は、前記第２半導体チップの第２電極パッドに接続された基部バンプと、前記基部バンプに積み重ねられた第１重ねバンプと、前記第１重ねバンプに積み重ねられた第２重ねバンプとを有する多段バンプ構造になっている。
【００２３】
上述した手段（２）によれば、第１及び第２半導体チップをフリップチップ実装する時、第２半導体チップにおいても配線基板の第２接続部に突起状電極を接続することができるため、パッド配列ピッチが異なる第１及び第２半導体チップを一つの配線基板上に実装することができる。
【００２４】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００２５】
（実施形態１）
図１は本発明の実施形態１であるＭＣＭ（電子装置）の模式的平面図であり、図２は図１のＭＣＭの模式的底面図であり、図３は図１のＭＣＭに組み込まれたバッファ用チップの実装状態を示す模式的断面図であり、
図４は図１のＭＣＭに組み込まれたメモリ用チップの実装状態を示す模式的断面図であり、
図５は図１のＭＣＭに組み込まれた制御用チップの実装状態を示す模式的断面図であり、
図６は図１のＭＣＭに組み込まれた容量素子の実装状態を示す模式的断面図であり、
図７は図１のＭＣＭに組み込まれたバッファ用チップ、メモリ用チップ及び制御用チップのパッド配置を部分的に示す模式的平面図であり、
図８は図１のＭＣＭに組み込まれたバッファ用チップ、メモリ用チップ及び制御用チップの概略構成を示す模式的断面図であり、
図９は図１のＭＣＭに組み込まれたメモリ用チップの模式的断面図である。
【００２６】
図１及び図２に示すように、本実施形態のＭＣＭ（電子装置）１は、配線基板２の一主面２Ｘ上に電子部品として複数の能動部品及び複数の受動部品を搭載し、配線基板２の一主面と対向する裏面（他の主面）２Ｙに外部接続用端子として複数のボール形状の半田バンプ２２を配置した構成となっている。能動部品としては、バッファ回路を内蔵した複数の半導体チップ（以下、バッファ用チップと呼ぶ）１０、記憶回路（例えばＳＤＲＡＭ）を内蔵した複数の半導体チップ（以下、メモリ用チップと呼ぶ）１２、制御回路を内蔵した１つの半導体チップ（以下、制御用チップと呼ぶ）１４、ＮＡＮＤ回路を内蔵した１つの半導体チップ（以下、演算用チップと呼ぶ）１６が用いられている。これらの能動部品は、フリップチップ実装技術によって配線基板２の一主面上に実装されている。受動部品としては、面実装型からなる複数の容量素子（１７，１８）及び抵抗素子１９が用いられている。これらの受動部品は半田リフロー法によって配線基板２の一主面上に実装されている。
【００２７】
配線基板２は、図３乃至図６に示すように、リジット基板３と、このリジット基板３上にビルドアップ法で形成された柔軟層４と、この柔軟層４上に形成された絶縁膜９とを有する構成となっている。リジット基板３及び柔軟層４は、詳細に図示していないが、多層配線構造となっている。リジット基板３の各絶縁層は例えばガラス繊維にエポキシ系又はポリイミド系の樹脂を含浸させた高弾性樹脂板で形成され、柔軟層４の各絶縁層は例えばエポキシ系の低弾性樹脂で形成され、リジット基板３及び柔軟層４の各配線層は例えば銅（Ｃｕ）からなる金属膜で形成されている。絶縁膜９は、例えばポリイミド系の樹脂で形成されている。この絶縁膜９は半田付け部品（本実施形態では１７，１８，１９）に対して実装時の半田濡れ広がりを制御し、フリップチップ部品（本実施形態では１０，１２，１４）に対しては実装時における接着用樹脂との接着力の確保を担う。
【００２８】
バッファ用チップ１０、メモリ用チップ１２、制御用チップ１４及び演算用チップ１６の平面形状は方形状で形成されている。本実施形態において、バッファ用チップ１０及びメモリ用チップ１２は例えば長方形で形成され、制御用チップ１４及び演算用チップ１６は例えば正方形で形成されている。
【００２９】
バッファ用チップ１０、メモリ用チップ１２、制御用チップ１４及び演算用チップ１６は、これに限定されないが、主に、半導体基板と、この半導体基板の回路形成面上において絶縁層、配線層の夫々を複数段積み重ねた多層配線層と、この多層配線層を覆うようにして形成された表面保護膜（最終保護）とを有する構成となっている。半導体基板は例えば単結晶シリコンで形成され、絶縁層は例えば酸化シリコン膜で形成され、配線層は例えばアルミニウム（Ａｌ）又はアルミニウム合金等の金属膜で形成されている。メモリ用チップ１２の表面保護膜は、例えばメモリにおける耐α線強度の向上を図ることができるポリイミド系の樹脂で形成されている。バッファ用チップ１０、制御用チップ１４及び演算用チップ１６の表面保護膜は、例えば酸化シリコン又は窒化シリコン等の絶縁膜及び有機絶縁膜で形成されている。なお、演算用チップ１６はバッフ用チップ１０とほぼ同様の構成となっているので、演算用チップ１６に関しては以下の説明を省略する。
【００３０】
バッファ用チップ１０、メモリ用チップ１２及び制御用チップ１４において、各チップの互いに対向する一主面及び他の主面のうちの一主面である回路形成面（１０Ｘ，１２Ｘ，１４Ｘ）には、図３乃至図５及び図７に示すように、複数の電極パッド（１０ａ，１２ａ，１４ａ）が形成されている。各チップの複数の電極パッド（１０ａ，１２ａ，１４ａ）は、各チップの多層配線層のうちの最上層の配線層に形成され、各チップの表面保護膜に形成されたボンディング開口によって露出されている。
【００３１】
バッファ用チップ１０の複数の電極パッド１０ａは、図７（ａ）に示すように、バッファ用チップ１０の回路形成面１０Ｘの各辺側にこの各辺に沿って配置されている。メモリ用チップ１２の複数の電極パッド１０ａは、図７（ｂ）に示すように、メモリ用チップ１２の回路形成面１２Ｘの互いに交差する長辺方向（Ｘ方向）及び短辺方向（Ｙ方向）の二つの中心線のうち、長辺方向の中心線に沿う中央領域にこの中央領域に沿って配置されている。制御用チップ１４の複数の電極パッド１４ａは、図７（ｃ）に示すように、制御用チップ１４の回路形成面１４Ｘの各辺側にこの各辺に沿って配置されている。即ち、バッファ用チップ１０及び制御用チップ１４の電極パッドは四辺パッド配列で配置され、メモリ用チップ１２の電極パッド１２ａは中央パッド配列で配置されている。
【００３２】
バッファ用チップ１０の各電極パッド１０ａ上には、図８（ａ）に示すように、突起状電極として例えば金（Ａｕ）からなるスタッドバンプ１１が形成されている。メモリ用チップ１２の各電極パッド１２ａ上には、図８（ｂ）に示すように、突起状電極として例えばＡｕからなるスタッドバンプ１３が形成されている。制御チップ１４の各電極パッド１４ａ上には、図８（ｃ）に示すように、突起状電極として例えばＡｕからなるスタッドバンプ１５が形成されている。これらのスタッドバンプ（１１，１３，１５）は、例えば、Ａｕワイヤを使用し、熱圧着に超音波振動を併用したボールボンディング法によって形成されている。このボールボンディング法は、Ａｕワイヤの先端部にボールを形成し、その後、超音波振動を与えながらチップの電極パッドにボールを熱圧着し、その後、ボールの部分からＡｕワイヤを切断してバンプを形成する方法である。従って、電極パッド上に形成されたスタッドバンプは、電極パッドに対して強固に接続されている。
【００３３】
配線基板１において、柔軟層４の最上層の配線層には、詳細に図示していないが、複数の配線５（図３参照）、複数の配線６（図４参照）、複数の配線７（図５参照）及び複数の電極パッド８（図６参照）が形成されている。
【００３４】
図３に示すように、複数の配線５の夫々は夫々の一部分からなる接続部５ａを有し、この夫々の接続部５ａは絶縁膜９に形成された開口９ａによって露出されている。複数の配線５の夫々の他の部分は絶縁膜９で覆われている。複数の配線５の夫々の接続部５ａは、バッファ用チップ１０の複数の電極パッド１０ａと対応して配置されている。
【００３５】
図４に示すように、複数の配線６の夫々は夫々の一部分からなる接続部６ａを有し、この夫々の接続部６ａは絶縁膜９に形成された開口９ｂによって露出されている。複数の配線６の夫々の他の部分は絶縁膜９で覆われている。複数の配線６の夫々の接続部６ａは、メモリ用チップ１２の複数の電極パッド１２ａと対応して配置されている。
【００３６】
図５に示すように、複数の配線７の夫々は夫々の一部分からなる接続部７ａを有し、この夫々の接続部７ａは絶縁膜９に形成された開口９ｃによって露出されている。複数の配線７の夫々の他の部分は絶縁膜９で覆われている。複数の配線７の夫々の接続部７ａは、制御用チップ１４の複数の電極パッド１４ａと対応して配置されている。
【００３７】
図６に示すように、複数の電極パッド８の夫々は絶縁膜９に形成された開口９ｄによって露出されている。この複数の電極パッド８の夫々は、柔軟層４の最上層の配線層に形成された複数の配線の夫々の一部分で形成され、この複数の配線の夫々の他の部分は絶縁膜９で覆われている。
【００３８】
複数の接続部５ａは開口９ａの底部に配置され、複数の接続部６ａは開口９ｂの底部に配置され、複数の接続部７ａは開口９ｃの底部に配置され、複数の電極パッド８は開口９ｄの底部に配置されている。即ち、配線基板２は、一主面２Ｘの表層部に、一主面２Ｘから深さ方向に向かって一主面２Ｘよりも深い位置に配置された複数の接続部（５ａ，６ａ，７ａ）及び複数の電極パッド８を有する構成となっている。
【００３９】
図３に示すように、バッファ用チップ１０は、その回路形成面１０Ｘが配線基板２の一主面２Ｘと向かい合う状態で実装されている。バッファ用チップ１０と配線基板２との間には接着用樹脂として例えば異方導電性樹脂２０が介在され、この異方導電性樹脂２０によってバッファ用チップ１０は配線基板２に接着固定されている。
【００４０】
複数のスタッドバンプ１１は、バッファ用チップ１０の各電極パッド１０ａと配線基板２の各接続部５ａとの間に配置され、夫々を電気的に接続している。スタッドバンプ１１は、配線基板２とバッファ用チップ１０との間に介在された異方導電性樹脂２０の熱収縮力（加熱状態から常温状態に戻った時に生じる収縮力）や熱硬化収縮力（熱硬化性樹脂の硬化時に生じる収縮力）等によって、配線基板２の接続部５ａに圧接されている。なお、スタッドバンプ１１と配線基板２の接続部５ａとの間には異方導電性樹脂２０に多数混入された導電性粒子のうちの一部が介在されている。
【００４１】
配線基板２の接続部５ａには、配線基板２の深さ方向に窪む凹部が形成されている。この凹部の内部において、スタッドバンプ１１と接続部５ａとが接続されている。このように、凹部の内部において、スタッドバンプ１１と接続部５ａとを接続することにより、凹部の窪み量に相当する分、配線基板２の一主面２Ｘとバッファ用チップ１０の回路形成面１０Ｘとの間における異方導電性樹脂２０の体積を小さくすることができる。
【００４２】
スタッドバンプ１１は、絶縁膜９に形成された開口９ａを通して、開口９ａの底に配置された接続部５ａと接続されている。即ち、スタッドバンプ１１は、配線基板２の一主面２Ｘから深さ方向に向かってその一主面２Ｘよりも深い位置に配置された接続部５ａと接続されている。このように、配線基板２の一主面よりも深い位置に接続部５ａを配置することにより、配線基板２の一主面２Ｘから接続部５ａまでの深さに相当する分、配線基板２の一主面２Ｘとバッファ用チップ１０の回路形成面１０Ｘとの間における異方導電性樹脂２０の体積を小さくすることができる。
【００４３】
接続部５ａの凹部は、接続部５ａ及び柔軟層４の弾性変形によって形成されている。接続部５ａ及び柔軟層４の弾性変形による凹部は、配線基板２の一主面上にバッファ用チップ１０を実装する時の圧着力によって形成することができる。接続部５ａ及び柔軟層４の弾性変形によって凹部を形成した場合、スタッドバンプ１１に接続部５ａ及び柔軟層４の弾性力が作用するため、スタッドバンプ１１と接続部５ａとの圧接力が増加する。
【００４４】
また、異方導電性樹脂２０の厚さ方向の膨張によって配線基板２の一主面２Ｘとバッファ用チップ１０の回路形成面１０Ｘとの間の間隔が広がり、これに伴ってスタッドバンプ１１が上方に移動しても、スタッドバンプ１１の移動に追随して接続部５ａの凹部の窪み量が変化するため、配線基板２の接続部５ａとスタッドバンプ１１との接続を確保することができる。
【００４５】
図４に示すように、メモリ用チップ１２は、その回路形成面１２Ｘが配線基板２の一主面２Ｘと向かい合う状態で実装されている。メモリ用チップ１２と配線基板２との間には接着用樹脂として例えば異方導電性樹脂２０が介在され、この異方導電性樹脂２０によってメモリ用チップ１２は配線基板２に接着固定されている。
【００４６】
複数のスタッドバンプ１３は、メモリ用チップ１２の各電極パッド１２ａと配線基板２の各接続部６ａとの間に配置され、夫々を電気的に接続している。スタッドバンプ１３は、配線基板２とメモリ用チップ１２との間に介在された異方導電性樹脂２０の熱収縮力や熱硬化収縮力等によって、配線基板２の接続部６ａに圧接されている。なお、スタッドバンプ１３と配線基板１の接続部６ａとの間には、異方導電性樹脂２０に多数混入された導電性粒子のうちの一部が介在されている。
【００４７】
配線基板２の接続部６ａには、配線基板２の深さ方向に窪む凹部が形成されている。この凹部の内部において、バッファ用チップ１０の場合と同様に、スタッドバンプ１３と接続部６ａとが接続されている。スタッドバンプ１３は、絶縁膜９に形成された開口９ｂを通して、開口９ｂの底に配置された接続部６ａと接続されている。即ち、スタッドバンプ１３は、バッファ用チップ１０の場合と同様に、配線基板２の一主面２Ｘから深さ方向に向かってその一主面２Ｘよりも深い位置に配置された接続部６ａと接続されている。
【００４８】
図５に示すように、制御用チップ１４は、その回路形成面１４Ｘが配線基板２の一主面２Ｘと向かい合う状態で実装されている。制御用チップ１４と配線基板２との間には接着用樹脂として例えば異方導電性樹脂２０が介在され、この異方導電性樹脂２０によって制御用チップ１４は配線基板２に接着固定されている。
【００４９】
複数のスタッドバンプ１５は、制御用チップ１４の各電極パッド１４ａと配線基板２の各接続部７ａとの間に配置され、夫々を電気的に接続している。スタッドバンプ１５は、配線基板２と制御用チップ１４との間に介在された異方導電性樹脂２０の熱収縮力や熱硬化収縮力等によって、配線基板２の接続部７ａに圧接されている。なお、スタッドバンプ１５と配線基板２の接続部７ａとの間には異方導電性樹脂２０に多数混入された導電性粒子のうちの一部が介在されている。
【００５０】
配線基板２の接続部７ａには、配線基板２の深さ方向に窪む凹部が形成されている。この凹部の内部において、バッファ用チップ１０の場合と同様に、スタッドバンプ１５と接続部７ａとが接続されている。スタッドバンプ１５は、絶縁膜９に形成された開口９ｃを通して、開口９ｃの底に配置された接続部７ａと接続されている。即ち、スタッドバンプ１５は、バッファ用チップ１０の場合と同様に、配線基板２の一主面２Ｘから深さ方向に向かってその一主面２Ｘよりも深い位置に配置された接続部７ａと接続されている。
【００５１】
図６に示すように、容量素子１７の電極１７ａは配線基板２の電極パッド８に半田２１によって電気的にかつ機械的に接続されてる。容量素子の電極１７ａと配線基板２の電極パッド８との接続は、半田２１の濡れ広がりを制御するため、絶縁膜９に形成された開口９ｄを通して行われている。なお、容量素子１８及び抵抗素子１９においても、容量素子１７と同様にして実装されている。
【００５２】
図７に示すように、バッファ用チップ１０のパッド配列ピッチＰ１は、例えば１１０［μｍ］程度に設定されている。メモリ用チップ１２及び制御用チップ１４のパッド配列ピッチ（Ｐ２，Ｐ３）は、例えば８０［μｍ］程度に設定されている。チップの電極パッドは、パッド配列ピッチによって平面サイズが律則されるため、パッド配列ピッチが狭くなるに従って小さくなる。一方、チップの電極パッド上に形成されるスタッドバンプは電極パッドの平面サイズによって大きさが律則されるため、電極パッドの平面サイズが小さくなるに従って高さが低くなる。即ち、メモリ用チップ１２及び制御用チップ１４の電極パッド上に形成されたスタッドバンプ（１３，１５）は、バッファ用チップ１０の電極パッド上に形成されたスタッドバンプ１１よりも高さが低くなる。
【００５３】
配線基板２の一主面２Ｘからその接続部（５ａ，６ａ，７ａ）までの深さよりもスタッドバンプの高さが高いチップにおいては、配線基板２の接続部とスタッドバンプとの接続を容易に行うことができるが、配線基板２の一主面２Ｘからその接続部までの深さよりもスタッドバンプの高さが低いチップにおいては、配線基板２の接続部とスタッドバンプとの接続が困難となる。
【００５４】
そこで、パッド配列ピッチが狭い、即ち電極パッドの平面サイズが小さいチップにおいては、スタッドバンプを多段バンプ構造にして高さを稼ぐことが有効である。本実施形態において、バッファ用チップ１０のスタッドバンプ１１は、図３に示すように、単段バンプ構造になっている。メモリ用チップ１２のスタッドバンプ１３は、図４に示すように、電極パッド１２ａ上に形成された基部バンプ１３ａと、この基部バンプ１３ａ上に積み重ねられた重ねバンプ１３ｂとを有する二段バンプ構造となっている。制御用チップ１４のスタッドバンプ１５は、図５に示すように、電極パッド１４ａ上に形成された基部バンプ１３ａと、この基部バンプ１３ａ上に積み重ねられた重ねバンプ１３ｂとを有する二段バンプ構造となっている。図８に示すように、スタッドバンプ１１の高さＴ１、スタッドバンプ１３の高さＴ２及びスタッドバンプ１５の高さＴ３は、ほぼ同一となっている。
【００５５】
このようにして配列ピッチが異なる各チップのスタッドバンプの高さをほぼ同一とすることにより、パッド配列ピッチが狭いメモリ用チップ１２及び制御用チップ１４においても、配線基板２の接続部（６ａ，７ａ）にスタッドバンプ（１３，１５）を接続することができる。
【００５６】
図７（ｂ）に示すように、メモリ用チップ１２の電極パッド１２ｂは、中央パッド配列となっている。これに伴い、図９に示すように、電極パッド１２ｂ上に形成されたスタッドバンプ１３も中央バンプ配列となる。このようにスタッドバンプ１３が中央バンプ配列のメモリ用チップ１２をフリップチップ実装に用いた場合、メモリ用チップ１２のバランスがとれないため、配線基板２の一主面２Ｘに対してメモリ用チップ１２が傾いてしまう。
【００５７】
そこで、バランスがとれないバンプ配列のメモリ用チップ１２においては、配線基板２の一主面２Ｘから深さ方向に向かってその一主面２Ｘよりも深い位置に配線基板２の接続部６ａを配置することが有効である。本実施形態において、接続部６ａは、図４に示すように、接続部６ａよりも上層に形成された絶縁膜９によって、配線基板２の一主面２Ｘよりも深い位置に配置されている。このようにして接続部６ａを配置することにより、メモリ用チップ１２をフリップチップ実装する時、配線基板２の一主面２Ｘから接続部６ａまでの深さによってスタッドバンプ１３の高さが吸収され、これに伴って配線基板２の一主面２Ｘと半導体チップ１２の回路形成面１２Ｘとの間の間隔が狭くなるため、配線基板２の一主面２Ｘに対するメモリ用チップ１２の傾きを抑制することができる。
【００５８】
なお、配線基板２の一主面２Ｘよりも深い位置に接続部６ａを配置し、配線基板２の一主面２Ｘに対するメモリ用チップ１２の傾きを抑制するためには、絶縁膜９がメモリ用チップ１２の周縁を跨って存在するように絶縁膜９及び開口９ｂを形成する必要がある。即ち、絶縁膜９の平面サイズをメモリ用チップ１２の平面サイズよりも大きくし、開口９ａの平面サイズをメモリ用チップ１２の平面サイズよりも小さくする。本実施形態において、絶縁膜９は配線基板２の一主面のほぼ全域を覆う平面サイズで形成され、開口９ｂはメモリ用チップ１２の平面サイズよりも小さい平面サイズで形成されている。また、開口９ｂは配線基板２の接続部６ａの配列方向に沿う長方形の平面形状で形成されている。
【００５９】
次に、ＭＣＭ１の製造方法について、図１１乃至図１５を用いて説明する。
図１１は多段バンプ構造のスタッドバンプ形成工程を説明するための模式的断面図であり、
図１２はバッファ用チップ実装工程を説明するための模式的断面図であり、
図１３はバッファ用チップ実装工程を説明するための模式的断面図であり、
図１４はメモリ用チップ実装工程を説明するための模式的断面図であり、
図１５はメモリ用チップ実装工程を説明するための模式的断面図である。
【００６０】
まず、配線基板２上に実装する電子部品（１０，１２，１４，１６，１７，１８，１９）を準備する。
【００６１】
次に、バッファ用チップ１０、メモリ用チップ１２、制御用チップ１４及び演算用チップ１６の各電極パッド上に、ボールボンディング法でスタッドバンプを形成する。バッファ用チップ１０及び演算用チップ１６においては単段バンプ構造のスタッドバンプを形成する。メモリ用チップ１２及び制御用チップ１４においては多段バンプ構造（本実施形態では二段）のスタッドバンプを形成する。二段バンプ構造のスタッドバンプは、メモリ用チップ１２で説明すると、まず、ヒートステージ２５上にメモリ用チップ１２を装着し、その後、図１１（ａ）に示すように、メモリ用チップ１２の電極パッド１２ａ上にボールボンディング法で基部バンプ１３ａを形成し、その後、図１１（ｂ）に示すように、基部バンプ１３ａ上に重ねバンプ１３ｂを形成することによって得られる。重ねバンプ１３ｂ上に更に重ねバンプを形成することにより、三段バンプ構造又はそれ以上の多段バンプ構造のスタッドバンプを形成することもできる。
【００６２】
次に、配線基板２の一主面２Ｘのバッファ用チップ搭載領域に、シート状（フィルム状）に加工された異方導電性樹脂２０を貼り付ける。異方導電性樹脂２０としては、例えば、エポキシ系の熱硬化性樹脂に多数の導電性粒子が混入されたものを用いる。
【００６３】
次に、配線基板２をステージ２６Ａに装着し、その後、図１２に示すように、配線基板２の一主面２Ｘのバッファ用チップ搭載領域上に、異方導電性樹脂２０を介在して、バッファ用チップ１０を装着する。バッファ用チップ１０の装着は、その回路形成面１０Ｘが配線基板２の一主面２Ｘと向かい合う状態で行う。
【００６４】
次に、配線基板２をヒートステージ２６Ｂに装着し、その後、図１３に示すように、加熱しながらツール２７でバッファ用チップ１０を圧着して配線基板２の接続部５ａにスタッドバンプ１１を接続し、その後、異方導電性樹脂２０が硬化するまで圧着状態を保持する。この時、スタッドバンプ１１は配線基板２の接続部５ａに圧接される。この工程において、配線基板２の一主面２Ｘから接続部５ａまでの深さをスタッドバンプ１１の高さよりも浅くしておくことにより、配線基板２の接続部５ａにおいて、スタッドバンプ１１が接続された部分にバッファ用チップ１１の圧着力によって凹部が形成される。また、この凹部の内部において、配線基板２の接続部５ａとスタッドバンプ１１とが接続される。また、凹部は接続部５ａと柔軟層４の弾性変形によって形成されるため、スタッドバンプ１１には接続部５ａ及び柔軟層４の弾性力が作用する。
【００６５】
次に、バッファ用チップ１１と同様の方法により、配線基板２の一主面２Ｘの演算用チップ搭載領域に演算用チップ１６を実装する。
【００６６】
次に、配線基板２の一主面２Ｘのバッファ用チップ搭載領域に、シート状（フィルム状）に加工された異方導電性樹脂２０を貼り付ける。異方導電性樹脂２０としては、例えば、エポキシ系の熱硬化性樹脂に多数の導電性粒子が混入されたものを用いる。
【００６７】
次に、配線基板２をステージ２６Ａに装着し、その後、図１４に示すように、配線基板２の一主面２Ｘのメモリ用チップ搭載領域上に、異方導電性樹脂２０を介在して、メモリ用チップ１２を装着する。メモリ用チップ１２の装着は、その回路形成面１２Ｘが配線基板２の一主面２Ｘと向かい合う状態で行う。
【００６８】
次に、配線基板２をヒートステージ２６Ｂに装着し、その後、図１５に示すように、加熱しながらツール２８でメモリ用チップ１２を圧着して配線基板２の接続部６ａにスタッドバンプ１３を接続し、その後、異方導電性樹脂２０が硬化するまで圧着状態を保持する。この時、スタッドバンプ１３は配線基板２の接続部６ａに圧接される。この工程において、バッファ用チップ１０と同様に、スタッドバンプ１１が接続された接続部６ａの部分にメモリ用チップ１２の圧着力によって凹部が形成される。また、この凹部の内部において、配線基板２の接続部６ａとスタッドバンプ１３とが接続される。また、凹部は接続部６ａと柔軟層４の弾性変形によって形成されるため、スタッドバンプ１３には接続部６ａ及び柔軟層４の弾性力が作用する。
【００６９】
また、この工程において、スタッドバンプ１３は多段バンプ構造となっているため、パッド配列ピッチが狭いメモリ用チップ１２においても、配線基板２の接続部６ａにスタッドバンプ１３を接続することができる。
【００７０】
また、この工程において、接続部６ａは、接続部６ａよりも上層に形成された絶縁膜９によって、配線基板２の一主面２Ｘよりも深い位置に配置されているため、配線基板２の一主面２Ｘから接続部６ａまでの深さによってスタッドバンプ１３の高さが吸収され、これに伴って配線基板２の一主面２Ｘと半導体チップ１２の回路形成面１２Ｘとの間の間隔が狭くなる。配線基板２の一主面２Ｘとメモリ用チップ１２の回路形成面１２Ｘとの間隔が狭くなれば、例えば実装工程の途中において、メモリ用チップ１２が傾くことがあっても配線基板２の一主面２Ｘがメモリ用チップ１２を支えるため、実装後の構造に問題が出るほどメモリ用チップ１２が傾くことを防ぐことができる。
【００７１】
また、チップを接着固定する接着用樹脂中に例えば導電性粒子や、シリカのフィラーなど、粒状の物質が含まれる場合には、配線基板２の一主面２Ｘとメモリ用チップ１２の回路形成面１２Ｘとの間に前記粒状の物質が挟まれるため、半導体チップ実装工程におけるメモリ用チップ１２の傾きはより抑制される。
【００７２】
また、半導体チップ実装工程中における接着用樹脂（２０）の粘度が高い場合には、接着用樹脂の流動に対する抵抗力によってメモリ用チップ１２の傾きは抑制される。従って、これらの何れかの機構により、配線基板２の一主面２Ｘに対するメモリ用チップ１２の傾きを抑制することができる。
【００７３】
次に、メモリ用チップ１３と同様の方法により、配線基板２の一主面２Ｘの制御用チップ搭載領域に制御用チップ１４を実装する。このパッド配列ピッチが狭い制御用チップ１４においても、配線基板２の接続部７ａにスタッドバンプ１５を接続することができる。
【００７４】
なお、チップを実装する順番は、これに限定されるものではなく、例えばメモリ用チップや制御用チップを先に実装してもよい。
【００７５】
次に、配線基板２の電極パッド８上にペースト状の半田２１を塗布し、その後、各電極パッド上に能動部品（１７，１８，１９）を配置し、その後、熱処理を施してペースト状の半田２１を溶融して、能動部品の電極と配線基板２の電極パッドとを固着する。
【００７６】
次に、配線基板２の一主面と対向する裏面に配置された複数の電極パッドの夫々の表面上に接続用端子としてボール形状の半田バンプ２２を形成することにより、本実施形態のＭＣＭ１がほぼ完成する。
【００７７】
このように、本実施形態によれば、以下の効果が得られる。
（１）ＭＣＭ１において、複数の接続部６ａは、配線基板２の一主面２Ｘから深さ方向に向かって配線基板２の一主面２Ｘよりも深い位置に配置されている。このような構成とすることにより、バランスがとれないバンプ配列のメモリ用チップ１２をフリップチップ実装する時、配線基板２の一主面２Ｘから接続部６ａまでの深さによってスタッドバンプ１３の高さが吸収され、これに伴って配線基板２の一主面２Ｘと半導体チップ１２の回路形成面１２Ｘとの間の間隔が狭くなるため、配線基板２の一主面２Ｘに対するメモリ用チップ１２の傾きを抑制することができる。
【００７８】
（２）ＭＣＭ１において、配線基板２は、その一主面２Ｘに形成された絶縁膜９と、この絶縁膜９に形成された開口９ｂと、この開口９ｂの底部に配置された接続部６ａとを有する構成となっている。絶縁膜９は半田付け部品（本実施形態では１７，１８，１９）に対して実装時の半田濡れ広がりを制御し、フリップチップ部品（本実施形態では１０，１２，１４）に対しては実装時における接着用樹脂との接着力の確保を担う。このような構成とすることにより、配線基板２の一主面２Ｘから深さ方向に向かって配線基板２の一主面２Ｘよりも深い位置に複数の接続部６ａが配置された配線基板２を容易に形成することができるので、大幅なコストの増加を招くことなく、バランスがとれないバンプ配列のメモリ用チップ１２を配線基板２の一主面２Ｘ上にフリップチップ方式で実装したＭＣＭ１を提供することができる。
【００７９】
（３）ＭＣＭ１において、パッド配列ピッチが狭いメモリ用チップ１２及び制御用チップ１４のスタッドバンプ（１３，１５）は、多段バンプ構造となっている。このような構成とすることにより、パッド配列ピッチが狭いメモリ用チップ１２及び制御用チップ１４においても、配線基板２の接続部（６ａ，７ａ）にスタッドバンプ（１３，１５）を接続することができるため、パッド配列ピッチが異なるバッファ用チップ１０、メモリ用チップ１２、制御用チップ１４及び演算用チップ１６を一つの配線基板２上に実装することができる。
【００８０】
なお、本実施形態では、チップのバランスがとれないバンプ配列として、中央バンプ配列を例にして説明したが、この他に、チップのバランスがとれないバンプ配列としては、図１６に示すものがある。図１６（ａ）は、中央バンプ配列において、複数のスタッドバンプ１３を千鳥状に配列したバンプ配列である。図１６（ｂ）は、中央バンプ配列において、複数のスタッドバンプ１３を段違いに配列したバンプ配列である。図１６（ｃ）は、一辺バンプ配列である。また、この他に、チップの回路形成面を一方向に三等分した三つの領域のうち何れかの領域にスタッドバンプが配置されている場合や、バンプを結んで形成される多角形の外側に半導体チップの重心がある場合においてもチップのバランスがとれない。
【００８１】
また、本実施形態では、スタッドバンプ１３を二段バンプ構造にしてスタッドバンプ１３の高さを稼いだ例について説明したが、配線基板２の一主面２Ｘから接続部６ａまでの深さや、電極パッド１２ａの平面サイズの大きさに応じて、図１７に示すように、スタッドバンプ１３は、電極パッド１２ａに接続された基部バンプ１３ａと、この基部バンプ１３ａに積み重ねられた重ねバンプ１３ｂと、この重ねバンプ１３ｂに積み重ねられた重ねバンプ１３ｃとを有する三段バンプ構造にしてもよい。
【００８２】
また、本実施形態では、バンプ径がほぼ同一の基部バンプ１３ａ及び重ねバンプ１３ｂで二段バンプ構造のスタッドバンプ１３を形成した例について説明したが、図１８に示すように、バンプ径が異なる基部バンプ１３ａ及び重ねバンプ１３ｂで二段構造のスタッドバンプ１３を形成してもよい。この場合、ボールボンディング法に基づいてスタッドバンプを形成する時に、ワイヤ径の異なるＡｕワイヤを用いることで、バンプ径が異なる基部バンプ１３ａ及び重ねバンプ１３ｂを得ることができる。
【００８３】
また、本実施形態では、半導体チップの電極パッド上に形成される突起状電極としてスタッドバンプを用いた例について説明したが、これに限定されるものではなく、例えばＰｂ−Ｓｎ組成の半田バンプを用いてもよい。この場合、半導体チップの実装時における熱圧着温度よりも融点が高い材料からなる半田バンプを用いる。
【００８４】
また、本実施形態では、半導体チップの電極パッドと配線基板の接続部との間に介在される突起状電極を半導体チップの電極パッド上に予め形成した例について説明したが、突起状電極は配線基板の接続部上に予め形成してもよい。
【００８５】
また、本実施形態では、配線基板に半導体チップを接着固定する接着用樹脂としてシート状の異方導電性樹脂を用いた例について説明したが、これに限定されるものではなく、例えばペースト状の異方導電性樹脂（ＡＣＰ：Ａnisotropic Ｃonductive Ｐaste）やシート状の非導電性樹脂（ＮＣＦ：Ｎon Ｃonductive Ｆilm）を用いてもよい。
【００８６】
（実施形態２）
本実施形態では、耐湿試験における接続信頼性の向上について、図１９及び図２０を用いて説明する。図１９は本発明の実施形態２であるＭＣＭにおいて、メモリ用チップの実装状態を示す模式的断面図であり、図２０は図１９の一部を拡大した模式的断面図である。なお、本実施形態のスタッドバンプ１３は単段構造となっている。
【００８７】
異方導電性樹脂２０を用いたフリップチップ実装構造では、耐湿性試験における接続信頼性の確保が重要である。本発明者等は、配線基板２の絶縁膜９の膜厚を変えて耐湿性の評価を行った結果、絶縁膜９の厚さを薄くすることによって、配線基板２の接続部６ａとスタッドバンプ１３との接続寿命が向上することがわかった。この理由は次のように考えられる。
【００８８】
ＡＣＦ実装方式では、メモリ用チップ１２を例にあげた場合、配線基板２上に異方導電性樹脂２０を介在してメモリ用チップ１２を配置し、その後、加熱しながら配線基板２にメモリ用チップ１２を圧着して、配線基板２にメモリ用チップ１２を接着固定すると共に、配線基板２の接続部６ａにスタッドバンプ１３を電気的に接続している。この時、絶縁膜９の開口９ｂの内部に異方導電性樹脂２０が充填される。硬化後の異方導電性樹脂２０は、吸湿によって体積が膨張する特性がある。スタッドバンプの開口９ｂの中に充填された異方導電性樹脂２０は、配線基板２の一主面２Ｘとメモリ用チップ１２の回路形成面１２Ｘとの間に充填された異方導電性樹脂２０と比較して厚みが大きいため、吸湿に伴う膨張によって生じる変位量も大きくなる。そして、異方導電性樹脂２０の吸湿膨張による配線基板２の一主面２Ｘとメモリ用チップ１２の回路形成面１２Ｘとの変位に、配線基板２の柔軟層４の弾性変形の回復が追随できなくなったときにスタッドバンプ１３と配線基板２の接続部６ａとの接続不良が生じる。開口９ｂの深さは絶縁膜９の厚さで律則されるため、絶縁膜９の厚さが薄くなるに従って開口９ｂの深さが浅くなり、これに伴って開口９ｂの内部における異方導電性樹脂２０の体積が小さくなる。これにより、絶縁膜９の厚さを薄くすることによって、配線基板の接続部６ａとスタッドバンプ１３との接続寿命樹脂が向上すると考える。
【００８９】
温度８５℃／湿度８５％の条件下で評価した結果の一例を示す。
（１）配線６上における絶縁膜９の厚さ９ｔ（図２０参照）を２５［μｍ］とした場合、接続寿命は９６ｈであった。
（２）配線６上における絶縁膜９の厚さ９ｔを２０［μｍ］とした場合、接続寿命は５００ｈ以上であった。
（３）配線６上における絶縁膜９の厚さ９ｔを１５［μｍ］とした場合、接続寿命は５００ｈ以上であった。
このようなことから、配線６上における絶縁膜９の厚さ９ｔは２０［μｍ］以下とすることが望ましい。
【００９０】
なお、絶縁膜９には多数のフィラーが混入されている場合があるが、このような場合、混入されたフィラーのうちの最も粒径が大きいフィラーよりも、配線６上における絶縁膜９の厚さ９ｔを厚くする必要がある。最も粒径が大きいフィラーよりも絶縁膜９の厚さ９ｔを薄くした場合、絶縁膜９からフィラーが飛び出してしまう。
【００９１】
また、このように信頼性向上のためにスタッドバンプ１３を小さくし、それに伴ってチップ下の絶縁膜９の厚さ９ｔを薄くした場合で、絶縁膜９の厚さ９ｔが周囲に形成される半田実装部品の半田の濡れ広がりを制御するために適さないほど薄くなった場合には、絶縁膜９の厚さが、配線基板２上の場所によって最適によるように変化をつけてもよい。
【００９２】
以上、本発明者によってなされた発明を、前記実施形態に基づき具体的に説明したが、本発明は、前記実施形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００９３】
【発明の効果】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
【００９４】
本発明によれば、配線基板の一主面に対する半導体チップの傾きを抑制することができる。
【００９５】
本発明によれば、配列ピッチが異なる複数種類の半導体チップを同一基板上に実装することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１であるＭＣＭ（電子装置）の模式的平面図である。
【図２】図１のＭＣＭの模式的底面図である。
【図３】図１のＭＣＭに組み込まれたバッファ用チップの実装状態を示す模式的断面図である。
【図４】図１のＭＣＭに組み込まれたメモリ用チップの実装状態を示す模式的断面図である。
【図５】図１のＭＣＭに組み込まれた制御用チップの実装状態を示す模式的断面図である。
【図６】図１のＭＣＭに組み込まれた容量素子の実装状態を示す模式的断面図である。
【図７】図１のＭＣＭに組み込まれたバッファ用チップ、メモリ用チップ及び制御用チップのパッド配列を部分的に示す模式的平面図である。
【図８】図１のＭＣＭに組み込まれたバッファ用チップ、メモリ用チップ及び制御用チップの概略構成を示す模式的断面図である。
【図９】図１のＭＣＭに組み込まれたメモリ用チップの概略構成を示す模式的平面図である。
【図１０】図１のＭＣＭに用いられた配線基板の一部を示す模式的断面図である。
【図１１】本発明の実施形態１であるＭＣＭの製造において、メモリ用チップの電極パッド上にスタッドバンプを形成する工程を説明するための模式的断面図である。
【図１２】本発明の実施形態１であるＭＣＭの製造において、バッファ用チップ実装工程を説明するための模式的断面図である。
【図１３】本発明の実施形態１であるＭＣＭの製造において、バッファ用チップ実装工程を説明するための模式的断面図である。
【図１４】本発明の実施形態１であるＭＣＭの製造において、メモリ用チップ実装工程を説明するための模式的断面図である。
【図１５】本発明の実施形態１であるＭＣＭの製造において、メモリ用チップ実装工程を説明するための模式的断面図である。
【図１６】本発明の実施形態１であるＭＣＭにおいて、他のバンプ配列パターンを示すメモリ用チップの模式的平面図である。
【図１７】本発明の実施形態１の第１変形例であるＭＣＭに組み込まれたメモリ用チップの実装状態を示す模式的断面図である。
【図１８】本発明の実施形態１の第２変形例であるＭＣＭに組み込まれたメモリ用チップの実装状態を示す模式的断面図である。
【図１９】本発明の実施形態２であるＭＣＭに組み込まれたメモリ用チップの実装状態を示す模式的断面図である。
【図２０】図２０の一部を拡大した模式的断面図である。
【図２１】従来のＤＲＡＭチップの平面レイアウト図である。
【符号の説明】
１…ＭＣＭ（電子装置）、２…配線基板、３…リジット基板、４…柔軟層、５，６，７…配線、５ａ，６ａ，７ａ…接続部、８…電極パッド、９…絶縁膜、１０…バッファ用チップ、１２…メモリ用チップ、１４…制御用チップ、１０ａ，１２ａ，１４ａ…電極パッド、１１，１３，１５…スタッドバンプ、１３ａ，１５ａ…基部バンプ、１３ｂ，１３ｃ，１５ｂ，１５ｃ…重ねバンプ、１６…演算用チップ、１７，１８…容量素子、１９…抵抗素子、２０…異方導電性樹脂、２１…半田材、２２…半田バンプ、２５，２６Ｂ…ヒートステージ、２７，２８…圧着用ツール。

Claims (10)

  1. 一主面に第１配列ピッチで配置された複数の第１電極パッドを有する第１半導体チップと、
    一主面に前記第１配列ピッチよりも小さい第２配列ピッチで配置された複数の第２電極パッドを有する第２半導体チップと、
    一主面の第一領域に、前記複数の第１電極パッドと対応して配置された複数の第１接続部と、前記一主面の第１領域と異なる第２領域に、前記複数の第２電極パッドと対応して配置された複数の第２接続部とを有する配線基板と、
    前記各第１電極パッドと前記各第１接続部との間に配置され、かつ夫々を電気的に接続する複数の第１突起状電極と、
    前記各第２電極パッドと前記各第１接続部との間に配置され、かつ夫々を電気的に接続する複数の第２突起状電極とを有し、
    前記複数の第１接続部及び前記複数の第２接続部は、前記配線基板の一主面から深さ方向に向かって前記配線基板の一主面よりも深い位置に配置され、
    前記複数の第２突起状電極は、前記複数の第１突起状電極よりも段数が多い多段バンプ構造になっていることを特徴とする電子装置。
  2. 請求項１に記載の電子装置において、
    前記配線基板は、その一主面に形成された絶縁膜と、前記一主面の第１領域において前記絶縁膜に形成された第１開口と、前記一主面の第２領域において前記絶縁膜に形成された第２開口とを更に有し、
    前記複数の第１接続部は、前記第１開口の底部に配置され、
    前記複数の第２接続部は、前記第２開口の底部に配置されていることを特徴とする電子装置。
  3. 請求項１に記載の電子装置において、
    前記第２突起状電極は、前記第２半導体チップの第２電極パッドに接続された基部バンプと、前記基部バンプに積み重ねられた重ねバンプとを有する多段バンプ構造になっていることを特徴とする電子装置。
  4. 請求項１に記載の電子装置において、
    前記第２突起状電極は、前記第２半導体チップの第２電極パッドに接続された基部バンプと、前記基部バンプに積み重ねられた第１重ねバンプと、前記第１重ねバンプに積み重ねられた第２重ねバンプとを有する多段バンプ構造になっていることを特徴とする電子装置。
  5. 請求項１に記載の電子装置において、
    前記第１及び第２突起状電極は、スタッドバンプであることを特徴とする電子装置。
  6. 請求項１に記載の電子装置において、
    前記配線基板は、多層配線構造からなり、
    前記複数の第１及び第２接続部は、前記配線基板の最上層の配線層に形成された複数の配線の夫々の一部分であることを特徴とする電子装置。
  7. 請求項１に記載の電子装置において、
    前記第１及び第２半導体チップは、接着用樹脂を介在して前記配線基板に接着されていることを特徴とする電子装置。
  8. 請求項７に記載の電子装置において、
    前記接着用樹脂は、絶縁性樹脂に多数の導電性粒子が混入された異方導電性樹脂であることを特徴とする電子装置。
  9. 一主面に第１配列ピッチで配置された複数の第１電極パッドと、前記各第１電極パッドに夫々個別に接続された複数の第１突起状電極とを有する第１半導体チップと、
    一主面に前記第１配列ピッチよりも小さい第２配列ピッチで配置された複数の第２電極パッドと、前記各第２電極パッドに夫々個別に接続され、かつ前記第１突起状電極よりも段数が多い多段バンプ構造からなる複数の第２突起状電極とを有する第２半導体チップと、
    一主面に形成された絶縁膜と、前記一主面の第１領域において前記絶縁膜に形成された第１開口と、前記一主面の第１領域と異なる第２領域において前記絶縁膜に形成された第２開口と、前記第１開口の底部に前記複数の第１突起状電極と対応して配置された複数の第１接続部と、前記第２開口の底部に前記複数の第２突起状電極と対応して配置された複数の第２接続部とを有する配線基板とを準備する工程と、
    前記配線基板の一主面の第１領域と前記第１半導体チップの一主面との間に第１接着用樹脂を介在し、前記配線基板の一主面の第１領域に前記第１半導体チップを圧着して、前記各第１接続部に前記各第１突起状電極を夫々電気的に接続する工程と、
    前記配線基板の一主面の第２領域と前記第２半導体チップの一主面との間に第２接着用樹脂を介在し、前記配線基板の一主面の第２領域に前記第２半導体チップを圧着して、前記各第２接続部に前記各第２突起状電極を夫々電気的に接続する工程とを備えたことを特徴とする電子装置の製造方法。
  10. 一主面に第１電極パッドを有する第１半導体チップと、
    一主面に前記第１電極パッドよりも平面積が小さい第２電極パッドを有する第２半導体チップと、
    一主面に形成された絶縁膜と、前記一主面の第１領域において前記絶縁膜に形成された第１開口と、前記一主面の第１領域と異なる第２領域において前記絶縁膜に形成された第２開口と、前記第１開口の底部に配置された第１接続部と、前記第２開口の底部に配置された第２接続部とを有する配線基板と、
    前記第１電極パッドと前記第１接続部との間に配置され、かつ夫々を電気的に接続する第１突起状電極と、
    前記第２電極パッドと前記第２接続部との間に配置され、かつ夫々を電気的に接続する第２突起状電極とを有し、
    前記第２突起状電極は、前記第１突起状電極よりも段数が多い多段バンプ構造になっていることを特徴とする電子装置。
JP2000262511A 2000-08-31 2000-08-31 電子装置及びその製造方法 Expired - Fee Related JP3822040B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2000262511A JP3822040B2 (ja) 2000-08-31 2000-08-31 電子装置及びその製造方法
US09/921,919 US6492737B1 (en) 2000-08-31 2001-08-06 Electronic device and a method of manufacturing the same
SG200104737A SG99937A1 (en) 2000-08-31 2001-08-08 An electronic device and a method of manufacturing the same
TW090119334A TW563214B (en) 2000-08-31 2001-08-08 An electronic device and a method of manufacturing the same
CNB011253703A CN1235286C (zh) 2000-08-31 2001-08-31 一种电子装置与制作此装置的方法
KR1020010053225A KR100776867B1 (ko) 2000-08-31 2001-08-31 전자 장치 및 그 제조 방법
US10/279,865 US20030102570A1 (en) 2000-08-31 2002-10-25 Electronic device and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000262511A JP3822040B2 (ja) 2000-08-31 2000-08-31 電子装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2002076057A JP2002076057A (ja) 2002-03-15
JP2002076057A5 JP2002076057A5 (ja) 2005-02-24
JP3822040B2 true JP3822040B2 (ja) 2006-09-13

Family

ID=18750182

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000262511A Expired - Fee Related JP3822040B2 (ja) 2000-08-31 2000-08-31 電子装置及びその製造方法

Country Status (6)

Country Link
US (2) US6492737B1 (ja)
JP (1) JP3822040B2 (ja)
KR (1) KR100776867B1 (ja)
CN (1) CN1235286C (ja)
SG (1) SG99937A1 (ja)
TW (1) TW563214B (ja)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4749656B2 (ja) * 2001-02-09 2011-08-17 台湾積體電路製造股▲ふん▼有限公司 半導体デバイスの製造方法及びこの方法により得られる半導体デバイス
FR2826153B1 (fr) * 2001-06-14 2004-05-28 A S K Procede de connexion d'une puce a une antenne d'un dispositif d'identification par radio-frequence du type carte a puce sans contact
SG122743A1 (en) 2001-08-21 2006-06-29 Micron Technology Inc Microelectronic devices and methods of manufacture
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
SG104293A1 (en) 2002-01-09 2004-06-21 Micron Technology Inc Elimination of rdl using tape base flip chip on flex for die stacking
SG111935A1 (en) 2002-03-04 2005-06-29 Micron Technology Inc Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
US6975035B2 (en) * 2002-03-04 2005-12-13 Micron Technology, Inc. Method and apparatus for dielectric filling of flip chip on interposer assembly
SG121707A1 (en) 2002-03-04 2006-05-26 Micron Technology Inc Method and apparatus for flip-chip packaging providing testing capability
SG115459A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Flip chip packaging using recessed interposer terminals
SG115455A1 (en) * 2002-03-04 2005-10-28 Micron Technology Inc Methods for assembly and packaging of flip chip configured dice with interposer
US6943434B2 (en) * 2002-10-03 2005-09-13 Fairchild Semiconductor Corporation Method for maintaining solder thickness in flipchip attach packaging processes
JP2004247530A (ja) * 2003-02-14 2004-09-02 Renesas Technology Corp 半導体装置及びその製造方法
JP3565835B1 (ja) * 2003-04-28 2004-09-15 松下電器産業株式会社 配線基板およびその製造方法ならびに半導体装置およびその製造方法
US6881074B1 (en) * 2003-09-29 2005-04-19 Cookson Electronics, Inc. Electrical circuit assembly with micro-socket
JP4427298B2 (ja) * 2003-10-28 2010-03-03 富士通株式会社 多段バンプの形成方法
JP4580633B2 (ja) * 2003-11-14 2010-11-17 スタンレー電気株式会社 半導体装置及びその製造方法
JP4492233B2 (ja) * 2003-11-27 2010-06-30 株式会社デンソー 半導体チップの実装構造および半導体チップの実装方法
US20050208749A1 (en) * 2004-03-17 2005-09-22 Beckman Michael W Methods for forming electrical connections and resulting devices
TWI243462B (en) * 2004-05-14 2005-11-11 Advanced Semiconductor Eng Semiconductor package including passive component
KR100642765B1 (ko) 2004-09-15 2006-11-10 삼성전자주식회사 하이브리드 범프를 포함하는 미세전자소자칩, 이의패키지, 이를 포함하는 액정디스플레이장치 및 이러한미세전자소자칩의 제조방법
FR2875995B1 (fr) * 2004-09-24 2014-10-24 Oberthur Card Syst Sa Procede de montage d'un composant electronique sur un support, de preference mou, et entite electronique ainsi obtenue, telle q'un passeport
KR100610144B1 (ko) * 2004-11-03 2006-08-09 삼성전자주식회사 플립 칩 조립 구조를 가지는 칩-온-보드 패키지의 제조 방법
US20060284313A1 (en) * 2005-06-15 2006-12-21 Yongqian Wang Low stress chip attachment with shape memory materials
JP2007080592A (ja) * 2005-09-12 2007-03-29 Fujitsu Component Ltd 半導体装置実装用ソケット
WO2007067982A2 (en) * 2005-12-08 2007-06-14 Fairchild Semiconductor Corporation Flip chip mlp with conductive ink
US7638861B2 (en) * 2005-12-08 2009-12-29 Fairchild Semiconductor Corporation Flip chip MLP with conductive ink
JP4920330B2 (ja) * 2006-07-18 2012-04-18 ソニー株式会社 実装構造体の実装方法、発光ダイオードディスプレイの実装方法、発光ダイオードバックライトの実装方法および電子機器の実装方法
JP4916241B2 (ja) * 2006-07-28 2012-04-11 パナソニック株式会社 半導体装置及びその製造方法
CN101447443B (zh) * 2006-08-15 2010-06-02 南茂科技股份有限公司 高频集成电路封装构造的制造方法
KR101155709B1 (ko) * 2006-12-27 2012-06-12 파나소닉 주식회사 도전성 범프와 그 형성 방법 및 반도체 장치와 그 제조 방법
US20090014852A1 (en) * 2007-07-11 2009-01-15 Hsin-Hui Lee Flip-Chip Packaging with Stud Bumps
WO2009011077A1 (ja) * 2007-07-17 2009-01-22 Mitsubishi Electric Corporation 半導体装置及びその製造方法
JP2009094353A (ja) * 2007-10-10 2009-04-30 Furukawa Electric Co Ltd:The 半導体装置およびその製造方法
JP2009105209A (ja) * 2007-10-23 2009-05-14 Nec Corp 電子装置及びその製造方法
JP4535295B2 (ja) * 2008-03-03 2010-09-01 セイコーエプソン株式会社 半導体モジュール及びその製造方法
WO2010151600A1 (en) 2009-06-27 2010-12-29 Michael Tischler High efficiency leds and led lamps
US20120236230A1 (en) * 2009-11-20 2012-09-20 Sharp Kabushiki Kaisha Device substrate and method for manufacturing same
US8653539B2 (en) 2010-01-04 2014-02-18 Cooledge Lighting, Inc. Failure mitigation in arrays of light-emitting devices
TWI406376B (zh) * 2010-06-15 2013-08-21 Powertech Technology Inc 晶片封裝構造
WO2012000114A1 (en) 2010-06-29 2012-01-05 Cooledge Lightning Inc. Electronic devices with yielding substrates
JP2012028513A (ja) * 2010-07-22 2012-02-09 Elpida Memory Inc 半導体装置及びその製造方法
JP6024200B2 (ja) * 2012-05-18 2016-11-09 富士電機機器制御株式会社 表面実装基板への電子部品実装方法
US8877561B2 (en) 2012-06-07 2014-11-04 Cooledge Lighting Inc. Methods of fabricating wafer-level flip chip device packages
JP2014053597A (ja) * 2012-08-09 2014-03-20 Hitachi Chemical Co Ltd チップ型電子部品及び接続構造体
US20140055961A1 (en) * 2012-08-23 2014-02-27 Shayan Malek Printed Circuit Boards with Recesses
JP6067408B2 (ja) * 2013-02-20 2017-01-25 スタンレー電気株式会社 フリップチップ型半導体発光素子、半導体装置及びその製造方法
US9351436B2 (en) * 2013-03-08 2016-05-24 Cochlear Limited Stud bump bonding in implantable medical devices
EP3084824A4 (en) * 2013-12-19 2017-08-16 Intel Corporation Flexibly-wrapped integrated circuit die
KR102199991B1 (ko) * 2014-05-28 2021-01-11 엘지이노텍 주식회사 발광 소자 및 이를 구비한 라이트 유닛
KR102538894B1 (ko) * 2016-04-11 2023-06-01 삼성전기주식회사 카메라 모듈용 기판 및 이를 구비하는 카메라 모듈
US10217712B2 (en) * 2016-12-16 2019-02-26 Advanced Semiconductor Engineering, Inc. Semiconductor package and semiconductor process for manufacturing the same
DE112018006906T5 (de) * 2018-01-19 2020-09-24 Mitsubishi Electric Corporation Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungsumwandlungsvorrichtung
USD933618S1 (en) 2018-10-31 2021-10-19 Asahi Kasei Microdevices Corporation Semiconductor module
JP7385483B2 (ja) 2020-01-27 2023-11-22 キオクシア株式会社 半導体装置およびその製造方法
CN111799241A (zh) * 2020-06-24 2020-10-20 霸州市云谷电子科技有限公司 邦定结构及其制作方法和显示面板

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU637874B2 (en) * 1990-01-23 1993-06-10 Sumitomo Electric Industries, Ltd. Substrate for packaging a semiconductor device
US5075965A (en) * 1990-11-05 1991-12-31 International Business Machines Low temperature controlled collapse chip attach process
US5768109A (en) * 1991-06-26 1998-06-16 Hughes Electronics Multi-layer circuit board and semiconductor flip chip connection
JP3019511B2 (ja) * 1991-08-21 2000-03-13 富士ゼロックス株式会社 転写材担持体への用紙ガイド装置
JPH0546031U (ja) * 1991-11-21 1993-06-18 日本無線株式会社 多段バンプ電気回路素子
JP3057130B2 (ja) * 1993-02-18 2000-06-26 三菱電機株式会社 樹脂封止型半導体パッケージおよびその製造方法
US5615827A (en) * 1994-05-31 1997-04-01 International Business Machines Corporation Flux composition and corresponding soldering method
US5742100A (en) * 1995-03-27 1998-04-21 Motorola, Inc. Structure having flip-chip connected substrates
US5598036A (en) * 1995-06-15 1997-01-28 Industrial Technology Research Institute Ball grid array having reduced mechanical stress
US5874780A (en) * 1995-07-27 1999-02-23 Nec Corporation Method of mounting a semiconductor device to a substrate and a mounted structure
DE69626747T2 (de) * 1995-11-16 2003-09-04 Matsushita Electric Ind Co Ltd Gedruckte Leiterplatte und ihre Anordnung
US5796165A (en) * 1996-03-19 1998-08-18 Matsushita Electronics Corporation High-frequency integrated circuit device having a multilayer structure
US6169329B1 (en) * 1996-04-02 2001-01-02 Micron Technology, Inc. Semiconductor devices having interconnections using standardized bonding locations and methods of designing
US5926694A (en) * 1996-07-11 1999-07-20 Pfu Limited Semiconductor device and a manufacturing method thereof
US6002172A (en) * 1997-03-12 1999-12-14 International Business Machines Corporation Substrate structure and method for improving attachment reliability of semiconductor chips and modules
JPH10270496A (ja) 1997-03-27 1998-10-09 Hitachi Ltd 電子装置、情報処理装置、半導体装置並びに半導体チップの実装方法
JP3063709B2 (ja) * 1997-11-05 2000-07-12 日本電気株式会社 電子部品の実装構造、搭載用基板および電子部品の搭載方法
DE19750073A1 (de) * 1997-11-12 1999-05-20 Bosch Gmbh Robert Schaltungsträgerplatte
JPH11204692A (ja) * 1998-01-19 1999-07-30 Oki Electric Ind Co Ltd 半導体装置
KR100510316B1 (ko) * 1998-09-30 2005-08-25 세이코 엡슨 가부시키가이샤 반도체 장치 및 그 제조방법, 회로기판 및 전자기기
US6214716B1 (en) * 1998-09-30 2001-04-10 Micron Technology, Inc. Semiconductor substrate-based BGA interconnection and methods of farication same
US6242932B1 (en) * 1999-02-19 2001-06-05 Micron Technology, Inc. Interposer for semiconductor components having contact balls
US6222280B1 (en) * 1999-03-22 2001-04-24 Micron Technology, Inc. Test interconnect for semiconductor components having bumped and planar contacts
US6492738B2 (en) * 1999-09-02 2002-12-10 Micron Technology, Inc. Apparatus and methods of testing and assembling bumped devices using an anisotropically conductive layer
JP2001091544A (ja) * 1999-09-27 2001-04-06 Hitachi Ltd 半導体検査装置の製造方法
US6413102B2 (en) * 1999-12-22 2002-07-02 Micron Technology, Inc. Center bond flip chip semiconductor carrier and a method of making and using it
US6497943B1 (en) * 2000-02-14 2002-12-24 International Business Machines Corporation Surface metal balancing to reduce chip carrier flexing

Also Published As

Publication number Publication date
CN1235286C (zh) 2006-01-04
SG99937A1 (en) 2003-11-27
KR20020018591A (ko) 2002-03-08
TW563214B (en) 2003-11-21
KR100776867B1 (ko) 2007-11-16
JP2002076057A (ja) 2002-03-15
US20030102570A1 (en) 2003-06-05
US6492737B1 (en) 2002-12-10
CN1340857A (zh) 2002-03-20

Similar Documents

Publication Publication Date Title
JP3822040B2 (ja) 電子装置及びその製造方法
US8786070B2 (en) Microelectronic package with stacked microelectronic elements and method for manufacture thereof
US9716075B2 (en) Semiconductor chip assembly and method for making same
US8198728B2 (en) Semiconductor device and plural semiconductor elements with suppressed bending
US6555917B1 (en) Semiconductor package having stacked semiconductor chips and method of making the same
JP5002533B2 (ja) スタック型チップパッケージ構造
JP4105409B2 (ja) マルチチップモジュールの製造方法
US20080029884A1 (en) Multichip device and method for producing a multichip device
JP2002076057A5 (ja)
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
JP3872648B2 (ja) 半導体装置およびその製造方法並びに電子装置
JP4538830B2 (ja) 半導体装置
KR20170141067A (ko) 플립 칩
JP6242665B2 (ja) 半導体装置
US8872318B2 (en) Through interposer wire bond using low CTE interposer with coarse slot apertures
JPH1013003A (ja) 半導体装置
KR100366409B1 (ko) 접착성 전도체 및 이를 사용한 칩실장구조
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
KR102446861B1 (ko) 적층 패키지 및 그의 제조 방법
US20080251948A1 (en) Chip package structure
JP2002026073A (ja) 半導体装置およびその製造方法
JP2002289735A (ja) 半導体装置
KR100650728B1 (ko) 스택 패키지 및 그 제조방법
US20080224295A1 (en) Package structure and stacked package module using the same
JP2001332681A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040316

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040316

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060328

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060621

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100630

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110630

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120630

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130630

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130630

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140630

Year of fee payment: 8

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees