JP2019140179A - フリップチップ実装用の基板およびこれを用いた電子装置 - Google Patents
フリップチップ実装用の基板およびこれを用いた電子装置 Download PDFInfo
- Publication number
- JP2019140179A JP2019140179A JP2018020335A JP2018020335A JP2019140179A JP 2019140179 A JP2019140179 A JP 2019140179A JP 2018020335 A JP2018020335 A JP 2018020335A JP 2018020335 A JP2018020335 A JP 2018020335A JP 2019140179 A JP2019140179 A JP 2019140179A
- Authority
- JP
- Japan
- Prior art keywords
- land
- electronic component
- substrate
- lands
- small
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1401—Structure
- H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Landscapes
- Wire Bonding (AREA)
Abstract
【課題】フリップチップ実装における接続不良が抑制される基板およびこれが用いられた電子装置を実現する。【解決手段】一面2aを有し、一面2a側に形成された複数の端子21および複数の端子21それぞれの上に形成された金属電極22を有する電子部品2がフリップチップ実装される基板1であって、表面11aおよび裏面11bを有する基材11と、表面11a上に配置された複数のランド12とを備え、表面11aのうち電子部品2の端子21との一面2aに対する法線方向における距離が大きい位置に、複数のランド12のうち面積の大きい大ランド121が配置されている。これにより、リフロー工程における金属電極22の濡れ広がりが大きくなるため、電子部品2が基板1側に沈み込む量が大きくなり、ランド12と金属電極22との接続不良が抑制される。また、この基板1を用いることで、電子部品2との接続不良が抑制された電子装置となる。【選択図】図1
Description
本発明は、フリップチップ実装用の基板およびこれを用いた電子装置に関する。
従来より、主として金属材料によりなる複数の電極(以下「金属電極」という)を有する電子部品とランドを備える基板(以下、単に「基板」という)とをフリップチップ実装で接合する場合、一部の金属電極が基板のランドと接合しないことがある。
このようなフリップチップ実装における電子部品と基板との接合不良を解決するために、例えば特許文献1に記載の方法が提案されている。このフリップチップ実装では、複数の金属電極を有する電子部品と間隙部を挟んでその両側に配置される一対のランドを備える基板とを熱圧着することで、金属電極と一対のランドとの接合を行う。
具体的には、一対のランドのうち間隙部側のそれぞれの端部が実装方向に対して凹んで傾斜して設けられており、電子部品の金属電極をこれらの端部それぞれに接触させて押圧して接合する。これにより、あらかじめ一部が実装方向に対して凹んだ一対のランドに金属電極を低荷重で押圧しつつも、金属電極の沈み込みの量を確保し、フリップチップ実装の信頼性を向上させることができる。
ところで、フリップチップ実装では、例えば、複数の金属電極を備える電子部品を基板上に配置し、加熱によって金属電極を溶融させて電子部品を基板側に沈み込ませた後に溶融した金属電極を固化させるリフロー方式で行われる。このとき、電子部品の複数の金属電極の高さバラツキや基板の反りが生じると、金属電極のリフローにおける電子部品の沈み込みの量や電子部品と基板との距離に分布が発生し、一部の金属電極と基板のランドとが接合しない箇所が生じることがある。
特許文献1に記載の基板と電子部品とのフリップチップ実装では、金属電極の沈み込みの量を低荷重で確保できるものの、実装方向に対して凹んだ一対のランドを有する基板としなければならず、特殊な加工を要する。
本発明は、上記の点に鑑みてなされたものであり、従来よりも簡便に、高さバラツキのある複数の金属電極を有する電子部品に対しても接続可能なフリップチップ実装用の基板およびこれを用いた電子装置を提供することを目的とする。
上記目的を達成するため、請求項1に記載のフリップチップ実装用の基板は、複数の端子(21)と、複数の端子それぞれの上に形成された金属電極(22)と、を備え、一面(2a)を有すると共に、複数の端子の一面に対する法線方向である一面法線方向から見たときの面積が同じである電子部品(2)がフリップチップ実装により搭載されるフリップチップ実装用の基板(1)であって、表面(11a)および裏面(11b)を有する基材(11)と、電子部品が搭載される表面上に配置され、金属電極との電気的接続に用いられる複数のランド(12)と、を備える。このような構成において、複数のランドは、表面に対する法線方向である表面法線方向から見て、面積が異なる少なくとも2種のランドを有してなると共に、一面法線方向から見たときの電子部品の外郭が投影された領域である部品投影領域(R)に配置されており、基材は、電子部品をフリップチップ実装する際に、表面側が凸に反る。また、面積が異なるランドのうち面積が大きいものを大ランド(121)とし、面積が小さいものを小ランド(122)として、表面法線方向から見て、小ランドが部品投影領域の端部側に配置され、大ランドが部品投影領域のうち小ランドよりも内側に配置されている。
これにより、平面サイズが同一である複数の端子とそれぞれの端子上に形成された金属電極とを備え電子部品をフリップチップ実装により搭載する際に、電気的接続が安定する基板となる。
具体的には、基板がフリップチップ実装の際に電子部品が搭載される表面側が凸に反っても、ランドのうち一面に対する法線方向における電子部品の端子との距離が小さいものが面積の大きい大ランドとされた基板とされている。そのため、この基板に上記の電子部品を実装する際、溶融した金属電極が大ランドにおいて他のランドよりも広く濡れ広がることで、リフロー工程において電子部品が全体的に基板側へより沈み込むこととなる。よって、電子部品の端子と距離が大きい箇所に配置されたランドにおいても、金属電極との接合不良が生じることが防止されるフリップチップ実装用の基板となる。
請求項2に記載のフリップチップ実装用の基板は、複数の端子(21)と、複数の端子それぞれの上に形成された金属電極(22)と、を備え、一面(2a)を有すると共に、複数の端子の一面に対する法線方向である一面法線方向から見たときの面積が同じである電子部品(2)がフリップチップ実装により搭載されるフリップチップ実装用の基板(1)であって、表面(11a)および裏面(11b)を有する基材(11)と、電子部品が搭載される表面上に配置され、金属電極との電気的接続に用いられる複数のランド(12)と、を備える。このような構成において、複数のランドは、表面に対する法線方向である表面法線方向から見て、面積が異なる少なくとも2種のランドを有してなると共に、一面法線方向から見たときの電子部品の外郭が投影された領域である部品投影領域(R)に配置されており、基材は、電子部品をフリップチップ実装する際に、裏面側が凸に反る。また、面積が異なるランドのうち面積が大きいものを大ランド(121)とし、面積が小さいものを小ランド(122)として、表面法線方向から見て、大ランドが部品投影領域の端部側に配置され、小ランドが部品投影領域のうち大ランドよりも内側に配置されている。
これにより、上記と同様の構成の電子部品をフリップチップ実装により搭載する際に、基板が裏面側が凸に反っても、ランドのうち一面に対する法線方向における電子部品の端子との距離が小さいものが面積の大きい大ランドとされた基板となる。そのため、請求項1に記載の基板と同様に、電子部品の金属電極と接合不良になるランドが生じることが防止されるフリップチップ実装用の基板となる。
請求項4に記載の電子装置は、表面(11a)および裏面(11b)を有する基材(11)と、表面上に複数配置され、表面に対する法線方向である表面法線方向から見たときの面積が異なる少なくとも2種のランド(12)と、を有する基板(1)と、複数の端子(21)と、複数の端子それぞれの上に形成された金属電極(22)と、を備え、一面(2a)を有すると共に、一面に対する法線方向である一面法線方向から見たときの面積が異なる少なくとも2種の端子を有してなる電子部品(2)と、を備える。このような構成において、基板は、表面側が凸に反っており、面積が異なるランドのうち面積が大きいものを大ランド(121)とし、面積が小さいものを小ランド(122)とし、面積が異なる端子のうち面積が大きいものを大端子(211)とし、面積が小さいものを小端子(212)として、表面法線方向から見て、基板のうち一面法線方向から見たときの電子部品の外郭を投影した領域である部品投影領域(R)の端部側に大ランドが配置されると共に、小ランドが大ランドよりも内側に配置されている。また、電子部品は、大端子上に形成された金属電極を介して大ランドと電気的に接続されると共に、小端子に形成された金属電極を介して小ランドと電気的に接続されている。
これにより、平面サイズの異なる2種以上の複数の端子とそれぞれの端子上に形成された金属電極とを備える電子部品と、当該電子部品との電気的接続が安定するフリップチップ実装用の基板とを備え、電気的接続が安定した電子装置となる。
具体的には、電子部品の端子の面積に合わせて、その直下に配置される基板のランドが面積の大きい大ランドであるため、該電子部品の搭載面である表面側が凸に反っても、リフロー工程において電子部品が全体的に基板側に沈み込むこととなる。そのため、電子部品の金属電極と基板のランドとの接合不良が防止され、電気的接続が安定した電子装置となる。
請求項5に記載の電子装置は、表面(11a)および裏面(11b)を有する基材(11)と、表面上に複数配置され、表面に対する法線方向である表面法線方向から見たときの面積が異なる少なくとも2種のランド(12)と、を有する基板(1)と、複数の端子(21)と、複数の端子それぞれの上に形成された金属電極(22)と、を備え、一面(2a)を有すると共に、一面に対する法線方向である一面法線方向から見たときの面積が異なる少なくとも2種の端子を有してなる電子部品(2)と、を備える。このような構成において、基板は、裏面側が凸に反っており、面積が異なるランドのうち面積が大きいものを大ランド(121)とし、面積が小さいものを小ランド(122)とし、面積が異なる端子のうち面積が大きいものを大端子(211)とし、面積が小さいものを小端子(212)として、表面法線方向から見て、基板のうち一面法線方向から見たときの電子部品の外郭を投影した領域である部品投影領域(R)の端部側に小ランドが配置されると共に、大ランドが小ランドよりも内側に配置されている。また、電子部品は、大端子上に形成された金属電極を介して大ランドと電気的に接続されると共に、小端子に形成された金属電極を介して小ランドと電気的に接続されている。
これにより、平面サイズの異なる2種以上の複数の端子とそれぞれの端子上に形成された金属電極とを備える電子部品と、当該電子部品との電気的接続が安定するフリップチップ実装用の基板とを備え、電気的接続が安定した電子装置となる。
具体的には、電子部品の端子の面積に合わせて、その直下に配置される基板のランドが面積の大きい大ランドであるため、該電子部品の搭載面である裏面側が凸に反っても、リフロー工程において電子部品が全体的に基板側に沈み込むこととなる。そのため、請求項4に記載の電子装置と同様に、電子部品の金属電極と基板のランドとの接合不良が防止され、電気的接続が安定した電子装置となる。
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係の一例を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
(第1実施形態)
第1実施形態の電子装置について、図1〜図4を参照して述べる。本実施形態の電子装置は、例えば、自動車などの車両に取り付けられた各種電子部品の駆動する電子装置として適用される。
第1実施形態の電子装置について、図1〜図4を参照して述べる。本実施形態の電子装置は、例えば、自動車などの車両に取り付けられた各種電子部品の駆動する電子装置として適用される。
図1では、本実施形態の電子装置の構成を分かり易くするため、後述する基板1の基材11やランド12、電子部品2やその構成要素である端子21および金属電極22をデフォルメして、その厚みや寸法を誇張したものを示している。
本実施形態の電子装置は、図1に示すように、フリップチップ実装用の基板1と、電子部品2と、を有し、基板1に形成された複数のランド12と電子部品2に形成された複数の金属電極22とが電気的に接続された構成とされている。
基板1は、フリップチップ実装に用いられる基板であり、例えば、図1に示すように、表面11aおよび裏面11bを有する板状の基材11と、表面11a上に形成された複数のランド12とを有してなる。基板1は、ランド12のほかに図示しない配線や放熱用の伝熱体などを有していてもよい。
基板1は、本実施形態では、フリップチップ実装の際に表面11a側が凸に反る構成とされている。基板1は、例えば、フリップチップ実装にて金属電極22を溶融させる際の加熱温度(例えば200℃など)において、表面11a側の線膨張係数が裏面11b側のける線膨張係数よりも大きい構成とされている。例えば、基板1は、ガラスエポキシ樹脂(線膨張係数:12〜14ppm/℃)によりなる基材11と、銅(線膨張係数17ppm/℃)によりなるランド12および他の配線とにより構成された場合、銅の比率が変更されることで線膨張係数が所定の値とされる。この場合、基板1は、例えば、その線膨張係数が12〜17ppm/℃とされ、裏面11b側における銅の量が表面11a側の銅の量よりも多い構成とされることで、フリップチップ実装の際に表面11a側が凸に反る構成とされることができる。基板1は、フリップチップ実装前において、表面11a側が凸に反っていてもよいが、実装性の観点から平板状であることが好ましい。
基材11は、例えば、エポキシ樹脂やガラスエポキシ樹脂等の樹脂をベースとして構成されるプリント基板である。基材11は、本実施形態では、フリップチップ実装のリフロー工程において表面11aが凸になるように基板1が反る構成とされていればよく、ガラスクロスなどの繊維状補強材を有するプリプレグ層を備える構成とされてもよいし、任意の構成とされてもよい。
ランド12は、電子部品2との電気的な接続に用いられる部材であり、図1に示すように、基材11の表面11a上に電解メッキなどにより複数形成され、例えば、銅(Cu)などの金属材料により構成される。ランド12は、図1または図2に示すように、基材11の表面11aのうち電子部品2を後述する一面2aに対する法線方向(以下「一面法線方向」という)から見たときの外郭を投影した領域である部品投影領域Rに配置されている。
ランド12は、例えば、表面法線方向から見て四角形状とされ、基材11の表面11a上もしくは基材11に形成された図示しない内部配線や貫通電極などに電気的に接続されている。ランド12は、本実施形態では、例えば、図2に示すように、表面11aに対する法線方向(以下「表面法線方向」という)から見たときの面積が異なる少なくとも2種のランド12を有してなる。なお、ランド12は、表面法線方向から見たときの形状が円形状、楕円形状などとされていてもよく、他の任意の形状とされてもよい。
以降の説明においては、面積の異なる2種のランド12を区別するため、便宜的に、図2に示すように、これらのランド12のうち面積が大きいものを大ランド121と称し、面積の小さいものを小ランド122と称する。なお、ここでいうランド12の面積の大小は、複数のランド12同士の面積を比較したときの相対的な大小を意味する。
本実施形態では、図2に示すように、表面法線方向から見て、大ランド121が部品投影領域の内側に配置され、小ランド122が部品投影領域Rの端部側に配置されることで、フリップチップ実装における電子部品2との電気的接続が安定する基板1とされている。ランド121、122の具体的な配置およびその効果などの詳細については、後述する。
電子部品2は、フリップチップ実装により基板1の表面11a側に搭載される部品であり、例えば、図1に示すように、一面2aを有する略板状とされ、一面2a側に形成された複数の端子21と端子21それぞれの上に設けられた複数の金属電極22を備える。電子部品2は、例えば、BGA(Ball Grid Arrayの略)パッケージとされ、図示しないIC(Integrated Curcuitの略)が形成されたICチップを有してなる。
複数の端子21は、例えば、アルミニウム(Al)、Cu、銀(Ag)や金(Au)などの金属材料により構成され、図1に示すように、電子部品2の一面2a側に通常の半導体プロセスによって形成されている。複数の端子21は、例えば、図示しない再配線層などを介して図示しないICの回路配線と電気的に接続されている。複数の端子21は、本実施形態では、一面法線方向から見たときの面積が同じとされている。
なお、ここでいう「面積が同じ」とは、面積が完全に同一である場合だけでなく、不可避の工程のバラツキなどにより完全に同一ではないが、ほぼ同じ面積である場合も含む意味である。
金属電極22は、フリップチップ実装により他の部材との電気的接続に用いられるものであり、例えば、主としてはんだにより構成されたバンプとされ、複数の端子21それぞれの上に電解メッキなどにより形成される。金属電極22は、電子部品2をフリップチップ実装により基板1の表面11a上に搭載した結果、図1に示すように、基板1のそれぞれのランド12と電気的に接続されている。金属電極22は、本実施形態では、基板1への電子部品2の実装前においては、一面法線方向から見たときの面積が同じとされた複数の端子21上に一度に形成されるため、一面法線方向から見たときの面積や一面法線方向における高さが同じとされる。
なお、ここでいう「面積や一面法線方向における高さが同じ」とは、複数の端子21と同様に、完全同一の状態だけでなく、不可避のバラツキなどにより完全同一でないがほぼ同じ状態を含む意味である。
以上が、本実施形態の電子装置の基本的な構成である。なお、本実施形態の電子装置は、上記した構成要素以外に図示しない他の回路配線、放熱用の伝熱体や電子部品2以外の他の電子部品などを有していてもよい。
次に、基板1のランド121、122の具体的な配置とその効果について、図3、図4を参照して説明する。図4では、リフロー工程での電子部品2の沈み込みを分かり易くするため、フリップチップ実装のリフロー工程前の時点における電子部品2のうち金属電極22を除く外郭を破線で示している。
まず、従来のフリップチップ実装における問題点について説明する。以下の説明においては、本実施形態における基板1と区別するため、図3に示すように、従来の基板を「基板3」と称し、基板3を構成する基材およびランドをそれぞれ「基材31」および「ランド32」と称する。
従来の基板3は、図3(a)に示すように、一面3aを備える板状の基材31と一面3aに形成され、一面3aに対する法線方向から見たときの面積が同じである複数のランド32とを有してなる。
ここで、例えば、図3(a)ないし図3(c)に示すように、断面視にて、4つのランド32を備える従来の基板3と4つの端子21を備える電子部品2とをフリップチップ実装により電気的に接続しようとする場合について検討する。
なお、以下の説明では、一面法線方向から見て、ランドを備える基板(この例では従来の基板3)のランドと金属電極22とが重なるように配置した状態において、電子部品2の端子21とランドとの一面法線方向における距離を「ギャップ」と称する。また、図3(b)に示すように、フリップチップ実装のリフロー工程であって基板が反った状態におけるギャップを当初ギャップG0と、図3(c)に示すように、フリップチップ実装後におけるギャップをギャップG1と称する。さらに、当初ギャップG0とギャップG1との差を電子部品2の「沈み込み量」と称する。
加えて、従来の基板3の複数のランド32を区別するため、便宜的に、図3(a)ないし図3(c)に示すように、図3の紙面左右方向における左から右に向かう順に、ランド32A、32B、32C、32Dと称する。同様に、電子部品2の複数の端子21についても、図3の紙面の左から右に向かう順に、端子21A、21B、21C、21Dと称する。
まず、図3(a)に示すように、断面視にて、従来の基板3の各ランド32上に金属電極22が配置されるように、すなわち一面法線方向から見て、ランド32と電子部品2の端子21とが重なるように電子部品2を配置する。続けて、例えば、加熱により金属電極22を溶融させると、溶融した金属電極22が従来の基板3のランド32上に濡れ広がることで、電子部品2が従来の基板3に向かって沈み込む。その後、放冷などにより金属電極22を固化させることで、電子部品2の金属電極22と従来の基板3のランド32とが電気的に接続された従来の電子装置となる。なお、この例では、特に問題がなければ、端子21Aとランド32A、端子21Bとランド32B、端子21Cとランド32C、および端子21Dとランド32Dが、それぞれ電気的に接続された電子装置となる。
しかしながら、図3(c)に示すように、電子部品2の一部の金属電極22(例えば、端子21D上に形成された金属電極22)がランド32と電気的に接続されないことがある。これは、電子部品2の金属電極22の一面法線方向における高さバラツキや電子部品2と従来の基板3とのギャップのバラツキによるものである。
具体的には、例えば、従来の基板3が、金属電極22を加熱により溶融させるリフロー工程における加熱の影響などによって、図3(b)に示すように、一面3a側が凸に反ると、電子部品2の端子21A〜21Dのそれぞれの当初ギャップG0に差が生じる。つまり、図3(b)に示すように、従来の基板3が一面3a側が凸に反った状態において、断面視にて頂点から離れた位置に配置されたランド32A、32Dの当初ギャップG0は、頂点に近い位置に配置されたランド32B、32Cの当初ギャップG0よりも大きい。
そのため、当初ギャップG0が大きい位置に配置されたランド32A、32Dは、ランド32B、32Cよりも金属電極22と接触しにくく、接続不良が生じやすい。結果として、例えば、図3(c)に示すように、ランド32Dが金属電極22と未着の状態となってしまう。また、このような接続不良は、金属電極22の一面法線方向における高さバラツキ(以下、単に「高さバラツキ」という)がある状態では、さらに顕著となる。つまり、フリップチップ実装では、従来の基板3の反りによるランド32の位置のバラツキ、すなわち基板のコプラナリティ、および電子部品2の金属電極22の高さバラツキの影響により接続不良が生じ得る。
なお、このような接続不良を抑制するため、リフロー時における金属電極22の溶融および電子部品2の沈み込み量を計算してフリップチップ実装を行うことが考えられるが、より簡便に接続不良を解消することが望まれる。
本発明者らは、電子部品2がリフロー工程において全体的に基板側に沈み込む量を増やし、端子21とランドとのギャップを小さくすることにより、上記の接続不良を簡便に解決することができる基板1に至った。
具体的には、表面11aを有する基材11と、表面11aに形成され、表面法線方向から見たときの面積が異なる2種以上の複数のランド12と、を有する基板1とする。そして、基板1は、電子部品2の端子21との当初ギャップG0が小さい位置に大ランド121が配置されている。
例えば、図4に示すように、断面視にて4つのランド12、すなわち図4の紙面左側から右側に向かって順にランド12A、12B、12C、12Dとして、当初ギャップG0が小さい位置に配置されたランド12B、12Cが大ランド121である基板1とする。これにより、複数の金属電極22のうちランド12B、12Cと接触するものは、リフロー工程において従来の基板3のランド32よりも広範囲に濡れ広がる。その結果、図4の白抜き矢印で示す電子部品2の沈み込み量が大きくなり、基板1が表面11a側が凸に反った状態(以下、この状態を「表面凸反り」という)でも、ランド12A、12Dとその上に位置する金属電極22とのギャップが小さくなる。これにより、電子部品2との接触不良が生じることが抑制されるフリップチップ実装用の基板1となり、このような基板1と電子部品2とがフリップチップ実装により接続されることで、電気的接続が安定した電子装置となる。
複数のランド12は、例えば、図2に示すように、表面法線方向から見て、部品投影領域R内において合計16個のランド12が4行4列で所定の間隔で離れて配列された配置(以下、このような配置を「4×4配列」と称する)とされている。複数のランド12のうち表面法線方向から見た平面サイズ、すなわち面積が大きい大ランド121は、例えば、図2に示すように、部品投影領域Rの中心側に4個配置されている。大ランド121の外側には、例えば、図2に示すように、面積の小さい小ランド122が12個配置されている。
言い換えると、基板1は、表面法線方向から見て、大ランド121が部品投影領域Rの中心側に、小ランド122が部品投影領域Rの端部側にそれぞれ配置されている。
なお、例えば、大ランド121が200μm角〜250μm角程度の平面サイズである場合、小ランド122は150μm角程度の平面サイズとされる。ただ、基板1が表面凸反りの状態で大ランド121がその凸の中心付近に配置され、電子部品2の沈み込み量が大きくなればよく、大ランド121および小ランド122の寸法については適宜変更されてもよい。また、大ランド121が部品投影領域Rの中心側に配置されていればよく、複数のランド12の数やその配列については、任意である。
本実施形態によれば、フリップチップ実装における電子部品2の沈み込み量が大きくなる基板1と、電子部品2とが接続されることで、ランド12と金属電極22との電気的接続が安定した電子装置となる。また、電子部品2の端子21の一面法線方向における面積が小さくても、ランド12の一部が大ランド121とされた基板1が用いられることで、金属電極22の濡れ広がりが大きく、電子部品2の沈み込み量を確保でき、接続不良が抑制された電子装置となる。
(第1実施形態の変形例)
第1実施形態の電子装置の変形例について、図5を参照して説明する。本変形例の電子装置は、基板1に表面法線方向から見たときの面積が異なる3種以上の複数のランド12が備えられ、図5に示すように、部品投影領域Rの外側に配置されたランド12ほどその面積が小さい点で上記第1実施形態の電子装置と相違する。
第1実施形態の電子装置の変形例について、図5を参照して説明する。本変形例の電子装置は、基板1に表面法線方向から見たときの面積が異なる3種以上の複数のランド12が備えられ、図5に示すように、部品投影領域Rの外側に配置されたランド12ほどその面積が小さい点で上記第1実施形態の電子装置と相違する。
本変形例では、基板1は、面積が異なる3種以上の複数のランド12が、例えば図5に示すように、部品投影領域Rの中心側から端部側に向かうにつれて、面積が小さいものが配置されると共に、リフロー工程において表面凸反りとなる構成とされている。
具体的には、例えば、図5に示すように、複数のランド12のうち部品投影領域Rの中心側に配置された2×2配列のものが最も面積が大きくされている。次いで、これらの2×2配列のランド12から1行または1列分だけ部品投影領域Rの端部側にずらして配置され、これらを断続的に囲む12個のランド12は、2×2配列のランド12に次ぐ面積とされている。そして、12個のランド12から1行または1列だけ部品投影領域Rの端部側に配置され、2×2配列のランド12および上記12個のランド12を断続的に囲む20個のランド12は、最も面積が小さくされている。
なお、本変形の電子装置は、リフロー工程において表面凸反りとなり、面積の異なる3種以上のランド12を有し、部品投影領域Rの中心から端部側に向かうにつれて段階的にランド12の面積が小さくなる配置とされた基板1が用いられていればよい。言い換えると、基板1は、表面凸反りとなった際に、電子部品2の端子21とのギャップが大きい位置ほど面積の大きいランド12が配置されていればよい。そのため、基板1は、このようなランド12同士の大小関係および配置関係が保たれていればよく、図5に示したように、6×6配列に限られず、ランド12の数量や配置が適宜変更されてもよい。
本変形例においても、上記第1実施形態と同様の理由により、フリップチップ実装における電子部品2の沈み込み量が大きくなり、基板1のうち電子部品2とのギャップが大きい位置に配置されたランド12についても金属電極22と接続可能な基板1となる。そのため、基板1と電子部品2との電気的接続がより安定した電子装置となる。
(第2実施形態)
第2実施形態の電子装置について、図6、図7を参照して述べる。図6では、図1と同様に、基板1の基材11やランド12、電子部品2やその構成要素である端子21および金属電極22をデフォルメして、その厚みや寸法を誇張したものを示している。
第2実施形態の電子装置について、図6、図7を参照して述べる。図6では、図1と同様に、基板1の基材11やランド12、電子部品2やその構成要素である端子21および金属電極22をデフォルメして、その厚みや寸法を誇張したものを示している。
本実施形態の電子装置は、図6に示すように、裏面11b側が凸に反り、部品投影領域Rの端部側に大ランド121が配置され、その内側に小ランド122が配置された基板1と、電子部品2とが電気的に接続されている点が上記第1実施形態と相違する。本実施形態では、この相違点について主に説明する。
基板1は、本実施形態では、フリップチップ実装のリフロー工程において、裏面11b側が凸に反った状態(以下、この状態を「裏面凸反り」という)となるように構成されている。基板1は、例えば、本実施形態では、裏面11b側の線膨張係数が表面11a側の線膨張係数よりも大きい構成とされる。
複数のランド12は、本実施形態では、大ランド121と小ランド122が上記第1実施形態と逆の配置とされている。具体的には、例えば、図7に示すように、16個のランド12が4×4配列とされている場合には、4個の小ランド122が部品投影領域Rの中心側に2×2配列とされ、12個の大ランド121が4個の小ランド122を断続的に囲むように配置されている。
このようなランド12の配列とされた基板1を用いると、図6に示すように、部品投影領域Rの端部側の大ランド121、すなわち電子部品2の端子21とのギャップが小さい位置に配置されたランド12での金属電極22の濡れ広がりが大きくなる。これにより、電子部品2の沈み込み量が大きくなることで、基板1のうち電子部品2の端子21とのギャップが大きい部品投影領域Rの中心付近に配置された小ランド122が金属電極22と確実に接触することとなる。つまり、本実施形態で用いられる基板1は、リフロー工程において裏面凸反りの状態となっても、電子部品2の沈み込み量を大きくでき、ランド12と金属電極22との接触不良が防止されるフリップチップ実装用の基板となる。
なお、基板1は、本実施形態では、大ランド121が部品投影領域Rの端部側に配置されていればよく、ランド12の数量や配列については適宜変更されてもよい。
本実施形態によれば、フリップチップ実装における電子部品2の沈み込み量が大きくなる基板1と、電子部品2とが接続されることで、ランド12と金属電極22との電気的接続が安定した電子装置となる。
(第2実施形態の変形例)
第2実施形態の電子装置の変形例について、図8を参照して説明する。本変形例の電子装置は、基板1に一面法線方向から見たときの面積が異なる3種以上の複数のランド12が備えられ、図8に示すように、部品投影領域Rの端部側に配置されたランド12ほどその面積が大きい点で上記第1実施形態の電子装置と相違する。
第2実施形態の電子装置の変形例について、図8を参照して説明する。本変形例の電子装置は、基板1に一面法線方向から見たときの面積が異なる3種以上の複数のランド12が備えられ、図8に示すように、部品投影領域Rの端部側に配置されたランド12ほどその面積が大きい点で上記第1実施形態の電子装置と相違する。
本変形例では、基板1は、面積が異なる3種以上の複数のランド12が、例えば図8に示すように、部品投影領域Rの中心側から端部側に向かうにつれて、面積が小さいものが配置されると共に、リフロー工程において裏面凸反りとなる構成とされている。
具体的には、例えば、図8に示すように、複数のランド12のうち部品投影領域Rの中心側に配置された2×2配列のものは、最も面積が小さい。これらの2×2配列のランド12から1行または1列分だけ部品投影領域Rの端部側にずらして配置され、これらを断続的に囲む12個のランド12は、2×2配列のランド12よりもその面積が大きい。これらの12個のランド12から1行または1列だけ部品投影領域Rの端部側に配置され、2×2配列のランド12および上記12個のランド12を断続的に囲む最外周の20個のランド12は、最も面積が大きい。
なお、本変形の電子装置は、リフロー工程において裏面凸反りとなり、面積の異なる3種以上のランド12を有し、部品投影領域Rの中心から端部側に向かうほど段階的に面積が大きいランド12が配置された基板1が用いられていればよい。言い換えると、基板1は、裏面凸反りとなった際に、電子部品2の端子21とのギャップが大きい位置ほど面積の大きいランド12が配置されていればよい。そのため、基板1は、このようなランド12同士の大小関係が保たれていればよく、図8に示したように、6×6配列に限られず、ランド12の数量、寸法や配置が適宜変更されてもよい。
本変形例においても、上記第2実施形態と同様の理由により、フリップチップ実装における電子部品2の沈み込み量が大きくなり、基板1のうち電子部品2とのギャップが大きい位置に配置されたランド12についても金属電極22と接続可能な基板1となる。そのため、このような基板1と電子部品2とを備える電子装置は、複数のランド12と複数の金属電極22とのそれぞれにおける電気的接続がより安定する構造となる。
(第3実施形態)
第3実施形態の電子装置について、図9、図10を参照して述べる。図9では、図1と同様に、基板1の基材11やランド12、電子部品2やその構成要素である端子21および金属電極22をデフォルメして、その厚みや寸法を誇張したものを示している。図10では、電子部品2における複数の端子21の大小関係を分かり易くするため、端子21上に形成される金属電極22を省略している。
第3実施形態の電子装置について、図9、図10を参照して述べる。図9では、図1と同様に、基板1の基材11やランド12、電子部品2やその構成要素である端子21および金属電極22をデフォルメして、その厚みや寸法を誇張したものを示している。図10では、電子部品2における複数の端子21の大小関係を分かり易くするため、端子21上に形成される金属電極22を省略している。
本実施形態の電子装置は、図9に示すように、フリップチップ実装のリフロー工程で表面凸反りになり、平面サイズの異なる2種のランド12を複数備える基板1と、一面法線方向から見たときの平面サイズの異なる2種以上の複数の端子21とを備える。本実施形態の電子装置は、基板1の大ランド121が部品投影領域Rの端部側に配置され、かつ小ランド122がその内側に配置されると共に、電子部品2とが接続された構成とされている。そして、本実施形態の電子装置は、平面サイズの異なる2種の複数の端子21を備え、面積が大きい大端子211が大ランド121と、面積が小さい小端子212が小ランド122と接続されている。本実施形態の電子装置は、上記した点において上記第1実施形態と相違する。本実施形態では、この相違点について主に説明する。なお、ここでいう端子21の面積の大小は、複数の端子21同士の面積を比較したときの相対的な大小を意味する。
基板1は、本実施形態では、図9に示すように、リフロー工程において表面凸反りとなると共に、大ランド121が部品投影領域Rの端部側に配置され、小ランド122が大ランド121の内側に配置された構成とされている。つまり、基板1は、加熱した状態において表面凸反りとなり、例えば図6に示すように、上記第2実施形態で用いた基板1と同様のランド12の配置とされている。
電子部品2は、本実施形態では、平面サイズの異なる2種の端子21が複数形成されており、例えば、図10に示すように、4×4配列で配置された複数の端子21を備える。複数の端子21のうち一面法線方向から見たときの面積が大きいものを大端子211とし、面積が小さいものを小端子212として、電子部品2は、図10に示すように、一面法線方向から見て、2×2配列で配置された4個の大端子211を備える。また、電子部品2は、図10に示すように、一面法線方向から見て、これらの大端子211を断続的に囲むように12個の小端子212を備える。
金属電極22は、大端子211および小端子212それぞれの上に例えば電解メッキにより形成されている。複数の金属電極22のうち大端子211上に形成されたものは、小端子212上に形成された金属電極22よりも一面法線方向から見たときの平面サイズ、すなわち面積が大きい。
なお、例えば、大端子211が200μm角〜250μm角程度の平面サイズである場合、小端子212は150μm角程度の平面サイズとされる。ただ、大端子211および小端子212は、基板1の大ランド121および小ランド122の寸法、数量や配置などに合わせて、その寸法、数量や配置などが適宜変更されてもよい。これは、大端子211および小端子212それぞれの上に形成される金属電極22についても同様である。
このような基板1と電子部品2とをフリップチップ実装により接続する際には、部品投影領域Rの端部側に配置された大ランド121が電子部品2の端子21とのギャップが、部品投影領域Rの中心側に配置された小ランド122よりも大きい状態となる。そして、電子部品2の一面2aのうち大ランド121に対応する位置に大端子211およびその上に形成された金属電極22が配置され、この金属電極22が大ランド121に接触すると共に広く濡れ広がることとなる。
本実施形態によれば、電子部品2の全体的な沈み込み量が向上し、ランド12と金属電極22との電気的接続が安定した電子装置となる。
また、電子部品2の複数の端子21がファインピッチとされ、一面法線方向から見たときの電子部品2の外郭領域の中心の端子21が大きくできない場合も想定される。しかし、複数のランド12および複数の端子21のうち最外周に配置されるものについては、その面積を大きくすることが比較的容易である。この最外周に配置されたランド12を大ランド121とし、金属電極22の濡れ広がりを大きくすることで、リフロー工程における電子部品2の沈み込み量を向上させることができる。そのため、本実施形態の電子装置は、ファインピッチとされた電子部品2であっても、ランド12と金属電極22との電気的接続が安定する効果も期待される。
(第4実施形態)
第4実施形態の電子装置について、図11、図12を参照して述べる。図11では、図1と同様に、基板1の基材11やランド12、電子部品2やその構成要素である端子21および金属電極22をデフォルメして、その厚みや寸法を誇張したものを示している。図12では、図10と同様の理由で、端子21上に形成される金属電極22を省略している。
第4実施形態の電子装置について、図11、図12を参照して述べる。図11では、図1と同様に、基板1の基材11やランド12、電子部品2やその構成要素である端子21および金属電極22をデフォルメして、その厚みや寸法を誇張したものを示している。図12では、図10と同様の理由で、端子21上に形成される金属電極22を省略している。
本実施形態の電子装置は、図11、図12に示すように、上記第3実施形態の電子装置における基板1の反りおよび大ランド121と小ランド122との配置関係、および電子部品2の大端子211と小端子212との配置関係が逆の構成とされている。本実施形態の電子装置は、上記した点が上記第1実施形態と相違する。本実施形態では、この相違点について主に説明する。
基板1は、本実施形態では、例えば、図11に示すように、フリップチップ実装のリフロー工程で裏面凸反りになる構成とされ、複数の大ランド121および小ランド122を備える。基板1は、本実施形態では、図2と同様に、大ランド121が部品投影領域Rの中心側に配置され、小ランド122が部品投影領域Rの中心側に配置されている。
電子部品2は、本実施形態では、例えば、図11に示すように、複数の大端子211および小端子212を備え、大端子211が金属電極22を介して大ランド121と、小端子212が金属電極22を介して小ランド122と、それぞれ電気的に接続されている。電子部品2は、本実施形態では、例えば、図12に示すように、一面法線方向から見て、2×2配列とされた4個の大端子211とこれらを断続的に囲む12個の小端子212とを備える。つまり、電子部品2の大端子211および小端子212は、基板1の大ランド121および小ランド122に対応する位置に配置されている。
基板1への電子部品2のフリップチップ実装において、基板1が裏面凸反りとなると共に、大ランド121および大端子211がギャップの大きい部品投影領域Rの中心側に配置されている。そのため、大ランド121に大端子211上に形成された金属電極22が接触して濡れ広がり、電子部品2の沈み込み量が向上することで、基板1のランド12と電子部品2の端子21とのギャップが全体的に小さくなる。
本実施形態によれば、電子部品2の全体的な沈み込み量が向上し、ランド12と金属電極22との電気的接続が安定した電子装置となる。
(他の実施形態)
なお、上記した各実施形態に示したフリップチップ実装用の基板やこれを用いた電子装置は、本発明の一例を示したものであり、上記の各実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
なお、上記した各実施形態に示したフリップチップ実装用の基板やこれを用いた電子装置は、本発明の一例を示したものであり、上記の各実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記各実施形態では、少なくとも大ランド121が基板1のうち電子部品2の端子21とのギャップが大きい位置に配置されていればよく、複数のランド12における大ランド121の割合については適宜変更されてもよい。例えば、大ランド121は、複数のランド12のうち4分の1以上あればよく、その比率については適宜変更されてもよい。
1 基板
11 基材
12 ランド
121 大ランド
122 小ランド
2 電子部品
21 端子
211 大端子
212 小端子
22 金属電極
11 基材
12 ランド
121 大ランド
122 小ランド
2 電子部品
21 端子
211 大端子
212 小端子
22 金属電極
Claims (5)
- 複数の端子(21)と、複数の前記端子それぞれの上に形成された金属電極(22)と、を備え、一面(2a)を有すると共に、複数の前記端子の前記一面に対する法線方向である一面法線方向から見たときの面積が同じである電子部品(2)がフリップチップ実装により搭載されるフリップチップ実装用の基板(1)であって、
表面(11a)および裏面(11b)を有する基材(11)と、
前記電子部品が搭載される前記表面上に配置され、前記金属電極との電気的接続に用いられる複数のランド(12)と、を備え、
複数の前記ランドは、前記表面に対する法線方向である表面法線方向から見て、面積が異なる少なくとも2種の前記ランドを有してなると共に、前記一面法線方向から見たときの前記電子部品の外郭が投影された領域である部品投影領域(R)に配置されており、
前記基材は、前記電子部品をフリップチップ実装する際に、前記表面側が凸に反り、
前記面積が異なる前記ランドのうち前記面積が大きいものを大ランド(121)とし、前記面積が小さいものを小ランド(122)として、前記表面法線方向から見て、前記小ランドが前記部品投影領域の端部側に配置され、前記大ランドが前記部品投影領域のうち前記小ランドよりも内側に配置されているフリップチップ実装用の基板。 - 複数の端子(21)と、複数の前記端子それぞれの上に形成された金属電極(22)と、を備え、一面(2a)を有すると共に、複数の前記端子の前記一面に対する法線方向である一面法線方向から見たときの面積が同じである電子部品(2)がフリップチップ実装により搭載されるフリップチップ実装用の基板(1)であって、
表面(11a)および裏面(11b)を有する基材(11)と、
前記電子部品が搭載される前記表面上に配置され、前記金属電極との電気的接続に用いられる複数のランド(12)と、を備え、
複数の前記ランドは、前記表面に対する法線方向である表面法線方向から見て、面積が異なる少なくとも2種の前記ランドを有してなると共に、前記一面法線方向から見たときの前記電子部品の外郭が投影された領域である部品投影領域(R)に配置されており、
前記基材は、前記電子部品をフリップチップ実装する際に、前記裏面側が凸に反り、
前記面積が異なる前記ランドのうち前記面積が大きいものを大ランド(121)とし、前記面積が小さいものを小ランド(122)として、前記表面法線方向から見て、前記大ランドが前記部品投影領域の端部側に配置され、前記小ランドが前記部品投影領域のうち前記大ランドよりも内側に配置されているフリップチップ実装用の基板。 - 前記電子部品と、
請求項1または2に記載のフリップチップ実装用の基板と、を備え、
前記金属電極と前記ランドとが電気的に接続された電子装置。 - 表面(11a)および裏面(11b)を有する基材(11)と、前記表面上に複数配置され、前記表面に対する法線方向である表面法線方向から見たときの面積が異なる少なくとも2種のランド(12)と、を有する基板(1)と、
複数の端子(21)と、複数の前記端子それぞれの上に形成された金属電極(22)と、を備え、一面(2a)を有すると共に、前記一面に対する法線方向である一面法線方向から見たときの面積が異なる少なくとも2種の前記端子を有してなる電子部品(2)と、を備え、
前記基板は、前記表面側が凸に反っており、
前記面積が異なる前記ランドのうち前記面積が大きいものを大ランド(121)とし、前記面積が小さいものを小ランド(122)とし、前記面積が異なる前記端子のうち前記面積が大きいものを大端子(211)とし、前記面積が小さいものを小端子(212)として、
前記表面法線方向から見て、前記基板のうち前記一面法線方向から見たときの前記電子部品の外郭を投影した領域である部品投影領域(R)の端部側に前記大ランドが配置されると共に、前記小ランドが前記大ランドよりも内側に配置されており、
前記電子部品は、前記大端子上に形成された前記金属電極を介して前記大ランドと電気的に接続されると共に、前記小端子に形成された前記金属電極を介して前記小ランドと電気的に接続されている電子装置。 - 表面(11a)および裏面(11b)を有する基材(11)と、前記表面上に複数配置され、前記表面に対する法線方向である表面法線方向から見たときの面積が異なる少なくとも2種のランド(12)と、を有する基板(1)と、
複数の端子(21)と、複数の前記端子それぞれの上に形成された金属電極(22)と、を備え、一面(2a)を有すると共に、前記一面に対する法線方向である一面法線方向から見たときの面積が異なる少なくとも2種の前記端子を有してなる電子部品(2)と、を備え、
前記基板は、前記裏面側が凸に反っており、
前記面積が異なる前記ランドのうち前記面積が大きいものを大ランド(121)とし、前記面積が小さいものを小ランド(122)とし、前記面積が異なる前記端子のうち前記面積が大きいものを大端子(211)とし、前記面積が小さいものを小端子(212)として、
前記表面法線方向から見て、前記基板のうち前記一面法線方向から見たときの前記電子部品の外郭を投影した領域である部品投影領域(R)の端部側に前記小ランドが配置されると共に、前記大ランドが前記小ランドよりも内側に配置されており、
前記電子部品は、前記大端子上に形成された前記金属電極を介して前記大ランドと電気的に接続されると共に、前記小端子に形成された前記金属電極を介して前記小ランドと電気的に接続されている電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018020335A JP2019140179A (ja) | 2018-02-07 | 2018-02-07 | フリップチップ実装用の基板およびこれを用いた電子装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018020335A JP2019140179A (ja) | 2018-02-07 | 2018-02-07 | フリップチップ実装用の基板およびこれを用いた電子装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019140179A true JP2019140179A (ja) | 2019-08-22 |
Family
ID=67694371
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018020335A Pending JP2019140179A (ja) | 2018-02-07 | 2018-02-07 | フリップチップ実装用の基板およびこれを用いた電子装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2019140179A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021034600A (ja) * | 2019-08-27 | 2021-03-01 | ローム株式会社 | 半導体装置 |
-
2018
- 2018-02-07 JP JP2018020335A patent/JP2019140179A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2021034600A (ja) * | 2019-08-27 | 2021-03-01 | ローム株式会社 | 半導体装置 |
US11769717B2 (en) | 2019-08-27 | 2023-09-26 | Rohm Co., Ltd. | Semiconductor device for reducing concentration of thermal stress acting on bonding layers |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN107978569B (zh) | 芯片封装结构及其制造方法 | |
KR20080014004A (ko) | 인터포저 및 반도체 장치 | |
JP5107959B2 (ja) | 基板 | |
US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
US20110039375A1 (en) | Method of manufacturing semiconductor device | |
KR20020038480A (ko) | 전자 디바이스, 커넥터 시스템 및 전자 디바이스 형성 방법 | |
KR102152041B1 (ko) | 높은 신뢰성을 갖는 전자 패키지 구조체, 회로 보드 및 디바이스 | |
US7094975B2 (en) | Circuit board with localized stiffener for enhanced circuit component reliability | |
JP2009105209A (ja) | 電子装置及びその製造方法 | |
JP2019140179A (ja) | フリップチップ実装用の基板およびこれを用いた電子装置 | |
US20180233459A1 (en) | Module, module manufacturing method, and package | |
JP2008270303A (ja) | 積層型半導体装置 | |
JP2003133519A (ja) | 積層型半導体装置及びその製造方法並びにマザーボード及びマザーボードの製造方法 | |
US20160254241A1 (en) | Printed circuit board and soldering method | |
JP2004241594A (ja) | 半導体パッケージ | |
JP2010103270A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2000261110A (ja) | プリント配線基板およびこれを用いた半導体実装装置 | |
JP2006216842A (ja) | メモリカードおよびプリント配線板 | |
JP3859963B2 (ja) | 半導体装置及びその製造方法 | |
JP2008140868A (ja) | 多層配線基板および半導体装置 | |
JP2007142124A (ja) | 半導体装置およびその製造方法 | |
US11670574B2 (en) | Semiconductor device | |
JP2012256956A (ja) | 半導体装置および半導体装置実装体 | |
JP2013219284A (ja) | 電子部品実装基板の製造方法 | |
JP2009231467A (ja) | 基板ユニット,電子装置,及び基板ユニット製造方法 |