JP2009081367A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2009081367A
JP2009081367A JP2007250952A JP2007250952A JP2009081367A JP 2009081367 A JP2009081367 A JP 2009081367A JP 2007250952 A JP2007250952 A JP 2007250952A JP 2007250952 A JP2007250952 A JP 2007250952A JP 2009081367 A JP2009081367 A JP 2009081367A
Authority
JP
Japan
Prior art keywords
layer
insulating film
metal layer
wiring
semiconductor structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007250952A
Other languages
English (en)
Other versions
JP5042762B2 (ja
Inventor
Hiroyasu Sadabetto
裕康 定別当
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2007250952A priority Critical patent/JP5042762B2/ja
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to EP08826922A priority patent/EP2176883A2/en
Priority to CN200880022092A priority patent/CN101689539A/zh
Priority to TW097129986A priority patent/TWI384595B/zh
Priority to US12/187,699 priority patent/US20090039514A1/en
Priority to KR1020097026470A priority patent/KR101161061B1/ko
Priority to PCT/JP2008/064559 priority patent/WO2009020240A2/en
Publication of JP2009081367A publication Critical patent/JP2009081367A/ja
Priority to US12/849,529 priority patent/US8268674B2/en
Application granted granted Critical
Publication of JP5042762B2 publication Critical patent/JP5042762B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 ＣＳＰと呼ばれる半導体構成体を備えた半導体装置において、ファンアウト端子構造とし、且つ、薄型化する。
【解決手段】 銅箔からなるベース板５１の上面にエポキシ系樹脂等からなる下層絶縁膜１を形成する。次に、下層絶縁膜１の上面に半導体構成体２を下層接着層３を介して搭載する。次に、半導体構成体２の周囲における下層絶縁膜１の上面にエポキシ系樹脂等からなる下層絶縁層３２、上層絶縁層３３および回路基板３４を形成し、且つ、半導体構成体２および上層絶縁層３３の上面にエポキシ系樹脂等からなる上層絶縁膜４１を形成する。この場合、上層絶縁膜４１の上面には銅箔からなるサブベース板５６が設けられている。次に、ベース板５１およびサブベース板５６を除去する。したがって、完成した半導体装置はベース板５１を備えておらず、外部接続用電極の配置領域が半導体構成体２の平面サイズよりも大きい（Ｆａｎ−ｏｕｔ）ものにおいて、薄型化することができる。
【選択図】 図４

Description

この発明は半導体装置およびその製造方法に関する。
従来の半導体装置には、シリコン基板下に複数の外部接続用の柱状電極が設けられたものがある（例えば、特許文献１参照）。しかしながら、従来のこのような半導体装置は、半導体構成体の平面の面積領域内に外部接続用電極を設ける（Ｆａｎ−ｉｎ）構成であるため、外部接続用電極の配置数が多くなり配置ピッチが所定の寸法、例えば、０．５μｍ程度より小さくなる場合には適用ができないものであった。
そこで、従来の他の半導体装置には、ＣＳＰ(chip size package)と呼ばれる半導体構成体を該半導体構成体よりも平面サイズの大きいベース板上に設け、このベース板のほぼ全領域を半導体構成体の外部接続用電極の配置領域とする（Ｆａｎ−ｏｕｔ）ことにより、外部接続用電極の配置数が多い場合にも、小型の半導体装置としたものがある（例えば、特許文献２参照）。
特開２０００−２２３５１８号公報 特開２００５−２１６９３５号公報
しかしながら、上記従来の半導体装置では、ベース板を用いているため、装置全体が厚くなってしまうという問題があった。
そこで、この発明は、外部接続用電極の配置領域が半導体構成体の平面サイズよりも大きい（Ｆａｎ−ｏｕｔ）ものにおいて、薄型化を図ることができる半導体装置およびその製造方法を提供することを目的とする。
請求項１に記載の発明に係る半導体装置は、半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体下およびその周囲に設けられた下層絶縁膜と、前記半導体構成体の周囲における前記下層絶縁膜上に設けられた下層絶縁層および上層絶縁層と、前記下層絶縁層と前記上層絶縁層との間に設けられ、中間配線を有する回路基板と、前記下層絶縁膜下に前記半導体構成体の外部接続用電極および前記回路基板の中間配線に接続されて設けられた下層配線と、前記半導体構成体および前記上層絶縁層上に設けられた上層絶縁膜と、前記上層絶縁膜上に前記回路基板の中間配線に接続されて設けられた上層配線とを備えていることを特徴とするものである。
請求項２に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記半導体構成体は前記下層絶縁膜上に接着層を介して接着されていることを特徴とするものである。
請求項３に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記半導体構成体は前記上層絶縁膜下に接着層を介して接着されていることを特徴とするものである。
請求項４に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記下層配線を含む前記下層絶縁膜下に、前記下層配線の接続パッド部に対応する部分に開口部を有する下層オーバーコート膜が設けられていることを特徴とするものである。
請求項５に記載の発明に係る半導体装置は、請求項４に記載の発明において、前記下層オーバーコート膜の開口部内およびその下方に半田ボールが前記下層配線の接続パッド部に接続されて設けられていることを特徴とするものである。
請求項６に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記下層配線および前記上層配線は多層構造を有することを特徴とするものである。
請求項７に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記半導体構成体は、前記半導体基板下における前記外部接続用電極間に設けられた封止膜を有することを特徴とするものである。
請求項８に記載の発明に係る半導体装置は、請求項１に記載の発明において、前記半導体構成体は、前記半導体基板下における前記外部接続用電極間に設けられた接着層を有することを特徴とするものである。
請求項９に記載の発明に係る半導体装置の製造方法は、ベース板上に下層絶縁膜を形成する工程と、前記下層絶縁膜上に、半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する複数の半導体構成体を固着する工程と、前記半導体構成体の周囲における前記下層絶縁膜上に下層絶縁層および上層絶縁層を形成するとともに、前記下層絶縁層と前記上層絶縁層との間に、中間配線を有する回路基板を埋め込み、且つ、前記半導体構成体および前記上層絶縁層上に上層絶縁膜を形成する工程と、前記ベース板を除去する工程と、前記下層絶縁膜下に下層配線を前記半導体構成体の外部接続用電極および前記回路基板の中間配線に接続させて形成し、且つ、前記上層絶縁膜上に上層配線を前記回路基板の中間配線に接続させて形成する工程と、前記半導体構成体間における前記下層絶縁膜、前記下層絶縁層、前記回路基板、前記上層絶縁層および前記上層絶縁膜を切断して半導体装置を複数個得る工程と、を有することを特徴とするものである。
請求項１０に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着材を予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含むことを特徴とするものである。
請求項１１に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着シートを予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含むことを特徴とするものである。
請求項１２に記載の発明に係る半導体装置の製造方法は、請求項９に記載の発明において、前記半導体構成体および前記上層絶縁層上に上層絶縁膜を形成する工程は、前記上層絶縁膜上にサブベース板を配置する工程を含むことを特徴とするものである。
請求項１３に記載の発明に係る半導体装置の製造方法は、請求項１２に記載の発明において、前記半導体構成体の周囲における前記下層絶縁膜上に下層絶縁層および上層絶縁層を形成するとともに、前記下層絶縁層と前記上層絶縁層との間に、中間配線を有する回路基板を埋め込み、且つ、前記半導体構成体および前記上層絶縁層上に上層絶縁膜を形成する工程は、前記半導体構成体の周囲における前記下層絶縁膜上に、半硬化状態の熱硬化性樹脂を含む格子状の下層絶縁層形成用シート、格子状の前記回路基板および半硬化状態の熱硬化性樹脂を含む格子状の上層絶縁層形成用シートを配置し、前記上層絶縁層形成用シート上に、前記サブベース板下に形成された前記上層絶縁膜を配置し、それらの上下から加熱加圧する工程を含むことを特徴とするものである。
請求項１４に記載の発明に係る半導体装置の製造方法は、請求項１３に記載の発明において、前記半導体構成体上に液状の接着材を塗布する工程を有することを特徴とするものである。
請求項１５に記載の発明に係る半導体装置の製造方法は、請求項１２に記載の発明において、金属からなる前記ベース板上に下層保護金属層および下層下地金属層が形成され、前記下層絶縁膜は前記下層下地金属層上に形成し、且つ、金属からなる前記サブベース板下に上層保護金属層および上層下地金属層が形成され、前記上層絶縁膜は前記上層下地金属層下に形成し、前記ベース板を除去する工程は前記下層保護金属層、前記サブベース板および前記上層保護金属層を除去する工程を含むことを特徴とするものである。
請求項１６に記載の発明に係る半導体装置の製造方法は、請求項１５に記載の発明において、前記下層下地金属層の上面および前記上層下地金属層の下面に予め表面粗化処理を施し、前記下層絶縁膜および前記上層絶縁膜を樹脂を含む材料によって形成することを特徴とするものである。
請求項１７に記載の発明に係る半導体装置の製造方法は、請求項１６に記載の発明において、前記下層配線を形成する工程は、前記下層下地金属層下に別の下層下地金属層を形成し、前記別の下層下地金属層下に電解メッキにより下層上部金属層を形成する工程を含み、前記下層配線は前記下層下地金属層、前記別の下層下地金属層および前記下層上部金属層の３層構造であり、且つ、前記上層配線を形成する工程は、前記上層下地金属層上に別の上層下地金属層を形成し、前記別の上層下地金属層上に電解メッキにより上層上部金属層を形成する工程を含み、前記上層配線は前記上層下地金属層、前記別の上層下地金属層および前記上層上部金属層の３層構造であることを特徴とするものである。
請求項１８に記載の発明に係る半導体装置の製造方法は、請求項１７に記載の発明において、前記ベース板、前記下層下地金属層、前記別の下層下地金属層、前記下層上部金属層、前記サブベース板、前記上層下地金属層、前記別の上層下地金属層および前記上層上部金属層は銅からなり、前記下層保護金属層および前記上層保護金属層はニッケルからなることを特徴とするものである。
この発明によれば、半導体構成体下およびその周囲に設けられた下層絶縁膜下に下層配線を半導体構成体の外部接続用電極に接続させて設けているので、ファンアウト端子構造とすることができ、しかもベース板を備えていないので、薄型化することができる。
（第１実施形態）
図１はこの発明の第１実施形態としての半導体装置の断面図を示す。この半導体装置はエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる平面方形状の下層絶縁膜１を備えている。下層絶縁膜１の上面中央部には半導体構成体２がエポキシ系樹脂等からなる下層接着層３を介して搭載されている。この場合、下層絶縁膜１の平面サイズは半導体構成体２の平面サイズよりも大きくなっている。
半導体構成体２は平面方形状のシリコン基板（半導体基板）４を備えている。シリコン基板４の下面４ａには所定の機能の集積回路（図示せず）が設けられ、下面周辺部にはアルミニウム系金属等からなる複数の接続パッド５が集積回路に接続されて設けられている。接続パッド５の中央部を除くシリコン基板４の下面には酸化シリコン等からなる絶縁膜６が設けられ、接続パッド５の中央部は絶縁膜６に設けられた開口部７を介して露出されている。
絶縁膜６の下面にはポリイミド系樹脂等からなる保護膜８が設けられている。絶縁膜６の開口部７に対応する部分における保護膜８には開口部９が設けられている。保護膜８の下面には配線１０が設けられている。配線１０は、保護膜８の下面に設けられた銅からなる下地金属層１１と、下地金属層１１の下面に設けられた銅からなる上部金属層１２との２層構造となっている。配線１０の一端部は、絶縁膜６および保護膜８の開口部７、９を介して接続パッド５に接続されている。
配線１０の接続パッド部下面には銅からなる柱状電極（外部接続用電極）１３が設けられている。配線１０を含む保護膜８の下面にはエポキシ系樹脂等からなる封止膜１４がその下面が柱状電極１３の下面と面一となるように設けられている。そして、半導体構成体２は、その柱状電極１３および封止膜１４の下面がエポキシ系樹脂等からなる下層接着層３を介して下層絶縁膜１の上面中央部に接着されていることにより、下層絶縁膜１の上面中央部に搭載されている。
半導体構成体２の柱状電極１３の下面中央部に対応する部分における下層絶縁膜１および下層接着層３には開口部２１が設けられている。下層絶縁膜１の下面には下層配線２２が設けられている。下層配線２２は、下層絶縁膜１の下面に設けられた銅からなる下地金属層２３と、下地金属層２３の下面に設けられた銅からなる上部金属層２４との２層構造となっている。下層配線２２の一端部は、下層絶縁膜１および下層接着層３の開口部２１を介して半導体構成体２の柱状電極１３に接続されている。
下層配線２２を含む下層絶縁膜１の下面にはソルダーレジスト等からなる下層オーバーコート膜２５が設けられている。下層配線２２の接続パッド部に対応する部分における下層オーバーコート膜２５には開口部２６が設けられている。下層オーバーコート膜２５の開口部２６内およびその下方には半田ボール２７が下層配線２２の接続パッド部に接続されて設けられている。
半導体構成体２のシリコン基板４の上面にはエポキシ系樹脂等からなる上層接着層３１が設けられている。下層接着層３および上層接着層３１を含む半導体構成体２の周囲における下層絶縁膜１の上面には下層絶縁層３２、上層絶縁層３３およびその間に埋め込まれた方形枠状で両面配線構造の回路基板３４が設けられている。
換言すれば、半導体構成体２の周囲には方形枠状の回路基板３４が間隔をおいて配置されている。下層接着層３を含む半導体構成体２の下部と回路基板３４との間および回路基板３４と下層絶縁膜１との間には下層絶縁層３２が設けられている。上層接着層３１を含む半導体構成体２の上部と回路基板３４との間および回路基板３４の上面には上層絶縁層３３が設けられている。下層絶縁層３２および上層絶縁層３３は、エポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなっている。
回路基板３４は、ガラス布基材エポキシ樹脂等からなる絶縁基板３５を備えている。絶縁３５の下面には銅箔からなる中間下層配線（中間配線）３６が設けられ、上面には銅箔からなる中間上層配線（中間配線）３７が設けられている。中間下層配線３６と中間上層配線３７とは、絶縁基板３５に設けられた貫通孔３８内に充填された導電性ペースト等からなる上下導通部３９を介して接続されている。下層配線２２の所定の箇所は、下層絶縁膜１および下層絶縁層３２に設けられた開口部４０を介して回路基板３４の中間下層配線３６の接続パッド部に接続されている。
ここで、上層接着層３１および上層絶縁層３３の上面は面一となっている。上層接着層３１および上層絶縁層３３の上面には、下層絶縁膜１と同一の材料からなる上層絶縁膜４１が設けられている。この状態では、半導体構成体２のシリコン基板３の上面は、上層接着層３１を介して上層絶縁膜４１の下面中央部に接着されている。
上層絶縁膜４１の上面には上層配線４２が設けられている。上層配線４２は、上層絶縁膜４１の上面に設けられた銅からなる下地金属層４３と、下地金属層４３の上面に設けられた銅からなる上部金属層４４との２層構造となっている。上層配線４２の一端部は、上層絶縁膜４１および上層絶縁層３３に設けられた開口部４５を介して回路基板３４の中間上層配線３７の接続パッド部に接続されている。上層配線４２を含む上層絶縁膜４１の上面にはソルダーレジスト等からなる上層オーバーコート膜４６が設けられている。上層配線４２の接続パッド部に対応する部分における上層オーバーコート膜４６には開口部４７が設けられている。
上記半導体装置は、半導体構成体２を除き、上下の層構造が対称となっている。すなわち、回路基板３４の下面側は、下層絶縁層３２、下層絶縁膜１、下層配線２２および下層オーバーコート膜２５の順の積層構造を有し、回路基板３４の上面側は、上層絶縁層３３、上層絶縁膜４１、上層配線４２および上層オーバーコート膜４６の順の積層構造を有しており、回路基板３４を中心として上下対称の積層構造を有する。このため、完成後の反り量を極めて小さくすることが可能である。この目的のため、さらに、対応する層、具体的には下層絶縁層３２と上層絶縁層３３、下層絶縁膜１と上層絶縁膜４１、下層配線２２と上層配線４２、下層オーバーコート膜２５と上層オーバーコート膜４６、の材料を同一にし、かつ、厚さをできるだけ同一とすることが望ましい。
次に、この半導体装置の製造方法の一例について説明する。まず、図２に示すように、銅箔からなるベース板５１の上面にエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる下層絶縁膜１が形成されたものを用意する。この場合、この用意したもののサイズは、図１に示す完成された半導体装置を複数個形成することが可能なサイズとなっている。また、下層絶縁膜１中のエポキシ系樹脂等からなる熱硬化性樹脂は既に硬化されている。
また、半導体構成体２を用意する。この半導体構成体２は、ウエハ状態のシリコン基板４下に集積回路（図示せず）、アルミニウム系金属等からなる接続パッド５、酸化シリコン等からなる絶縁膜６、ポリイミド系樹脂等からなる保護膜８、配線１０（銅からなる下地金属層１１および銅からなる上部金属層１２）、銅からなる柱状電極１３およびエポキシ系樹脂等からなる封止膜１４を形成した後、ダイシングにより個片化することにより得られる。
次に、下層絶縁膜１の上面の半導体構成体搭載領域に、半導体構成体２の柱状電極１３および封止膜１４の下面をエポキシ系樹脂等からなる下層接着層３を介して接着することにより、半導体構成体２を搭載する。この場合、下層絶縁膜１の上面の半導体構成体搭載領域に、ＮＣＰ(Non-Conductive Paste)といわれる接着材を印刷法やディスペンサ等を用いて、またはＮＣＦ(Non-Conductive Film)といわれる接着シートを予め供給しておき、加熱加圧により半導体構成体２を下層絶縁膜１に固着する。
次に、図３に示すように、下層接着層３を含む半導体構成体２の周囲における下層絶縁膜１の上面に格子状の下層絶縁層形成用シート３２ａをピン等で位置決めしながら配置する。下層絶縁層形成用シート３２ａは、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となし、パンチング等により複数の方形状の開口部５２を形成したものである。
次に、下層絶縁層形成用シート３２ａの上面に格子状の回路基板３４をピン等で位置決めしながら配置する。回路基板３４は、銅箔からなる中間下層配線３６、銅箔からなる中間上層配線３７および導電性ペースト等からなる上下導通部３９を備えたガラス布エポキシ樹脂等からなる格子状の絶縁基板３５を備えている。この場合、格子状の絶縁基板３５には複数の方形状の開口部５３が形成されている。絶縁基板３５中のエポキシ樹脂等からなる熱硬化性樹脂は既に硬化されている。
次に、回路基板３４の上面に格子状の上層絶縁層形成用シート３３ａをピン等で位置決めしながら配置する。下層絶縁層形成用シート３３ａは、下層絶縁層形成用シート３２ａと同一であり、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となし、パンチング等により複数の方形状の開口部５４を形成したものである。
ここで、下層絶縁層形成用シート３２ａ、回路基板３４および下層絶縁層形成用シート３３ａの開口部５２、５３、５４のサイズは半導体構成体２のサイズよりもやや大きくなっている。このため、下層絶縁層形成用シート３２ａ、回路基板３４および下層絶縁層形成用シート３３ａと半導体構成体２との間には隙間５５が形成されている。
次に、半導体構成体２のシリコン基板４の上面に、ディスペンサ等を用いて、エポキシ系樹脂等からなる液状の接着材３１ａを塗布する。次に、上層絶縁層形成用シート３３ａの上面に、銅箔からなるサブベース板５６の下面に上層絶縁膜４１が形成されたものを配置する。上層絶縁膜４１は下層絶縁膜１と同一の材料からなり、そのうちのエポキシ系樹脂等からなる熱硬化性樹脂は既に硬化されている。
次に、図４に示すように、一対の加熱加圧板５７、５８を用いて上下から下層絶縁層形成用シート３２ａ、上層絶縁層形成用シート３３ａおよび接着材３１ａを加熱加圧する。この加熱加圧により、下層絶縁層形成用シート３２ａおよび上層絶縁層形成用シート３３ａ中の熱硬化性樹脂が流動して図３に示す隙間５５に充填され、その後の冷却により固化して、下層接着層３および後述する上層接着層３１を含む半導体構成体２の周囲における下層絶縁膜１の上面に下層絶縁層３２および上層絶縁層３３が形成され、且つ、下層絶縁層３２と上層絶縁層３３との間に回路基板３４が埋め込まれる。
また、接着材３１ａが流動して半導体構成体２のシリコン基板４の上面全体に拡散され、その後の冷却により固化して、半導体構成体２のシリコン基板４の上面が上層接着層３１を介して上層絶縁膜４１の下面に接着される。さらに、上層接着層３１および上層絶縁層３３の上面に上層絶縁膜４１が形成される。この場合、下層絶縁膜１、上層絶縁膜４１および回路基板３４の絶縁基板３５は、そのうちの熱硬化性樹脂が予め硬化されているため、加熱加圧されてもほとんど変形しない。
ここで、図３に示すように、回路基板３４の下面には下層絶縁層形成用シート３２ａ、下層絶縁膜１およびベース板５１が配置され、回路基板３４の上面には下層絶縁層形成用シート３２ａと同一の厚さで同一の材料からなる上層絶縁層形成用シート３３ａ、下層絶縁膜１と同一の厚さで同一の材料からなる上層絶縁膜４１およびベース板５１と同一の材料からなるサブベース板５６が配置されているので、回路基板３４の部分における厚さ方向の材料構成が対称となる。
この結果、加熱加圧により、下層絶縁層形成用シート３２ａおよび上層絶縁層形成用シート３３ａが厚さ方向に対称的に硬化収縮し、ひいては、特に回路基板３４に反りが発生しにくく、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来しにくいようにすることができる。
ここで、上層接着層３１は、半導体構成体２のシリコン基板４の上面を、予め硬化された熱硬化性樹脂を有する上層絶縁膜４１の下面に確実に接着させるためのものである。したがって、一対の加熱加圧板５７、５８を用いた加熱加圧工程において、上層絶縁層形成用シート３３ａ中の流動化した熱硬化性樹脂が半導体構成体２のシリコン基板４の上面に十分に回り込むことができれば、上層接着層３１は省略してもよい。
次に、ベース板５１およびサブベース板５６をエッチングにより除去すると、図５に示すように、下層絶縁膜１の下面が露出され、且つ、上層絶縁膜４１の上面が露出される。この状態では、ベース板５１およびサブベース板５６を除去しても、下層絶縁膜１、下層絶縁層３２、回路基板３４、上層絶縁層３３および上層絶縁膜４１の存在により、強度を十分に確保することができる。
次に、図６に示すように、半導体構成体２の柱状電極１３の下面中央部に対応する部分における下層絶縁膜１および下層接着層３に、レーザビームの照射によるレーザ加工により、開口部２１を形成する。また、回路基板３４の中間下層配線３６の接続パッド部に対応する部分における下層絶縁膜１および下層絶縁層３２に、レーザビームの照射によるレーザ加工により、開口部４０を形成する。さらに、回路基板３４の中間上層配線３７の接続パッド部に対応する部分における上層絶縁膜４１および上層絶縁層３３に、レーザビームの照射によるレーザ加工により、開口部４５を形成する。
次に、図７に示すように、下層絶縁膜１および下層接着層３の開口部２１を介して露出された半導体構成体２の柱状電極１３の下面と下層絶縁膜１および下層絶縁層３２の開口部４０を介して露出された回路基板３４の中間下層配線３６の接続パッド部下面とを含む下層絶縁膜１の下面全体に、銅の無電解メッキにより、下地金属層２３を形成する。また、上層絶縁膜４１および上層絶縁層３３の開口部４５を介して露出された回路基板３４の中間上層配線３７の接続パッド部上面を含む上層絶縁膜４１の下面全体に、銅の無電解メッキにより、下地金属層４３を形成する。
次に、下地金属層２３、４３をメッキ電流路とした銅の電解メッキを行なうことにより、下地金属層２３の下面に上部金属層２４を形成し、また下地金属層４３の上面に上部金属層４４を形成する。次に、フォトリソグラフィ法により、上部金属層２４、４４および下地金属層２３、４３をパターニングすると、図８に示すようになる。すなわち、下層絶縁膜１の下面に、下地金属層２３および上部金属層２４からなる２層構造の下層配線２２が形成される。また、上層絶縁膜４１の上面に、下地金属層４３および上部金属層４４からなる２層構造の上層配線４２が形成される。
次に、図９に示すように、下層配線２２を含む下層絶縁膜１の下面に、スクリーン印刷法、スピンコート法等により、ソルダーレジスト等からなる下層オーバーコート膜２５を形成する。また、上層配線４２を含む上層絶縁膜４１の上面に、スクリーン印刷法、スピンコート法等により、ソルダーレジスト等からなる上層オーバーコート膜４６を形成する。
次に、下層配線２２の接続パッド部に対応する部分における下層オーバーコート膜２５に、レーザビームの照射によるレーザ加工により、開口部２６を形成する。また、上層配線４２の接続パッド部に対応する部分における上層オーバーコート膜４６に、レーザビームの照射によるレーザ加工により、開口部４７を形成する。
次に、下層オーバーコート膜２５の開口部２６内およびその下方に半田ボール２７を下層配線２２の接続パッド部に接続させて形成する。次に、互いに隣接する半導体構成体２間において、下層オーバーコート膜２５、下層絶縁膜１、下層絶縁層３２、回路基板３４、上層絶縁層３３、上層絶縁膜４１および上層オーバーコート膜４６を切断すると、図１に示す半導体装置が複数個得られる。
このようにして得られた半導体装置では、半導体構成体２下およびその周囲に設けられた下層絶縁膜１下に下層配線２２を半導体構成体２の柱状電極１３に接続させて設けているので、半田ボール（外部接続用電極）２７の配置領域が半導体構成体２の平面サイズよりも大きい（Ｆａｎ−ｏｕｔ）とすることができ、しかもベース板５１を備えていないので、薄型化することができる。なお、ベース板５１およびサブベース板５６はアルミニウム等の他の金属によって形成してもよい。
ところで、図７に示す工程において、下地金属層２３、４３を形成した後に、図１０に示すようにしてもよい。すなわち、下地金属層２３の下面および下地金属層４３の上面にメッキレジスト膜６１、６２をパターン形成する。この場合、上部金属層２４、４４形成領域に対応する部分におけるメッキレジスト膜６１、６２には開口部６３、６４が形成されている。
次に、下地金属層２３、４３をメッキ電流路とした銅の電解メッキを行なうことにより、メッキレジスト膜６１の開口部６３内の下地金属層２３の下面に上部金属層２４を形成し、またメッキレジスト膜６２の開口部６４内の下地金属層４３の上面に上部金属層４４を形成する。次に、メッキレジスト膜６１、６２を剥離し、次いで、上部金属層２４、４４をマスクとして下地金属層２３、４４の不要な部分をエッチングして除去すると、図８に示すように、上部金属層２４上にのみ下地金属層２３が残存され、また上部金属層４４下にのみ下地金属層４３が残存される。
（第２実施形態）
図１１はこの発明の第２実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、下層配線２２を、銅からなる第１の下地金属層（下層下地金属層）２３ａ、銅からなる第２の下地金属層（別の下層下地金属層）２３ｂおよび銅からなる上部金属層（下層上部金属層）２４の３層構造とし、上層配線４２を、銅からなる第１の下地金属層（上層下地金属層）４３ａ、銅からなる第２の下地金属層（別の上層下地金属層）４３ｂおよび銅からなる上部金属層（上層上部金属層）４４の３層構造とした点である。
この場合、半導体構成体２の柱状電極１３の下面中央部に対応する部分における第１の下地金属層２３ａ、下層絶縁膜１および下層接着層３には開口部２１が設けられている。回路基板３４の中間下層配線３６の接続パッド部に対応する部分における第１の下地金属層２３ａ、下層絶縁膜１および下層絶縁層３２には開口部４０が設けられている。回路基板３４の中間上層配線３７の接続パッド部に対応する部分における第１の下地金属層４３ａ、上層絶縁膜４１および上層絶縁層３３には開口部４５が設けられている。
次に、この半導体装置の製造方法の一例について説明する。まず、図１２に示すように、銅箔からなるベース板５１の上面に無電解ニッケルメッキからなる保護金属層（下層保護金属層）７１、無電解銅メッキからなる第１の下地金属層２３ａおよびエポキシ系樹脂、ポリイミド系樹脂、ガラス布基材エポキシ樹脂等からなる下層絶縁膜１が形成されたものを用意する。
この場合も、この用意したもののサイズは、図１１に示す完成された半導体装置を複数個形成することが可能なサイズとなっている。また、下層絶縁膜１中のエポキシ系樹脂等からなる熱硬化性樹脂は既に硬化されている。ここで、第１の下地金属層２３ａの上面は、該上面に形成される樹脂を含む材料からなる下層絶縁膜１との密着性を良くするため、予め表面粗化処理を施すことにより粗化面となっている。この点が上記第１実施形態の場合と大きく異なる点である。ここで、表面疎化処理の一例として、第１の下地金属層２３ａの上面を、適宜なエッチング液に浸漬する方法が挙げられるが、この方法に限定されるものではない。
次に、下層絶縁膜１の上面の半導体構成体搭載領域に、半導体構成体２の柱状電極１３および封止膜１４の下面をエポキシ系樹脂等からなる下層接着層３を介して接着することにより、半導体構成体２を搭載する。この場合も、ＮＣＰといわれる接着材、またはＮＣＦといわれる接着シートを、下層絶縁膜１の上面の半導体構成体搭載領域に予め供給しておき、加熱加圧により半導体構成体２を下層絶縁膜１に固着する。
次に、図１３に示すように、下層接着層３を含む半導体構成体２の周囲における下層絶縁膜１の上面に格子状の下層絶縁層形成用シート３２ａをピン等で位置決めしながら配置する。この場合も、下層絶縁層形成用シート３２ａは、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となし、パンチング等により複数の方形状の開口部５２を形成したものである。
次に、下層絶縁層形成用シート３２ａの上面に格子状の回路基板３４をピン等で位置決めしながら配置する。この場合も、格子状の回路基板３４の絶縁基板３５には複数の方形状の開口部５３が形成されている。絶縁基板３５中のエポキシ樹脂等からなる熱硬化性樹脂は既に硬化されている。
次に、回路基板３４の上面に格子状の上層絶縁層形成用シート３３ａをピン等で位置決めしながら配置する。この場合も、下層絶縁層形成用シート３３ａは、下層絶縁層形成用シート３２ａと同一であり、ガラス布等からなる基材にエポキシ系樹脂等からなる熱硬化性樹脂を含浸させ、熱硬化性樹脂を半硬化状態にしてシート状となし、パンチング等により複数の方形状の開口部５４を形成したものである。
また、下層絶縁層形成用シート３２ａ、回路基板３４および下層絶縁層形成用シート３３ａの開口部５２、５３、５４のサイズは半導体構成体２のサイズよりもやや大きくなっている。このため、下層絶縁層形成用シート３２ａ、回路基板３４および下層絶縁層形成用シート３３ａと半導体構成体２との間には隙間５５が形成されている。
次に、半導体構成体２のシリコン基板４の上面に、ディスペンサ等を用いて、エポキシ系樹脂等からなる液状の接着材３１ａを塗布する。次に、上層絶縁層形成用シート３３ａの上面に、銅箔からなるサブベース板５６の下面に無電解ニッケルメッキからなる保護金属層（上層保護金属層）７２、無電解銅メッキからなる第１の下地金属層４３ａおよび上層絶縁膜４１が形成されたものを配置する。
この場合も、上層絶縁膜４１は下層絶縁膜１と同一の材料からなり、そのうちのエポキシ系樹脂等からなる熱硬化性樹脂は既に硬化されている。ここで、第１の下地金属層４３ａの下面は、該下面に形成される樹脂を含む材料からなる上層絶縁膜４１との密着性を良くするため、予め表面粗化処理を施すことにより粗化面となっている。この点も上記第１実施形態の場合と大きく異なる点である。
次に、図１４に示すように、一対の加熱加圧板５７、５８を用いて上下から下層絶縁層形成用シート３２ａ、上層絶縁層形成用シート３３ａおよび接着材３１ａを加熱加圧する。この加熱加圧により、下層絶縁層形成用シート３２ａおよび上層絶縁層形成用シート３３ａ中の熱硬化性樹脂が流動して図１３に示す隙間５５に充填され、その後の冷却により固化して、下層接着層３および後述する上層接着層３１を含む半導体構成体２の周囲における下層絶縁膜１の上面に下層絶縁層３２および上層絶縁層３３が形成され、且つ、下層絶縁層３２と上層絶縁層３３との間に回路基板３４が埋め込まれる。
また、接着材３１ａが流動して半導体構成体２のシリコン基板４の上面全体に拡散され、その後の冷却により固化して、半導体構成体２のシリコン基板４の上面が上層接着層３１を介して上層絶縁膜４１の下面に接着される。さらに、上層接着層３１および上層絶縁層３３の上面に上層絶縁膜４１が形成される。この場合、下層絶縁膜１、上層絶縁膜４１および回路基板３４の絶縁基板３５は、そのうちの熱硬化性樹脂が予め硬化されているため、加熱加圧されてもほとんど変形しない。
ここで、図１３に示すように、回路基板３４の下面には下層絶縁層形成用シート３２ａ、下層絶縁膜１、第１の下地金属層２３ａ、保護金属層７１およびベース板５１が配置され、回路基板３４の上面には下層絶縁層形成用シート３２ａと同一の厚さで同一の材料からなる上層絶縁層形成用シート３３ａ、下層絶縁膜１と同一の厚さで同一の材料からなる上層絶縁膜４１、第１の下地金属層４３ａ、保護金属層７２およびベース板５１と同一の材料からなるサブベース板５６が配置されているので、回路基板３４の部分における厚さ方向の材料構成が対称となる。
この結果、加熱加圧により、下層絶縁層形成用シート３２ａおよび上層絶縁層形成用シート３３ａが厚さ方向に対称的に硬化収縮し、ひいては、特に回路基板３４に反りが発生しにくく、それ以後の工程への搬送やそれ以後の工程での加工精度に支障を来しにくいようにすることができる。
次に、ベース板５１および保護金属層７１とサブベース板５６および保護金属層７２とをエッチングにより連続して除去すると、図１５に示すように、第１の下地金属層２３ａの下面が露出され、且つ、第１の下地金属層４３ａの上面が露出される。この場合、ニッケルからなる保護金属層７１、７２は、銅からなるベース板５１およびサブベース板５６をエッチングにより除去するとき、同じく銅からなる第１の下地金属層２３ａ、４３ａがエッチングされないように保護するためのものである。そして、この状態では、ベース板５１および保護金属層７１とサブベース板５６および保護金属層７２とを除去しても、下層絶縁膜１、下層絶縁層３２、回路基板３４、上層絶縁層３３および上層絶縁膜４１の存在により、強度を十分に確保することができる。
次に、図１６に示すように、半導体構成体２の柱状電極１３の下面中央部に対応する部分における第１の下地金属層２３ａ、下層絶縁膜１および下層接着層３に、レーザビームの照射によるレーザ加工により、開口部２１を形成する。また、回路基板３４の中間下層配線３６の接続パッド部に対応する部分における第１の下地金属層２３ａ、下層絶縁膜１および下層絶縁層３２に、レーザビームの照射によるレーザ加工により、開口部４０を形成する。さらに、回路基板３４の中間上層配線３７の接続パッド部に対応する部分における第１の下地金属層４３ａ、上層絶縁膜４１および上層絶縁層３３に、レーザビームの照射によるレーザ加工により、開口部４５を形成する。
次に、図１７に示すように、第１の下地金属層２３ａ、下層絶縁膜１および下層接着層３の開口部２１を介して露出された半導体構成体２の柱状電極１３の下面と第１の下地金属層２３ａ、下層絶縁膜１および下層絶縁層３２の開口部４０を介して露出された回路基板３４の中間下層配線３６の接続パッド部下面とを含む第１の下地金属層２３ａの下面全体に、銅の無電解メッキにより、第２の下地金属層２３ｂを形成する。また、第１の下地金属層４３ａ、上層絶縁膜４１および上層絶縁層３３の開口部４５を介して露出された回路基板３４の中間上層配線３７の接続パッド部上面を含む第１の下地金属層４３ａの上面全体に、銅の無電解メッキにより、第２の下地金属層４３ｂを形成する。
次に、第２の下地金属層２３ｂ、４３ｂをメッキ電流路とした銅の電解メッキを行なうことにより、第２の下地金属層２３ｂの下面に上部金属層２４を形成し、また第２の下地金属層４３ｂの上面に上部金属層４４を形成する。次に、フォトリソグラフィ法により、上部金属層２４、４４および第１、第２の下地金属層２３ａ、２３ｂ、４３ａ、４３ｂをパターニングすると、図１８に示すようになる。すなわち、下層絶縁膜１の下面に、第１、第２の下地金属層２３ａ、２３ｂおよび上部金属層２４からなる３層構造の下層配線２２が形成される。また、上層絶縁膜４１の上面に、第１、第２の下地金属層４３ａ、４３ｂおよび上部金属層４４からなる３層構造の上層配線４２が形成される。以下、上記第１実施形態の場合と同様の工程を経ると、図１１に示す半導体装置が複数個得られる。
（第３実施形態）
図１９はこの発明の第３実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と大きく異なる点は、下層配線および上層配線を２層配線構造とした点である。すなわち、第１の下層絶縁膜１Ａの下面に設けられた第１の下層配線２２Ａの一端部は、第１の下層絶縁膜１Ａおよび下層接着層３に設けられた開口部２１Ａを介して半導体構成体２の柱状電極１３に接続されている。また、第１の下層配線２２Ａの所定の箇所は、下層絶縁膜１および下層絶縁層３２に設けられた開口部４０を介して回路基板３４の中間下層配線３６の接続パッド部に接続されている。
第１の下層配線２２Ａを含む第１の下層絶縁膜１Ａの下面には、第１の下層絶縁膜１Ａと同一の材料からなる第２の下層絶縁膜１Ｂが設けられている。第２の下層絶縁膜１Ｂの下面に設けられた第２の下層配線２２Ｂの一端部は、第２の下層絶縁膜１Ｂに設けられた開口部２１Ｂを介して第１の下層配線２２Ａの接続パッド部に接続されている。第２の下層配線２２Ｂを含む第２の下層絶縁膜１Ｂの下面には下層オーバーコート膜２５が設けられている。下層オーバーコート膜２５の開口部２６内およびその下方には半田ボール２７が第２の下層配線２２Ｂの接続パッド部に接続されて設けられている。
第１の上層絶縁膜４１Ａの上面に設けられた第１の上層配線４２Ａの一端部は、第１の上層絶縁膜４１Ａおよび上層絶縁層３３に設けられた開口部４５Ａを介して回路基板３４の中間上層配線４７の接続パッド部に接続されている。第１の上層配線４２Ａを含む第１の上層絶縁膜４１Ａの上面には、第１の上層絶縁膜４１Ａと同一の材料からなる第２の上層絶縁膜４１Ｂが設けられている。
第２の上層絶縁膜４１Ｂの上面に設けられた第２の上層配線４２Ｂの一端部は、第２の上層絶縁膜４１Ｂに設けられた開口部４２Ｂを介して第１の上層配線４２Ａの接続パッド部に接続されている。第２の上層配線４２Ｂを含む第２の上層絶縁膜４１Ｂの上面には上層オーバーコート膜４６が設けられている。第２の上層配線４２Ｂの接続パッド部に対応する部分における上層オーバーコート膜４６には開口部４７が設けられている。なお、下層配線および上層配線は３層以上の配線構造としてもよい。
（第４実施形態）
図２０はこの発明の第４実施形態としての半導体装置の断面図を示す。この半導体装置において、図１に示す半導体装置と異なる点は、半導体構成体２が封止膜１４を備えていない点である。したがって、この場合、半導体構成体２の配線１０および柱状電極１３を含む保護膜８の下面は下層接着層３を介して下層絶縁膜１の上面中央部に接着されている。そして、下層配線２２の一端部は、下層絶縁膜２２および下層接着層３の開口部２１を介して半導体構成体２の柱状電極１３に接続されている。
（第５実施形態）
図２１はこの発明の第５実施形態としての半導体装置の断面図を示す。この半導体装置において、図２０に示す半導体装置と異なる点は、半導体構成体２がさらに柱状電極１３を備えていない点である。したがって、この場合、半導体構成体２の配線１０を含む保護膜８の下面は下層接着層３を介して下層絶縁膜１の上面中央部に接着されている。そして、下層配線２２の一端部は、下層絶縁膜２２および下層接着層３の開口部２１を介して半導体構成体２の配線１０の接続パッド部（外部接続用電極）に接続されている。
（第６実施形態）
図２２はこの発明の第６実施形態としての半導体装置の断面図を示す。この半導体装置において、図２１に示す半導体装置と異なる点は、半導体構成体２の配線１０を含む保護膜８の下面にポリイミド系樹脂、エポキシ系樹脂等の絶縁材からなる静電気防止用の保護膜８１を設けた点である。したがって、この場合、半導体構成体２の保護膜８１の下面は下層接着層３を介して下層絶縁膜１の上面中央部に接着されている。そして、下層配線２２の一端部は、下層絶縁膜２２、下層接着層３および保護膜８１の開口部２１を介して半導体構成体２の配線１０の接続パッド部に接続されている。
ところで、半導体構成体２を下層絶縁膜１上に搭載する前においては、保護膜８１には開口部２１は形成されていない。そして、開口部２１を有しない保護膜８１は、それ自体がウエハ状態のシリコン基板４下に形成された時点から半導体構成体２が下層絶縁膜１上に搭載される時点までにおいて、シリコン基板４下に形成された集積回路を静電気から保護するものである。
この発明の第１実施形態としての半導体装置の断面図。 図１に示す半導体装置の製造方法の一例において、当初の工程の断面図。 図２に続く工程の断面図。 図３に続く工程の断面図。 図４に続く工程の断面図。 図５に続く工程の断面図。 図６に続く工程の断面図。 図７に続く工程の断面図。 図８に続く工程の断面図。 図１に示す半導体装置の製造方法の他の例において、所定の工程を説明するために示す断面図。 この発明の第２実施形態としての半導体装置の断面図。 図１１に示す半導体装置の製造方法の一例において、当初の工程の断面図。 図１２に続く工程の断面図。 図１３に続く工程の断面図。 図１４に続く工程の断面図。 図１５に続く工程の断面図。 図１６に続く工程の断面図。 図１７に続く工程の断面図。 この発明の第３実施形態としての半導体装置の断面図。 この発明の第４実施形態としての半導体装置の断面図。 この発明の第５実施形態としての半導体装置の断面図。 この発明の第６実施形態としての半導体装置の断面図。
符号の説明
１ 下層絶縁膜
２ 半導体構成体
３ 下層接着層
４ シリコン基板
５ 接続パッド
６ 絶縁膜
８ 保護膜
１０ 配線
１３ 柱状電極
１４ 封止膜
２２ 下層配線
２５ 下層オーバーコート膜
２７ 半田ボール
３１ 上層接着層
３２ 下層絶縁層
３３ 上層絶縁層
３４ 回路基板
３５ 絶縁基板
３６ 中間下層配線
３７ 中間上層配線
３９ 上下導通部
４１ 上層絶縁膜
４２ 上層配線
４６ 上層オーバーコート膜
５１ ベース板
５６ サブベース板

Claims (18)

  1. 半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体下およびその周囲に設けられた下層絶縁膜と、前記半導体構成体の周囲における前記下層絶縁膜上に設けられた下層絶縁層および上層絶縁層と、前記下層絶縁層と前記上層絶縁層との間に設けられ、中間配線を有する回路基板と、前記下層絶縁膜下に前記半導体構成体の外部接続用電極および前記回路基板の中間配線に接続されて設けられた下層配線と、前記半導体構成体および前記上層絶縁層上に設けられた上層絶縁膜と、前記上層絶縁膜上に前記回路基板の中間配線に接続されて設けられた上層配線とを備えていることを特徴とする半導体装置。
  2. 請求項１に記載の発明において、前記半導体構成体は前記下層絶縁膜上に接着層を介して接着されていることを特徴とする半導体装置。
  3. 請求項１に記載の発明において、前記半導体構成体は前記上層絶縁膜下に接着層を介して接着されていることを特徴とする半導体装置。
  4. 請求項１に記載の発明において、前記下層配線を含む前記下層絶縁膜下に、前記下層配線の接続パッド部に対応する部分に開口部を有する下層オーバーコート膜が設けられていることを特徴とする半導体装置。
  5. 請求項４に記載の発明において、前記下層オーバーコート膜の開口部内およびその下方に半田ボールが前記下層配線の接続パッド部に接続されて設けられていることを特徴とする半導体装置。
  6. 請求項１に記載の発明において、前記下層配線および前記上層配線は多層構造を有することを特徴とする半導体装置。
  7. 請求項１に記載の発明において、前記半導体構成体は、前記半導体基板下における前記外部接続用電極間に設けられた封止膜を有することを特徴とする半導体装置。
  8. 請求項１に記載の発明において、前記半導体構成体は、前記半導体基板下における前記外部接続用電極間に設けられた接着層を有することを特徴とする半導体装置。
  9. ベース板上に下層絶縁膜を形成する工程と、
    前記下層絶縁膜上に、半導体基板および該半導体基板下に設けられた複数の外部接続用電極を有する複数の半導体構成体を固着する工程と、
    前記半導体構成体の周囲における前記下層絶縁膜上に下層絶縁層および上層絶縁層を形成するとともに、前記下層絶縁層と前記上層絶縁層との間に、中間配線を有する回路基板を埋め込み、且つ、前記半導体構成体および前記上層絶縁層上に上層絶縁膜を形成する工程と、
    前記ベース板を除去する工程と、
    前記下層絶縁膜下に下層配線を前記半導体構成体の外部接続用電極および前記回路基板の中間配線に接続させて形成し、且つ、前記上層絶縁膜上に上層配線を前記回路基板の中間配線に接続させて形成する工程と、
    前記半導体構成体間における前記下層絶縁膜、前記下層絶縁層、前記回路基板、前記上層絶縁層および前記上層絶縁膜を切断して半導体装置を複数個得る工程と、
    を有することを特徴とする半導体装置の製造方法。
  10. 請求項９に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着材を予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含むことを特徴とする半導体装置の製造方法。
  11. 請求項９に記載の発明において、前記下層絶縁膜上に前記半導体構成体を固着する工程は、前記下層絶縁膜上に接着シートを予め供給し、前記半導体構成体を前記下層絶縁膜上に加熱加圧する工程を含むことを特徴とする半導体装置の製造方法。
  12. 請求項９に記載の発明において、前記半導体構成体および前記上層絶縁層上に上層絶縁膜を形成する工程は、前記上層絶縁膜上にサブベース板を配置する工程を含むことを特徴とする半導体装置の製造方法。
  13. 請求項１２に記載の発明において、前記半導体構成体の周囲における前記下層絶縁膜上に下層絶縁層および上層絶縁層を形成するとともに、前記下層絶縁層と前記上層絶縁層との間に、中間配線を有する回路基板を埋め込み、且つ、前記半導体構成体および前記上層絶縁層上に上層絶縁膜を形成する工程は、前記半導体構成体の周囲における前記下層絶縁膜上に、半硬化状態の熱硬化性樹脂を含む格子状の下層絶縁層形成用シート、格子状の前記回路基板および半硬化状態の熱硬化性樹脂を含む格子状の上層絶縁層形成用シートを配置し、前記上層絶縁層形成用シート上に、前記サブベース板下に形成された前記上層絶縁膜を配置し、それらの上下から加熱加圧する工程を含むことを特徴とする半導体装置の製造方法。
  14. 請求項１３に記載の発明において、前記半導体構成体上に液状の接着材を塗布する工程を有することを特徴とする半導体装置の製造方法。
  15. 請求項１２に記載の発明において、金属からなる前記ベース板上に下層保護金属層および下層下地金属層が形成され、前記下層絶縁膜は前記下層下地金属層上に形成し、且つ、金属からなる前記サブベース板下に上層保護金属層および上層下地金属層が形成され、前記上層絶縁膜は前記上層下地金属層下に形成し、前記ベース板を除去する工程は前記下層保護金属層、前記サブベース板および前記上層保護金属層を除去する工程を含むことを特徴とする半導体装置の製造方法。
  16. 請求項１５に記載の発明において、前記下層下地金属層の上面および前記上層下地金属層の下面に予め表面粗化処理を施し、前記下層絶縁膜および前記上層絶縁膜を樹脂を含む材料によって形成することを特徴とする半導体装置の製造方法。
  17. 請求項１６に記載の発明において、前記下層配線を形成する工程は、前記下層下地金属層下に別の下層下地金属層を形成し、前記別の下層下地金属層下に電解メッキにより下層上部金属層を形成する工程を含み、前記下層配線は前記下層下地金属層、前記別の下層下地金属層および前記下層上部金属層の３層構造であり、且つ、前記上層配線を形成する工程は、前記上層下地金属層上に別の上層下地金属層を形成し、前記別の上層下地金属層上に電解メッキにより上層上部金属層を形成する工程を含み、前記上層配線は前記上層下地金属層、前記別の上層下地金属層および前記上層上部金属層の３層構造であることを特徴とする半導体装置の製造方法。
  18. 請求項１７に記載の発明において、前記ベース板、前記下層下地金属層、前記別の下層下地金属層、前記下層上部金属層、前記サブベース板、前記上層下地金属層、前記別の上層下地金属層および前記上層上部金属層は銅からなり、前記下層保護金属層および前記上層保護金属層はニッケルからなることを特徴とする半導体装置の製造方法。
JP2007250952A 2007-08-08 2007-09-27 半導体装置 Expired - Fee Related JP5042762B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2007250952A JP5042762B2 (ja) 2007-09-27 2007-09-27 半導体装置
CN200880022092A CN101689539A (zh) 2007-08-08 2008-08-07 半导体装置及其制造方法
TW097129986A TWI384595B (zh) 2007-08-08 2008-08-07 半導體裝置及其製造方法
US12/187,699 US20090039514A1 (en) 2007-08-08 2008-08-07 Semiconductor device and method for manufacturing the same
EP08826922A EP2176883A2 (en) 2007-08-08 2008-08-07 Semiconductor device and method for manufacturing the same
KR1020097026470A KR101161061B1 (ko) 2007-08-08 2008-08-07 반도체 장치 제조방법
PCT/JP2008/064559 WO2009020240A2 (en) 2007-08-08 2008-08-07 Semiconductor device and method for manufacturing the same
US12/849,529 US8268674B2 (en) 2007-08-08 2010-08-03 Semiconductor device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007250952A JP5042762B2 (ja) 2007-09-27 2007-09-27 半導体装置

Publications (2)

Publication Number Publication Date
JP2009081367A true JP2009081367A (ja) 2009-04-16
JP5042762B2 JP5042762B2 (ja) 2012-10-03

Family

ID=40655874

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007250952A Expired - Fee Related JP5042762B2 (ja) 2007-08-08 2007-09-27 半導体装置

Country Status (1)

Country Link
JP (1) JP5042762B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130141372A (ko) * 2012-06-15 2013-12-26 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법
US8642897B2 (en) 2010-10-12 2014-02-04 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
JP2015070269A (ja) * 2013-09-26 2015-04-13 ゼネラル・エレクトリック・カンパニイ 埋め込み型半導体デバイスパッケージおよびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159199A (ja) * 2003-11-28 2005-06-16 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005191156A (ja) * 2003-12-25 2005-07-14 Mitsubishi Electric Corp 電気部品内蔵配線板およびその製造方法
JP2007067098A (ja) * 2005-08-30 2007-03-15 Angstrom Technologies:Kk マイクロバンプの形成方法及びその装置並びに半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005159199A (ja) * 2003-11-28 2005-06-16 Casio Comput Co Ltd 半導体装置およびその製造方法
JP2005191156A (ja) * 2003-12-25 2005-07-14 Mitsubishi Electric Corp 電気部品内蔵配線板およびその製造方法
JP2007067098A (ja) * 2005-08-30 2007-03-15 Angstrom Technologies:Kk マイクロバンプの形成方法及びその装置並びに半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8642897B2 (en) 2010-10-12 2014-02-04 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
KR20130141372A (ko) * 2012-06-15 2013-12-26 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법
KR102049327B1 (ko) * 2012-06-15 2019-11-28 신꼬오덴기 고교 가부시키가이샤 배선 기판 및 그 제조 방법
JP2015070269A (ja) * 2013-09-26 2015-04-13 ゼネラル・エレクトリック・カンパニイ 埋め込み型半導体デバイスパッケージおよびその製造方法

Also Published As

Publication number Publication date
JP5042762B2 (ja) 2012-10-03

Similar Documents

Publication Publication Date Title
JP4752825B2 (ja) 半導体装置の製造方法
JP4840373B2 (ja) 半導体装置およびその製造方法
JP3945483B2 (ja) 半導体装置の製造方法
JP4055717B2 (ja) 半導体装置およびその製造方法
KR101084924B1 (ko) 반도체 장치 및 그 제조방법
TWI384595B (zh) 半導體裝置及其製造方法
JP4636090B2 (ja) 半導体装置およびその製造方法
JP2009260165A (ja) 半導体装置
JP2009182202A (ja) 半導体装置の製造方法
JP5042762B2 (ja) 半導体装置
JP2011155313A (ja) 半導体装置
JP4316624B2 (ja) 半導体装置
JP4725178B2 (ja) 半導体装置およびその製造方法
JP2009043858A (ja) 半導体装置およびその製造方法
JP2008288481A (ja) 半導体装置およびその製造方法
JP4062305B2 (ja) 半導体装置の製造方法
JP4913372B2 (ja) 半導体装置
JP5393649B2 (ja) 半導体装置の製造方法
JP4042741B2 (ja) 半導体装置の製造方法
JP5053003B2 (ja) 半導体装置およびその製造方法
JP2005235881A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090410

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101130

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110426

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110726

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110913

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20111111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120612

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120711

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150720

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees