JP5053003B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5053003B2 JP5053003B2 JP2007230082A JP2007230082A JP5053003B2 JP 5053003 B2 JP5053003 B2 JP 5053003B2 JP 2007230082 A JP2007230082 A JP 2007230082A JP 2007230082 A JP2007230082 A JP 2007230082A JP 5053003 B2 JP5053003 B2 JP 5053003B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- layer
- wiring
- film forming
- forming sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73267—Layer and HDI connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
請求項2に記載の発明に係る半導体装置は、請求項1に記載の発明において、前記半導体構成体の半導体基板の下面には金属からなる台座層が設けられ、前記台座層の下面は前記下層絶縁膜の下面と面一となっていることを特徴とするものである。
請求項3に記載の発明に係る半導体装置は、請求項1又は2に記載の発明において、前記上層配線と前記下層配線とは前記上層絶縁膜、前記絶縁板及び前記下層絶縁膜に設けられた貫通孔内に設けられた上下導通部を介して接続されていることを特徴とするものである。
請求項4に記載の発明に係る半導体装置は、請求項1又は2に記載の発明において、前記絶縁板の上面および下面に上部配線および下部配線が設けられ、前記上部配線と前記下部配線とは前記絶縁板に設けられた貫通孔内に設けられた上下導通部を介して接続され、且つ、前記上層配線は前記上部配線に接続されていることを特徴とするものである。
請求項5に記載の発明に係る半導体装置は、請求項4に記載の発明において、前記下層配線は前記下部配線に接続されていることを特徴とするものである。
請求項6に記載の半導体装置の製造方法は、金属製のベース板の上面に、各々が半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、前記半導体構成体のサイズよりも大きなサイズを有した複数の方形状の第一開口部が形成されているとともに熱硬化性樹脂を含む格子状の下層絶縁膜形成用シートの前記第一開口部の内側に前記半導体構成体をそれぞれ配置して前記下層絶縁膜形成用シートと前記半導体構成体との間に隙間を形成するようにして、前記下層絶縁膜形成用シートを前記ベース板の上面に重ね、前記半導体構成体のサイズよりも大きなサイズを有した複数の方形状の第二開口部が形成されている格子状の絶縁板の前記第二開口部の内側に前記半導体構成体をそれぞれ配置して前記絶縁板と前記半導体構成体との間に隙間を形成するようにして、前記絶縁板を前記下層絶縁膜形成用シートの上に重ね、熱硬化性樹脂を含む上層絶縁膜形成用シートを前記絶縁板の上に重ねる工程と、前記下層絶縁膜形成用シートおよび前記上層絶縁膜形成用シートを上下から加熱加圧することで、前記下層絶縁膜形成用シートおよび前記上層絶縁膜形成用シートに含まれる熱硬化性樹脂を、前記絶縁板と前記半導体構成体との間の隙間および前記下層絶縁膜形成用シートと前記半導体構成体との間の隙間に充填し、その後、前記下層絶縁膜形成用シートおよび前記上層絶縁膜形成用シートに含まれる熱硬化性樹脂を硬化する工程と、前記ベース板を除去する工程と、前記上層絶縁膜形成用シートの熱硬化性樹脂が硬化することで形成された上層絶縁膜上に上層配線を前記半導体構成体の外部接続用電極に接続させて形成する工程と、前記下層絶縁膜形成用シートの熱硬化性樹脂が硬化することで形成された下層絶縁膜の下面に下層配線を形成する工程と、前記半導体構成体間において前記絶縁板、前記上層絶縁膜及び前記下層絶縁膜を切断して半導体装置を複数個得る工程と、を有することを特徴とするものである。
請求項7に記載の半導体装置の製造方法は、請求項6に記載の発明において、前記絶縁板として、基材に含浸された熱硬化性樹脂が硬化してシート状に形成されて、それに前記第二開口部が形成されたものを用いることを特徴とするものである。
請求項8に記載の半導体装置の製造方法は、請求項6又は7に記載の発明において、前記下層絶縁膜形成用シートとして、基材に含浸された熱硬化性樹脂が半硬化してシート状に形成されて、それに前記第一開口部が形成されたものを用いることを特徴とするものである。
請求項9に記載の半導体装置の製造方法は、請求項8に記載の発明において、前記上層絶縁膜形成用シートとして、前記下層絶縁膜形成用シートと同一の材料からなり、且つ、前記下層絶縁膜形成用シートの厚さと同一の厚さとなっているものを用いることを特徴とするものである。
請求項10に記載の半導体装置の製造方法は、請求項6から8の何れか一項に記載の発明において、前記上層絶縁膜形成用シートとして、基材に含浸された熱硬化性樹脂が半硬化してシート状に形成されたものを用いることを特徴とする半導体装置の製造方法。
請求項11に記載の半導体装置の製造方法は、請求項6から10の何れか一項に記載の発明において、前記上層絶縁膜形成用シートの上に前記ベース板と同一の材料及び同一厚さの反り防止板を重ねた状態で、前記下層絶縁膜形成用シートおよび前記上層絶縁膜形成用シートの加熱加圧を行い、前記ベース板の除去及び前記反り防止板の除去をウエットエッチングにより行うことを特徴とするものである。
請求項12に記載の半導体装置の製造方法は、請求項6から11の何れか一項に記載の発明において、前記半導体構成体を配置する工程は、その半導体基板の下面に形成された接着層を、前記ベース板の上面に形成された該ベース板と異なる金属からなる台座層の上面に接着する工程であることを特徴とするものである。
図1はこの発明の第1実施形態としての半導体装置の断面図を示す。この半導体装置は平面方形状の半導体構成体1を備えている。半導体構成体1は、一般的にはCSPと呼ばれるものであり、シリコン基板(半導体基板)2を備えている。シリコン基板2の上面には所定の機能の集積回路(図示せず)が設けられ、上面周辺部にはアルミニウム系金属等からなる複数の接続パッド3が集積回路に接続されて設けられている。
図10はこの発明の第2実施形態としての半導体装置の断面図を示す。この半導体装置において、図1に示す半導体装置と大きく異なる点は、絶縁板24の部分を予め上下導通部78を有する両面配線構造とした点である。すなわち、絶縁板24の上面には、下地金属層72および上部金属層73からなる2層構造の上部配線71が設けられている。絶縁板24の下面には、下地金属層75および上部金属層76からなる2層構造の下部配線74が設けられている。
図11はこの発明の第3実施形態としての半導体装置の断面図を示す。この半導体装置において、図10に示す半導体装置と異なる点は、絶縁板24の部分を予め上下導通部78を有しない片面(上面)配線構造とし、且つ、下層配線41を省略した点である。この場合、絶縁板24の下面に設けられた下部配線74は、加熱加圧時における絶縁板24の反りを低減するためのダミーである。
図12はこの発明の第4実施形態としての半導体装置の断面図を示す。この半導体装置において、図11に示す半導体装置と異なる点は、台座層22を省略した点である。すなわち、図10に示すような下層配線41を備えていないので、下地金属層を形成するための台座層22を省略しても別に支障はない。
図13はこの発明の第5実施形態としての半導体装置の断面図を示す。この半導体装置において、図10に示す半導体装置と大きく異なる点は、上層配線および下層配線を共に2層配線構造とした点である。すなわち、第1の上層絶縁膜27Aの上面に設けられた第1の上層配線29Aの一端部は、第1の上層絶縁膜27Aに設けられた開口部28A、82を介して半導体構成体1の柱状電極11の上面および上部配線71の接続パッド部に接続されている。
図14はこの発明の第6実施形態としての半導体装置の断面図を示す。この半導体装置において、図13に示す半導体装置と異なる点は、下層オーバーコート膜44の下面にコンデンサや抵抗等からなるチップ部品91を搭載した点である。すなわち、チップ部品91は、その両電極が下層オーバーコート膜44に設けられた開口部92内に設けられた半田層93を介して、第2の下層配線41Bの接続パッドに接合されていることにより、下層オーバーコート膜44の下面に搭載されている。
図15はこの発明の第7実施形態としての半導体装置の断面図を示す。この半導体装置において、図10に示す半導体装置と大きく異なる点は、上層オーバーコート膜32上に接続部材94を介して回路基板100を配置した点である。このうち、接続部材94は、上層絶縁膜27と同一の材料からなる絶縁接着板95に設けられた貫通孔96内に導電性ペースト等からなる上下導通部97が設けられた構造となっている。
上記各実施形態に示された半導体構成体1は一例に過ぎず、本発明の半導体構成体は、半導体基板上の集積回路を外部に接続するための外部接続用電極を有する如何なる半導体構成体でも適用可能である。また、例えば、図1に示すような半導体装置において、台座層22をその下面に形成された下層配線41と共にパターニングするようにしてもよい。さらに、例えば、図14に示すような半導体装置において、下層オーバーコート膜44下に半田ボール34を設け、上層オーバーコート膜32上にチップ部品を搭載するようにしてもよい。また、チップ部品に限らず、ベアチップ等の他の電子部品であってもよい。
2 シリコン基板
11 柱状電極
21 接着層
22 台座層
23 絶縁層
24 絶縁板
25 内部絶縁層
26 下層絶縁膜
27 上層絶縁膜
29 上層配線
32 上層オーバーコート膜
34 半田ボール
41 下層配線
44 下層オーバーコート膜
45 貫通孔
46 上下導通部
51 ベース板
55 反り防止板
71 上部配線
74 下部配線
77 貫通孔
78 上下導通部
Claims (12)
- 半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する半導体構成体と、前記半導体構成体から間をおいて前記半導体構成体の周囲に配置された方形枠状の絶縁板と、前記絶縁板と前記半導体構成体の間に充填された内部絶縁層と、前記半導体構成体の下部周囲において前記内部絶縁層および前記絶縁板の下面に設けられ、前記内部絶縁層と一体に形成された下層絶縁膜と、前記半導体構成体、前記絶縁板および前記内部絶縁層上に設けられ、前記内部絶縁層と一体に形成された上層絶縁膜と、前記上層絶縁膜上に前記半導体構成体の外部接続用電極に接続されて設けられた上層配線と、前記下層絶縁膜の下面に設けられた下層配線とを具備することを特徴とする半導体装置。
- 請求項1に記載の発明において、前記半導体構成体の半導体基板の下面には金属からなる台座層が設けられ、前記台座層の下面は前記下層絶縁膜の下面と面一となっていることを特徴とする半導体装置。
- 請求項1又は2に記載の発明において、前記上層配線と前記下層配線とは前記上層絶縁膜、前記絶縁板及び前記下層絶縁膜に設けられた貫通孔内に設けられた上下導通部を介して接続されていることを特徴とする半導体装置。
- 請求項1又は2に記載の発明において、前記絶縁板の上面および下面に上部配線および下部配線が設けられ、前記上部配線と前記下部配線とは前記絶縁板に設けられた貫通孔内に設けられた上下導通部を介して接続され、且つ、前記上層配線は前記上部配線に接続されていることを特徴とする半導体装置。
- 請求項4に記載の発明において、前記下層配線は前記下部配線に接続されていることを特徴とする半導体装置。
- 金属製のベース板の上面に、各々が半導体基板および該半導体基板上に設けられた複数の外部接続用電極を有する複数の半導体構成体を相互に離間させて配置する工程と、
前記半導体構成体のサイズよりも大きなサイズを有した複数の方形状の第一開口部が形成されているとともに熱硬化性樹脂を含む格子状の下層絶縁膜形成用シートの前記第一開口部の内側に前記半導体構成体をそれぞれ配置して前記下層絶縁膜形成用シートと前記半導体構成体との間に隙間を形成するようにして、前記下層絶縁膜形成用シートを前記ベース板の上面に重ね、前記半導体構成体のサイズよりも大きなサイズを有した複数の方形状の第二開口部が形成されている格子状の絶縁板の前記第二開口部の内側に前記半導体構成体をそれぞれ配置して前記絶縁板と前記半導体構成体との間に隙間を形成するようにして、前記絶縁板を前記下層絶縁膜形成用シートの上に重ね、熱硬化性樹脂を含む上層絶縁膜形成用シートを前記絶縁板の上に重ねる工程と、
前記下層絶縁膜形成用シートおよび前記上層絶縁膜形成用シートを上下から加熱加圧することで、前記下層絶縁膜形成用シートおよび前記上層絶縁膜形成用シートに含まれる熱硬化性樹脂を、前記絶縁板と前記半導体構成体との間の隙間および前記下層絶縁膜形成用シートと前記半導体構成体との間の隙間に充填し、その後、前記下層絶縁膜形成用シートおよび前記上層絶縁膜形成用シートに含まれる熱硬化性樹脂を硬化する工程と、
前記ベース板を除去する工程と、
前記上層絶縁膜形成用シートの熱硬化性樹脂が硬化することで形成された上層絶縁膜上に上層配線を前記半導体構成体の外部接続用電極に接続させて形成する工程と、
前記下層絶縁膜形成用シートの熱硬化性樹脂が硬化することで形成された下層絶縁膜の下面に下層配線を形成する工程と、
前記半導体構成体間において前記絶縁板、前記上層絶縁膜及び前記下層絶縁膜を切断して半導体装置を複数個得る工程と、
を有することを特徴とする半導体装置の製造方法。 - 請求項6に記載の発明において、
前記絶縁板として、基材に含浸された熱硬化性樹脂が硬化してシート状に形成されて、それに前記第二開口部が形成されたものを用いることを特徴とする半導体装置の製造方法。 - 請求項6又は7に記載の発明において、
前記下層絶縁膜形成用シートとして、基材に含浸された熱硬化性樹脂が半硬化してシート状に形成されて、それに前記第一開口部が形成されたものを用いることを特徴とする半導体装置の製造方法。 - 請求項8に記載の発明において、
前記上層絶縁膜形成用シートとして、前記下層絶縁膜形成用シートと同一の材料からなり、且つ、前記下層絶縁膜形成用シートの厚さと同一の厚さとなっているものを用いることを特徴とする半導体装置の製造方法。 - 請求項6から8の何れか一項に記載の発明において、
前記上層絶縁膜形成用シートとして、基材に含浸された熱硬化性樹脂が半硬化してシート状に形成されたものを用いることを特徴とする半導体装置の製造方法。 - 請求項6から10の何れか一項に記載の発明において、
前記上層絶縁膜形成用シートの上に前記ベース板と同一の材料及び同一厚さの反り防止板を重ねた状態で、前記下層絶縁膜形成用シートおよび前記上層絶縁膜形成用シートの加熱加圧を行い、
前記ベース板の除去及び前記反り防止板の除去をウエットエッチングにより行うことを特徴とする半導体装置の製造方法。 - 請求項6から11の何れか一項に記載の発明において、前記半導体構成体を配置する工程は、その半導体基板の下面に形成された接着層を、前記ベース板の上面に形成された該ベース板と異なる金属からなる台座層の上面に接着する工程であることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007230082A JP5053003B2 (ja) | 2007-09-05 | 2007-09-05 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007230082A JP5053003B2 (ja) | 2007-09-05 | 2007-09-05 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009064879A JP2009064879A (ja) | 2009-03-26 |
JP5053003B2 true JP5053003B2 (ja) | 2012-10-17 |
Family
ID=40559228
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007230082A Expired - Fee Related JP5053003B2 (ja) | 2007-09-05 | 2007-09-05 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5053003B2 (ja) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004221417A (ja) * | 2003-01-16 | 2004-08-05 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP2004221418A (ja) * | 2003-01-16 | 2004-08-05 | Casio Comput Co Ltd | 半導体装置およびその製造方法 |
JP4269806B2 (ja) * | 2003-06-30 | 2009-05-27 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
JP3945483B2 (ja) * | 2004-01-27 | 2007-07-18 | カシオ計算機株式会社 | 半導体装置の製造方法 |
JP4398305B2 (ja) * | 2004-06-02 | 2010-01-13 | カシオ計算機株式会社 | 半導体装置およびその製造方法 |
JP4062305B2 (ja) * | 2004-12-14 | 2008-03-19 | カシオ計算機株式会社 | 半導体装置の製造方法 |
JP2006222164A (ja) * | 2005-02-08 | 2006-08-24 | Shinko Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2006269594A (ja) * | 2005-03-23 | 2006-10-05 | Cmk Corp | 半導体装置及びその製造方法 |
-
2007
- 2007-09-05 JP JP2007230082A patent/JP5053003B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009064879A (ja) | 2009-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3945483B2 (ja) | 半導体装置の製造方法 | |
JP4840373B2 (ja) | 半導体装置およびその製造方法 | |
JP4055717B2 (ja) | 半導体装置およびその製造方法 | |
JP5410660B2 (ja) | 配線基板及びその製造方法と電子部品装置及びその製造方法 | |
JP4752825B2 (ja) | 半導体装置の製造方法 | |
KR100987688B1 (ko) | 프린트 배선 기판 및 프린트 배선 기판의 제조 방법 | |
US20100044845A1 (en) | Circuit substrate, an electronic device arrangement and a manufacturing process for the circuit substrate | |
JP2010165855A (ja) | 配線基板及びその製造方法 | |
JP2008226945A (ja) | 半導体装置およびその製造方法 | |
JP4636090B2 (ja) | 半導体装置およびその製造方法 | |
JP6291738B2 (ja) | 回路基板、回路基板の製造方法及び電子機器 | |
KR101701380B1 (ko) | 소자 내장형 연성회로기판 및 이의 제조방법 | |
JP2009260165A (ja) | 半導体装置 | |
JP2009182202A (ja) | 半導体装置の製造方法 | |
JP2011155313A (ja) | 半導体装置 | |
JP5432354B2 (ja) | 配線基板製造用の仮基板及びその製造方法 | |
JP5042762B2 (ja) | 半導体装置 | |
JP5053003B2 (ja) | 半導体装置およびその製造方法 | |
JP2014220402A (ja) | 半導体パッケージ基板の製造方法 | |
JP2009043858A (ja) | 半導体装置およびその製造方法 | |
KR20220061099A (ko) | 회로 기판, 회로 기판의 제조 방법, 및 전자 기기 | |
JP5515210B2 (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP4913372B2 (ja) | 半導体装置 | |
JP5561683B2 (ja) | 部品内蔵基板 | |
JP4209341B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100903 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110720 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110816 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111013 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111013 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20111115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120725 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150803 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |