JP2009063719A - 有機エレクトロルミネッセンス発光部の駆動方法 - Google Patents
有機エレクトロルミネッセンス発光部の駆動方法 Download PDFInfo
- Publication number
- JP2009063719A JP2009063719A JP2007230047A JP2007230047A JP2009063719A JP 2009063719 A JP2009063719 A JP 2009063719A JP 2007230047 A JP2007230047 A JP 2007230047A JP 2007230047 A JP2007230047 A JP 2007230047A JP 2009063719 A JP2009063719 A JP 2009063719A
- Authority
- JP
- Japan
- Prior art keywords
- node
- transistor
- period
- potential
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 158
- 238000005401 electroluminescence Methods 0.000 title claims abstract description 45
- 238000007781 pre-processing Methods 0.000 claims abstract description 24
- 230000008569 process Effects 0.000 claims description 112
- 239000003990 capacitor Substances 0.000 claims description 43
- 230000008859 change Effects 0.000 claims description 39
- 230000015572 biosynthetic process Effects 0.000 claims description 14
- 238000004020 luminiscence type Methods 0.000 claims description 11
- 239000010410 layer Substances 0.000 description 44
- 238000010586 diagram Methods 0.000 description 43
- 238000012937 correction Methods 0.000 description 28
- 230000003071 parasitic effect Effects 0.000 description 24
- 238000012545 processing Methods 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 13
- 238000013461 design Methods 0.000 description 11
- 239000011159 matrix material Substances 0.000 description 9
- 230000007423 decrease Effects 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 5
- 230000005525 hole transport Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 238000013459 approach Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0404—Matrix technologies
- G09G2300/0417—Special arrangements specific to the use of low carrier mobility technology
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0243—Details of the generation of driving signals
- G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3291—Details of drivers for data electrodes in which the data driver supplies a variable data voltage for setting the current through, or the voltage across, the light-emitting elements
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【課題】有機EL素子の発光特性を良好なものとできる駆動方法を提供する。
【解決手段】有機EL素子は、駆動回路及び発光部ELPを備え、駆動回路は、駆動トランジスタTDrv、書込みトランジスタTSig、容量部C1を備え、駆動トランジスタTDrvのゲート電極とドレイン領域とはそれぞれ第1ノードND1と第2ノードND2を構成し、第1ノードの電位及び第2ノードの電位を初期化する前処理が行われる走査期間の始期よりも先行して書込みトランジスタTSigをオン状態として、前処理を行う。
【選択図】 図1
【解決手段】有機EL素子は、駆動回路及び発光部ELPを備え、駆動回路は、駆動トランジスタTDrv、書込みトランジスタTSig、容量部C1を備え、駆動トランジスタTDrvのゲート電極とドレイン領域とはそれぞれ第1ノードND1と第2ノードND2を構成し、第1ノードの電位及び第2ノードの電位を初期化する前処理が行われる走査期間の始期よりも先行して書込みトランジスタTSigをオン状態として、前処理を行う。
【選択図】 図1
Description
本発明は、有機エレクトロルミネッセンス発光部の駆動方法に関する。
有機エレクトロルミネッセンス素子(以下、単に、有機EL素子と略称する)を発光素子として用いた有機エレクトロルミネッセンス表示装置(以下、単に、有機EL表示装置と呼ぶ場合がある)において、有機EL素子の輝度は、有機EL素子を流れる電流値によって制御される。そして、液晶表示装置と同様に、有機EL表示装置においても、駆動方式として、単純マトリクス方式、及び、アクティブマトリクス方式が周知である。アクティブマトリクス方式は、単純マトリクス方式に比べて構造が複雑となるといった欠点はあるが、画像の輝度を高いものとすることができる等、種々の利点を有する。
有機EL素子を構成する有機エレクトロルミネッセンス発光部(以下、単に、発光部と呼ぶ場合がある)を駆動するための回路として、5つのトランジスタと1つの容量部から構成された駆動回路(5Tr/1C駆動回路と呼ぶ)が、例えば、特開2006−215213号公報から周知である。5Tr/1C駆動回路は、図27に示すように、書込みトランジスタTSig、駆動トランジスタTDrv、発光制御トランジスタTEL_C、第1ノード初期化トランジスタTND1、第2ノード初期化トランジスタTND2の5つのトランジスタから構成され、更には、1つの容量部C1から構成されている。ここで、駆動トランジスタTDrvの片側のソース/ドレイン領域は第2ノードND2を構成し、駆動トランジスタTDrvのゲート電極は第1ノードND1を構成する。
例えば、各トランジスタはnチャネル型の薄膜トランジスタ(TFT)から成り、発光部ELPは、駆動回路を覆うように形成された層間絶縁層等の上に設けられている。発光部ELPのアノード電極は、駆動トランジスタTDrvの片側のソース/ドレイン領域に接続されている。一方、発光部ELPのカソード電極には、電圧VCat(例えば、0ボルト)が印加される。符号CELは発光部ELPの寄生容量を表す。
有機EL表示装置は、図28に概念図を示すように、
(1)走査回路101、
(2)映像信号出力回路102、
(3)第1の方向にN個、第1の方向とは異なる第2の方向(具体的には、第1の方向に直交する方向)にM個、合計N×M個の、2次元マトリクス状に配列され、それぞれが発光部ELP、及び、発光部ELPを駆動するための駆動回路を備えている有機EL素子10、
(4)走査回路101に接続され、第1の方向に延びるM本の走査線SCL、
(5)映像信号出力回路102に接続され、第2の方向に延びるN本のデータ線DTL、
(6)電源部100、
(7)発光制御トランジスタ制御回路103、
(8)第1ノード初期化トランジスタ制御回路104、並びに、
(9)第2ノード初期化トランジスタ制御回路105、
を備えている。尚、図28においては、便宜のため3×3個の有機EL素子10を示したが、これは単なる例示に過ぎない。
(1)走査回路101、
(2)映像信号出力回路102、
(3)第1の方向にN個、第1の方向とは異なる第2の方向(具体的には、第1の方向に直交する方向)にM個、合計N×M個の、2次元マトリクス状に配列され、それぞれが発光部ELP、及び、発光部ELPを駆動するための駆動回路を備えている有機EL素子10、
(4)走査回路101に接続され、第1の方向に延びるM本の走査線SCL、
(5)映像信号出力回路102に接続され、第2の方向に延びるN本のデータ線DTL、
(6)電源部100、
(7)発光制御トランジスタ制御回路103、
(8)第1ノード初期化トランジスタ制御回路104、並びに、
(9)第2ノード初期化トランジスタ制御回路105、
を備えている。尚、図28においては、便宜のため3×3個の有機EL素子10を示したが、これは単なる例示に過ぎない。
各有機EL素子10における駆動のタイミングチャートを模式的に図29に示し、各トランジスタのオン/オフ状態等を模式的に図30の(A)〜(D)及び図31の(A)〜(E)に示す。図29に示すように、[期間−TP(5)1]において、閾値電圧キャンセル処理を行うための前処理が実行される。即ち、第1ノード初期化トランジスタ制御回路104及び第2ノード初期化トランジスタ制御回路105の動作に基づき、第1ノード初期化トランジスタ制御線AZND1及び第2ノード初期化トランジスタ制御線AZND2をハイレベルとする。これにより、図30の(B)に示すように、第1ノード初期化トランジスタTND1及び第2ノード初期化トランジスタTND2をオン状態とすることで、第1ノードND1の電位は、VOfs(例えば、0ボルト)となる。一方、第2ノードND2の電位は、VSS(例えば、−10ボルト)となる。そして、これによって、駆動トランジスタTDrvのゲート電極と発光部ELP側のソース/ドレイン領域との間の電位差が、駆動トランジスタTDrvの閾値電圧Vth(例えば、3ボルト)以上となる。駆動トランジスタTDrvはオン状態である。
次いで、図29に示すように、[期間−TP(5)2]において、閾値電圧キャンセル処理が行われる。[期間−TP(5)1]の完了以前において、第2ノード初期化トランジスタ制御線AZND2をローレベルとすることによって、図30の(C)に示すように、第2ノード初期化トランジスタTND2をオフ状態とする。第1ノード初期化トランジスタTND1のオン状態を維持したまま、[期間−TP(5)2]の始期において発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLEL_Cをハイレベルとする。これにより、図30の(D)に示すように、発光制御トランジスタTEL_Cをオン状態とする。その結果、第1ノードND1の電位から駆動トランジスタTDrvの閾値電圧Vthを減じた電位に向かって、第2ノードND2の電位は変化する。即ち、浮遊状態の第2ノードND2の電位が上昇する。そして、駆動トランジスタTDrvのゲート電極と発光部ELP側のソース/ドレイン領域との間の電位差がVthに達すると、駆動トランジスタTDrvがオフ状態となる。この状態にあっては、第2ノードND2の電位は、概ね(VOfs−Vth)である。その後、[期間−TP(5)3]において、第1ノード初期化トランジスタTND1のオン状態を維持したまま、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLEL_Cをローレベルとし、図31の(A)に示すように、発光制御トランジスタTEL_Cをオフ状態とする。次に、[期間−TP(5)4]において、第1ノード初期化トランジスタ制御回路104の動作に基づき第1ノード初期化トランジスタ制御線AZND1をローレベルとすることによって、図31の(B)に示すように、第1ノード初期化トランジスタTND1をオフ状態とする。
次いで、図29に示すように、[期間−TP(5)5]において、駆動トランジスタTDrvに対する書込み処理を行う。具体的には、図31の(C)に示すように、第1ノード初期化トランジスタTND1、第2ノード初期化トランジスタTND2、及び、発光制御トランジスタTEL_Cのオフ状態を維持したまま、データ線DTLの電位を映像信号に相当する電圧[発光部ELPにおける輝度を制御するための映像信号(駆動信号、輝度信号)VSig]とし、次いで、走査線SCLをハイレベルとすることによって書込みトランジスタTSigをオン状態とする。その結果、第1ノードND1の電位は、VSigへと上昇する。第1ノードND1の電位の変化分に基づく電荷は、容量部C1、発光部ELPの寄生容量CEL、駆動トランジスタTDrvにおけるゲート電極と発光部ELP側のソース/ドレイン領域との間の寄生容量に振り分けられる。従って、第1ノードND1の電位が変化すると、第2ノードND2の電位も変化する。しかし、発光部ELPの寄生容量CELの容量の値が大きな値である程、第2ノードND2の電位の変化は小さくなる。そして、一般に、発光部ELPの寄生容量CELの容量の値は、容量部C1の容量の値及び駆動トランジスタTDrvの寄生容量の容量の値よりも大きい。そこで、第2ノードND2の電位は殆ど変化しないとすれば、駆動トランジスタTDrvのゲート電極と発光部ELP側のソース/ドレイン領域との間の電位差Vgsは、以下の式(A)のとおりとなる。
Vgs≒VSig−(VOfs−Vth) (A)
その後、図29に示すように、[期間−TP(5)6]において、駆動トランジスタTDrvの特性(例えば、移動度μの大小等)に応じて駆動トランジスタTDrvの発光部ELP側のソース/ドレイン領域の電位(即ち、第2ノードND2の電位)を上昇させる移動度補正処理を行う。具体的には、図31の(D)に示すように書込みトランジスタTSigのオン状態を維持したまま、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタTEL_Cをオン状態とし、次いで、所定の時間(t0)が経過した後、書込みトランジスタTSigをオフ状態とする。その結果、駆動トランジスタTDrvの移動度μの値が大きい場合、駆動トランジスタTDrvの発光部ELP側のソース/ドレイン領域における電位の上昇量ΔV(電位補正値)は大きくなり、駆動トランジスタTDrvの移動度μの値が小さい場合、駆動トランジスタTDrvの発光部ELP側のソース/ドレイン領域における電位の上昇量ΔV(電位補正値)は小さくなる。ここで、駆動トランジスタTDrvのゲート電極と発光部ELP側のソース/ドレイン領域との間の電位差Vgsは、式(A)から以下の式(B)のように変形される。尚、移動度補正処理を実行するための所定の時間([期間−TP(5)6]の全時間t0)は、有機EL表示装置の設計の際、設計値として予め決定しておけばよい。
Vgs≒VSig−(VOfs−Vth)−ΔV (B)
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、その後の[期間−TP(5)7]において、書込みトランジスタTSigがオフ状態となり、第1ノードND1、即ち、駆動トランジスタTDrvのゲート電極は浮遊状態となる一方、発光制御トランジスタTEL_Cはオン状態を維持しており、発光制御トランジスタTEL_Cの一方のソース/ドレイン領域は、発光部ELPの発光を制御するための電源部(電圧VCC、例えば20ボルト)に接続された状態にある。従って、以上の結果として、図29に示すように、第2ノードND2の電位が上昇し、所謂ブートストラップ回路におけると同様の現象が駆動トランジスタTDrvのゲート電極に生じ、第1ノードND1の電位も上昇する。その結果、駆動トランジスタTDrvのゲート電極と発光部ELP側のソース/ドレイン領域との間の電位差Vgsは、式(B)の値を保持する。また、発光部ELPを流れる電流は、駆動トランジスタTDrvのドレイン領域からソース領域へと流れるドレイン電流Idsであるので、駆動トランジスタTDrvが飽和領域において理想的に動作するとすれば、以下の式(C)で表すことができる。図31の(E)に示すように、発光部ELPにはドレイン電流Idsが流れる。そして、発光部ELPは、ドレイン電流Idsの値に応じた輝度で発光する。
Ids=k・μ・(Vgs−Vth)2
=k・μ・(VSig−VOfs−ΔV)2 (C)
=k・μ・(VSig−VOfs−ΔV)2 (C)
有機EL表示装置の画質を向上させるためには、有機EL表示装置の解像度やリフレッシュレートを高くする必要がある。しかしながら、有機EL表示装置の解像度やリフレッシュレートを高くすればする程、閾値電圧キャンセル処理、書込み処理、移動度補正処理等に割り当てられる時間は、短くなる関係にある。特に、閾値電圧キャンセル処理に割り当てられる時間が短くなると、駆動トランジスタの特性ばらつきの補正が不充分となり、表示される画像の輝度の均一性が悪化する。
従って、本発明の目的は、閾値電圧キャンセル処理に割り当てられる時間を長く確保することができ、閾値電圧キャンセル処理等を支障なく行うことができる有機エレクトロルミネッセンス発光部の駆動方法を提供することにある。
上記の目的を達成するための本発明の有機エレクトロルミネッセンス発光部の駆動方法は、
(A)ソース/ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
(B)ソース/ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた書込みトランジスタ、並びに、
(C)一対の電極を備えた容量部、
を備えており、
駆動トランジスタにおいては、
(A−1)一方のソース/ドレイン領域は、電源部に接続されており、
(A−2)他方のソース/ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第2ノードを構成し、
(A−3)ゲート電極は、書込みトランジスタの他方のソース/ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第1ノードを構成し、
書込みトランジスタにおいては、
(B−1)一方のソース/ドレイン領域は、データ線に接続されており、
(B−2)ゲート電極は、走査線に接続されている、
駆動回路を用いた有機エレクトロルミネッセンス発光部の駆動方法である。
(A)ソース/ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
(B)ソース/ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた書込みトランジスタ、並びに、
(C)一対の電極を備えた容量部、
を備えており、
駆動トランジスタにおいては、
(A−1)一方のソース/ドレイン領域は、電源部に接続されており、
(A−2)他方のソース/ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第2ノードを構成し、
(A−3)ゲート電極は、書込みトランジスタの他方のソース/ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第1ノードを構成し、
書込みトランジスタにおいては、
(B−1)一方のソース/ドレイン領域は、データ線に接続されており、
(B−2)ゲート電極は、走査線に接続されている、
駆動回路を用いた有機エレクトロルミネッセンス発光部の駆動方法である。
本発明の有機エレクトロルミネッセンス発光部の駆動方法は、
(a)第1ノードと第2ノードとの間の電位差が駆動トランジスタの閾値電圧を越え、且つ、第2ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が有機エレクトロルミネッセンス発光部の閾値電圧を越えないように、第1ノードの電位及び第2ノードの電位を初期化する前処理を行い、次いで、
(b)第1ノードの電位を保った状態で、第1ノードの電位から駆動トランジスタの閾値電圧を減じた電圧よりも高い電圧を、電源部から駆動トランジスタの一方のソース/ドレイン領域に印加し、以て、第1ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第2ノードの電位を変化させる閾値電圧キャンセル処理を行い、その後、
(c)書込みトランジスタを介して、データ線から映像信号を第1ノードに印加する書込み処理を行い、次いで、
(d)書込みトランジスタをオフ状態とすることにより第1ノードを浮遊状態とし、電源部から駆動トランジスタを介して、第1ノードと第2ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流す、
工程から成る。
(a)第1ノードと第2ノードとの間の電位差が駆動トランジスタの閾値電圧を越え、且つ、第2ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が有機エレクトロルミネッセンス発光部の閾値電圧を越えないように、第1ノードの電位及び第2ノードの電位を初期化する前処理を行い、次いで、
(b)第1ノードの電位を保った状態で、第1ノードの電位から駆動トランジスタの閾値電圧を減じた電圧よりも高い電圧を、電源部から駆動トランジスタの一方のソース/ドレイン領域に印加し、以て、第1ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第2ノードの電位を変化させる閾値電圧キャンセル処理を行い、その後、
(c)書込みトランジスタを介して、データ線から映像信号を第1ノードに印加する書込み処理を行い、次いで、
(d)書込みトランジスタをオフ状態とすることにより第1ノードを浮遊状態とし、電源部から駆動トランジスタを介して、第1ノードと第2ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流す、
工程から成る。
本発明の有機エレクトロルミネッセンス発光部の駆動方法は、
所定の走査期間において、データ線に、第1ノード初期化電圧を印加し、次いで、第1ノード初期化電圧に代えて映像信号を印加し、
前記工程(a)において、オン状態の書込みトランジスタを介してデータ線から第1ノードに第1ノード初期化電圧を印加し、以て、第1ノードの電位を初期化し、
前記工程(b)において、オン状態の書込みトランジスタを介してデータ線から第1ノードに第1ノード初期化電圧を印加した状態を保ち、以て、第1ノードの電位を保った状態とする、
有機エレクトロルミネッセンス発光部の駆動方法であって、
前記工程(a)が行われる走査期間の始期よりも先行して走査線からの信号により書込みトランジスタをオン状態として、前記工程(a)を行うことを特徴とする。
所定の走査期間において、データ線に、第1ノード初期化電圧を印加し、次いで、第1ノード初期化電圧に代えて映像信号を印加し、
前記工程(a)において、オン状態の書込みトランジスタを介してデータ線から第1ノードに第1ノード初期化電圧を印加し、以て、第1ノードの電位を初期化し、
前記工程(b)において、オン状態の書込みトランジスタを介してデータ線から第1ノードに第1ノード初期化電圧を印加した状態を保ち、以て、第1ノードの電位を保った状態とする、
有機エレクトロルミネッセンス発光部の駆動方法であって、
前記工程(a)が行われる走査期間の始期よりも先行して走査線からの信号により書込みトランジスタをオン状態として、前記工程(a)を行うことを特徴とする。
そして、本発明の有機エレクトロルミネッセンス発光部の駆動方法(以下、単に、本発明の駆動方法と呼ぶ場合がある)にあっては、前記工程(a)において、駆動トランジスタを介して、電源部から第2ノード初期化電圧を第2ノードに印加し、以て、第2ノードの電位を初期化する構成とすることができる。
あるいは又、本発明の駆動方法にあっては、
駆動回路は、
(D)ソース/ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた発光制御トランジスタ、並びに、
(E)ソース/ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第2ノード初期化トランジスタ、
を更に備えており、
発光制御トランジスタにおいては、
(D−1)一方のソース/ドレイン領域は、電源部に接続されており、
(D−2)他方のソース/ドレイン領域は、駆動トランジスタの一方のソース/ドレイン領域に接続されており、
(D−3)ゲート電極は、発光制御トランジスタ制御線に接続されており、
第2ノード初期化トランジスタにおいては、
(E−1)一方のソース/ドレイン領域は、第2ノード初期化電圧供給線に接続されており、
(E−2)他方のソース/ドレイン領域は、第2ノードに接続されており、
(E−3)ゲート電極は、第2ノード初期化トランジスタ制御線に接続されている、
構成とすることができる。
駆動回路は、
(D)ソース/ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた発光制御トランジスタ、並びに、
(E)ソース/ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第2ノード初期化トランジスタ、
を更に備えており、
発光制御トランジスタにおいては、
(D−1)一方のソース/ドレイン領域は、電源部に接続されており、
(D−2)他方のソース/ドレイン領域は、駆動トランジスタの一方のソース/ドレイン領域に接続されており、
(D−3)ゲート電極は、発光制御トランジスタ制御線に接続されており、
第2ノード初期化トランジスタにおいては、
(E−1)一方のソース/ドレイン領域は、第2ノード初期化電圧供給線に接続されており、
(E−2)他方のソース/ドレイン領域は、第2ノードに接続されており、
(E−3)ゲート電極は、第2ノード初期化トランジスタ制御線に接続されている、
構成とすることができる。
そして、前記工程(a)において、発光制御トランジスタ制御線からの信号により発光制御トランジスタのオフ状態を保った状態で、第2ノード初期化トランジスタ制御線からの信号によりオン状態とされた第2ノード初期化トランジスタを介して、第2ノード初期化電圧供給線から第2ノード初期化電圧を第2ノードに印加し、次いで、第2ノード初期化トランジスタ制御線からの信号により第2ノード初期化トランジスタをオフ状態とし、以て、第2ノードの電位を初期化し、
前記工程(b)において、発光制御トランジスタ制御線からの信号によりオン状態とされた発光制御トランジスタを介して駆動トランジスタの一方のソース/ドレイン領域を電源部と導通させる構成とすることができる。
前記工程(b)において、発光制御トランジスタ制御線からの信号によりオン状態とされた発光制御トランジスタを介して駆動トランジスタの一方のソース/ドレイン領域を電源部と導通させる構成とすることができる。
あるいは又、本発明の駆動方法にあっては、
駆動回路は、
(D)ソース/ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた発光制御トランジスタ、
を更に備えており、
発光制御トランジスタにおいては、
(D−1)一方のソース/ドレイン領域は、電源部に接続されており、
(D−2)他方のソース/ドレイン領域は、駆動トランジスタの一方のソース/ドレイン領域に接続されており、
(D−3)ゲート電極は、発光制御トランジスタ制御線に接続されている、
構成とすることができる。
駆動回路は、
(D)ソース/ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた発光制御トランジスタ、
を更に備えており、
発光制御トランジスタにおいては、
(D−1)一方のソース/ドレイン領域は、電源部に接続されており、
(D−2)他方のソース/ドレイン領域は、駆動トランジスタの一方のソース/ドレイン領域に接続されており、
(D−3)ゲート電極は、発光制御トランジスタ制御線に接続されている、
構成とすることができる。
そして、前記工程(a)において、発光制御トランジスタ制御線からの信号により発光制御トランジスタのオフ状態を保った状態で、第1ノードに印加される第1ノード初期化電圧の値を変化させ、以て、第1ノードの電位の変化に応じて第2ノードの電位を変化させることにより第2ノードの電位を初期化し、
前記工程(b)において、発光制御トランジスタ制御線からの信号によりオン状態とされた発光制御トランジスタを介して駆動トランジスタの一方のソース/ドレイン領域を電源部と導通させる構成とすることができる。
前記工程(b)において、発光制御トランジスタ制御線からの信号によりオン状態とされた発光制御トランジスタを介して駆動トランジスタの一方のソース/ドレイン領域を電源部と導通させる構成とすることができる。
本発明の駆動方法にあっては、所定の走査期間において、データ線に、第1ノード初期化電圧を印加し、次いで、第1ノード初期化電圧に代えて映像信号を印加する。そして、上述したように、前記工程(a)が行われる走査期間の始期よりも先行して走査線からの信号により書込みトランジスタをオン状態として、前記工程(a)を行う。これにより、データ線に第1ノード初期化電圧が印加されると直ちに第1ノードの電位が初期化される。データ線に印加される電圧が第1ノード初期化電圧に切り替わるのを待って書込みトランジスタをオン状態とする構成にあっては、切り替えを待つ時間も含めて前処理に時間を配分しなければならない。一方、本発明の駆動方法においては、切り替えを待つ時間が不要であり、前処理をより短い時間で行うことができる。これにより、前処理に引き続き行われる閾値電圧キャンセル処理により長い時間を配分することができる。
本発明の駆動方法にあっては、工程(a)が行われる走査期間において工程(b)及び工程(c)を行う構成とすることができるが、これに限るものではない。工程(a)乃至工程(c)を複数の走査期間に亙って行う構成とすることもできる。例えば、工程(c)を行う走査期間をTc、走査期間Tcの直前の走査期間をTc-1、走査期間Tc-1の直前の走査期間をTc-2と表すとき、走査期間Tc-2が工程(a)が行われる走査期間に対応し、工程(b)を走査期間Tc-2から走査期間Tcに亙って行う構成とすることもできる。上述した例では、工程(a)乃至工程(c)を3つの走査期間に亘って順次行うが、2つの走査期間に亘って行う構成や、4つ以上の走査期間に亘って行う構成とすることもできる。上述したように、工程(a)乃至工程(c)を複数の走査期間に亙って行う構成にあっては、工程(b)を複数の走査期間に亙って行うことができる。
本発明の駆動方法における工程(b)にあっては、第1ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって、第2ノードの電位を変化させる閾値電圧キャンセル処理を行なう。定性的には、閾値電圧キャンセル処理において、第1ノードと第2ノードとの間の電位差(換言すれば、駆動トランジスタのゲート電極と他方のソース/ドレイン領域との間の電位差)が駆動トランジスタの閾値電圧に近づく程度は、閾値電圧キャンセル処理の時間により左右される。従って、例えば閾値電圧キャンセル処理の時間を充分長く確保した形態にあっては、第2ノードの電位は第1ノードの電位から駆動トランジスタの閾値電圧を減じた電位に達する。そして、第1ノードと第2ノードとの間の電位差が駆動トランジスタの閾値電圧に達すると、駆動トランジスタはオフ状態となる。一方、例えば閾値電圧キャンセル処理の時間を短く設定せざるを得ない形態にあっては、第1ノードと第2ノードとの間の電位差が駆動トランジスタの閾値電圧より大きく、駆動トランジスタはオフ状態とはならない場合がある。本発明の駆動方法にあっては、閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタがオフ状態となることを要しない。
本発明の駆動方法にあっては、工程(d)において、走査線からの信号により書込みトランジスタをオフ状態とする。この時期と、有機エレクトロルミネッセンス発光部に電流を流すために、所定の電圧(以下、単に、駆動電圧と呼ぶ場合がある)を電源部から駆動トランジスタの一方のソース/ドレイン領域に印加する時期との先後関係は、特に限定するものではない。例えば、書込みトランジスタをオフ状態とした後、直ちに、あるいは、所定の間隔を空けて、駆動トランジスタの一方のソース/ドレイン領域に駆動電圧を印加する態様であってもよいし、駆動トランジスタの一方のソース/ドレイン領域に駆動電圧を印加した状態で、書込みトランジスタをオフ状態とする態様であってもよい。後者の態様にあっては、駆動トランジスタの一方のソース/ドレイン領域に駆動電圧を印加した状態で、データ線から映像信号が第1ノードに印加する期間が存在する。この期間において、駆動トランジスタの特性に応じて第2ノードの電位を上昇させる移動度補正処理の動作が行われる。
上述した駆動電圧と、工程(b)において駆動トランジスタの一方のソース/ドレイン領域に印加する電圧とは異なる値の電圧であってもよいが、電源部から印加する電圧の種類を削減する観点からは、工程(b)及び工程(d)において、電源部は駆動電圧を駆動トランジスタの一方のソース/ドレイン領域に印加する構成であることが好ましい。
また、本発明の駆動方法にあっては、駆動トランジスタの一方のソース/ドレイン領域に駆動電圧が印加された状態で、工程(c)を行う構成とすることもできる。この構成にあっては、書込み処理において上述した移動度補正処理が併せて行なわれる。
駆動回路の詳細は後述するが、2つのトランジスタと1つの容量部から構成された駆動回路(2Tr/1C駆動回路と呼ぶ)、3つのトランジスタと1つの容量部から構成された駆動回路(3Tr/1C駆動回路と呼ぶ)、4つのトランジスタと1つの容量部から構成された駆動回路(4Tr/1C駆動回路と呼ぶ)から構成することができる。いずれの回路も図27に示す駆動回路に対してトランジスタの個数が削減されており、駆動回路の構成が簡略化されている。
本発明の駆動方法が適用される有機エレクトロルミネッセンス表示装置は、
(1)走査回路、
(2)映像信号出力回路、
(3)第1の方向にN個、第1の方向とは異なる第2の方向にM個、合計N×M個の、2次元マトリクス状に配列され、それぞれが有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えている有機エレクトロルミネッセンス素子、
(4)走査回路に接続され、第1の方向に延びるM本の走査線、
(5)映像信号出力回路に接続され、第2の方向に延びるN本のデータ線、並びに、
(6)電源部、
を備えている構成とすることができる。そして、各有機エレクトロルミネッセンス素子(以下、単に、有機EL素子と呼ぶ場合がある)は、駆動トランジスタ、書込みトランジスタ、及び、容量部を具備した駆動回路、並びに、有機エレクトロルミネッセンス発光部から構成されている。
(1)走査回路、
(2)映像信号出力回路、
(3)第1の方向にN個、第1の方向とは異なる第2の方向にM個、合計N×M個の、2次元マトリクス状に配列され、それぞれが有機エレクトロルミネッセンス発光部、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路を備えている有機エレクトロルミネッセンス素子、
(4)走査回路に接続され、第1の方向に延びるM本の走査線、
(5)映像信号出力回路に接続され、第2の方向に延びるN本のデータ線、並びに、
(6)電源部、
を備えている構成とすることができる。そして、各有機エレクトロルミネッセンス素子(以下、単に、有機EL素子と呼ぶ場合がある)は、駆動トランジスタ、書込みトランジスタ、及び、容量部を具備した駆動回路、並びに、有機エレクトロルミネッセンス発光部から構成されている。
本発明の駆動方法における有機エレクトロルミネッセンス表示装置(以下、単に、有機EL表示装置と呼ぶ場合がある)にあっては、所謂モノクロ表示の構成であってもよいし、1つの画素は複数の副画素から構成されている構成、具体的には、1つの画素は、赤色発光副画素、緑色発光副画素、青色発光副画素の3つの副画素から構成されている形態とすることもできる。更には、これらの3種の副画素に更に1種類あるいは複数種類の副画素を加えた1組(例えば、輝度向上のために白色光を発光する副画素を加えた1組、色再現範囲を拡大するために補色を発光する副画素を加えた1組、色再現範囲を拡大するためにイエローを発光する副画素を加えた1組、色再現範囲を拡大するためにイエロー及びシアンを発光する副画素を加えた1組)から構成することもできる。
本発明の有機EL表示装置にあっては、走査回路、映像信号出力回路等の各種の回路、走査線、データ線等の各種の配線、電源部、有機エレクトロルミネッセンス発光部(以下、単に、発光部と呼ぶ場合がある)の構成、構造は、周知の構成、構造とすることができる。具体的には、発光部は、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等から構成することができる。
駆動回路を構成するトランジスタとして、nチャネル型の薄膜トランジスタ(TFT)を挙げることができる。駆動回路を構成するトランジスタは、エンハンスメント型であってもよいし、デプレッション型であってもよい。nチャネル型のトランジスタにあってはLDD構造(Lightly Doped Drain構造)が形成されていてもよい。場合によっては、LDD構造は非対称に形成されていてもよい。例えば、駆動トランジスタに大きな電流が流れるのは有機EL素子の発光時であるので、発光時においてドレイン領域側となる一方のソース/ドレイン領域側にのみLDD構造を形成する等、駆動トランジスタにおいてLDD構造を非対称に形成した構成とすることもできる。尚、場合によっては、例えば、書込みトランジスタ等にpチャネル型の薄膜トランジスタを用いることもできる。
駆動回路を構成する容量部は、一方の電極、他方の電極、及び、これらの電極に挟まれた誘電体層(絶縁層)から構成することができる。駆動回路を構成する上述したトランジスタ及び容量部は、或る平面内に形成され(例えば、支持体上に形成され)、発光部は、例えば、層間絶縁層を介して、駆動回路を構成するトランジスタ及び容量部の上方に形成されている。また、駆動トランジスタの他方のソース/ドレイン領域は、発光部に備えられたアノード電極に、例えば、コンタクトホールを介して接続されている。尚、半導体基板等にトランジスタを形成した構成であってもよい。
本発明の駆動方法にあっては、所定の走査期間において、データ線に、第1ノード初期化電圧を印加し、次いで、第1ノード初期化電圧に代えて映像信号を印加する。そして、上述したように、前記工程(a)が行われる走査期間の始期よりも先行して走査線からの信号により書込みトランジスタをオン状態として、前記工程(a)を行う。これにより、データ線に第1ノード初期化電圧が印加されると直ちに第1ノードの電位が初期化される。データ線に印加される電圧が第1ノード初期化電圧に切り替わるのを待って書込みトランジスタをオン状態とする構成にあっては、切り替えを待つ時間も含めて前処理に時間を配分しなければならない。一方、本発明の駆動方法においては、切り替えを待つ時間が不要であり、前処理をより短い時間で行うことができる。これにより、前処理に引き続き行われる閾値電圧キャンセル処理により長い時間を配分することができる。
以下、図面を参照して、実施例に基づき本発明を説明するが、それに先立ち、各実施例において用いられる有機EL表示装置の概要を説明する。
各実施例での使用に適した有機EL表示装置は、複数の画素を備えた有機EL表示装置である。そして1つの画素は複数の副画素(各実施例にあっては、3つの副画素である赤色発光副画素、緑色発光副画素、青色発光副画素)から構成されており、各副画素は、駆動回路11と、この駆動回路11に接続された有機エレクトロルミネッセンス発光部(発光部ELP)とが積層された構造を有する有機EL素子10から構成されている。実施例1及び実施例2における駆動回路の等価回路図を図1に示し、有機EL表示装置の概念図を図2に示す。実施例3及び実施例4における駆動回路の等価回路図を図11に示し、有機EL表示装置の概念図を図12に示す。実施例5における駆動回路の等価回路図を図21に示し、有機EL表示装置の概念図を図22に示す。尚、図1に示す駆動回路は、2トランジスタ/1容量部から基本的に構成された駆動回路、図11に示す駆動回路は、4トランジスタ/1容量部から基本的に構成された駆動回路、図21に示す駆動回路は、3トランジスタ/1容量部から基本的に構成された駆動回路である。
ここで、各実施例における有機EL表示装置は、
(1)走査回路101、
(2)映像信号出力回路102、
(3)第1の方向(実施例においては水平方向)にN個、第1の方向とは異なる第2の方向(具体的には、第1の方向に直交する方向、実施例においては垂直方向)にM個、合計N×M個の、2次元マトリクス状に配列された有機EL素子10、
(4)走査回路101に接続され、第1の方向に延びるM本の走査線SCL、
(5)映像信号出力回路102に接続され、第2の方向に延びるN本のデータ線DTL、並びに、
(6)電源部100、
を備えている。尚、図2、図12及び図22においては、3×3個の有機EL素子10を図示しているが、これは、あくまでも例示に過ぎない。
(1)走査回路101、
(2)映像信号出力回路102、
(3)第1の方向(実施例においては水平方向)にN個、第1の方向とは異なる第2の方向(具体的には、第1の方向に直交する方向、実施例においては垂直方向)にM個、合計N×M個の、2次元マトリクス状に配列された有機EL素子10、
(4)走査回路101に接続され、第1の方向に延びるM本の走査線SCL、
(5)映像信号出力回路102に接続され、第2の方向に延びるN本のデータ線DTL、並びに、
(6)電源部100、
を備えている。尚、図2、図12及び図22においては、3×3個の有機EL素子10を図示しているが、これは、あくまでも例示に過ぎない。
発光部ELPは、例えば、アノード電極、正孔輸送層、発光層、電子輸送層、カソード電極等の周知の構成、構造を有する。走査回路101、映像信号出力回路102、走査線SCL、データ線DTL、電源部100の構成、構造は、周知の構成、構造とすることができる。また、図11及び図21に示す発光制御トランジスタ制御回路103、発光制御トランジスタ制御線CLEL_C、図11に示す第2ノード初期化トランジスタ制御回路105、第2ノード初期化トランジスタ制御線AZND2の構成、構造も、周知の構成、構造とすることができる。
駆動回路の最小構成要素を挙げると、この駆動回路は、最低、(A)駆動トランジスタTDrv、(B)書込みトランジスタTSig、並びに、(C)一対の電極を備えた容量部C1を備えている。駆動トランジスタTDrvは、ソース/ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、nチャネル型のTFTから成る。また、書込みトランジスタTSigも、ソース/ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、nチャネル型のTFTから成る。尚、書込みトランジスタTSigをpチャネル型のTFTから形成してもよい。
ここで、駆動トランジスタTDrvにおいては、
(A−1)一方のソース/ドレイン領域は、電源部100に接続されており、
(A−2)他方のソース/ドレイン領域は、発光部ELPに備えられたアノード電極に接続され、且つ、容量部C1の一方の電極に接続されており、第2ノードND2を構成し、
(A−3)ゲート電極は、書込みトランジスタTSigの他方のソース/ドレイン領域に接続され、且つ、容量部C1の他方の電極に接続されており、第1ノードND1を構成する。
(A−1)一方のソース/ドレイン領域は、電源部100に接続されており、
(A−2)他方のソース/ドレイン領域は、発光部ELPに備えられたアノード電極に接続され、且つ、容量部C1の一方の電極に接続されており、第2ノードND2を構成し、
(A−3)ゲート電極は、書込みトランジスタTSigの他方のソース/ドレイン領域に接続され、且つ、容量部C1の他方の電極に接続されており、第1ノードND1を構成する。
また、書込みトランジスタTSigにおいては、
(B−1)一方のソース/ドレイン領域は、データ線DTLに接続されており、
(B−2)ゲート電極は、走査線SCLに接続されている。
(B−1)一方のソース/ドレイン領域は、データ線DTLに接続されており、
(B−2)ゲート電極は、走査線SCLに接続されている。
図3に、有機EL素子10の一部分の模式的な断面図を示す。有機EL素子10の駆動回路を構成する各トランジスタ及び容量部C1は支持体20上に形成され、発光部ELPは、例えば、層間絶縁層40を介して、駆動回路を構成する各トランジスタ及び容量部C1の上方に形成されている。また、駆動トランジスタTDrvの他方のソース/ドレイン領域は、発光部ELPに備えられたアノード電極に、コンタクトホールを介して接続されている。尚、図3においては、駆動トランジスタTDrvのみを図示する。書込みトランジスタTSigやその他のトランジスタは隠れて見えない。
より具体的には、駆動トランジスタTDrvは、ゲート電極31、ゲート絶縁層32、半導体層33、半導体層33に設けられたソース/ドレイン領域35、及び、ソース/ドレイン領域35の間の半導体層33の部分が該当するチャネル形成領域34から構成されている。一方、容量部C1は、他方の電極36、ゲート絶縁層32の延在部から構成された誘電体層、及び、一方の電極37(第2ノードND2に相当する)から成る。ゲート電極31、ゲート絶縁層32の一部、及び、容量部C1を構成する他方の電極36は、支持体20上に形成されている。駆動トランジスタTDrvの一方のソース/ドレイン領域35は配線38に接続され、他方のソース/ドレイン領域35は一方の電極37(第2ノードND2に相当する)に接続されている。駆動トランジスタTDrv及び容量部C1等は、層間絶縁層40で覆われており、層間絶縁層40上に、アノード電極51、正孔輸送層、発光層、電子輸送層、及び、カソード電極53から成る発光部ELPが設けられている。尚、図3においては、正孔輸送層、発光層、及び、電子輸送層を1層52で表した。発光部ELPが設けられていない層間絶縁層40の部分の上には、第2層間絶縁層54が設けられ、第2層間絶縁層54及びカソード電極53上には透明な基板21が配置されており、発光層にて発光した光は、基板21を通過して、外部に出射される。尚、一方の電極37(第2ノードND2)とアノード電極51とは、層間絶縁層40に設けられたコンタクトホールによって接続されている。また、カソード電極53は、第2層間絶縁層54、層間絶縁層40に設けられたコンタクトホール56,55を介して、ゲート絶縁層32の延在部上に設けられた配線39に接続されている。
有機EL表示装置は、(N/3)×M個の2次元マトリクス状に配列された画素から構成されている。1つの画素は、3つの副画素(赤色を発光する赤色発光副画素、緑色を発光する緑色発光副画素、青色を発光する青色発光副画素)から構成されている。各画素を構成する有機EL素子10は、線順次駆動されるとし、表示フレームレートをFR(回/秒)とする。即ち、第m行目(但し、m=1,2,3・・・M)に配列された(N/3)個の画素(N個の副画素)のそれぞれを構成する有機EL素子10が同時に駆動される。換言すれば、1つの行を構成する各有機EL素子10にあっては、その発光/非発光のタイミングは、それらが属する行単位で制御される。尚、1つの行を構成する各画素について映像信号を書き込む処理は、全ての画素について同時に映像信号を書き込む処理(以下、単に、同時書込み処理と呼ぶ場合がある)であってもよいし、各画素毎に順次映像信号を書き込む処理(以下、単に、順次書込み処理と呼ぶ場合がある)であってもよい。いずれの書込み処理とするかは、駆動回路の構成に応じて適宜選択すればよい。
ここで、原則として、第m行目、第n列(但し、n=1,2,3・・・N)に位置する有機EL素子10に関する駆動、動作を説明するが、係る有機EL素子10を、以下、第(n,m)番目の有機EL素子10あるいは第(n,m)番目の副画素と呼ぶ。そして、第m行目に配列された各有機EL素子10の水平走査期間(より具体的には、現表示フレームにおける第m番目の水平走査期間、以下、単に、第m番目の水平走査期間と呼ぶ場合がある)が終了するまでに、各種の処理(閾値電圧キャンセル処理、書込み処理、移動度補正処理)が行われる。尚、書込み処理や移動度補正処理は、基本的に第m番目の水平走査期間内に行われる必要がある。一方、閾値電圧キャンセル処理やこれに伴う前処理については、第m番目の水平走査期間よりも先行して行うこともできる。
そして、上述した各種の処理が全て終了した後、第m行目に配列された各有機EL素子10を構成する発光部を発光させる。尚、上述した各種の処理が全て終了した後、直ちに発光部を発光させてもよいし、所定の期間(例えば、所定の行数分の水平走査期間)が経過した後に発光部を発光させてもよい。この所定の期間は、有機EL表示装置の仕様や駆動回路の構成等に応じて、適宜設定することができる。尚、以下の説明においては、説明の便宜のため、各種の処理終了後、直ちに発光部を発光させるものとする。そして、第m行目に配列された各有機EL素子10を構成する発光部の発光は、第(m+m’)行目に配列された各有機EL素子10の水平走査期間の開始直前まで継続される。ここで、「m’」は、有機EL表示装置の設計仕様によって決定される。即ち、或る表示フレームの第m行目に配列された各有機EL素子10を構成する発光部の発光は、第(m+m’−1)番目の水平走査期間まで継続される。一方、第(m+m’)番目の水平走査期間の始期から、次の表示フレームにおける第m番目の水平走査期間内において書込み処理や移動度補正処理が完了するまで、第m行目に配列された各有機EL素子10を構成する発光部は、原則として非発光状態を維持する。上述した非発光状態の期間(以下、単に、非発光期間と呼ぶ場合がある)を設けることにより、アクティブマトリクス駆動に伴う残像ボケが低減され、動画品位をより優れたものとすることができる。但し、各副画素(有機EL素子10)の発光状態/非発光状態は、以上に説明した状態に限定するものではない。また、水平走査期間の時間長は、(1/FR)×(1/M)秒未満の時間長である。(m+m’)の値がMを越える場合、越えた分の水平走査期間は、次の表示フレームにおいて処理される。
1つのトランジスタの有する2つのソース/ドレイン領域において、「一方のソース/ドレイン領域」という用語を、電源側に接続された側のソース/ドレイン領域といった意味において使用する場合がある。また、トランジスタがオン状態にあるとは、ソース/ドレイン領域間にチャネルが形成されている状態を意味する。係るトランジスタの一方のソース/ドレイン領域から他方のソース/ドレイン領域に電流が流れているか否かは問わない。一方、トランジスタがオフ状態にあるとは、ソース/ドレイン領域間にチャネルが形成されていない状態を意味する。また、或るトランジスタのソース/ドレイン領域が他のトランジスタのソース/ドレイン領域に接続されているとは、或るトランジスタのソース/ドレイン領域と他のトランジスタのソース/ドレイン領域とが同じ領域を占めている形態を包含する。更には、ソース/ドレイン領域は、不純物を含有したポリシリコンやアモルファスシリコン等の導電性物質から構成することができるだけでなく、金属、合金、導電性粒子、これらの積層構造、有機材料(導電性高分子)から成る層から構成することができる。また、以下の説明で用いるタイミングチャートにおいて、各期間を示す横軸の長さ(時間長)は模式的なものであり、各期間の時間長の割合を示すものではない。
各実施例における駆動方法は、上述した駆動回路を用いて、
(a)第1ノードND1と第2ノードND2との間の電位差が駆動トランジスタTDrvの閾値電圧(後述するVth)を越え、且つ、第2ノードND2と有機エレクトロルミネッセンス発光部ELPに備えられたカソード電極との間の電位差が有機エレクトロルミネッセンス発光部ELPの閾値電圧(後述するVth-EL)を越えないように、第1ノードND1の電位及び第2ノードND2の電位を初期化する前処理を行い、次いで、
(b)第1ノードND1の電位を保った状態で、第1ノードND1の電位から駆動トランジスタTDrvの閾値電圧Vthを減じた電圧よりも高い電圧を、電源部100から駆動トランジスタTDrvの一方のソース/ドレイン領域に印加し、以て、第1ノードND1の電位から駆動トランジスタTDrvの閾値電圧Vthを減じた電位に向かって第2ノードND2の電位を変化させる閾値電圧キャンセル処理を行い、その後、
(c)書込みトランジスタTSigを介して、データ線DTLから映像信号を第1ノードND1に印加する書込み処理を行い、次いで、
(d)書込みトランジスタTSigをオフ状態とすることにより第1ノードND1を浮遊状態とし、電源部100から駆動トランジスタTDrvを介して、第1ノードND1と第2ノードND2との間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部ELPに流す、
工程から成る。
(a)第1ノードND1と第2ノードND2との間の電位差が駆動トランジスタTDrvの閾値電圧(後述するVth)を越え、且つ、第2ノードND2と有機エレクトロルミネッセンス発光部ELPに備えられたカソード電極との間の電位差が有機エレクトロルミネッセンス発光部ELPの閾値電圧(後述するVth-EL)を越えないように、第1ノードND1の電位及び第2ノードND2の電位を初期化する前処理を行い、次いで、
(b)第1ノードND1の電位を保った状態で、第1ノードND1の電位から駆動トランジスタTDrvの閾値電圧Vthを減じた電圧よりも高い電圧を、電源部100から駆動トランジスタTDrvの一方のソース/ドレイン領域に印加し、以て、第1ノードND1の電位から駆動トランジスタTDrvの閾値電圧Vthを減じた電位に向かって第2ノードND2の電位を変化させる閾値電圧キャンセル処理を行い、その後、
(c)書込みトランジスタTSigを介して、データ線DTLから映像信号を第1ノードND1に印加する書込み処理を行い、次いで、
(d)書込みトランジスタTSigをオフ状態とすることにより第1ノードND1を浮遊状態とし、電源部100から駆動トランジスタTDrvを介して、第1ノードND1と第2ノードND2との間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部ELPに流す、
工程から成る。
そして、所定の走査期間において、データ線DTLに、第1ノード初期化電圧(後述するVOfs)を印加し、次いで、第1ノード初期化電圧VOfsに代えて映像信号(後述するVSig)を印加し、
前記工程(a)において、オン状態の書込みトランジスタTSigを介してデータ線DTLから第1ノードND1に第1ノード初期化電圧VOfsを印加し、以て、第1ノードND1の電位を初期化し、
前記工程(b)において、オン状態の書込みトランジスタTSigを介してデータ線DTLから第1ノードND1に第1ノード初期化電圧VOfsを印加した状態を保ち、以て、第1ノードND1の電位を保った状態とする。ここで、前記工程(a)が行われる走査期間の始期よりも先行して走査線SCLからの信号により書込みトランジスタTSigをオン状態として、前記工程(a)を行う。
前記工程(a)において、オン状態の書込みトランジスタTSigを介してデータ線DTLから第1ノードND1に第1ノード初期化電圧VOfsを印加し、以て、第1ノードND1の電位を初期化し、
前記工程(b)において、オン状態の書込みトランジスタTSigを介してデータ線DTLから第1ノードND1に第1ノード初期化電圧VOfsを印加した状態を保ち、以て、第1ノードND1の電位を保った状態とする。ここで、前記工程(a)が行われる走査期間の始期よりも先行して走査線SCLからの信号により書込みトランジスタTSigをオン状態として、前記工程(a)を行う。
尚、各実施例においては、前記工程(a)が行われる走査期間の直前の走査期間において書込みトランジスタTSigをオン状態として、前記工程(a)を行うが、これに限るものではない。
以下、実施例に基づき、発光部ELPの駆動方法を説明する。
実施例1は、本発明の有機エレクトロルミネッセンス発光部の駆動方法に関する。実施例1にあっては、駆動回路は2Tr/1C駆動回路から構成されている。
2Tr/1C駆動回路の等価回路図を図1に示し、有機EL表示装置の概念図を図2を示し、駆動のタイミングチャートを模式的に図4に示し、各トランジスタのオン/オフ状態等を模式的に図5の(A)〜(E)及び図6の(A)〜(D)に示す。また、比較例の駆動のタイミングチャートを図7に示す。
この2Tr/1C駆動回路は、書込みトランジスタTSig、駆動トランジスタTDrvの2つのトランジスタから構成され、更には、1つの容量部C1から構成されている。
[駆動トランジスタTDrv]
駆動トランジスタTDrvの一方のソース/ドレイン領域は、上述のとおり、電源部100に接続されている。一方、駆動トランジスタTDrvの他方のソース/ドレイン領域は、
[1]発光部ELPのアノード電極、及び、
[2]容量部C1の一方の電極、
に接続されており、第2ノードND2を構成する。また、駆動トランジスタTDrvのゲート電極は、
[1]書込みトランジスタTSigの他方のソース/ドレイン領域、及び、
[2]容量部C1の他方の電極、
に接続されており、第1ノードND1を構成する。
駆動トランジスタTDrvの一方のソース/ドレイン領域は、上述のとおり、電源部100に接続されている。一方、駆動トランジスタTDrvの他方のソース/ドレイン領域は、
[1]発光部ELPのアノード電極、及び、
[2]容量部C1の一方の電極、
に接続されており、第2ノードND2を構成する。また、駆動トランジスタTDrvのゲート電極は、
[1]書込みトランジスタTSigの他方のソース/ドレイン領域、及び、
[2]容量部C1の他方の電極、
に接続されており、第1ノードND1を構成する。
[書込みトランジスタTSig]
書込みトランジスタTSigの他方のソース/ドレイン領域は、上述のとおり、駆動トランジスタTDrvのゲート電極に接続されている。一方、書込みトランジスタTSigの一方のソース/ドレイン領域は、データ線DTLに接続されている。そして、映像信号出力回路102からデータ線DTLを介して、発光部ELPにおける輝度を制御するための映像信号(駆動信号、輝度信号)VSig、更には、第1ノード初期化電圧VOfsが、一方のソース/ドレイン領域に供給される。尚、データ線DTLを介して、VSigやVOfs以外の種々の信号・電圧(プリチャージ駆動のための信号や各種の基準電圧等)が、一方のソース/ドレイン領域に供給されてもよい。また、書込みトランジスタTSigのオン/オフ動作は、書込みトランジスタTSigのゲート電極に接続された走査線SCLからの信号によって制御される。
書込みトランジスタTSigの他方のソース/ドレイン領域は、上述のとおり、駆動トランジスタTDrvのゲート電極に接続されている。一方、書込みトランジスタTSigの一方のソース/ドレイン領域は、データ線DTLに接続されている。そして、映像信号出力回路102からデータ線DTLを介して、発光部ELPにおける輝度を制御するための映像信号(駆動信号、輝度信号)VSig、更には、第1ノード初期化電圧VOfsが、一方のソース/ドレイン領域に供給される。尚、データ線DTLを介して、VSigやVOfs以外の種々の信号・電圧(プリチャージ駆動のための信号や各種の基準電圧等)が、一方のソース/ドレイン領域に供給されてもよい。また、書込みトランジスタTSigのオン/オフ動作は、書込みトランジスタTSigのゲート電極に接続された走査線SCLからの信号によって制御される。
駆動トランジスタTDrvは、有機EL素子10の発光状態においては、以下の式(1)に従ってドレイン電流Idsを流すように駆動される。有機EL素子10の発光状態においては、駆動トランジスタTDrvの一方のソース/ドレイン領域はドレイン領域として働き、他方のソース/ドレイン領域はソース領域として働く。説明の便宜のため、以下の説明において、駆動トランジスタTDrvの一方のソース/ドレイン領域を単にドレイン領域と呼び、他方のソース/ドレイン領域を単にソース領域と呼ぶ場合がある。尚、
μ :実効的な移動度
L :チャネル長
W :チャネル幅
Vgs:ゲート電極とソース領域との間の電位差
Vth:閾値電圧
Cox:(ゲート絶縁層の比誘電率)×(真空の誘電率)/(ゲート絶縁層の厚さ)
k≡(1/2)・(W/L)・Cox
とする。
μ :実効的な移動度
L :チャネル長
W :チャネル幅
Vgs:ゲート電極とソース領域との間の電位差
Vth:閾値電圧
Cox:(ゲート絶縁層の比誘電率)×(真空の誘電率)/(ゲート絶縁層の厚さ)
k≡(1/2)・(W/L)・Cox
とする。
Ids=k・μ・(Vgs−Vth)2 (1)
このドレイン電流Idsが有機EL素子10の発光部ELPを流れることで、有機EL素子10の発光部ELPが発光する。更には、このドレイン電流Idsの値の大小によって、有機EL素子10の発光部ELPにおける発光状態(輝度)が制御される。
[発光部ELP]
発光部ELPのアノード電極は、上述のとおり、駆動トランジスタTDrvのソース領域に接続されている。一方、発光部ELPのカソード電極には、電圧VCatが印加される。発光部ELPの寄生容量を符号CELで表す。また、発光部ELPの発光に必要とされる閾値電圧をVth-ELとする。即ち、発光部ELPのアノード電極とカソード電極との間にVth-EL以上の電圧が印加されると、発光部ELPは発光する。
発光部ELPのアノード電極は、上述のとおり、駆動トランジスタTDrvのソース領域に接続されている。一方、発光部ELPのカソード電極には、電圧VCatが印加される。発光部ELPの寄生容量を符号CELで表す。また、発光部ELPの発光に必要とされる閾値電圧をVth-ELとする。即ち、発光部ELPのアノード電極とカソード電極との間にVth-EL以上の電圧が印加されると、発光部ELPは発光する。
各実施例の説明において、電圧あるいは電位の値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
VSig :発光部ELPにおける輝度を制御するための映像信号
・・・0ボルト〜10ボルト
VCC-H :発光部ELPに電流を流すための駆動電圧としての第1の電圧
・・・20ボルト
VCC-L :第2ノード初期化電圧としての第2の電圧
・・・−10ボルト
VOfs :駆動トランジスタTDrvのゲート電極の電位(第1ノードND1の電位)を初期
化するための第1ノード初期化電圧
・・・0ボルト
Vth :駆動トランジスタTDrvの閾値電圧
・・・3ボルト
VCat :発光部ELPのカソード電極に印加される電圧
・・・0ボルト
Vth-EL:発光部ELPの閾値電圧
・・・3ボルト
・・・0ボルト〜10ボルト
VCC-H :発光部ELPに電流を流すための駆動電圧としての第1の電圧
・・・20ボルト
VCC-L :第2ノード初期化電圧としての第2の電圧
・・・−10ボルト
VOfs :駆動トランジスタTDrvのゲート電極の電位(第1ノードND1の電位)を初期
化するための第1ノード初期化電圧
・・・0ボルト
Vth :駆動トランジスタTDrvの閾値電圧
・・・3ボルト
VCat :発光部ELPのカソード電極に印加される電圧
・・・0ボルト
Vth-EL:発光部ELPの閾値電圧
・・・3ボルト
以下、2Tr/1C駆動回路を用いた発光部ELPの駆動方法の説明を行う。尚、上述したように、各種の処理(閾値電圧キャンセル処理、書込み処理、移動度補正処理)が全て完了した後、直ちに発光状態が始まるものとして説明するが、これに限るものではない。後述する他の実施例の説明においても同様である。
[期間−TP(2)-1](図4、図5の(A)参照)
この[期間−TP(2)-1]は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第(n,m)番目の有機EL素子10が発光状態にある期間である。即ち、第(n,m)番目の副画素を構成する有機EL素子10における発光部ELPには、後述する式(5)に基づくドレイン電流I’dsが流れており、第(n,m)番目の副画素を構成する有機EL素子10の輝度は、係るドレイン電流I’dsに対応した値である。ここで、書込みトランジスタTSigはオフ状態であり、駆動トランジスタTDrvはオン状態である。第(n,m)番目の有機EL素子10の発光状態は、第(m+m’)行目に配列された有機EL素子10の水平走査期間の開始直前まで継続される。
この[期間−TP(2)-1]は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第(n,m)番目の有機EL素子10が発光状態にある期間である。即ち、第(n,m)番目の副画素を構成する有機EL素子10における発光部ELPには、後述する式(5)に基づくドレイン電流I’dsが流れており、第(n,m)番目の副画素を構成する有機EL素子10の輝度は、係るドレイン電流I’dsに対応した値である。ここで、書込みトランジスタTSigはオフ状態であり、駆動トランジスタTDrvはオン状態である。第(n,m)番目の有機EL素子10の発光状態は、第(m+m’)行目に配列された有機EL素子10の水平走査期間の開始直前まで継続される。
尚、背景技術において参照した図29に示す[期間−TP(5)-1]も、実質的に、[期間−TP(2)-1]と同様の動作である。
図4に示す[期間−TP(2)0]〜[期間−TP(2)3]は、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。そして、[期間−TP(2)0]〜[期間−TP(2)3]において、第(n,m)番目の有機EL素子10は原則として非発光状態にある。尚、[期間−TP(2)1B]の始期、及び、[期間−TP(2)4]の終期は、それぞれ、第m番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
以下、[期間−TP(2)0]〜[期間−TP(2)4]の各期間について、説明する。尚、[期間−TP(2)1A]の始期や、[期間−TP(2)1A]〜[期間−TP(2)4]の各期間の長さは、有機EL表示装置の設計に応じて適宜設定すればよい。
[期間−TP(2)0](図4、図5の(B)及び(C)参照)
この[期間−TP(2)0]は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この[期間−TP(2)0]は、前の表示フレームにおける第(m+m’)番目の水平走査期間から、現表示フレームにおける第(m−1)番目の水平走査期間の途中までの期間である。そして、この[期間−TP(2)0]において、第(n,m)番目の有機EL素子10は、原則として非発光状態にある。[期間−TP(2)-1]から[期間−TP(2)0]に移る時点で、電源部100から供給される電圧を、第1の電圧VCC-Hから第2の電圧VCC-Lに切り替える。その結果、第2ノードND2(駆動トランジスタTDrvのソース領域あるいは発光部ELPのアノード電極)の電位はVCC-Lまで低下し、発光部ELPは非発光状態となる。また、第2ノードND2の電位低下に倣うように、浮遊状態の第1ノードND1(駆動トランジスタTDrvのゲート電極)の電位も低下する。
この[期間−TP(2)0]は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この[期間−TP(2)0]は、前の表示フレームにおける第(m+m’)番目の水平走査期間から、現表示フレームにおける第(m−1)番目の水平走査期間の途中までの期間である。そして、この[期間−TP(2)0]において、第(n,m)番目の有機EL素子10は、原則として非発光状態にある。[期間−TP(2)-1]から[期間−TP(2)0]に移る時点で、電源部100から供給される電圧を、第1の電圧VCC-Hから第2の電圧VCC-Lに切り替える。その結果、第2ノードND2(駆動トランジスタTDrvのソース領域あるいは発光部ELPのアノード電極)の電位はVCC-Lまで低下し、発光部ELPは非発光状態となる。また、第2ノードND2の電位低下に倣うように、浮遊状態の第1ノードND1(駆動トランジスタTDrvのゲート電極)の電位も低下する。
後述するように、各水平走査期間において、映像信号出力回路102からデータ線DTLに、第1ノード初期化電圧VOfsを印加し、次いで、第1ノード初期化電圧VOfsに代えて映像信号VSigを印加する。より具体的には、現表示フレームにおける第(m−1)番目の水平走査期間に対応して、データ線DTLには、第1ノード初期化電圧VOfsが印加され、次いで、第1ノード初期化電圧VOfsに代えて第(n,m−1)番目の副画素に対応する映像信号(便宜のため、VSig_m-1と表す。他の映像信号においても同様である。)が印加される。従って、[期間−TP(2)0]における第(m−1)番目の水平走査期間においては、図5の(B)に示すようにデータ線DTLには第1ノード初期化電圧VOfsが印加され、次いで、図5の(C)に示すようにデータ線DTLには映像信号VSig_m-1が印加された状態となる。書込みトランジスタTSigはオフ状態であるので、データ線DTLの電位(電圧)が変化しても、第1ノードND1と第2ノードND2の電位は変化しない(実際には、寄生容量等の静電結合による電位変化が生じ得るが、通常、これらは無視することができる)。図4においては記載を省略したが、現表示フレームにおける第(m−1)番目の水平走査期間よりも前の各水平走査期間においても、データ線DTLには第1ノード初期化電圧VOfsと映像信号VSigとが印加される。
尚、背景技術において参照した図29に示す[期間−TP(5)0]は、上述した[期間−TP(2)0]に対応する期間である。図29においては、[期間−TP(5)-1]から[期間−TP(5)0]に移る時点で、発光制御トランジスタTEL_Cがオフ状態となるが故に、第2ノードND2(駆動トランジスタTDrvのソース領域あるいは発光部ELPのアノード電極)の電位は、(Vth-EL+VCat)まで低下し、発光部ELPは非発光状態となる。また、第2ノードND2の電位低下に倣うように、浮遊状態の第1ノードND1(駆動トランジスタTDrvのゲート電極)の電位も低下する。
[期間−TP(2)1A]〜[期間−TP(2)1B](図4、図5の(D)及び(E)参照)
後述するように、[期間−TP(2)1B]において、上記の工程(a)、即ち、上述した前処理が行われる。前記工程(a)が行われる走査期間(即ち、第m番目の水平走査期間)の始期よりも先行して走査線SCLからの信号により書込みトランジスタTSigをオン状態として、前記工程(a)を行う。より具体的には、第m番目の水平走査期間の直前の走査期間(即ち、第(m−1)番目の水平走査期間)において書込みトランジスタTSigをオン状態として前記工程(a)を行う。以下、詳しく説明する。
後述するように、[期間−TP(2)1B]において、上記の工程(a)、即ち、上述した前処理が行われる。前記工程(a)が行われる走査期間(即ち、第m番目の水平走査期間)の始期よりも先行して走査線SCLからの信号により書込みトランジスタTSigをオン状態として、前記工程(a)を行う。より具体的には、第m番目の水平走査期間の直前の走査期間(即ち、第(m−1)番目の水平走査期間)において書込みトランジスタTSigをオン状態として前記工程(a)を行う。以下、詳しく説明する。
[期間−TP(2)1A](図4、図5の(D)参照)
第(m−1)番目の水平走査期間の終期以前に、走査回路101の動作に基づき、走査線SCLをハイレベルとする。これにより、走査線SCLからの信号によりオン状態とされた書込みトランジスタTSigを介して、データ線DTLから電圧が第1ノードND1に印加される。実施例1においては、データ線DTLに映像信号VSig_m-1が印加されている期間に書込みトランジスタTSigがオン状態とされるとして説明する。
第(m−1)番目の水平走査期間の終期以前に、走査回路101の動作に基づき、走査線SCLをハイレベルとする。これにより、走査線SCLからの信号によりオン状態とされた書込みトランジスタTSigを介して、データ線DTLから電圧が第1ノードND1に印加される。実施例1においては、データ線DTLに映像信号VSig_m-1が印加されている期間に書込みトランジスタTSigがオン状態とされるとして説明する。
その結果、第1ノードND1の電位はVSig_m-1となるが、第2ノードND2の電位はVCC-L(−10ボルト)である。従って、第2ノードND2と発光部ELPに備えられたカソード電極との間の電位差は−10ボルトであり、発光部ELPの閾値電圧Vth-ELを越えない。よって、発光部ELPは発光しない。
[期間−TP(2)1B]から、現表示フレームにおける第m番目の水平走査期間が開始する。[期間−TP(2)1B]の始期から後述する[期間−TP(2)2]の終期迄、映像信号出力回路102の動作に基づき、データ線DTLに第1ノード初期化電圧VOfsを印加する。
[期間−TP(2)1B](図4、図5の(E)参照)
上述したように、この[期間−TP(2)1B]において、上記の工程(a)、即ち、上述した前処理が行われる。電源部100から駆動トランジスタTDrvの一方のソース/ドレイン領域に第2の電圧VCC-Lを印加した状態を維持し、且つ、走査線SCLからの信号により書込みトランジスタTSigのオン状態を維持した状態で、[期間−TP(2)1B]の始期においてデータ線DTLの電圧がVSig_m-1から第1ノード初期化電圧VOfsに切り替わる。データ線DTLの電圧変化に先行して書込みトランジスタTSigがオン状態にあるので、データ線DTLに第1ノード初期化電圧VOfsが印加されると直ちに第1ノードND1の電位が初期化される。その結果、第1ノードND1の電位はVOfs(0ボルト)となる。一方、第2ノードND2の電位はVCC-L(−10ボルト)である。第1ノードND1と第2ノードND2との間の電位差は10ボルトであり、駆動トランジスタTDrvの閾値電圧Vthは3ボルトであるので、駆動トランジスタTDrvはオン状態である。尚、第2ノードND2と発光部ELPに備えられたカソード電極との間の電位差は−10ボルトであり、発光部ELPの閾値電圧Vth-ELを越えない。これにより、第1ノードND1の電位及び第2ノードND2の電位を初期化する前処理が完了する。
上述したように、この[期間−TP(2)1B]において、上記の工程(a)、即ち、上述した前処理が行われる。電源部100から駆動トランジスタTDrvの一方のソース/ドレイン領域に第2の電圧VCC-Lを印加した状態を維持し、且つ、走査線SCLからの信号により書込みトランジスタTSigのオン状態を維持した状態で、[期間−TP(2)1B]の始期においてデータ線DTLの電圧がVSig_m-1から第1ノード初期化電圧VOfsに切り替わる。データ線DTLの電圧変化に先行して書込みトランジスタTSigがオン状態にあるので、データ線DTLに第1ノード初期化電圧VOfsが印加されると直ちに第1ノードND1の電位が初期化される。その結果、第1ノードND1の電位はVOfs(0ボルト)となる。一方、第2ノードND2の電位はVCC-L(−10ボルト)である。第1ノードND1と第2ノードND2との間の電位差は10ボルトであり、駆動トランジスタTDrvの閾値電圧Vthは3ボルトであるので、駆動トランジスタTDrvはオン状態である。尚、第2ノードND2と発光部ELPに備えられたカソード電極との間の電位差は−10ボルトであり、発光部ELPの閾値電圧Vth-ELを越えない。これにより、第1ノードND1の電位及び第2ノードND2の電位を初期化する前処理が完了する。
[期間−TP(2)2](図4、図6の(A)参照)
この[期間−TP(2)2]において、上記の工程(b)、即ち、上述した閾値電圧キャンセル処理を行う。即ち、走査線SCLからの信号によりオン状態を維持した書込みトランジスタTSigを介してデータ線DTLから第1ノードND1に第1ノード初期化電圧VOfsを印加した状態で、電源部100から供給される電圧を、第2の電圧VCC-Lから第1の電圧VCC-Hに切り替える。これにより、第1ノードND1の電位を保った状態で、電源部100から駆動トランジスタTDrvの一方のソース/ドレイン領域に、第1ノードND1の電位(VOfs)から駆動トランジスタTDrvの閾値電圧Vthを減じた電圧よりも高い電圧として、第1の電圧VCC-Hを印加する。その結果、第1ノードND1の電位は変化しないが(VOfs=0ボルトを維持)、第1ノードND1の電位から駆動トランジスタTDrvの閾値電圧Vthを減じた電位に向かって、第2ノードND2の電位は変化する。即ち、浮遊状態の第2ノードND2の電位が上昇する。そして、駆動トランジスタTDrvのゲート電極と他方のソース/ドレイン領域との間の電位差がVthに達すると、駆動トランジスタTDrvがオフ状態となる。具体的には、浮遊状態の第2ノードND2の電位が(VOfs−Vth=−3ボルト)に近づき、最終的に(VOfs−Vth)となる。ここで、以下の式(2)が保証されていれば、云い換えれば、式(2)を満足するように電位を選択、決定しておけば、発光部ELPが発光することはない。
この[期間−TP(2)2]において、上記の工程(b)、即ち、上述した閾値電圧キャンセル処理を行う。即ち、走査線SCLからの信号によりオン状態を維持した書込みトランジスタTSigを介してデータ線DTLから第1ノードND1に第1ノード初期化電圧VOfsを印加した状態で、電源部100から供給される電圧を、第2の電圧VCC-Lから第1の電圧VCC-Hに切り替える。これにより、第1ノードND1の電位を保った状態で、電源部100から駆動トランジスタTDrvの一方のソース/ドレイン領域に、第1ノードND1の電位(VOfs)から駆動トランジスタTDrvの閾値電圧Vthを減じた電圧よりも高い電圧として、第1の電圧VCC-Hを印加する。その結果、第1ノードND1の電位は変化しないが(VOfs=0ボルトを維持)、第1ノードND1の電位から駆動トランジスタTDrvの閾値電圧Vthを減じた電位に向かって、第2ノードND2の電位は変化する。即ち、浮遊状態の第2ノードND2の電位が上昇する。そして、駆動トランジスタTDrvのゲート電極と他方のソース/ドレイン領域との間の電位差がVthに達すると、駆動トランジスタTDrvがオフ状態となる。具体的には、浮遊状態の第2ノードND2の電位が(VOfs−Vth=−3ボルト)に近づき、最終的に(VOfs−Vth)となる。ここで、以下の式(2)が保証されていれば、云い換えれば、式(2)を満足するように電位を選択、決定しておけば、発光部ELPが発光することはない。
(VOfs−Vth)<(Vth-EL+VCat) (2)
この[期間−TP(2)2]にあっては、第2ノードND2の電位は、最終的に、(VOfs−Vth)となる。即ち、駆動トランジスタTDrvの閾値電圧Vth、及び、駆動トランジスタTDrvのゲート電極を初期化するための電圧VOfsのみに依存して、第2ノードND2の電位は決定される。そして、発光部ELPの閾値電圧Vth-ELとは無関係である。
以上、実施例1における工程(a)及び工程(b)について説明した。ここで、工程(a)が行われる走査期間の始期よりも先行して走査線SCLからの信号により書込みトランジスタTSigをオン状態とすることにより、前処理に引き続き行われる閾値電圧キャンセル処理により長い時間を配分することができることを説明する。具体的には、図7に示す比較例の駆動のタイミングチャートにおける動作と、図4等を参照して説明した動作とを対比して説明する。
図7に示す比較例のタイミングチャートにあっては、データ線DTLに印加される電圧が、映像信号VSig_m-1から第1ノード初期化電圧VOfsに切り替わるのを待って、第m番目の水平走査期間の始期の後において、走査回路101の動作に基づき、走査線SCLをハイレベルとする(図7に示す[期間−TP(2)1]の始期を参照)。図4においては、[期間−TP(2)1A]において第1ノードND1の電位がデータ線DTLの電圧VSig_m-1の影響を受け変動するが、図7に示す比較例ではこのような変動は生じない。そして、図7に示す[期間−TP(2)1]において、図4に示す[期間−TP(2)1B]において説明したと同様に、工程(a)が行われる。
しかしながら、図7に示すように、データ線DTLに印加される電圧が第1ノード初期化電圧VOfsに切り替わるのを待って書込みトランジスタTSigをオン状態とする構成にあっては、切り替えを待つ時間も含めて前処理に時間を配分しなければならない。従って、図7における[期間−TP(2)2]の長さは、図4における[期間−TP(2)2]の長さよりも短くせざるを得ない。
実施例1の駆動方法にあっては、図4に示す[期間−TP(2)1A]において第1ノードND1の電位がデータ線DTLの電圧VSig_m-1の影響を受け変動する。しかしながら、上述したように、[期間−TP(2)1A]において第1ノードND1の電位が変動しても発光部ELPが発光するといった支障は生ずることはないし、データ線DTLの電圧変化に先行して書込みトランジスタTSigがオン状態にあるので、データ線DTLに第1ノード初期化電圧VOfsが印加されると直ちに第1ノードND1の電位が初期化される。これにより、前処理をより短い時間で行うことができるので、前処理に引き続き行われる閾値電圧キャンセル処理により長い時間を配分することができる。
引き続き、実施例1における[期間−TP(2)3]〜[期間−TP(2)5]の動作について説明する。
[期間−TP(2)3](図4、図6の(B)参照)
この[期間−TP(2)3]の始期において、走査線SCLからの信号により書込みトランジスタTSigをオフ状態とする。また、データ線DTLに印加される電圧が、第1ノード初期化電圧VOfsから映像信号VSig_mに切り替わるが、第1ノードND1及び第2ノードND2の電位は、実質上、変化しない。実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる。
この[期間−TP(2)3]の始期において、走査線SCLからの信号により書込みトランジスタTSigをオフ状態とする。また、データ線DTLに印加される電圧が、第1ノード初期化電圧VOfsから映像信号VSig_mに切り替わるが、第1ノードND1及び第2ノードND2の電位は、実質上、変化しない。実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる。
[期間−TP(2)4](図4、図6の(C)参照)
この期間内に、上記の工程(c)、即ち、上述した書込み処理を行う。データ線DTLの電圧が第1ノード初期化電圧VOfsから映像信号VSig_mに切り替わった後、走査線SCLからの信号により書込みトランジスタTSigをオン状態とする。そして、書込みトランジスタTSigを介して、データ線DTLから映像信号VSig_mを第1ノードに印加する。その結果、第1ノードND1の電位はVSig_mへと上昇する。駆動トランジスタTDrvはオン状態である。尚、場合によっては、[期間−TP(2)3]において書込みトランジスタTSigのオン状態を保った構成とすることもできる。この構成にあっては、[期間−TP(2)3]においてデータ線DTLの電圧が第1ノード初期化電圧VOfsから映像信号VSig_mに切り替わると直ちに書込み処理が開始される。
この期間内に、上記の工程(c)、即ち、上述した書込み処理を行う。データ線DTLの電圧が第1ノード初期化電圧VOfsから映像信号VSig_mに切り替わった後、走査線SCLからの信号により書込みトランジスタTSigをオン状態とする。そして、書込みトランジスタTSigを介して、データ線DTLから映像信号VSig_mを第1ノードに印加する。その結果、第1ノードND1の電位はVSig_mへと上昇する。駆動トランジスタTDrvはオン状態である。尚、場合によっては、[期間−TP(2)3]において書込みトランジスタTSigのオン状態を保った構成とすることもできる。この構成にあっては、[期間−TP(2)3]においてデータ線DTLの電圧が第1ノード初期化電圧VOfsから映像信号VSig_mに切り替わると直ちに書込み処理が開始される。
ここで、容量部C1の容量は値c1であり、発光部ELPの寄生容量CELの容量は値cELである。そして、駆動トランジスタTDrvのゲート電極と他方のソース/ドレイン領域との間の寄生容量を値cgsとする。駆動トランジスタTDrvのゲート電極の電位がVOfsからVSig_m(>VOfs)に変化したとき、容量部C1の両端の電位(第1ノードND1及び第2ノードND2の電位)は、原則として、変化する。即ち、駆動トランジスタTDrvのゲート電極の電位(=第1ノードND1の電位)の変化分(VSig_m−VOfs)に基づく電荷が、容量部C1、発光部ELPの寄生容量CEL、駆動トランジスタTDrvのゲート電極と他方のソース/ドレイン領域との間の寄生容量に振り分けられる。然るに、値cELが、値c1及び値cgsと比較して十分に大きな値であれば、駆動トランジスタTDrvのゲート電極の電位の変化分(VSig_m−VOfs)に基づく駆動トランジスタTDrvの他方のソース/ドレイン領域(第2ノードND2)の電位の変化は小さい。そして、一般に、発光部ELPの寄生容量CELの容量の値cELは、容量部C1の容量の値c1及び駆動トランジスタTDrvの寄生容量の値cgsよりも大きい。そこで、説明の便宜のため、特段の必要がある場合を除き、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化は考慮せずに説明を行う。他の実施例においても同様である。尚、後述する図23を除き、駆動のタイミングチャートは、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化を考慮せずに示した。
実施例1の駆動方法にあっては、駆動トランジスタTDrvの一方のソース/ドレイン領域には電源部100から第1の電圧VCC-Hが印加された状態で、駆動トランジスタTDrvのゲート電極に映像信号VSig_mが印加される。このため、図4に示すように、[期間−TP(2)4]において第2ノードND2の電位が上昇する。この電位の上昇量(図4に示すΔV)については後述する。駆動トランジスタTDrvのゲート電極(第1ノードND1)の電位をVg、駆動トランジスタTDrvの他方のソース/ドレイン領域(第2ノードND2)の電位をVsとしたとき、上述した第2ノードND2の電位の上昇を考慮しなければ、Vgの値、Vsの値は以下のとおりとなる。第1ノードND1と第2ノードND2の電位差、即ち、駆動トランジスタTDrvのゲート電極とソース領域として働く他方のソース/ドレイン領域との間の電位差Vgsは、以下の式(3)で表すことができる。
Vg =VSig_m
Vs ≒VOfs−Vth
Vgs≒VSig_m−(VOfs−Vth) (3)
Vs ≒VOfs−Vth
Vgs≒VSig_m−(VOfs−Vth) (3)
即ち、駆動トランジスタTDrvに対する書込み処理において得られたVgsは、発光部ELPにおける輝度を制御するための映像信号VSig_m、駆動トランジスタTDrvの閾値電圧Vth、及び、駆動トランジスタTDrvのゲート電極を初期化するための電圧VOfsのみに依存している。そして、発光部ELPの閾値電圧Vth-ELとは無関係である。
次いで、上述した[期間−TP(2)4]における第2ノードND2の電位の上昇について説明する。実施例1の駆動方法にあっては、書込み処理において、駆動トランジスタTDrvの特性(例えば、移動度μの大小等)に応じて駆動トランジスタTDrvの他方のソース/ドレイン領域の電位(即ち、第2ノードND2の電位)を上昇させる移動度補正処理が併せて行われる。
駆動トランジスタTDrvをポリシリコン薄膜トランジスタ等から作製した場合、トランジスタ間で移動度μにばらつきが生じることは避け難い。従って、移動度μに差異がある複数の駆動トランジスタTDrvのゲート電極に同じ値の映像信号VSigを印加したとしても、移動度μの大きい駆動トランジスタTDrvを流れるドレイン電流Idsと、移動度μの小さい駆動トランジスタTDrvを流れるドレイン電流Idsとの間に、差異が生じてしまう。そして、このような差異が生じると、有機EL表示装置の画面の均一性(ユニフォーミティ)が損なわれてしまう。
上述したように、実施例1の駆動方法にあっては、駆動トランジスタTDrvの一方のソース/ドレイン領域には電源部100から第1の電圧VCC-Hが印加された状態で、駆動トランジスタTDrvのゲート電極に映像信号VSig_mが印加される。このため、図4に示すように、[期間−TP(2)4]において第2ノードND2の電位が上昇する。駆動トランジスタTDrvの移動度μの値が大きい場合、駆動トランジスタTDrvの他方のソース/ドレイン領域における電位(即ち、第2ノードND2の電位)の上昇量ΔV(電位補正値)は大きくなる。逆に、駆動トランジスタTDrvの移動度μの値が小さい場合、駆動トランジスタTDrvの他方のソース/ドレイン領域における電位の上昇量ΔV(電位補正値)は小さくなる。ここで、駆動トランジスタTDrvのゲート電極とソース領域として働く他方のソース/ドレイン領域との間の電位差Vgsは、式(3)から以下の式(4)のように変形される。
Vgs≒VSig_m−(VOfs−Vth)−ΔV (4)
尚、書き込み処理を実行するための所定の時間(図4においては、[期間−TP(2)4]の全時間t0)は、有機EL表示装置の設計の際、設計値として予め決定しておけばよい。また、このときの駆動トランジスタTDrvの他方のソース/ドレイン領域における電位(VOfs−Vth+ΔV)が以下の式(2’)を満足するように、[期間−TP(2)4]の全時間t0は決定されている。そして、これによって、[期間−TP(2)4]において、発光部ELPが発光することはない。更には、この移動度補正処理によって、係数k(≡(1/2)・(W/L)・Cox)のばらつきの補正も同時に行われる。
(VOfs−Vth+ΔV)<(Vth-EL+VCat) (2’)
[期間−TP(2)5](図4、及び、図6の(D)参照)
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。その後、この期間内に、上記の工程(d)を以下のように行う。即ち、駆動トランジスタTDrvの一方のソース/ドレイン領域に電源部100から第1の電圧VCC-Hが印加された状態を維持した状態で、走査回路101の動作に基づき走査線SCLをローレベルとし、書込みトランジスタTSigをオフ状態とし、第1ノードND1、即ち、駆動トランジスタTDrvのゲート電極を浮遊状態とする。従って、以上の結果として、第2ノードND2の電位は上昇する。
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。その後、この期間内に、上記の工程(d)を以下のように行う。即ち、駆動トランジスタTDrvの一方のソース/ドレイン領域に電源部100から第1の電圧VCC-Hが印加された状態を維持した状態で、走査回路101の動作に基づき走査線SCLをローレベルとし、書込みトランジスタTSigをオフ状態とし、第1ノードND1、即ち、駆動トランジスタTDrvのゲート電極を浮遊状態とする。従って、以上の結果として、第2ノードND2の電位は上昇する。
ここで、上述したとおり、駆動トランジスタTDrvのゲート電極は浮遊状態にあり、しかも、容量部C1が存在するが故に、所謂ブートストラップ回路におけると同様の現象(以下、単に、ブートストラップ動作と呼ぶ場合がある)が駆動トランジスタTDrvのゲート電極に生じ、第1ノードND1の電位も上昇する。その結果、駆動トランジスタTDrvのゲート電極とソース領域として働く他方のソース/ドレイン領域との間の電位差Vgsは、式(4)の値を保持する。
また、第2ノードND2の電位が上昇し、(Vth-EL+VCat)を越えるので、発光部ELPは発光を開始する。このとき、発光部ELPを流れる電流は、駆動トランジスタTDrvのドレイン領域からソース領域へと流れるドレイン電流Idsであるので、式(1)で表すことができる。ここで、式(1)と式(4)から、式(1)は、以下の式(5)にように変形することができる。
Ids=k・μ・(VSig_m−VOfs−ΔV)2 (5)
従って、発光部ELPを流れる電流Idsは、例えば、VOfsを0ボルトに設定したとした場合、発光部ELPにおける輝度を制御するための映像信号VSig_mの値から、駆動トランジスタTDrvの移動度μに起因した第2ノードND2(駆動トランジスタTDrvの他方のソース/ドレイン領域)における電位補正値ΔVの値を減じた値の2乗に比例する。云い換えれば、発光部ELPを流れる電流Idsは、発光部ELPの閾値電圧Vth-EL、及び、駆動トランジスタTDrvの閾値電圧Vthには依存しない。即ち、発光部ELPの発光量(輝度)は、発光部ELPの閾値電圧Vth-ELの影響、及び、駆動トランジスタTDrvの閾値電圧Vthの影響を受けない。そして、第(n,m)番目の有機EL素子10の輝度は、係る電流Idsに対応した値である。
しかも、移動度μの大きな駆動トランジスタTDrvほど、電位補正値ΔVが大きくなるので、式(4)の左辺のVgsの値が小さくなる。従って、式(5)において、移動度μの値が大きくとも、(VSig_m−VOfs−ΔV)2の値が小さくなる結果、ドレイン電流Idsを補正することができる。即ち、移動度μの異なる駆動トランジスタTDrvにおいても、映像信号VSigの値が同じであれば、ドレイン電流Idsが略同じとなる結果、発光部ELPを流れ、発光部ELPの輝度を制御する電流Idsが均一化される。即ち、移動度μのばらつき(更には、kのばらつき)に起因する発光部の輝度のばらつきを補正することができる。
そして、発光部ELPの発光状態を第(m+m’−1)番目の水平走査期間まで継続する。この時点は、[期間−TP(2)-1]の終わりに相当する。
以上によって、第(n,m)番目の副画素を構成する有機EL素子10の発光の動作が完了する。
実施例2は、実施例1の変形である。実施例1においては、工程(a)乃至工程(c)を第m番目の水平走査期間において行った。実施例2は、実施例1に対し、工程(a)乃至工程(c)を複数の水平走査期間に亙って行う点が主に相違する。
実施例2における有機EL表示装置や駆動回路の構成は、実施例1における有機EL表示装置や駆動回路の構成と同様であるので、説明を省略する。実施例2における駆動のタイミングチャートを模式的に図8に示し、各トランジスタのオン/オフ状態等を模式的に図9の(A)〜(F)及び図10の(A)〜(C)に示す。
上述したように、実施例2においては、工程(a)乃至工程(c)を複数の走査期間に亙って行う。以下、水平走査期間の長さは実施例1における水平走査期間の長さの2〜3割程度の長さであり、工程(a)乃至工程(c)を第(m−2)番目乃至第m番目の水平走査期間に亙って行うとして説明する。
[期間−TP(2)-1](図8参照)
この[期間−TP(2)-1]は、例えば、前の表示フレームにおける動作であり、実施例1における図4の[期間−TP(2)-1]と同じ動作である。
この[期間−TP(2)-1]は、例えば、前の表示フレームにおける動作であり、実施例1における図4の[期間−TP(2)-1]と同じ動作である。
図8に示す[期間−TP(2)’0]〜[期間−TP(2)’3C]は、図4に示す[期間−TP(2)0]〜[期間−TP(2)3]に対応する期間であり、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。そして、[期間−TP(2)’0]〜[期間−TP(2)’3C]において、第(n,m)番目の有機EL素子10は原則として非発光状態にある。
実施例1においては、図4に示すように、第m番目の水平走査期間内における[期間−TP(2)1B]において工程(a)を行い、[期間−TP(2)2]において工程(b)を行い、[期間−TP(2)4]において工程(c)を行なった。即ち、実施例1においては、工程(a)乃至工程(c)を1つの走査期間において行った。一方、実施例2においては、工程(a)乃至工程(c)を複数の走査期間、より具体的には、第(m−2)番目の水平走査期間乃至第m番目の水平走査期間に亙って行う。
尚、説明の便宜のため、[期間−TP(2)’1B]の始期及び[期間−TP(2)’3A]の終期は、それぞれ、第(m−2)番目の水平走査期間の始期及び終期に一致するものとする。[期間−TP(2)’2B]の始期及び[期間−TP(2)’3B]の終期は、それぞれ、第(m−1)番目の水平走査期間の始期及び終期に一致するものとする。[期間−TP(2)’2C]の始期及び[期間−TP(2)’4]の終期は、それぞれ、第m番目の水平走査期間の始期及び終期に一致するものとする。
以下、[期間−TP(2)’0]〜[期間−TP(2)’4]の各期間について、説明する。尚、実施例1において説明したと同様に、[期間−TP(2)’1A]の始期や、[期間−TP(2)’1A]〜[期間−TP(2)’4]の各期間の長さは、有機EL表示装置の設計に応じて適宜設定すればよい。
[期間−TP(2)’0](図8参照)
実施例1においては、図4に示す[期間−TP(2)0]は、前の表示フレームにおける第(m+m’)番目の水平走査期間から、現表示フレームにおける第(m−1)番目の水平走査期間の途中までの期間であるとして説明した。実施例2においては、図8に示す[期間−TP(2)’0]が現表示フレームにおける第(m−3)番目の水平走査期間の途中までの期間である点が相違する。この相違点を除く他、実施例2における[期間−TP(2)’0]の動作は、実施例1において図4の[期間−TP(2)0]を参照して説明したと同じ動作である。
実施例1においては、図4に示す[期間−TP(2)0]は、前の表示フレームにおける第(m+m’)番目の水平走査期間から、現表示フレームにおける第(m−1)番目の水平走査期間の途中までの期間であるとして説明した。実施例2においては、図8に示す[期間−TP(2)’0]が現表示フレームにおける第(m−3)番目の水平走査期間の途中までの期間である点が相違する。この相違点を除く他、実施例2における[期間−TP(2)’0]の動作は、実施例1において図4の[期間−TP(2)0]を参照して説明したと同じ動作である。
図8に示す[期間−TP(2)’1A]〜[期間−TP(2)’1B]は、実施例1において説明した[期間−TP(2)1A]〜[期間−TP(2)1B]に相当する。実施例1において説明したと同様に、[期間−TP(2)’1B]において、上記の工程(a)、即ち、上述した前処理が行われる。前記工程(a)が行われる走査期間(即ち、第(m−2)番目の水平走査期間)の始期よりも先行して走査線SCLからの信号により書込みトランジスタTSigをオン状態として、前記工程(a)を行う。より具体的には、第(m−2)番目の水平走査期間の直前の走査期間(即ち、第(m−3)番目の水平走査期間)において書込みトランジスタTSigをオン状態として前記工程(a)を行う。以下、詳しく説明する。
[期間−TP(2)’1A](図8、図9の(A)参照)
第(m−3)番目の水平走査期間の終期以前に、走査回路101の動作に基づき、走査線SCLをハイレベルとする。これにより、走査線SCLからの信号によりオン状態とされた書込みトランジスタTSigを介して、データ線DTLから電圧が第1ノードND1に印加される。実施例2においては、データ線DTLに映像信号VSig_m-3が印加されている期間に書込みトランジスタTSigがオフ状態からオン状態となるとして説明する。
第(m−3)番目の水平走査期間の終期以前に、走査回路101の動作に基づき、走査線SCLをハイレベルとする。これにより、走査線SCLからの信号によりオン状態とされた書込みトランジスタTSigを介して、データ線DTLから電圧が第1ノードND1に印加される。実施例2においては、データ線DTLに映像信号VSig_m-3が印加されている期間に書込みトランジスタTSigがオフ状態からオン状態となるとして説明する。
その結果、第1ノードND1の電位はVSig_m-3となるが、第2ノードND2の電位はVCC-L(−10ボルト)である。実施例1において説明したように、発光部ELPの閾値電圧Vth-ELを越えない。よって、発光部ELPは発光しない。
[期間−TP(2)’1B](図8、図9の(B)参照)
この[期間−TP(2)’1B]において、上記の工程(a)、即ち、上述した前処理が行われる。電源部100から駆動トランジスタTDrvの一方のソース/ドレイン領域に第2の電圧VCC-Lを印加した状態を維持し、且つ、走査線SCLからの信号により書込みトランジスタTSigのオン状態を維持した状態で、[期間−TP(2)’1B]の始期においてデータ線DTLの電圧が映像信号VSig_m-3から第1ノード初期化電圧VOfsに切り替わる。実施例1において説明したと同様に、データ線DTLの電圧変化に先行して書込みトランジスタTSigがオン状態にあるので、データ線DTLに第1ノード初期化電圧VOfsが印加されると直ちに第1ノードND1の電位が初期化される。即ち、実施例1において説明したと同様に、前処理をより短い時間で行うことができるので、前処理に引き続き行われる閾値電圧キャンセル処理、より具体的には、図8に示す[期間−TP(2)’2A]により長い時間を配分することができる。前処理の動作は実施例1の[期間−TP(2)1B]において説明したと同様であるので説明を省略する。
この[期間−TP(2)’1B]において、上記の工程(a)、即ち、上述した前処理が行われる。電源部100から駆動トランジスタTDrvの一方のソース/ドレイン領域に第2の電圧VCC-Lを印加した状態を維持し、且つ、走査線SCLからの信号により書込みトランジスタTSigのオン状態を維持した状態で、[期間−TP(2)’1B]の始期においてデータ線DTLの電圧が映像信号VSig_m-3から第1ノード初期化電圧VOfsに切り替わる。実施例1において説明したと同様に、データ線DTLの電圧変化に先行して書込みトランジスタTSigがオン状態にあるので、データ線DTLに第1ノード初期化電圧VOfsが印加されると直ちに第1ノードND1の電位が初期化される。即ち、実施例1において説明したと同様に、前処理をより短い時間で行うことができるので、前処理に引き続き行われる閾値電圧キャンセル処理、より具体的には、図8に示す[期間−TP(2)’2A]により長い時間を配分することができる。前処理の動作は実施例1の[期間−TP(2)1B]において説明したと同様であるので説明を省略する。
[期間−TP(2)’2A](図8、図9の(C)参照)
この[期間−TP(2)’2A]は、実施例1において説明した[期間−TP(2)2]に相当する期間であり、上記の工程(b)、即ち、上述した閾値電圧キャンセル処理を行う。即ち、走査線SCLからの信号によりオン状態を維持した書込みトランジスタTSigを介してデータ線DTLから第1ノードND1に第1ノード初期化電圧VOfsを印加した状態で、電源部100から供給される電圧を、第2の電圧VCC-Lから第1の電圧VCC-Hに切り替える。そして、電源部100から駆動トランジスタTDrvの一方のソース/ドレイン領域に、第1ノードND1の電位(VOfs)から駆動トランジスタTDrvの閾値電圧Vthを減じた電圧よりも高い電圧として、第1の電圧VCC-Hを印加する。尚、第1の電圧VCC-Hは、第(m+m’−1)番目の水平走査期間の終期まで印加される。[期間−TP(2)’2A]における動作は、基本的には、実施例1において[期間−TP(2)2]について説明した動作と同様である。但し、この[期間−TP(2)’2A]の長さは実施例1における[期間−TP(2)2]の長さよりも短いため、第1ノードND1の電位から駆動トランジスタTDrvの閾値電圧Vthを減じた電位に向かって、第2ノードND2の電位を充分変化させることができない。そこで、実施例2においては、図8に示す[期間−TP(2)’2B]及び[期間−TP(2)’2C]においても、上記の工程(b)、即ち、上述した閾値電圧キャンセル処理を行う。[期間−TP(2)’2B]及び[期間−TP(2)’2C]の動作については後述する。
この[期間−TP(2)’2A]は、実施例1において説明した[期間−TP(2)2]に相当する期間であり、上記の工程(b)、即ち、上述した閾値電圧キャンセル処理を行う。即ち、走査線SCLからの信号によりオン状態を維持した書込みトランジスタTSigを介してデータ線DTLから第1ノードND1に第1ノード初期化電圧VOfsを印加した状態で、電源部100から供給される電圧を、第2の電圧VCC-Lから第1の電圧VCC-Hに切り替える。そして、電源部100から駆動トランジスタTDrvの一方のソース/ドレイン領域に、第1ノードND1の電位(VOfs)から駆動トランジスタTDrvの閾値電圧Vthを減じた電圧よりも高い電圧として、第1の電圧VCC-Hを印加する。尚、第1の電圧VCC-Hは、第(m+m’−1)番目の水平走査期間の終期まで印加される。[期間−TP(2)’2A]における動作は、基本的には、実施例1において[期間−TP(2)2]について説明した動作と同様である。但し、この[期間−TP(2)’2A]の長さは実施例1における[期間−TP(2)2]の長さよりも短いため、第1ノードND1の電位から駆動トランジスタTDrvの閾値電圧Vthを減じた電位に向かって、第2ノードND2の電位を充分変化させることができない。そこで、実施例2においては、図8に示す[期間−TP(2)’2B]及び[期間−TP(2)’2C]においても、上記の工程(b)、即ち、上述した閾値電圧キャンセル処理を行う。[期間−TP(2)’2B]及び[期間−TP(2)’2C]の動作については後述する。
[期間−TP(2)’3A](図8、図9の(D)参照)
この[期間−TP(2)’3A]の始期において、データ線DTLの電圧が第1ノード初期化電圧VOfsから映像信号VSig_m-2に切り替わる。第1ノードND1に映像信号VSig_m-2が印加されるのを避けるため、この[期間−TP(2)’3A]の始期において、走査線SCLからの信号により書込みトランジスタTSigをオフ状態とする。その結果、駆動トランジスタTDrvのゲート電極(即ち、第1ノードND1)は浮遊状態となる。
この[期間−TP(2)’3A]の始期において、データ線DTLの電圧が第1ノード初期化電圧VOfsから映像信号VSig_m-2に切り替わる。第1ノードND1に映像信号VSig_m-2が印加されるのを避けるため、この[期間−TP(2)’3A]の始期において、走査線SCLからの信号により書込みトランジスタTSigをオフ状態とする。その結果、駆動トランジスタTDrvのゲート電極(即ち、第1ノードND1)は浮遊状態となる。
電源部100から駆動トランジスタTDrvの一方のソース/ドレイン領域に第1の電圧VCC-Hが印加されているので、第2ノードND2の電位は上昇する。一方、駆動トランジスタTDrvのゲート電極は浮遊状態であり、容量部C1が存在するが故に、ブートストラップ動作が駆動トランジスタTDrvのゲート電極に生じ、第1ノードND1の電位も上昇する。
尚、[期間−TP(2)’3A]におけるブートストラップ動作、後述する[期間−TP(2)’3B]におけるブートストラップ動作、及び、後述する[期間−TP(2)5]におけるブートストラップ動作とは、基本的には同様な動作である。従って、上記各期間における第1ノードND1等の電位の時間的な変化も、基本的には同様なものとなる。しかしながら、図示の都合上、図8においては上記各期間における第1ノードND1等の電位の時間的な変化の整合性を考慮せずに示した。後述する図17においても同様である。
[期間−TP(2)’2B](図8、図9の(E)参照)
この[期間−TP(2)’2B]において、上記の工程(b)、即ち、上述した閾値電圧キャンセル処理を行う。
この[期間−TP(2)’2B]において、上記の工程(b)、即ち、上述した閾値電圧キャンセル処理を行う。
この[期間−TP(2)’2B]の始期において、データ線DTLの電圧が映像信号VSig_m-2から第1ノード初期化電圧VOfsに切り替わる。この[期間−TP(2)’2B]の始期において、走査線SCLからの信号により書込みトランジスタTSigをオン状態とする。
その結果、第1ノードND1は、オン状態を維持した書込みトランジスタTSigを介してデータ線DTLから第1ノードND1に第1ノード初期化電圧VOfsを印加した状態となる。また、電源部100から駆動トランジスタTDrvの一方のソース/ドレイン領域に第1の電圧VCC-Hが印加されているので、[期間−TP(2)’2A]において説明したと同様に、第2ノードND2の電位は、[期間−TP(2)’3A]においてブートストラップ動作により上昇した電位に引き続き、第1ノードND1の電位から駆動トランジスタTDrvの閾値電圧Vthを減じた電位に向かって変化する。尚、[期間−TP(2)’2B]の始期における第1ノードND1の電位変化によって、第2ノードND2の電位も寄生容量等の静電結合により電位変化が生じ得る。しかしながら、上述したように、発光部ELPの寄生容量CELの容量の値cELは容量部C1の容量の値c1及び駆動トランジスタTDrvの寄生容量の容量の値cgsよりも大きく、寄生容量等の静電結合により生ずる第2ノードND2の電位変化は小さい。更には、駆動トランジスタTDrvはオン状態にあり、第2ノードND2は電気的に電源部100に接続された状態にある。従って、第2ノードND2は電気的に浮遊した状態ではないので、第2ノードND2の電位変化はより抑制される。図8においては、[期間−TP(2)’2B]の始期、及び、後述する[期間−TP(2)’2C]の始期における第2ノードND2の電位変化を考慮せずに示した。
[期間−TP(2)’3B](図8、図9の(F)参照)
この[期間−TP(2)’3B]の動作は、基本的には[期間−TP(2)’3A]で説明したと同様である。即ち、この[期間−TP(2)’3B]の始期において、データ線DTLの電圧が第1ノード初期化電圧VOfsから映像信号VSig_m-1に切り替わる。第1ノードND1に映像信号VSig_m-1が印加されるのを避けるため、この[期間−TP(2)’3B]の始期において、走査線SCLからの信号により書込みトランジスタTSigをオフ状態とする。その結果、駆動トランジスタTDrvのゲート電極(即ち、第1ノードND1)は浮遊状態となる。
この[期間−TP(2)’3B]の動作は、基本的には[期間−TP(2)’3A]で説明したと同様である。即ち、この[期間−TP(2)’3B]の始期において、データ線DTLの電圧が第1ノード初期化電圧VOfsから映像信号VSig_m-1に切り替わる。第1ノードND1に映像信号VSig_m-1が印加されるのを避けるため、この[期間−TP(2)’3B]の始期において、走査線SCLからの信号により書込みトランジスタTSigをオフ状態とする。その結果、駆動トランジスタTDrvのゲート電極(即ち、第1ノードND1)は浮遊状態となる。
電源部100から駆動トランジスタTDrvの一方のソース/ドレイン領域に第1の電圧VCC-Hが印加されているので、第2ノードND2の電位は上昇する。一方、駆動トランジスタTDrvのゲート電極は浮遊状態であり、容量部C1が存在するが故に、ブートストラップ動作が駆動トランジスタTDrvのゲート電極に生じ、第1ノードND1の電位も上昇する。
[期間−TP(2)’2C](図8、図10の(A)参照)
この[期間−TP(2)’2C]において、上記の工程(b)、即ち、上述した閾値電圧キャンセル処理を行う。
この[期間−TP(2)’2C]において、上記の工程(b)、即ち、上述した閾値電圧キャンセル処理を行う。
この[期間−TP(2)’2C]の動作は、基本的には[期間−TP(2)’2B]で説明したと同様である。この[期間−TP(2)’2C]の始期において、データ線DTLの電圧が映像信号VSig_m-1から第1ノード初期化電圧VOfsに切り替わる。この[期間−TP(2)’2C]の始期において、走査線SCLからの信号により書込みトランジスタTSigをオン状態とする。
その結果、第1ノードND1は、オン状態を維持した書込みトランジスタTSigを介してデータ線DTLから第1ノードND1に第1ノード初期化電圧VOfsを印加した状態となる。また、電源部100から駆動トランジスタTDrvの一方のソース/ドレイン領域に第1の電圧VCC-Hが印加されているので、[期間−TP(2)’2A]において説明したと同様に、第2ノードND2の電位は、[期間−TP(2)’3B]においてブートストラップ動作により上昇した電位に引き続き、第1ノードND1の電位から駆動トランジスタTDrvの閾値電圧Vthを減じた電位に向かって変化する。そして、駆動トランジスタTDrvのゲート電極と他方のソース/ドレイン領域との間の電位差がVthに達すると、駆動トランジスタTDrvがオフ状態となる。具体的には、浮遊状態の第2ノードND2の電位が(VOfs−Vth=−3ボルト)に近づき、最終的に(VOfs−Vth)となる。ここで、以下の式(2)が保証されていれば、云い換えれば、式(2)を満足するように電位を選択、決定しておけば、発光部ELPが発光することはない。
(VOfs−Vth)<(Vth-EL+VCat) (2)
この[期間−TP(2)’2C]にあっては、第2ノードND2の電位は、最終的に、(VOfs−Vth)となる。即ち、駆動トランジスタTDrvの閾値電圧Vth、及び、駆動トランジスタTDrvのゲート電極を初期化するための電圧VOfsのみに依存して、第2ノードND2の電位は決定される。そして、発光部ELPの閾値電圧Vth-ELとは無関係である。
[期間−TP(2)’3C](図8、図10の(B)参照)
この[期間−TP(2)’3C]の動作は、実施例1において[期間−TP(2)3]について説明したと同様である。即ち、この[期間−TP(2)’3C]の始期において、走査線SCLからの信号により書込みトランジスタTSigをオフ状態とする。また、データ線DTLに印加される電圧が、第1ノード初期化電圧VOfsから映像信号VSig_mに切り替わる。
この[期間−TP(2)’3C]の動作は、実施例1において[期間−TP(2)3]について説明したと同様である。即ち、この[期間−TP(2)’3C]の始期において、走査線SCLからの信号により書込みトランジスタTSigをオフ状態とする。また、データ線DTLに印加される電圧が、第1ノード初期化電圧VOfsから映像信号VSig_mに切り替わる。
[期間−TP(2)’4](図8、図10の(C)参照)
この期間内に、上記の工程(c)、即ち、上述した書込み処理を行う。この[期間−TP(2)’4]の動作は、実施例1において[期間−TP(2)4]について説明したと同様であるので、説明を省略する。実施例1において説明したと同様に、実施例2の駆動方法においても、書込み処理において、駆動トランジスタTDrvの特性(例えば、移動度μの大小等)に応じて駆動トランジスタTDrvの他方のソース/ドレイン領域の電位(即ち、第2ノードND2の電位)を上昇させる移動度補正処理が併せて行われる。
この期間内に、上記の工程(c)、即ち、上述した書込み処理を行う。この[期間−TP(2)’4]の動作は、実施例1において[期間−TP(2)4]について説明したと同様であるので、説明を省略する。実施例1において説明したと同様に、実施例2の駆動方法においても、書込み処理において、駆動トランジスタTDrvの特性(例えば、移動度μの大小等)に応じて駆動トランジスタTDrvの他方のソース/ドレイン領域の電位(即ち、第2ノードND2の電位)を上昇させる移動度補正処理が併せて行われる。
[期間−TP(2)5](図8参照)
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、実施例1において説明した[期間−TP(2)5]と同じ処理がなされ、第2ノードND2の電位が上昇し、(Vth-EL+VCat)を越えるので、発光部ELPは発光を開始する。このとき、発光部ELPを流れる電流は、前述した式(5)にて得ることができるので、発光部ELPを流れる電流Idsは、発光部ELPの閾値電圧Vth-EL、及び、駆動トランジスタTDrvの閾値電圧Vthには依存しない。即ち、発光部ELPの発光量(輝度)は、発光部ELPの閾値電圧Vth-ELの影響、及び、駆動トランジスタTDrvの閾値電圧Vthの影響を受けない。加えて、駆動トランジスタTDrvにおける移動度μのばらつきに起因したドレイン電流Idsのばらつき発生を抑制することができる。
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、実施例1において説明した[期間−TP(2)5]と同じ処理がなされ、第2ノードND2の電位が上昇し、(Vth-EL+VCat)を越えるので、発光部ELPは発光を開始する。このとき、発光部ELPを流れる電流は、前述した式(5)にて得ることができるので、発光部ELPを流れる電流Idsは、発光部ELPの閾値電圧Vth-EL、及び、駆動トランジスタTDrvの閾値電圧Vthには依存しない。即ち、発光部ELPの発光量(輝度)は、発光部ELPの閾値電圧Vth-ELの影響、及び、駆動トランジスタTDrvの閾値電圧Vthの影響を受けない。加えて、駆動トランジスタTDrvにおける移動度μのばらつきに起因したドレイン電流Idsのばらつき発生を抑制することができる。
そして、発光部ELPの発光状態を第(m+m’−1)番目の水平走査期間まで継続する。この時点は、[期間−TP(2)-1]の終わりに相当する。
以上によって、第(n,m)番目の副画素を構成する有機EL素子10の発光の動作が完了する。
実施例3も、本発明の有機エレクトロルミネッセンス発光部の駆動方法に関する。実施例3にあっては、駆動回路は4Tr/1C駆動回路から構成されている。
4Tr/1C駆動回路の等価回路図を図11に示し、有機EL表示装置の概念図を図12に示し、駆動のタイミングチャートを模式的に図13に示し、各トランジスタのオン/オフ状態等を模式的に図14の(A)〜(D)、図15の(A)〜(D)、図16の(A)及び(B)に示す。
4Tr/1C駆動回路も、上述した2Tr/1C駆動回路と同様に、書込みトランジスタTSig、駆動トランジスタTDrvの2つのトランジスタ、1つの容量部C1を備えている。そして、4Tr/1C駆動回路においては、発光制御トランジスタTEL_C、並びに、第2ノード初期化トランジスタTND2を更に備えている。
発光制御トランジスタTEL_Cは、ソース/ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、nチャネル型のTFTから成る。また、第2ノード初期化トランジスタTND2も、ソース/ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた、nチャネル型のTFTから成る。尚、発光制御トランジスタTEL_Cや第2ノード初期化トランジスタTND2をpチャネル型のTFTから形成してもよい。
[発光制御トランジスタTEL_C]
発光制御トランジスタTEL_Cにおいては、一方のソース/ドレイン領域は、電源部100に接続されており、他方のソース/ドレイン領域は、駆動トランジスタTDrvの一方のソース/ドレイン領域に接続されている。ゲート電極は、発光制御トランジスタ制御線CLEL_Cに接続されている。
発光制御トランジスタTEL_Cにおいては、一方のソース/ドレイン領域は、電源部100に接続されており、他方のソース/ドレイン領域は、駆動トランジスタTDrvの一方のソース/ドレイン領域に接続されている。ゲート電極は、発光制御トランジスタ制御線CLEL_Cに接続されている。
発光制御トランジスタTEL_Cのオン状態/オフ状態は、発光制御トランジスタ制御線CLEL_Cからの信号により制御される。より具体的には、発光制御トランジスタ制御線CLEL_Cは、発光制御トランジスタ制御回路103に接続されている。そして、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLEL_Cをローレベルあるいはハイレベルとし、発光制御トランジスタTEL_Cをオン状態あるいはオフ状態とする。
[第2ノード初期化トランジスタTND2]
第2ノード初期化トランジスタTND2においては、一方のソース/ドレイン領域は、第2ノード初期化電圧供給線PSND2に接続されており、他方のソース/ドレイン領域は、第2ノードND2に接続されている。ゲート電極は、第2ノード初期化トランジスタ制御線AZND2に接続されている。オン状態とされた第2ノード初期化トランジスタTND2を介して、第2ノード初期化電圧供給線PSND2から第2ノードND2に第2ノードND2の電位を初期化するための電圧VSSが印加される。電圧VSSについては後述する。
第2ノード初期化トランジスタTND2においては、一方のソース/ドレイン領域は、第2ノード初期化電圧供給線PSND2に接続されており、他方のソース/ドレイン領域は、第2ノードND2に接続されている。ゲート電極は、第2ノード初期化トランジスタ制御線AZND2に接続されている。オン状態とされた第2ノード初期化トランジスタTND2を介して、第2ノード初期化電圧供給線PSND2から第2ノードND2に第2ノードND2の電位を初期化するための電圧VSSが印加される。電圧VSSについては後述する。
第2ノード初期化トランジスタTND2のオン状態/オフ状態は、第2ノード初期化トランジスタ制御線AZND2からの信号により制御される。より具体的には、第2ノード初期化トランジスタ制御線AZND2は、第2ノード初期化トランジスタ制御回路105に接続されている。そして、第2ノード初期化トランジスタ制御回路105の動作に基づき、第2ノード初期化トランジスタ制御線AZND2をローレベルあるいはハイレベルとし、第2ノード初期化トランジスタTND2をオン状態あるいはオフ状態とする。
実施例1及び実施例2においては、電源部100から駆動トランジスタTDrvの一方のソース/ドレイン領域に第2の電圧VCC-Lを印加することにより、第2ノードND2の電位を初期化した。一方、実施例3においては、後述するように、第2ノード初期化トランジスタTND2を用いて第2ノードND2の電位を初期化する。従って、実施例3においては、第2ノードND2の電位の初期化のために、電源部100から第2の電圧VCC-Lを印加する必要はない。また、実施例3においては、電源部100と駆動トランジスタTDrvの一方のソース/ドレイン領域とは、発光制御トランジスタTEL_Cを介して接続され、発光部ELPの発光/非発光を発光制御トランジスタTEL_Cを用いて制御する。以上の理由により、実施例3においては、電源部100は一定の電圧VCCを印加する。
以下の説明において、電圧VCCの値、及び、電圧VSSの値を以下のとおりとするが、これは、あくまでも説明のための値であり、これらの値に限定されるものではない。
VCC :発光部ELPに電流を流すための駆動電圧
・・・20ボルト
VSS :第2ノードND2の電位を初期化するための第2ノード初期化電圧
・・・−10ボルト
・・・20ボルト
VSS :第2ノードND2の電位を初期化するための第2ノード初期化電圧
・・・−10ボルト
[駆動トランジスタTDrv]
駆動トランジスタTDrvの構成は、2Tr/1C駆動回路において説明した駆動トランジスタTDrvの構成と同じであるので、詳細な説明は省略する。
駆動トランジスタTDrvの構成は、2Tr/1C駆動回路において説明した駆動トランジスタTDrvの構成と同じであるので、詳細な説明は省略する。
[書込みトランジスタTSig]
書込みトランジスタTSigの構成は、2Tr/1C駆動回路において説明した書込みトランジスタTSigの構成と同じであるので、詳細な説明は省略する。
書込みトランジスタTSigの構成は、2Tr/1C駆動回路において説明した書込みトランジスタTSigの構成と同じであるので、詳細な説明は省略する。
[発光部ELP]
発光部ELPの構成は、2Tr/1C駆動回路において説明した発光部ELPの構成と同じであるので、詳細な説明は省略する。
発光部ELPの構成は、2Tr/1C駆動回路において説明した発光部ELPの構成と同じであるので、詳細な説明は省略する。
以下、4Tr/1C駆動回路を用いた発光部ELPの駆動方法の説明を行う。
[期間−TP(4)-1](図13及び図14の(A)参照)
この[期間−TP(4)-1]は、例えば、前の表示フレームにおける動作であり、実質的に、実施例1において説明した[期間−TP(2)-1]と同じ動作である。
この[期間−TP(4)-1]は、例えば、前の表示フレームにおける動作であり、実質的に、実施例1において説明した[期間−TP(2)-1]と同じ動作である。
図13に示す[期間−TP(4)0]〜[期間−TP(4)2]は、図4に示す[期間−TP(2)0]〜[期間−TP(2)3]に対応する期間であり、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。そして、[期間−TP(4)0]〜[期間−TP(4)2]において、第(n,m)番目の有機EL素子10は原則として非発光状態にある。尚、[期間−TP(4)1C]の始期、及び、[期間−TP(4)4]の終期は、それぞれ、第m番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
以下、[期間−TP(4)0]〜[期間−TP(4)4]の各期間について、説明する。尚、[期間−TP(4)1A]の始期や、[期間−TP(4)1A]〜[期間−TP(4)4]の各期間の長さは、有機EL表示装置の設計に応じて適宜設定すればよい。
[期間−TP(4)0](図13及び図14の(B)参照)
上述したように、この[期間−TP(4)0]において、第(n,m)番目の有機EL素子10は、非発光状態にある。書込みトランジスタTSig、第2ノード初期化トランジスタTND2はオフ状態である。また、[期間−TP(4)-1]から[期間−TP(4)0]に移る時点で、発光制御トランジスタTEL_Cがオフ状態となるが故に、第2ノードND2の電位は、(Vth-EL+VCat)まで低下し、発光部ELPは非発光状態となる。また、第2ノードND2の電位低下に倣うように、浮遊状態の第1ノードND1の電位も低下する。尚、[期間−TP(4)0]における第1ノードND1の電位は、[期間−TP(4)-1]における第1ノードND1の電位(前フレームの映像信号VSigの値に応じて定まる)により左右されるので、一定の値をとるものではない。
上述したように、この[期間−TP(4)0]において、第(n,m)番目の有機EL素子10は、非発光状態にある。書込みトランジスタTSig、第2ノード初期化トランジスタTND2はオフ状態である。また、[期間−TP(4)-1]から[期間−TP(4)0]に移る時点で、発光制御トランジスタTEL_Cがオフ状態となるが故に、第2ノードND2の電位は、(Vth-EL+VCat)まで低下し、発光部ELPは非発光状態となる。また、第2ノードND2の電位低下に倣うように、浮遊状態の第1ノードND1の電位も低下する。尚、[期間−TP(4)0]における第1ノードND1の電位は、[期間−TP(4)-1]における第1ノードND1の電位(前フレームの映像信号VSigの値に応じて定まる)により左右されるので、一定の値をとるものではない。
[期間−TP(4)1A]〜[期間−TP(4)1C](図13、図14の(C)及び(D)、図15の(A)及び(B)参照)
後述するように、[期間−TP(4)1C]において、上記の工程(a)、即ち、上述した前処理が行われる。前記工程(a)が行われる走査期間(即ち、第m番目の水平走査期間)の始期よりも先行して走査線SCLからの信号により書込みトランジスタTSigをオン状態として、前記工程(a)を行う。実施例3においては、実施例1において説明したと同様に、第m番目の水平走査期間の直前の走査期間(即ち、第(m−1)番目の水平走査期間)において書込みトランジスタTSigをオン状態として前記工程(a)を行う。以下、詳しく説明する。
後述するように、[期間−TP(4)1C]において、上記の工程(a)、即ち、上述した前処理が行われる。前記工程(a)が行われる走査期間(即ち、第m番目の水平走査期間)の始期よりも先行して走査線SCLからの信号により書込みトランジスタTSigをオン状態として、前記工程(a)を行う。実施例3においては、実施例1において説明したと同様に、第m番目の水平走査期間の直前の走査期間(即ち、第(m−1)番目の水平走査期間)において書込みトランジスタTSigをオン状態として前記工程(a)を行う。以下、詳しく説明する。
[期間−TP(4)1A](図13、図14の(C)及び(D)参照)
書込みトランジスタTSig及び発光制御トランジスタTEL_Cのオフ状態を維持したまま、第(m−1)番目の水平走査期間内に、第2ノード初期化トランジスタ制御回路105の動作に基づき、第2ノード初期化トランジスタ制御線AZND2をハイレベルとすることによって、第2ノード初期化トランジスタTND2をオン状態とする。実施例3においては、データ線DTLに第1ノード初期化電圧VOfsが印加されている期間内に第2ノード初期化トランジスタTND2がオフ状態からオン状態となり、その後、データ線DTLの電圧が第1ノード初期化電圧VOfsから映像信号VSig_m-1に切り替わるとして説明する。第2ノードND2の電位は、VSS(−10ボルト)となる。また、第2ノードND2の電位低下に倣うように、浮遊状態の第1ノードND1の電位も低下する。尚、[期間−TP(4)1A]における第1ノードND1の電位は、[期間−TP(4)-1]における第1ノードND1の電位により左右されるので、一定の値をとるものではない。
書込みトランジスタTSig及び発光制御トランジスタTEL_Cのオフ状態を維持したまま、第(m−1)番目の水平走査期間内に、第2ノード初期化トランジスタ制御回路105の動作に基づき、第2ノード初期化トランジスタ制御線AZND2をハイレベルとすることによって、第2ノード初期化トランジスタTND2をオン状態とする。実施例3においては、データ線DTLに第1ノード初期化電圧VOfsが印加されている期間内に第2ノード初期化トランジスタTND2がオフ状態からオン状態となり、その後、データ線DTLの電圧が第1ノード初期化電圧VOfsから映像信号VSig_m-1に切り替わるとして説明する。第2ノードND2の電位は、VSS(−10ボルト)となる。また、第2ノードND2の電位低下に倣うように、浮遊状態の第1ノードND1の電位も低下する。尚、[期間−TP(4)1A]における第1ノードND1の電位は、[期間−TP(4)-1]における第1ノードND1の電位により左右されるので、一定の値をとるものではない。
[期間−TP(4)1B](図13、図15の(A)参照)
発光制御トランジスタTEL_Cのオフ状態を維持したまま、第(m−1)番目の水平走査期間の終期以前に、走査回路101の動作に基づき、走査線SCLをハイレベルとする。これにより、走査線SCLからの信号によりオン状態とされた書込みトランジスタTSigを介して、データ線DTLから電圧が第1ノードND1に印加される。実施例3においては、実施例1と同様に、データ線DTLに映像信号VSig_m-1が印加されている期間に書込みトランジスタTSigがオン状態とされるとして説明する。
発光制御トランジスタTEL_Cのオフ状態を維持したまま、第(m−1)番目の水平走査期間の終期以前に、走査回路101の動作に基づき、走査線SCLをハイレベルとする。これにより、走査線SCLからの信号によりオン状態とされた書込みトランジスタTSigを介して、データ線DTLから電圧が第1ノードND1に印加される。実施例3においては、実施例1と同様に、データ線DTLに映像信号VSig_m-1が印加されている期間に書込みトランジスタTSigがオン状態とされるとして説明する。
その結果、第1ノードND1の電位はVSig_m-1となるが、第2ノードND2の電位はVSS(−10ボルト)である。従って、第2ノードND2と発光部ELPに備えられたカソード電極との間の電位差は−10ボルトであり、発光部ELPの閾値電圧Vth-ELを越えない。よって、発光部ELPは発光しない。
[期間−TP(4)1C](図13、図15の(B)参照)
この[期間−TP(4)1C]において、上記の工程(a)、即ち、上述した前処理が行われる。実施例3においては、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLEL_Cからの信号により発光制御トランジスタTEL_Cのオフ状態を保った状態で、第2ノード初期化トランジスタ制御回路105の動作に基づき、第2ノード初期化トランジスタ制御線AZND2からの信号によりオン状態とされた第2ノード初期化トランジスタTND2を介して、第2ノード初期化電圧供給線PSND2から第2ノード初期化電圧VSSを第2ノードND2に印加し、次いで、[期間−TP(4)1C]の終期において第2ノード初期化トランジスタ制御線AZND2からの信号により第2ノード初期化トランジスタTND2をオフ状態とし、以て、第2ノードND2の電位を初期化する。
この[期間−TP(4)1C]において、上記の工程(a)、即ち、上述した前処理が行われる。実施例3においては、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLEL_Cからの信号により発光制御トランジスタTEL_Cのオフ状態を保った状態で、第2ノード初期化トランジスタ制御回路105の動作に基づき、第2ノード初期化トランジスタ制御線AZND2からの信号によりオン状態とされた第2ノード初期化トランジスタTND2を介して、第2ノード初期化電圧供給線PSND2から第2ノード初期化電圧VSSを第2ノードND2に印加し、次いで、[期間−TP(4)1C]の終期において第2ノード初期化トランジスタ制御線AZND2からの信号により第2ノード初期化トランジスタTND2をオフ状態とし、以て、第2ノードND2の電位を初期化する。
一方、実施例1において説明したと同様に、走査線SCLからの信号により書込みトランジスタTSigのオン状態を維持した状態で、[期間−TP(4)1C]の始期においてデータ線DTLの電圧が映像信号VSig_m-1から第1ノード初期化電圧VOfsに切り替わる。データ線DTLの電圧変化に先行して書込みトランジスタTSigがオン状態にあるので、データ線DTLに第1ノード初期化電圧VOfsが印加されると直ちに第1ノードND1の電位が初期化される。その結果、第1ノードND1の電位はVOfs(0ボルト)となる。一方、第2ノードND2の電位はVSS(−10ボルト)である。第1ノードND1と第2ノードND2との間の電位差は10ボルトであり、駆動トランジスタTDrvの閾値電圧Vthは3ボルトであるので、駆動トランジスタTDrvはオン状態である。尚、第2ノードND2と発光部ELPに備えられたカソード電極との間の電位差は−10ボルトであり、発光部ELPの閾値電圧Vth-ELを越えない。これにより、第1ノードND1の電位及び第2ノードND2の電位を初期化する前処理が完了する。
実施例1において説明したと同様に、データ線DTLの電圧変化に先行して書込みトランジスタTSigがオン状態にあるので、データ線DTLに第1ノード初期化電圧VOfsが印加されると直ちに第1ノードND1の電位が初期化される。これにより、前処理をより短い時間で行うことができるので、前処理に引き続き行われる閾値電圧キャンセル処理により長い時間を配分することができる。
[期間−TP(4)2](図13、図15の(C)参照)
この[期間−TP(4)2]において、上記の工程(b)、即ち、上述した閾値電圧キャンセル処理を行う。即ち、走査線SCLからの信号によりオン状態を維持した書込みトランジスタTSigを介してデータ線DTLから第1ノードND1に第1ノード初期化電圧VOfsを印加した状態で、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLEL_Cからの信号によりオン状態とされた発光制御トランジスタTEL_Cを介して駆動トランジスタTDrvの一方のソース/ドレイン領域を電源部100と導通させる。そして、電源部100から駆動トランジスタTDrvの一方のソース/ドレイン領域に、第1ノードND1の電位(VOfs)から駆動トランジスタTDrvの閾値電圧Vthを減じた電圧よりも高い電圧として、電圧VCCを印加する。尚、電圧VCCは、第(m+m’−1)番目の水平走査期間の終期まで印加される。その結果、第1ノードND1の電位は変化しないが(VOfs=0ボルトを維持)、第1ノードND1の電位から駆動トランジスタTDrvの閾値電圧Vthを減じた電位に向かって、第2ノードND2の電位は変化する。即ち、浮遊状態の第2ノードND2の電位が上昇する。そして、駆動トランジスタTDrvのゲート電極と他方のソース/ドレイン領域との間の電位差がVthに達すると、駆動トランジスタTDrvがオフ状態となる。具体的には、浮遊状態の第2ノードND2の電位が(VOfs−Vth=−3ボルト)に近づき、最終的に(VOfs−Vth)となる。ここで、上述した式(2)が保証されていれば、云い換えれば、式(2)を満足するように電位を選択、決定しておけば、発光部ELPが発光することはない。
この[期間−TP(4)2]において、上記の工程(b)、即ち、上述した閾値電圧キャンセル処理を行う。即ち、走査線SCLからの信号によりオン状態を維持した書込みトランジスタTSigを介してデータ線DTLから第1ノードND1に第1ノード初期化電圧VOfsを印加した状態で、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLEL_Cからの信号によりオン状態とされた発光制御トランジスタTEL_Cを介して駆動トランジスタTDrvの一方のソース/ドレイン領域を電源部100と導通させる。そして、電源部100から駆動トランジスタTDrvの一方のソース/ドレイン領域に、第1ノードND1の電位(VOfs)から駆動トランジスタTDrvの閾値電圧Vthを減じた電圧よりも高い電圧として、電圧VCCを印加する。尚、電圧VCCは、第(m+m’−1)番目の水平走査期間の終期まで印加される。その結果、第1ノードND1の電位は変化しないが(VOfs=0ボルトを維持)、第1ノードND1の電位から駆動トランジスタTDrvの閾値電圧Vthを減じた電位に向かって、第2ノードND2の電位は変化する。即ち、浮遊状態の第2ノードND2の電位が上昇する。そして、駆動トランジスタTDrvのゲート電極と他方のソース/ドレイン領域との間の電位差がVthに達すると、駆動トランジスタTDrvがオフ状態となる。具体的には、浮遊状態の第2ノードND2の電位が(VOfs−Vth=−3ボルト)に近づき、最終的に(VOfs−Vth)となる。ここで、上述した式(2)が保証されていれば、云い換えれば、式(2)を満足するように電位を選択、決定しておけば、発光部ELPが発光することはない。
この[期間−TP(4)2]にあっては、第2ノードND2の電位は、最終的に、(VOfs−Vth)となる。即ち、駆動トランジスタTDrvの閾値電圧Vth、及び、駆動トランジスタTDrvのゲート電極を初期化するための電圧VOfsのみに依存して、第2ノードND2の電位は決定される。そして、発光部ELPの閾値電圧Vth-ELとは無関係である。
[期間−TP(4)3](図13、図15の(D)参照)
この期間内に、上記の工程(c)、即ち、上述した書込み処理を行う。書込みトランジスタTSigのオン状態を維持したまま、発光制御トランジスタ制御線CLEL_Cをローレベルとすることによって、発光制御トランジスタTEL_Cをオフ状態とする。データ線DTLの電圧が第1ノード初期化電圧VOfsから映像信号VSig_mに切り替わり、書込みトランジスタTSigを介して、データ線DTLから映像信号VSig_mを第1ノードに印加する。その結果、第1ノードND1の電位はVSig_mへと上昇する。尚、書込みトランジスタTSigを、一旦、オフ状態とし、書込みトランジスタTSig、第2ノード初期化トランジスタTND2、及び、発光制御トランジスタTEL_Cのオフ状態を維持したまま、データ線DTLの電位を、発光部ELPにおける輝度を制御するための映像信号VSig_mに変更し、その後、第2ノード初期化トランジスタTND2、及び、発光制御トランジスタTEL_Cのオフ状態を維持したまま、走査線SCLをハイレベルとすることによって、書込みトランジスタTSigをオン状態としてもよい。
この期間内に、上記の工程(c)、即ち、上述した書込み処理を行う。書込みトランジスタTSigのオン状態を維持したまま、発光制御トランジスタ制御線CLEL_Cをローレベルとすることによって、発光制御トランジスタTEL_Cをオフ状態とする。データ線DTLの電圧が第1ノード初期化電圧VOfsから映像信号VSig_mに切り替わり、書込みトランジスタTSigを介して、データ線DTLから映像信号VSig_mを第1ノードに印加する。その結果、第1ノードND1の電位はVSig_mへと上昇する。尚、書込みトランジスタTSigを、一旦、オフ状態とし、書込みトランジスタTSig、第2ノード初期化トランジスタTND2、及び、発光制御トランジスタTEL_Cのオフ状態を維持したまま、データ線DTLの電位を、発光部ELPにおける輝度を制御するための映像信号VSig_mに変更し、その後、第2ノード初期化トランジスタTND2、及び、発光制御トランジスタTEL_Cのオフ状態を維持したまま、走査線SCLをハイレベルとすることによって、書込みトランジスタTSigをオン状態としてもよい。
これによって、実施例1において説明したと同様に、第1ノードND1と第2ノードND2の電位差、即ち、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差Vgsとして、上述した式(3)で説明した値を得ることができる。
即ち、実施例3においても、駆動トランジスタTDrvに対する書込み処理において得られたVgsは、発光部ELPにおける輝度を制御するための映像信号VSig_m、駆動トランジスタTDrvの閾値電圧Vth、及び、駆動トランジスタTDrvのゲート電極を初期化するための電圧VOfsのみに依存している。そして、発光部ELPの閾値電圧Vth-ELとは無関係である。
[期間−TP(4)4](図13、図16の(A)参照)
その後、駆動トランジスタTDrvの移動度μの大小に基づく駆動トランジスタTDrvのソース領域(第2ノードND2)の電位の補正(移動度補正処理)を行う。具体的には、書込みトランジスタTSigのオン状態を維持したまま、発光制御トランジスタ制御線CLEL_Cをハイレベルとすることによって、発光制御トランジスタTEL_Cをオン状態とし、次いで、所定の時間(t0)が経過した後、走査線SCLをローレベルとすることによって、書込みトランジスタTSigをオフ状態とする。そして、以上の結果、駆動トランジスタTDrvの移動度μの値が大きい場合、駆動トランジスタTDrvのソース領域における電位の上昇量ΔV(電位補正値)は大きくなり、駆動トランジスタTDrvの移動度μの値が小さい場合、駆動トランジスタTDrvのソース領域における電位の上昇量ΔV(電位補正値)は小さくなる。ここで、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差Vgsは、上述した式(3)から上述した式(4)のように変形される。尚、移動度補正処理を実行するための所定の時間([期間−TP(4)4]の全時間t0)は、有機EL表示装置の設計の際、設計値として予め決定しておけばよい。
その後、駆動トランジスタTDrvの移動度μの大小に基づく駆動トランジスタTDrvのソース領域(第2ノードND2)の電位の補正(移動度補正処理)を行う。具体的には、書込みトランジスタTSigのオン状態を維持したまま、発光制御トランジスタ制御線CLEL_Cをハイレベルとすることによって、発光制御トランジスタTEL_Cをオン状態とし、次いで、所定の時間(t0)が経過した後、走査線SCLをローレベルとすることによって、書込みトランジスタTSigをオフ状態とする。そして、以上の結果、駆動トランジスタTDrvの移動度μの値が大きい場合、駆動トランジスタTDrvのソース領域における電位の上昇量ΔV(電位補正値)は大きくなり、駆動トランジスタTDrvの移動度μの値が小さい場合、駆動トランジスタTDrvのソース領域における電位の上昇量ΔV(電位補正値)は小さくなる。ここで、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差Vgsは、上述した式(3)から上述した式(4)のように変形される。尚、移動度補正処理を実行するための所定の時間([期間−TP(4)4]の全時間t0)は、有機EL表示装置の設計の際、設計値として予め決定しておけばよい。
[期間−TP(4)5](図13、図16の(B)参照)
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。その後、この期間内に、上記の工程(d)を行う。即ち、書込みトランジスタTSigはオフ状態であり、第1ノードND1、即ち、駆動トランジスタTDrvのゲート電極は浮遊状態となる。発光制御トランジスタTEL_Cのオン状態を維持し、駆動トランジスタTDrvの一方のソース/ドレイン領域に電源部100から電圧VCCが印加された状態を維持する。従って、以上の結果として、第2ノードND2の電位は上昇し、(Vth-EL+VCat)を越えるので、発光部ELPは発光を開始する。このとき、発光部ELPを流れる電流は、前述した式(5)にて得ることができるので、発光部ELPを流れる電流Idsは、発光部ELPの閾値電圧Vth-EL、及び、駆動トランジスタTDrvの閾値電圧Vthには依存しない。
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。その後、この期間内に、上記の工程(d)を行う。即ち、書込みトランジスタTSigはオフ状態であり、第1ノードND1、即ち、駆動トランジスタTDrvのゲート電極は浮遊状態となる。発光制御トランジスタTEL_Cのオン状態を維持し、駆動トランジスタTDrvの一方のソース/ドレイン領域に電源部100から電圧VCCが印加された状態を維持する。従って、以上の結果として、第2ノードND2の電位は上昇し、(Vth-EL+VCat)を越えるので、発光部ELPは発光を開始する。このとき、発光部ELPを流れる電流は、前述した式(5)にて得ることができるので、発光部ELPを流れる電流Idsは、発光部ELPの閾値電圧Vth-EL、及び、駆動トランジスタTDrvの閾値電圧Vthには依存しない。
そして、発光部ELPの発光状態を第(m+m’−1)番目の水平走査期間まで継続する。この時点は、[期間−TP(4)-1]の終わりに相当する。
以上によって、第(n,m)番目の副画素を構成する有機EL素子10の発光の動作が完了する。
実施例4は、実施例3の変形である。実施例3においては、工程(a)乃至工程(c)を第m番目の水平走査期間において行った。実施例4は、実施例3に対し、工程(a)乃至工程(c)を複数の水平走査期間に亙って行う点が主に相違する。
実施例4における有機EL表示装置や駆動回路の構成は、実施例3における有機EL表示装置や駆動回路の構成と同様であるので、説明を省略する。実施例4における駆動のタイミングチャートを模式的に図17に示し、各トランジスタのオン/オフ状態等を模式的に図18の(A)〜(D)、図19の(A)〜(D)及び図20の(A)〜(C)に示す。
上述したように、実施例4においては、工程(a)乃至工程(c)を複数の走査期間に亙って行う。実施例2において説明したと同様に、実施例4においても、水平走査期間の長さは実施例3における水平走査期間の長さの2〜3割程度の長さであり、工程(a)乃至工程(c)を第(m−2)番目乃至第m番目の水平走査期間に亙って行うとして説明する。
[期間−TP(4)-1](図17参照)
この[期間−TP(4)-1]は、例えば、前の表示フレームにおける動作であり、実施例3における[期間−TP(4)-1]と同じ動作である。
この[期間−TP(4)-1]は、例えば、前の表示フレームにおける動作であり、実施例3における[期間−TP(4)-1]と同じ動作である。
図17に示す[期間−TP(4)’0]〜[期間−TP(4)’2C]は、図13に示す[期間−TP(4)0]〜[期間−TP(4)2]に対応する期間であり、前回の各種の処理完了後の発光状態が終了した後から、次の書込み処理が行われる直前までの動作期間である。そして、[期間−TP(4)’0]〜[期間−TP(4)’2C]において、第(n,m)番目の有機EL素子10は原則として非発光状態にある。
実施例3においては、図13に示すように、第m番目の水平走査期間内における[期間−TP(4)1C]において工程(a)を行い、[期間−TP(4)2]において工程(b)を行い、[期間−TP(4)3]において工程(c)を行なった。即ち、実施例3においては、工程(a)乃至工程(c)を1つの走査期間において行った。一方、実施例4においては、工程(a)乃至工程(c)を複数の走査期間、より具体的には、第(m−2)番目の水平走査期間乃至第m番目の水平走査期間に亙って行う。
尚、説明の便宜のため、[期間−TP(4)’1C]の始期及び[期間−TP(4)’3A]の終期は、それぞれ、第(m−2)番目の水平走査期間の始期及び終期に一致するものとする。[期間−TP(4)’2B]の始期及び[期間−TP(4)’3B]の終期は、それぞれ、第(m−1)番目の水平走査期間の始期及び終期に一致するものとする。[期間−TP(4)’2C]の始期及び[期間−TP(4)’4B]の終期は、それぞれ、第m番目の水平走査期間の始期及び終期に一致するものとする。
以下、[期間−TP(4)’0]〜[期間−TP(4)’4B]の各期間について、説明する。尚、実施例3において説明したと同様に、[期間−TP(4)’1A]の始期や、[期間−TP(4)’1A]〜[期間−TP(2)’4B]の各期間の長さは、有機EL表示装置の設計に応じて適宜設定すればよい。
[期間−TP(4)’0](図17参照)
実施例3においては、図13に示す[期間−TP(4)0]は、前の表示フレームにおける第(m+m’)番目の水平走査期間から、現表示フレームにおける第(m−1)番目の水平走査期間の途中までの期間であるとして説明した。実施例4においては、図17に示す[期間−TP(4)’0]が現表示フレームにおける第(m−3)番目の水平走査期間の途中までの期間である点が相違する。この相違点を除く他、実施例4における[期間−TP(4)’0]の動作は、実施例3において[期間−TP(4)0]を参照して説明したと同じ動作である。
実施例3においては、図13に示す[期間−TP(4)0]は、前の表示フレームにおける第(m+m’)番目の水平走査期間から、現表示フレームにおける第(m−1)番目の水平走査期間の途中までの期間であるとして説明した。実施例4においては、図17に示す[期間−TP(4)’0]が現表示フレームにおける第(m−3)番目の水平走査期間の途中までの期間である点が相違する。この相違点を除く他、実施例4における[期間−TP(4)’0]の動作は、実施例3において[期間−TP(4)0]を参照して説明したと同じ動作である。
[期間−TP(4)’1A]〜[期間−TP(4)’1C](図17、図18の(A)〜(D)参照)
図17に示す[期間−TP(4)’1A]〜[期間−TP(4)’1C]は、実施例3において説明した[期間−TP(4)1A]〜[期間−TP(4)1C]に相当する。実施例3において説明したと同様に、[期間−TP(4)’1C]において、上記の工程(a)、即ち、上述した前処理が行われる。
図17に示す[期間−TP(4)’1A]〜[期間−TP(4)’1C]は、実施例3において説明した[期間−TP(4)1A]〜[期間−TP(4)1C]に相当する。実施例3において説明したと同様に、[期間−TP(4)’1C]において、上記の工程(a)、即ち、上述した前処理が行われる。
実施例3においては、[期間−TP(4)1A]〜[期間−TP(4)1C]が第(m−1)番目の水平走査期間から第m番目の水平走査期間に亙り、実施例4においては、[期間−TP(4)’1A]〜[期間−TP(4)’1C]が、第(m−3)番目の水平走査期間から第(m−2)番目の水平走査期間に亙る点が相違する。この相違点を除く他、実施例4における[期間−TP(4)’1A]〜[期間−TP(4)’1C]の動作は、実施例3において[期間−TP(4)1A]〜[期間−TP(4)1C]について説明したと同じ動作であるので、説明を省略する。
[期間−TP(4)’2A](図17、図19の(A)参照)
この[期間−TP(4)’2A]は、実施例3において説明した[期間−TP(4)2]に相当する期間であり、上記の工程(b)、即ち、上述した閾値電圧キャンセル処理を行う。基本的には、実施例3において[期間−TP(4)2]について説明した動作と同様であるので説明を省略する。但し、この[期間−TP(4)’2A]の長さは実施例3における[期間−TP(4)2]の長さよりも短いため、第1ノードND1の電位から駆動トランジスタTDrvの閾値電圧Vthを減じた電位に向かって、第2ノードND2の電位を充分変化させることができない。そこで、実施例4においては、図17に示す[期間−TP(4)’2B]及び[期間−TP(4)’2C]においても、上記の工程(b)、即ち、上述した閾値電圧キャンセル処理を行う。
この[期間−TP(4)’2A]は、実施例3において説明した[期間−TP(4)2]に相当する期間であり、上記の工程(b)、即ち、上述した閾値電圧キャンセル処理を行う。基本的には、実施例3において[期間−TP(4)2]について説明した動作と同様であるので説明を省略する。但し、この[期間−TP(4)’2A]の長さは実施例3における[期間−TP(4)2]の長さよりも短いため、第1ノードND1の電位から駆動トランジスタTDrvの閾値電圧Vthを減じた電位に向かって、第2ノードND2の電位を充分変化させることができない。そこで、実施例4においては、図17に示す[期間−TP(4)’2B]及び[期間−TP(4)’2C]においても、上記の工程(b)、即ち、上述した閾値電圧キャンセル処理を行う。
[期間−TP(4)’3A]〜[期間−TP(4)’2C](図17、図19の(B)〜(D)、図20の(A)参照)
この[期間−TP(4)’3A]〜[期間−TP(4)’2C]は、実施例2における[期間−TP(2)’3A]〜[期間−TP(2)’2C]に対応する期間である。
この[期間−TP(4)’3A]〜[期間−TP(4)’2C]は、実施例2における[期間−TP(2)’3A]〜[期間−TP(2)’2C]に対応する期間である。
[期間−TP(4)’2A]〜[期間−TP(4)’2C]において、発光制御トランジスタTEL_Cはオン状態であり、電源部100から駆動トランジスタTDrvの一方のソース/ドレイン領域に、第1ノードND1の電位(VOfs)から駆動トランジスタTDrvの閾値電圧Vthを減じた電圧よりも高い電圧として、電圧VCCが印加される。
そして、実施例2において[期間−TP(2)’3A]〜[期間−TP(2)’2C]について説明したと同様の動作を行う。具体的には、[期間−TP(4)’3A]においては[期間−TP(2)’3A]と同様の動作を行い、[期間−TP(4)’2B]においては[期間−TP(2)’2B]と同様の動作を行う。[期間−TP(4)’3B]においては[期間−TP(2)’3B]と同様の動作を行い、[期間−TP(4)’2C]においては[期間−TP(2)’2C]と同様の動作を行う。各期間における動作は、実施例2において説明したと同様であるので説明を省略する。
[期間−TP(4)’4A](図17、図20の(B)参照)
この期間内に、上記の工程(c)、即ち、上述した書込み処理を行う。実施例3において説明した[期間−TP(4)3]と実質的に同じ動作であるので説明を省略する。
この期間内に、上記の工程(c)、即ち、上述した書込み処理を行う。実施例3において説明した[期間−TP(4)3]と実質的に同じ動作であるので説明を省略する。
[期間−TP(4)’4B](図17、図20の(C)参照)
その後、駆動トランジスタTDrvの移動度μの大小に基づく駆動トランジスタTDrvのソース領域(第2ノードND2)の電位の補正(移動度補正処理)を行う。実施例3において説明した[期間−TP(4)4]と実質的に同じ動作であるので説明を省略する。
その後、駆動トランジスタTDrvの移動度μの大小に基づく駆動トランジスタTDrvのソース領域(第2ノードND2)の電位の補正(移動度補正処理)を行う。実施例3において説明した[期間−TP(4)4]と実質的に同じ動作であるので説明を省略する。
[期間−TP(4)5](図17参照)
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、実施例3において説明した[期間−TP(4)5]と同じ処理がなされ、第2ノードND2の電位が上昇し、(Vth-EL+VCat)を越えるので、発光部ELPは発光を開始する。このとき、発光部ELPを流れる電流は、前述した式(5)にて得ることができるので、発光部ELPを流れる電流Idsは、発光部ELPの閾値電圧Vth-EL、及び、駆動トランジスタTDrvの閾値電圧Vthには依存しない。即ち、発光部ELPの発光量(輝度)は、発光部ELPの閾値電圧Vth-ELの影響、及び、駆動トランジスタTDrvの閾値電圧Vthの影響を受けない。加えて、駆動トランジスタTDrvにおける移動度μのばらつきに起因したドレイン電流Idsのばらつき発生を抑制することができる。
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、実施例3において説明した[期間−TP(4)5]と同じ処理がなされ、第2ノードND2の電位が上昇し、(Vth-EL+VCat)を越えるので、発光部ELPは発光を開始する。このとき、発光部ELPを流れる電流は、前述した式(5)にて得ることができるので、発光部ELPを流れる電流Idsは、発光部ELPの閾値電圧Vth-EL、及び、駆動トランジスタTDrvの閾値電圧Vthには依存しない。即ち、発光部ELPの発光量(輝度)は、発光部ELPの閾値電圧Vth-ELの影響、及び、駆動トランジスタTDrvの閾値電圧Vthの影響を受けない。加えて、駆動トランジスタTDrvにおける移動度μのばらつきに起因したドレイン電流Idsのばらつき発生を抑制することができる。
そして、発光部ELPの発光状態を第(m+m’−1)番目の水平走査期間まで継続する。この時点は、[期間−TP(4)-1]の終わりに相当する。
以上によって、第(n,m)番目の副画素を構成する有機EL素子10の発光の動作が完了する。
実施例5も、本発明の有機エレクトロルミネッセンス発光部の駆動方法に関する。実施例5にあっては、駆動回路は3Tr/1C駆動回路から構成されている。
3Tr/1C駆動回路の等価回路図を図21に示し、有機EL表示装置の概念図を図22に示し、駆動のタイミングチャートを模式的に図23に示し、各トランジスタのオン/オフ状態等を模式的に図24の(A)〜(D)、図25の(A)〜(D)並びに図26の(A)及び(B)に示す。
3Tr/1C駆動回路も、上述した2Tr/1C駆動回路と同様に、書込みトランジスタTSig、駆動トランジスタTDrvの2つのトランジスタ、1つの容量部C1を備えている。そして、3Tr/1C駆動回路においては、発光制御トランジスタTEL_Cを更に備えている。
[書込みトランジスタTSig]
書込みトランジスタTSigの構成は、実施例1において説明した書込みトランジスタTSigの構成と同じであるので、詳細な説明は省略する。但し、書込みトランジスタTSigの一方のソース/ドレイン領域は、データ線DTLに接続されているが、発光部ELPにおける輝度を制御するための映像信号VSigだけでなく、第1ノードND1の電位を初期化するために、第1ノード初期化電圧として、2種類の電圧(より具体的には、後述する電圧VOfs-H及び電圧VOfs-L)も供給される。この点が、実施例1や実施例3において説明した書込みトランジスタTSigの動作と相違している。電圧VOfs-H及び電圧VOfs-Lの値として、限定するものではないが、例えば、
VOfs-H=約30ボルト
VOfs-L=約0ボルト
を例示することができる。
書込みトランジスタTSigの構成は、実施例1において説明した書込みトランジスタTSigの構成と同じであるので、詳細な説明は省略する。但し、書込みトランジスタTSigの一方のソース/ドレイン領域は、データ線DTLに接続されているが、発光部ELPにおける輝度を制御するための映像信号VSigだけでなく、第1ノードND1の電位を初期化するために、第1ノード初期化電圧として、2種類の電圧(より具体的には、後述する電圧VOfs-H及び電圧VOfs-L)も供給される。この点が、実施例1や実施例3において説明した書込みトランジスタTSigの動作と相違している。電圧VOfs-H及び電圧VOfs-Lの値として、限定するものではないが、例えば、
VOfs-H=約30ボルト
VOfs-L=約0ボルト
を例示することができる。
[CELとC1の値の関係]
後述するように、実施例5においては、第1ノードND1の電位の変化に応じて第2ノードND2の電位を変化させ、以て、第2ノードの電位を初期化する。上述した各実施例においては、発光部ELPにおける寄生容量CELの容量の値cELは、容量部C1の容量の値c1及び駆動トランジスタTDrvのゲート電極とソース領域との間の寄生容量の容量の値cgsと比較して十分に大きな値であるとし、駆動トランジスタTDrvのゲート電極(第1ノードND1)の電位の変化に基づく駆動トランジスタTDrvのソース領域(第2ノードND2)の電位の変化を考慮せずに説明を行った。一方、実施例5においては、値c1を、設計上、他の駆動回路よりも大きい値(例えば、値c1を値cELの約1/4〜1/3程度)に設定する。従って、他の駆動回路よりも、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化の程度は大きい。このため、実施例5の説明においては、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化を考慮して説明を行う。尚、図23に示した駆動のタイミングチャートも、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化を考慮して示した。
後述するように、実施例5においては、第1ノードND1の電位の変化に応じて第2ノードND2の電位を変化させ、以て、第2ノードの電位を初期化する。上述した各実施例においては、発光部ELPにおける寄生容量CELの容量の値cELは、容量部C1の容量の値c1及び駆動トランジスタTDrvのゲート電極とソース領域との間の寄生容量の容量の値cgsと比較して十分に大きな値であるとし、駆動トランジスタTDrvのゲート電極(第1ノードND1)の電位の変化に基づく駆動トランジスタTDrvのソース領域(第2ノードND2)の電位の変化を考慮せずに説明を行った。一方、実施例5においては、値c1を、設計上、他の駆動回路よりも大きい値(例えば、値c1を値cELの約1/4〜1/3程度)に設定する。従って、他の駆動回路よりも、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化の程度は大きい。このため、実施例5の説明においては、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化を考慮して説明を行う。尚、図23に示した駆動のタイミングチャートも、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化を考慮して示した。
[発光制御トランジスタTEL_C]
発光制御トランジスタTEL_Cの構成は、実施例3において説明した発光制御トランジスタTEL_Cの構成と同様である。即ち、発光制御トランジスタTEL_Cにおいては、一方のソース/ドレイン領域は、電源部100に接続されており、他方のソース/ドレイン領域は、駆動トランジスタTDrvの一方のソース/ドレイン領域に接続されている。ゲート電極は、発光制御トランジスタ制御線CLEL_Cに接続されている。
発光制御トランジスタTEL_Cの構成は、実施例3において説明した発光制御トランジスタTEL_Cの構成と同様である。即ち、発光制御トランジスタTEL_Cにおいては、一方のソース/ドレイン領域は、電源部100に接続されており、他方のソース/ドレイン領域は、駆動トランジスタTDrvの一方のソース/ドレイン領域に接続されている。ゲート電極は、発光制御トランジスタ制御線CLEL_Cに接続されている。
発光制御トランジスタTEL_Cのオン状態/オフ状態は、発光制御トランジスタTEL_Cからの信号により制御される。より具体的には、発光制御トランジスタ制御線CLEL_Cは、発光制御トランジスタ制御回路103に接続されている。そして、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLEL_Cをローレベルあるいはハイレベルとし、発光制御トランジスタTEL_Cをオン状態あるいはオフ状態とする。
[駆動トランジスタTDrv]
駆動トランジスタTDrvの構成は、実施例1において説明した駆動トランジスタTDrvの構成と同じであるので、詳細な説明は省略する。尚、実施例3と同様に、電源部100と駆動トランジスタTDrvの一方のソース/ドレイン領域とは、発光制御トランジスタTEL_Cを介して接続され、発光部ELPの発光/非発光を発光制御トランジスタTEL_Cを用いて制御する。実施例3と同様に、電源部100は一定の電圧VCCを印加する。
駆動トランジスタTDrvの構成は、実施例1において説明した駆動トランジスタTDrvの構成と同じであるので、詳細な説明は省略する。尚、実施例3と同様に、電源部100と駆動トランジスタTDrvの一方のソース/ドレイン領域とは、発光制御トランジスタTEL_Cを介して接続され、発光部ELPの発光/非発光を発光制御トランジスタTEL_Cを用いて制御する。実施例3と同様に、電源部100は一定の電圧VCCを印加する。
[発光部ELP]
発光部ELPの構成は、実施例1において説明した発光部ELPの構成と同じであるので、詳細な説明は省略する。
発光部ELPの構成は、実施例1において説明した発光部ELPの構成と同じであるので、詳細な説明は省略する。
以下、3Tr/1C駆動回路を用いた発光部ELPの駆動方法の説明を行う。
[期間−TP(3)-1](図23及び図24の(A)参照)
この[期間−TP(3)-1]は、例えば、前の表示フレームにおける動作であり、実質的に、実施例1において説明した[期間−TP(2)-1]と同じ動作である。
この[期間−TP(3)-1]は、例えば、前の表示フレームにおける動作であり、実質的に、実施例1において説明した[期間−TP(2)-1]と同じ動作である。
図23に示す[期間−TP(3)0]〜[期間−TP(3)2]は、図4に示す[期間−TP(2)0]〜[期間−TP(2)3]に対応する期間であり、次の書込み処理が行われる直前までの動作期間である。そして、[期間−TP(3)0]〜[期間−TP(3)2]において、第(n,m)番目の有機EL素子10は原則として非発光状態にある。尚、[期間−TP(3)1B]の始期、及び、[期間−TP(3)4]の終期は、それぞれ、第m番目の水平走査期間の始期、及び、終期に一致するものとして説明する。
以下、[期間−TP(3)0]〜[期間−TP(3)4]の各期間について、説明する。尚、[期間−TP(3)1A]の始期や、[期間−TP(3)1A]〜[期間−TP(3)4]の各期間の長さは、有機EL表示装置の設計に応じて適宜設定すればよい。
[期間−TP(3)0](図23、図24の(B)及び(C)参照)
この[期間−TP(3)0]は、例えば、前の表示フレームから現表示フレームにおける動作であり、実質的に、実施例3において説明した[期間−TP(4)0]と同じ動作である。
この[期間−TP(3)0]は、例えば、前の表示フレームから現表示フレームにおける動作であり、実質的に、実施例3において説明した[期間−TP(4)0]と同じ動作である。
[期間−TP(3)1A]〜[期間−TP(3)1C](図23、図24の(D)、図25の(A)及び(B)参照)
後述するように、[期間−TP(3)1C]において、上記の工程(a)、即ち、上述した前処理が行われる。前記工程(a)が行われる走査期間(即ち、第m番目の水平走査期間)の始期よりも先行して走査線SCLからの信号により書込みトランジスタTSigをオン状態として、前記工程(a)を行う。実施例5においては、実施例1において説明したと同様に、第m番目の水平走査期間の直前の走査期間(即ち、第(m−1)番目の水平走査期間)において書込みトランジスタTSigをオン状態として前記工程(a)を行う。以下、詳しく説明する。
後述するように、[期間−TP(3)1C]において、上記の工程(a)、即ち、上述した前処理が行われる。前記工程(a)が行われる走査期間(即ち、第m番目の水平走査期間)の始期よりも先行して走査線SCLからの信号により書込みトランジスタTSigをオン状態として、前記工程(a)を行う。実施例5においては、実施例1において説明したと同様に、第m番目の水平走査期間の直前の走査期間(即ち、第(m−1)番目の水平走査期間)において書込みトランジスタTSigをオン状態として前記工程(a)を行う。以下、詳しく説明する。
[期間−TP(3)1A](図23、図24の(D)参照)
発光制御トランジスタTEL_Cのオフ状態を維持したまま、第(m−1)番目の水平走査期間の終期以前に、走査回路101の動作に基づき、走査線SCLをハイレベルとする。これにより、走査線SCLからの信号によりオン状態とされた書込みトランジスタTSigを介して、データ線DTLから電圧が第1ノードND1に印加される。実施例5においては、実施例1と同様に、データ線DTLに映像信号VSig_m-1が印加されている期間に書込みトランジスタTSigがオン状態とされるとして説明する。第1ノードND1の電位はVSig_m-1となる。
発光制御トランジスタTEL_Cのオフ状態を維持したまま、第(m−1)番目の水平走査期間の終期以前に、走査回路101の動作に基づき、走査線SCLをハイレベルとする。これにより、走査線SCLからの信号によりオン状態とされた書込みトランジスタTSigを介して、データ線DTLから電圧が第1ノードND1に印加される。実施例5においては、実施例1と同様に、データ線DTLに映像信号VSig_m-1が印加されている期間に書込みトランジスタTSigがオン状態とされるとして説明する。第1ノードND1の電位はVSig_m-1となる。
[期間−TP(3)1B](図23、図25の(A)参照)
[期間−TP(3)1B]から、現表示フレームにおける第m番目の水平走査期間が開始する。発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLEL_Cからの信号により発光制御トランジスタTEL_Cのオフ状態を保った状態で、[期間−TP(3)1B]の始期において、映像信号出力回路102の動作に基づき、データ線DTLの電圧を映像信号VSig_m-1から第1ノード初期化電圧としてのVOfs-H(30ボルト)に切り替える。その結果、第1ノードND1の電位は、VOfs-Hとなる。上述したように、容量部C1の容量の値c1を、設計上、他の駆動回路よりも大きい値としたので、ソース領域の電位(第2ノードND2の電位)は上昇する。尚、発光部ELPの両端の電位差が閾値電圧Vth-ELを超えると、発光部ELPは導通状態となるが、駆動トランジスタTDrvのソース領域の電位は、再び、(Vth-EL+VCat)まで低下する。この過程において、発光部ELPが発光し得るが、発光は一瞬であり、実用上、問題とはならない。一方、駆動トランジスタTDrvのゲート電極は電圧VOfs-Hを保持する。
[期間−TP(3)1B]から、現表示フレームにおける第m番目の水平走査期間が開始する。発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLEL_Cからの信号により発光制御トランジスタTEL_Cのオフ状態を保った状態で、[期間−TP(3)1B]の始期において、映像信号出力回路102の動作に基づき、データ線DTLの電圧を映像信号VSig_m-1から第1ノード初期化電圧としてのVOfs-H(30ボルト)に切り替える。その結果、第1ノードND1の電位は、VOfs-Hとなる。上述したように、容量部C1の容量の値c1を、設計上、他の駆動回路よりも大きい値としたので、ソース領域の電位(第2ノードND2の電位)は上昇する。尚、発光部ELPの両端の電位差が閾値電圧Vth-ELを超えると、発光部ELPは導通状態となるが、駆動トランジスタTDrvのソース領域の電位は、再び、(Vth-EL+VCat)まで低下する。この過程において、発光部ELPが発光し得るが、発光は一瞬であり、実用上、問題とはならない。一方、駆動トランジスタTDrvのゲート電極は電圧VOfs-Hを保持する。
[期間−TP(3)1C](図23、図25の(B)参照)
この期間内に、上記の工程(a)、即ち、上述した前処理を行う。発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLEL_Cからの信号により発光制御トランジスタTEL_Cのオフ状態を保った状態で、第1ノードND1に印加される第1ノード初期化電圧の値をVOfs-HからVOfs-Lに変化させ、以て、第1ノードND1の電位の変化に応じて第2ノードND2の電位を変化させることにより第2ノードND2の電位を初期化する。具体的には、データ線DTLの電位を、電圧VOfs-Hから電圧VOfs-Lへと変更することによって、第1ノードND1の電位は、VOfs-H(30ボルト)からVOfs-L(0ボルト)となる。そして、第1ノードND1の電位の低下に伴い、第2ノードND2の電位も低下する。即ち、駆動トランジスタTDrvのゲート電極の電位の変化分(VOfs-L−VOfs-H)に基づく電荷が、容量部C1、発光部ELPの寄生容量CEL、駆動トランジスタTDrvのゲート電極と他方のソース/ドレイン領域との間の寄生容量に振り分けられる。尚、後述する[期間−TP(3)2]における動作の前提として、[期間−TP(3)1C]の終期において、第2ノードND2の電位がVOfs-L−Vthよりも低いことが必要となる。VOfs-Hの値等は、この条件を満たすように設定されている。即ち、以上の処理により、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差がVth以上となり、駆動トランジスタTDrvはオン状態となる。
この期間内に、上記の工程(a)、即ち、上述した前処理を行う。発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLEL_Cからの信号により発光制御トランジスタTEL_Cのオフ状態を保った状態で、第1ノードND1に印加される第1ノード初期化電圧の値をVOfs-HからVOfs-Lに変化させ、以て、第1ノードND1の電位の変化に応じて第2ノードND2の電位を変化させることにより第2ノードND2の電位を初期化する。具体的には、データ線DTLの電位を、電圧VOfs-Hから電圧VOfs-Lへと変更することによって、第1ノードND1の電位は、VOfs-H(30ボルト)からVOfs-L(0ボルト)となる。そして、第1ノードND1の電位の低下に伴い、第2ノードND2の電位も低下する。即ち、駆動トランジスタTDrvのゲート電極の電位の変化分(VOfs-L−VOfs-H)に基づく電荷が、容量部C1、発光部ELPの寄生容量CEL、駆動トランジスタTDrvのゲート電極と他方のソース/ドレイン領域との間の寄生容量に振り分けられる。尚、後述する[期間−TP(3)2]における動作の前提として、[期間−TP(3)1C]の終期において、第2ノードND2の電位がVOfs-L−Vthよりも低いことが必要となる。VOfs-Hの値等は、この条件を満たすように設定されている。即ち、以上の処理により、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差がVth以上となり、駆動トランジスタTDrvはオン状態となる。
[期間−TP(3)2](図23、図25の(C)参照)
この[期間−TP(3)2]において、上記の工程(b)、即ち、上述した閾値電圧キャンセル処理を行う。実施例3において説明した[期間−TP(4)2]と実質的に同じ動作であるので説明を省略する。
この[期間−TP(3)2]において、上記の工程(b)、即ち、上述した閾値電圧キャンセル処理を行う。実施例3において説明した[期間−TP(4)2]と実質的に同じ動作であるので説明を省略する。
[期間−TP(3)3](図23、図25の(D)参照)
この期間内に、上記の工程(c)、即ち、上述した書込み処理を行う。実施例3において説明した[期間−TP(4)3]と実質的に同じ動作であるので説明を省略する。
この期間内に、上記の工程(c)、即ち、上述した書込み処理を行う。実施例3において説明した[期間−TP(4)3]と実質的に同じ動作であるので説明を省略する。
[期間−TP(3)4](図23、図26の(A)参照)
その後、駆動トランジスタTDrvの移動度μの大小に基づく駆動トランジスタTDrvのソース領域(第2ノードND2)の電位の補正(移動度補正処理)を行う。実施例3において説明した[期間−TP(4)4]と実質的に同じ動作であるので説明を省略する。
その後、駆動トランジスタTDrvの移動度μの大小に基づく駆動トランジスタTDrvのソース領域(第2ノードND2)の電位の補正(移動度補正処理)を行う。実施例3において説明した[期間−TP(4)4]と実質的に同じ動作であるので説明を省略する。
[期間−TP(3)5](図23、図26の(B)参照)
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。その後、この期間内に、上記の工程(d)を行う。即ち、書込みトランジスタTSigはオフ状態であり、第1ノードND1、即ち、駆動トランジスタTDrvのゲート電極は浮遊状態となる。発光制御トランジスタTEL_Cのオン状態を維持し、駆動トランジスタTDrvの一方のソース/ドレイン領域に電源部100から電圧VCCが印加された状態を維持する。従って、以上の結果として、第2ノードND2の電位は上昇し、(Vth-EL+VCat)を越えるので、発光部ELPは発光を開始する。このとき、発光部ELPを流れる電流は、前述した式(5)にて得ることができるので、発光部ELPを流れる電流Idsは、発光部ELPの閾値電圧Vth-EL、及び、駆動トランジスタTDrvの閾値電圧Vthには依存しない。
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。その後、この期間内に、上記の工程(d)を行う。即ち、書込みトランジスタTSigはオフ状態であり、第1ノードND1、即ち、駆動トランジスタTDrvのゲート電極は浮遊状態となる。発光制御トランジスタTEL_Cのオン状態を維持し、駆動トランジスタTDrvの一方のソース/ドレイン領域に電源部100から電圧VCCが印加された状態を維持する。従って、以上の結果として、第2ノードND2の電位は上昇し、(Vth-EL+VCat)を越えるので、発光部ELPは発光を開始する。このとき、発光部ELPを流れる電流は、前述した式(5)にて得ることができるので、発光部ELPを流れる電流Idsは、発光部ELPの閾値電圧Vth-EL、及び、駆動トランジスタTDrvの閾値電圧Vthには依存しない。
そして、発光部ELPの発光状態を第(m+m’−1)番目の水平走査期間まで継続する。この時点は、[期間−TP(3)-1]の終わりに相当する。
以上によって、第(n,m)番目の副画素を構成する有機EL素子10の発光の動作が完了する。
以上、本発明を好ましい実施例に基づき説明したが、本発明はこれらの実施例に限定されるものではない。実施例において説明した有機EL表示装置、有機EL素子、駆動回路を構成する各種の構成要素の構成、構造、発光部の駆動方法における工程は例示であり、適宜、変更することができる。
実施例5においては、工程(a)乃至工程(c)を第m番目の水平走査期間において行った。実施例5の変形例として工程(a)乃至工程(c)を複数の水平走査期間に亙って行うこともできる。例えば、実施例5において[期間−TP(3)1C]を第(m−2)番目の水平走査期間で行い、その後、実施例4において図17において説明した[期間−TP(4)’2A]以降の動作を行う構成とすることもできる。
また、実施例3乃至実施例5においては、書込み処理と移動度補正を別個に行ったが、これに限るものではない。実施例1と同様に、書込み処理において移動度補正処理が併せて行われる構成とすることもできる。具体的には、発光制御トランジスタTEL_Cをオン状態とした状態で、書込みトランジスタTSigを介して、データ線DTLから映像信号VSig_mを第1ノードに印加する構成とすればよい。
TSig・・・書込みトランジスタ、TDrv・・・駆動トランジスタ、TEL_C・・・発光制御トランジスタ、TND1・・・第1ノード初期化トランジスタ、TND2・・・第2ノード初期化トランジスタ、C1・・・容量部、ELP・・・有機エレクトロルミネッセンス発光部(発光部)、CEL・・・発光部ELPの寄生容量、ND1・・・第1ノード、ND2・・・第2ノード、SCL・・・走査線、DTL・・・データ線、CLEL_C・・・発光制御トランジスタ制御線、AZND1・・・第1ノード初期化トランジスタ制御線、AZND2・・・第2ノード初期化トランジスタ制御線、PSND2・・・第2ノード初期化電圧供給線、10・・・有機エレクトロルミネッセンス素子、20・・・支持体、21・・・基板、31・・・ゲート電極、32・・・ゲート絶縁層、33・・・半導体層、34・・・チャネル形成領域、35・・・ソース/ドレイン領域、36・・・他方の電極、37・・・一方の電極、38,39・・・配線、40・・・層間絶縁層、51・・・アノード電極、52・・・正孔輸送層、発光層及び電子輸送層、53・・・カソード電極、54・・・第2層間絶縁層、55,56・・・コンタクトホール、100・・・電源部、101・・・走査回路、102・・・映像信号出力回路、103・・・発光制御トランジスタ制御回路、104・・・第1ノード初期化トランジスタ制御回路、105・・・第2ノード初期化トランジスタ制御回路
Claims (4)
- (A)ソース/ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた駆動トランジスタ、
(B)ソース/ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた書込みトランジスタ、並びに、
(C)一対の電極を備えた容量部、
を備えており、
駆動トランジスタにおいては、
(A−1)一方のソース/ドレイン領域は、電源部に接続されており、
(A−2)他方のソース/ドレイン領域は、有機エレクトロルミネッセンス発光部に備えられたアノード電極に接続され、且つ、容量部の一方の電極に接続されており、第2ノードを構成し、
(A−3)ゲート電極は、書込みトランジスタの他方のソース/ドレイン領域に接続され、且つ、容量部の他方の電極に接続されており、第1ノードを構成し、
書込みトランジスタにおいては、
(B−1)一方のソース/ドレイン領域は、データ線に接続されており、
(B−2)ゲート電極は、走査線に接続されている、
有機エレクトロルミネッセンス発光部を駆動するための駆動回路を用いて、
(a)第1ノードと第2ノードとの間の電位差が駆動トランジスタの閾値電圧を越え、且つ、第2ノードと有機エレクトロルミネッセンス発光部に備えられたカソード電極との間の電位差が有機エレクトロルミネッセンス発光部の閾値電圧を越えないように、第1ノードの電位及び第2ノードの電位を初期化する前処理を行い、次いで、
(b)第1ノードの電位を保った状態で、第1ノードの電位から駆動トランジスタの閾値電圧を減じた電圧よりも高い電圧を、電源部から駆動トランジスタの一方のソース/ドレイン領域に印加し、以て、第1ノードの電位から駆動トランジスタの閾値電圧を減じた電位に向かって第2ノードの電位を変化させる閾値電圧キャンセル処理を行い、その後、
(c)書込みトランジスタを介して、データ線から映像信号を第1ノードに印加する書込み処理を行い、次いで、
(d)書込みトランジスタをオフ状態とすることにより第1ノードを浮遊状態とし、電源部から駆動トランジスタを介して、第1ノードと第2ノードとの間の電位差の値に応じた電流を有機エレクトロルミネッセンス発光部に流す、
工程から成り、
所定の走査期間において、データ線に、第1ノード初期化電圧を印加し、次いで、第1ノード初期化電圧に代えて映像信号を印加し、
前記工程(a)において、オン状態の書込みトランジスタを介してデータ線から第1ノードに第1ノード初期化電圧を印加し、以て、第1ノードの電位を初期化し、
前記工程(b)において、オン状態の書込みトランジスタを介してデータ線から第1ノードに第1ノード初期化電圧を印加した状態を保ち、以て、第1ノードの電位を保った状態とする、
有機エレクトロルミネッセンス発光部の駆動方法であって、
前記工程(a)が行われる走査期間の始期よりも先行して走査線からの信号により書込みトランジスタをオン状態として、前記工程(a)を行うことを特徴とする有機エレクトロルミネッセンス発光部の駆動方法。 - 前記工程(a)において、駆動トランジスタを介して、電源部から第2ノード初期化電圧を第2ノードに印加し、以て、第2ノードの電位を初期化することを特徴とする請求項1に記載の有機エレクトロルミネッセンス発光部の駆動方法。
- 駆動回路は、
(D)ソース/ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた発光制御トランジスタ、並びに、
(E)ソース/ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた第2ノード初期化トランジスタ、
を更に備えており、
発光制御トランジスタにおいては、
(D−1)一方のソース/ドレイン領域は、電源部に接続されており、
(D−2)他方のソース/ドレイン領域は、駆動トランジスタの一方のソース/ドレイン領域に接続されており、
(D−3)ゲート電極は、発光制御トランジスタ制御線に接続されており、
第2ノード初期化トランジスタにおいては、
(E−1)一方のソース/ドレイン領域は、第2ノード初期化電圧供給線に接続されており、
(E−2)他方のソース/ドレイン領域は、第2ノードに接続されており、
(E−3)ゲート電極は、第2ノード初期化トランジスタ制御線に接続されており、
前記工程(a)において、発光制御トランジスタ制御線からの信号により発光制御トランジスタのオフ状態を保った状態で、第2ノード初期化トランジスタ制御線からの信号によりオン状態とされた第2ノード初期化トランジスタを介して、第2ノード初期化電圧供給線から第2ノード初期化電圧を第2ノードに印加し、次いで、第2ノード初期化トランジスタ制御線からの信号により第2ノード初期化トランジスタをオフ状態とし、以て、第2ノードの電位を初期化し、
前記工程(b)において、発光制御トランジスタ制御線からの信号によりオン状態とされた発光制御トランジスタを介して駆動トランジスタの一方のソース/ドレイン領域を電源部と導通させる、
ことを特徴とする請求項1に記載の有機エレクトロルミネッセンス発光部の駆動方法。 - 駆動回路は、
(D)ソース/ドレイン領域、チャネル形成領域、及び、ゲート電極を備えた発光制御トランジスタ、
を更に備えており、
発光制御トランジスタにおいては、
(D−1)一方のソース/ドレイン領域は、電源部に接続されており、
(D−2)他方のソース/ドレイン領域は、駆動トランジスタの一方のソース/ドレイン領域に接続されており、
(D−3)ゲート電極は、発光制御トランジスタ制御線に接続されており、
前記工程(a)において、発光制御トランジスタ制御線からの信号により発光制御トランジスタのオフ状態を保った状態で、第1ノードに印加される第1ノード初期化電圧の値を変化させ、以て、第1ノードの電位の変化に応じて第2ノードの電位を変化させることにより第2ノードの電位を初期化し、
前記工程(b)において、発光制御トランジスタ制御線からの信号によりオン状態とされた発光制御トランジスタを介して駆動トランジスタの一方のソース/ドレイン領域を電源部と導通させる、
ことを特徴とする請求項1に記載の有機エレクトロルミネッセンス発光部の駆動方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007230047A JP2009063719A (ja) | 2007-09-05 | 2007-09-05 | 有機エレクトロルミネッセンス発光部の駆動方法 |
US12/230,216 US8248334B2 (en) | 2007-09-05 | 2008-08-26 | Method of driving organic electroluminescence emission portion |
US13/526,602 US8780022B2 (en) | 2007-09-05 | 2012-06-19 | Method of driving organic electroluminescence emission portion |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007230047A JP2009063719A (ja) | 2007-09-05 | 2007-09-05 | 有機エレクトロルミネッセンス発光部の駆動方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009063719A true JP2009063719A (ja) | 2009-03-26 |
Family
ID=40406654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007230047A Pending JP2009063719A (ja) | 2007-09-05 | 2007-09-05 | 有機エレクトロルミネッセンス発光部の駆動方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US8248334B2 (ja) |
JP (1) | JP2009063719A (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4881874A (en) * | 1988-03-31 | 1989-11-21 | Bell Helicopter Textron Inc. | Tail rotor |
JP5141192B2 (ja) * | 2007-11-02 | 2013-02-13 | ソニー株式会社 | 有機エレクトロルミネッセンス発光部の駆動方法 |
JP5012728B2 (ja) * | 2008-08-08 | 2012-08-29 | ソニー株式会社 | 表示パネルモジュール、半導体集積回路、画素アレイ部の駆動方法及び電子機器 |
JP4844634B2 (ja) * | 2009-01-06 | 2011-12-28 | ソニー株式会社 | 有機エレクトロルミネッセンス発光部の駆動方法 |
JP2011107692A (ja) * | 2009-10-20 | 2011-06-02 | Semiconductor Energy Lab Co Ltd | 表示装置の駆動方法、表示装置、及び電子機器。 |
KR101515375B1 (ko) * | 2011-08-09 | 2015-05-04 | 가부시키가이샤 제이올레드 | 화상 표시 장치의 구동 방법 |
JP5870546B2 (ja) * | 2011-08-23 | 2016-03-01 | ソニー株式会社 | 表示装置及び電子機器 |
JP6108856B2 (ja) * | 2012-03-09 | 2017-04-05 | キヤノン株式会社 | 表示装置及びそれを用いた電子機器及び表示装置の駆動方法 |
JP2014102319A (ja) * | 2012-11-19 | 2014-06-05 | Sony Corp | 発光素子及び表示装置 |
CN104332138A (zh) * | 2014-12-02 | 2015-02-04 | 京东方科技集团股份有限公司 | 像素驱动电路、显示装置和像素驱动方法 |
JP2017068032A (ja) * | 2015-09-30 | 2017-04-06 | ソニー株式会社 | 表示素子の駆動方法、表示装置、及び、電子機器 |
CN106981269B (zh) * | 2017-06-05 | 2018-12-14 | 京东方科技集团股份有限公司 | 一种像素电路及其驱动方法、显示面板和显示装置 |
CN109727578A (zh) * | 2018-12-14 | 2019-05-07 | 合肥鑫晟光电科技有限公司 | 显示装置的补偿方法、装置和显示设备 |
CN109658856B (zh) * | 2019-02-28 | 2021-03-19 | 京东方科技集团股份有限公司 | 像素数据补偿参数获取方法及装置、amoled显示面板 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3351418B2 (ja) | 2000-04-27 | 2002-11-25 | ニチハ株式会社 | パーティクルボードの製造方法 |
US7612749B2 (en) * | 2003-03-04 | 2009-11-03 | Chi Mei Optoelectronics Corporation | Driving circuits for displays |
US7173590B2 (en) * | 2004-06-02 | 2007-02-06 | Sony Corporation | Pixel circuit, active matrix apparatus and display apparatus |
JP5207581B2 (ja) * | 2004-07-16 | 2013-06-12 | 三洋電機株式会社 | 半導体装置または表示装置の駆動方法 |
CA2490858A1 (en) * | 2004-12-07 | 2006-06-07 | Ignis Innovation Inc. | Driving method for compensated voltage-programming of amoled displays |
US7663615B2 (en) * | 2004-12-13 | 2010-02-16 | Casio Computer Co., Ltd. | Light emission drive circuit and its drive control method and display unit and its display drive method |
JP4923410B2 (ja) | 2005-02-02 | 2012-04-25 | ソニー株式会社 | 画素回路及び表示装置 |
JP4240059B2 (ja) | 2006-05-22 | 2009-03-18 | ソニー株式会社 | 表示装置及びその駆動方法 |
JP2008170788A (ja) * | 2007-01-12 | 2008-07-24 | Hitachi Displays Ltd | 画像表示装置 |
JP4245057B2 (ja) * | 2007-02-21 | 2009-03-25 | ソニー株式会社 | 表示装置及びその駆動方法と電子機器 |
JP2008233122A (ja) * | 2007-03-16 | 2008-10-02 | Sony Corp | 表示装置、表示装置の駆動方法および電子機器 |
JP2008233502A (ja) * | 2007-03-20 | 2008-10-02 | Sony Corp | 有機エレクトロルミネッセンス発光部の駆動方法 |
JP5141192B2 (ja) * | 2007-11-02 | 2013-02-13 | ソニー株式会社 | 有機エレクトロルミネッセンス発光部の駆動方法 |
JP4957713B2 (ja) * | 2008-12-08 | 2012-06-20 | ソニー株式会社 | 有機エレクトロルミネッセンス表示装置の駆動方法 |
JP2011170244A (ja) * | 2010-02-22 | 2011-09-01 | Sony Corp | 表示装置及び表示装置の駆動方法、並びに、表示素子の駆動方法 |
-
2007
- 2007-09-05 JP JP2007230047A patent/JP2009063719A/ja active Pending
-
2008
- 2008-08-26 US US12/230,216 patent/US8248334B2/en active Active
-
2012
- 2012-06-19 US US13/526,602 patent/US8780022B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20090058771A1 (en) | 2009-03-05 |
US8780022B2 (en) | 2014-07-15 |
US20120249517A1 (en) | 2012-10-04 |
US8248334B2 (en) | 2012-08-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009063719A (ja) | 有機エレクトロルミネッセンス発光部の駆動方法 | |
JP4479755B2 (ja) | 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置 | |
KR101529323B1 (ko) | 표시장치 및 그 구동방법 | |
JP2008256916A (ja) | 有機エレクトロルミネッセンス発光部の駆動方法 | |
JP4844634B2 (ja) | 有機エレクトロルミネッセンス発光部の駆動方法 | |
JP5141192B2 (ja) | 有機エレクトロルミネッセンス発光部の駆動方法 | |
JP4957713B2 (ja) | 有機エレクトロルミネッセンス表示装置の駆動方法 | |
JP5262930B2 (ja) | 表示素子の駆動方法、及び、表示装置の駆動方法 | |
JP2009288767A (ja) | 表示装置及びその駆動方法 | |
JP2009271199A (ja) | 表示装置及び表示装置の駆動方法 | |
JP2008226491A (ja) | 有機エレクトロルミネッセンス表示装置 | |
JP2008233501A (ja) | 有機エレクトロルミネッセンス発光部の駆動方法 | |
JP2008233502A (ja) | 有機エレクトロルミネッセンス発光部の駆動方法 | |
JP2010113188A (ja) | 有機エレクトロルミネッセンス発光部の駆動方法 | |
JP2013044891A (ja) | 表示装置及び電子機器 | |
JP5098508B2 (ja) | 有機エレクトロルミネッセンス表示装置、及び、有機エレクトロルミネッセンス発光部を駆動するための駆動回路、並びに、有機エレクトロルミネッセンス発光部の駆動方法 | |
JP5293417B2 (ja) | 表示装置の駆動方法 | |
JP4844641B2 (ja) | 表示装置及びその駆動方法 | |
JP2011090241A (ja) | 表示装置、及び、表示装置の駆動方法 | |
JP5157317B2 (ja) | 有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置 | |
JP2008176141A (ja) | 有機エレクトロルミネッセンス表示装置 | |
JP2008281612A (ja) | 有機エレクトロルミネッセンス発光部を駆動するための駆動回路、有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置 | |
JP2009098166A (ja) | 有機エレクトロルミネッセンス発光部の駆動方法 | |
JP2008242369A (ja) | 有機エレクトロルミネッセンス素子及び有機エレクトロルミネッセンス表示装置 | |
JP2011007843A (ja) | 表示装置、及び、表示装置の駆動方法 |