JP5870546B2 - 表示装置及び電子機器 - Google Patents
表示装置及び電子機器 Download PDFInfo
- Publication number
- JP5870546B2 JP5870546B2 JP2011181797A JP2011181797A JP5870546B2 JP 5870546 B2 JP5870546 B2 JP 5870546B2 JP 2011181797 A JP2011181797 A JP 2011181797A JP 2011181797 A JP2011181797 A JP 2011181797A JP 5870546 B2 JP5870546 B2 JP 5870546B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- light emitting
- node
- period
- drv
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 19
- 239000000758 substrate Substances 0.000 claims description 19
- 229910052710 silicon Inorganic materials 0.000 claims description 18
- 239000010703 silicon Substances 0.000 claims description 17
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 11
- 239000004020 conductor Substances 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 7
- 238000000034 method Methods 0.000 description 78
- 230000008569 process Effects 0.000 description 74
- 239000010410 layer Substances 0.000 description 63
- 230000008859 change Effects 0.000 description 37
- 238000010586 diagram Methods 0.000 description 33
- 238000012937 correction Methods 0.000 description 20
- 239000011229 interlayer Substances 0.000 description 17
- 238000012545 processing Methods 0.000 description 15
- 230000003071 parasitic effect Effects 0.000 description 14
- 238000013461 design Methods 0.000 description 11
- 230000000694 effects Effects 0.000 description 9
- 238000012986 modification Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 8
- 238000013459 approach Methods 0.000 description 6
- 238000005401 electroluminescence Methods 0.000 description 6
- 238000004020 luminiscence type Methods 0.000 description 6
- 239000011368 organic material Substances 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000007781 pre-processing Methods 0.000 description 3
- 230000009471 action Effects 0.000 description 2
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000005525 hole transport Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 208000013057 hereditary mucoepithelial dysplasia Diseases 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
- G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3266—Details of drivers for scan electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0688—Integrated circuits having a three-dimensional layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
- H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/129—Chiplets
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/04—Structural and physical details of display devices
- G09G2300/0421—Structural details of the set of electrodes
- G09G2300/0426—Layout of electrodes and connections
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
- G09G2300/0866—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes by means of changes in the pixel supply voltage
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Theoretical Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Geometry (AREA)
- Electroluminescent Light Sources (AREA)
- Control Of El Displays (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Multimedia (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Description
ソース/ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタTDrv、
ソース/ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタTSig、並びに、
容量部C1、
から構成されている。尚、符号CELは、発光部ELPの寄生容量を示す。
一方のソース/ドレイン領域は、電流供給線CSLに接続されており、
他方のソース/ドレイン領域は、発光部ELPに接続され、且つ、容量部C1の一端に接続されており、第2ノードND2を構成し、
ゲート電極は、映像信号書込みトランジスタTSigの他方のソース/ドレイン領域に接続され、且つ、容量部C1の他端に接続されており、第1ノードND1を構成する。
一方のソース/ドレイン領域は、データ線DTLに接続されており、
ゲート電極は、走査線SCLに接続されている。
駆動回路は、少なくとも、
(A)ソース/ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタ、
(B)ソース/ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタ、並びに、
(C)容量部、
から構成されており、
駆動トランジスタにおいて、
(A−1)一方のソース/ドレイン領域は、電流供給線に接続されており、
(A−2)他方のソース/ドレイン領域は、発光部に接続され、且つ、容量部の一端に接続されており、第2ノードを構成し、
(A−3)ゲート電極は、映像信号書込みトランジスタの他方のソース/ドレイン領域に接続され、且つ、容量部の他端に接続されており、第1ノードを構成し、
映像信号書込みトランジスタにおいて、
(B−1)一方のソース/ドレイン領域は、データ線に接続されており、
(B−2)ゲート電極は、走査線に接続されており、
駆動トランジスタは、第1導電型のシリコン半導体基板に形成された第2導電型の第1ウエル内に形成された第1導電型の第2ウエル内に形成されており、
映像信号書込みトランジスタは、第1導電型のシリコン半導体基板に形成されており、
駆動トランジスタの他方のソース/ドレイン領域と第2ウエルとは電気的に接続されている。
1.本開示の表示装置及び電子機器、全般に関する説明
2.実施例1(本開示の表示装置及び電子機器)
3.実施例2(実施例1の変形)
4.実施例3(実施例1の別の変形。5Tr/1C駆動回路)
5.実施例4(実施例1の別の変形。4Tr/1C駆動回路)
6.実施例5(実施例1の別の変形。3Tr/1C駆動回路)
7.実施例6(実施例1の別の変形。2Tr/1C駆動回路)、その他
本開示の表示装置あるいは電子機器に備えられた表示装置において、映像信号書込みトランジスタは、第1導電型のシリコン半導体基板に形成された第1導電型の第3ウエル内に形成されており、第3ウエルは、全ての発光素子において同じ電位とされる形態とすることができる。また、このような形態を含む本開示の表示装置あるいは電子機器に備えられた表示装置において、第1ウエルは、発光素子毎に電気的に分離されている形態とすることができる。
(a)電流供給部100、
(b)走査回路101、
(c)映像信号出力回路102、
(d)第1の方向にN個、第1の方向とは異なる第2の方向(具体的には、第1の方向に直交する方向)にM個、合計N×M個の、2次元マトリクス状に配列された発光素子1、
(e)電流供給部100に接続され、第1の方向に延びるM本の電流供給線CSL、
(f)走査回路101に接続され、第1の方向に延びるM本の走査線SCL、並びに、
(g)映像信号出力回路102に接続され、第2の方向に延びるN本のデータ線DTL、
を備えている。尚、図19においては、3×3個の発光素子1を図示しているが、これは、あくまでも例示に過ぎない。また、電流供給部100や走査回路101は、走査線SCLの一端に配されていてもよいし、両端に配されていてもよい。
(A)ソース/ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタTDrv、
(B)ソース/ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタTSig、並びに、
(C)容量部C1、
から構成されている。尚、駆動トランジスタTDrv及び映像信号書込みトランジスタTSigは、具体的には、MOSFETから成る。
(A−1)一方のソース/ドレイン領域24は、電流供給線CSLに接続されており、
(A−2)他方のソース/ドレイン領域25は、発光部ELPに接続され、且つ、容量部C1の一端に接続されており、第2ノードND2を構成し、
(A−3)ゲート電極21は、映像信号書込みトランジスタTSigの他方のソース/ドレイン領域35に接続され、且つ、容量部C1の他端に接続されており、第1ノードND1を構成する。
(B−1)一方のソース/ドレイン領域34は、データ線DTLに接続されており、
(B−2)ゲート電極31は、走査線SCLに接続されている。
駆動回路は、少なくとも、
発光部ELP、
容量部C1、
MOSFETから成り、駆動信号(輝度信号)VSigを容量部C1に保持する映像信号書込みトランジスタTSig、及び、
MOSFETから成り、容量部C1に保持された駆動信号(輝度信号)VSigに基づき、発光部ELPを駆動する駆動トランジスタTDrv、
から構成されており、
駆動トランジスタTDrvは、第1導電型のシリコン半導体基板10に形成された第2導電型の第1ウエル11内に形成された第1導電型の第2ウエル12内に形成されており、
映像信号書込みトランジスタTSigは、第1導電型のシリコン半導体基板10に形成されており、
駆動トランジスタTDrvの他方のソース/ドレイン領域と第2ウエル12とは電気的に接続されている。
(a)第1ノードND1と第2ノードND2との間の電位差が、駆動トランジスタTDrvの閾値電圧Vthを越え、且つ、第2ノードND2と発光部ELPに備えられたカソード電極との間の電位差が、発光部ELPの閾値電圧Vth-ELを越えないように、第1ノードND1に第1ノード初期化電圧を印加し、第2ノードND2に第2ノード初期化電圧を印加する前処理を行い、次いで、
(b)第1ノードND1の電位を保った状態で、駆動トランジスタTDrvのドレイン領域の電位を前記工程(a)における第2ノードND2の電位よりも高くすることにより第2ノードND2の電位を上昇させ、以て、第1ノードND1と第2ノードND2との間の電位差を駆動トランジスタTDrvの閾値電圧Vthに近づける閾値電圧キャンセル処理を行い、その後、
(c)走査線SCLからの信号によりオン状態とされた映像信号書込みトランジスタTSigを介して、データ線DTLから映像信号電圧を第1ノードND1に印加し、以て、駆動トランジスタTDrvをオン状態とする書込み処理を行い、次いで、
(d)走査線SCLからの信号により映像信号書込みトランジスタTSigをオフ状態とすることにより第1ノードND1を浮遊状態とし、その後、
(e)電流供給部100から駆動トランジスタTDrvを介して、第1ノードND1と第2ノードND2との間の電位差の値に応じた電流を発光部ELPに流すことにより、発光部ELPを駆動する、
工程から成る。
発光制御トランジスタTEL_Cの一方のソース/ドレイン領域は、電流供給部(電圧VCC)100に接続され、発光制御トランジスタTEL_Cの他方のソース/ドレイン領域は、駆動トランジスタTDrvの一方のソース/ドレイン領域に接続されている。また、発光制御トランジスタTEL_Cのオン/オフ動作は、発光制御トランジスタTEL_Cのゲート電極に接続された発光制御トランジスタ制御線CLEL_Cによって制御される。
駆動トランジスタTDrvの一方のソース/ドレイン領域は、上述のとおり、発光制御トランジスタTEL_Cの他方のソース/ドレイン領域に接続されている。即ち、駆動トランジスタTDrvは、発光制御トランジスタTEL_Cを介して、電流供給部100に接続されている。一方、駆動トランジスタTDrvの他方のソース/ドレイン領域は、
(1)発光部ELPのアノード電極、
(2)第2ノード初期化トランジスタTND2の他方のソース/ドレイン領域、及び、
(3)容量部C1の一方の電極、
に接続されており、第2ノードND2を構成する。また、駆動トランジスタTDrvのゲート電極は、
(1)映像信号書込みトランジスタTSigの他方のソース/ドレイン領域、
(2)第1ノード初期化トランジスタTND1の他方のソース/ドレイン領域、及び、
(3)容量部C1の他方の電極、
に接続されており、第1ノードND1を構成する。
μ :実効的な移動度
L :チャネル長
W :チャネル幅
Vgs:ゲート電極とソース領域との間の電位差
Vth:閾値電圧
Cox:(ゲート絶縁層の比誘電率)×(真空の誘電率)/(ゲート絶縁層の厚さ)
k≡(1/2)・(W/L)・Cox
とする。
映像信号書込みトランジスタTSigの他方のソース/ドレイン領域は、実施例1にて説明したとおり、駆動トランジスタTDrvのゲート電極に接続されている。一方、映像信号書込みトランジスタTSigの一方のソース/ドレイン領域は、データ線DTLに接続されている。そして、映像信号出力回路102から、データ線DTLを介して、発光部ELPにおける輝度を制御するための駆動信号(輝度信号)VSigが、一方のソース/ドレイン領域に供給される。尚、データ線DTLを介して、VSig以外の種々の信号・電圧(プリチャージ駆動のための信号や各種の基準電圧等)が、一方のソース/ドレイン領域に供給されてもよい。また、映像信号書込みトランジスタTSigのオン/オフ動作は、映像信号書込みトランジスタTSigのゲート電極に接続された走査線SCLによって制御される。
第1ノード初期化トランジスタTND1の他方のソース/ドレイン領域は、上述のとおり、駆動トランジスタTDrvのゲート電極に接続されている。一方、第1ノード初期化トランジスタTND1の一方のソース/ドレイン領域には、第1ノードND1の電位(即ち、駆動トランジスタTDrvのゲート電極の電位)を初期化するための電圧VOfsが供給される。また、第1ノード初期化トランジスタTND1のオン/オフ動作は、第1ノード初期化トランジスタTND1のゲート電極に接続された第1ノード初期化トランジスタ制御線AZND1によって制御される。第1ノード初期化トランジスタ制御線AZND1は、第1ノード初期化トランジスタ制御回路104に接続されている。
第2ノード初期化トランジスタTND2の他方のソース/ドレイン領域は、上述のとおり、駆動トランジスタTDrvのソース領域に接続されている。一方、第2ノード初期化トランジスタTND2の一方のソース/ドレイン領域には、第2ノードND2の電位(即ち、駆動トランジスタTDrvのソース領域の電位)を初期化するための電圧VSSが供給される。また、第2ノード初期化トランジスタTND2のオン/オフ動作は、第2ノード初期化トランジスタTND2のゲート電極に接続された第2ノード初期化トランジスタ制御線AZND2によって制御される。第2ノード初期化トランジスタ制御線AZND2は、第2ノード初期化トランジスタ制御回路105に接続されている。
発光部ELPのアノード電極は、上述のとおり、駆動トランジスタTDrvのソース領域に接続されている。一方、発光部ELPのカソード電極には、電圧VCatが印加される。発光部ELPの寄生容量を符号CELで表す。また、発光部ELPの発光に必要とされる閾値電圧をVth-ELとする。即ち、発光部ELPのアノード電極とカソード電極との間にVth-EL以上の電圧が印加されると、発光部ELPは発光する。
・・・0ボルト〜10ボルト
VCC :発光部ELPの発光を制御するための電流供給部の電圧
・・・20ボルト
VOfs :駆動トランジスタTDrvのゲート電極の電位(第1ノードND1の電位)を初期化するための電圧
・・・0ボルト
VSS :駆動トランジスタTDrvのソース領域の電位(第2ノードND2の電位)を初期化するための電圧
・・・−10ボルト
Vth :駆動トランジスタTDrvの閾値電圧
・・・3ボルト
VCat :発光部ELPのカソード電極に印加される電圧
・・・0ボルト
Vth-EL:発光部ELPの閾値電圧
・・・3ボルト
この[期間−TP(5)-1]は、例えば、前の表示フレームにおける動作であり、前回の各種の処理完了後に第(n,m)番目の発光部ELPが発光状態にある期間である。即ち、第(n,m)番目の副画素を構成する発光部ELPには、後述する式(5)に基づくドレイン電流I’dsが流れており、第(n,m)番目の副画素を構成する発光部ELPの輝度は、係るドレイン電流I’dsに対応した値である。ここで、映像信号書込みトランジスタTSig、第1ノード初期化トランジスタTND1及び第2ノード初期化トランジスタTND2はオフ状態であり、発光制御トランジスタTEL_C及び駆動トランジスタTDrvはオン状態である。第(n,m)番目の発光部ELPの発光状態は、第(m+m’)行目に配列された発光部ELPの水平走査期間の開始直前まで継続される。
上述したように、この[期間−TP(5)0]において、第(n,m)番目の発光部ELPは、非発光状態にある。映像信号書込みトランジスタTSig、第1ノード初期化トランジスタTND1、第2ノード初期化トランジスタTND2はオフ状態である。また、[期間−TP(5)-1]から[期間−TP(5)0]に移る時点で、発光制御トランジスタTEL_Cがオフ状態となるが故に、第2ノードND2(駆動トランジスタTDrvのソース領域あるいは発光部ELPのアノード電極)の電位は、(Vth-EL+VCat)まで低下し、発光部ELPは非発光状態となる。また、第2ノードND2の電位低下に倣うように、浮遊状態の第1ノードND1(駆動トランジスタTDrvのゲート電極)の電位も低下する。
この[期間−TP(5)1]において、後述する閾値電圧キャンセル処理を行うための前処理が行われる。即ち、[期間−TP(5)1]の開始時、第1ノード初期化トランジスタ制御回路104及び第2ノード初期化トランジスタ制御回路105の動作に基づき、第1ノード初期化トランジスタ制御線AZND1及び第2ノード初期化トランジスタ制御線AZND2をハイレベルとすることによって、第1ノード初期化トランジスタTND1及び第2ノード初期化トランジスタTND2をオン状態とする。その結果、第1ノードND1の電位は、VOfs(例えば、0ボルト)となる。一方、第2ノードND2の電位は、VSS(例えば、−10ボルト)となる。そして、この[期間−TP(5)1]の完了以前において、第2ノード初期化トランジスタ制御回路105の動作に基づき、第2ノード初期化トランジスタ制御線AZND2をローレベルとすることによって、第2ノード初期化トランジスタTND2をオフ状態とする。尚、第1ノード初期化トランジスタTND1のオン状態及び第2ノード初期化トランジスタTND2を同時にオン状態としてもよいし、第1ノード初期化トランジスタTND1を先にオン状態としてもよいし、第2ノード初期化トランジスタTND2を先にオン状態としてもよい。
次に、閾値電圧キャンセル処理が行われる。即ち、第1ノード初期化トランジスタTND1のオン状態を維持したまま、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLEL_Cをハイレベルとすることによって、発光制御トランジスタTEL_Cをオン状態とする。その結果、第1ノードND1の電位は変化しないが(VOfs=0ボルトを維持)、浮遊状態の第2ノードND2の電位は上昇し、第1ノードND1と第2ノードND2との間の電位差が駆動トランジスタTDrvの閾値電圧Vthに近づく。そして、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差がVthに達すると、駆動トランジスタTDrvがオフ状態となる。具体的には、浮遊状態の第2ノードND2の電位が(VOfs−Vth=−3ボルト>VSS)に近づき、最終的に(VOfs−Vth)となる。ここで、以下の式(2)が保証されていれば、云い換えれば、式(2)を満足するように電位を選択、決定しておけば、発光部ELPが発光することはない。尚、定性的には、閾値電圧キャンセル処理において、第1ノードND1と第2ノードND2との間の電位差(換言すれば、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差)が駆動トランジスタTDrvの閾値電圧Vthに近づく程度は、閾値電圧キャンセル処理の時間により左右される。従って、例えば閾値電圧キャンセル処理の時間を充分長く確保した場合には、第1ノードND1と第2ノードND2との間の電位差は駆動トランジスタTDrvの閾値電圧Vthに達し、駆動トランジスタTDrvはオフ状態となる。一方、例えば閾値電圧キャンセル処理の時間を短く設定した場合には、第1ノードND1と第2ノードND2との間の電位差が駆動トランジスタTDrvの閾値電圧Vthより大きく、駆動トランジスタTDrvはオフ状態とはならない場合がある。即ち、閾値電圧キャンセル処理の結果として、必ずしも駆動トランジスタTDrvがオフ状態となることを要しない。
その後、第1ノード初期化トランジスタTND1のオン状態を維持したまま、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLEL_Cをローレベルとすることによって、発光制御トランジスタTEL_Cをオフ状態とする。その結果、第1ノードND1の電位は変化せず(VOfs=0ボルトを維持)、浮遊状態の第2ノードND2の電位も変化せず、(VOfs−Vth=−3ボルト)を保持する。
次いで、第1ノード初期化トランジスタ制御回路104の動作に基づき、第1ノード初期化トランジスタ制御線AZND1をローレベルとすることによって、第1ノード初期化トランジスタTND1をオフ状態とする。第1ノードND1及び第2ノードND2の電位は、実質上、変化しない(実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる)。
その後、駆動トランジスタTDrvに対する書込み処理を実行する。具体的には、第1ノード初期化トランジスタTND1、第2ノード初期化トランジスタTND2、及び、発光制御トランジスタTEL_Cのオフ状態を維持したまま、映像信号出力回路102の動作に基づき、データ線DTLの電位を、発光部ELPにおける輝度を制御するための駆動信号(輝度信号)VSigとし、次いで、走査回路101の動作に基づき、走査線SCLをハイレベルとすることによって、映像信号書込みトランジスタTSigをオン状態とする。その結果、第1ノードND1の電位は、VSigへと上昇する。
Vs ≒VOfs−Vth
Vgs≒VSig−(VOfs−Vth) (3)
その後、駆動トランジスタTDrvの移動度μの大小に基づく駆動トランジスタTDrvのソース領域(第2ノードND2)の電位の補正(移動度補正処理)を行う。
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。ところで、走査回路101の動作に基づき、走査線SCLがローレベルとなる結果、映像信号書込みトランジスタTSigがオフ状態となり、第1ノードND1、即ち、駆動トランジスタTDrvのゲート電極は浮遊状態となる。一方、発光制御トランジスタTEL_Cはオン状態を維持しており、発光制御トランジスタTEL_Cのドレイン領域は、発光部ELPの発光を制御するための電流供給部100(電圧VCC、例えば20ボルト)に接続された状態にある。従って、以上の結果として、第2ノードND2の電位は上昇する。
発光制御トランジスタTEL_Cの構成は、5Tr/1C駆動回路において説明した発光制御トランジスタTEL_Cの構成と同じであるので、詳細な説明は省略する。
駆動トランジスタTDrvの構成は、5Tr/1C駆動回路において説明した駆動トランジスタTDrvの構成と同じであるので、詳細な説明は省略する。
第2ノード初期化トランジスタTND2の構成は、5Tr/1C駆動回路において説明した第2ノード初期化トランジスタTND2の構成と同じであるので、詳細な説明は省略する。
映像信号書込みトランジスタTSigの構成は、5Tr/1C駆動回路において説明した映像信号書込みトランジスタTSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタTSigの一方のソース/ドレイン領域は、データ線DTLに接続されているが、映像信号出力回路102から、発光部ELPにおける輝度を制御するための駆動信号(輝度信号)VSigだけでなく、駆動トランジスタTDrvのゲート電極を初期化するための電圧VOfsも供給される。この点が、5Tr/1C駆動回路において説明した映像信号書込みトランジスタTSigの動作と相違している。尚、映像信号出力回路102から、データ線DTLを介して、VSigやVOfs以外の信号・電圧(例えば、プリチャージ駆動のための信号)が、一方のソース/ドレイン領域に供給されてもよい。
発光部ELPの構成は、5Tr/1C駆動回路において説明した発光部ELPの構成と同じであるので、詳細な説明は省略する。
この[期間−TP(4)-1]は、例えば、前の表示フレームにおける動作であり、5Tr/1C駆動回路において説明した[期間−TP(5)-1]と同じ動作である。
この[期間−TP(4)0]は、例えば、前の表示フレームから現表示フレームにおける動作であり、5Tr/1C駆動回路において説明した[期間−TP(5)0]と、実質的に同じ動作である。
この[期間−TP(4)1]は、5Tr/1C駆動回路において説明した[期間−TP(5)1]に相当する。この[期間−TP(4)1]において、後述する閾値電圧キャンセル処理を行うための前処理が行われる。[期間−TP(4)1]の開始時、第2ノード初期化トランジスタ制御回路105の動作に基づき、第2ノード初期化トランジスタ制御線AZND2をハイレベルとすることによって、第2ノード初期化トランジスタTND2をオン状態とする。その結果、第2ノードND2の電位は、VSS(例えば、−10ボルト)となる。また、第2ノードND2の電位低下に倣うように、浮遊状態の第1ノードND1(駆動トランジスタTDrvのゲート電極)の電位も低下する。尚、[期間−TP(4)1]における第1ノードND1の電位は、[期間−TP(4)-1]における第1ノードND1の電位(前フレームのVSigの値に応じて定まる)により左右されるので、一定の値をとるものではない。
その後、映像信号出力回路102の動作に基づき、データ線DTLの電位をVOfsとし、走査回路101の動作に基づき、走査線SCLをハイレベルとすることによって、映像信号書込みトランジスタTSigをオン状態とする。その結果、第1ノードND1の電位は、VOfs(例えば、0ボルト)となる。第2ノードND2の電位はVSS(例えば、−10ボルト)を保持する。その後、第2ノード初期化トランジスタ制御回路105の動作に基づき、第2ノード初期化トランジスタ制御線AZND2をローレベルとすることによって、第2ノード初期化トランジスタTND2をオフ状態とする。
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタTSigのオン状態を維持したまま、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLEL_Cをハイレベルとすることによって、発光制御トランジスタTEL_Cをオン状態とする。その結果、第1ノードND1の電位は変化しないが(VOfs=0ボルトを維持)、浮遊状態の第2ノードND2の電位は上昇し、第1ノードND1と第2ノードND2との間の電位差が駆動トランジスタTDrvの閾値電圧Vthに近づく。そして、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差がVthに達すると、駆動トランジスタTDrvがオフ状態となる。具体的には、浮遊状態の第2ノードND2の電位が(VOfs−Vth=−3ボルト)に近づき、最終的に(VOfs−Vth)となる。ここで、上述した式(2)が保証されていれば、云い換えれば、式(2)を満足するように電位を選択、決定しておけば、発光部ELPが発光することはない。
その後、映像信号書込みトランジスタTSigのオン状態を維持したまま、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLEL_Cをローレベルとすることによって、発光制御トランジスタTEL_Cをオフ状態とする。その結果、第1ノードND1の電位は変化せず(VOfs=0ボルトを維持)、浮遊状態の第2ノードND2の電位も、実質上、変化せず(実際には、寄生容量等の静電結合により電位変化が生じ得るが、通常、これらは無視することができる)、(VOfs−Vth=−3ボルト)を保持する。
次に、駆動トランジスタTDrvに対する書込み処理を実行する。具体的には、映像信号書込みトランジスタTSigのオン状態を維持し、第2ノード初期化トランジスタTND2、及び、発光制御トランジスタTEL_Cのオフ状態を維持したまま、映像信号出力回路102の動作に基づき、データ線DTLの電位を、VOfsから、発光部ELPにおける輝度を制御するための駆動信号(輝度信号)VSigに切り替える。その結果、第1ノードND1の電位は、VSigへと上昇する。尚、映像信号書込みトランジスタTSigを、一旦、オフ状態とし、映像信号書込みトランジスタTSig、第2ノード初期化トランジスタTND2、及び、発光制御トランジスタTEL_Cのオフ状態を維持したまま、映像信号出力回路102の動作に基づき、データ線DTLの電位を、発光部ELPにおける輝度を制御するための駆動信号(輝度信号)VSigに変更し、その後、第2ノード初期化トランジスタTND2、及び、発光制御トランジスタTEL_Cのオフ状態を維持したまま、走査線SCLをハイレベルとすることによって、映像信号書込みトランジスタTSigをオン状態としてもよい。
その後、駆動トランジスタTDrvの移動度μの大小に基づく駆動トランジスタTDrvのソース領域(第2ノードND2)の電位の補正(移動度補正処理)を行う。具体的には、5Tr/1C駆動回路において説明した[期間−TP(5)6]と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間([期間−TP(4)6]の全時間t0)は、表示装置の設計の際、設計値として予め決定しておけばよい。
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、5Tr/1C駆動回路において説明した[期間−TP(5)7]と同じ処理がなされ、第2ノードND2の電位が上昇し、(Vth-EL+VCat)を越えるので、発光部ELPは発光を開始する。このとき、発光部ELPを流れる電流は、前述した式(5)にて得ることができるので、発光部ELPを流れる電流Idsは、発光部ELPの閾値電圧Vth-EL、及び、駆動トランジスタTDrvの閾値電圧Vthには依存しない。即ち、発光部ELPの発光量(輝度)は、発光部ELPの閾値電圧Vth-ELの影響、及び、駆動トランジスタTDrvの閾値電圧Vthの影響を受けない。加えて、駆動トランジスタTDrvにおける移動度μのばらつきに起因したドレイン電流Idsのばらつき発生を抑制することができる。
発光制御トランジスタTEL_Cの構成は、5Tr/1C駆動回路において説明した発光制御トランジスタTEL_Cの構成と同じであるので、詳細な説明は省略する。
駆動トランジスタTDrvの構成は、5Tr/1C駆動回路において説明した駆動トランジスタTDrvの構成と同じであるので、詳細な説明は省略する。
映像信号書込みトランジスタTSigの構成は、5Tr/1C駆動回路において説明した映像信号書込みトランジスタTSigの構成と同じであるので、詳細な説明は省略する。但し、映像信号書込みトランジスタTSigの一方のソース/ドレイン領域は、データ線DTLに接続されているが、映像信号出力回路102から、発光部ELPにおける輝度を制御するための駆動信号(輝度信号)VSigだけでなく、駆動トランジスタTDrvのゲート電極を初期化するための電圧VOfs-H及び電圧VOfs-Lも供給される。この点が、5Tr/1C駆動回路において説明した映像信号書込みトランジスタTSigの動作と相違している。尚、映像信号出力回路102から、データ線DTLを介して、VSigやVOfs-H/VOfs-L以外の信号・電圧(例えば、プリチャージ駆動のための信号)が、一方のソース/ドレイン領域に供給されてもよい。電圧VOfs-H及び電圧VOfs-Lの値として、限定するものではないが、例えば、
VOfs-H=約30ボルト
VOfs-L=約0ボルト
を例示することができる。
後述するように、3Tr/1C駆動回路においては、データ線DTLを利用して第2ノードND2の電位を変化させる必要がある。上述した5Tr/1C駆動回路や4Tr/1Cの駆動回路においては、値cELは、値c1及び値cgsと比較して十分に大きな値であるとし、駆動トランジスタTDrvのゲート電極の電位の変化分(VSig−VOfs)に基づく駆動トランジスタTDrvのソース領域(第2ノードND2)の電位の変化を考慮せずに説明を行った(後述する2Tr/1C駆動回路においても同様である)。一方、3Tr/1C駆動回路においては、値c1を、設計上、他の駆動回路よりも大きい値(例えば、値c1を値cELの約1/4〜1/3程度)に設定する。従って、他の駆動回路よりも、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化の程度は大きい。このため、3Tr/1Cの説明においては、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化を考慮して説明を行う。尚、図16に示した駆動のタイミングチャートも、第1ノードND1の電位変化により生ずる第2ノードND2の電位変化を考慮して示した。
発光部ELPの構成は、5Tr/1C駆動回路において説明した発光部ELPの構成と同じであるので、詳細な説明は省略する。
この[期間−TP(3)-1]は、例えば、前の表示フレームにおける動作であり、実質的に、5Tr/1C駆動回路において説明した[期間−TP(5)-1]と同じ動作である。
この[期間−TP(3)0]は、例えば、前の表示フレームから現表示フレームにおける動作であり、5Tr/1C駆動回路において説明した[期間−TP(5)0]と、実質的に同じ動作である。
そして、現表示フレームにおける第m行目の水平走査期間が開始する。[期間−TP(3)1]の開始時、映像信号出力回路102の動作に基づき、データ線DTLの電位を、駆動トランジスタTDrvのゲート電極を初期化するための電圧VOfs-Hとし、次いで、走査回路101の動作に基づき、走査線SCLをハイレベルとすることによって、映像信号書込みトランジスタTSigをオン状態とする。その結果、第1ノードND1の電位は、VOfs-Hとなる。上述したように、容量部C1の値c1を、設計上、他の駆動回路よりも大きい値としたので、ソース領域の電位(第2ノードND2の電位)は上昇する。そして、発光部ELPの両端の電位差が閾値電圧Vth-ELを超えるので、発光部ELPは導通状態となるが、駆動トランジスタTDrvのソース領域の電位は、再び、(Vth-EL+VCat)まで、直ちに低下する。尚、この過程において、発光部ELPが発光し得るが、発光は一瞬であり、実用上、問題とはならない。一方、駆動トランジスタTDrvのゲート電極は電圧VOfs-Hを保持する。
その後、映像信号出力回路102の動作に基づき、データ線DTLの電位を、駆動トランジスタTDrvのゲート電極を初期化するための電圧VOfs-Hから電圧VOfs-Lへと変更することによって、第1ノードND1の電位は、VOfs-Lとなる。そして、第1ノードND1の電位の低下に伴い、第2ノードND2の電位も低下する。即ち、駆動トランジスタTDrvのゲート電極の電位の変化分(VOfs-L−VOfs-H)に基づく電荷が、容量部C1、発光部ELPの寄生容量CEL、駆動トランジスタTDrvのゲート電極とソース領域との間の寄生容量に振り分けられる。尚、後述する[期間−TP(3)3]における動作の前提として、[期間−TP(3)2]の終期において、第2ノードND2の電位がVOfs-L−Vthよりも低いことが必要となる。VOfs-Hの値等は、この条件を満たすように設定されている。即ち、以上の処理により、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差がVth以上となり、駆動トランジスタTDrvはオン状態となる。
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタTSigのオン状態を維持したまま、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLEL_Cをハイレベルとすることによって、発光制御トランジスタTEL_Cをオン状態とする。その結果、第1ノードND1の電位は変化しないが(VOfs-L=0ボルトを維持)、浮遊状態の第2ノードND2の電位は上昇し、第1ノードND1と第2ノードND2との間の電位差が駆動トランジスタTDrvの閾値電圧Vthに近づく。そして、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差がVthに達すると、駆動トランジスタTDrvがオフ状態となる。具体的には、浮遊状態の第2ノードND2の電位が(VOfs-L−Vth=−3ボルト)に近づき、最終的に(VOfs-L−Vth)となる。ここで、上述した式(2)が保証されていれば、云い換えれば、式(2)を満足するように電位を選択、決定しておけば、発光部ELPが発光することはない。
その後、映像信号書込みトランジスタTSigのオン状態を維持したまま、発光制御トランジスタ制御回路103の動作に基づき、発光制御トランジスタ制御線CLEL_Cをローレベルとすることによって、発光制御トランジスタTEL_Cをオフ状態とする。その結果、第1ノードND1の電位は変化せず(VOfs-L=0ボルトを維持)、浮遊状態の第2ノードND2の電位も変化せず、(VOfs-L−Vth=−3ボルト)を保持する。
次に、駆動トランジスタTDrvに対する書込み処理を実行する。具体的には、映像信号書込みトランジスタTSigのオン状態を維持し、発光制御トランジスタTEL_Cのオフ状態を維持したまま、映像信号出力回路102の動作に基づき、データ線DTLの電位を、発光部ELPにおける輝度を制御するための駆動信号(輝度信号)VSigとする。その結果、第1ノードND1の電位は、VSigへと上昇する。尚、映像信号書込みトランジスタTSigを、一旦、オフ状態とし、映像信号書込みトランジスタTSig、及び、発光制御トランジスタTEL_Cのオフ状態を維持したまま、データ線DTLの電位を、発光部ELPにおける輝度を制御するための駆動信号(輝度信号)VSigに変更し、その後、発光制御トランジスタTEL_Cのオフ状態を維持したまま、走査線SCLをハイレベルとすることによって、映像信号書込みトランジスタTSigをオン状態としてもよい。
その後、駆動トランジスタTDrvの移動度μの大小に基づく駆動トランジスタTDrvのソース領域(第2ノードND2)の電位の補正(移動度補正処理)を行う。具体的には、5Tr/1C駆動回路において説明した[期間−TP(5)6]と同じ動作を行えばよい。尚、移動度補正処理を実行するための所定の時間([期間−TP(3)6]の全時間t0)は、表示装置の設計の際、設計値として予め決定しておけばよい。
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、5Tr/1C駆動回路において説明した[期間−TP(5)7]と同じ処理がなされ、第2ノードND2の電位が上昇し、(Vth-EL+VCat)を越えるので、発光部ELPは発光を開始する。このとき、発光部ELPを流れる電流は、前述した式(5)にて得ることができるので、発光部ELPを流れる電流Idsは、発光部ELPの閾値電圧Vth-EL、及び、駆動トランジスタTDrvの閾値電圧Vthには依存しない。即ち、発光部ELPの発光量(輝度)は、発光部ELPの閾値電圧Vth-ELの影響、及び、駆動トランジスタTDrvの閾値電圧Vthの影響を受けない。加えて、駆動トランジスタTDrvにおける移動度μのばらつきに起因したドレイン電流Idsのばらつき発生を抑制することができる。
駆動トランジスタTDrvの構成は、5Tr/1C駆動回路において説明した駆動トランジスタTDrvの構成と同じであるので、詳細な説明は省略する。但し、駆動トランジスタTDrvのドレイン領域は電流供給部100に接続されている。尚、電流供給部100からは、発光部ELPの発光を制御するための電圧VCC-H、及び、駆動トランジスタTDrvのソース領域の電位を制御するための電圧VCC-Lが供給される。ここで、電圧VCC-H及びVCC-Lの値として、
VCC-H= 20ボルト
VCC-L=−10ボルト
を例示することができるが、これらの値に限定するものではない。
映像信号書込みトランジスタTSigの構成は、5Tr/1C駆動回路において説明した映像信号書込みトランジスタTSigの構成と同じであるので、詳細な説明は省略する。
発光部ELPの構成は、5Tr/1C駆動回路において説明した発光部ELPの構成と同じであるので、詳細な説明は省略する。
この[期間−TP(2)-1]は、例えば、前の表示フレームにおける動作であり、実質的に、5Tr/1C駆動回路において説明した[期間−TP(5)-1]と同じ動作である。
この[期間−TP(2)0]は、例えば、前の表示フレームから現表示フレームにおける動作である。即ち、この[期間−TP(2)0]は、前の表示フレームにおける第(m+m’)番目の水平走査期間から、現表示フレームにおける第(m−1)番目の水平走査期間までの期間である。そして、この[期間−TP(2)0]において、第(n,m)番目の発光部ELPは、非発光状態にある。ここで、[期間−TP(2)-1]から[期間−TP(2)0]に移る時点で、電流供給部100から供給される電圧を、VCC-Hから電圧VCC-Lに切り替える。その結果、第2ノードND2(駆動トランジスタTDrvのソース領域あるいは発光部ELPのアノード電極)の電位はVCC-Lまで低下し、発光部ELPは非発光状態となる。また、第2ノードND2の電位低下に倣うように、浮遊状態の第1ノードND1(駆動トランジスタTDrvのゲート電極)の電位も低下する。
そして、現表示フレームにおける第m行目の水平走査期間が開始する。[期間−TP(2)1]の開始時、走査回路101の動作に基づき走査線SCLをハイレベルとすることによって、映像信号書込みトランジスタTSigをオン状態とする。その結果、第1ノードND1の電位は、VOfs(例えば、0ボルト)となる。第2ノードND2の電位はVCC-L(例えば、−10ボルト)を保持する。
次に、閾値電圧キャンセル処理が行われる。即ち、映像信号書込みトランジスタTSigのオン状態を維持したまま、電流供給部100から供給される電圧を、VCC-Lから電圧VCC-Hに切り替える。その結果、第1ノードND1の電位は変化しないが(VOfs=0ボルトを維持)、浮遊状態の第2ノードND2の電位は上昇し、第1ノードND1と第2ノードND2との間の電位差が駆動トランジスタTDrvの閾値電圧Vthに近づく。そして、駆動トランジスタTDrvのゲート電極とソース領域との間の電位差がVthに達すると、駆動トランジスタTDrvがオフ状態となる。具体的には、浮遊状態の第2ノードND2の電位が(VOfs−Vth=−3ボルト)に近づき、最終的に(VOfs−Vth)となる。ここで、上述した式(2)が保証されていれば、云い換えれば、式(2)を満足するように電位を選択、決定しておけば、発光部ELPが発光することはない。
次に、駆動トランジスタTDrvに対する書込み処理、及び、駆動トランジスタTDrvの移動度μの大小に基づく駆動トランジスタTDrvのソース領域(第2ノードND2)の電位の補正(移動度補正処理)を行う。具体的には、映像信号書込みトランジスタTSigのオン状態を維持したまま、映像信号出力回路102の動作に基づき、データ線DTLの電位を、発光部ELPにおける輝度を制御するための駆動信号(輝度信号)VSigとする。その結果、第1ノードND1の電位はVSigへと上昇し、駆動トランジスタTDrvはオン状態となる。尚、映像信号書込みトランジスタTSigを、一旦、オフ状態とし、データ線DTLの電位を、発光部ELPにおける輝度を制御するための駆動信号(輝度信号)VSigに変更し、その後、走査線SCLをハイレベルとすることによって、映像信号書込みトランジスタTSigをオン状態とすることで、駆動トランジスタTDrvをオン状態としてもよい。
以上の操作によって、閾値電圧キャンセル処理、書込み処理、移動度補正処理が完了する。そして、5Tr/1C駆動回路において説明した[期間−TP(5)7]と同じ処理がなされ、第2ノードND2の電位が上昇し、(Vth-EL+VCat)を越えるので、発光部ELPは発光を開始する。このとき、発光部ELPを流れる電流は、前述した式(5)にて得ることができるので、発光部ELPを流れる電流Idsは、発光部ELPの閾値電圧Vth-EL、及び、駆動トランジスタTDrvの閾値電圧Vthには依存しない。即ち、発光部ELPの発光量(輝度)は、発光部ELPの閾値電圧Vth-ELの影響、及び、駆動トランジスタTDrvの閾値電圧Vthの影響を受けない。加えて、駆動トランジスタTDrvにおける移動度μのばらつきに起因したドレイン電流Idsのばらつき発生を抑制することができる。
Claims (5)
- それぞれが、発光部、及び、発光部を駆動するための駆動回路を備えた発光素子を、複数、有する表示装置であって、
駆動回路は、少なくとも、
(A)ソース/ドレイン領域、チャネル形成領域及びゲート電極を備えた駆動トランジスタ、
(B)ソース/ドレイン領域、チャネル形成領域及びゲート電極を備えた映像信号書込みトランジスタ、並びに、
(C)容量部、
から構成されており、
駆動トランジスタにおいて、
(A−1)一方のソース/ドレイン領域は、電流供給線に接続されており、
(A−2)他方のソース/ドレイン領域は、発光部に接続され、且つ、容量部の一端に接続されており、第2ノードを構成し、
(A−3)ゲート電極は、映像信号書込みトランジスタの他方のソース/ドレイン領域に接続され、且つ、容量部の他端に接続されており、第1ノードを構成し、
映像信号書込みトランジスタにおいて、
(B−1)一方のソース/ドレイン領域は、データ線に接続されており、
(B−2)ゲート電極は、走査線に接続されており、
駆動トランジスタは、第1導電型のシリコン半導体基板に形成された第2導電型の第1ウエル内に形成された第1導電型の第2ウエル内に形成されており、
映像信号書込みトランジスタは、第1導電型のシリコン半導体基板に形成されており、
第2ウエルの表面には、第1導電型の接続領域が形成されており、
駆動トランジスタの他方のソース/ドレイン領域及び接続領域の表面には導電材料層が形成され、以て、駆動トランジスタの他方のソース/ドレイン領域と第2ウエルとは電気的に接続されている表示装置。 - 導電材料層は金属シリサイド層から成る請求項1に記載の表示装置。
- 映像信号書込みトランジスタは、第1導電型のシリコン半導体基板に形成された第1導電型の第3ウエル内に形成されており、
第3ウエルは、全ての発光素子において同じ電位とされる請求項1又は請求項2に記載の表示装置。 - 第1ウエルは、発光素子毎に電気的に分離されている請求項1乃至請求項3のいずれか1項に記載の表示装置。
- 請求項1乃至請求項4のいずれか1項に記載の表示装置を備えた電子機器。
Priority Applications (13)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011181797A JP5870546B2 (ja) | 2011-08-23 | 2011-08-23 | 表示装置及び電子機器 |
EP12176515A EP2562742A3 (en) | 2011-08-23 | 2012-07-16 | Display device and electronic apparatus |
TW101126085A TW201310419A (zh) | 2011-08-23 | 2012-07-19 | 顯示器裝置及電子設備 |
KR1020120087017A KR20130023077A (ko) | 2011-08-23 | 2012-08-09 | 표시 장치 및 전자 기기 |
RU2012135330/08A RU2012135330A (ru) | 2011-08-23 | 2012-08-16 | Устройство отображения и электронное устройство |
CN201210292324.8A CN102956193B (zh) | 2011-08-23 | 2012-08-16 | 显示设备和电子装置 |
BR102012020624-2A BR102012020624A2 (pt) | 2011-08-23 | 2012-08-16 | Dispositivo de exibição, e, aparelho eletrônico |
US13/588,495 US9041628B2 (en) | 2011-08-23 | 2012-08-17 | EL display device and electronic apparatus to compensate back-gate effect on light-emitting unit drive transistor |
US14/704,219 US9640111B2 (en) | 2011-08-23 | 2015-05-05 | EL display device and electronic apparatus to compensate back-gate effect on light-emitting unit drive transistor |
US15/427,800 US9972244B2 (en) | 2011-08-23 | 2017-02-08 | Display device and electronic apparatus having integrated video signal write and drive transistors |
US15/966,679 US10885837B2 (en) | 2011-08-23 | 2018-04-30 | Driving circuit for a light-emitting unit of a display device and electronic apparatus |
KR1020190024787A KR102090195B1 (ko) | 2011-08-23 | 2019-03-04 | 표시 장치 및 전자 기기 |
KR1020200030206A KR102245043B1 (ko) | 2011-08-23 | 2020-03-11 | 표시 장치 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011181797A JP5870546B2 (ja) | 2011-08-23 | 2011-08-23 | 表示装置及び電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2013044890A JP2013044890A (ja) | 2013-03-04 |
JP2013044890A5 JP2013044890A5 (ja) | 2014-09-04 |
JP5870546B2 true JP5870546B2 (ja) | 2016-03-01 |
Family
ID=47074566
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011181797A Expired - Fee Related JP5870546B2 (ja) | 2011-08-23 | 2011-08-23 | 表示装置及び電子機器 |
Country Status (8)
Country | Link |
---|---|
US (4) | US9041628B2 (ja) |
EP (1) | EP2562742A3 (ja) |
JP (1) | JP5870546B2 (ja) |
KR (3) | KR20130023077A (ja) |
CN (1) | CN102956193B (ja) |
BR (1) | BR102012020624A2 (ja) |
RU (1) | RU2012135330A (ja) |
TW (1) | TW201310419A (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9400390B2 (en) * | 2014-01-24 | 2016-07-26 | Osterhout Group, Inc. | Peripheral lighting for head worn computing |
JP6056175B2 (ja) | 2012-04-03 | 2017-01-11 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
JP6268836B2 (ja) * | 2013-09-12 | 2018-01-31 | セイコーエプソン株式会社 | 発光装置および電子機器 |
JP6164059B2 (ja) * | 2013-11-15 | 2017-07-19 | ソニー株式会社 | 表示装置、電子機器、及び表示装置の駆動方法 |
JP2015115469A (ja) * | 2013-12-12 | 2015-06-22 | ソニー株式会社 | 薄膜トランジスタ、表示装置、電子機器、および薄膜トランジスタの製造方法 |
CN103715228B (zh) * | 2013-12-26 | 2016-04-13 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法、显示装置 |
JP2015176889A (ja) * | 2014-03-13 | 2015-10-05 | 株式会社東芝 | 半導体装置 |
US10062326B2 (en) | 2014-03-31 | 2018-08-28 | Sharp Kabushiki Kaisha | Display device and method for driving same |
CN105185304B (zh) * | 2015-09-09 | 2017-09-22 | 京东方科技集团股份有限公司 | 一种像素电路、有机电致发光显示面板及显示装置 |
US11081057B2 (en) | 2016-04-22 | 2021-08-03 | Sony Corporation | Display apparatus and electronic device |
DE112017002229T5 (de) * | 2016-04-28 | 2019-01-17 | Sony Corporation | Anzeigevorrichtung und elektronische einrichtung |
CN113314574A (zh) | 2016-09-07 | 2021-08-27 | 索尼半导体解决方案公司 | 显示装置 |
KR102508157B1 (ko) * | 2017-12-27 | 2023-03-08 | 엘지디스플레이 주식회사 | 유기발광 표시장치 |
CN110264975B (zh) * | 2018-07-10 | 2021-05-28 | 友达光电股份有限公司 | 显示面板 |
CN112689893A (zh) | 2018-09-18 | 2021-04-20 | 索尼公司 | 显示装置和电子设备 |
JP7020566B2 (ja) | 2018-11-19 | 2022-02-16 | ソニーグループ株式会社 | 発光素子 |
KR102616771B1 (ko) * | 2019-01-17 | 2023-12-22 | 삼성디스플레이 주식회사 | 화소 회로 |
WO2021035549A1 (zh) | 2019-08-27 | 2021-03-04 | 京东方科技集团股份有限公司 | 显示基板及其制备方法,电子设备 |
JP6702492B2 (ja) * | 2019-09-02 | 2020-06-03 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
US11776475B2 (en) * | 2019-11-05 | 2023-10-03 | Sony Group Corporation | Display device |
KR20230171494A (ko) * | 2022-06-13 | 2023-12-21 | 삼성디스플레이 주식회사 | 픽셀 회로 및 이를 포함하는 표시 장치 |
Family Cites Families (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
USRE37424E1 (en) * | 1989-06-14 | 2001-10-30 | Stmicroelectronics S.R.L. | Mixed technology integrated device comprising complementary LDMOS power transistors, CMOS and vertical PNP integrated structures having an enhanced ability to withstand a relatively high supply voltage |
JPH05326950A (ja) * | 1992-05-22 | 1993-12-10 | Mitsubishi Electric Corp | N形mosドライバトランジスタ |
US6335893B1 (en) * | 1997-06-16 | 2002-01-01 | Hitachi, Ltd. | Semiconductor integrated circuit device |
US6677613B1 (en) * | 1999-03-03 | 2004-01-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of fabricating the same |
US6876145B1 (en) * | 1999-09-30 | 2005-04-05 | Semiconductor Energy Laboratory Co., Ltd. | Organic electroluminescent display device |
JP2001284680A (ja) | 2000-03-30 | 2001-10-12 | Sony Corp | 磁気抵抗効果素子及び磁気抵抗効果型磁気ヘッド、並びに磁気抵抗効果素子の製造方法 |
US6753654B2 (en) * | 2001-02-21 | 2004-06-22 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device and electronic appliance |
JP2002278517A (ja) * | 2001-03-15 | 2002-09-27 | Hitachi Ltd | 液晶表示装置 |
JP3719189B2 (ja) * | 2001-10-18 | 2005-11-24 | セイコーエプソン株式会社 | 半導体装置の製造方法 |
JP2003158117A (ja) * | 2001-11-19 | 2003-05-30 | Anelva Corp | ダメージのないウェハードライエッチングのプラズマ処理装置 |
JP2003258117A (ja) * | 2002-03-06 | 2003-09-12 | Seiko Epson Corp | 半導体装置 |
US6956398B1 (en) * | 2004-03-23 | 2005-10-18 | Texas Instruments Incorporated | Leakage current reduction method |
JP3972916B2 (ja) * | 2004-04-08 | 2007-09-05 | セイコーエプソン株式会社 | 昇圧回路及び半導体集積回路 |
JP2007096266A (ja) * | 2005-08-31 | 2007-04-12 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP2007065322A (ja) * | 2005-08-31 | 2007-03-15 | Seiko Epson Corp | 集積回路装置及び電子機器 |
KR100752185B1 (ko) * | 2005-10-13 | 2007-08-24 | 동부일렉트로닉스 주식회사 | 씨모스 이미지 센서 및 그 제조방법 |
EP2008264B1 (en) * | 2006-04-19 | 2016-11-16 | Ignis Innovation Inc. | Stable driving scheme for active matrix displays |
JP4240059B2 (ja) * | 2006-05-22 | 2009-03-18 | ソニー株式会社 | 表示装置及びその駆動方法 |
JP5151258B2 (ja) * | 2006-06-15 | 2013-02-27 | 株式会社リコー | 昇圧型dc−dcコンバータ用の半導体装置及び昇圧型dc−dcコンバータ |
US7557393B2 (en) * | 2006-08-10 | 2009-07-07 | Dsm Solutions, Inc. | JFET with built in back gate in either SOI or bulk silicon |
KR100833860B1 (ko) | 2006-12-31 | 2008-06-02 | 엘지전자 주식회사 | 제빙장치 및 그 제어방법 |
JP2008226491A (ja) * | 2007-03-08 | 2008-09-25 | Sony Corp | 有機エレクトロルミネッセンス表示装置 |
EP2008618A1 (en) * | 2007-06-26 | 2008-12-31 | Finsbury (Development) Limited | Prosthesis |
KR100840098B1 (ko) * | 2007-07-04 | 2008-06-19 | 삼성에스디아이 주식회사 | 유기전계발광 소자 및 그의 제조 방법 |
JP2009063719A (ja) * | 2007-09-05 | 2009-03-26 | Sony Corp | 有機エレクトロルミネッセンス発光部の駆動方法 |
JP4847486B2 (ja) * | 2008-03-25 | 2011-12-28 | 株式会社沖データ | 駆動回路、ledヘッドおよび画像形成装置 |
JP4844598B2 (ja) * | 2008-07-14 | 2011-12-28 | ソニー株式会社 | 走査駆動回路 |
JP2010041370A (ja) * | 2008-08-05 | 2010-02-18 | Nec Electronics Corp | 演算増幅回路及び表示パネル駆動装置 |
JP5207885B2 (ja) | 2008-09-03 | 2013-06-12 | キヤノン株式会社 | 画素回路、発光表示装置及びそれらの駆動方法 |
JP2010113188A (ja) * | 2008-11-07 | 2010-05-20 | Sony Corp | 有機エレクトロルミネッセンス発光部の駆動方法 |
JP4844634B2 (ja) * | 2009-01-06 | 2011-12-28 | ソニー株式会社 | 有機エレクトロルミネッセンス発光部の駆動方法 |
TWI792068B (zh) * | 2009-01-16 | 2023-02-11 | 日商半導體能源研究所股份有限公司 | 液晶顯示裝置及其電子裝置 |
US9047815B2 (en) * | 2009-02-27 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for driving semiconductor device |
JP5564918B2 (ja) * | 2009-12-03 | 2014-08-06 | ソニー株式会社 | 撮像素子およびカメラシステム |
JP5373661B2 (ja) * | 2010-02-19 | 2013-12-18 | ルネサスエレクトロニクス株式会社 | デコーダ及びそれを用いた表示装置のデータドライバ |
JP5425666B2 (ja) | 2010-03-03 | 2014-02-26 | 大日本スクリーン製造株式会社 | 基板処理装置 |
US20130071994A1 (en) * | 2011-09-20 | 2013-03-21 | Alpha And Omega Semiconductor Incorporated | Method of integrating high voltage devices |
-
2011
- 2011-08-23 JP JP2011181797A patent/JP5870546B2/ja not_active Expired - Fee Related
-
2012
- 2012-07-16 EP EP12176515A patent/EP2562742A3/en not_active Withdrawn
- 2012-07-19 TW TW101126085A patent/TW201310419A/zh unknown
- 2012-08-09 KR KR1020120087017A patent/KR20130023077A/ko active Application Filing
- 2012-08-16 CN CN201210292324.8A patent/CN102956193B/zh active Active
- 2012-08-16 RU RU2012135330/08A patent/RU2012135330A/ru not_active Application Discontinuation
- 2012-08-16 BR BR102012020624-2A patent/BR102012020624A2/pt not_active IP Right Cessation
- 2012-08-17 US US13/588,495 patent/US9041628B2/en not_active Expired - Fee Related
-
2015
- 2015-05-05 US US14/704,219 patent/US9640111B2/en active Active
-
2017
- 2017-02-08 US US15/427,800 patent/US9972244B2/en active Active
-
2018
- 2018-04-30 US US15/966,679 patent/US10885837B2/en active Active
-
2019
- 2019-03-04 KR KR1020190024787A patent/KR102090195B1/ko active IP Right Grant
-
2020
- 2020-03-11 KR KR1020200030206A patent/KR102245043B1/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
RU2012135330A (ru) | 2014-02-27 |
CN102956193A (zh) | 2013-03-06 |
US20180261156A1 (en) | 2018-09-13 |
US20130050067A1 (en) | 2013-02-28 |
US9972244B2 (en) | 2018-05-15 |
KR20130023077A (ko) | 2013-03-07 |
KR20200029428A (ko) | 2020-03-18 |
US20170148386A1 (en) | 2017-05-25 |
US9640111B2 (en) | 2017-05-02 |
TW201310419A (zh) | 2013-03-01 |
KR20190026711A (ko) | 2019-03-13 |
JP2013044890A (ja) | 2013-03-04 |
EP2562742A3 (en) | 2013-03-13 |
EP2562742A2 (en) | 2013-02-27 |
BR102012020624A2 (pt) | 2013-12-03 |
KR102090195B1 (ko) | 2020-03-17 |
US10885837B2 (en) | 2021-01-05 |
KR102245043B1 (ko) | 2021-04-28 |
CN102956193B (zh) | 2017-06-23 |
US20150235592A1 (en) | 2015-08-20 |
US9041628B2 (en) | 2015-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102245043B1 (ko) | 표시 장치 | |
JP6031954B2 (ja) | 発光素子、表示装置及び電子機器 | |
JP2009271200A (ja) | 表示装置及びその駆動方法 | |
JP7100577B2 (ja) | 表示装置および電子機器 | |
JP4844634B2 (ja) | 有機エレクトロルミネッセンス発光部の駆動方法 | |
JP2009271199A (ja) | 表示装置及び表示装置の駆動方法 | |
JP2009288767A (ja) | 表示装置及びその駆動方法 | |
JP2009014933A (ja) | 有機エレクトロルミネッセンス素子、及び、有機エレクトロルミネッセンス表示装置 | |
JP4957713B2 (ja) | 有機エレクトロルミネッセンス表示装置の駆動方法 | |
JP2008226491A (ja) | 有機エレクトロルミネッセンス表示装置 | |
JP2009063719A (ja) | 有機エレクトロルミネッセンス発光部の駆動方法 | |
JP5141192B2 (ja) | 有機エレクトロルミネッセンス発光部の駆動方法 | |
JP2008233501A (ja) | 有機エレクトロルミネッセンス発光部の駆動方法 | |
US9053666B2 (en) | Display device and electronic apparatus | |
JP2008176141A (ja) | 有機エレクトロルミネッセンス表示装置 | |
JP2008281612A (ja) | 有機エレクトロルミネッセンス発光部を駆動するための駆動回路、有機エレクトロルミネッセンス発光部の駆動方法、及び、有機エレクトロルミネッセンス表示装置 | |
JP2009098166A (ja) | 有機エレクトロルミネッセンス発光部の駆動方法 | |
JP2008242369A (ja) | 有機エレクトロルミネッセンス素子及び有機エレクトロルミネッセンス表示装置 | |
JP2008292612A (ja) | 有機エレクトロルミネッセンス発光部の駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140716 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140716 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150518 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150602 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150825 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151001 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20151215 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20151228 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5870546 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |