JP2009049973A - Ｃｍｏｓイメージセンサパッケージ - Google Patents

Ｃｍｏｓイメージセンサパッケージ Download PDF

Info

Publication number
JP2009049973A
JP2009049973A JP2008066683A JP2008066683A JP2009049973A JP 2009049973 A JP2009049973 A JP 2009049973A JP 2008066683 A JP2008066683 A JP 2008066683A JP 2008066683 A JP2008066683 A JP 2008066683A JP 2009049973 A JP2009049973 A JP 2009049973A
Authority
JP
Japan
Prior art keywords
image sensor
cmos image
pixel array
substrate
sensor package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008066683A
Other languages
English (en)
Inventor
Young Do Kweon
クウェオン ヤン−ド
Sung Yi
イー サン
Hong-Won Kim
キム ホン−ウォン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009049973A publication Critical patent/JP2009049973A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】 基板上に積層されるチップのサイズを減らすことができ、結果的にＣＭＯＳイメージセンサパッケージのサイズを減らすことができるＣＭＯＳイメージセンサパッケージを提供する。
【解決手段】本発明に係るＣＭＯＳイメージセンサパッケージは、所定の回路パターンが形成され、内部にキャビティが形成される基板と、回路パターンに電気的に接続し、基板の一面に積層される画素アレイセンサと、回路パターンに電気的に接続し、キャビティに収容されるコントロールチップと、を含み、ＣＯＭＳイメージセンサチップを画素アレイセンサとコントロールチップとに分離して構成し、基板に形成されるキャビティにコントロールチップ及び受動素子を内蔵することを特徴とする。
【選択図】図４

Description

本発明は、ＣＭＯＳイメージセンサパッケージ（CMOS image sensor package）に関する。
イメージセンサチップは、光学映像（optical image）を電気的な信号に変換させる半導体装置であって、代表的なイメージセンサ素子としては電荷結合素子（ＣＣＤ）とＣＭＯＳイメージセンサ（COMS image sensor）とを挙げられる。
その中、ＣＭＯＳイメージセンサは、制御回路（control circuit）及び信号処理回路（signal processing circuit）を周辺回路と使用するＣＭＯＳ技術を用いて、画素数だけＭＯＳトランジスタを作り、これを用いて順次出力を検出するスイッチング方式を採用する素子である。
最近、モバイル機器に装着するデジタルカメラモジュールに対して多機能化、小型化、低価格化などの要求が増大され、これにより、ＣＭＯＳイメージセンサを用いるイメージセンサパッケージにおいても、ＣＬＣＣ（ceramic leadless chip carrier）またはＣＯＢ（chip on board）などのような方式を用いてパッケージのサイズを減らそうとする試みがあった。
図１は、従来技術に係るＣＭＯＳイメージセンサパッケージを示す断面図であり、図２は、従来技術に係るＣＭＯＳイメージセンサパッケージを示す平面図であり、図３は、従来技術に係るＣＭＯＳイメージセンサパッケージを示す構成図である。従来のＣＭＯＳイメージセンサパッケージ１００は、基板１１０上に積層され、画素アレイ（pixel array）１２２，１６２及び画素アレイから出力された情報を処理するコントロールＩＣ（control IC）１２４，１６４で構成されるＣＭＯＳイメージセンサチップ１２０，１６０と、基板１１０上に装着されるその他の受動素子１４０と、これらを電気的に接続させるワイヤ１５０から構成された。
従来技術に係るＣＭＯＳイメージセンサパッケージ１００は、画素アレイ１２２，１６２とコントロールＩＣ１２４，１６４が一つのチップに設けられており、その他のキャパシタ、インダクタ、レジスタなどの受動素子が基板上に積層されて、ＣＭＯＳイメージセンサチップ１２０，１６０及びＣＭＯＳイメージセンサパッケージ１００の全体サイズが大きくなるので、電子製品の小型化のためにサイズを減らせるＣＭＯＳイメージセンサパッケージが要求されている状況である。
こうした従来技術の問題点に鑑み、本発明は、ＣＭＯＳイメージセンサチップを画素アレイセンサとコントロールチップとに分離構成し、コントロールチップ及び受動素子を基板に形成されたキャビティに内蔵させることにより、サイズを減らすことができるＣＭＯＳイメージセンサパッケージを提供することにその目的がある。
本発明の一実施形態によれば、所定の回路パターンが形成され、内部にキャビティが形成される基板と、回路パターンと電気的に接続し、基板の一面に積層される画素アレイセンサ（pixel array sensor）と、回路パターンと電気的に接続し、キャビティに収容されるコントロールチップ（control chip）と、を備えるＣＭＯＳイメージセンサパッケージが提供される。
画素アレイセンサは、光の入力を受けて電気的な信号を出力する画素アレイを備え、画素アレイは、マイクロレンズ（micro lens）と、マイクロレンズの位置に対応して配置されるカラーフィルターアレイ（color filter array）と、カラーフィルターアレイの位置に対応して配置されるフォトダイオード（photo diode）と、を備えることができる。
コントロールチップは、画素アレイセンサから出力される電気的な信号の入力を受けて映像信号を出力することができる。
回路パターンと画素アレイセンサとを電気的に接続させるワイヤをさらに備えることができる。
回路パターンと電気的に接続し、キャビティに収容される受動素子をさらに備えることができる。
本発明の実施例によれば、ＣＭＯＳイメージセンサチップを画素アレイセンサとコントロールチップとに分離構成し、コントロールチップ及び受動素子を基板に形成されたキャビティに内蔵させることにより、基板上に積層されるチップのサイズを減らすことができるようになり、結果的にＣＭＯＳイメージセンサパッケージのサイズを減らすことができる。
本発明に係るＣＭＯＳイメージセンサパッケージの実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一構成要素及び対応構成要素には、同一の図面符号を付し、これに対する重複説明は省略する。
図４は、本発明の一実施例に係るＣＭＯＳイメージセンサパッケージを示す断面図であり、図５は、本発明の一実施例に係るＣＭＯＳイメージセンサパッケージを示す平面図であり、図６は、本発明の一実施例に係るＣＭＯＳイメージセンサパッケージの画素アレイセンサ単位画素を示す概略図である。
図４〜図６を参照すると、ＣＭＯＳイメージセンサパッケージ３００、基板３１０、回路パターン３１６、ビア３１８、キャビティ３１２，３１４、画素アレイセンサ３２０、画素アレイセンサ単位画素３２０'、画素アレイ３２２、単位画素３２２'、シリコン基板（silicon substrate）３２４，３２４'、パッド３２３、マイクロレンズ３２５、カラーフィルタ（color filter）３２６、フォトダイオード３２７、コントロールチップ３３０、受動素子３４０、ワイヤ３５０が示されている。
本実施例によれば、ＣＭＯＳイメージセンサチップを画素アレイセンサ３２０とコントロールチップ３３０とに分離し、コントロールチップ３３０と受動素子３４０とを基板３１０のキャビティ３１２，３１４に内蔵することにより、ＣＭＯＳイメージセンサパッケージ３００のサイズを減らすことができる。
基板３１０は、所定の回路パターン３１６とビア３１８とが形成される印刷回路基板であることができ、内部にキャビティ３１２，３１４が形成されることができる。基板３１０の一面には画素アレイセンサ３２０を積層することができ、基板３１０のキャビティ３１２，３１４にはコントロールチップ３３０及び受動素子３４０を収容することができ、基板３１０の回路パターン３１６、画素アレイセンサ３２０、コントロールチップ３３０、及び受動素子３４０は、それぞれ電気的に接続され作動することになる。
基板３１０にそれぞれ電気的に接続する画素アレイセンサ３２０、コントロールチップ３３０、受動素子３４０などの各種素子がパッケージング（packaging）され、ＣＭＯＳイメージセンサパッケージ３００を携帯電話、デジタルカメラなどの電子製品に、より容易に装着できるようになる。
ＣＭＯＳイメージセンサチップは、画素アレイセンサ３２０とコントロールチップ３３０とに分離できる。すなわち、図３に示すように、従来にはＣＭＯＳイメージセンサチップ１６０に画素アレイ１６２とコントロールＩＣ１６４とが両方とも形成されるが、本実施例によれば、ＣＭＯＳイメージセンサチップを、画素アレイ３２２から構成された画素アレイセンサ３２０と、コントロールＩＣから構成されたコントロールチップ３３０とに分離して構成することにより、画素アレイセンサ３２０のみを別途に生産することができるようになるので、ウェハ当たりの画素アレイセンサ３２０の生産量及び収率を高めることができ、生産単価も節減することができる。
画素アレイセンサ３２０は、ワイヤ３５０で基板３１０の回路パターン３１６と電気的に接続し、基板３１０の一面に積層されることができる。すなわち、ワイヤ３５０の両端が画素アレイセンサ３２０に形成されるパッド３２３と基板３１０に形成される回路パターン３１６とにそれぞれ結合されて、基板３１０と画素アレイセンサ３２０とを電気的に接続させることになり、基板３１０の回路パターン３１６に電気的に接続するコントロールチップ３３０及び受動素子３４０などと画素アレイセンサ３２０とが相互作用してＣＭＯＳイメージセンサパッケージ３００として作動することになる。
画素アレイセンサ３２０は、シリコン基板３２４に形成される画素アレイ３２２を含むことができ、これにより、既存のイメージセンサパッケージからコントロールチップが占める領域を減らすことができるので、携帯電話、デジタルカメラなどのような小型電子製品にも用いることができる。
画素アレイ３２２は、単位画素３２２'の集合体であって、光を受けて電気的な信号に変換させ、その電気的な信号をコントロールチップ３３０へ出力することができ、シリコン基板３２４に形成される複数のマイクロレンズ３２５、カラーフィルタ３２６の集合体であるカラーフィルターアレイ、及び複数のフォトダイオード３２７からなることができる。
すなわち、図６の画素アレイセンサ単位画素３２０'に示されているように、画素アレイ３２２の一部分である単位画素３２２'は、シリコン基板３２４'に形成されるマイクロレンズ３２５、カラーフィルタ３２６、及びフォトダイオード３２７からなることができる。
マイクロレンズ３２５は、外部から光を受けることができ、光はカラーフィルタ３２６を通してフォトダイオード３２７に到達する。したがって、光がフォトダイオード３２７により効果的に到達するように、マイクロレンズ３２５のフォーカスをフォトダイオードに合わせることができる。
カラーフィルタ３２６は、マイクロレンズ３２５の位置に対応してその下部に配置されることができ、マイクロレンズ３２５から受け入れた光の赤色、青色、または緑色の光のうち一つだけを検出し、これをフォトダイオード３２７にて電気的な信号に変換することができる。
フォトダイオード３２７は、半導体ダイオードの一つであって、半導体のＰ−Ｎ接合部に光が当たるとキャリアが発生され電流または起電圧を起こす現象を用いた素子であり、マイクロレンズ３２５とカラーフィルタ３２６とを経た光を電気的な信号に変換させ、これをコントロールチップ３３０へ出力することができる。
コントロールチップ３３０は、基板３１０の回路パターン３１６と電気的に接続し、キャビティ３１２に収容され基板３１０に装着されることができ、画素アレイセンサ３２０から出力される電気的な信号を受けて、この電気的な信号を映像信号に変換して出力することができる。
すなわち、基板３１０のキャビティ３１２に内蔵されるコントロールチップ３３０は、基板３１０に形成された所定のパターンとビア３１８とを通して画素アレイセンサ３２０及び受動素子３４０に電気的に接続し、画素アレイ３２２のフォトダイオード３２７から変換された電気的な信号をアナログ処理及びデジタル信号への変換を経て映像信号を出力することになる。
コントロールチップ３３０は、ＣＤＳ（Correlated Double Sampling）、ＡＤＣ（Analog-Digital Converter）などのようなコントロールＩＣを含むことができ、画素アレイセンサ３２０から出力された電気的な信号はＣＤＳ及びＡＤＣのようなコントロールＩＣを経ることにより、映像信号のデジタル信号に変換されることができる。
既存のＣＭＯＳイメージセンサチップからコントロールＩＣを別個のコントロールチップ３３０に分離して基板３１０のキャビティ３１２に内蔵することにより、基板３１０に積層されるチップのサイズを減らすことができるので、小型電子製品により容易に適用可能となる。
受動素子３４０は、基板３１０の回路パターン３１６に電気的に接続し、基板３１０内部に形成されるキャビティ３１４に収容され、基板３１０に装着されることができる。例えば、キャパシタ、インダクタ、レジスタなどのような受動素子３４０がキャビティ３１４内部に装着されることができ、基板３１０に形成された回路パターン３１６とビア３１８とを通して画素アレイセンサ３２０及びコントロールチップ３３０と電気的に接続することができる。
受動素子３４０をキャビティ３１４に内蔵することにより、基板３１０での受動素子３４０の装着部分を減らせるので、基板３１０のサイズを減らすことができるようになり、結果的に、ＣＭＯＳイメージセンサパッケージ３００全体のサイズを減らすことができる。これにより、携帯電話、デジタルカメラなどのような小型電子製品に、より容易にＣＭＯＳイメージセンサパッケージ３００を装着することができる。
本実施例によれば、ＣＭＯＳイメージセンサチップを画素アレイセンサ３２０とコントロールチップ３３０とに分離し、コントロールチップ３３０と受動素子３４０とを基板３１０のキャビティ３１２，３１４に内蔵することにより、基板３１０上に積層されるチップのサイズを減らすとともに、受動素子３４０のソルダージョイント（solder joint）の問題を除去して基板３１０のサイズを減らし、結果的にＣＭＯＳイメージセンサパッケージ３００のサイズを減らすことができる。
前述した実施例以外の多くの実施例が本発明の特許請求の範囲内に存在する。
他の実施例として、キャビティ３１２の受光側の面（図中の上面）が開放された状態で、画素アレイセンサ３２０が当該面を覆うように取り付けられ、キャビティ３１２の蓋の機能を有してもよい。また、ワイヤ３５０を用いる場合に、画素アレイセンサ３２０の受光側の面にパッド３２３が形成されるとともに、基板３１０の回路パターン３１６の一部が当該基板３１０の上記受光側の面に露出しており、これらの間がワイヤ３５０により電気的に接続されてもよい。
従来技術に係るＣＭＯＳイメージセンサパッケージを示す断面図である。 従来技術に係るＣＭＯＳイメージセンサパッケージを示す平面図である。 従来技術に係るＣＭＯＳイメージセンサパッケージを示す構成図である。 本発明の一実施例に係るＣＭＯＳイメージセンサパッケージを示す断面図である。 本発明の一実施例に係るＣＭＯＳイメージセンサパッケージを示す平面図である。 本発明の一実施例に係るＣＭＯＳイメージセンサパッケージの画素アレイセンサ単位画素を示す概略図である。
符号の説明
３００：ＣＭＯＳイメージセンサパッケージ
３１０：基板
３２０：画素アレイセンサ
３３０：コントロールチップ
３４０：受動素子
３５０：ワイヤ

Claims (5)

  1. 所定の回路パターンが形成され、内部にキャビティが形成される基板と、
    前記回路パターンと電気的に接続し、前記基板の一面に積層される画素アレイセンサ（pixel array sensor）と、
    前記回路パターンと電気的に接続し、前記キャビティに内蔵されるコントロールチップと、を備えるＣＭＯＳイメージセンサパッケージ（CMOS: image sensor package）。
  2. 前記画素アレイセンサが、光の入力を受けて電気的な信号を出力する画素アレイを含み、
    前記画素アレイが、
    マイクロレンズ（micro lens）と、前記マイクロレンズの位置に対応して配置されるカラーフィルターアレイ（color filter array）と、前記カラーフィルターアレイの位置に対応して配置されるフォトダイオード（photo diode）と、を備えることを特徴とする請求項１に記載のＣＭＯＳイメージセンサパッケージ。
  3. 前記コントロールチップが、前記画素アレイセンサから出力される電気的な信号の入力を受けて映像信号を出力することを特徴とする請求項２に記載のＣＭＯＳイメージセンサパッケージ。
  4. 前記回路パターンと前記画素アレイセンサとを電気的に接続させるワイヤをさらに備える請求項１に記載のＣＭＯＳイメージセンサパッケージ。
  5. 前記回路パターンと電気的に接続し、前記キャビティに収容される受動素子をさらに備える請求項１に記載のＣＭＯＳイメージセンサパッケージ。
JP2008066683A 2007-08-17 2008-03-14 Ｃｍｏｓイメージセンサパッケージ Pending JP2009049973A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20070082912 2007-08-17

Publications (1)

Publication Number Publication Date
JP2009049973A true JP2009049973A (ja) 2009-03-05

Family

ID=40362277

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008066683A Pending JP2009049973A (ja) 2007-08-17 2008-03-14 Ｃｍｏｓイメージセンサパッケージ

Country Status (3)

Country Link
US (1) US20090045441A1 (ja)
JP (1) JP2009049973A (ja)
CN (1) CN101369574A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015008901A (ja) * 2013-06-28 2015-01-19 オリンパス株式会社 撮像ユニットおよび内視鏡装置
KR101553474B1 (ko) 2014-04-02 2015-09-16 주식회사 심텍 임베디드 타입 인쇄회로기판 제조 방법 및 이를 갖는 적층 패키지

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009054645A (ja) * 2007-08-23 2009-03-12 Rohm Co Ltd 半導体装置
JP5422484B2 (ja) * 2010-05-20 2014-02-19 株式会社東芝 カメラモジュール
US9159852B2 (en) 2013-03-15 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Image sensor device and method
US9450004B2 (en) * 2014-11-14 2016-09-20 Omnivision Technologies, Inc. Wafer-level encapsulated semiconductor device, and method for fabricating same
CN105448944B (zh) * 2015-12-29 2019-09-17 苏州晶方半导体科技股份有限公司 影像传感芯片封装结构及其封装方法
US10458826B2 (en) * 2017-08-25 2019-10-29 Ubotic Company Limited Mass flow sensor module and method of manufacture
CN108766974A (zh) * 2018-08-08 2018-11-06 苏州晶方半导体科技股份有限公司 一种芯片封装结构以及芯片封装方法
CN110649012A (zh) * 2019-09-29 2020-01-03 青岛歌尔智能传感器有限公司 ***级封装结构和电子设备
CN114975489A (zh) * 2021-02-25 2022-08-30 联合微电子中心有限责任公司 制造半导体器件的方法、半导体器件和半导体封装

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353427A (ja) * 2001-05-23 2002-12-06 Kingpak Technology Inc イメージセンサのスタックパッケージ構造
JP2002368949A (ja) * 2001-05-23 2002-12-20 Kingpak Technology Inc イメージセンサのスタックパッケージ構造
JP2005072258A (ja) * 2003-08-25 2005-03-17 Renesas Technology Corp 固体撮像装置の製造方法
JP2005175392A (ja) * 2003-12-15 2005-06-30 Toshiba Corp 固体撮像装置およびそれを利用した撮像システム
JP2006120800A (ja) * 2004-10-20 2006-05-11 Sony Corp Ｃｍｏｓ固体撮像素子
JP2006303481A (ja) * 2005-03-25 2006-11-02 Fuji Photo Film Co Ltd 固体撮像装置の製造方法、及び固体撮像装置
JP2007049175A (ja) * 2004-07-15 2007-02-22 Dongbuanam Semiconductor Inc Ｃｍｏｓイメージセンサー及びその製造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4624513B2 (ja) * 1999-01-19 2011-02-02 オリンパス株式会社 顕微鏡用撮像装置
KR100610481B1 (ko) * 2004-12-30 2006-08-08 매그나칩 반도체 유한회사 수광영역을 넓힌 이미지센서 및 그 제조 방법
TWI281239B (en) * 2005-05-11 2007-05-11 Advanced Semiconductor Eng CIS package and method thereof

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353427A (ja) * 2001-05-23 2002-12-06 Kingpak Technology Inc イメージセンサのスタックパッケージ構造
JP2002368949A (ja) * 2001-05-23 2002-12-20 Kingpak Technology Inc イメージセンサのスタックパッケージ構造
JP2005072258A (ja) * 2003-08-25 2005-03-17 Renesas Technology Corp 固体撮像装置の製造方法
JP2005175392A (ja) * 2003-12-15 2005-06-30 Toshiba Corp 固体撮像装置およびそれを利用した撮像システム
JP2007049175A (ja) * 2004-07-15 2007-02-22 Dongbuanam Semiconductor Inc Ｃｍｏｓイメージセンサー及びその製造方法
JP2006120800A (ja) * 2004-10-20 2006-05-11 Sony Corp Ｃｍｏｓ固体撮像素子
JP2006303481A (ja) * 2005-03-25 2006-11-02 Fuji Photo Film Co Ltd 固体撮像装置の製造方法、及び固体撮像装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015008901A (ja) * 2013-06-28 2015-01-19 オリンパス株式会社 撮像ユニットおよび内視鏡装置
US10191270B2 (en) 2013-06-28 2019-01-29 Olympus Corporation Imaging unit and endoscope apparatus
KR101553474B1 (ko) 2014-04-02 2015-09-16 주식회사 심텍 임베디드 타입 인쇄회로기판 제조 방법 및 이를 갖는 적층 패키지

Also Published As

Publication number Publication date
US20090045441A1 (en) 2009-02-19
CN101369574A (zh) 2009-02-18

Similar Documents

Publication Publication Date Title
JP2009049973A (ja) Ｃｍｏｓイメージセンサパッケージ
CN108735770B (zh) 半导体封装件
US9305958B2 (en) Solid-state image sensing apparatus and electronic apparatus to improve quality of an image
US8981511B2 (en) Multi-chip package for imaging systems
US7361989B1 (en) Stacked imager package
US7964926B2 (en) Image sensing devices including image sensor chips, image sensor package modules employing the image sensing devices, electronic products employing the image sensor package modules, and methods of fabricating the same
KR100903824B1 (ko) 화상센서소자용 전기적인 조립체 및 그 제조방법
US7566854B2 (en) Image sensor module
US7579583B2 (en) Solid-state imaging apparatus, wiring substrate and methods of manufacturing the same
US20110018082A1 (en) Electronic assembly for image sensor device
US6727487B2 (en) CMOS image sensor
JP2008258949A (ja) 固体撮像装置
JP2005012221A (ja) 固体撮像用半導体装置
JP4720120B2 (ja) 半導体イメージセンサ・モジュール
US9368535B2 (en) Imaging systems with flip chip ball grid arrays
JP2021027416A (ja) 光電変換装置、画像読取装置、及び画像形成装置
JP4625872B1 (ja) 固体撮像素子及び撮像装置
KR20080078384A (ko) 마이크로렌즈 보호패턴을 갖는 촬상소자, 카메라모듈, 및그 제조방법
JP2013175540A (ja) 固体撮像装置および固体撮像装置の製造方法
US20050189624A1 (en) Chip on photosensitive device package structure and electrical connection thereof
KR200349452Y1 (ko) 이미지 센서 패키지
KR100721172B1 (ko) 이미지 센서 모듈 및 그 제조방법
JP2011077554A (ja) 半導体イメージセンサ・モジュールおよび半導体イメージセンサ・モジュールの製造方法
JP2011077555A (ja) 半導体イメージセンサ・モジュールおよび半導体イメージセンサ・モジュールの製造方法
JP2011077553A (ja) 半導体イメージセンサ・モジュールおよび半導体イメージセンサ・モジュールの製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100511

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101019