JP2009054645A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009054645A JP2009054645A JP2007217421A JP2007217421A JP2009054645A JP 2009054645 A JP2009054645 A JP 2009054645A JP 2007217421 A JP2007217421 A JP 2007217421A JP 2007217421 A JP2007217421 A JP 2007217421A JP 2009054645 A JP2009054645 A JP 2009054645A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- insulating film
- layer
- semiconductor substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 64
- 239000010409 thin film Substances 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 239000002344 surface layer Substances 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 abstract description 10
- 239000010408 film Substances 0.000 description 79
- 239000010410 layer Substances 0.000 description 71
- 229910052581 Si3N4 Inorganic materials 0.000 description 27
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 27
- 238000000034 method Methods 0.000 description 24
- 238000005530 etching Methods 0.000 description 14
- 239000011229 interlayer Substances 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 7
- 239000011241 protective layer Substances 0.000 description 6
- 239000004642 Polyimide Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 238000005520 cutting process Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 230000006641 stabilisation Effects 0.000 description 4
- 238000011105 stabilization Methods 0.000 description 4
- 239000000498 cooling water Substances 0.000 description 3
- 230000002093 peripheral effect Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04R—LOUDSPEAKERS, MICROPHONES, GRAMOPHONE PICK-UPS OR LIKE ACOUSTIC ELECTROMECHANICAL TRANSDUCERS; DEAF-AID SETS; PUBLIC ADDRESS SYSTEMS
- H04R19/00—Electrostatic transducers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Acoustics & Sound (AREA)
- Signal Processing (AREA)
- Pressure Sensors (AREA)
- Electrostatic, Electromagnetic, Magneto- Strictive, And Variable-Resistance Transducers (AREA)
Abstract
【課題】製造に要する時間の短縮を図ることができる、半導体装置を提供する。
【解決手段】PMOSFET3が形成された半導体基板2上に、下薄膜10および上薄膜11を備えるSiマイク9が設けられている。半導体基板2上には、表面が平坦面である平坦部8を有する配線層7が積層されており、下薄膜10は、その平坦部8の表面と平行をなして対向している。すなわち、半導体基板2上に積層される配線層7において、下薄膜10が対向する平坦部8の表面は、凹部を有していない平坦面となっている。上薄膜11は、下薄膜10に対して配線層7と反対側に所定の間隔を空けて対向している。これにより、上薄膜11は、下薄膜10との対向方向に振動可能となっている。したがって、上薄膜11を振動可能とするために、半導体基板2や配線層7に凹部を形成する必要がない。
【選択図】図2
【解決手段】PMOSFET3が形成された半導体基板2上に、下薄膜10および上薄膜11を備えるSiマイク9が設けられている。半導体基板2上には、表面が平坦面である平坦部8を有する配線層7が積層されており、下薄膜10は、その平坦部8の表面と平行をなして対向している。すなわち、半導体基板2上に積層される配線層7において、下薄膜10が対向する平坦部8の表面は、凹部を有していない平坦面となっている。上薄膜11は、下薄膜10に対して配線層7と反対側に所定の間隔を空けて対向している。これにより、上薄膜11は、下薄膜10との対向方向に振動可能となっている。したがって、上薄膜11を振動可能とするために、半導体基板2や配線層7に凹部を形成する必要がない。
【選択図】図2
Description
本発明は、Si(シリコン)マイクなどの静電容量型センサを備える半導体装置に関する。
最近、ECM(Electret Condenser Microphone)に代えて、MEMS(Micro Electro Mechanical Systems)技術により製造されるSiマイクが携帯電話機に搭載され始めたことから、Siマイクの注目度が急激に高まっている。
Siマイクと信号処理回路などの集積回路との1チップ化を可能とするために、CMOS(Complementary Metal Oxide Semiconductor)を形成する技術(CMOSプロセス技術)を用いて、Siマイクを形成することが提案されている。CMOSプロセス技術を用いて形成されるSiマイクは、たとえば、中央部に凹部が形成されたシリコン基板の表面上に、ダイヤフラムを凹部に対向させて配置し、バックプレートをダイヤフラムと微小な間隔を空けて対向配置した構造を有している。シリコン基板に凹部(空洞)が形成されていることにより、音圧(音波)が入力されると、ダイヤフラムが振動する。ダイヤフラムとバックプレートとの間に電圧が印加されている状態で、ダイアフラムが振動すると、ダイヤフラムとバックプレートとにより形成されるコンデンサの静電容量が変化し、この静電容量の変化によるダイヤフラムおよびバックプレート間の電圧変動が音声出力信号として出力される。
特開2006−108491号公報
Siマイクと信号処理回路などの集積回路との1チップ化を可能とするために、CMOS(Complementary Metal Oxide Semiconductor)を形成する技術(CMOSプロセス技術)を用いて、Siマイクを形成することが提案されている。CMOSプロセス技術を用いて形成されるSiマイクは、たとえば、中央部に凹部が形成されたシリコン基板の表面上に、ダイヤフラムを凹部に対向させて配置し、バックプレートをダイヤフラムと微小な間隔を空けて対向配置した構造を有している。シリコン基板に凹部(空洞)が形成されていることにより、音圧(音波)が入力されると、ダイヤフラムが振動する。ダイヤフラムとバックプレートとの間に電圧が印加されている状態で、ダイアフラムが振動すると、ダイヤフラムとバックプレートとにより形成されるコンデンサの静電容量が変化し、この静電容量の変化によるダイヤフラムおよびバックプレート間の電圧変動が音声出力信号として出力される。
ところが、従来のSiマイクの製造工程では、シリコン基板の表面を深く掘り下げて凹部を形成するために、長時間にわたるエッチングが不可欠であり、Siマイクの製造に時間がかかってしまう。
そこで、本発明の目的は、製造に要する時間の短縮を図ることができる、半導体装置を提供することである。
そこで、本発明の目的は、製造に要する時間の短縮を図ることができる、半導体装置を提供することである。
前記の目的を達成するための請求項1記載の発明は、半導体基板と、前記半導体基板に形成された半導体素子と、前記半導体基板上に形成された表層と、前記表層上に形成された静電容量型センサとを備え、前記表層は、表面が平坦面である平坦部を有し、前記静電容量型センサは、前記平坦部の前記表面と平行をなして対向する下薄膜と、前記下薄膜に対して前記表層と反対側に所定の間隔を空けて対向する上薄膜とを含む、半導体装置である。
この構成によれば、半導体素子が形成された半導体基板上に、下薄膜および上薄膜を備える静電容量型センサが設けられている。半導体基板上には、表面が平坦面である平坦部を有する表層が積層されており、下薄膜は、その平坦部の表面と平行をなして対向している。すなわち、半導体基板上に積層される表層において、下薄膜が対向する平坦部の表面は、凹部を有していない平坦面となっている。上薄膜は、下薄膜に対して表層と反対側に所定の間隔を空けて対向している。これにより、上薄膜は、下薄膜との対向方向に振動可能となっている。したがって、上薄膜を振動可能とするために、半導体基板や表層に凹部を形成する必要がない。そのため、凹部を形成するためのエッチングを不要とすることができ、半導体装置の製造に要する時間の短縮を図ることができる。
請求項2記載の発明は、前記下薄膜は、前記平坦部の前記表面に接触して設けられている、請求項1に記載の半導体装置である。
この構成では、下薄膜が表層の平坦部の表面に接触して設けられており、下薄膜と表層との間に空洞を有していない。そのため、下薄膜と表層との間に空洞を形成する工程が不要であり、半導体装置の製造に要する時間のさらなる短縮を図ることができる。また、下薄膜が面で支持されているので、静電容量型センサの耐衝撃性を向上させることができる。
この構成では、下薄膜が表層の平坦部の表面に接触して設けられており、下薄膜と表層との間に空洞を有していない。そのため、下薄膜と表層との間に空洞を形成する工程が不要であり、半導体装置の製造に要する時間のさらなる短縮を図ることができる。また、下薄膜が面で支持されているので、静電容量型センサの耐衝撃性を向上させることができる。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係る半導体装置の平面図である。図2は、図1に示す半導体装置を切断線II−IIで切断したときの模式的な断面図である。また、図3は、図1に示す半導体装置を切断線III−IIIで切断したときの模式的な断面図である。なお、図2および図3では、図面の煩雑化を回避するために、導電性を有する材料からなる部分以外の各部についてはハッチングを省略している。
図1は、本発明の一実施形態に係る半導体装置の平面図である。図2は、図1に示す半導体装置を切断線II−IIで切断したときの模式的な断面図である。また、図3は、図1に示す半導体装置を切断線III−IIIで切断したときの模式的な断面図である。なお、図2および図3では、図面の煩雑化を回避するために、導電性を有する材料からなる部分以外の各部についてはハッチングを省略している。
半導体装置1は、半導体基板(たとえば、シリコン基板)2を備えている。
半導体基板2の表層部には、LOCOS法により形成された素子分離領域に、半導体素子としてのPMOSFET(P-channel Metal Oxide Semiconductor Field Effect Transistor)3が作り込まれている。PMOSFET3は、後述する出力安定回路42に用いられる。
半導体基板2の表層部には、LOCOS法により形成された素子分離領域に、半導体素子としてのPMOSFET(P-channel Metal Oxide Semiconductor Field Effect Transistor)3が作り込まれている。PMOSFET3は、後述する出力安定回路42に用いられる。
半導体基板2上には、SiO2(酸化シリコン)からなる第1層間絶縁膜4が積層されている。
第1層間絶縁膜4の上面には、複数の配線5がそれぞれ所定のパターンで形成されている。配線5は、Al(アルミニウム)からなり、PMOSFET3のゲート、ソースおよびドレインと電気的に接続されている。
第1層間絶縁膜4の上面には、複数の配線5がそれぞれ所定のパターンで形成されている。配線5は、Al(アルミニウム)からなり、PMOSFET3のゲート、ソースおよびドレインと電気的に接続されている。
第1層間絶縁膜4上には、配線5を挟んで、SiO2からなる第2層間絶縁膜6が積層されている。第2層間絶縁膜6は、ほぼ一様な厚さを有し、配線5を覆う部分を除いて、その表面(上面)が平坦に形成されている。
第2層間絶縁膜6上には、表層としての配線層7が形成されている。配線層7は、複数の配線で構成され、第2層間絶縁膜6の平坦な表面上に、その表面が平坦面である平坦部8を有している。配線層7に含まれる配線は、Alからなり、第2層間絶縁膜6に形成されるビア(図示せず)を介して、配線5と電気的に接続されている。
第2層間絶縁膜6上には、表層としての配線層7が形成されている。配線層7は、複数の配線で構成され、第2層間絶縁膜6の平坦な表面上に、その表面が平坦面である平坦部8を有している。配線層7に含まれる配線は、Alからなり、第2層間絶縁膜6に形成されるビア(図示せず)を介して、配線5と電気的に接続されている。
配線層7上には、静電容量型センサとしてのSiマイク9が設けられている。Siマイク9は、配線層7の平坦部8の表面に接触して設けられた下薄膜10と、下薄膜10の上方に所定の間隔を空けて対向する上薄膜11とを備えている。
下薄膜10は、SiN(窒化シリコン)からなる第1下絶縁膜12および第2下絶縁膜13によって、Alからなる下電極14を挟み込んだ構造を有している。
下薄膜10は、SiN(窒化シリコン)からなる第1下絶縁膜12および第2下絶縁膜13によって、Alからなる下電極14を挟み込んだ構造を有している。
第1下絶縁膜12は、第2層間絶縁膜6および配線層7上に形成され、配線層7の表面(上面)および側面を一括して覆っている。第1下絶縁膜12には、平坦部8上に設けられる部分に、多数の微細な孔15が形成されている。
第1下絶縁膜12上に、下電極14が形成されている。下電極14における平坦部8上に設けられる部分は、第1下絶縁膜12の各孔15と対向する孔を有するメッシュ状に形成されている。
第1下絶縁膜12上に、下電極14が形成されている。下電極14における平坦部8上に設けられる部分は、第1下絶縁膜12の各孔15と対向する孔を有するメッシュ状に形成されている。
第2下絶縁膜13は、第1下絶縁膜12上に積層され、下電極14の表面および側面を覆っている。また、第2下絶縁膜13は、平面視で第1下絶縁膜12と同一形状を有し、第1下絶縁膜12の各孔15と連続する孔16を有している。これにより、下薄膜10は、平坦部8上に、互いに連通する孔15,16による貫通孔を多数有している。
上薄膜11は、SiNからなる第1上絶縁膜17および第2上絶縁膜18によって、Alからなる上電極19を挟み込んだ構造を有している。
上薄膜11は、SiNからなる第1上絶縁膜17および第2上絶縁膜18によって、Alからなる上電極19を挟み込んだ構造を有している。
第1上絶縁膜17は、平面視で半導体基板2と同じ外形を有している。第1上絶縁膜17の最外周縁部は、第2層間絶縁膜6上に形成されている。また、第1上絶縁膜17は、最外周縁部の内側の部分が下薄膜10の第2下絶縁膜13に接触し、そのさらに内側の部分が第2下絶縁膜13と間隔を空けて対向する対向部となっている。この対向部における中央部分には、多数の微細な孔20が平面視で下薄膜10に形成されている貫通孔(孔12,16)とずれた位置に配置されている。また、下薄膜10の下面には、下薄膜10に形成されている貫通孔と対向する部分に、その貫通孔に向けて突出する突起21が形成されている。
第1上絶縁膜17上に、上電極19が形成されている。上電極19は、第1上絶縁膜17の各孔20と対向する孔を有するメッシュ状部22と、メッシュ状部22から所定方向(図1における右方向)に延びる延部23とを一体的に備えている。
第2上絶縁膜18は、第1上絶縁膜17上に積層され、上電極19の表面および側面を覆っている。また、第2上絶縁膜18は、第1上絶縁膜17の各孔20と連続する孔24を有している。これにより、上薄膜11は、互いに連通する孔20,24による貫通孔を多数有している。
第2上絶縁膜18は、第1上絶縁膜17上に積層され、上電極19の表面および側面を覆っている。また、第2上絶縁膜18は、第1上絶縁膜17の各孔20と連続する孔24を有している。これにより、上薄膜11は、互いに連通する孔20,24による貫通孔を多数有している。
第1上絶縁膜17の対向部における周縁部分と下薄膜10の第2下絶縁膜13との間には、SiO2からなる第1犠牲層残留部25と、この第1犠牲層残留部25上に形成されたAlからなる第2犠牲層残留部26とが介在されている。これにより、上薄膜11は、第1上絶縁膜17の対向部における中央部分と下薄膜10との間に空洞を有する状態で、下薄膜10との対向方向に振動可能に設けられている。
上薄膜11の第2上絶縁膜18には、上電極19の延部23の一部を上電極用パッド27として露出させる開口28が形成されている。
また、第2上絶縁膜18には、平面視で上電極19のメッシュ状部22に対して開口28が形成されている側とは反対側に、下電極用パッド29を露出させる開口30が形成されている。下電極用パッド29は、Alからなり、第1上絶縁膜17と第2上絶縁膜18との間に介在されている。下電極用パッド29は、第1上絶縁膜17に形成された貫通孔31を介して、第2犠牲層残留部26に接続されている。そして、第2犠牲層残留部26は、第1犠牲層残留部25および下薄膜10の第2下絶縁膜13に連続して形成された貫通孔32を介して、下電極14に接続されている。これにより、下電極用パッド29は、第2犠牲層残留部26を介して、下電極14と電気的に接続されている。
また、第2上絶縁膜18には、平面視で上電極19のメッシュ状部22に対して開口28が形成されている側とは反対側に、下電極用パッド29を露出させる開口30が形成されている。下電極用パッド29は、Alからなり、第1上絶縁膜17と第2上絶縁膜18との間に介在されている。下電極用パッド29は、第1上絶縁膜17に形成された貫通孔31を介して、第2犠牲層残留部26に接続されている。そして、第2犠牲層残留部26は、第1犠牲層残留部25および下薄膜10の第2下絶縁膜13に連続して形成された貫通孔32を介して、下電極14に接続されている。これにより、下電極用パッド29は、第2犠牲層残留部26を介して、下電極14と電気的に接続されている。
さらに、半導体装置1は、その最表層に、たとえば、感光性ポリイミドからなる保護層33を有している。保護層33は、上薄膜11における空洞を挟んで下薄膜10と対向する部分、上電極用パッド27、下電極用パッド29、および外部との接続のための他のパッド34を露出させ、上薄膜11上の残余の部分を覆い尽くすように形成されている。
図4は、半導体装置1の回路図である。
図4は、半導体装置1の回路図である。
上薄膜11の上電極19には、所定の電圧(たとえば、11V)が印加されている。下薄膜10の下電極14は、PMOSFET3のゲートに接続されている。PMOSFET3のソースは、定電流源41に接続されている。PMOSFET3のドレインは、接地されている。
PMOSFET3は、Siマイク9に生じる電圧変動を安定して出力するための出力安定回路42として用いられる。Siマイク9に音圧が入力され、この音圧によって上薄膜11が振動すると、下電極14と上電極19とにより形成されるコンデンサの静電容量が変化する。この静電容量の変化により、PMOSFET3のゲート電圧が変化し、PMOSFET3のソース−ドレイン間を流れる電流値が変化し、その結果、PMOSFET3のソース電位が変化する。このPMOSFET3のソース電位の変動が音声出力信号として出力されることにより、下電極14および上電極19に直接に出力端子が接続されることによる下電極14および上電極19間の容量変化を回避することができ、安定した音声出力信号を得ることができる。
PMOSFET3は、Siマイク9に生じる電圧変動を安定して出力するための出力安定回路42として用いられる。Siマイク9に音圧が入力され、この音圧によって上薄膜11が振動すると、下電極14と上電極19とにより形成されるコンデンサの静電容量が変化する。この静電容量の変化により、PMOSFET3のゲート電圧が変化し、PMOSFET3のソース−ドレイン間を流れる電流値が変化し、その結果、PMOSFET3のソース電位が変化する。このPMOSFET3のソース電位の変動が音声出力信号として出力されることにより、下電極14および上電極19に直接に出力端子が接続されることによる下電極14および上電極19間の容量変化を回避することができ、安定した音声出力信号を得ることができる。
図5A〜図5Jは、半導体装置1の製造方法を工程順に示す模式的な断面図である。なお、図5A〜図5Jでは、図面の煩雑化を回避するために、ハッチングを一部省略している。
まず、図5Aに示すように、P−CVD(Plasma Chemical Vapor Deposition:プラズマ化学気相成長)法により、配線層7上に、第1SiN層51が形成される。配線層7の表面および側面は、第1SiN層51により被覆される。
まず、図5Aに示すように、P−CVD(Plasma Chemical Vapor Deposition:プラズマ化学気相成長)法により、配線層7上に、第1SiN層51が形成される。配線層7の表面および側面は、第1SiN層51により被覆される。
なお、半導体基板2にPMOSFET3を形成する手法、ならびに半導体基板2上に第1層間絶縁膜4、配線5、第2層間絶縁膜6および配線層7を形成する手法については、公知であるから、ここでは説明を省略する。
次に、スパッタ法により、第1SiN層51上に、Al膜が形成される。そして、公知のフォトリソグラフィ技術およびエッチング技術により、そのAl膜がパターニングされる。これにより、図5Bに示すように、第1SiN層51上に、Alからなる下電極14が形成される。
次に、スパッタ法により、第1SiN層51上に、Al膜が形成される。そして、公知のフォトリソグラフィ技術およびエッチング技術により、そのAl膜がパターニングされる。これにより、図5Bに示すように、第1SiN層51上に、Alからなる下電極14が形成される。
その後、P−CVD法により、第1SiN層51および下電極14上に、第2SiN層が形成される。そして、図5Cに示すように、公知のフォトリソグラフィ技術およびエッチング技術により、第1SiN層51および第2SiN層に、それぞれ孔15,16が形成される。これにより、第1SiN層51が第1下絶縁膜12となり、第2SiN層が第2下絶縁膜13となる。こうして、第1下絶縁膜12および第2下絶縁膜13によって下電極14を挟み込んだ構造の下薄膜10が得られる。
次いで、P−CVD法により、第2下絶縁膜13上に、SiO2が堆積され、公知のフォトリソグラフィ技術およびエッチング技術により、そのSiO2の堆積層がパターニングされる。これにより、図5Dに示すように、第2下絶縁膜13上に、SiO2からなる第1犠牲層52が形成される。
つづいて、P−CVD法により、第2下絶縁膜13および第1犠牲層52上に、Alが堆積され、公知のフォトリソグラフィ技術およびエッチング技術により、そのAlの堆積層がパターニングされる。これにより、図5Eに示すように、Alからなる第2犠牲層53が形成される。
つづいて、P−CVD法により、第2下絶縁膜13および第1犠牲層52上に、Alが堆積され、公知のフォトリソグラフィ技術およびエッチング技術により、そのAlの堆積層がパターニングされる。これにより、図5Eに示すように、Alからなる第2犠牲層53が形成される。
第2犠牲層53の形成後、図5Fに示すように、P−CVD法により、半導体基板2上の全域に、SiNが堆積され、公知のフォトリソグラフィ技術およびエッチング技術により、そのSiNの堆積層に貫通孔31が形成される。これにより、貫通孔31を有する第3SiN層54が形成される。
次いで、スパッタ法により、第3SiN層54上に、Al膜が形成される。そして、公知のフォトリソグラフィ技術およびエッチング技術により、そのAl膜がパターニングされる。これにより、図5Gに示すように、第3SiN層54上に、Alからなる上電極19および下電極用パッド29が形成される。
次いで、スパッタ法により、第3SiN層54上に、Al膜が形成される。そして、公知のフォトリソグラフィ技術およびエッチング技術により、そのAl膜がパターニングされる。これにより、図5Gに示すように、第3SiN層54上に、Alからなる上電極19および下電極用パッド29が形成される。
その後、P−CVD法により、第3SiN層54、上電極19および下電極用パッド29上に、第4SiN層が形成される。そして、図5Hに示すように、公知のフォトリソグラフィ技術およびエッチング技術により、第3SiN層54および第4SiN層に、それぞれ孔20,24が形成される。また、第4SiN層に、開口28,30が形成される。これにより、第3SiN層54が第1上絶縁膜17となり、第4SiN層が第2上絶縁膜18となる。こうして、第1上絶縁膜17および第2上絶縁膜18によって上電極19を挟み込んだ構造の上薄膜11が得られる。
次いで、上薄膜11上に感光性ポリイミドが塗布され、その感光性ポリイミドが選択的に露光されることにより、図5Iに示すように、感光性ポリイミドからなる保護層33が形成される。下薄膜10と上薄膜11との間に、第1犠牲層52および第2犠牲層53が介在されているので、上薄膜11上に感光性ポリイミドが塗布されても、この塗布により、上薄膜11が変形したり破壊されたりすることはない。
その後、孔20,24を介してエッチングガス(たとえば、BCl3(三塩化ホウ素)などの塩素系ガス)が供給されることにより、第2犠牲層53がエッチングされる。これにより、図5Iに示すように、上薄膜11と第1犠牲層52との間に空洞が形成される。
そして、孔20,24から上薄膜11と第1犠牲層52との間の空洞にエッチング液(たとえば、ふっ酸)が供給されることにより、第1犠牲層52がエッチングされる。これにより、第1上絶縁膜17の対向部における中央部分と下薄膜10との間に空洞が形成され、上薄膜11が下薄膜10との対向方向に振動可能な状態となり、半導体装置1が得られる。
そして、孔20,24から上薄膜11と第1犠牲層52との間の空洞にエッチング液(たとえば、ふっ酸)が供給されることにより、第1犠牲層52がエッチングされる。これにより、第1上絶縁膜17の対向部における中央部分と下薄膜10との間に空洞が形成され、上薄膜11が下薄膜10との対向方向に振動可能な状態となり、半導体装置1が得られる。
なお、下薄膜10と上薄膜11との間に残留した第1犠牲層52および第2犠牲層53は、それぞれ第1犠牲層残留部25および第2犠牲層残留部26となる。
以上のように、半導体装置1では、PMOSFET3が形成された半導体基板2上に、下薄膜10および上薄膜11を備えるSiマイク9が設けられている。半導体基板2上には、表面が平坦面である平坦部8を有する配線層7が積層されており、下薄膜10は、その平坦部8の表面と平行をなして対向している。すなわち、半導体基板2上に積層される配線層7において、下薄膜10が対向する平坦部8の表面は、凹部を有していない平坦面となっている。上薄膜11は、下薄膜10に対して配線層7と反対側に所定の間隔を空けて対向している。これにより、上薄膜11は、下薄膜10との対向方向に振動可能となっている。したがって、上薄膜11を振動可能とするために、半導体基板2や配線層7に凹部を形成する必要がない。そのため、凹部を形成するためのエッチングを不要とすることができ、半導体装置1の製造に要する時間の短縮を図ることができる。
以上のように、半導体装置1では、PMOSFET3が形成された半導体基板2上に、下薄膜10および上薄膜11を備えるSiマイク9が設けられている。半導体基板2上には、表面が平坦面である平坦部8を有する配線層7が積層されており、下薄膜10は、その平坦部8の表面と平行をなして対向している。すなわち、半導体基板2上に積層される配線層7において、下薄膜10が対向する平坦部8の表面は、凹部を有していない平坦面となっている。上薄膜11は、下薄膜10に対して配線層7と反対側に所定の間隔を空けて対向している。これにより、上薄膜11は、下薄膜10との対向方向に振動可能となっている。したがって、上薄膜11を振動可能とするために、半導体基板2や配線層7に凹部を形成する必要がない。そのため、凹部を形成するためのエッチングを不要とすることができ、半導体装置1の製造に要する時間の短縮を図ることができる。
また、下薄膜10が配線層7の平坦部8の表面に接触して設けられており、下薄膜10と配線層7との間に空洞を有していない。そのため、下薄膜10と配線層7との間に空洞を形成する工程が不要であり、半導体装置1の製造に要する時間のさらなる短縮を図ることができる。また、下薄膜10が面で支持されているので、Siマイク9の耐衝撃性を向上させることができる。
また、半導体装置1の最表層に設けられている保護層33により、上薄膜11に他の部材が衝突するのを阻止することができる。そのうえ、半導体基板2が個々に切り分けられる前のウエハの状態で、前述した各工程を実行した後、保護層33の上面にダイシングテープを貼り付け、ダイシングソーを用いて、そのウエハを個々の半導体基板2に切り分けることができる。ダイシングテープが上薄膜11に接触しないので、ダイシングテープを剥がすときに、上薄膜11が破壊されることはない。また、保護層33に上薄膜11を露出させるように形成された開口がダイシングテープにより閉鎖されるので、ダイシングソーに冷却水を供給しても、その冷却水が上薄膜11にかかることがなく、冷却水によるSiマイク9の破壊を防止することができる。
本発明の一実施形態の説明は以上のとおりであるが、本発明は、他の形態で実施することもできる。たとえば、第1下絶縁膜12、第2下絶縁膜13、第1上絶縁膜17および第2上絶縁膜18がSiNからなるとしたが、それらの材料としては、絶縁性を有してればよく、SiO2やSiO2よりも誘電率の低いLow−k膜材料を採用することもできる。
また、第1犠牲層52がSiO2からなるとしたが、第1犠牲層52の材料は、SiO2に限らず、配線層7、第1下絶縁膜12、第2下絶縁膜13、第1上絶縁膜17および第2上絶縁膜18の材料とエッチング選択比を有するものであればよい。たとえば、配線層7がAlからなり、第1下絶縁膜12、第2下絶縁膜13、第1上絶縁膜17および第2上絶縁膜18がSiO2からなる場合、第1犠牲層52の材料としてSiNが採用されてもよい。
さらにまた、第2犠牲層53がAlからなるとしたが、第2犠牲層53の材料は、Alに限らず、導電性を有し、かつ、第1下絶縁膜12、第2下絶縁膜13、第1上絶縁膜17および第2上絶縁膜18の材料とエッチング選択比を有するものであればよい。
また、半導体装置1にPMOSFET3を用いた出力安定回路42が備えられている構成を例にとったが、出力安定回路42に限らず、チャージポンプ回路、ADコンバータ、バイアス回路、発振回路、電流源など、半導体素子を用いた他の種類の回路が半導体装置1に備えられていてもよい。
また、半導体装置1にPMOSFET3を用いた出力安定回路42が備えられている構成を例にとったが、出力安定回路42に限らず、チャージポンプ回路、ADコンバータ、バイアス回路、発振回路、電流源など、半導体素子を用いた他の種類の回路が半導体装置1に備えられていてもよい。
また、静電容量型センサの一例として、Siマイク9を例にとったが、これに限らず、静電容量の変化量を検知して動作する圧力センサや加速度センサなどに本発明が適用されてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
1 半導体装置
2 半導体基板
3 PMOSFET
7 配線層
8 平坦部
9 Siマイク
10 下薄膜
11 上薄膜
2 半導体基板
3 PMOSFET
7 配線層
8 平坦部
9 Siマイク
10 下薄膜
11 上薄膜
Claims (2)
- 半導体基板と、
前記半導体基板に形成された半導体素子と、
前記半導体基板上に形成された表層と、
前記表層上に形成された静電容量型センサとを備え、
前記表層は、表面が平坦面である平坦部を有し、
前記静電容量型センサは、
前記平坦部の前記表面と平行をなして対向する下薄膜と、
前記下薄膜に対して前記表層と反対側に所定の間隔を空けて対向する上薄膜とを含む、半導体装置。 - 前記下薄膜は、前記平坦部の前記表面に接触して設けられている、請求項1に記載の半導体装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007217421A JP2009054645A (ja) | 2007-08-23 | 2007-08-23 | 半導体装置 |
CNA2008101308828A CN101374372A (zh) | 2007-08-23 | 2008-08-21 | 半导体装置 |
US12/230,082 US8080835B2 (en) | 2007-08-23 | 2008-08-22 | Semiconductor device including a capacitance type sensor and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007217421A JP2009054645A (ja) | 2007-08-23 | 2007-08-23 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009054645A true JP2009054645A (ja) | 2009-03-12 |
Family
ID=40381376
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007217421A Pending JP2009054645A (ja) | 2007-08-23 | 2007-08-23 | 半導体装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8080835B2 (ja) |
JP (1) | JP2009054645A (ja) |
CN (1) | CN101374372A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010119600A1 (ja) * | 2009-04-14 | 2010-10-21 | パナソニック株式会社 | 変換体モジュール及びその製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8368153B2 (en) * | 2010-04-08 | 2013-02-05 | United Microelectronics Corp. | Wafer level package of MEMS microphone and manufacturing method thereof |
DE112016002087T5 (de) * | 2015-05-08 | 2018-02-08 | Sound Solutions International Co., Ltd. | Nachverfolgung der Position einer kapazitiven Membran |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000230875A (ja) * | 1999-02-09 | 2000-08-22 | Hitachi Ltd | 回路内蔵型センサおよびそれを用いた圧力検出装置 |
JP2006263902A (ja) * | 2005-02-25 | 2006-10-05 | Hitachi Ltd | 集積化マイクロエレクトロメカニカルシステムおよびその製造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1990013865A1 (en) * | 1989-04-28 | 1990-11-15 | Softel, Inc. | Method and apparatus for remotely controlling and monitoring the use of computer software |
KR100771258B1 (ko) * | 2000-05-09 | 2007-10-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 본인 인증 시스템과 본인 인증 방법 및 휴대 전화 장치 |
CA2357382A1 (en) * | 2001-09-17 | 2003-03-17 | Soma Networks, Inc. | Software update method, apparatus and system |
US6943448B2 (en) | 2003-01-23 | 2005-09-13 | Akustica, Inc. | Multi-metal layer MEMS structure and process for making the same |
US6906529B2 (en) * | 2003-06-10 | 2005-06-14 | Stmicroelectronics, Inc. | Capacitive sensor device with electrically configurable pixels |
US8234705B1 (en) * | 2004-09-27 | 2012-07-31 | Radix Holdings, Llc | Contagion isolation and inoculation |
JP4355273B2 (ja) | 2004-10-07 | 2009-10-28 | 日本放送協会 | 静電容量型センサ及びその製造方法 |
JP2009028808A (ja) * | 2007-07-24 | 2009-02-12 | Rohm Co Ltd | Memsセンサおよびmemsセンサの製造方法 |
JP2009049973A (ja) * | 2007-08-17 | 2009-03-05 | Samsung Electro-Mechanics Co Ltd | Cmosイメージセンサパッケージ |
US8943488B2 (en) * | 2007-12-31 | 2015-01-27 | Activision Publishing, Inc. | Video game forward compatibility including software patching |
-
2007
- 2007-08-23 JP JP2007217421A patent/JP2009054645A/ja active Pending
-
2008
- 2008-08-21 CN CNA2008101308828A patent/CN101374372A/zh active Pending
- 2008-08-22 US US12/230,082 patent/US8080835B2/en not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000230875A (ja) * | 1999-02-09 | 2000-08-22 | Hitachi Ltd | 回路内蔵型センサおよびそれを用いた圧力検出装置 |
JP2006263902A (ja) * | 2005-02-25 | 2006-10-05 | Hitachi Ltd | 集積化マイクロエレクトロメカニカルシステムおよびその製造方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010119600A1 (ja) * | 2009-04-14 | 2010-10-21 | パナソニック株式会社 | 変換体モジュール及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20090050989A1 (en) | 2009-02-26 |
US8080835B2 (en) | 2011-12-20 |
CN101374372A (zh) | 2009-02-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7825483B2 (en) | MEMS sensor and production method of MEMS sensor | |
JP4137158B2 (ja) | エレクトレットコンデンサーマイクロフォン | |
US8416970B2 (en) | Condenser microphone array chip | |
US7932117B2 (en) | Pressure sensor and manufacturing method therefor | |
JP2011031385A (ja) | Memsセンサ | |
JP2009028806A (ja) | Memsセンサおよびmemsセンサの製造方法 | |
JP2010098518A (ja) | Memsセンサの製造方法およびmemsセンサ | |
JP2009028807A (ja) | Memsセンサ | |
JP2005039652A (ja) | 音響検出機構 | |
JP5016449B2 (ja) | 半導体装置 | |
KR101550633B1 (ko) | 마이크로폰 및 그 제조 방법 | |
JP5721452B2 (ja) | 静電容量型memsセンサ | |
US20220367784A1 (en) | Fully-wet via patterning method in piezoelectric sensor | |
JP2008016919A (ja) | 音響感応装置 | |
JP2016185574A (ja) | Mems素子およびその製造方法 | |
JP2009054645A (ja) | 半導体装置 | |
JP2008099004A (ja) | 静電容量型センサの製造方法および静電容量型センサ | |
JP2021097302A (ja) | Mems素子 | |
JP2012028900A (ja) | コンデンサマイクロホン | |
US8723279B2 (en) | MEMS sensor, and MEMS sensor manufacturing method | |
JP2009164851A (ja) | Memsトランスデューサおよびその製造方法 | |
JP4737720B2 (ja) | ダイヤフラム及びその製造方法並びにそのダイヤフラムを有するコンデンサマイクロホン及びその製造方法 | |
JP2008167277A (ja) | 音響トランスデューサ | |
JP2006157777A (ja) | エレクトレットコンデンサ型マイクロホン | |
JP2008011154A (ja) | コンデンサマイクロホン用チップ、コンデンサマイクロホンおよびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130530 |