JP2002353427A - イメージセンサのスタックパッケージ構造 - Google Patents

イメージセンサのスタックパッケージ構造

Info

Publication number
JP2002353427A
JP2002353427A JP2001153598A JP2001153598A JP2002353427A JP 2002353427 A JP2002353427 A JP 2002353427A JP 2001153598 A JP2001153598 A JP 2001153598A JP 2001153598 A JP2001153598 A JP 2001153598A JP 2002353427 A JP2002353427 A JP 2002353427A
Authority
JP
Japan
Prior art keywords
substrate
image
image sensor
sensing chip
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001153598A
Other languages
English (en)
Other versions
JP3645833B2 (ja
Inventor
Shubun To
修文 杜
Wen-Chiuan Chen
文銓 陳
Meng-Nan He
孟南 何
Li-Huan Chen
立桓 陳
Daika Yo
乃華 葉
Entei Ko
讌程 黄
Eisei Kyu
詠盛 邱
Shisei Go
志成 呉
Fukushu Ryu
福洲 劉
Busho Lee
武祥 李
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kingpak Technology Inc
Original Assignee
Kingpak Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kingpak Technology Inc filed Critical Kingpak Technology Inc
Priority to JP2001153598A priority Critical patent/JP3645833B2/ja
Publication of JP2002353427A publication Critical patent/JP2002353427A/ja
Application granted granted Critical
Publication of JP3645833B2 publication Critical patent/JP3645833B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

(57)【要約】 （修正有） 【課題】 イメージセンサのスタックパッケージ構造の
提供。 【解決手段】第１基板１０は信号入力端子が形成された
第１表面１２を有する。第１基板１０の第２表面１４に
はプリント基板に電気的に連結される信号出力端子１８
が形成されている。第２基板２２は上表面２４と該上表
面と反対の下表面２６を有する。該第２基板２２の該下
表面が第１基板１０の第１表面に接合され、第１基板１
０と第２基板２２の間にキャビティー２８が形成され
る。集積回路３０は第１基板１０の第１表面に取り付け
られ、キャビティー内に配置され、該集積回路は第１基
板１０の第１表面の信号入力端子１６に電気的に連結さ
れる。該イメージセンシングチップ３４は第２基板２２
の上表面に配置される。該透明層はイメージセンシング
チップ３４の上方を被覆し、イメージセンシングチップ
３４が該透明層を介してイメージ信号を受け取り、第１
基板１０に伝送される電気信号に変換する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明はイメージセンサのス
タックパッケージ構造に係り、特に、そのうち異なる機
能を有する集積回路及びイメージセンシングチップがパ
ッケージボデー中にパッケージされて、パッケージ基板
の数を減少でき、及び異なる機能を有する集積回路及び
イメージセンシングチップを一体にパッケージした構造
に関する。
【０００２】
【従来の技術】一般にセンサは信号の検出に用いられ、
それは光学或いはオーディオ信号とされうる。本発明の
センサはイメージ信号を受け取り、及びイメージ信号を
プリント基板に伝送する電気信号に変換する。
【０００３】一般にイメージセンサはイメージ信号を受
け取りイメージ信号ををプリント基板に伝送する電気信
号に変換する。イメージセンサはそれから電気的に他の
集積回路に連結されて必要な機能を有する。例えば、イ
メージセンサはイメージセンサの発生した信号を処理す
るディジタル信号プロセッサに電気的に連接される。さ
らに、イメージセンサはまた、マイクロコントローラ、
中央処理装置、或いはその他の回路に連結されて、必要
な機能を有する。
【０００４】しかし、伝統的なイメージセンサはパッケ
ージされ、イメージセンサに対応する集積回路はイメー
ジセンサとは別にパッケージされる必要がある。そし
て、パッケージされたイメージセンサ及び各種の信号処
理ユニットは電気的にプリント基板に連結される。その
後、イメージセンサが電気的に信号処理ユニットに、複
数の配線によりそれぞれ連結される。ゆえに、個別に各
信号処理ユニットとイメージセンサをパッケージするた
めには、複数の基板とパッケージボデーを使用する必要
があり、このため製造コストが増した。さらに、プリン
ト基板の必要エリアは各信号処理ユニットをプリント基
板上に取り付ける時に信号処理ユニットより大きくなけ
ればならず、このため製品を小型化、薄型化、及び軽量
化することができなかった。
【０００５】上述の問題を解決するため、本発明ではイ
メージセンサのスタックパッケージ構造を提供して従来
のイメージセンサによりもたらされる欠点を解決する。
【０００６】
【発明が解決しようとする課題】ゆえに、本発明の主要
な目的は、イメージセンサのスタックパッケージ構造を
提供し、パッケージ素子の数とパッケージコストを減少
することにある。
【０００７】本発明の別の目的は、イメージセンサのス
タックパッケージ構造を提供し、製造プロセスを簡素化
及び容易とすることにある。
【０００８】本発明のさらに別の目的は、イメージセン
サのスタックパッケージ構造を提供し、イメージセンシ
ング製品のエリアを減少することにある。
【０００９】本発明のさらにまた別の目的は、イメージ
センサのスタックパッケージ構造を提供し、イメージセ
ンシング製品のパッケージコスト及び試験コストを減少
することにある。
【００１０】
【課題を解決するための手段】請求項１の発明は、イメ
ージセンサをプリント基板に電気的に連結するスタック
パッケージ構造において、第１表面と該第１表面の反対
に位置する第２表面を具え、該第１表面に信号入力端子
が形成され、第２表面にプリント基板と電気的に連結さ
れる信号出力端子が形成された、第１基板と、上表面と
該上表面の反対に位置する下表面を具え、該下表面が第
１基板の第２表面に接着され、第１基板との間にキャビ
ティーを形成する、第２基板と、該第１基板の第１表面
上に取り付けられてキャビティー内に位置し、第１基板
の第１表面の信号入力端子に電気的に連結された、集積
回路と、該第２基板の上表面に配置されて第１基板と電
気的に連結された、イメージセンシングチップと、透明
層とされ、イメージセンシングチップを被覆し、該イメ
ージセンシングチップが該透明層を介してイメージ信号
を受け取り、第１基板に伝送する電気信号に変換する、
上記透明層と、を具えたことを特徴とする、イメージセ
ンサのスタックパッケージ構造としている。請求項２の
発明は、前記集積回路が信号処理ユニットとされたこと
を特徴とする、請求項１に記載のイメージセンサのスタ
ックパッケージ構造としている。請求項３の発明は、前
記第２基板の上表面の周囲に投射構造が配置され、透明
層が投射構造の上に配置されたことを特徴とする、請求
項１に記載のイメージセンサのスタックパッケージ構造
としている。請求項４の発明は、前記透明層が透明接着
剤とされたことを特徴とする、請求項１に記載のイメー
ジセンサのスタックパッケージ構造としている。
【００１１】
【発明の実施の形態】本発明によると、プリント基板に
電気的に連結するためのイメージセンサのスタックパッ
ケージ構造は、第１基板と、第２基板と、集積回路と、
イメージセンシングチップと、透明層とを具えている。
該第１基板は信号入力端子が形成された第１表面を有す
る。第１基板の第２表面にはプリント基板に電気的に連
結される信号出力端子が形成されている。第２基板は上
表面と該上表面と反対の下表面を有する。該第２基板の
該下表面が第１基板の第１表面に接合され、第１基板と
第２基板の間にキャビティーが形成される。該集積回路
は第１基板の第１表面に取り付けられ、キャビティー内
に配置され、該集積回路は第１基板の第１表面の信号入
力端子に電気的に連結される。該イメージセンシングチ
ップは第２基板の上表面に配置される。該透明層はイメ
ージセンシングチップの上方を被覆し、イメージセンシ
ングチップが該透明層を介してイメージ信号を受け取
り、第１基板に伝送される電気信号に変換する。
【００１２】こうして、イメージセンシング製品のイメ
ージセンシングチップと集積回路が一体にパッケージさ
れる。
【００１３】
【実施例】図１に示されるように、本発明のイメージセ
ンサのスタックパッケージ構造は、第１基板１０と、第
２基板２２と、集積回路３０と、イメージセンシングチ
ップ３４と、投射構造３８と、透明層４０とを具えてい
る。
【００１４】該第１基板１０は第１表面１２と該第１表
面１２の反対に位置する第２表面１４とを具えている。
第１基板１０の第１表面１２に信号入力端子１６が形成
されている。第１基板１０の第２表面１４には信号出力
端子１８が形成され、該信号出力端子１８はＢＧＡ形式
に配置された金属ボールとされて、第１基板１０からの
信号をプリント基板２０に伝送する。
【００１５】第２基板２２は上表面２４と上表面２４の
反対に位置する下表面２６を具えている。第２基板２２
の下表面２６は第１基板１０の第１表面１２に接着さ
れ、これにより第１基板１０と第２基板２２の間にキャ
ビティー２８が形成される。
【００１６】集積回路３０は信号処理ユニットとされ、
例えばディジタル信号プロセッサ、マイクロプロセッ
サ、ＣＰＵ或いはそれらに類似のものとされる。該集積
回路３０は第１基板１０の第１表面１２に配置されキャ
ビティー２８内に位置する。集積回路３０はワイヤボン
ディングにより第１基板１０の第１表面１２に形成され
た信号入力端子１６に複数のワイヤ３２を介して電気的
に連結される。これにより集積回路３０が第１基板１０
に電気的に連結される。もし集積回路３０がディジタル
信号プロセッサとされるなら、イメージセンシングチッ
プ３４からの信号は前もって処理されてからプリント基
板２０に伝送される。
【００１７】イメージセンシングチップ３４は第２基板
２２の上表面２４に配置されて第１基板１０の第１表面
１２に形成された信号入力端子１６に電気的に連結され
る。これによりイメージセンシングチップ３４からの信
号が第１基板１０に伝送される。
【００１８】該投射構造３８はフレームとされ第１基板
１０の第１表面１２に取り付けられて集積回路３０とイ
メージセンシングチップ３４を包囲する。
【００１９】該透明層４０は透明ガラスとされ、投射構
造３８を被覆して集積回路３０とイメージセンシングチ
ップ３４をシールする。イメージセンシングチップ３４
は透明層４０を介してイメージ信号を受け取り、該イメ
ージ信号を第１基板１０に伝送する電気信号に変換す
る。
【００２０】図２は本発明のイメージセンサのスタック
パッケージ構造の第２実施例の断面図である。第２基板
２２の上表面２４に信号入力端子４２が形成されてい
る。第２基板２２の下表面２６は第１基板１０の第１表
面１２に固定される。こうして、キャビティー２８が第
１基板１０と第２基板２２の間に形成される。集積回路
３０が第１表面１２に配置されキャビティー２８内に位
置する。そして、集積回路３０は第１基板１０の第１表
面１２に形成された信号入力端子４２にワイヤボンディ
ングされたワイヤ３２を介して電気的に連結される。
【００２１】イメージセンシングチップ３４が第２基板
２２の上表面２４に配置され、該イメージセンシングチ
ップ３４は第２基板２２の上表面２４に形成された信号
入力端子４２に電気的に連結される。
【００２２】投射構造３８が第１基板１０の第１表面１
２に固定されて集積回路３０とイメージセンシングチッ
プ３４を包囲する。
【００２３】透明層４０は透明ガラスとされ、投射構造
３８の上に位置して集積回路３０とイメージセンシング
チップ３４をシールする。該イメージセンシングチップ
３４は透明層４０を介してイメージ信号を受け取り、そ
れを第１基板１０に伝送する電気信号に変換する。
【００２４】図３は本発明のイメージセンサのスタック
パッケージ構造の第３実施例の断面図である。この実施
例では透明層４０が透明樹脂とされ、それが第２基板２
２の上表面２４を被覆し、ゆえに、集積回路３０とイメ
ージセンシングチップ３４が透明層４０によりシールさ
れる。それから、イメージセンシングチップ３４が透明
層４０を介してイメージ信号を受け取り、それを第１基
板１０に伝送する電気信号に変換する。
【００２５】図４は本発明のイメージセンサのスタック
パッケージ構造の第４実施例の断面図である。この実施
例では支持柱４６を具え、該支持柱４６が第２基板２２
の上表面２４に固定されている。逆Ｕ形の透明層４０が
射出或いは加圧モールディングにより形成される。こう
してイメージセンシングチップ３４及び集積回路３０が
透明層４０に被覆され、イメージ信号が透明層４０を介
してイメージセンシングチップ３４に受け取られる。
【００２６】該逆Ｕ形の透明層４０は厚く形成され、こ
れによりイメージセンサのスタックパッケージ構造が良
好な透過品質を提供する。
【００２７】
【発明の効果】以上により、本発明は以下のような優れ
た点を有する。 １．イメージセンシングチップと集積回路が一体にパッ
ケージされているため、基板形成材料を減らすことがで
き、ゆえにイメージセンシング製品の製造コストを削減
できる。 ２．イメージセンシングチップと集積回路が一体にパッ
ケージされているため、イメージセンシング製品の区域
を減少できる。 ３．イメージセンシングチップと集積回路が一体にパッ
ケージされているため、ただ一つのパッケージボデーし
かない。ゆえにただ一つの試験設備しか使用する必要が
なく、試験コストも減少できる。 ４．イメージセンシングチップと集積回路が一体にパッ
ケージされているため、二つのチップがたった一つのパ
ッケージプロセスによりパッケージされる。ゆえにパッ
ケージコストを有効に減少できる。
【００２８】以上の説明は本発明の実施例に係るもので
あり、本発明の請求範囲を限定するものではなく、本発
明に基づきなしうる細部の修飾或いは改変は、いずれも
本発明の請求範囲に属するものとする。
【図面の簡単な説明】
【図１】本発明の第１実施例によるイメージセンサのス
タックパッケージ構造表示図である。
【図２】本発明の第２実施例によるイメージセンサのス
タックパッケージ構造表示図である。
【図３】本発明の第３実施例によるイメージセンサのス
タックパッケージ構造表示図である。
【図４】本発明の第４実施例によるイメージセンサのス
タックパッケージ構造表示図である。
【符号の説明】
１０ 第１基板 ２２ 第２基板 ３０ 集積回路 ３４ イメージセンシングチップ ３８ 投射構造 ４０ 透明層 １２ 第１表面 １４ 第２表面 １６ 信号入力端子 １８ 信号出力端子 ２４ 上表面 ２６ 下表面 ２８ キャビティー ３２ ワイヤ ４２ 信号入力端子 ４６ 支持柱
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｎ 5/335 (72)発明者 陳 文銓 台湾新竹縣竹北市泰和路84號 (72)発明者 何 孟南 台湾新竹縣竹北市泰和路84號 (72)発明者 陳 立桓 台湾新竹縣竹北市泰和路84號 (72)発明者 葉 乃華 台湾新竹縣竹北市泰和路84號 (72)発明者 黄 讌程 台湾新竹縣竹北市泰和路84號 (72)発明者 邱 詠盛 台湾新竹縣竹北市泰和路84號 (72)発明者 呉 志成 台湾新竹縣竹北市泰和路84號 (72)発明者 劉 福洲 台湾新竹縣竹北市泰和路84號 (72)発明者 李 武祥 台湾新竹縣竹北市泰和路84號 Ｆターム(参考） 4M118 AA10 AB01 HA02 HA12 HA21 HA24 HA30 5C024 CY48 EX22 EX23

Claims (4)

    【特許請求の範囲】
  1. 【請求項１】 イメージセンサをプリント基板に電気的
    に連結するスタックパッケージ構造において、 第１表面と該第１表面の反対に位置する第２表面を具
    え、該第１表面に信号入力端子が形成され、第２表面に
    プリント基板と電気的に連結される信号出力端子が形成
    された、第１基板と、 上表面と該上表面の反対に位置する下表面を具え、該下
    表面が第１基板の第２表面に接着され、第１基板との間
    にキャビティーを形成する、第２基板と、 該第１基板の第１表面上に取り付けられてキャビティー
    内に位置し、第１基板の第１表面の信号入力端子に電気
    的に連結された、集積回路と、 該第２基板の上表面に配置されて第１基板と電気的に連
    結された、イメージセンシングチップと、 透明層とされ、イメージセンシングチップを被覆し、該
    イメージセンシングチップが該透明層を介してイメージ
    信号を受け取り、第１基板に伝送する電気信号に変換す
    る、上記透明層と、 を具えたことを特徴とする、イメージセンサのスタック
    パッケージ構造。
  2. 【請求項２】 前記集積回路が信号処理ユニットとされ
    たことを特徴とする、請求項１に記載のイメージセンサ
    のスタックパッケージ構造。
  3. 【請求項３】 前記第２基板の上表面の周囲に投射構造
    が配置され、透明層が投射構造の上に配置されたことを
    特徴とする、請求項１に記載のイメージセンサのスタッ
    クパッケージ構造。
  4. 【請求項４】 前記透明層が透明接着剤とされたことを
    特徴とする、請求項１に記載のイメージセンサのスタッ
    クパッケージ構造。
JP2001153598A 2001-05-23 2001-05-23 イメージセンサのスタックパッケージ構造 Expired - Lifetime JP3645833B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001153598A JP3645833B2 (ja) 2001-05-23 2001-05-23 イメージセンサのスタックパッケージ構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001153598A JP3645833B2 (ja) 2001-05-23 2001-05-23 イメージセンサのスタックパッケージ構造

Publications (2)

Publication Number Publication Date
JP2002353427A true JP2002353427A (ja) 2002-12-06
JP3645833B2 JP3645833B2 (ja) 2005-05-11

Family

ID=18998090

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001153598A Expired - Lifetime JP3645833B2 (ja) 2001-05-23 2001-05-23 イメージセンサのスタックパッケージ構造

Country Status (1)

Country Link
JP (1) JP3645833B2 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049973A (ja) * 2007-08-17 2009-03-05 Samsung Electro-Mechanics Co Ltd Ｃｍｏｓイメージセンサパッケージ
JP2010238821A (ja) * 2009-03-30 2010-10-21 Sony Corp 多層配線基板、スタック構造センサパッケージおよびその製造方法
CN107808889A (zh) * 2017-11-29 2018-03-16 苏州晶方半导体科技股份有限公司 叠层封装结构及封装方法
EP3444844A1 (en) * 2017-08-15 2019-02-20 Kingpak Technology Inc. Stack type sensor package structure
JP2019036704A (ja) * 2017-08-15 2019-03-07 キングパック テクノロジー インコーポレイテッドＫｉｎｇｐａｋ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． 積層型センサ実装構造
US10340250B2 (en) 2017-08-15 2019-07-02 Kingpak Technology Inc. Stack type sensor package structure
CN112151563A (zh) * 2020-11-06 2020-12-29 积高电子(无锡)有限公司 堆叠装配型图像感测器封装结构及封装方法
CN112151564A (zh) * 2020-11-06 2020-12-29 积高电子(无锡)有限公司 应用于图像传感器的叠层封装结构及封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846881A (ja) * 1994-07-29 1996-02-16 Matsushita Electric Ind Co Ltd 固体撮像装置
JPH11145440A (ja) * 1997-11-11 1999-05-28 Matsushita Electron Corp 撮像装置およびその製造方法
JP2002223378A (ja) * 2000-11-14 2002-08-09 Toshiba Corp 撮像装置及びその製造方法、ならびに電気機器
JP2002299595A (ja) * 2001-04-03 2002-10-11 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP2002354200A (ja) * 2001-05-23 2002-12-06 Kingpak Technology Inc イメージセンサのスタックパッケージ構造

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0846881A (ja) * 1994-07-29 1996-02-16 Matsushita Electric Ind Co Ltd 固体撮像装置
JPH11145440A (ja) * 1997-11-11 1999-05-28 Matsushita Electron Corp 撮像装置およびその製造方法
JP2002223378A (ja) * 2000-11-14 2002-08-09 Toshiba Corp 撮像装置及びその製造方法、ならびに電気機器
JP2002299595A (ja) * 2001-04-03 2002-10-11 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
JP2002354200A (ja) * 2001-05-23 2002-12-06 Kingpak Technology Inc イメージセンサのスタックパッケージ構造

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009049973A (ja) * 2007-08-17 2009-03-05 Samsung Electro-Mechanics Co Ltd Ｃｍｏｓイメージセンサパッケージ
JP2010238821A (ja) * 2009-03-30 2010-10-21 Sony Corp 多層配線基板、スタック構造センサパッケージおよびその製造方法
US8446002B2 (en) 2009-03-30 2013-05-21 Sony Corporation Multilayer wiring substrate having a castellation structure
EP3444844A1 (en) * 2017-08-15 2019-02-20 Kingpak Technology Inc. Stack type sensor package structure
JP2019036704A (ja) * 2017-08-15 2019-03-07 キングパック テクノロジー インコーポレイテッドＫｉｎｇｐａｋ Ｔｅｃｈｎｏｌｏｇｙ Ｉｎｃ． 積層型センサ実装構造
US10340250B2 (en) 2017-08-15 2019-07-02 Kingpak Technology Inc. Stack type sensor package structure
CN107808889A (zh) * 2017-11-29 2018-03-16 苏州晶方半导体科技股份有限公司 叠层封装结构及封装方法
CN107808889B (zh) * 2017-11-29 2023-10-20 苏州晶方半导体科技股份有限公司 叠层封装结构及封装方法
CN112151563A (zh) * 2020-11-06 2020-12-29 积高电子(无锡)有限公司 堆叠装配型图像感测器封装结构及封装方法
CN112151564A (zh) * 2020-11-06 2020-12-29 积高电子(无锡)有限公司 应用于图像传感器的叠层封装结构及封装方法

Also Published As

Publication number Publication date
JP3645833B2 (ja) 2005-05-11

Similar Documents

Publication Publication Date Title
US6627983B2 (en) Stacked package structure of image sensor
US6559539B2 (en) Stacked package structure of image sensor
US6933493B2 (en) Image sensor having a photosensitive chip mounted to a metal sheet
US20020096729A1 (en) Stacked package structure of image sensor
US6521881B2 (en) Stacked structure of an image sensor and method for manufacturing the same
US6680525B1 (en) Stacked structure of an image sensor
US6649834B1 (en) Injection molded image sensor and a method for manufacturing the same
US6747261B1 (en) Image sensor having shortened wires
JP2002353427A (ja) イメージセンサのスタックパッケージ構造
JP3502061B2 (ja) イメージセンサのスタックパッケージ構造
US6740973B1 (en) Stacked structure for an image sensor
US20040113286A1 (en) Image sensor package without a frame layer
JP3502062B2 (ja) イメージセンサのスタックパッケージ構造
US20060255253A1 (en) Method for packaging an image sensor die and a package thereof
US20040113221A1 (en) Injection molded image sensor and a method for manufacturing the same
JP3502063B2 (ja) イメージセンサのスタックパッケージ構造
JP2004200631A (ja) 光センサパッケージ構造
US6791842B2 (en) Image sensor structure
US6878917B2 (en) Injection molded image sensor and a method for manufacturing the same
KR100414224B1 (ko) 스택 패키지 구조의 영상 센서
US20040150061A1 (en) Package structure of a photosensor
TW478136B (en) Stacked package structure of image sensor
US20030116817A1 (en) Image sensor structure
GB2374727A (en) Stacked package structure of an image sensor having a substrate with a cavity stacked on another substrate
KR100428949B1 (ko) 스택 패키지 구조의 영상 센서

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040727

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050111

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050204

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3645833

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term