JP2008529292A - 基板への電子アセンブリの設置方法及び該アセンブリの設置装置 - Google Patents

基板への電子アセンブリの設置方法及び該アセンブリの設置装置 Download PDF

Info

Publication number
JP2008529292A
JP2008529292A JP2007552664A JP2007552664A JP2008529292A JP 2008529292 A JP2008529292 A JP 2008529292A JP 2007552664 A JP2007552664 A JP 2007552664A JP 2007552664 A JP2007552664 A JP 2007552664A JP 2008529292 A JP2008529292 A JP 2008529292A
Authority
JP
Japan
Prior art keywords
chip
substrate
segment
housing
opening
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007552664A
Other languages
English (en)
Other versions
JP4838813B2 (ja
Inventor
ドロ，フランソワ
Original Assignee
ナグライーデー エスアー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP05100694A external-priority patent/EP1686512A1/fr
Application filed by ナグライーデー エスアー filed Critical ナグライーデー エスアー
Publication of JP2008529292A publication Critical patent/JP2008529292A/ja
Application granted granted Critical
Publication of JP4838813B2 publication Critical patent/JP4838813B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K13/00—Apparatus or processes specially adapted for manufacturing or adjusting assemblages of electric components
    • H05K13/04—Mounting of components, e.g. of leadless components
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07718—Constructional details, e.g. mounting of circuits in the carrier the record carrier being manufactured in a continuous process, e.g. using endless rolls
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07749—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card
    • G06K19/0775—Constructional details, e.g. mounting of circuits in the carrier the record carrier being capable of non-contact communication, e.g. constructional details of the antenna of a non-contact smart card arrangements for connecting the integrated circuit to the antenna
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/53—Means to assemble or disassemble
    • Y10T29/5313—Means to assemble electrical device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Supply And Installment Of Electrical Components (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

本発明の目的は、小型チップからの電子アセンブリの製造時においても、そのようなアセンブリを絶縁基板に設置する場合においても最大の精度を確保することである。この目的は、面のうちの１つに少なくとも１つの電気接点（５，５’）を含むチップ（４）で構成される少なくとも１つの電子アセンブリを、基板（７）と呼ばれる担体に設置する方法において、前記接点（５，５’）が導体トラックセグメント（３，３’）に接続され、前記設置が、前記アセンブリを基板（７）上に保持し位置決めする設置装置（６）を使用して行われる方法であって、− 所定の輪郭を有する導体トラックセグメント（３，３’）を形成する工程と、− トラックセグメント（３，３’）を設置装置（６）に移送する工程と、− トラックセグメント（３，３’）がチップ（４）の少なくとも１つの接点（５，５’）上に設置されるように、前記トラックセグメント（３，３’）を支承する設置装置（６）によりチップ（４）を把握する工程と、− チップ（４）及びトラックセグメント（３，３’）からなる電子アセンブリを基板（７）上の所定の位置に設置する工程と、− チップ（４）及びトラックセグメント（３，３’）を基板（７）内に押しこむ工程とを含むことを特徴とする方法によって達成される。本発明は、本方法において使用される設置装置、並びに本方法により設置される電子アセンブリを含む携帯対象物にも関する。

Description

本発明は、トランスポンダ、チップカード、集積回路、或いはその他のデジタルデータ媒体の組み付けの分野に関し、より詳細には、通常、基板と呼ばれる絶縁媒体上の電子アセンブリの設置、取り付け、接続に関する。
電子アセンブリとは、電気接点領域を延長する導体トラックセグメントが配置された電気接点領域をその面のうちの１つに具備する半導体チップの形態のコンポーネントを意味する。これらのトラック部分は、チップを基板上にある外部素子に接続する接続部を構成する。例えばトランスポンダ内では、アセンブリのトラックセグメントは、基板の周囲に配置されたアンテナの端部にトランスポンダを接続するのに用いられる。
例えば導体トラックを含む基板上にチップ又は電子アセンブリを設置し接続する方法はいくつも存在する。
文献ＥＰ０６９４８７１（特許文献１）は加熱加圧ツールを使用して行われるチップの設置及び接続方法について記載している。チップはツールにより把握され、接点を含む面が上に向けられ、次に基板の材料内に加熱加圧される。接点を含む面は基板の表面と同じ高さになる。接続は、シルクスクリーン印刷によるか、或いはチップの接点を例えばアンテナに接続する導体インクによるトラックトレーシングにより行われる。変形形態によれば、トラックセグメントが基板上に置かれ、チップの接点をトラックセグメント上に加圧することにより接続が実現されるように、接点をもつ面を基板側に向けてチップが加熱加圧される。
文献ＷＯ９８／２６３７２（特許文献２）ではチップは浮き彫り接点を含み、接点をもつ面を基板側に向けて設置される。チップの接点は、基板上にプリントされたアンテナの導体端子に押圧される。このように実装されチップを覆う基板にはプラスチック材の中間シートが重ねられる。このようにシートを貼り合わせたもの熱間積層する前に第２シートが基板を覆う。「フリップチップ」技術と呼ばれるこの方法により、一回の操作でチップの設置及び接続を行い、組み付け時の最小厚みを保証することができる。
文献ＷＯ９８／４４４５２（特許文献３）は、カードの基板内に少なくとも１つのマイクロ回路を備えるチップカードの製造方法について記載している。マイクロ回路は出力金具が上に向くように設置される。基板の表面上に位置するアンテナの接点との金具の接続は注射器を使用して導体インクを塗布することにより行われる。マイクロ回路は、接続部の作成後、前記樹脂マイクロ回路を覆うことができる空間を設けるように、厚さよりも深さの方が大きい空洞の底部に設置される。これらの接続部は、接点、或いは基板の表面上にプリントされたトラックに達する前に、マイクロ回路の横断面及び空洞の横断面にぴったり合う。
文献ＥＰ１４１０３２２（特許文献４）の方法においては、プリント導体トラックを含み、テープ状に配置された基板上の支持テープから、接点面を具備するチップを備える完全なモジュールが設置される。テープ上に固定されたモジュールのうちの１つのモジュールが、例えばアンテナを形成する導体トラックのアセンブリを具備するテープ部分に対向して設置される。次に、テープからモジュールが取り外され、アンテナの端子の近傍の基板上に接着される。アンテナモジュールの接点面の接続は、モジュールの接着の際、適当な装置を使用して加圧及び接合により行われる。
文献ＦＲ２７８０５３４（特許文献５）は、面のうちの１つに接点面を具備する半導体チップと、アンテナを形成する金属部を備える本体を含む物体の製造方法について記載している。接点面を具備するチップの表面は、この表面がチップの面のうちの１つと同じ高さになるよう設置される。アンテナを形成する金属部、並びにチップの接点面の接続部は、導体インクのシルクスクリーン印刷により、チップの同一面上に作製される。
半導体チップの寸法が十分の数ミリ程度というように非常に小さいと、この方法は適用できなくなる。実際、シルクスクリーン印刷、或いは他の方法（トレーシング、投射）による導体材料の塗布では、チップの接続面のレベルでの短絡又は接点破断を未然に防ぐことができる精度を達成することができない。
上の設置及び接続方法の主な欠点は、特に、電子アセンブリを形成するチップの寸法が例えば０．２ｍｍ×０．２ｍｍというようにきわめて小さい時に、精度が足りないということである。更に、チップの接点に取り付けられたトラックセグメント間の間隔が０．０５ｍｍときわめて狭いため、高精度の位置決め及び接続が必要である。
最初の３つの例では、チップ又はマイクロ回路のみが基板上に設置され、接点は基板の１つの面上にプリントされたトラックに押圧されるか（チップを反転）、露出されている接点が後に接続される。これら２種類の方法はチップのサイズ及び接点のサイズが減少すると信頼性が低くなる。
最後より１つ前の例では、モジュールは別々に製造されテープ上に配置された後、基板上に設置される。この方法も比較的時間がかかりコストが高いことがわかった。
ＥＰ０６９４８７１ ＷＯ９８／２６３７２ ＷＯ９８／４４４５２ ＥＰ１４１０３２２ ＦＲ２７８０５３４
本発明の目的は、小型チップからの電子アセンブリの製造時においても、そのようなアセンブリを絶縁基板に設置する場合においても最大の精度を確保することである。別の目的は、トランスポンダに関して、高い生産ピッチできわめて低い生産コストを達成することである。
これらの目的は、面のうちの１つに少なくとも１つの電気接点を含むチップで構成される少なくとも１つの電子アセンブリを、基板と呼ばれる担体に設置する方法において、前記接点が導体トラックセグメントに接続され、前記設置が、前記アセンブリを基板上に保持し位置決めする設置装置を使用して行われる方法であって、
− 所定の輪郭を有する導体トラックセグメントを形成する工程と、
− トラックセグメントを設置装置に移送する工程と、
− トラックセグメントがチップの少なくとも１つの接点上に設置されるように、前記トラックセグメントを支承する設置装置によりチップを把握する工程と、
− チップ及びトラックセグメントからなる電子アセンブリを基板上の所定の位置に設置する工程と、
− チップ及びトラックセグメントを基板内に押しこむ工程と
を含むことを特徴とする方法により達成される。
ここでは基板という用語は、上の方法による電子アセンブリを具備することができるカード、ラベル、物体、或いは物体の構造の一部分（機器のハウジング、バッジ、ボックス、包装材、書類）などあらゆる絶縁支持体を指す。
好ましい実施形態によれば、トラックセグメントは、スタンピングツールを使用して導体材料のシートからスタンプされた任意の形状のストリップ材からなる。次にトラックセグメントは設置装置に移送され、設置装置は例えば吸気装置を使用してトラックセグメントを保持する。一般的に、スタンプされるトラックセグメントの数はチップの接点の数に対応する。トラックセグメントは、チップ上の接点の配置に依存する配列に従い、設置装置により保持される。トラックセグメントの形状及びその個々の寸法もまたチップの接点の構成並びに基板の導体トラックの構成により決められる。
トラックセグメントは、例えばＵＨＦ（極超短波）周波数域で動作するトランスポンダのアンテナを構成することもできる。一例としては、チップに接続されていないセグメントの端部はフリーな状態のまま、即ち基板上の他のトラックに接続されない状態のままである。別の構成によれば、セグメントは、各端部がチップに接続されるループを形成する。もちろんそのようなセグメントは、チップに接続された端部が１つだけのセグメントと同じようにして、設置装置により処理することができる。
この種の構成においては、チップが他の接点を含み、そこからセグメントがトラック、或いは基板上に配置された接点表面に接続されているようになっていてもよい。
ある実施形態によれば、トラックセグメントが固定される設置装置は、同じく吸気によりチップを把握し、トラックセグメントの端部はチップの接点に押圧される。次にこのアセンブリは基板上の所定の位置に位置決めされ加圧され、トラックセグメントの自由端は基板上に存在する回路（例えばアンテナ）の端子に接続される。
本発明は、導体トラックセグメントに接続された少なくとも１つの電気接点を具備するチップを備える電子アセンブリを基板上に設置するための設置装置において、基板上に電子アセンブリを位置決めし押圧する手段を具備する装置であって、少なくとも１つの導体トラックセグメントの保持手段を具備するヘッドを含み、トラックセグメントがチップの少なくとも１つの接点に接続されるように、前記保持手段がチップの把握及び固定のための手段に連帯されることを特徴とする装置も対象とする。
トラックセグメントの保持手段は、トラックセグメントの面のうちの１つに真空を発生する吸気装置で構成されるのが好ましい。チップの接点に押圧されたトラックセグメントの端部でチップを把握するために、同様の装置を設けることも可能である。このようにして実装されたアセンブリは、基板の所定の場所であってアセンブリが埋め込まれる所まで移送される。設置装置は基板内にアセンブリを加圧する手段も備える。
本発明の長所は、電子アセンブリが基板上に設置される前に設置装置により組み付けられることにより、中間モジュールの作製が回避されることである。
本発明は、少なくとも１つの接点を具備する面を含む少なくとも１つの電子チップが材料内に埋め込まれる絶縁基板をその構造の全体又は一部分上に備える携帯対象物であって、前記面が基板の表面と同じ高さであり、基板の表面に貼付された少なくとも１つの導体トラックセグメントがチップの接点に接続されることを特徴とする携帯対象物にも関する。
本発明は、以下に続き、専ら非限定的例として示した添付の図面を参照する詳細な説明により、よりよく理解されよう。
本発明の方法によれば、各電子アセンブリはその設置並びに基板上に存在する他の要素とのその接続の前に実装される。通常、トラックセグメント（３，３’）の数はチップ（４）の接点（５，５’）の数に相当するが、これらのセグメントは導体材料のシート（２）内で切断され、次にこれらの接点（５，５’）上で組み付けられる。
図１は、例えばロールから得られた銅のシート（２）又はリボンにおいてスタンプされたさいころの５の目状に配置された一対の矩形トラックセグメント（３，３’）の例を示す。ここではスタンピングツール（１）は下から上に動作し、設置装置（６）に容易に移送することができるように、その上面において切断されたセグメント（３，３’）を押す。設置装置がスタンピングツール（１）の上方に位置決めされ、セグメント（３，３’）を吸引することにより、セグメントのスタンピング時と同じ位置にセグメントを保持する。次に、接点（５，５’）が設置装置のヘッドの中央ゾーン内で各セグメント（３，３’）に最も近い端部に接触するように、セグメント（３，３’）を支承する設置装置（６）により電子チップ（４）が把握される。チップ（４）も、トラックセグメント（３，３’）と同様な方法で吸引により装置上に保持される。
このようにして形成され、把握装置（６）により支承されるアセンブリは、同じ装置により次に設置され、基板（７）内で例えば加熱加圧される。アセンブリの接点の表面は上側に向けられ、図４の断面が示すように基板（７）の表面と同じ高さになり、トラックセグメント（３，３’）が基板（７）の表面上に平らに設置される。
図３を参照すると、セグメント（３，３’）の自由端は、基板（７）上に配置された導体トラック（８、８’）により形成された適当な端子上に加圧接続される。
最終の組み付け段階においては、電気的接続はあらかじめ行われているので、基板（７）の表面全体又は一部分上で既知の技術により保護絶縁シート（９）が積層加工され、トラックセグメント（３，３’）及びチップ（４）からなる電子アセンブリの最終的機械的保持が確保される。
この設置方法は、例えば、トランスポンダ、或いは電子アセンブリが例えばアンテナの端部に接続される無接点チップカードの製造の際に有利に適用される。
図２は、それぞれが突起を有する２つの接点（５，５’）を含むチップ（４）からなるアセンブリの断面を示す。トラックセグメント（３，３’）の接続は、突起がセグメントの導体材料との電気的接点を実現するように、加圧により行われる。突起は、設置装置を使用して加熱によりトラックセグメントの接続を行うことができるように、比較的低い温度で溶解する材料（例えばすずを基材とする合金）で構成することも可能である。
例えば金の場合のように突起の材料の溶点が高いとき、例えばレーザー、超音波、或いは加熱圧縮による追加のはんだ点により、最適な電気接触を確保することができる。これらのはんだ付け作業は、電子アセンブリを基板（７）に押し込む際或いは押し込んだ後に行うか、電子アセンブリの設置後の追加工程の最中に行うことができる。別の可能性としては、予備工程時に、高温にて、単数又は複数の導体セグメント（３，３’）をチップ（４）の接点（５，５’）にはんだ付けするために、設置装置から分離されたはんだ付け装置を使用する方法がある。次にチップ−セグメントのアセンブリは設置装置に移送され、設置装置はこのアセンブリを基板（７）上に設置し、例えば基板の軟化に適した低温で基板を押し込む。はんだ付け装置は高温であるため、はんだ付けも設置も行う１つの装置で、基板の品質を下げずにこの設置作業を行うことは難しい。
一変形形態によれば、チップ（４）の接点（５，５’）へのトラックセグメント（３，３’）の接続は、設置装置（６）によるチップ（４）の把握の前にこれらの接点（５，５’）に導体接着剤を塗布することにより行うことができる。別の可能性は、チップ（４）の接点（５，５’）に対向するセグメント（３，３’）に導体接着剤を塗布することである。この作業は、セグメント（３，３’）のスタンピングの前又は後に設置装置（６）にセグメントを移送する前の工程で実行される。接着剤は非活性状態で既に導体シートに塗布し、次に、後で活性化することもできる。このように、チップ（４）の接点（５，５’）とトラックセグメント（３，３’）との接着は、設置装置（６）によりチップの把握時、次に、基板（７）にチップ−セグメントアセンブリを押し込む工程の最中又はその後に行われる。
図５は、吸気（真空）により電子アセンブリの種々の要素を保持するためのオリフィス（１０，１０’、１１）を具備する本発明による設置装置（６）のヘッドの下部の略図である。第１工程では、オリフィス（１０，１０’）による吸気によりトラックセグメント（３，３’）をスタンピングツール（１）上で受け取り、定位置に保持することができる。第２工程では、同じく吸気により適当な支持体からチップ（４）が把握されるが、この吸気は中央オリフィス（１１）を通過する。このようにして構成され設置装置により保持される電子アセンブリは最終的には基板（７）上に設けられた場所に移動され、材料内に押し込まれる。設置装置（６）のヘッドは相互に組み付けられた複数の部品で構成するか、構成例による、スタンピングツール、セグメント及びチップの吸引システム、はんだ付けシステムの全体的支持体となる単一ブロックで構成することができる。
図６は、内部でトラックセグメント（３，３’）がスタンプされた導体テープ（２）がテープの下面に貼付された絶縁ゾーン（１２,１２’）を具備する変形形態を示す。これらのゾーン（１２,１２’）は、このテープ（２）からスタンプされた各セグメントの絶縁中央部分（１３，１３’）を、基板に押圧するための面上に形成するよう配置される。
チップ（４）及びトラック又はこの目的のために設けた基板（７）の導体部分との接続を確保するため、セグメント（３，３’）の端部は絶縁ゾーンから解放されている。この分離により、図７に示すようないくつかの構成においてセグメントが交差する基板（７）のトラック（８，８’）との短絡を防ぐことができる。
一変形形態によれば、セグメント上の絶縁ゾーンは、導体セグメントと同様の方法であるが絶縁フィルムから得られた絶縁セグメントから作製することができる。これらのセグメントは設置装置上に移送され、アセンブリを設置し基板内に押し込む前に、適当なトラックセグメントに押圧された押圧された状態で保持される。この変形形態により、任意の形状、特に、例えばトラックの交差部分のよりすぐれた絶縁を確保するために導体セグメントより大きい絶縁セグメントを作製することができる（図１７の例を参照のこと。）。
図８に示す別の変形形態によれば、もしセグメント（３，３’）がより長いと、導体テープ（２）の絶縁フィルムは接着剤層を含むことができる。一旦活性化されれば接着剤層により、例えば複数のトラックが交差する時でも基板上にセグメントを保持することができる。接着剤層は、絶縁フィルム上に貼付する代りに基板（７）に配置することもできる。
アセンブリの設置の際、絶縁ゾーンに対向する点（１４，１４’）において設置装置（６）により接着剤層を局部的に加熱することによる活性化により、セグメント（３，３’）は例えば基板（７）上に接着される。これらの点（１４，１４’）は基板（７）のトラック外のところに位置するのが好ましく、それにより、より良好な接着が可能になる。
一変形形態によれば、導体トラックセグメント（３，３’）のスタンピング作業及びアセンブリの設置作業は同一の装置により行うことができる。この場合、装置のヘッドを補完するものとして、トラックセグメント（３，３’）の切断に使用するスタンプがある。スタンプの後退により吸気オリフィス（１０，１０’）はチップ（４）を把握する前にセグメント（３，３’）を適切な位置に保持することができる。従って、スタンピングツールから設置装置側へのトラックセグメント（３，３’）の移送工程はなくなる。
別の変形形態によれば、チップの把握及び固定のための手段は、設置装置（６）の中央ゾーン内の単数又は複数のオリフィス（１１）の代用となる接着要素を備える。チップ（４）は、基板（７）上の所定場所に電子アセンブリを運搬する間、その接点（５，５’）間に臨時的に接着される。接着要素は、電子アセンブリの押し込み後、設置装置（６）の後退ができるように、基板（７）へのチップ（４）の固定力よりも弱い接着力を有する。チップ（４）が突起接点（５，５’）を含む場合、電子アセンブリの表面の平面性を向上させるために、接着剤は設置後もチップ（４）上に残ることができる。
垂直軸（Ｘ軸）に沿った導体接着要素を、チップ（４）の接点に対向する設置装置（６）上に追加することも可能であることに留意すべきである。中央ゾーンの単数又は複数の吸引（真空）オリフィスを接点に置き換えることも、オリフィスに接点を追加することも可能である。
変形形態によれば、設置装置（６）のヘッドは、トラックセグメント（３，３’）をチップ（４）の接点にはんだ付けする手段を含むことができる。これらのはんだ付け手段は例えばレーザー又は超音波の発生源、或いは複数の加熱体で構成することができる。はんだ付けする要素に必要な圧力をくわえるために、通常、これらの手段は、設置前又は設置中、或いは基板（７）内に電子アセンブリを押し込む時又は押し込んだ後に使用される。
本発明による方法は、非熱溶解、即ち温度が上昇しても溶解も軟化もしない基板を備える電子タグ又はトランスポンダの製造にも適用される。基板は、紙又は段ボールのようなセルロースを基材と材料で構成することができる。そのような場合、トラックセグメントを具備するチップが内部に設置される空洞を設けることが好ましい。空洞はフライス加工によるか、溶媒を使用し温度上昇あり又はなしで基板をあらかじめ軟化させた後にパンチを押し込むことにより作製することができる。電子アセンブリは、局部的に変形することができる材料内、或いはチップの体積を吸収するよう可鍛化されたゾーン内に直接、冷間又は加熱圧縮することもできる。本方法の目的は、熱溶解基板の場合と同様、遊びのない正確な位置決めを保持することであり、これは即ち空洞の内部でアセンブリが動く可能性がないことを意味する。もちろん、チップのハウジングとなるそのような空洞は、局部的加熱によりハウジング内へのチップの押し込み及び保持が容易になる熱溶解基板内に形成することも可能である。
いくつかの非熱溶解基板を使用した試験により、アセンブリを熱間で直接押し込むと、チップの場所において基板の材料が燃焼し空洞が生じることがわかった。従ってこの場合、空洞をあらかじめ形成する必要がない。
基板の材質又は構造、或いは利用可能なツールに応じて、図９から図１４に示す方法の複数の変形形態が可能である。
− 図９は、チップ−セグメントアセンブリが、熱間で、或いは溶媒を用いて冷間で基板（７）内に直接押し込まれる最も単純な変形形態を示す。場合によっては、アセンブリの設置を容易にするために、チップ（４）の寸法より若干小さいか或いはそれに等しい寸法で基板（７）内にハウジング（１５）が形成される。ハウジング（１５）の深さはチップ（４）の厚さにほぼ相当し、その結果、セグメント（３，３’）を支承するその面は基板（７）と同じ高さになる。このハウジング（１５）は、設置装置（６）によるチップ−セグメントアセンブリの設置に先立つ工程の際に作製されるのが好ましい。設置装置はアセンブリをハウジング（１５）に押し込んだり取り出したりするが、アセンブリは、ハウジング（１５）及びチップ（４）の寸法が相似であることによりハウジング内に保持される。押し込み圧力を低減するために、適当な溶媒を使用してハウジング（１５）の周囲を局部的に軟化させることも検討可能である。
− 図１０はハウジング（１５）の寸法がチップ（４）の寸法よりも大きく、深さがチップ（４）の厚さにほぼ相当する場合を示す。この場合、例えば熱溶解樹脂、熱硬化樹脂、紫外線硬化樹脂、或いはその他の適当な接着剤など、好ましくは接着性物質（１６）がハウジング（１５）内に塗布される。すると設置装置（６）は、チップ（４）の外縁に沿って残された自由空間内に分布し流し込まれた接着性物質（１６）内にチップ（４）を押し込む。接着性物質（１６）の硬化後、この充填によりチップ−セグメントアセンブリの安定した位置の保持が可能になる。
− 図１１はハウジング（１５）の深さがチップ（４）の厚さよりも小さく、ハウジングの寸法がチップ（４）の寸法よりも大きい場合を示す。設置装置（６）はチップを押し込み、その結果、セグメント（３，３’）を支承するチップ（４）の面は基板（７）と同じ高さになる。基板（７）を過度に変形させることなくこの水平出しを確保するため、ハウジング（１５）のレベルで基板を軟化させることができ（溶媒又は加熱）、チップ（４）を囲む自由空間内への基板（７）の材料の流し込み（１７）も可能になる。このようにして充填された空間により、ハウジング（１５）内のチップ−セグメントアセンブリの位置が保持される。
− チップ（４）の寸法に対するハウジング（１５）の寸法に応じて空間の充填を補完するために、図１１に示すハウジング内に接着性物質（１６）を加えることにより、本方法のこの変形形態と上記の変形形態とを組み合わせることができる。
図１２から図１４は、相互に重ねられ設置された２つの層（７’, ７”）で基板（７）が形成される変形形態を示す。上層（７’）は開口部（１８）、即ちこの層（７’）の全厚さに及ぶ孔を含む。通常、開口部（１８）は、下層（７”）の設置の前に基板の上層（７’）をスタンピングすることにより作製される。開口部（１８）の下面は、正確な位置にチップ（４）を保持するのに用いられるハウジングを形成するように、基板（７）の下層（７”）により閉じられる。基板の２つの層の積層化は、電子アセンブリをハウジング内に設置した後の工程で行われる。
− 図１２は、開口部（１８）の寸法がチップ（４）の寸法以下であり、この層（７’）の厚さがチップ（４）の厚さに等しい変形形態を示す。図９の変形形態の場合と同様、チップ（４）が開口部（１８）内に押し込まれ、開口部（１８）の壁により直接保持される。セグメント（３，３’）を支承するチップ（４）の面は基板（７）の上層（７’）と同じ高さである。
− 図１３は、開口部（１８）の寸法がチップ（４）の寸法より大きく、上層（７’）の厚さがチップ（４）の厚さに等しい変形形態を示す。図１０の変形形態の場合と同様、チップ（４）が開口部（１８）内に設置され接着性物質（１６）内に押し込まれた時、チップ（４）を囲む空間に充填するように、開口部（１８）により形成されたハウジング内に接着性物質（１６）が塗布される。
図１２及び図１３の変形形態では、開口部を含む基板の厚さがチップの厚さと同様であるが、これらの変形形態は下部基板なしでも作製可能である。チップは、開口部の縁により保持されるか、開口部の縁とチップとの間の空間に充填される接着性物質により保持される。開口部の１つ又は２つの面を覆うように、後の工程で追加保護層を基板に追加することもできる。
− 図１４は、基板の上層（７’）の厚さがチップ（４）の厚さより薄く開口部（１８）の寸法がチップ（４）の寸法よりも大きい変形形態を示す。この場合、図１１の場合と同様、チップ（４）は開口部（１８）を通して押し込まれ、次に、軟化された基板（７）の下層（７”）内に押し込まれ、その結果、この層（７”）の材料（１７）がチップ（４）の外縁に沿って流れる。このようにしてチップ（４）の周囲で充填された空間によりチップを開口部（１８）内に保持することができる。
− 図１０及び図１１の変形形態と同様、図１３及び図１４の変形形態を組み合わせることができる。開口部（１８）の寸法に対するチップ（４）の寸法に応じてチップの周囲の自由空間の充填を補完するために、図１４に示すハウジング内に接着性物質（１６）を加えることができる。
− 図１５及び図１６は、基板（７）の下層（７”）内で開口部（１８）が切断される二層式基板（７）を有する変形形態を示す。チップ（４）とセグメント（３，３’）のアセンブリは設置装置（６）により、下層（７”）の開口部（１８）と対向する上層（７’）内に押し込まれる。設置装置（６）により加えられる圧力により、図１６に示すように、上層（７’）の軟化材料を開口部（１８）内に流すことができる。図９から図１４の変形形態における場合と同様、セグメント（３，３’）は上層（７’）の表面と同じ高さである。
開口部（１８）の寸法及び基板（７）の層（７’, ７”）の厚さが決められる主たる基準は、基板（７）内に組み込まれたチップ（４）セグメント（３，３’）アセンブリの貼付に悪影響を及ぼす可能性のある凹み又は突起を基板（７）の表面に生じさせることなく開口部を満たすのに必要な材料の体積である。
図１７は本発明の方法により行われる実施例を示す。基板（７）の部分は、それぞれが導体セグメント（３，３’）の一方の端部に接続された接点（５，５）を具備するチップ（４）を備える。各導体セグメント（３，３’）の他方の端部は基板（７）上に配置された導体トラック（２１、２１’）に接続される。チップからの第１セグメント（３’）は第１絶縁セグメント（２０’）上を通過して導体トラックアセンブリ（２１）と交差する。チップ（４）の第２導体セグメント（３）はトラック（２１’）の端部に接続される。このトラック（２１’）は、トラックアセンブリ（２１）を覆う第２絶縁セグメント（２０）上を通過して遠くのトラック（２１”）に到達する第３導体セグメント（３”）に接続される。
これらの種々の要素（導体セグメント、絶縁セグメント、チップ）の設置方法は以下のように要約される：
− 設置装置（６）により３つの導体セグメント（３，３’，３”）をスタンピングし把握する。
− 設置装置（６）により２つの絶縁セグメント（２０，２０’）をスタンピングし把握する。
− 先に把握した導体セグメント（３，３’）であって、基板（７）内への押し込み工程において端部が接続される導体セグメントの端部に接点（５，５’）が対向するようチップ（４）を把握する。
− 接点を支承するチップの面並びに導体及び絶縁セグメントが基板表面と同じ高さになるように、基板（７）上の所定の位置に設置し、把握された全ての要素を押し込む。
導体材料のテープからのトラックセグメントのスタンピング、並びにチップ及びトラックセグメントを保持する設置装置の透明上部の略図である。 チップ及びトラックセグメントで構成される電子アセンブリの拡大断面図である。 アセンブリが設置されプリントトラックに接続された基板の部分の上面図である。 図３の基板の部分の拡大断面図である。 トラックセグメント及びチップを保持する設置装置のヘッドの下部の略図である。 絶縁ゾーンを具備する導体テープからトラックセグメントがスタンプされる変形形態を示す図である。 絶縁ゾーンを具備するアセンブリのトラックセグメントが基板の他のトラックと交差及び／又は重なる基板の部分の上面図である。 より長くかつ絶縁ゾーンを具備するトラックセグメントが、トラックを交差して基板上に接着される基板の部分の上面図である。 チップ−セグメントアセンブリが基板内に押し込まれる基板の部分の拡大断面図である。 チップの寸法より大きい寸法のハウジングであって自由空間に充填される接着剤によりチップ−セグメントアセンブリが保持されるハウジングを含む基板の部分の拡大断面図である。 深さがチップの高さよりも少ないハウジングを含む基板の部分の拡大断面図である。ハウジングへのチップ−セグメントアセンブリの押し込みの際、基板の材料が自由空間に充填される。 上層がチップの寸法に実質的に等しい寸法の開口部を含み、チップ−セグメントアセンブリが開口部内に押し込まれる、重ねられた２つの層で形成された基板の部分の拡大断面図である。 上層がチップの寸法より大きい寸法の開口部を含み、自由空間内に充填される接着剤によりチップ−セグメントアセンブリがハウジング内に保持される、重ねられた２つの層で形成された基板の部分の拡大断面図である。 チップの高さより少ない厚みの上層が開口部を含む、重ねられた２つの層で形成された基板の部分の拡大断面図である。開口部へのチップ−セグメントアセンブリの押し込みの際、基板の下層の材料が自由空間に充填される。 下層が開口部を含む、重ねられた２つの層で形成された基板の部分の拡大断面図である。チップ−セグメントアセンブリは下層の開口部に対向する上層内に押しこまれる。 チップ−セグメントアセンブリが上層内に押し込まれ、上層の材料が下層の開口部に充填される、図１５の断面図である。 セグメントが絶縁セグメント上を通過しつつ導体トラックを交差するチップ−セグメントアセンブリを備える基板の部分の図である。

Claims (34)

  1. 面のうちの１つに少なくとも１つの電気接点(5, 5')を含むチップ(4)で構成される少なくとも１つの電子アセンブリを、基板(7)と呼ばれる担体に設置する方法において、前記接点(5, 5')が導体トラックセグメント(3, 3')に接続され、前記設置が、前記アセンブリを基板(7)上に保持し位置決めする設置装置(6)を使用して行われる方法であって、
    − 所定の輪郭を有する導体トラックセグメント(3, 3')を形成する工程と、
    − トラックセグメント(3, 3')を設置装置(6)に移送する工程と、
    − トラックセグメント(3, 3')がチップ(4)の少なくとも１つの接点(5, 5')上に設置されるように、前記トラックセグメント(3, 3')を支承する設置装置(6)によりチップ(4)を把握する工程と、
    − チップ(4)及びトラックセグメント(3, 3')からなる電子アセンブリを基板(7)上の所定の位置に設置する工程と、
    − チップ（４）及びトラックセグメント(3, 3')を基板(7)内に押しこむ工程と
    を含むことを特徴とする方法。
  2. チップ(4)及びトラックセグメント(3, 3')を基板(7)内に押し込むことにより、チップ(4)の接点(5, 5')とセグメント(3, 3')との間の電気接続が保証されることを特徴とする、請求項１記載の方法。
  3. チップ(4)の接点(5, 5')へのセグメント(3, 3')のはんだ付け作業が、基板(7)内に電子アセンブリを押し込む最中又は押し込んだ後に設置装置(6)を用いて行われるか、基板(7)内に電子アセンブリを押し込む前の追加工程の時に行われることを特徴とする、請求項１記載の方法。
  4. 追加工程が、セグメント(3, 3')をチップ(4)の接点(5, 5')にはんだ付けするために、設置装置(6)から分離されたはんだ付け装置を用いることを内容とし、次に、基板(7)に設置し押し込むために、電子アセンブリが設置装置(6)に移送されることを特徴とする、請求項３記載の方法。
  5. 設置装置(6)によって前記チップ(4)を把握する前に、導体接着剤を接点(5, 5')に塗布する工程を含むことを特徴とする、請求項１記載の方法。
  6. 設置装置(6)へ前記セグメント(3, 3')を移送する前に、導体接着剤を、チップ(4)の接点(5, 5')に対向するセグメント(3, 3')の端部に塗布する工程を含むことを特徴とする、請求項１記載の方法。
  7. トラックセグメント(3, 3')が導体材料のシート(2)から得られ、次に、トラックセグメントを保持する設置装置(6)に移送されることを特徴とする、請求項１記載の方法。
  8. 絶縁セグメントが絶縁フィルムから得られ、次に、トラックセグメント(3, 3')を保持する設置装置(6)に移送され、前記絶縁セグメントがトラックセグメント(3, 3')上に絶縁ゾーン(13, 13')を形成することを特徴とする、請求項１記載の方法。
  9. 把握時、接点(5, 5')を含むチップ(4)の面が設置装置側に向けられること、及び前記接点(5, 5')が、前記設置装置(6)によって支承されるトラックセグメント(3, 3')の端部に対向して設置されることを特徴とする、請求項１記載の方法。
  10. 接点(5, 5')を支承するチップ(4)の表面が基板(7)の表面と同じ高さになりかつトラックセグメント(3, 3')が基板(7)の表面に押圧されるようにアセンブリが設置されることを特徴とする、請求項１記載の方法。
  11. 導体材料のシート(2)が、その下面に押圧される絶縁フィルム(12, 12')を含むことを特徴とする、請求項７記載の方法。
  12. 基板(7)に押圧されるようになっている下面の中央部分に絶縁ゾーン(13, 13')を含むように、前記シート(2)からセグメント(3, 3')が得られ、前記セグメント(3, 3')の端部が絶縁ゾーン(13, 13')から解放されることを特徴とする、請求項１１記載の方法。
  13. 絶縁フィルム(12, 12')に接着剤が塗布されることを特徴とする、請求項１１記載の方法。
  14. 基板(7)上へのアセンブリの設置時、設置装置(6)が絶縁ゾーン(13, 13')に対向する点(14, 14')でトラックセグメント(3, 3')を加熱し、それにより接着剤の活性化及び基板(7)上でのセグメント(3, 3')の保持が生じることを特徴とする、請求項１３記載の方法。
  15. 電子アセンブリのチップ(4)のハウジング(15)となるための空洞を基板(7)に形成する予備工程を含むことを特徴とする、請求項１記載の方法。
  16. ハウジング(15)の寸法がチップ(4)の寸法に等しく前記ハウジング(15)の深さがほぼチップ(4)の厚さに相当する方法であって、セグメント(3, 3')を支承するチップ(4)の面が基板(7)の表面と同じ高さになるように、ハウジング(15)内にチップ(4)を押し込む前に、前記ハウジング(15)のレベルにおいて基板(7)を軟化する工程を含むことを特徴とする、請求項１５記載の方法。
  17. ハウジング(15)の寸法がチップ(4)の寸法より大きく前記ハウジング(15)の深さがほぼチップ(4)の厚さに相当する方法であって、ハウジング(15)内に設置されたチップ(4)を取り囲む自由空間に接着性物質(16)の流動分が充填され、かつセグメント(3, 3')を支承する前記チップ(4)の面が基板(7)の表面と同じ高さになるように、前記物質(16)内にチップ(4)を押し込む前に、前記ハウジング(15)内に接着性物質(16)を塗布する工程を含むことを特徴とする、請求項１５記載の方法。
  18. ハウジング(15)の寸法がチップ(4)の寸法より大きく前記ハウジング(15)の深さがチップ(4)の厚さより少ない方法であって、セグメント(3, 3')を支承するチップ(4)の面が基板(7)の表面と同じ高さになるように、ハウジング(15)内にチップ(4)を押し込む前に及び／又はその最中、前記ハウジング(15)のレベルにおいて基板(7)を軟化する工程を含み、ハウジング(15)内に設置されたチップ(4)を囲む空間に基板(7)の材料の流動分(17)が充填されることを特徴とする、請求項１５記載の方法。
  19. 接着性物質(16)によりハウジング(15)内に設置されたチップ(4)を取り囲む空間への充填が補完されるように、チップ(4)の押し込みの前に前記接着性物質(16)がハウジング(15)内に塗布されることを特徴とする、請求項１８記載の方法。
  20. 少なくとも２つの層(7', 7")を上下に重ねることによって形成される基板(7)を構成する予備工程と、上層(7')内に開口部(18)を形成する予備工程とを含み、下層(7")が開口部(18)の下部を閉じ、前記開口部(18)が電子アセンブリのチップ(4)を受け入れるようになっているハウジングを構成することを特徴とする、請求項１記載の方法。
  21. 開口部(18)の寸法がチップ(4)の寸法に等しく基板(7)の上層(7')の厚さがほぼチップ(4)の厚さに相当する方法であって、セグメント(3, 3')を支承する前記チップ(4)の面が基板(7)の表面と同じ高さになるように、開口部(18)内にチップ(4)を押し込む前に及び／又はその最中、前記開口部(18)のレベルにおいて基板(7)を軟化する工程を含むことを特徴とする、請求項２０記載の方法。
  22. 開口部(18)の寸法がチップ(4)の寸法より大きく基板(7)の上層(7')の厚さがほぼチップ(4)の厚さに相当する方法であって、開口部内に設置されたチップ(4)を取り囲む自由空間に接着性物質(16)の流動分(17)が充填され、かつセグメント(3, 3')を支承する前記チップ(4)の面が基板(7)の表面と同じ高さになるように、前記物質(16)内にチップ(4)を押し込む前に、開口部(18)により形成されるハウジング内に接着性物質(16)を塗布する工程を含むことを特徴とする、請求項２０記載の方法。
  23. 開口部(18)の寸法がチップ(4)の寸法より大きく基板(7)の上層(7')の厚さがチップ(4)の厚さより少ない方法であって、セグメント(3, 3')を支承するチップ(4)の面が基板(7)の表面と同じ高さになるように、開口部(18)内にチップ(4)を押し込む前に及び／又はその最中、前記開口部(18)のレベルにおいて基板(7)を軟化する工程を含み、開口部(18)内に設置されたチップ(4)を囲む空間に基板(7)の下層(7")の材料の流動分(17)が充填されることを特徴とする、請求項２０記載の方法。
  24. 前記接着性物質(16)により、前記ハウジングに設置されたチップ(4)を取り囲む空間への充填が補完されるように、チップ(4)の押し込みの前に開口部(18)により形成されたハウジング内に接着性物質(16)が塗布されることを特徴とする、請求項２３記載の方法。
  25. 少なくとも２つの層(7', 7")を上下に重ねることによって形成される基板(7)を構成する予備工程と、下層(7")内に開口部(18)を形成する予備工程とを含み、上層(7')が開口部(18)を閉じ、電子アセンブリが、設置装置(6)により下層(7")の開口部(18)に対向する上層(7')内に押し込まれ、前記設置装置(6)によりもたらされる圧力により、上層(7')の軟化物質が開口部(18)内に流れ、電子アセンブリのセグメント(3, 3')及びチップ(4)が上層(7')の表面と同じ高さであることを特徴とする、請求項１記載の方法。
  26. 導体トラックセグメント(3, 3')に接続された少なくとも１つの電気接点(5, 5')を具備するチップ(4)を備える電子アセンブリを基板(7)上に設置するための設置装置(6)において、基板(7)上に電子アセンブリを位置決めし押圧する手段を具備する装置であって、少なくとも１つの導体トラックセグメント(3, 3')の保持手段を具備するヘッドを含み、トラックセグメント(3, 3')がチップの(4)の少なくとも１つの接点(5, 5')に接続されるように、前記保持手段がチップ(4)の把握及び固定のための手段に連帯されることを特徴とする装置。
  27. トラックセグメント(3, 3')の保持手段が、セグメント(3, 3')を前記装置のヘッド上に保持するトラックセグメント(3, 3')の面のうちの１つに真空を発生する吸気オリフィス(10, 10')からなることを特徴とする、請求項２６記載の装置。
  28. チップの把握及び固定のための手段が、対応するオリフィス(10, 10')により保持されるセグメント(3, 3')の端部の近傍の前記装置のヘッドの中央部位内に位置する少なくとも１つの吸気オリフィス(11)を備えることを特徴とする、請求項２６記載の装置。
  29. チップ(4)の把握及び固定のための手段が接着要素を備えることを特徴とする、請求項２６記載の装置。
  30. ヘッドがチップ(4)の接点(5, 5')上への導体トラックセグメント(3, 3')のはんだ付け手段を含むことを特徴とする、請求項２６記載の装置。
  31. 少なくとも１つの接点(5, 5')を具備する面を含む少なくとも１つの電子チップ(4)が材料内に埋め込まれる絶縁基板(7)をその構造の全体又は一部分上に備える携帯対象物であって、前記面が基板(7)の表面と同じ高さであり、基板(7)の表面に貼付された少なくとも１つの導体トラックセグメント(3, 3')がチップ(4)の接点(5, 5')に接続されることを特徴とする、携帯対象物。
  32. 導体トラックセグメント(3, 3')がチップ(4)の接点(5, 5')及び基板(7)の表面上に配置された導体トラック上に接続されることを特徴とする、請求項３１記載の携帯対象物。
  33. 導体トラックセグメント(3, 3')がチップ(4)の第１接点(5)及び前記チップ(4)の第２接点(5')に接続されることを特徴とする、請求項３１記載の携帯対象物。
  34. 基板(7)の表面の全体又は一部分が絶縁保護シートに覆われることを特徴とする、請求項３１記載の携帯対象物。
JP2007552664A 2005-02-01 2006-02-01 基板への電子アセンブリの設置方法及び該アセンブリの設置装置 Expired - Fee Related JP4838813B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
EP05100694A EP1686512A1 (fr) 2005-02-01 2005-02-01 Procédé de placement d'un ensemble électronique sur un substrat et dispositif de placement d'un tel ensemble
EP05100694.8 2005-02-01
EP05109094 2005-09-30
EP05109094.2 2005-09-30
PCT/EP2006/050585 WO2006082199A2 (fr) 2005-02-01 2006-02-01 Procédé de placement d'un ensemble électronique sur un substrat et dispositif de placement d'un tel ensemble

Publications (2)

Publication Number Publication Date
JP2008529292A true JP2008529292A (ja) 2008-07-31
JP4838813B2 JP4838813B2 (ja) 2011-12-14

Family

ID=36645615

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007552664A Expired - Fee Related JP4838813B2 (ja) 2005-02-01 2006-02-01 基板への電子アセンブリの設置方法及び該アセンブリの設置装置

Country Status (27)

Country Link
US (2) US7785932B2 (ja)
EP (1) EP1846874B1 (ja)
JP (1) JP4838813B2 (ja)
KR (1) KR101145535B1 (ja)
CN (1) CN101111855B (ja)
AP (1) AP2226A (ja)
AT (1) ATE413666T1 (ja)
AU (1) AU2006210245B2 (ja)
BR (1) BRPI0606562A8 (ja)
CA (1) CA2595796C (ja)
CY (1) CY1108717T1 (ja)
DE (1) DE602006003528D1 (ja)
DK (1) DK1846874T3 (ja)
EG (1) EG25336A (ja)
ES (1) ES2318724T3 (ja)
HR (1) HRP20090045T3 (ja)
MA (1) MA29242B1 (ja)
ME (1) ME01052B (ja)
MX (1) MX2007009166A (ja)
PL (1) PL1846874T3 (ja)
PT (1) PT1846874E (ja)
RS (1) RS50718B (ja)
RU (1) RU2398280C2 (ja)
SI (1) SI1846874T1 (ja)
TN (1) TNSN07302A1 (ja)
WO (1) WO2006082199A2 (ja)
ZA (1) ZA200707271B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013135212A (ja) * 2011-12-22 2013-07-08 Raytheon Co 適応性パタニングを介した低損失相互接続部を用いたヘテロチップ集積

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2008082616A1 (en) 2006-12-29 2008-07-10 Solicore, Inc. Card configured to receive separate battery
US8181879B2 (en) 2006-12-29 2012-05-22 Solicore, Inc. Mailing apparatus for powered cards
CN101690434B (zh) * 2007-06-26 2011-08-17 株式会社村田制作所 元器件内置基板的制造方法
FR2951866B1 (fr) * 2009-10-27 2011-11-25 Arjowiggins Security Procede de fabrication d'un support integrant un dispositif electronique
DE102010011517A1 (de) * 2010-03-15 2011-09-15 Smartrac Ip B.V. Laminataufbau für eine Chipkarte und Verfahren zu dessen Herstellung
EP2736001A1 (fr) * 2012-11-27 2014-05-28 Gemalto SA Module électronique à interface de communication tridimensionnelle
EP2767935A1 (fr) 2013-02-18 2014-08-20 NagraID S.A. Couche plastique pour carte électronique
BR112017017273A2 (pt) * 2015-02-20 2018-04-17 Nid Sa processo para fabricação de um dispositivo compreendendo pelo menos um elemento eletrônico associado a um substrato e a uma antena e produto obtido por meio deste processo
DE102015220855A1 (de) * 2015-10-26 2017-04-27 Robert Bosch Gmbh Sensorvorrichtung zur Erfassung mindestens einer Strömungseigenschaft eines fluiden Mediums
SG11201807340SA (en) * 2016-03-01 2018-09-27 Cardlab Aps A circuit layer for an integrated circuit card
US10580745B1 (en) * 2018-08-31 2020-03-03 Globalfoundries Inc. Wafer level packaging with integrated antenna structures

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2632100B1 (fr) * 1988-05-25 1992-02-21 Schlumberger Ind Sa Procede de realisation d'une carte a memoire electronique et cartes a memoire electronique obtenue par la mise en oeuvre dudit procede
US5234530A (en) * 1991-05-20 1993-08-10 Eastman Kodak Company Apparatus for controlling assembly force
US5406699A (en) * 1992-09-18 1995-04-18 Matsushita Electric Industrial Co., Ltd. Method of manufacturing an electronics package
FR2701139B1 (fr) 1993-02-01 1995-04-21 Solaic Sa Procédé pour l'implantation d'un micro-circuit sur un corps de carte intelligente et/ou à mémoire, et carte comportant un micro-circuit ainsi implanté.
ZA941671B (en) * 1993-03-11 1994-10-12 Csir Attaching an electronic circuit to a substrate.
JP3409380B2 (ja) * 1993-07-30 2003-05-26 カシオ計算機株式会社 プリント基板装置
DE4344297A1 (de) * 1993-12-23 1995-06-29 Giesecke & Devrient Gmbh Verfahren zur Herstellung von Ausweiskarten
CN1054573C (zh) * 1994-09-22 2000-07-19 罗姆股份有限公司 非接触型ic卡及其制造方法
DE19602821C1 (de) * 1996-01-26 1997-06-26 Siemens Ag Verfahren zur Herstellung einer Datenkarte
DE19609636C1 (de) * 1996-03-12 1997-08-14 Siemens Ag Chipkarte und Verfahren zur Herstellung einer Chipkarte
FR2756955B1 (fr) * 1996-12-11 1999-01-08 Schlumberger Ind Sa Procede de realisation d'un circuit electronique pour une carte a memoire sans contact
FR2761497B1 (fr) * 1997-03-27 1999-06-18 Gemplus Card Int Procede de fabrication d'une carte a puce ou analogue
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP3440801B2 (ja) * 1998-01-12 2003-08-25 セイコーエプソン株式会社 電子部品の接合装置
US6107920A (en) * 1998-06-09 2000-08-22 Motorola, Inc. Radio frequency identification tag having an article integrated antenna
FR2780534B1 (fr) * 1998-06-25 2002-08-16 Solaic Sa Procede de realisation d'objets portatifs a composants electroniques et objets portatifs tels qu'obtenus par ledit procede
FR2780500B1 (fr) 1998-06-25 2000-09-08 Lorraine Laminage Procede et dispositif de mesure d'un debit de matiere solide a l'etat divise, et application a un haut fourneau siderurgique
SG102032A1 (en) * 1998-07-01 2004-02-27 Seiko Epson Corp Semiconductor device and method of its manufacture
US6100804A (en) * 1998-10-29 2000-08-08 Intecmec Ip Corp. Radio frequency identification system
US7038310B1 (en) * 1999-06-09 2006-05-02 Matsushita Electric Industrial Co., Ltd. Power module with improved heat dissipation
US6259408B1 (en) * 1999-11-19 2001-07-10 Intermec Ip Corp. RFID transponders with paste antennas and flip-chip attachment
JP3451373B2 (ja) * 1999-11-24 2003-09-29 オムロン株式会社 電磁波読み取り可能なデータキャリアの製造方法
DE10016715C1 (de) * 2000-04-04 2001-09-06 Infineon Technologies Ag Herstellungsverfahren für laminierte Chipkarten
FR2824939B1 (fr) * 2001-05-16 2003-10-10 A S K Procede de fabrication d'une carte a puce sans contact a l'aide de papier transfert et carte a puce obtenue a partir de ce procede
DE10136359C2 (de) 2001-07-26 2003-06-12 Muehlbauer Ag Verfahren zum Verbinden von Mikrochipmodulen mit auf einem ersten Trägerband angeordneten Antennen zum Herstellen eines Transponders
FR2832354B1 (fr) * 2001-11-20 2004-02-20 Arjo Wiggins Sa Procede de fabrication d'un article comportant une feuille et au moins un element rapporte sur cette feuille
US6838316B2 (en) * 2002-03-06 2005-01-04 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method using ultrasonic flip chip bonding technique
US7230994B2 (en) * 2002-04-04 2007-06-12 Nec Corporation Multi-level modulation apparatus, multi-level demodulation apparatus, multi-level modulation/demodulation communication system, program and modulation/demodulation method
US6867983B2 (en) * 2002-08-07 2005-03-15 Avery Dennison Corporation Radio frequency identification device and method
CN1577819A (zh) * 2003-07-09 2005-02-09 松下电器产业株式会社 带内置电子部件的电路板及其制造方法
JP4479209B2 (ja) * 2003-10-10 2010-06-09 パナソニック株式会社 電子回路装置およびその製造方法並びに電子回路装置の製造装置
US6974724B2 (en) * 2004-04-28 2005-12-13 Nokia Corporation Shielded laminated structure with embedded chips
US20090115042A1 (en) * 2004-06-04 2009-05-07 Zycube Co., Ltd. Semiconductor device having three-dimensional stacked structure and method of fabricating the same
US7385284B2 (en) * 2004-11-22 2008-06-10 Alien Technology Corporation Transponder incorporated into an electronic device
US8067253B2 (en) * 2005-12-21 2011-11-29 Avery Dennison Corporation Electrical device and method of manufacturing electrical devices using film embossing techniques to embed integrated circuits into film

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013135212A (ja) * 2011-12-22 2013-07-08 Raytheon Co 適応性パタニングを介した低損失相互接続部を用いたヘテロチップ集積

Also Published As

Publication number Publication date
HRP20090045T3 (en) 2009-02-28
WO2006082199A3 (fr) 2006-11-23
MA29242B1 (fr) 2008-02-01
CA2595796C (en) 2013-04-02
PT1846874E (pt) 2009-01-29
JP4838813B2 (ja) 2011-12-14
RU2398280C2 (ru) 2010-08-27
EG25336A (en) 2011-12-14
KR101145535B1 (ko) 2012-05-15
AU2006210245B2 (en) 2011-04-14
AP2007004088A0 (en) 2007-08-31
CN101111855A (zh) 2008-01-23
AP2226A (en) 2011-03-29
EP1846874A2 (fr) 2007-10-24
ES2318724T3 (es) 2009-05-01
EP1846874B1 (fr) 2008-11-05
RU2007128621A (ru) 2009-03-10
KR20070103745A (ko) 2007-10-24
DE602006003528D1 (de) 2008-12-18
RS50718B (sr) 2010-06-30
MX2007009166A (es) 2007-09-12
DK1846874T3 (da) 2009-03-09
AU2006210245A1 (en) 2006-08-10
WO2006082199A2 (fr) 2006-08-10
CN101111855B (zh) 2012-04-18
ME01052B (me) 2012-10-20
CY1108717T1 (el) 2014-04-09
SI1846874T1 (sl) 2009-04-30
US7785932B2 (en) 2010-08-31
TNSN07302A1 (fr) 2008-12-31
BRPI0606562A8 (pt) 2016-08-02
ATE413666T1 (de) 2008-11-15
US8218332B2 (en) 2012-07-10
CA2595796A1 (en) 2006-08-10
ZA200707271B (en) 2009-05-27
US20060172458A1 (en) 2006-08-03
US20100328914A1 (en) 2010-12-30
BRPI0606562A2 (pt) 2010-07-06
PL1846874T3 (pl) 2009-04-30

Similar Documents

Publication Publication Date Title
JP4838813B2 (ja) 基板への電子アセンブリの設置方法及び該アセンブリの設置装置
US6406990B1 (en) Method of mounting a semiconductor chip, circuit board for flip-chip connection and method of manufacturing the same, electromagnetic wave readable data carrier and method of manufacturing the same, and electronic component module for an electromagnetic wave readable data carrier
US6677186B1 (en) Method for making an electronic device such as a contactless card
JP5029597B2 (ja) カード型記録媒体およびカード型記録媒体の製造方法
CN107209870B (zh) 芯片卡制造方法和利用该方法获得的芯片卡
CN108885709B (zh) 制造芯片卡和芯片卡天线支撑件的方法
RU2300159C2 (ru) Способ изготовления карт или электронных этикеток
US7431218B2 (en) RFID tag, module component, and RFID tag fabrication method
US6783077B1 (en) Conductor track supporting layer for laminating inside a chip card, chip card comprising a conductor track supporting layer, and method for producing a chip card
JP2007511811A5 (ja)
WO2019137638A1 (en) Method for manufacturing a sim card and sim card
JP2008517449A (ja) 電気又は電子機械装置のマイクロパッケージ法及びマイクロパッケージ
US8119458B2 (en) Placement method of an electronic module on a substrate
JP2006163450A (ja) Ｒｆｉｄタグおよびその製造方法
TWI420606B (zh) 電子模組於基底上之配置方法及該方法製造的裝置
JP2008235838A (ja) 半導体装置、その製造方法、その実装方法およびこれを用いたｉｃカード
JP5024190B2 (ja) Ｉｃモジュール製造方法
JP2006185039A (ja) 電子タグ用インレットの製造方法および電子タグ用インレット
JPH11306304A (ja) Ｉｃカードの製造方法
JP2005071106A (ja) 非接触ｉｃタグの製造方法
JP2003091709A (ja) Ｉｃカード及びその製造方法
JP2004253225A (ja) Ｉｃカードリーダライタ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110421

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110517

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110808

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110830

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110920

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110930

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141007

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4838813

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees