JP2008312216A - しきい値設定が高速決定されるｐｏｎバーストモード受信機 - Google Patents

Abstract

【課題】アナログ信号が論理１であるか、又は論理０であるかを判定するための改善された技術を提供する。
【解決手段】受信機がＧＰＯＮ光ファイバシステムで光パルスから導き出されたアナログ信号をエラーの無いデジタル電気信号に変換する。光検出器及びトランスインピーダンス増幅器（ＴＩＡ）が光パルスをアナログ電気信号に変換する。ＧＰＯＮシステムで媒体アクセスコントローラ（ＭＡＣ）により生成されたリセット信号が新たなデータのバーストの開始を示す。受信機はアナログ信号が論理１であるか論理０であるかを判定するための閾値電圧を設定する切替可能なローパスフィルタを有する。新たなバーストの開始時にローパスフィルタが高速時定数を有するようになり、バーストの閾値電圧を迅速に設定する。バースト中のより遅い時点において、ローパスフィルタは低速の時定数を有するように切り替えられ、相対的に安定した閾値電圧を生成する。
【選択図】図３

Description

本発明は、受動的光ネットワーク（ＰＯＮ）などにおいて用いられるバーストモードデジタル受信機に関し、特に、遷移レベルが未知である信号を生成する複数の加入者側光回線終端装置（ＯＮＵ）又は別の送信機から毎秒ギガビットの信号を受信する受信機に関する。

ＰＯＮは、ポイント・ツー・マルチポイント通信の用途に用いられる。図１は、ＰＯＮ１０の単純な例を示す図である。局側光回線終端装置（ＯＬＴ）１２がＰＯＮの「ヘッド側端部」に接続されており、このＯＬＴは、通常、ローカルな電話交換局（中央局）内に位置する。ＯＬＴ１２は、共有されるＰＯＮへのアクセスを制御し、ＰＯＮをより幅広い通信ネットワークと相互に接続する。ＰＯＮに接続される外部サービスの例としては、ケーブルテレビ（ＣＡＴＶ）１４、インターネット網１６（ＶｏＩＰ及びデータ用）、その他の任意の広域ネットワーク（ＷＡＮ）１８が考えられる。コネクタバス又はスイッチ１９が各種サービスからの信号をＯＬＴ１２のポートに接続する。ＯＬＴ１２は、周知の形式のシリアル又はパラレル電気信号を利用してバス１９と通信を行う。

ＯＬＴ１２は、外部ソースからの着信データを管理し、このデータを光パルスに変換し、１又はそれ以上の光ファイバケーブルを介して、上記データを複数の加入者側光回線終端装置（ＯＮＵ）２０、２１、２２へ送信する。このＯＮＵは、典型的にはＯＬＴ１２から１０ｋｍまで下流の、ＰＯＮのユーザ側の終端である。ＯＮＵは、有線を介して最終ユーザ２３〜２５に接続される。ＯＬＴ１２は、ＯＮＵ２０〜２２から外部ネットワークへの光送信も管理する。ファイバが、家又はオフィスビルまでずっと伸びている場合、光加入者線終端装置（ＯＮＴ）が必要となる。終端装置がＯＮＵであるか、又はＯＮＴであるかは本発明には無関係である。

光ファイバネットワークでは受動スプリッタ２８のみが利用されるため、ＰＯＮは非常に効率的なものとなる。このスプリッタ２８は、ＯＬＴ１２からの光ファイバケーブル３４を、ＯＮＵ２０〜２２につながる個々の光ファイバケーブル３０〜３２に結合する。ＰＯＮシステムでは、単一の光ファイバケーブルからの光信号を、６４又はそれ以上のファイバに分割することができる。

ＰＯＮの規格については、ＩＴＵ−Ｔ−Ｇ．９８４（ギガビットＰＯＮ）などの様々な文献に記載がある。これらの適用可能な規格はすべて当業者にとって周知であり、引用により組み入れられる。

ＯＬＴ１２内の送信機３６は、レーザダイオードを利用して電気的データを光パルスに変換する。光は、１つの波長でＯＬＴ１２によりＯＮＵへ送信され、次いで異なる波長でＯＮＵによりＯＬＴへ返送されるため、ＰＯＮ内には波長分割多重方式（ＷＤＭ）が存在する。

ＰＯＮ内の受信機３８は、ＯＮＵから受信した光信号を電気信号に変換する。

媒体アクセスコントローラ（ＭＡＣ）４０は、ＰＯＮを介した通信、及び（パケット化、デパケット化、シリアルパラレル変換などの）データのフォーマット設定を制御する。ＯＮＵからＯＬＴ１２への、データのＰＯＮを介した「上流へ」の受け渡しは、通常、時分割多元接続（ＴＤＭＡ）技術に基づいて多重化され、この技術により、データチャネルは割り当てられたタイムスロットを使用して時間的に分離されるようになり、ＯＬＴ１２側における衝突が回避されることになる。ＯＬＴ１２は、通常、ブロードキャスト方式を利用して外部ネットワークからのデータをＯＮＵへ送信し、この送信時に指定された宛先アドレスを有する特定のＯＮＵが、その後データの処理を行う。アドレス指定されていないＯＮＵはこの送信を無視する。セキュリティのために暗号化方式が利用される。

ＯＮＵから着信するデータは、或る一定のプロトコル規格を利用してパケットの形で送信される。ＰＯＮ上で共有される容量への、ＯＮＵの上り方向のアクセスを制御するために、媒体アクセス制御（ＭＡＣ）プロトコルとして知られている様々なプロトコルが開発されている。ＭＡＣプロトコルは、上り方向においてＴＤＭＡ多重化方式を実行することが可能であり、或いは、特別高速データレート、又は可変レートでの非対称データの転送により適した別のパケットベースのデータ転送方式を利用することも可能である。

典型的なＰＯＮの構成では、ＯＮＵが互いに直接通信を行うことは許可されず、ＭＡＣ４０が送信の順序及び送信の時刻を決定することが要求される。

ＧＰＯＮに関するＩＴＵ規格に記載されている１つのポピュラーなタイプのＭＡＣプロトコルでは、衝突防止のためにパケットのセル間に最低３２ビットのガード時間を設けることと、ビット同期には４４ビットの交互に現れる１と０のプリアンブルを設けること、及び、着信ペイロードデータの開始を示すために２０ビットのデリミタを設けて、固定長又は可変長のペイロードデータを後続させることが指定されている。ペイロードデータにはアドレス及び一次データ情報が含まれる。上記プロトコルの単純化バージョンを図２に示す。

個々のＯＮＵ２０〜２２はＯＬＴ１２から異なる距離に存在するため、パケットのラウンドトリップタイムは個々のＯＮＵで異なるものとなる。ＯＬＴ１２内のＭＡＣ４０は、着信デジタル信号の処理に利用される安定した基準クロックを有する。すべてのＯＮＵからのビットは、ＯＬＴ１２により同じ位相で受信されることが重要であるため、ＭＡＣ４０には、個々のＯＮＵに対して位相補正が取り入れられ、この位相補正を送信時に利用することにより、すべてのＯＮＵに対するラウンドトリップの遅延は均等に一定に等化されることになる。これはレンジングと呼ばれるものである。

ＧＰＯＮシステムにおけるＭＡＣ４０は、パケットバーストの終了後すぐにプログラム可能なリセット信号を送出して、プロトコルのシーケンスと、リセットを必要とする他の任意の回路とをリセットする。このリセットパルスはプリアンブルの直前に終了する。このリセットパルスはデータのバースト間のガード時間中に生じる。上記のようなＭＡＣはよく知られており、商業的に実用可能である。

毎秒１．２５ギガビット及び２．５ギガビットのデータレートで、かつ、個々のＯＮＵからの異なる光パルスの振幅で、この光パルスをエラーのない電気的デジタル信号に変換することは非常に困難である。ＰＯＮ受信機において、光検出器は、光パルスの振幅を、比例するアナログ電流に変換する。この電流は、トランスインピーダンス増幅器（ＴＩＡ）によりアナログ電圧に変換され、このトランスインピーダンス増幅器の出力は、アナログ信号が論理１ビットであるか、又は論理０ビットであるかを判定する（比較器などの）制限増幅器に印加される。（論理１ビット及び論理０ビットの振幅は、送信機の距離の違いに起因して変動するため、送信されたデータがデジタルであっても、本明細書では「アナログ」という用語が用いられる。）次いで、この制限増幅器はエラーの無い有効なデジタル信号を出力する。

ＯＬＴにより受信された光パルスの振幅は個々のＯＮＵに関して変動するため、光パルスが論理１であるか、又は論理０であるかを判定するために制限増幅器が利用するアナログ信号のしきい値電圧を迅速に設定するのは困難なことである。このしきい値電圧は、理想的に論理１と論理０との電圧振幅間の中点値となる。

例えば、図２は、「近距離の」ＯＮＵ２０及び「遠距離の」ＯＮＵ２２に対して、トランスインピーダンス増幅器により別々に出力された２つの単純化したアナログ信号４４及び４６を示す図である。信号が論理１であるか、又は論理０であるかを判定するための最適しきい値電圧レベル４８は、理想的にピーク電圧と最低電圧との間の中点値である。しきい値電圧を非常な高速で中点値に迅速に設定するのは非常に困難なことである。なぜなら、多くの場合、この設定は、最低値及びピーク値を検出するために２つのピーク検出器と抵抗分圧器とを用いて行われるからである。しきい値を中点値に設定しないと、ビットエラーの生じる可能性が大きくなる。

別の可能性ある技術では、時間経過に伴うアナログパルスの平均振幅を取得することにより、アナログ信号が論理１であるか、又は論理０であるかを判定するためのしきい値電圧を得ることができる。（ＲＣ時定数を有するキャパシタ及び抵抗器などの）ローパスフィルタを用いてこの平均値を取得し、データストリームの（平均値をとると仮定される）直流成分を抽出することができる。アナログ信号がデータストリームの平均値を上回る場合には、この信号は論理１をとると仮定される。しかしながら、１又は０の連続がしきい値電圧を大幅に変動させるのを防止するために、ローパスフィルタの時定数は、相対的に長い／低速のものとする必要がある。フィルタキャパシタの電圧は、異なるＯＮＵから出力された前回のバーストの結果生じる任意の電圧から開始するため、長いＲＣ時定数は、平均値を設定するのにパケットのセルの最初から開始する相対的に長い時間を結果としてもたらすことになる。この結果、キャパシタ電圧が安定するまで高いエラー率が生じることになる。

そこで、高速データレートＰＯＮシステム、又は他のデジタルバーストモードシステムにおいて、アナログ信号が論理１であるか、又は論理０であるかを判定するための改善された技術が必要となる。

本発明の１つの実施形態では、受信機が、光ファイバシステムにおける光パルスから導き出されるアナログ信号を２進電気信号に変換する。この受信機は、ＧＰＯＮシステムでの使用に特に適用可能であり、このＧＰＯＮシステムでは、アナログ信号のピーク振幅が、送信機と受信機との間の距離と共に変動する。本発明の説明に用いられる例では、この受信機はＯＬＴ内に存在する。

光検出器及びバーストモード・ケーブル・トランスインピーダンス増幅器（ＴＩＡ）が、ＯＮＵから受信した光パルスをアナログ電気信号に変換する。

ＧＰＯＮプロトコル規格では、連続するデータ（パケットのセル）のバースト間に指定されたガード時間が存在し、ビット同期用のプリアンブルでは、パケットは、４４ビットの交互に現れる１と０とから開始される。

図３の１つの実施形態では、ＯＮＵから出力される新たなデータのバーストの開始を意味する、ＯＬＴ内のＭＡＣにより生成されるリセット信号が受信機により利用される。この受信機は、ＴＩＡから出力されるアナログ信号に結合された切り替え可能なローパスフィルタを有する。用いられている例では、この切り替え可能なローパスフィルタはキャパシタ及び切り替え可能な抵抗を備える。ローパスフィルタは、アナログ信号が論理１であるか、又は論理０であるかを判定するためのしきい値電圧を設定する。ＯＬＴが新たなＯＮＵ送信を受信しようとする、新たなパケットの開始時に、（リセット１として示される）ＭＡＣからのリセット信号を利用することにより生成された（リセット２として示される）リセット信号が、ローパスフィルタキャパシタに（１０オームなどの）低い抵抗を結合するスイッチに印加されて、ローパスフィルタが高速のＲＣ時定数を有するようになる。これにより、このキャパシタは、４４ビットのプリアンブルビットを用いて平均電圧を迅速に設定することが可能となる。

次いで、上記平均値（実質的にＤＣ電圧）は制限増幅器の反転入力部に印加される。制限増幅器は、所定のハイ及びローのレベルでデジタル電圧を出力する比較器として動作する。本明細書で使用されるように、制限増幅器という用語は、その差動入力信号がほぼ交差して、所定のハイ及びローのレベルでデジタル信号を出力する際にトリガを行う任意の回路を意味する。この制限増幅器はヒステリシスを有する場合もある。

ＴＩＡから出力されるアナログ信号は、バーストモード対応制限増幅器の非反転入力部に直接印加される。アナログ信号による平均値の交差により、例えば、ＰＥＣＬレベルにおいて、制限増幅器がデジタル値１を出力するか、又はデジタル値０を出力するかが判定される。

データの周波数成分が非常に低いことに起因して、ペイロードデータにおける１又は０の長い文字列は、平均電圧に著しく影響を与えることになるため、高速のＲＣ時定数は、非プリアンブルデータの平均電圧を導き出すには短かすぎるということになる。従って、プリアンブル中に一度平均値が安定化すると、スイッチは使用不能になり、フィルタキャパシタに（１Ｋオームなどの）相対的に高い抵抗を結合させ、時定数を大幅に上昇させて、ペイロードデータに対して相対的に安定したしきい値電圧を生み出すことができるようにする。

この結果、パケットのプリアンブル段階中にしきい値電圧が迅速に設定され、ペイロードデータが受信される前にしきい値電圧は非常に安定したものとなる。

本発明は、デジタルデータのバーストを受信する任意の受信システムのいずれにも適用することができ、その場合、しきい値を迅速に設定し、その後にしきい値を安定化させることにより利益が得られるようにするものである。制御可能な時定数を有する任意の種類のローパスフィルタを利用することができる。

本明細書に記載の、スイッチ信号を供給する特定のタイミング生成器は、５つの構成部品しか使用していないため、非常に小型でかつ効果的なものとなる。

様々の図において同じ参照番号が付された要素は、同一のものである。

図３は、受信機５０の１つの実施形態を示しており、この受信機は、図１のＧＰＯＮシステム１０における受信機３８の代替となる受信機であると考えることができる。

光ファイバケーブル３４が光検出器５４のすぐ近くで終端している。図３では、光検出器５４は逆バイアス構造の形で接続された光検出器ダイオードである。光検出器５４に印加された光信号は、この光検出器５４に、光信号の強度に比例する電流を導通させる。光ファイバケーブル３４は、図１の様々なＯＮＵからデータのバーストを受信するために結合され、この場合、ＯＮＵは、図１のＭＡＣ４０により定められた割り当てられたタイムスロットで送信を行うものと仮定する。

光検出器５４の中を通るアナログ電流のパルスは、トランスインピーダンス増幅器（ＴＩＡ）５６の入力部に印加される。ＴＩＡ５６は、その出力部において電流をシングルエンド電圧又は差動アナログ電圧に変換する高速バーストモードのＴＩＡである。ＴＩＡは周知の機器である。本例のＴＩＡ５６は差動信号出力部を有する。ＴＩＡ５６の反転出力部は使用されず、適切な動作を行うために負荷抵抗器５８に接続される。本例で利用される特定のバーストモードのＴＩＡは負荷抵抗器を必要とするが、別のＴＩＡは負荷抵抗器を必要としない場合もある。バーストモード対応であり、かつ、直流結合インタフェースをサポートする他の高速ＴＩＡも作動する。

ＴＩＡ５６の非反転出力部は、負荷抵抗器６０と、制限増幅器６２の非反転入力部（Ｉｎ）とに接続されている。増幅器６２はバーストモードの差動増幅器であり、この差動増幅器は、ＭＡＣ、及び、クロック及びデータ回復（ＣＤＲ）回路、レジスタ、直並列変換器、デコーダ、デパケタイザなどの、ＯＬＴ内で利用される別の周知の回路によりさらに処理される予定の差分信号（Ｄｏｕｔ及び／Ｄｏｕｔ）を出力する。制限増幅器は周知の機器である。

ＴＩＡ５６の非反転出力部も、（１Ｋオームなどの）相対的に高い値の抵抗器６４を介して増幅器６２の反転入力部（／Ｉｎ）に結合される。ＭＯＳＦＥＴスイッチ６８を閉じ、並列抵抗値が約１０オームになるようにした場合、（１０オームなどの）低い値の抵抗器６６が抵抗器６４と並列に結合される。第２のＭＯＳＦＥＴスイッチ７０を増幅器６２の差動入力部の間に結合し、増幅器６２の入力部が一時的に同じ電圧を有するようにして、さらに高速なしきい値の獲得を可能にする。

（８００ｐＦなどの）ローパス（ＬＰ）フィルタキャパシタ７２は、増幅器６２の反転入力部に結合されて、抵抗器６４に結合されている（スイッチ６８はオフである）ときは、相対的に低速のＲＣ時定数を作成し、或いは、抵抗器６６に結合されている（スイッチ６８はオンである）ときは、高速のＲＣ時定数を作成する。

スイッチ７０は、ＧＰＯＮのＭＡＣ４０（図１）により生成されたプログラム可能な従来型のリセット１信号に結合された制御端子を有し、新たなパケットバーストの開始をシグナリングする。このリセット１信号は、前回のパケットの終了時と次回のパケットのおよその開始時との間のある時点まで続く継続時間を有するパルスである。リセット１信号パルスは、プロトコルに従って、パケット間の所定のガード時間中に発生する。リセット１信号は、ＯＬＴ内部の任意の回路により利用され、典型的には異なるＯＮＵから出力される新たなデータのバースト処理に備えて、プロトコルのアルゴリズム及び他の任意の回路をリセットする。リセット１信号は、ビット同期の設定に利用されるプリアンブルビット（ＧＰＯＮでは４４ビット）の開始直前又はそれに最も近い時点でＭＡＣによりデアサートされる。

スイッチ６８は、伸長リセット信号（リセット２）に接続された制御端子を有し、この伸長時間により、リセット２信号は、リセット１信号パルスがデアサートされた後、所定の時間アサート状態を保持することになる。リセット２信号は、しきい値電圧が安定化してビット同期が可能となった後、プリアンブル時間内のある時点でデアサートされる。

リセット信号２は、リセット１信号がアサートされた時点のほぼ直後にアサートされる。

パルス伸長回路７６は、ＭＯＳＦＥＴのスイッチ７８をオンにするリセット１信号をＭＡＣ４０から受信する。抵抗器８０は（１Ｋオームなどの）相対的に高い値のプルアップ低抗器である。スイッチ７８の作動によりスイッチ８２は即座にオフになる。次いで、プルアップ低抗器８４は高いリセット２信号をアサートし、スイッチ６８をオンにして、高速のＲＣ時定数ローパスフィルタを作成する。上記は、リセット１信号がアサートされるのとほぼ同時に、寄生容量に起因して生じたリセット２信号のアサーション時の任意の遅延とほぼ同時に行われる。

リセット２信号は制限増幅器６２のイネーブル端子（／ＥＮ）に結合される。従って、ローパスフィルタがしきい値電圧を設定する前にデータにエラーが生じると仮定されるため、リセット２信号をアサートすることにより、制限増幅器６２は作動不能となる。

回路７６のパルス伸長機能は、以下のように動作する。リセット１信号がデアサートされ、スイッチ７８がオフになると、抵抗器８０を介したキャパシタ９２の（２ｐＦなどの）充電によりスイッチ８２の作動が遅れることになる。キャパシタ９２及び抵抗器８０の値によりこの遅れが決定される。キャパシタ９２は、或る一定レベルまで充電されると、このキャパシタ電圧によりスイッチ８２がオンになり、リセット２信号をデアサートするようになる。

従って、リセット１パルスがデアサートされた後、伸長リセット２信号はアサート状態を保持することになる。この結果、リセット１信号がデアサートされるとすぐスイッチ７０はオフになって、同時に制限増幅器６２の入力端子が短絡するのを阻止し、制限増幅器６２は、高い／ＥＮ信号により作動不能状態を保持し、ローパスフィルタは高速時定数を有するようになる（高いリセット２信号によりスイッチ６８はオンになっている）。

次いで、ＴＩＡ５６は、プリアンブルビットから始まるパルスの新たなパケットをＯＮＵから受信する。キャパシタ７２は、抵抗器６６を介して高速のＲＣ時定数でローパスフィルタを形成し、プリアンブルビットの平均レベルまで急速に充電を行って、制限増幅器６２に対してＤＣしきい値を設定する。キャパシタ７２の電圧が上昇する間、制限増幅器６２はリセット２信号により作動不能にされるため、ビットエラーが生じることはない。

回路７６はスイッチ制御信号用のタイミング生成器として動作し、この場合、タイミングはバーストインジケータの信号（リセット１信号）によりトリガされる。回路７６は最低数の構成部品しか有していないため、極めて小型のものとなる。伸長パルス信号を必要とする任意の用途でこの回路７６を使用することができる。

図４は省略された模擬グラフを示す図である。図４のパケットにおけるパルスの回数は、実際のＧＰＯＮパケットにおけるパルスの回数とは一致しない。図４は、リセット１信号パルス及び伸長リセット２信号パルス対時間のグラフ８６を示している。すべての回路は傾斜する波形の中点でトリガを行うものと仮定する。グラフ９０は、２つのＯＮＵから出力された２つのシーケンシャルなバーストに関する、制限増幅器６２の非反転入力部（Ｉｎ）におけるアナログ信号９１を示すものである。０．００から１０ナノ秒までの時間はバースト間のガード時間である。プリアンブルビットは１０ナノ秒から開始し、（ペイロードデータを後に伴う）デリミタビットは約４０ナノ秒から開始する。リセット１信号は約１０ナノ秒でデアサートされ、キャパシタ７２によりローパスフィルタリングが開始される。

グラフ９０は、フィルタキャパシタ７２における電圧９２も示しており、この電圧は、制限増幅器６２の反転入力部（／Ｉｎ）に印加されるしきい値電圧である。このしきい値電圧は約２５ナノ秒で安定したものになる。伸長リセット２信号は、しきい値電圧が安定した後短時間でリセット２信号をデアサートするように設定される。

リセット２信号をデアサートすることにより、制限増幅器６２が作動可能となり（／ＥＮが低くなり）、スイッチ６８がオフになる。スイッチ６８をオフにすることにより、低抵抗値の抵抗器６６がフィルタから切り離され、高抵抗値の抵抗器６４によりＲＣ時定数が決定されることになる。従って、ローパスフィルタは非常に安定したものとなり、パケット内の１又は０の長い文字列により著しい影響を受けることはなくなる。

図４のグラフ８６及び９０に見られるように、リセット２信号はプリアンブル中のある時点において約２５ナノ秒でデアサートされる。リセット２信号が低値に切り替わるとすぐに、低速のＲＣ時定数及び制限増幅器６２が作動する。回路の切り替えはリセット２信号の振幅のほぼ中点で行われるものと仮定する。

図４のグラフ９６に示されているように、制限増幅器６２が作動すると、制限増幅器６２から出力される正確なＤｏｕｔデジタル信号及び反転したＤｏｕｔ（／Ｄｏｕｔ）デジタル信号が生成される。

本発明は、高速時定数を有するローパスフィルタを用いて正確なしきい値電圧を非常に高速に生成し、その後、しきい値が設定されると、低速のＲＣ時定数に切り替えて、非常に安定したしきい値電圧の生成を可能とするものである。回路も、安定したしきい値電圧が設定されるまで制限増幅器６２を作動不能にする。

図４のグラフ９０では、約１００ナノ秒でパケットが終了し、約１１０ナノ秒においてガード時間及び別のパケットが後続する。第２のパケットは、はるかに離れた距離に在るＯＮＵから発生するため、ＴＩＡ５６から出力された光信号及び比例電気信号は、より低い振幅を有するようになる。前回のように、リセット１信号及び伸長リセット２信号により、より低いしきい値電圧９２がプリアンブルビットの開始直後に迅速に設定される。グラフ９６に示されるように、リセット２信号をデアサートすることにより、約１２５ナノ秒で安定したしきい値電圧（低速のＲＣ時定数）が供給され、制限増幅器６２が作動可能になる。別の実施形態では、正確なしきい値が最初に設定されている限り、ＲＣ時定数が低速にされた直前又は直後に制限増幅器６２は作動可能になる。

図５は、上述の処理をステップ１０１〜１０７に要約した自明のフローチャートである。

本明細書に記載の概念をそのまま用いながら、ローパスフィルタ、パルス伸長回路、スイッチング回路、及び増幅器を実装する多くの方法が存在する。例えば、複数のローパスフィルタを用いて選択的にスイッチを入れるようにしたり、或いは複数のスイッチが様々な抵抗器のスイッチを切り替えたりするようにしてもよい。スイッチドキャパシタ又はインダクタを用いて時定数を制御するようにしてもよい。フィルタが、キャパシタ及びインダクタ以外の構成部品を利用することさえ可能である。

回路例で利用される特定の制限増幅器は、Ｍｉｃｒｅｌ社の、バーストモード１．２５ＧｂｐｓのＰＥＣＬ制限増幅器、ＳＹ８８９０３ＡＬである。この装置は、高速信号回復、高速信号紛失インジケータを特徴とし、他のスタンドアロン型バーストモードＴＩＡと直接インタフェース接続することができる。制限増幅器、又は同様の機能を有する別のタイプの比較器も好適である。

例にはＮＭＯＳトランジスタが示されているが、任意のタイプのＭＯＳＦＥＴ又は別のトランジスタをわずかに変更して、回路において利用してもよい。さらに、リセット２信号の代わりにリセット１信号を利用して、スイッチ６８のスイッチをオンにすることもできる。本発明は、高速データレートであるために、特にＧＰＯＮシステムに適用可能であるが、本発明を他の任意の光学システム又は非光学システムにおいて利用することが可能であり、その場合、しきい値電圧を迅速に設定し、その後、低速の時定数を有するローパスフィルタを用いてしきい値電圧を安定化させる必要がある。

種々の構成部品の非反転入力部及び反転入力部に印加された信号を極性反転させることが可能であり、受信機は、それでも尚、最終的に反転する必要があるかどうかわからないデジタル信号を、信号の所望の極性に応じてそのまま生成する。

図６及び図７は、本発明を実現するさらに一般的なタイプの回路を示す図である。

図６では、データバーストの間のガード時間の終了時に、バーストがまさに開始されようとしていることが、外部ソースから出力されたバーストインジケータの信号１１０により示されている。この場合の例では、信号１１０は、ガード時間のすべて又は一部に対して「ハイ」となっており、この信号１１０の論理「ロー」への遷移は、バーストがまさに開始されようとしていることを示すものである。信号１１０はタイミング生成器１１２に印加される。ガード時間中、タイミング生成器１１２により生成されたリセット１信号は、同時にスイッチ１１４に差動増幅器１１６の入力部を短絡させ、実質的にローパスフィルタ１１８を開始レベルにリセットする（図７を参照のこと）。リセット１信号の利用は、特定の回路及び用途に依存したオプションであると考えることができる。１つの実施形態では、リセット１信号はバーストインジケータの信号１１０と同じ信号である。

タイミング生成器１１２はリセット２信号を出力するが、このリセット２信号は、ローパスフィルタ１１８を制御して、データのバースト開始時に高速時定数を有するようにするものである。図７の例では、リセット２信号はガード時間中に生成され、バースト開始後も短時間アサート状態を保持する。リセット２信号を利用して、ローパスフィルタ１１８が安定した電圧を出力するまで差動増幅器１１６を作動不能に保つこともできる。ローパス電圧が安定する間、下り方向の回路がバースト開始時のデータを無視できる場合、増幅器１１６の作動不能化はオプションであると考えることができる。

次いで、データのバーストが、（ＰＯＮシステムのみに限定されない）任意のソースから入力端子１２０に印加される。端子１２０に印加されたデータは、バーストからバーストへと変動可能な広い範囲のＤＣオフセット値、ＤＣしきい値、及びピーク・トゥ・ピーク振幅を有するものであってもよい。このデータは差動増幅器１１６の１つの入力部に印加される。ローパスフィルタ１１８は、データのバーストから得られるＤＣしきい値電圧を迅速に設定し、この決定しきい値電圧は、差動増幅器１１６のもう一方の入力部に印加される。程なくして、しきい値電圧は安定すると仮定される。この時点で、ローパスフィルタ１１８は、タイミング生成器１１２により生成されたリセット２信号によって、さらに大幅に低速の／長い時定数に切り替えられ、差動増幅器１１６は、例えば、このリセット２信号により作動可能になる。差動増幅器１１６は、次に、一定の電圧レベルを有する正確なデジタルデータを出力する。しきい値電圧は、データのバーストに１及び０の長い文字列が存在するにもかかわらず安定したものとなる。

タイミング信号は、任意の形式をとることが可能であり、例示の形状及び継続時間に限定されるわけではない。

本発明について詳細に説明したが、当業者であれば理解できるように、本開示が与えられた場合には、本明細書に記載の思想及び発明概念から逸脱することなく、本発明に対して変更を行うことが可能である。従って、本発明の範囲を、図示し、説明した特定の実施形態に限定する意図はない。

従来技術のＰＯＮシステムを示す図である。 ＰＯＮにおいてファイバ及び分割数を通じて失われる信号に起因して、信号の振幅が一般にＯＮＵとＯＬＴとの間の距離に逆比例する、２つのＯＮＵから出力されＯＬＴにおいて受信された２つの異なるバーストを表す２つのアナログ波形の図である。 図１のＰＯＮシステムにおいて受信機として利用することができる、本発明の一実施形態による受信機の概略図である。 アナログ信号の上に重ねられたローパスフィルタ電圧値と共に、トランスインピーダンス増幅器から出力された、２つのシーケンシャルパケットに関するアナログ信号のサンプル波形を示す図である。 リセット１信号及びリセット２信号を示す図である。 制限増幅器によって出力されたデジタル信号を示す図である。 図３の受信機による、ＯＮＵからの新たなパケットの受信を記述するフローチャートである。 任意の好適な用途のための、より一般的な受信システムを示す図である。 図６の実施形態において利用可能なリセット１及びリセット２の波形を示す図である。

Claims (28)

1. ２進情報のバーストを搬送する信号を受信し、前記２進情報の論理レベルを検出し、デジタル信号を出力する受信機であって、該受信機は、
   ２進情報のバーストを受信する第１のノードと、
   前記第１のノードが結合された第１の入力端子と、第２の入力端子とを有し、所定の振幅を有するデジタル信号を出力する差動制限増幅器と、
   前記第１のノードと前記第２の入力端子との間に結合され、バースト時の前記２進情報をフィルタリングし、該２進情報の論理状態を判定するためのしきい値電圧を生成するローパスフィルタと、
   を備え、
   前記ローパスフィルタは、少なくとも第１の時定数と第２の時定数とを有し、前記第１の時定数は前記第２の時定数よりも高速であり、
   ２進情報のバーストの開始を示す第１の信号を受信し、該第１の信号に応答して、前記第１の信号から前記ローパスフィルタに結合される少なくとも第２の信号を生成するタイミング生成器が設けられ、
   前記２進情報のバーストの第１の部分を受信する間に、前記ローパスフィルタが前記第１の時定数を有して前記制限増幅器のためのしきい値電圧を生成し、次いで、前記２進情報のバーストの第２の部分を受信する間に、前記タイミング生成器が前記第２の信号を生成して、前記ローパスフィルタが、前記しきい値電圧を安定化するための前記第２の時定数を有するようにする
   ことを特徴とする受信機。
2. 前記２進情報のバーストを生成するトランスインピーダンス増幅器をさらに備え、該トランスインピーダンス増幅器は、電流を電圧に変換し、出力部が前記差動制限増幅器の前記第１の入力端子に結合された
   ことを特徴とする請求項１に記載の受信機。
3. 前記ローパスフィルタは、少なくともフィルタキャパシタと、第１の抵抗と、第２の抵抗とを備え、前記第２の抵抗は前記第１の抵抗よりも高い
   ことを特徴とする請求項１に記載の受信機。
4. 前記第１の抵抗は、前記２進情報のバーストの前記第１の部分の最中に前記第１のノードと前記キャパシタとの間に結合されて、前記第１の時定数を生み出し、そして、前記第２の抵抗は、前記２進情報の前記第２の部分の最中に前記第１のノードと前記フィルタキャパシタとの間に結合されて、前記第２の時定数を生み出す
   ことを特徴とする請求項３に記載の受信機。
5. 前記第１の抵抗は、第２の値を示す第２の抵抗器と、該第２の抵抗器に並列接続された第１の値を示す第１の抵抗器からなり、前記第１の値は、前記第２の値の１／１０よりも小さく、前記第２の抵抗は前記第２の抵抗器のみからなる
   ことを特徴とする請求項４に記載の受信機。
6. 前記ローパスフィルタに接続されて、該ローパスフィルタが有する時定数を、前記第１の時定数と前記第２の時定数との間で切り替えるスイッチ回路をさらに備える
   ことを特徴とする請求項１に記載の受信機。
7. ２進情報のバーストの開始を示す前記第１の信号を生成する制御回路をさらに備える
   ことを特徴とする請求項１に記載の受信機。
8. 前記制御回路は、通信プロトコルを実行する媒体アクセスコントローラ（ＭＡＣ）を備える
   ことを特徴とする請求項７に記載の受信機。
9. 前記第１の信号は、２進情報のバースト間のガード時間中に生成されたパルスを有し、２進情報のバーストのほぼ開始時にデアサートされ、前記タイミング生成器により生成された前記第２の信号は、前記第１の信号がデアサートされた時点よりもある程度後の時点に制御された遅延を伴ってデアサートされる
   ことを特徴とする請求項１に記載の受信機。
10. 前記第１の信号は第１の継続時間を有するパルスであり、前記タイミング生成器は前記第１の信号を受信すると共に、前記第１の継続時間よりも長い第２の継続時間を有する前記第２の信号を出力するパルス伸長回路を備える
    ことを特徴とする請求項１に記載の受信機。
11. 前記伸長回路はキャパシタ及び抵抗器を備え、これらの値が前記第２の信号の前記第２の継続時間を決定する
    ことを特徴とする請求項１０に記載の受信機。
12. 前記制限増幅器はイネーブル制御端子を有し、該イネーブル端子が前記第２の信号を受信するように結合されており、前記第２の信号の遷移により、前記ローパスフィルタが前記第２の時定数を有するようにされる時点とほぼ同時に、前記制限増幅器が作動可能にされる
    ことを特徴とする請求項１に記載の受信機。
13. 前記制限増幅器の前記第１の入力端子と前記第２の入力端子との間に結合され、前記２進情報のバーストの間に前記第１の入力端子と前記第２の入力端子を共に短絡させて、バーストの開始後に開放回路を構成するスイッチ回路をさらに備える
    ことを特徴とする請求項１に記載の受信機。
14. 前記制限増幅器の出力は所定の範囲を有する差動信号である
    ことを特徴とする請求項１に記載の受信機。
15. 前記制限増幅器の前記出力はＰＥＣＬレベルである
    ことを特徴とする請求項１４に記載の受信機。
16. 前記２進情報のバーストを生成し、電流を電圧に変換するトランスインピーダンス増幅器と、前記トランスインピーダンス増幅器の入力部に光学的に結合され、光ファイバケーブルの光出力を検出する光検出器とをさらに備える
    ことを特徴とする請求項１に記載の受信機。
17. 前記光ファイバケーブルが前記光検出器と光学的に結合されており、該前記光ファイバケーブルは、受動的光ネットワーク（ＰＯＮ）の一部である
    ことを特徴とする請求項１６に記載の受信機。
18. 前記受動的光ネットワーク（ＰＯＮ）はギガビットＰＯＮである
    ことを特徴とする請求項１７に記載の受信機。
19. 前記受信機は、受動的光ネットワーク（ＰＯＮ）における光学的終端の一部である
    ことを特徴とする請求項１に記載の受信機。
20. 受動的光ネットワーク（ＰＯＮ）において受信機により実行される方法であって、
    ２進情報を搬送する光パルスのバーストの開始を示す第１の信号を光ファイバケーブルから受信するステップと、
    前記光信号パルスを電気的入力信号に変換するステップと、
    トランスインピーダンス増幅器により前記入力信号を増幅して、前記トランスインピーダンス増幅器の出力部において出力信号を生成するステップと、
    前記トランスインピーダンス増幅器から出力される前記出力信号を、差動制限増幅器の第１の入力端子に印加するステップと、
    前記出力信号の論理状態を判定するためのしきい値電圧を供給するローパスフィルタの出力を、前記制限増幅器の第２の入力端子に印加するステップと、
    前記入力信号のバーストの開始の近傍で、前記ローパスフィルタが第１の時定数を有するようにするステップと、
    前記アナログ入力信号の前記バーストの開始からある程度の時間後に、前記ローパスフィルタが、前記第１の時定数よりも低速の第２の時定数を有するようにするステップと、
    を備え、
    前記第１の時定数は、前記バーストの第１の部分の間に、前記ローパスフィルタがしきい値電圧を生成するようにし、前記第２の時定数は、前記バーストの開始より後の時点で、前記ローパスフィルタが、さらに安定したしきい値電圧を前記バーストに生成するようにするものであり、
    前記出力信号及び前記しきい値電圧の相対的レベルにより決定されるデジタル信号を、前記制限増幅器により出力するステップをさらに含む
    ことを特徴とする方法。
21. 入力信号のバーストの開始時に、前記ローパスフィルタが前記第１の時定数を有するようにするステップは、前記出力信号とローパスフィルタキャパシタとの間に第１の抵抗を結合するステップを含み、前記ローパスフィルタが前記第２の時定数を有するようにするステップは、前記出力信号と前記ローパスフィルタキャパシタとの間に、前記第１の抵抗よりも高い第２の抵抗を結合するステップを含む
    ことを特徴とする請求項２０に記載の方法。
22. 光パルスのバーストの開始を示すための第１の信号を光ファイバケーブルから受信するステップは、通信プロトコルを実行する媒体アクセスコントローラ（ＭＡＣ）からリセット信号パルスを受信するステップを含む
    ことを特徴とする請求項２０に記載の方法。
23. 前記ローパスフィルタが前記第１の時定数を有している間、前記制限増幅器を作動不能にし、前記第２の時定数の開始時に前記制限増幅器を作動可能にするステップをさらに含む
    ことを特徴とする請求項２０に記載の方法。
24. バーストの間に、前記制限増幅器の前記第１の入力端子及び前記第２の入力端子を共に短絡させるステップをさらに含む
    ことを特徴とする請求項２０に記載の方法。
25. 前記制限増幅器の出力は所定の範囲を有する差動信号である
    ことを特徴とする請求項２０に記載の方法。
26. 前記制限増幅器の前記出力はＰＥＣＬレベルである
    ことを特徴とする請求項２５に記載の方法。
27. 前記受動的光ネットワーク（ＰＯＮ）はギガビットＰＯＮである
    ことを特徴とする請求項２０に記載の方法。
28. トリガ信号を受信し、伸長された信号を出力するタイミング生成器であって、
    トリガ信号を受信するように結合された制御端子を有する第１のトランジスタと、
    前記第１のトランジスタの第１の電流流通端子と第１の電圧との間に接続された第１のプルアップ抵抗と、
    基準電圧に接続された前記第１のトランジスタの第２の電流流通端子と、
    前記第１のトランジスタの前記第１の電流流通端子に結合された制御端子を有する第２のトランジスタと、
    前記第２のトランジスタの第１の電流流通端子と前記第１の電圧との間に接続された第２のプルアップ抵抗と、
    を備え、
    前記第２のトランジスタの前記第１の電流流通端子が、タイミング生成器の伸長信号出力を供給するように構成され、
    前記第２のトランジスタの第２の電流流通端子が前記基準電圧に接続され、
    前記第１のトランジスタの前記第１の電流流通端子と前記基準電圧との間にキャパシタが接続された、
    ことを特徴とするタイミング生成器。

Images