JP5725168B2 - 検出装置、光受信装置、検出方法および光受信方法 - Google Patents

Description

本発明は、検出装置、光受信装置、検出方法および光受信方法に関する。

光アクセス系において、ＯＬＴ（Ｏｐｔｉｃａｌ Ｌｉｎｅ Ｔｅｒｍｉｎａｌ：収容局側端末）とＯＮＵ（Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ Ｕｎｉｔ：加入者側端末）との間で光通信を行うＰＯＮ（Ｐａｓｓｉｖｅ Ｏｐｔｉｃａｌ Ｎｅｔｗｏｒｋ）システムが知られている。ＰＯＮにおいては、ＯＮＵ側の光送信器の光出力のデューティ比（Ｄｕｔｙ）の変動と、ＯＬＴ側の光受信器で発生するデューティ比の変動と、が発生する。

これらのデューティ比の変動により、ＯＬＴ側のバーストモードＣＤＲ（Ｃｌｏｃｋ Ｄａｔａ Ｒｅｃｏｖｅｒｙ）への入力信号のデューティ比が変動し、正常にデータ引込みができなくなるインタオペラビリティが問題となる。特に、今後、ＸＧＰＯＮなどの２．５［Ｇｂｐｓ］や１０［Ｇｂｐｓ］への高速化が進んだ場合に、これらのデューティ比の変動による影響が大きくなることが懸念される。

一方、入力信号の大きさの変動に応じて、入力信号のレベル検出に用いる閾値レベルを追従して変化させる制御を行うＡＴＣ（Ａｕｔｏ Ｔｈｒｅｓｈｏｌｄ Ｃｏｎｔｒｏｌ：自動閾値調整）が知られている。また、信号出力のデューティ比の変動を抑制可能な方式として、信号の閾値として平均値を導出する平均値検出方式のＡＴＣが知られている。また、ＡＴＣにおいて、バースト信号の入力時は高速の（時定数が小さい）閾値検出を行い、その後に同符号連続に耐えうる低速の（時定数が大きい）閾値検出に切り替える技術が知られている（たとえば、下記特許文献１，２参照。）。

特開２００９−１７７５７７号公報 特開２００８−３１２２１６号公報

しかしながら、上述した従来技術では、信号入力の検出にかかる時間（検出速度）は信号レベルにより変化するため、信号レベルによって時定数の切り替えタイミングがばらつく。このため、閾値が変動して受信品質が劣化するという問題がある。

１つの側面では、本発明は、受信品質を向上させることができる検出装置、光受信装置、検出方法および光受信方法を提供することを目的とする。

上述した課題を解決し、目的を達成するため、本発明の一側面によれば、入力された光バースト信号のレベルの閾値を、切り替え可能な時定数で検出し、前記光バースト信号の入力を検出し、前記光バースト信号のレベルを検出し、前記入力を検出してから、検出した前記レベルに応じた時間が経過したときに前記時定数を切り替え、検出した前記閾値を出力する検出装置、光受信装置、検出方法および光受信方法が提案される。

本発明の一側面によれば、受信品質を向上させることができるという効果を奏する。

図１は、実施の形態１にかかる検出装置の構成例を示す図である。 図２は、実施の形態２にかかる光受信装置の構成例を示す図である。 図３は、入力レベルと遅延時間との関係の一例を示す図である。 図４−１は、光受信装置の時定数の切替動作の一例を示すフローチャートである。 図４−２は、光受信装置の時定数の切替動作の一例を示すフローチャートである。 図５は、光受信装置の動作タイミングの一例を示す図である。 図６は、閾値の変動とデューティ比の変動との関係の一例を示す図である。 図７は、入力レベル検出回路の具体例１を示す図である。 図８は、入力レベル検出回路の具体例２を示す図である。 図９は、入力レベル検出回路の具体例３を示す図である。 図１０は、ＡＴＣ回路の構成例を示す図である。 図１１は、ＡＴＣ回路の変形例を示す図である。 図１２は、遅延量制御回路の構成例を示す図である。 図１３は、遅延量制御回路における各信号の一例を示す図である。 図１４は、遅延量制御回路の他の構成例を示す図である。 図１５は、デューティ比の改善効果の一例を示す図である。 図１６は、実施の形態３にかかる光受信装置の構成例を示す図である。 図１７は、光受信装置の動作の一例を示すフローチャートである。 図１８は、タイミング制御回路の構成例を示す図である。 図１９は、遅延量制御回路における各信号の一例を示す図である。 図２０は、実施の形態４にかかる光受信装置の構成例を示す図である。

以下に図面を参照して、本発明にかかる検出装置、光受信装置、検出方法および光受信方法の実施の形態を詳細に説明する。

（実施の形態１）
図１は、実施の形態１にかかる検出装置の構成例を示す図である。図１に示すように、実施の形態１にかかる検出装置１００は、バースト受信信号のレベルの閾値を検出する検出装置である。検出装置１００は、光電変換器１１０と、閾値検出回路１２０と、入力検出回路１３０と、レベル検出回路１４０と、切替回路１５０と、出力回路１６０と、を備えている。

光電変換器１１０は、検出装置１００へ入力された光バースト信号を光電変換する。光電変換器１１０は、光電変換により電気信号に変換したバースト信号を、閾値検出回路１２０、入力検出回路１３０およびレベル検出回路１４０へ出力する。

閾値検出回路１２０は、光電変換器１１０から出力されたバースト信号の閾値を検出する。これにより、検出装置１００へ入力された光バースト信号の閾値を検出することができる。たとえば、閾値検出回路１２０は、バースト信号のレベルの平均値を、バースト信号の閾値として検出する。閾値検出回路１２０は、検出した閾値を出力回路１６０へ出力する。

また、閾値検出回路１２０における閾値の検出の時定数は、切替回路１５０によって切り替え可能である。たとえば、閾値検出回路１２０の時定数は、第１時定数（高速）と、第１時定数より大きい第２時定数（低速）と、に切り替え可能である。

入力検出回路１３０は、光電変換器１１０から出力されたバースト信号に基づいて、検出装置１００への光バースト信号の入力を検出（すなわち入力の有無を判定）する。入力検出回路１３０は、判定結果を切替回路１５０へ通知する。入力検出回路１３０は、たとえば、バースト信号のレベルを検出する検出部を備え、検出部によって検出したレベルが閾値を超えた場合に光バースト信号が入力されたと判定する。この場合は、バースト信号のレベルを検出する検出部としてレベル検出回路１４０を用いてもよい。

レベル検出回路１４０は、光電変換器１１０から出力されたバースト信号のレベルを検出する。これにより、検出装置１００へ入力された光バースト信号のレベルを検出することができる。レベル検出回路１４０は、検出したレベルを切替回路１５０へ通知する。

切替回路１５０は、入力検出回路１３０からの通知に基づいて、入力検出回路１３０によって光バースト信号の入力が検出されてから所定の時間が経過したときに出力回路１６０の時定数を切り替える。また、切替回路１５０は、レベル検出回路１４０から通知されたレベルに応じて、光バースト信号の入力が検出されてから出力回路１６０の時定数を切り替えるまでの所定の時間を変化させる。たとえば、切替回路１５０は、通知されたレベルが高いほど、光バースト信号の入力が検出されてから出力回路１６０の時定数を切り替えるまでの所定の時間を長くする。

たとえば、切替回路１５０は、光バースト信号の入力が検出されてから所定の時間が経過する前においては出力回路１６０の時定数を第１時定数（高速）にする。また、切替回路１５０は、光バースト信号の入力が検出されてから所定の時間が経過したときに出力回路１６０の時定数を第１時定数（高速）から第２時定数（低速）に切り替える。これにより、光バースト信号の立ち上がり部分の閾値を高速な時定数で検出するとともに、光バースト信号の立ち上がり部分より後の部分の閾値を低速な時定数で検出することができる。

出力回路１６０は、閾値検出回路１２０から出力された閾値を出力する。たとえば、出力回路１６０は、出力回路１６０が出力する閾値と、光電変換器１１０から出力されたバースト信号と、に基づいてバースト信号が示すデータを判定する判定回路へ閾値を出力する。

図１においては、検出装置１００へ入力された光バースト信号を光電変換器１１０によって光電変換したバースト信号を閾値検出回路１２０、入力検出回路１３０およびレベル検出回路１４０へ出力する構成について説明したが、このような構成に限らない。たとえば、検出装置１００へ入力された光バースト信号を分岐して閾値検出回路１２０、入力検出回路１３０およびレベル検出回路１４０へ出力する構成も可能である。この場合は、閾値検出回路１２０、入力検出回路１３０およびレベル検出回路１４０のそれぞれの前段に光電変換器１１０を設けて光バースト信号を光電変換する。

このように、実施の形態１にかかる検出装置１００においては、バースト信号の入力（信号入力）を検出してから閾値検出の時定数を切り替える（たとえば低下させる）までの時間を、バースト信号のレベル（信号レベル）に応じて変化させる。バースト信号の入力の検出の遅延時間（遅延速度）はバースト信号のレベルにより変化するため、バースト信号の入力の検出の遅延時間の変化による閾値の変動を抑えることができる。

これにより、バースト信号と閾値との比較（たとえば差動増幅）により得られる信号のデューティ比の変動を抑えることができる。このため、受信した光バースト信号が示すデータを精度よく判定し、受信品質を向上させることができる。

（実施の形態２）
（光受信装置の構成例）
図２は、実施の形態２にかかる光受信装置の構成例を示す図である。図２に示す光受信装置２００は、図１に示した検出装置１００を適用した光受信装置である。光受信装置２００は、光バースト信号を受信する光受信装置である。光受信装置２００は、たとえばＰＯＮのＯＬＴ側の光受信器に適用することができる。光受信装置２００は、ＰＤ２１０と、ＴＩＡ２２０と、ポストアンプ２３０と、タイミング制御回路２４０と、ＡＴＣ回路２５０と、ＣＤＲ回路２６０と、を備えている。

＜ＰＤおよびＴＩＡについて＞
ＰＤ２１０は、光受信装置２００へ入力された光バースト信号を光電変換し、電気信号に変換したバースト信号をＴＩＡ２２０へ出力する。ＰＤ２１０は、たとえば、ＰＩＮ−ＰＤやアバランシェＰＤなどである。

ＴＩＡ２２０（ＴｒａｎｓＩｍｐｅｄａｎｃｅ Ａｍｐｌｉｆｉｅｒ：インピーダンス変換増幅器）は、ＰＤ２１０から出力されたバースト信号を電圧信号に変換増幅する。ＴＩＡ２２０は、変換増幅したバースト信号をポストアンプ２３０、タイミング制御回路２４０およびＡＴＣ回路２５０へ出力する。

＜ポストアンプについて＞
ポストアンプ２３０は、ＴＩＡ２２０から出力されたバースト信号の振幅を一定にして出力する等化増幅回路である。具体的には、ポストアンプ２３０は、信号検出回路２３１と、アンプ２３２と、を備えている。信号検出回路２３１は、ＴＩＡ２２０から出力されたバースト信号に基づいて、光受信装置２００への光バースト信号の入力を検出する。

たとえば、信号検出回路２３１は、バースト信号のレベルを検出する検出部を備え、検出部によって検出したレベルが閾値を超えた場合に光バースト信号が入力されたと判定する。信号検出回路２３１は、光バースト信号の入力を検出すると、タイミング制御回路２４０へ入力検出信号を出力する。入力検出信号は、たとえば、バースト信号の入力が検出されると立ち上がり、バースト信号の入力が検出されなくなると立ち下がる信号である。

アンプ２３２には、ＴＩＡ２２０から出力されたバースト信号と、ＡＴＣ回路２５０から出力された閾値と、が入力される。アンプ２３２は、入力されたバースト信号と閾値との差分を所定の係数（差動利得）で増幅する差動増幅を行う差動増幅回路である。アンプ２３２は、差動増幅により得られた正転信号Ｑｏｕｔおよび反転信号ＸＱｏｕｔをＣＤＲ回路２６０へ出力する。なお、アンプ２３２は、正転信号Ｑｏｕｔおよび反転信号ＸＱｏｕｔのいずれか一方をＣＤＲ回路２６０へ出力してもよい。

ここで、信号検出回路２３１の検出速度、すなわち実際にバースト信号が入力されてからバースト信号の入力が信号検出回路２３１によって検出されるまでの遅延時間は、バースト信号のレベルによって変化する。具体的には、バースト信号のレベルが小さいほど、信号検出回路２３１によるバースト信号の入力検出までに時間がかかる。

＜タイミング制御回路について＞
タイミング制御回路２４０は、入力レベル検出回路２４１と、遅延量制御回路２４２と、を備えている。入力レベル検出回路２４１は、ＴＩＡ２２０から出力されたバースト信号の入力レベルを検出する。入力レベル検出回路２４１は、検出した入力レベルを示すレベル検出信号を遅延量制御回路２４２へ出力する。

遅延量制御回路２４２は、ポストアンプ２３０から出力された入力検出信号と、入力レベル検出回路２４１から出力されたレベル検出信号と、に基づいて、ＡＴＣ回路２５０の時定数の切替のタイミングの遅延量を制御する。具体的には、遅延量制御回路２４２は、ポストアンプ２３０から入力検出信号が出力されてから所定の時間が経過したときに、高速な時定数から低速な時定数への切替を指示する切替信号をＡＴＣ回路２５０へ出力する。また、遅延量制御回路２４２は、入力レベル検出回路２４１から出力されたレベル検出信号が示すレベルが大きいほど、ポストアンプ２３０から入力検出信号が出力されてから切替信号を出力するまでの時間を長くする。

＜ＡＴＣ回路について＞
ＡＴＣ回路２５０は、ＴＩＡ２２０から出力されたバースト信号のレベルの変動に応じて、ポストアンプ２３０におけるレベル検出のための閾値を追従して変化させるＡＴＣ（自動閾値調整）を行う。具体的には、ＡＴＣ回路２５０は、ＴＩＡ２２０から出力されたバースト信号の閾値を検出し、検出した閾値をポストアンプ２３０へ出力する。

また、ＡＴＣ回路２５０は、バースト信号の平均値を算出することによってバースト信号の閾値を検出する平均値検出型のＡＴＣ回路である。また、ＡＴＣ回路２５０は、バースト信号の閾値の検出の時定数を切り替え可能である。つぎに、ＡＴＣ回路２５０の構成について説明する。ＡＴＣ回路２５０は、アナログスイッチ２５１と、高速閾値検出回路２５２と、低速閾値検出回路２５３と、を備えている。

アナログスイッチ２５１には、ＴＩＡ２２０から出力されたバースト信号が入力される。アナログスイッチ２５１は、入力されたバースト信号を高速閾値検出回路２５２へ出力する経路と、入力されたバースト信号を低速閾値検出回路２５３へ出力する経路と、に切り替え可能な経路スイッチである。アナログスイッチ２５１は、タイミング制御回路２４０から出力される切替信号に基づいて経路を切り替える。

高速閾値検出回路２５２は、アナログスイッチ２５１から出力されたバースト信号の閾値を低速閾値検出回路２５３より小さな時定数（第１時定数）によって検出する。具体的には、高速閾値検出回路２５２は、バースト信号のレベルの平均値を、低速閾値検出回路２５３より小さな時定数によって検出する。高速閾値検出回路２５２は、検出した閾値をポストアンプ２３０へ出力する。

低速閾値検出回路２５３は、アナログスイッチ２５１から出力されたバースト信号の閾値を高速閾値検出回路２５２より大きな時定数（第２時定数）によって検出する。具体的には、低速閾値検出回路２５３は、バースト信号のレベルの平均値を、高速閾値検出回路２５２より大きな時定数によって検出する。低速閾値検出回路２５３は、検出した閾値をポストアンプ２３０へ出力する。

低速閾値検出回路２５３における時定数は、たとえばＩＴＵ−Ｔ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ Ｕｎｉｏｎ−Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎ ｓｅｃｔｏｒ：国際電信電話諮問委員会）において規定された７２［ｂｉｔ］以上の同符号連続に耐えうる時定数に設定する。

＜ＣＤＲ回路について＞
ＣＤＲ回路２６０は、ポストアンプ２３０から出力された信号（たとえば正転信号Ｑｏｕｔおよび反転信号ＸＱｏｕｔ）からクロックを抽出し、光受信装置２００へ入力された光バースト信号が示すデータを判定する。具体的には、ＣＤＲ回路２６０は、ポストアンプ２３０から出力された信号をデジタル信号に変換し、変換した信号の波形整形（ｒｅｓｈａｐｉｎｇ）、タイミング再生（ｒｅｔｉｍｉｎｇ）、識別再生（ｒｅｇｅｎｅｒａｔｉｎｇ）などを行う。ＣＤＲ回路２６０は、判定したデータを出力する。

アンプ２３２およびＣＤＲ回路２６０は、ＡＴＣ回路２５０によって検出された閾値に基づいて、バースト信号が示すデータを判定する判定回路である。また、ＣＤＲ回路２６０は、判定されたデータを出力する出力回路である。

＜光受信装置の各回路について＞
図１に示した光電変換器１１０は、たとえばＰＤ２１０およびＴＩＡ２２０によって実現することができる。図１に示した閾値検出回路１２０および出力回路１６０は、たとえばＡＴＣ回路２５０によって実現することができる。図１に示した入力検出回路１３０は、たとえば信号検出回路２３１によって実現することができる。図１に示したレベル検出回路１４０は、たとえば入力レベル検出回路２４１によって実現することができる。図１に示した切替回路１５０は、たとえば遅延量制御回路２４２によって実現することができる。なお、アンプ２３２およびＣＤＲ回路２６０を光受信装置２００の外部に設け、光受信装置２００を閾値の検出装置として構成してもよい。

（入力レベルと遅延時間の関係）
図３は、入力レベルと遅延時間との関係の一例を示す図である。図３において、横軸は、信号検出回路２３１へバースト信号が入力されてから、信号検出回路２３１によるバースト信号の入力検出の遅延時間を示している。また、横軸は、信号検出回路２３１から入力検出信号が出力されてから遅延量制御回路２４２が切替信号を出力するまでの遅延時間を示している。縦軸は、入力レベル検出回路２４１によって検出されるバースト信号の入力レベルを示している。

関係３０１は、バースト信号の入力レベルと、信号検出回路２３１によるバースト信号の入力検出の遅延時間と、の関係を示している。関係３０１に示すように、バースト信号の入力レベルが小さいほど、信号検出回路２３１によるバースト信号の入力検出の遅延時間が長くなる。

関係３０２は、バースト信号の入力レベルと、遅延量制御回路２４２が切替信号を出力するまでの遅延時間と、の関係を示している。関係３０２に示すように、遅延量制御回路２４２は、バースト信号の入力レベルが小さいほど、切替信号を出力するまでの遅延時間を短くする。これにより、信号検出回路２３１によるバースト信号の入力検出の遅延時間が長い場合ほど、切替信号を出力するまでの遅延時間を短くすることができる。

したがって、バースト信号の入力レベルが変動し、信号検出回路２３１によるバースト信号の入力検出の遅延時間が変動しても、ＡＴＣ回路２５０の時定数を切り替えるタイミングの変動を小さくすることができる。このため、信号検出回路２３１によるバースト信号の入力検出の遅延時間の変動による閾値の変動を抑えることができる。

また、変動を抑えた閾値を用いることで、アンプ２３２から出力される信号のデューティ比の変動を抑えることができる。このため、ＣＤＲ回路２６０によってデータを精度よく判定し、受信品質を向上させることができる。

（時定数の切替動作）
図４−１は、光受信装置の時定数の切替動作の一例を示すフローチャートである。図２に示した光受信装置２００は、時定数の切替動作として、たとえば図４−１に示す各ステップのように動作する。まず、遅延量制御回路２４２が、アナログスイッチ２５１へ切替信号を出力することにより、ＡＴＣ回路２５０における閾値の検出の時定数を高速な時定数に設定する（ステップＳ４１１）。ステップＳ４１１においては、たとえば、アナログスイッチ２５１の経路を高速閾値検出回路２５２と接続された経路に切り替えることで高速な時定数が設定される。

また、入力レベル検出回路２４１が、バースト信号の入力レベルの検出を開始する（ステップＳ４１２）。つぎに、遅延量制御回路２４２が、時定数の切替タイミングを導出する（ステップＳ４１３）。つぎに、遅延量制御回路２４２が、ステップＳ４１３によって導出された切替タイミングまで待機する（ステップＳ４１４）。

切替タイミングになるまでに、高速閾値検出回路２５２から出力される閾値が十分に立ち上がって安定する。切替タイミングになると、遅延量制御回路２４２が、アナログスイッチ２５１へ切替信号を出力することにより、ＡＴＣ回路２５０における閾値の検出の時定数を低速な時定数に設定し（ステップＳ４１５）、一連の切替動作を終了する。

図４−２は、光受信装置の時定数の切替動作の一例を示すフローチャートである。図２に示した光受信装置２００は、時定数の切替動作として、たとえば図４−２に示す各ステップのように動作する。まず、遅延量制御回路２４２が、アナログスイッチ２５１へ切替信号を出力することにより、ＡＴＣ回路２５０における閾値の検出の時定数を高速な時定数に設定する（ステップＳ４２１）。ステップＳ４２１においては、たとえば、アナログスイッチ２５１の経路を高速閾値検出回路２５２と接続された経路に切り替えることで高速な時定数が設定される。

また、入力レベル検出回路２４１が、バースト信号の入力レベルの検出を開始する（ステップＳ４２２）。つぎに、信号検出回路２３１がバースト信号の入力を検出すると（ステップＳ４２３）、遅延量制御回路２４２が、入力レベル検出回路２４１によって検出された入力レベルに応じた遅延時間を導出する（ステップＳ４２４）。

つぎに、遅延量制御回路２４２が、ステップＳ４２４によって導出された遅延時間に基づいて、時定数の切替タイミングを導出する（ステップＳ４２５）。ステップＳ４２５において、遅延量制御回路２４２は、たとえば、現在時点から遅延時間が経過した時点を切替タイミングとして導出する。つぎに、遅延量制御回路２４２が、ステップＳ４２５によって導出された切替タイミングまで待機する（ステップＳ４２６）。

切替タイミングになるまでに、高速閾値検出回路２５２から出力される閾値が十分に立ち上がって安定する。切替タイミングになると、遅延量制御回路２４２が、アナログスイッチ２５１へ切替信号を出力することにより、ＡＴＣ回路２５０における閾値の検出の時定数を低速な時定数に設定し（ステップＳ４２７）、一連の切替動作を終了する。ステップＳ４２７においては、たとえば、アナログスイッチ２５１の経路を低速閾値検出回路２５３と接続された経路に切り替えることで低速な時定数が設定される。

（光受信装置の動作タイミング）
図５は、光受信装置の動作タイミングの一例を示す図である。図５において、横軸は時間を示している。縦方向は各信号のレベルを示している。バースト信号５１１は、ＴＩＡ２２０から出力された比較的レベルが小さいバースト信号（小信号）を示している。バースト信号５２１は、ＴＩＡ２２０から出力された比較的レベルが大きいバースト信号（大信号）を示している。バースト信号５１１，５２１は、ここでは「１０１０…」の交番信号であるとする。

＜小信号について＞
検出レベル５１２は、バースト信号５１１が入力された場合に信号検出回路２３１において検出されるバースト信号５１１のレベルを示している。入力信号検出閾値５１３は、信号検出回路２３１に設定された閾値を示している。入力検出信号５１４は、バースト信号５１１が入力された場合に信号検出回路２３１が出力する入力検出信号を示している。信号検出回路２３１は、検出レベル５１２が入力信号検出閾値５１３を超えると、入力検出信号５１４を出力する（ＬｏｗからＨｉｇｈにする）。

＜大信号について＞
検出レベル５２２は、バースト信号５２１が入力された場合に信号検出回路２３１において検出されるバースト信号５２１のレベルを示している。入力検出信号５２４は、バースト信号５２１が入力された場合に信号検出回路２３１が出力する入力検出信号を示している。信号検出回路２３１は、検出レベル５２２が入力信号検出閾値５１３を超えると、入力検出信号５２４を出力する（ＬｏｗからＨｉｇｈにする）。

＜切替信号について＞
切替信号５３０は、遅延量制御回路２４２が出力する切替信号を示している。切替信号５３０が出力されない場合（Ｌｏｗになった場合）はアナログスイッチ２５１が高速閾値検出回路２５２への経路に切り替わるとする。また、切替信号５３０が出力された場合（Ｈｉｇｈになった場合）はアナログスイッチ２５１が低速閾値検出回路２５３への経路に切り替わるとする。

ＴＩＡ２２０からバースト信号５１１が出力される場合に、遅延量制御回路２４２は、入力検出信号５１４が出力されてから（Ｈｉｇｈになってから）、遅延時間Ｔ１１が経過した時点ｔ１までの期間Ｔ３１においては切替信号５３０を出力しない（Ｌｏｗにする）。また、遅延量制御回路２４２は、時点ｔ１の後の期間Ｔ３２においては切替信号５３０を出力する（Ｈｉｇｈにする）。

ＴＩＡ２２０からバースト信号５２１が出力される場合に、遅延量制御回路２４２は、入力検出信号５２４が出力されてから（Ｈｉｇｈになってから）、遅延時間Ｔ２１が経過した時点ｔ１までの期間Ｔ３１においては切替信号５３０を出力しない（Ｌｏｗにする）。また、遅延量制御回路２４２は、時点ｔ１の後の期間Ｔ３２においては切替信号５３０を出力する（Ｈｉｇｈにする）。

このように、バースト信号５２１（大信号）が入力された場合の遅延時間Ｔ２１が、バースト信号５１１（小信号）が入力された場合の遅延時間Ｔ１１より長くなるようにする。これにより、バースト信号５１１，５２１のそれぞれの場合において遅延量制御回路２４２が切替信号５３０を出力する時点を一致（時点ｔ１）させることができる。このため、入力されるバースト信号のレベルの変動による、ＡＴＣ回路２５０の時定数の切替タイミングの変動を抑えることができる。

たとえば、バースト信号５１１（小信号）が入力された場合の遅延時間Ｔ１１を短くすることで、ＡＴＣ回路２５０の出力（高速閾値検出回路出力）が立ち上がって安定した後もＡＴＣ回路２５０の時定数が高速のままになることを回避することができる。このため、同符号連続による閾値の変動を抑制し、デューティ比が変動することを回避することができる。

また、バースト信号５２１（大信号）が入力された場合の遅延時間Ｔ２１を長くすることで、ＡＴＣ回路２５０の出力（高速閾値検出回路出力）が立ち上がって安定する前にＡＴＣ回路２５０の時定数が低速に切り替わることを回避することができる。このため、閾値が低いままとなってデューティ比が高くなってしまうことを回避することができる。

なお、バースト信号５１１，５２１のそれぞれの場合において遅延量制御回路２４２が切替信号５３０を出力する時点が一致する場合について説明したが、完全に一致していなくてもよい。すなわち、ＡＴＣ回路２５０の出力（高速閾値検出回路出力）が立ち上がって、安定した後にＡＴＣ回路２５０の時定数を高速時定数から低速時定数に切り替えればよい。入力されるバースト信号のレベルが大きいほど切替信号の遅延時間を短くすることで、バースト信号５１１，５２１のそれぞれの場合において遅延量制御回路２４２が切替信号５３０を出力する時点の差を小さくすることができる。このため、入力されるバースト信号のレベルの変動による、ＡＴＣ回路２５０の時定数の切替タイミングの変動を抑えることができる。

（閾値の変動とデューティ比の変動との関係）
図６は、閾値の変動とデューティ比の変動との関係の一例を示す図である。図６において、横軸はＡＴＣ回路２５０から出力される閾値を示している。縦軸はアンプ２３２から出力される信号のデューティ比を示している。関係６０１は、ＡＴＣ回路２５０から出力される閾値と、アンプ２３２から出力される信号のデューティ比と、の関係を示している。関係６０１に示すように、ＡＴＣ回路２５０から出力される閾値が高いほど、アンプ２３２から出力される信号（正転信号Ｑｏｕｔの場合）のデューティ比が低くなる。

（入力レベル検出回路の具体例）
図７は、入力レベル検出回路の具体例１を示す図である。図７において、図２に示した部分と同様の部分については同一の符号を付して説明を省略する。図７に示すように、図２に示した入力レベル検出回路２４１は、たとえばピーク検出回路７０１によって実現することができる。ピーク検出回路７０１は、ＴＩＡ２２０から出力されたバースト信号の振幅のピークレベルを検出する。ピーク検出回路７０１は、検出したピークレベルを示すレベル検出信号を遅延量制御回路２４２へ出力する。ピーク検出回路７０１は、たとえばオペアンプ、ダイオードおよびコンデンサなどを用いて実現することができる。

図８は、入力レベル検出回路の具体例２を示す図である。図８において、図２に示した部分と同様の部分については同一の符号を付して説明を省略する。図８に示すように、図２に示した入力レベル検出回路２４１は、たとえばボトム検出回路８０１によって実現することができる。ＴＩＡ２２０は、電気信号に変換したバースト信号を、正転のバースト信号ｏｕｔおよび反転のバースト信号ｘｏｕｔとして出力するとする。正転のバースト信号ｏｕｔはポストアンプ２３０へ出力される。反転のバースト信号ｘｏｕｔは、タイミング制御回路２４０およびＡＴＣ回路２５０へ出力される。

ボトム検出回路８０１は、ＴＩＡ２２０から出力された反転のバースト信号ｘｏｕｔの振幅のボトムレベルを検出する。ボトム検出回路８０１は、検出したボトムレベルを示すレベル検出信号を遅延量制御回路２４２へ出力する。ボトム検出回路８０１は、たとえばオペアンプ、ダイオードおよびコンデンサなどを用いて実現することができる。

図９は、入力レベル検出回路の具体例３を示す図である。図９において、図２に示した部分と同様の部分については同一の符号を付して説明を省略する。図９に示すように、図２に示した入力レベル検出回路２４１は、たとえば平均値検出回路９０１によって実現することができる。平均値検出回路９０１は、ＴＩＡ２２０から出力されたバースト信号の振幅（レベル）の平均値を検出する。平均値検出回路９０１は、検出した平均値を示すレベル検出信号を遅延量制御回路２４２へ出力する。平均値検出回路９０１は、たとえば、抵抗およびコンデンサなどを用いたＲＣ回路（Ｒｅｓｉｓｔｏｒ−Ｃａｐａｃｉｔｏｒ ｃｉｒｃｕｉｔ）によって実現することができる。

（ＡＴＣ回路の構成例）
図１０は、ＡＴＣ回路の構成例を示す図である。図１０に示すように、ＡＴＣ回路２５０の高速閾値検出回路２５２は、たとえば、抵抗１０１１およびコンデンサ１０１２を含む積分回路（ＲＣ回路）によって実現することができる。抵抗１０１１は、一端がアナログスイッチ２５１に接続され、他端がコンデンサ１０１２およびＡＴＣ回路２５０の出力部に接続されている。コンデンサ１０１２は、一端が抵抗１０１１およびＡＴＣ回路２５０の出力部に接続され、他端が接地されている。

低速閾値検出回路２５３は、たとえば、抵抗１０２１およびコンデンサ１０２２を含む積分回路（ＲＣ回路）によって実現することができる。抵抗１０２１は、一端がアナログスイッチ２５１に接続され、他端がコンデンサ１０２２およびＡＴＣ回路２５０の出力部に接続されている。コンデンサ１０２２は、一端が抵抗１０２１およびＡＴＣ回路２５０の出力部に接続され、他端が接地されている。

高速閾値検出回路２５２の時定数は、抵抗１０１１の抵抗値およびコンデンサ１０１２の容量値によって設定することができる。低速閾値検出回路２５３の時定数は、抵抗１０２１の抵抗値およびコンデンサ１０２２の容量値によって設定することができる。たとえば、抵抗１０１１の抵抗値を抵抗１０２１の抵抗値よりも小さくすることで、高速閾値検出回路２５２の時定数を低速閾値検出回路２５３の時定数より小さくすることができる。

このように、ＡＴＣ回路２５０（閾値検出回路１２０）は、バースト信号のレベルを、切り替え可能な時定数によって積分する積分回路（アナログスイッチ２５１、抵抗１０１１，１０２１およびコンデンサ１０１２，１０２２）によって実現することができる。

図１１は、ＡＴＣ回路の変形例を示す図である。図１１において、図１０に示した部分と同様の部分については同一の符号を付して説明を省略する。図１１に示すように、ＡＴＣ回路２５０は、アナログスイッチ２５１と、抵抗１０１１，１０２１と、コンデンサ１０１２と、によって実現してもよい。

抵抗１０１１は、一端がアナログスイッチ２５１に接続され、他端がコンデンサ１０１２およびＡＴＣ回路２５０の出力部に接続されている。抵抗１０２１は、一端がアナログスイッチ２５１に接続され、他端がコンデンサ１０１２およびＡＴＣ回路２５０の出力部に接続されている。コンデンサ１０１２は、一端が抵抗１０１１，１０２１およびＡＴＣ回路２５０の出力部に接続され、他端が接地されている。

たとえば、抵抗１０１１の抵抗値を抵抗１０２１の抵抗値よりも小さくする。この場合は、アナログスイッチ２５１の経路を抵抗１０１１に接続した場合は、アナログスイッチ２５１の経路を抵抗１０２１に接続した場合よりも、ＡＴＣ回路２５０の時定数が小さくなる。これにより、図１０に示したＡＴＣ回路２５０と同様に、アナログスイッチ２５１の切り替えにより、ＡＴＣ回路２５０の時定数を切り替えることができる。また、図１０に示したコンデンサ１０２２を省いた構成にすることができる。

このように、ＡＴＣ回路２５０（閾値検出回路１２０）は、バースト信号のレベルを、切り替え可能な時定数によって積分する積分回路（アナログスイッチ２５１、抵抗１０１１，１０２１およびコンデンサ１０１２）によって実現することができる。

（遅延量制御回路の構成例）
図１２は、遅延量制御回路の構成例を示す図である。遅延量制御回路２４２は、たとえば、図１２に示すように、電流源１２１０と、バッファ１２２０と、積分回路１２３０と、シュミットトリガバッファ１２４０と、を備えている。電流源１２１０は、入力レベル検出回路２４１から出力されたレベル検出信号に応じた制御電流を積分回路１２３０へ出力する。バッファ１２２０には、信号検出回路２３１から出力された入力検出信号が入力される。バッファ１２２０は、入力された入力検出信号を一定の時間遅延させて積分回路１２３０へ出力する。

積分回路１２３０は、バッファ１２２０から出力された入力検出信号を、電流源１２１０から出力された制御電流に応じた時間だけ遅延させてシュミットトリガバッファ１２４０へ出力する。積分回路１２３０は、抵抗１２３１とコンデンサ１２３２とを含むＲＣ回路によって実現されている。抵抗１２３１は、一端がバッファ１２２０に接続され、他端がコンデンサ１２３２、電流源１２１０およびシュミットトリガバッファ１２４０に接続されている。コンデンサ１２３２は、一端が抵抗１２３１、電流源１２１０およびシュミットトリガバッファ１２４０に接続され、他端が接地されている。

シュミットトリガバッファ１２４０は、積分回路１２３０から出力された信号を整形し、整形した信号を切替信号としてＡＴＣ回路２５０へ出力する。具体的には、シュミットトリガバッファ１２４０は、信号に対する閾値を第１閾値および第２閾値（第１閾値＞第２閾値）を有し、信号レベルが第１閾値を超えると出力信号を立ち上げ、信号レベルが第２閾値を下回ると出力信号を立ち下げる。

このように、遅延量制御回路２４２（切替回路１５０）は、入力検出信号を、入力レベル検出回路２４１（レベル検出回路１４０）によって検出されたレベルに応じて切り替え可能な時定数によって積分する積分回路１２３０によって実現することができる。具体的には、遅延量制御回路２４２は、電流源１２１０と積分回路１２３０とによって実現することができる。電流源１２１０は、入力レベル検出回路２４１によって検出されたレベルに応じた制御電流を出力する。積分回路１２３０は、電流源１２１０によって出力された制御に応じて変化する時定数によって入力検出信号を積分する。

図１３は、遅延量制御回路における各信号の一例を示す図である。図１３において、横軸は時間を示している。縦方向は各信号のレベルを示している。バースト信号１３１０は、ＴＩＡ２２０から出力されたバースト信号を示している。図１３では図１２に示した遅延量制御回路２４２における各信号について説明する。

入力検出信号１３２０は、信号検出回路２３１から出力された入力検出信号を示している。入力検出信号１３２０は、Ｌｏｗのときはバースト信号の入力を検出していないことを示し、Ｈｉｇｈのときはバースト信号の入力を検出していることを示している。

積分回路出力１３３１は、バースト信号１３１０のレベルが比較的小さい場合（小信号）に積分回路１２３０から出力される信号を示している。切替信号１３３２は、バースト信号１３１０のレベルが比較的小さい場合（小信号）にシュミットトリガバッファ１２４０から出力される切替信号を示している。積分回路出力１３３１および切替信号１３３２に示すように、シュミットトリガバッファ１２４０は、積分回路出力１３３１が閾値ＴＨを超えると切替信号１３３２をＬｏｗからＨｉｇｈに切り替える。

積分回路出力１３４１は、バースト信号１３１０のレベルが比較的大きい場合（大信号）に積分回路１２３０から出力される信号を示している。切替信号１３４２は、バースト信号１３１０のレベルが比較的大きい場合（大信号）にシュミットトリガバッファ１２４０から出力される切替信号を示している。積分回路出力１３４１および切替信号１３４２に示すように、シュミットトリガバッファ１２４０は、積分回路出力１３４１が閾値ＴＨを超えると切替信号１３４２をＬｏｗからＨｉｇｈに切り替える。

入力検出信号１３２０の立ち上がり（ＬｏｗからＨｉｇｈへの切り替わり）に対する切替信号１３３２の立ち上がりの遅延時間を遅延時間Ｔ１とする。入力検出信号１３２０の立ち上がりに対する切替信号１３４２の立ち上がりの遅延時間を遅延時間Ｔ２とする。バースト信号１３１０のレベルが比較的大きい場合は、バースト信号１３１０のレベルが比較的小さい場合よりも電流源１２１０からの制御電流が大きくなるため、積分回路出力１３４１は、積分回路出力１３３１よりも立ち上がりが遅くなる。

このため、切替信号１３４２の遅延時間Ｔ２は、切替信号１３３２の遅延時間Ｔ１よりも長くなる。したがって、バースト信号１３１０のレベルが比較的大きい場合は、バースト信号１３１０のレベルが比較的小さい場合よりも、入力検出信号１３２０が出力されてからＡＴＣ回路２５０へ切替信号を出力するまでの遅延時間を長くすることができる。

なお、積分回路出力１３３１および切替信号１３３２に示すように、シュミットトリガバッファ１２４０は、積分回路出力１３３１が閾値ＴＨより低い閾値を下回ると切替信号１３３２をＨｉｇｈからＬｏｗに切り替える。積分回路出力１３４１および切替信号１３４２に示すように、シュミットトリガバッファ１２４０は、積分回路出力１３４１が閾値ＴＨより低い閾値を下回ると切替信号１３４２をＨｉｇｈからＬｏｗに切り替える。

図１４は、遅延量制御回路の他の構成例を示す図である。遅延量制御回路２４２は、たとえば、図１４に示すように、ＭＰＵ１４１０と、バッファ１４２０と、積分回路１４３０と、を備えている。ＭＰＵ１４１０（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）は、入力レベル検出回路２４１から出力されたレベル検出信号に応じて積分回路１４３０の時定数を制御する。

具体的には、ＭＰＵ１４１０は、デジタル変換器１４１１と、メモリ１４１２と、制御部１４１３と、を備えている。デジタル変換器１４１１（Ａ／Ｄ：Ａｎａｌｏｇ／Ｄｉｇｉｔａｌ）は、入力レベル検出回路２４１から出力されたレベル検出信号をデジタル信号に変換する。デジタル変換器１４１１は、デジタル信号に変換したレベル検出信号を制御部１４１３へ出力する。

メモリ１４１２は、レベル検出信号が示すレベルと、積分回路１４３０の可変抵抗１４３１の抵抗値と、の対応情報が記憶されている。対応情報は、たとえば、レベル検出信号が示すレベルと、可変抵抗１４３１の抵抗値と、を対応付けるテーブルである。または、対応情報は、レベル検出信号が示すレベルに基づいて、可変抵抗１４３１の抵抗値を算出する数式などでもよい。

制御部１４１３は、メモリ１４１２に記憶された対応情報に基づいて、デジタル変換器１４１１から出力されたレベル検出信号が示すレベルに対応する抵抗値を取得し、可変抵抗１４３１を、取得した抵抗値となるように制御する。バッファ１４２０には、信号検出回路２３１から出力された入力検出信号が入力される。バッファ１４２０は、入力された入力検出信号を一定の時間遅延させて積分回路１４３０へ出力する。

積分回路１４３０は、バッファ１４２０から出力された入力検出信号を遅延させて遅延量制御回路２４２の後段へ出力する。積分回路１４３０における入力検出信号の遅延時間は、ＭＰＵ１４１０によって制御される。具体的には、積分回路１４３０は、可変抵抗１４３１とコンデンサ１４３２とを含むＲＣ回路によって実現されている。

可変抵抗１４３１は、一端がバッファ１４２０に接続され、他端がコンデンサ１４３２および遅延量制御回路２４２の出力部に接続されている。また、可変抵抗１４３１の抵抗値は、ＭＰＵ１４１０によって制御されるデジタル可変抵抗である。コンデンサ１４３２は、一端が可変抵抗１４３１および遅延量制御回路２４２の出力部に接続され、他端が接地されている。積分回路１４３０の出力部から出力された信号は、切替信号としてＡＴＣ回路２５０へ出力される。

メモリ１４１２の対応情報においては、たとえば、高いレベルほど、大きな抵抗値が対応付けられている。これにより、バースト信号のレベルが高いほど、積分回路１４３０の時定数が大きくなる。このため、バースト信号のレベルが比較的大きい場合は、バースト信号のレベルが比較的小さい場合よりも、入力検出信号が出力されてからＡＴＣ回路２５０へ切替信号を出力するまでの遅延時間を長くすることができる。

このように、遅延量制御回路２４２（切替回路１５０）は、入力検出信号を、入力レベル検出回路２４１（レベル検出回路１４０）によって検出されたレベルに応じて切り替え可能な時定数によって積分する積分回路によって実現することができる。

（デューティ比の改善効果）
図１５は、デューティ比の改善効果の一例を示す図である。図１５において、横軸は時間を示している。縦方向は各信号のレベルを示している。バースト信号１５１０は、ＴＩＡ２２０から出力されるバースト信号を示している。図１５においては、バースト信号１５１０のレベルが比較的大きい場合について説明する。振幅Ａは、バースト信号１５１０の振幅を示している。図１５に示す例では、バースト信号１５１０の振幅Ａは１００［ｍＶ］であるとする。閾値Ｂは、ＡＴＣ回路２５０からアンプ２３２へ出力される閾値である。閾値１５１２〜１５１４は、それぞれ５０，４０，１０［ｍＶ］の閾値Ｂである。

切替信号１５２１〜１５２３は、遅延量制御回路２４２から出力される切替信号である。遅延時間τ１〜τ３は、それぞれ切替信号１５２１〜１５２３の出力（立ち上がり）の遅延時間である。遅延時間τ１は、遅延時間τ１〜τ３の中で最も短い遅延時間である。遅延時間τ３は、遅延時間τ１〜τ３の中で最も長い遅延時間である。

閾値１５３１〜１５３３は、ＡＴＣ回路２５０から出力される閾値であって、それぞれ切替信号１５２１〜１５２３に対応する。ＡＴＣ回路２５０へ切替信号１５２１が入力される場合は、ＡＴＣ回路２５０が検出する閾値が１０［ｍＶ］のときにタイミング制御回路２４０の時定数が高速から低速に切り替わるため、ＡＴＣ回路２５０が検出する閾値は閾値１５３１のようになる。

ＡＴＣ回路２５０へ切替信号１５２２が入力される場合は、ＡＴＣ回路２５０が検出する閾値が４０［ｍＶ］のときにタイミング制御回路２４０の時定数が高速から低速に切り替わるため、ＡＴＣ回路２５０が検出する閾値は閾値１５３２のようになる。ＡＴＣ回路２５０へ切替信号１５２３が入力される場合は、ＡＴＣ回路２５０が検出する閾値が５０［ｍＶ］のときにタイミング制御回路２４０の時定数が高速から低速に切り替わるため、ＡＴＣ回路２５０が検出する閾値は閾値１５３３のようになる。

アンプ２３２からＣＤＲ回路２６０へ出力される信号（正転信号Ｑｏｕｔ）のデューティ比の変動量は、たとえば５０−（（Ｂ／Ａ）＊１００）によって示すことができる。したがって、仮に、閾値１５３１のように、閾値Ｂが１０［ｍＶ］の状態でＡＴＣ回路２５０の時定数が高速から低速に切り替わると、デューティ比の変動は５０−（（１０／１００）＊１００）＝４０％となる。

これに対して、閾値１５３２のように、閾値Ｂが４０［ｍＶ］の状態でＡＴＣ回路２５０の時定数が高速から低速に切り替わると、アンプ２３２から出力される信号のデューティ比の変動は、５０−（（４０／１００）＊１００）＝１０％となる。また、閾値１５３３のように、閾値Ｂが５０［ｍＶ］の状態でＡＴＣ回路２５０の時定数が高速から低速に切り替わると、アンプ２３２から出力される信号のデューティ比の変動は５０−（（５０／１００）＊１００）＝０％となる。

光受信装置２００によれば、バースト信号１５１０のレベルが比較的大きい場合に、遅延量制御回路２４２から出力される切替信号の遅延時間を比較的長くすることができる（たとえば遅延時間τ２や遅延時間τ３）。このため、アンプ２３２から出力される信号のデューティ比の変動を抑えることができる（たとえば１０％や０％）。

このように、実施の形態２にかかる光受信装置２００によれば、実施の形態１にかかる検出装置１００を適用することで、閾値の変動を抑えることができる。これにより、バースト信号と閾値との比較（たとえば差動増幅）により得られる信号のデューティ比の変動を抑えることができる。このため、受信した光バースト信号が示すデータを精度よく判定し、受信品質を向上させることができる。

（実施の形態３）
図１６は、実施の形態３にかかる光受信装置の構成例を示す図である。図１６において、図２に示した部分と同様の部分については同一の符号を付して説明を省略する。図１６に示すように、実施の形態３にかかる光受信装置２００のタイミング制御回路２４０は、図２に示した構成に加えて切替制御回路１６０１を備えている。

遅延量制御回路２４２は、切替信号を切替制御回路１６０１へ出力する。切替制御回路１６０１には、外部リセット信号と、遅延量制御回路２４２からの切替信号と、が入力される。外部リセット信号は、たとえば光受信装置２００をＰＯＮのＯＬＴ側に適用した場合に、光受信装置２００へ光バースト信号が入力される直前に光受信装置２００へ入力される。すなわち、外部リセット信号は、光バースト信号が入力されるごとに、光バースト信号の入力前に外部（上位装置）から入力される所定信号である。

切替制御回路１６０１は、ＡＴＣ回路２５０の時定数の切り替えを制御する。具体的には、切替制御回路１６０１は、遅延量制御回路２４２から出力された切替信号をＡＴＣ回路２５０へ出力することで、ＡＴＣ回路２５０の時定数を高速から低速へ切り替える。そして、切替制御回路１６０１は、外部リセット信号が入力されると、ＡＴＣ回路２５０へ切替信号を出力することで、ＡＴＣ回路２５０の時定数を低速から高速へ切り替える。

なお、アンプ２３２およびＣＤＲ回路２６０を光受信装置２００の外部に設け、光受信装置２００を閾値の検出装置として構成してもよい。

図１７は、光受信装置の動作の一例を示すフローチャートである。図１６に示した光受信装置２００は、時定数の切替動作として、たとえば図１７に示す各ステップのように動作する。まず、切替制御回路１６０１に対して外部リセット信号が入力されると（ステップＳ１７０１）、切替制御回路１６０１が、アナログスイッチ２５１へ切替信号を出力することにより、ＡＴＣ回路２５０における閾値の検出の時定数を高速な時定数に設定する（ステップＳ１７０２）。図１７に示すステップＳ１７０２〜Ｓ１７０８は、図４−２に示したステップＳ４２１〜Ｓ４２７と同様である。たとえば、光受信装置２００は、図１７に示す各ステップを繰り返す。

このように、バースト信号が入力される前の外部リセット信号の入力を契機として、ＡＴＣ回路２５０の時定数を高速な時定数に切り替える。これにより、バースト信号が入力される前はＡＴＣ回路２５０の時定数を高速な時定数にしておき、バースト信号の立ち上がり部分の閾値を高速な時定数で検出することができる。これにより、バースト信号の立ち上がり部分の閾値を精度よく検出することができる。

図１８は、タイミング制御回路の構成例を示す図である。図１８に示すように、図１６に示したタイミング制御回路２４０の切替制御回路１６０１は、フリップフロップ回路１８０１，１８０２を備えている。フリップフロップ回路１８０１，１８０２のそれぞれは、Ｃ（ＣＬＯＣＫ）端子の立ち上がりエッジでＤ入力の値がＱ出力として保持されるＤ型のフリップフロップ回路である。

フリップフロップ回路１８０１のＣ（ＣＬＯＣＫ）端子には、信号検出回路２３１から出力された入力検出信号が入力される。フリップフロップ回路１８０１のＤ入力にはＨｉｇｈ（Ｈ）が印加される。フリップフロップ回路１８０１のＣＬＲ端子には遅延量制御回路２４２からの切替信号が入力される。フリップフロップ回路１８０１のＸＱ出力（反転出力）は、遅延した入力検出信号として遅延量制御回路２４２へ出力される。

フリップフロップ回路１８０２のＣ（ＣＬＯＣＫ）端子には、外部リセット信号が入力される。フリップフロップ回路１８０２のＤ入力にはＬｏｗ（Ｌ）が印加される。フリップフロップ回路１８０２のＣＬＲ端子には遅延量制御回路２４２からの切替信号が入力される。フリップフロップ回路１８０２のＸＱ出力（反転出力）は切替信号としてＡＴＣ回路２５０へ出力される。

図１９は、遅延量制御回路における各信号の一例を示す図である。図１９において、横軸は時間を示している。縦方向は各信号のレベルを示している。図１９では図１８に示したタイミング制御回路２４０における各信号について説明する。バースト信号１９１１，１９１２は、ＴＩＡ２２０から出力されたバースト信号を示している。バースト信号１９１２は、バースト信号１９１１の後に出力されるバースト信号である。

外部リセット信号１９２０は、光受信装置２００の外部から、フリップフロップ回路１８０２のＣ（ＣＬＯＣＫ）端子へ入力される外部リセット信号である。外部リセット信号１９２０は、バースト信号１９１１が入力される前の時点ｔ１１と、バースト信号１９１２が入力される前の時点ｔ１２と、に入力される（立ち上がる）。

入力検出信号１９３１は、信号検出回路２３１から出力され、フリップフロップ回路１８０１のＣ（ＣＬＯＣＫ）端子へ入力される入力検出信号である。入力検出信号１９３１は、バースト信号１９１１，１９１２の立ち上がりに対して一定時間遅延して立ち上がる。また、入力検出信号１９３１は、バースト信号１９１１，１９１２の立ち下がりに対して一定時間遅延して立ち下がる。

遅延量制御回路出力１９３２は、遅延量制御回路２４２からフリップフロップ回路１８０１，１８０２のＣＬＲ端子へ入力される切替信号である。遅延量制御回路出力１９３２は、バースト信号１９１１，１９１２の立ち上がりに対して、入力レベル検出回路２４１から出力されるレベル検出信号に応じた時間だけ遅延して立ち下がる。

切替信号１９４０は、フリップフロップ回路１８０２のＸＱ出力（反転出力）からＡＴＣ回路２５０へ出力される切替信号である。切替信号１９４０は、外部リセット信号１９２０が立ち上がると立ち下がる。これにより、切替信号１９４０は、バースト信号１９１１，１９１２の立ち上がりの前に立ち下がる。また、切替信号１９４０は、遅延量制御回路出力１９３２が立ち下がると立ち上がる。これにより、切替信号１９４０は、バースト信号１９１１，１９１２の立ち上がりに対して、入力レベル検出回路２４１から出力されるレベル検出信号に応じた時間だけ遅延して立ち上がる。

したがって、ＡＴＣ回路２５０の時定数を、バースト信号１９１１，１９１２の立ち上がりの前に高速に切り替えることができる。また、ＡＴＣ回路２５０の時定数を、バースト信号１９１１，１９１２の立ち上がり対して、入力レベル検出回路２４１から出力されるレベル検出信号に応じた時間だけ遅延してから低速に切り替えることができる。これにより、バースト信号１９１１，１９１２の立ち上がり部分の閾値を高速な時定数で検出し、バースト信号１９１１，１９１２の立ち上がりの後の部分の閾値を低速な時定数で検出することができる。

このように、実施の形態３にかかる光受信装置２００においては、光バースト信号が入力されるごとに、光バースト信号の入力前に入力される所定信号（リセット信号）を取得する。そして、リセット信号を取得した場合にＡＴＣ回路２５０の時定数を高速の時定数（第１時定数）にしておくことで、入力されたバースト信号の立ち上がり部分の閾値を高速な時定数で検出することができる。このため、バースト信号の立ち上がり部分の閾値を精度よく検出することができる。

（実施の形態４）
図２０は、実施の形態４にかかる光受信装置の構成例を示す図である。図２０において、図２に示した部分と同様の部分については同一の符号を付して説明を省略する。図２０に示すように、実施の形態４にかかる光受信装置２００のタイミング制御回路２４０は、図２に示した構成に加えて入力判定回路２００１を備えている。

入力レベル検出回路２４１は、検出したレベルを示すレベル検出信号を遅延量制御回路２４２および入力判定回路２００１へ出力する。入力判定回路２００１は、入力レベル検出回路２４１から出力されたレベル検出信号に基づいてバースト信号の入力の有無を検出する。具体的には、入力判定回路２００１は、レベル検出信号が示すレベルが閾値を超えた場合に光バースト信号が入力されたと判定する。信号検出回路２３１は、光バースト信号の入力を検出すると、遅延量制御回路２４２へ入力検出信号を出力する。

この場合は、ポストアンプ２３０の信号検出回路２３１を省いた構成にしてもよい。このように、バースト信号の入力を検出する構成は、ポストアンプ２３０の信号検出回路２３１を用いる構成に限らず、ポストアンプ２３０の外部の回路を用いてもよい。なお、ポストアンプ２３０およびＣＤＲ回路２６０を光受信装置２００の外部に設け、光受信装置２００を閾値の検出装置として構成してもよい。

このように、実施の形態４にかかる光受信装置２００によれば、実施の形態２にかかる光受信装置２００と同様の効果を得ることができるとともに、ポストアンプ２３０の外部の入力判定回路２００１によってバースト信号の入力を検出することができる。このため、たとえば、バースト信号のレベルを検出する構成をポストアンプ２３０から省くことができるため、回路規模の縮小が可能になる。

以上説明したように、検出装置、光受信装置、検出方法および光受信方法によれば、受信品質を向上させることができる。

上述した実施の形態に関し、さらに以下の付記を開示する。

（付記１）入力された光バースト信号のレベルの閾値を、切り替え可能な時定数で検出する閾値検出回路と、
前記光バースト信号の入力を検出する入力検出回路と、
前記光バースト信号のレベルを検出するレベル検出回路と、
前記入力検出回路によって前記入力が検出されてから、前記レベル検出回路によって検出されたレベルに応じた時間が経過したときに前記時定数を切り替える切替回路と、
前記閾値検出回路によって検出された閾値を出力する出力回路と、
を備えることを特徴とする検出装置。

（付記２）前記切替回路は、前記時定数を切り替える前においては前記時定数を第１時定数にし、前記時定数を切り替えるときに、前記時定数を前記第１時定数より大きい第２時定数に切り替えることを特徴とする付記１に記載の検出装置。

（付記３）前記閾値検出回路は、前記光バースト信号のレベルの平均値を前記閾値として検出することを特徴とする付記１または２に記載の検出装置。

（付記４）入力された光バースト信号を光電変換する光電変換器を備え、
前記閾値検出回路は、前記光電変換器によって電気信号に変換されたバースト信号の閾値を検出し、
前記入力検出回路は、前記バースト信号の入力を検出し、
前記レベル検出回路は、前記バースト信号のレベルを検出することを特徴とする付記１〜３のいずれか一つに記載の検出装置。

（付記５）前記切替回路は、前記レベルが高いほど前記時間を長くすることを特徴とする付記１〜４のいずれか一つに記載の検出装置。

（付記６）前記レベル検出回路は、前記光バースト信号のピークレベルを検出することを特徴とする付記１〜５のいずれか一つに記載の検出装置。

（付記７）前記レベル検出回路は、前記光バースト信号のボトムレベルを検出することを特徴とする付記１〜５のいずれか一つに記載の検出装置。

（付記８）前記レベル検出回路は、前記光バースト信号のレベルの平均値を検出することを特徴とする付記１〜５のいずれか一つに記載の検出装置。

（付記９）前記閾値検出回路は、前記光バースト信号のレベルの平均値を、切り替え可能な時定数によって積分する積分回路によって実現されることを特徴とする付記１〜６のいずれか一つに記載の検出装置。

（付記１０）前記入力検出回路は、前記入力が検出されると立ち上がる入力検出信号を出力し、
前記切替回路は、前記入力検出回路によって出力される入力検出信号を、前記レベル検出回路によって検出されたレベルに応じて切り替え可能な時定数によって積分する積分回路によって実現されることを特徴とする付記１〜９のいずれか一つに記載の検出装置。

（付記１１）前記切替回路は、前記光バースト信号が入力されるごとに、前記光バースト信号の入力前に入力される所定信号を取得し、前記所定信号を取得した場合に前記時定数を前記第１時定数に切り替えることを特徴とする付記２に記載の検出装置。

（付記１２）入力された光バースト信号のレベルの閾値を、切り替え可能な時定数で検出する閾値検出回路と、
前記光バースト信号の入力を検出する入力検出回路と、
前記光バースト信号のレベルを検出するレベル検出回路と、
前記入力検出回路によって前記入力が検出されてから、前記レベル検出回路によって検出されたレベルに応じた時間が経過したときに前記時定数を切り替える切替回路と、
前記閾値検出回路によって検出された閾値に基づいて前記光バースト信号が示すデータを判定する判定回路と、
前記判定回路によって判定されたデータを出力する出力回路と、
を備えることを特徴とする光受信装置。

（付記１３）入力された光バースト信号のレベルの閾値を、切り替え可能な時定数で検出し、
前記光バースト信号の入力を検出し、
前記光バースト信号のレベルを検出し、
前記入力を検出してから、検出した前記レベルに応じた時間が経過したときに前記時定数を切り替え、
検出した前記閾値を出力する、
ことを特徴とする検出方法。

（付記１４）入力された光バースト信号のレベルの閾値を、切り替え可能な時定数で検出し、
前記光バースト信号の入力を検出し、
前記光バースト信号のレベルを検出し、
前記入力を検出してから、検出した前記レベルに応じた時間が経過したときに前記時定数を切り替え、
検出した前記閾値に基づいて前記光バースト信号が示すデータを判定し、
判定した前記データを出力する、
ことを特徴とする光受信方法。

１００ 検出装置
１１０ 光電変換器
１２０ 閾値検出回路
１３０ 入力検出回路
１４０ レベル検出回路
１５０ 切替回路
１６０ 出力回路
２００ 光受信装置
２１０ ＰＤ
２２０ ＴＩＡ
２３０ ポストアンプ
２３１ 信号検出回路
２３２ アンプ
２４０ タイミング制御回路
２４１ 入力レベル検出回路
２４２ 遅延量制御回路
２５０ ＡＴＣ回路
２５１ アナログスイッチ
２５２ 高速閾値検出回路
２５３ 低速閾値検出回路
２６０ ＣＤＲ回路
３０１，３０２，６０１ 関係
５１１，５２１，１３１０，１５１０，１９１１，１９１２ バースト信号
５１２，５２２ 検出レベル
５１３ 入力信号検出閾値
５１４，５２４，１３２０，１９３１ 入力検出信号
５３０，１３３２，１３４２，１５２１〜１５２３，１９４０ 切替信号
７０１ ピーク検出回路
８０１ ボトム検出回路
９０１ 平均値検出回路
１０１１，１０２１，１２３１ 抵抗
１０１２，１０２２，１２３２，１４３２ コンデンサ
１２１０ 電流源
１２２０，１４２０ バッファ
１２３０，１４３０ 積分回路
１２４０ シュミットトリガバッファ
１３３１，１３４１ 積分回路出力
１４１０ ＭＰＵ
１４１１ デジタル変換器
１４１２ メモリ
１４１３ 制御部
１４３１ 可変抵抗
１５１２〜１５１４，１５３１〜１５３３ 閾値
１６０１ 切替制御回路
１８０１，１８０２ フリップフロップ回路
１９２０ 外部リセット信号
１９３２ 遅延量制御回路出力
２００１ 入力判定回路
Ｔ１，Ｔ２，Ｔ１１，Ｔ２１，τ１〜τ３ 遅延時間

Claims (5)

1. 入力された光バースト信号のレベルの閾値として、前記光バースト信号のレベルの平均値を、切り替え可能な時定数で検出する閾値検出回路と、
   前記光バースト信号の入力を検出する入力検出回路と、
   前記光バースト信号のレベルを検出するレベル検出回路と、
   前記入力検出回路によって前記入力が検出されてから、前記レベル検出回路によって検出されたレベルに応じた時間が経過したときに前記時定数を切り替え、前記時定数を切り替える前においては前記時定数を第１時定数にし、前記時定数を切り替えるときに、前記時定数を前記第１時定数より大きい第２時定数に切り替え、前記レベル検出回路によって検出されたレベルが高いほど前記時間を長くする切替回路と、
   前記閾値検出回路によって検出された閾値を出力する出力回路と、
   を備えることを特徴とする検出装置。
2. 前記切替回路は、前記光バースト信号が入力されるごとに、前記光バースト信号の入力前に入力される所定信号を取得し、前記所定信号を取得した場合に前記時定数を前記第１時定数に切り替えることを特徴とする請求項１に記載の検出装置。
3. 入力された光バースト信号のレベルの閾値として、前記光バースト信号のレベルの平均値を、切り替え可能な時定数で検出する閾値検出回路と、
   前記光バースト信号の入力を検出する入力検出回路と、
   前記光バースト信号のレベルを検出するレベル検出回路と、
   前記入力検出回路によって前記入力が検出されてから、前記レベル検出回路によって検出されたレベルに応じた時間が経過したときに前記時定数を切り替え、前記時定数を切り替える前においては前記時定数を第１時定数にし、前記時定数を切り替えるときに、前記時定数を前記第１時定数より大きい第２時定数に切り替え、前記レベル検出回路によって検出されたレベルが高いほど前記時間を長くする切替回路と、
   前記閾値検出回路によって検出された閾値に基づいて前記光バースト信号が示すデータを判定する判定回路と、
   前記判定回路によって判定されたデータを出力する出力回路と、
   を備えることを特徴とする光受信装置。
4. 入力された光バースト信号のレベルの閾値として、前記光バースト信号のレベルの平均値を、切り替え可能な時定数で検出し、
   前記光バースト信号の入力を検出し、
   前記光バースト信号のレベルを検出し、
   前記入力を検出してから、検出した前記レベルに応じた時間が経過したときに前記時定数を切り替え、前記時定数を切り替える前においては前記時定数を第１時定数にし、前記時定数を切り替えるときに、前記時定数を前記第１時定数より大きい第２時定数に切り替え、検出した前記レベルが高いほど前記時間を長くし、
   検出した前記閾値を出力する、
   ことを特徴とする検出方法。
5. 入力された光バースト信号のレベルの閾値として、前記光バースト信号のレベルの平均値を、切り替え可能な時定数で検出し、
   前記光バースト信号の入力を検出し、
   前記光バースト信号のレベルを検出し、
   前記入力を検出してから、検出した前記レベルに応じた時間が経過したときに前記時定数を切り替え、前記時定数を切り替える前においては前記時定数を第１時定数にし、前記時定数を切り替えるときに、前記時定数を前記第１時定数より大きい第２時定数に切り替え、検出した前記レベルが高いほど前記時間を長くし、
   検出した前記閾値に基づいて前記光バースト信号が示すデータを判定し、
   判定した前記データを出力する、
   ことを特徴とする光受信方法。

Images