JP2008244466A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2008244466A
JP2008244466A JP2008045937A JP2008045937A JP2008244466A JP 2008244466 A JP2008244466 A JP 2008244466A JP 2008045937 A JP2008045937 A JP 2008045937A JP 2008045937 A JP2008045937 A JP 2008045937A JP 2008244466 A JP2008244466 A JP 2008244466A
Authority
JP
Japan
Prior art keywords
layer
groove forming
region
semiconductor device
emitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008045937A
Other languages
English (en)
Inventor
Masaaki Noda
正明 野田
Keijo Okamoto
景城 岡本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2008045937A priority Critical patent/JP2008244466A/ja
Publication of JP2008244466A publication Critical patent/JP2008244466A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7394—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET on an insulating layer or substrate, e.g. thin film device or device isolated from the bulk substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

【課題】高破壊耐量を有するＩＧＢＴを備えた半導体装置を提供する。
【解決手段】Ｎ型不純物領域からなるベース層５を備える。ベース層５内には、トレンチ２１が設けられる。トレンチ２１内には、ゲート絶縁膜１０およびゲート電極９が形成されている。Ｐ型不純物領域からなるボディ層３は、ベース層５に隣接するとともに、トレンチ２１に接する状態で形成されている。ボディ層３の主表面には、Ｎ型不純物領域からなるエミッタ層４が設けられている。また、ボディ層３の主表面には、Ｐ型不純物領域からなるコンタクト層１が、トレンチ２１から離間した状態で設けられている。エミッタ層４とコンタクト層１とは、ボディ層３主表面において、異なる領域に露出している。コンタクト層１よりもベース層５側のボディ層３内に、Ｐ型不純物領域からなる埋め込み層２が、トレンチ２１から離間した状態で形成されている。
【選択図】図１

Description

本発明は半導体装置に関し、特に、絶縁ゲート型バイポーラトランジスタに関する。
従来、電力用の半導体装置として、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ：Insulated Gate Bipolar Transistor）が使用されている。このようなＩＧＢＴの構造として、基板表面にゲート電極が埋設されたトレンチを備えた構造が広く知られている（例えば、特許文献１等参照。）。
図１５は、基板表面にゲート電極が埋設されたトレンチを備えた従来のＩＧＢＴの構造を示す平面図である。また、図１６は、図１５のＡ−Ａ線における断面を示す断面図であり、図１７は、図１５のＢ−Ｂ線における断面を示す断面図である。なお、図１５〜図１７は概略図であり、各部の寸法比は現実の寸法比を示していない。
図１６および図１７に示すように、従来のＩＧＢＴは、低濃度のＮ型不純物領域からなるベース層１０５を備えている。当該ベース層１０５の下方には、高濃度のＮ型不純物領域からなるバッファ層１０６を介して、高濃度のＰ型不純物領域からなるコレクタ層１０７が設けられている。また、コレクタ層１０７には、コレクタ電極１１２が接続されている。
一方、ベース層１０５の上方には、Ｐ型不純物領域からなるボディ層１０３が設けられている。ボディ層１０３には、ボディ層１０３を貫通してベース層１０５に到達する複数のトレンチ１２１が、所定間隔Ｗで形成されている。トレンチ１２１の内部には、トレンチ１２１の内面に形成されたゲート絶縁膜１１０を介して、ポリシリコン等からなるゲート電極１０９が充填されている。なお、図１５に示すように、ゲート電極１０９（トレンチ１２１）は、図１６および図１７において、紙面に垂直な方向に連続して形成されている。
また、図１５および図１６に示すように、ボディ層１０３の表面部の一部には、高濃度のＮ型不純物領域からなるエミッタ層１０４が、トレンチ１２１と接触する状態で形成されている。図１５に示すように、エミッタ層１０４は、ゲート電極１０９と交差する状態で複数条設けられている。
また、図１５および図１７に示すように、ボディ層１０３の表面部の一部には、高濃度のＰ型不純物領域からなるコンタクト層１０１が、トレンチ１２１と接触する状態で形成されている。図１５に示すように、コンタクト層１０１は、ゲート電極１０９と交差する状態で複数条設けられている。また、エミッタ層１０４とコンタクト層１０１とは交互に配列されている。
図１８は、ＩＧＢＴのゲート電極１０９およびコンタクト層１０１のみの平面構造を示す平面図である。図１８に示すように、エミッタ層１０４が形成される領域には、コンタクト層１０１は形成されていない。
また、図１５〜図１７に示すＩＧＢＴは、エミッタ層１０４とコンタクト層１０１との上面に、エミッタ層１０４とコンタクト層１０１との双方に電気的に接続するエミッタ電極１１１が設けられている。なお、ゲート電極１０９とエミッタ電極１１１との間には酸化膜１０８が介在されており、ゲート電極１０９とエミッタ電極１１１とは、電気的に絶縁されている。
以上の構成を有するＩＧＢＴでは、トレンチ１２１に沿って形成された、Ｎ型のエミッタ層１０４、Ｐ型のボディ層１０３、およびＮ型のベース層１０５が、Ｎチャネル型のＭＯＳ型トランジスタを構成している（図１６参照。）。また、Ｐ型のコンタクト層１０１、Ｐ型のボディ層１０３、Ｎ型のベース層１０５、Ｎ型のバッファ層１０６、およびＰ型のコレクタ層１０７は、ＰＮＰ型のバイポーラトランジスタを構成している（図１７参照。）。ＩＧＢＴは、これらのＭＯＳ型トランジスタとＰＮＰ型トランジスタの複合動作により動作する。
例えば、エミッタ電極１１１に負電位を印加するとともに、コレクタ電極１１２に正電位を印加した状態で、ゲート電極１０９にエミッタ電極１１１よりも大きな正電位を印加する。この場合、Ｐ型のボディ層１０３のゲート絶縁膜１１０に接する面に反転層が形成される。これにより、ＭＯＳ型トランジスタがオン状態になり、ＭＯＳ型トランジスタに電子電流が流れる。図１９は、このような電子電流と、図１６に示した断面構造に対応する等価回路とを示す図である。
図１９に示すように、電子電流は、Ｐ型のコレクタ層１０７とＮ型のバッファ層１０６とにより構成されるＰＮ接合ダイオード、Ｎ型のベース層１０５、Ｐ型のボディ層１０３のゲート絶縁膜１１０に接する面に形成されるＮ型の反転層（ＭＯＳ型トランジスタのチャネル）、およびＮ型エミッタ層１０４を通じて、コレクタ電極１１２からエミッタ電極１１１へ流れる。
この電子電流は、上述したＰＮＰ型トランジスタのベース電流として機能する。すなわち、電子電流が流れると、ＰＮＰ型トランジスタがオン状態となり、ＰＮＰ型トランジスタに正孔電流が流れる。図２０は、このような正孔電流と、図１７に示した断面構造に対応する等価回路とを示す図である。
図２０に示すように、正孔電流は、Ｐ型のコレクタ層１０７、Ｎ型のバッファ層１０６、Ｎ型のベース層１０５、Ｐ型のボディ層１０３、およびＰ型のコンタクト層１０１を通じて、コレクタ電極１１２からエミッタ電極１１１へ流れる。
以上のように、ＩＧＢＴは、ＭＯＳ型トランジスタの電子電流が流れると、ＰＮＰ型トランジスタにベース電流が供給され、ＰＮＰ型トランジスタがオン状態になる。したがって、ＩＧＢＴは、ゲート電極１０９の電圧を制御してＭＯＳ型トランジスタのオン状態とオフ状態とを切替えることにより、ＰＮＰ型トランジスタのオン状態とオフ状態とが切替わる。
特開平１１−３４５９６９号公報
上記従来のＩＧＢＴでは、図２１に示すように、Ｐ型のコレクタ層１０７、Ｎ型のバッファ層１０６、Ｎ型のベース層１０５、Ｐ型のボディ層１０３、およびＮ型のエミッタ層１０４がＰＮＰＮ構造の寄生サイリスタを構成している。
上述のように、ＩＧＢＴでは、Ｎ型のエミッタ層１０４は、主表面にてエミッタ電極１１１に接続されている。また、Ｐ型のボディ層１０３も、コンタクト層１０１を介して主表面にてエミッタ電極１１１に接続されている。したがって、ＰＮＰ型トランジスタの正孔電流が小さい場合には、エミッタ層１０４とボディ層１０３とはほぼ同電位であり、エミッタ層１０４とボディ層１０３とにより構成されるＰＮ接合ダイオードはオン状態にならない。このため、寄生サイリスタもオン状態にはならない。
しかしながら、ＰＮＰ型トランジスタの正孔電流が大きくなると、Ｐ型のボディ層１０３は自身の抵抗成分により、主表面から深い位置ほど電位が上昇するようになる。そして、ボディ層１０３の電位が上昇して、エミッタ層１０４との間に０．７Ｖ程度の電位差が生じると、ボディ層１０３とエミッタ層１０４とにより構成されるＰＮ接合ダイオードがオン状態になる。これにより、寄生サイリスタがオン状態になる。
寄生サイリスタがオン状態になると、図２１に示すように、寄生サイリスタに正孔電流が流れ、当該正孔電流により、ボディ層１０３の電位はさらに上昇する。そして、最終的には、ＩＧＢＴが破壊してしまう。このため、ＩＧＢＴでは、寄生サイリスタがオン状態になる正孔電流の閾値を大きくすることが求められている。
加えて、従来のＩＧＢＴの構造では、ＩＧＢＴのコレクタ−エミッタ間の耐圧を評価するために、コレクタ電極１１２とエミッタ電極１１１とに電位を印加した場合、トレンチ１２１底部のコーナーに電界が集中する。図２２は、このような電界集中を模式的に示す図である。図２２では、Ｎ型のベース層１０５とＰ型のボディ層１０３との境界に形成される空乏層の端部を破線で示している。
コレクタ電極１１２とエミッタ電極１１１とに電位を印加した場合、空乏層は図２２に示すようにベース層１０５とボディ層１０３との境界からベース層１０５側とボディ層１０３側に広がる。そして、ベース層１０５側に広がる空乏層はトレンチ１２１の形状に沿って広がる。そのとき、ベース層１０５とボディ層１０３との間では、空乏層厚さが比較的薄いトレンチ１２１底部のコーナー（図中に点線で示す）に電界が集中するのである。
したがって、上記従来のＩＧＢＴでは、ＩＧＢＴのコレクタ−エミッタ間耐圧を評価する電位が印加されると、ゲート絶縁膜１１０の近傍で最初にブレークダウンが発生する。ブレークダウンが発生すると、ブレークダウンにより生成されたホットキャリアがゲート絶縁膜１１０に進入する。このため、従来のＩＧＢＴでは、出荷検査等でコレクタ−エミッタ間耐圧を評価する電位が印加されると、ゲート絶縁膜１１０中へのキャリアトラップに起因する、ゲート絶縁膜１１０の信頼性劣化やゲート絶縁膜１１０の破壊等の問題が発生しやすいという課題があった。
本発明は、上記従来の事情を鑑みて提案されたものであって、高破壊耐量を有するＩＧＢＴを備えた半導体装置を提供することを目的としている。
上述の課題を解決するため、本発明は以下の技術的手段を採用している。まず、本発明は、絶縁ゲート型バイポーラトランジスタを含む半導体装置を前提としている。そして、本発明に係る半導体装置は、第１導電型の不純物領域からなるベース層を備える。ベース層内には、溝形成領域（トレンチ）が設けられている。溝形成領域内には、ゲート絶縁膜およびゲート電極が形成されている。ベース層内には、第２導電型の不純物領域からなるボディ層が、溝形成領域に接する状態で形成されている。ボディ層の主表面には、第１導電型の不純物領域からなるエミッタ層が設けられている。また、ボディ層の主表面には、第２導電型の不純物領域からなるコンタクト層が、溝形成領域から離間した状態で設けられている。エミッタ層とコンタクト層とは、ボディ層の主表面において、異なる領域に露出している。そして、コンタクト層の下で、ボディ層に、第２導電型の不純物領域からなる埋め込み層が、溝形成領域から離間した状態で形成されている。当該埋め込み層の不純物濃度の最大値の位置は、コンタクト層の不純物濃度の最大値の位置よりも深い位置に形成されている。
本構成において、埋め込み層は、ベース層内に形成された溝形成領域の底部コーナーとベース層との間のブレークダウン電圧よりも、埋め込み層が形成されたボディ層とベース層とにより構成されるＰＮ接合部のブレークダウン電圧が低くなる状態で配置することができる。
また、上記主表面の平面構造は、例えば、以下の構成を採用することができる。複数の上記溝形成領域は、それぞれ離間して配置される。上記コンタクト層は、各溝形成領域の間に、溝形成領域と交わることなく配置される。上記埋め込み層は、各溝形成領域の間に、溝形成領域と交わることなく配置される。そして、複数の上記エミッタ層が、各溝形成領域、各コンタクト層および各埋め込み層と交わる方向に、それぞれが離間して配置される。
また、上記主表面の平面構造は、以下の構成を採用することもできる。複数の上記溝形成領域は、それぞれ離間して配置される。上記埋め込み層は、各溝形成領域の間に、溝形成領域と交わることなく配置される。複数の上記エミッタ層は、各溝形成領域および各埋め込み層と交わる方向に、それぞれが離間して配置される。そして、上記コンタクト層は、各溝形成領域の間と各エミッタ層の間とに配置される。
一方、本発明に係る他の絶縁ゲート型バイポーラトランジスタを含む半導体装置は、第１導電型の不純物領域からなるベース層を備える。ベース層内には、溝形成領域（トレンチ）が設けられている。溝形成領域内には、ゲート絶縁膜およびゲート電極が形成されている。ベース層内には、第２導電型の不純物領域からなるボディ層が、溝形成領域に接する状態で形成されている。ボディ層の主表面には、第１導電型の不純物領域からなるエミッタ層が設けられている。また、ボディ層の主表面には、第２導電型の不純物領域からなるコンタクト層が、エミッタ層よりも厚さが薄く、かつ前記エミッタ層の表面濃度よりも小さい表面濃度を有する状態で設けられている。エミッタ層とコンタクト層とは、ボディ層主表面において、異なる領域に露出している。そして、コンタクト層の下で、ボディ層に、第２導電型の不純物領域からなる埋め込み層が、溝形成領域から離間した状態で形成されている。当該埋め込み層の不純物濃度の最大値の位置は、コンタクト層の不純物濃度の最大値の位置よりも深い位置に形成されている。
本構成においても、埋め込み層は、ベース層内に形成された溝形成領域の底部コーナーとベース層との間のブレークダウン電圧よりも、埋め込み層が形成されたボディ層とベース層とにより構成されるＰＮ接合部のブレークダウン電圧が低くなる状態で配置することができる。
また、上記主表面の平面構造は、例えば、以下の構成を採用することができる。複数の上記溝形成領域は、それぞれ離間して配置される。上記埋め込み層は、各溝形成領域の間に、溝形成領域と交わることなく配置される。複数の上記エミッタ層は、各溝形成領域および各埋め込み層と交わる方向に、それぞれが離間して配置される。そして、上記コンタクト層は、各溝形成領域と各エミッタ層とにより囲まれた領域と、上記エミッタ層の一部または全部を含む領域とに配置される。
なお、以上の構成は、第２導電型の不純物領域からなるコレクタ層が、深さ方向においてボディ層の反対側に形成された構成を有する半導体装置に採用することができる。また、第２導電型の不純物領域からなるコレクタ層が、主表面の平面視においてボディ層と離間して形成された構成を有する半導体装置に採用することもできる。この場合、素子分離膜が、深さ方向においてボディ層の反対側で、ベース層に隣接して設けられる。
本発明によれば、絶縁ゲート型バイポーラトランジスタの閾値電圧に影響を与えることなく、ＩＧＢＴ動作時のボディ層の電位上昇を抑制することができる。このため、絶縁ゲート型バイポーラトランジスタの寄生サイリスタがオン状態になることを抑制でき、高破壊耐量の半導体装置を実現することができる。また、絶縁ゲート型バイポーラトランジスタのコレクタ−エミッタ間耐圧評価時に、最初にブレークダウンが発生する箇所を、ボディ層とベース層とにより構成されるＰＮ接合部にすることができるため、特性劣化や破壊の発生を抑制することができる。
以下、本発明の実施形態について図面を参照しながら詳細に説明する。以下の実施形態では、Ｎチャネル型のＭＯＳ型トランジスタとＰＮＰ型トランジスタとにより構成されるＩＧＢＴを含む半導体装置として、本発明を具体化している。なお、Ｐチャネル型のＭＯＳ型トランジスタとＮＰＮ型トランジスタとにより構成されるＩＧＢＴを含む半導体装置に対しても、不純物領域の導電型を逆とすることで、以下の説明が同様に適用できる。
（第１の実施形態）
図１は、本発明に係る第１の実施形態における半導体装置の構造を示す平面図である。また、図２は、図１のＡ−Ａ線における断面を示す断面図であり、図３は、図１のＢ−Ｂ線における断面を示す断面図である。なお、図１〜図３は概略図であり、各部の寸法比は現実の寸法比を示すものではない。また、図２および図３では、エミッタ電極とコレクタ電極とがそれぞれ異なる面に形成された縦型の半導体装置を例示している。
図２および図３に示すように、本実施形態の半導体装置は、Ｎ型不純物領域からなるベース層５備えている。当該ベース層５の下方には、高濃度のＮ型不純物領域からなるバッファ層６を介して、高濃度のＰ型不純物領域からなるコレクタ層７が設けられている。また、コレクタ層７には、コレクタ電極１２が接続されている。
一方、ベース層５には、複数のトレンチ２１（溝形成領域）が、所定間隔Ｗで形成されている。また、ベース層５の上部には、Ｐ型不純物領域からなるボディ層３がトレンチ２１と接する状態で設けられている。トレンチ２１の内部には、トレンチ２１の内面に形成された酸化膜等のゲート絶縁膜１０を介して、ポリシリコン等からなるゲート電極９が充填されている。なお、図１に示すように、ゲート電極９（トレンチ２１）は、図２および図３において、紙面に垂直な方向に連続して形成されている。
また、図１および図２に示すように、ボディ層３の表面部の一部には、高濃度のＮ型不純物領域からなるエミッタ層４が、トレンチ２１と接触する状態で形成されている。図１に示すように、エミッタ層４は、ゲート電極９と交差する状態で複数条設けられている。
また、図１および図３に示すように、ボディ層３の表面部の一部には、高濃度のＰ型不純物領域からなるコンタクト層１が、トレンチ２１と離間して形成されている。図１に示すように、コンタクト層１は、ゲート電極９と平行に複数条設けられている。また、コンタクト層１とゲート電極９とは、交互に配列されている。
また、図４は、ＩＧＢＴのゲート電極９およびコンタクト層１の平面構造を示す平面図である。図４に示すように、コンタクト層１はエミッタ層４が形成される領域にも形成されている。このため、本実施形態では、エミッタ層４とコンタクト層１とが重なる領域では、図２に示すように、エミッタ層４の直下にコンタクト層１が存在している。この場合、コンタクト層１がトレンチ２１と接する状態で形成されると、上述のＭＯＳ型トランジスタの反転層（チャネル）を構成する領域の不純物濃度が変化し、ＩＧＢＴの閾値電圧が変動してしまう。このため、本実施形態では、コンタクト層１をトレンチ２１から離間して設けている。
また、図１〜図３に示すＩＧＢＴは、エミッタ層４とコンタクト層１との上面に、エミッタ層４とコンタクト層１との双方に電気的に接続するエミッタ電極１１が設けられている。なお、ゲート電極９とエミッタ電極１１との間には酸化膜８が介在されており、ゲート電極９とエミッタ電極１１とは、電気的に絶縁されている。
さて、本実施形態のＩＧＢＴは、ボディ層３内に、トレンチ２１から離間して形成されたＰ型不純物領域からなる埋め込み層２を備えている。埋め込み層２の最大不純物濃度位置は、コンタクト層１の最大不純物濃度位置よりも深くに配置されている。埋め込み層２は、ボディ層３よりも高濃度で、ボディ層３の上層部から下層部にわたって形成することが好ましい。埋め込み層２は、例えば、ボディ層３に、互いに異なる注入エネルギーで、Ｐ型不純物を複数回イオン注入することにより形成することができる。なお、図１〜図４に示すように、本実施形態では、埋め込み層２は、コンタクト層１の直下に、コンタクト層１と同一の平面構造を有する状態で形成されている。この場合、コンタクト層１を形成するためのイオン注入で使用するフォトマスクと同一のフォトマスクを用いて埋め込み層２を形成することができる。なお、埋め込み層２は、コンタクト層１と異なる平面構造を有していてもよい。例えば、平面視において異なる幅で形成されてもよい。
図５は、埋め込み層２およびボディ層３の不純物濃度プロファイルを示す図である。図５において、横軸はボディ層３の表面からの深さに対応し、縦軸がＰ型不純物の濃度に対応する。図５に実線で示すプロファイル５１は、埋め込み層２を含む領域の不純物濃度プロファイルを示している。また、図５に破線で示すプロファイル５５は、埋め込み層２を含まない領域、すなわち、図２および図３において、埋め込み層２とトレンチ２１との間のボディ層３の不純物プロファイルを示している。
本実施形態では、互いに異なる３種の注入エネルギーで、ボロンをイオン注入することにより、埋め込み層２を形成している。例えば、埋め込み層２の浅い部分を形成する場合には、数１０ｋｅＶの注入エネルギーでイオン注入を行い、深い部分を形成する場合には、数１００ｋｅＶ〜数ＭｅＶの注入エネルギーでイオン注入を行う。
図５のプロファイル５１では、各注入エネルギーに対応する不純物濃度のピーク５２、５３、５４が存在している。また、プロファイル５１は、プロファイル５５に比べて、高濃度になっている。なお、従来構造では、埋め込み層２が存在しないため、ボディ層３の不純物濃度は、プロファイル５５と同様である。
本実施形態では、埋め込み層２は、トレンチ２１から離間して形成されている。このため、埋め込み層２を形成しても、ボディ層３とゲート絶縁膜１０との界面の状態は、従来構造と同一である。すなわち、本実施形態によれば、ＩＧＢＴの閾値電圧を変動させることなく、ボディ層３の不純物濃度を高めることができる。この結果、ボディ層３、埋め込み層２、およびコンタクト層１からなるＰ型不純物領域（以下、ボディ領域という。）の抵抗成分を従来に比べて低下させることができる。したがって、ＩＧＢＴの動作時に流れる正孔電流により、ボディ領域の電位上昇を抑制することができ、寄生サイリスタがオン状態となる正孔電流値を従来に比べて大きくすることができる。
また、埋め込み層２は、ボディ層３内に、より深く、より高濃度に形成してもよい。このような構造を採用することにより、ＩＧＢＴのコレクタ−エミッタ間耐圧を規定するブレークダウンの発生箇所を従来のトレンチ底部コーナーと異なる位置にすることができる。
図６は、埋め込み層２の底部をボディ層３の底部近傍に設けた場合の埋め込み層２が形成されたボディ層３とベース層５との境界に形成される空乏層を示す模式図である。図６では、空乏層の端部を破線で示している。
埋め込み層２の底部をボディ層３の底部近傍に設けた場合、図６に示しように、空乏層は、埋め込み層２の存在によりボディ層３側にほとんど広がらなくなる。このため、埋め込み層２が形成されたボディ層３とベース層５とにより構成されるＰＮ接合部（図中に点線で示す。）のブレークダウン電圧が低下する。
したがって、当該ＰＮ接合部のＰＮ接合耐圧をトレンチ底部コーナーの耐圧よりも低くなる状態に埋め込み層２を配置することで、ＩＧＢＴのコレクタ−エミッタ間耐圧を評価するためにコレクタ電極１２とエミッタ電極１１とに電位を印加した際に、当該ＰＮ接合部で最初にブレークダウンを発生させることができる。この場合、トレンチ２１底部のコーナーでは、ブレークダウンが発生しなくなる。すなわち、コレクタ−エミッタ間の耐圧を評価する電位を印加したときに、ゲート絶縁膜１１０へホットキャリアは進入しなくなる。この結果、キャリアトラップに起因するゲート絶縁膜１０の信頼性劣化や、ゲート絶縁膜１１０の破壊等の発生を防止することができる。
このように、埋め込み層２が形成されたボディ層３とベース層５とにより構成されるＰＮ接合部のブレークダウン電圧を、トレンチ２１の底部コーナーとベース層５との間のブレークダウン電圧よりも低くなる状態で埋め込み層２を配置することで、ＩＧＢＴの劣化を防止することができる。
ところで、コンタクト層１および埋め込み層２は、図１に例示した構造と異なる平面構造にすることもできる。図７は、本実施形態における半導体装置の変形例を示す平面図である。図７に示す平面構造は、図１に示した平面構造とコンタクト層１の配置が異なっている。
図７に示すように、本事例では、コンタクト層１が、トレンチ２１と離間して形成されている。図１に示すように、コンタクト層１は、ゲート電極９と平行な方向だけでなく、ゲート電極９と交わる方向の各エミッタ層４の間にも配置されている。
図８は、図７に示した平面構造において、ゲート電極９およびコンタクト層１の構造のみを示す平面図である。図８に示すように、本変形例では、コンタクト層１は各トレンチ２１の間および各エミッタ層４の間に配置されている。
なお、埋め込み層２は、図１と同様に、トレンチ２１と離間して形成されており、ゲート電極９と平行に複数条設けられている。また、埋め込み層２とゲート電極９とは、交互に配列されている。
このようにコンタクト層１を配置することで、ボディ層３の表面に露出するコンタクト層１の面積を、図１に示した事例よりも増加させることができる。上述したように、ボディ層３はコンタクト層１を介してエミッタ電極１１と接続されており、エミッタ層４もエミッタ電極１１と接続されている。本変形例では、ボディ層３の表面において、図１に示した事例よりも、より広い面積がエミッタ層４と同電位になっている。したがって、正孔電流に起因するボディ領域の電位変動を図１の事例よりも、より抑制することができる。この結果、より大きな電流値まで寄生サイリスタを動作させずにＩＧＢＴの正常動作を維持することができる。
以上説明したように、本実施形態によれば、ＩＧＢＴの閾値電圧を変動させることなく、ＩＧＢＴ動作時のボディ領域の電位上昇を抑制することができる。この結果、従来例よりも大きな電流値までＩＧＢＴの正常動作を維持することが可能である。
また、埋め込み層が形成されたボディ層とベース層５とにより構成されるＰＮ接合部のブレークダウン電圧を、トレンチの底部コーナーとベース層との間のブレークダウン電圧よりも低くなる状態で埋め込み層を設けることで、ＩＧＢＴが劣化することを防止することができる。
また、上記実施形態では、図２、３、５において、埋め込み層２の不純物分布（不純物プロファイル）がボディ層３内にのみ存在するように描いているが、埋め込み層２の不純物分布は、ボディ層２内だけでなく、ベース層５に到達していてもよい。
（第２の実施形態）
第１の実施形態では、コンタクト層および埋め込み層をトレンチから離間して配置した構成について説明した。しかしながら、コンタクト層の形成条件によっては、コンタクト層はトレンチと接する状態で形成することもできる。そこで、本発明に係る第２の実施形態では、コンタクト層をトレンチに接する状態で形成した半導体装置について説明する。
図９は、本実施形態における半導体装置の構造を示す平面図である。また、図１０は、図９のＡ−Ａ線における断面を示す断面図であり、図１１は、図９のＣ−Ｃ線における断面を示す断面図である。なお、図９〜図１１は概略図であり、各部の寸法比は現実の寸法比を示すものではない。図１０および図１１では、エミッタ電極とコレクタ電極とがそれぞれ異なる面に形成された縦型の半導体装置を例示している。また、図９〜図１１では、第１の実施形態の半導体装置と同一の要素には同一の符号を付している。
本実施形態のコンタクト層３１は、エミッタ層４よりも厚さが薄く、かつエミッタ層４の表面濃度よりも小さい表面濃度を有している。したがって、エミッタ層４とコンタクト層３１とが重なる領域では、Ｐ型のコンタクト層３１はＮ型のエミッタ層４によって完全に補償される。すなわち、図１０に示すように、エミッタ層４とコンタクト層３１とを重ねて形成した領域では、コンタクト層３１が消失する。したがって、コンタクト層３１をトレンチ２１に接する状態で形成しても、ＩＧＢＴの閾値電圧は変動しない。このため、本実施形態では、第１の実施形態とは異なり、図１１に示すように、コンタクト層３１をトレンチ２１に接触する状態で設けることができる。
図１２は、ＩＧＢＴのゲート電極９およびコンタクト層３１の構造を示す平面図である。図１２に示すように、本実施形態では、第１の実施形態とは異なり、エミッタ層４形成領域を含むボディ層３の主表面の全域にコンタクト層３１を形成している。この場合、エミッタ層４が形成された領域は、エミッタ層４になり、エミッタ層４の間がコンタクト層３１になる。
なお、他の構成は、第１の実施形態の半導体装置と同一であるので、ここでの説明は省略する。
本構成によれば、ボディ層３の表面に露出する、コンタクト層３１の面積が、第１の実施形態に比べて大きくなる。このため、第１の実施形態に比べて、ボディ領域の抵抗値を低下させることができる。この結果、正孔電流に起因するボディ領域の電位上昇をより抑制することができる。したがって、第１の実施形態よりもさらに大きな電流値までＩＧＢＴの正常動作を維持することが可能である。また、上述のように、本実施形態の構成は、ＩＧＢＴの閾値電圧に影響を与えない。
また、本実施形態では、コンタクト層３１がボディ層３の主表面の全域に形成しているため、コンタクト層３１とエミッタ層４とに位置ずれが発生した場合であっても、特性は変動しない。これに対し、第１の実施形態において説明した平面構造の変形例では、コンタクト層１とエミッタ層４とに位置ずれが発生した場合、エミッタ層４の面積が減少する。すなわち、本実施形態によれば、ボディ層３の表面に露出するコンタクト層３１の面積を一定にできるため、ボディ領域の電位低減効果を安定して得ることができる。
なお、本実施形態においても、第１の実施形態で説明したように、トレンチ２１の底部コーナーとベース層５との間のブレークダウン電圧よりも、埋め込み層２が形成されたボディ層３とベース層５とにより構成されるＰＮ接合部のブレークダウン電圧が低くなる状態で埋め込み層２を設けることができる。これにより、ＩＧＢＴの劣化を防止することができる。
また、本実施形態では、コンタクト層３１をボディ層３の表面全域に形成したが、コンタクト層が、各トレンチと各エミッタ層とにより囲まれた領域、およびエミッタ層の一部（特に、周縁部）を含む領域に配置された構成であっても、同様の効果を得ることができる。
（第３の実施形態）
第１および第２の実施形態では、エミッタ電極とコレクタ電極とがそれぞれ異なる面に形成された縦型の半導体装置について説明した。しかしながら、本発明は、エミッタ電極とコレクタ電極とが同一面に形成された横型の半導体装置に対しても適用可能である。図１３および図１４は、本実施形態に係る半導体装置の構造を示す断面図である。また、図１３は、図９のＡ−Ａ線に対応する断面を示す断面図であり、図１４は、図９のＣ−Ｃ線に対応する断面を示す断面図である。なお、図１３および図１４では、第２の実施形態において説明した構造を適用した事例を図示しているが、第１の実施形態の構造を適用することも可能である。また、図１３および図１４では、第２の実施形態の半導体装置と同一の要素には同一の符号を付している。
図１３および図１４に示すように、本実施形態の半導体装置は、ベース層５が、Ｐ型のシリコン基板１４上に、酸化膜等の素子分離膜１３を介して設けられている。そして、ベース層５の表面部の一部にボディ層３が形成されており、ベース層５の表面部の他の一部にコレクタ層７が形成されている。他の構成は、第２の実施形態と同一である。
本実施形態によれば、第１および第２の実施形態で説明した効果を、横型の半導体装置において得ることができる。
なお、上述の各実施形態は具体例を示したものであり、本発明の技術的範囲を限定するものではない。本発明は、本発明の技術的思想を逸脱しない範囲において、種々の変形および応用が可能である。例えば、上記各実施形態では、平面視において、各トレンチを平行に配列したが、各トレンチが離間されていれば、任意に配列することができる。また、埋め込み層は、トレンチ（ゲート電極）と離間されていればよく、トレンチと平行な配列に限らす任意に配列することができる。
本発明は、ＩＧＢＴの破壊耐量を向上させることができ、半導体装置として有用である。
本発明の第１の実施形態における半導体装置を示す平面図 本発明の第１の実施形態における半導体装置を示す断面図 本発明の第１の実施形態における半導体装置を示す断面図 本発明の第１の実施形態における半導体装置を示す平面図 本発明の第１の実施形態における埋め込み層の不純物濃度プロファイルを示す図 本発明の第１の実施形態における半導体装置のブレークダウン箇所を示す図 本発明の第１の実施形態における半導体装置の変形例を示す平面図 本発明の第１の実施形態における半導体装置の変形例を示す平面図 本発明の第２の実施形態における半導体装置を示す平面図 本発明の第２の実施形態における半導体装置を示す断面図 本発明の第２の実施形態における半導体装置を示す断面図 本発明の第２の実施形態における半導体装置を示す平面図 本発明の第３の実施形態における半導体装置を示す断面図 本発明の第３の実施形態における半導体装置を示す断面図 従来のＩＧＢＴを示す平面図 従来のＩＧＢＴを示す断面図 従来のＩＧＢＴを示す断面図 従来のＩＧＢＴを示す平面図 従来のＩＧＢＴの正常動作時の電子電流を示す図 ＩＧＢＴの正常動作時の正孔電流を示す図 ＩＧＢＴの寄生サイリスタ動作を説明する図 従来のＩＧＢＴのブレークダウン箇所を示す図
符号の説明
１、３１ コンタクト層
２ 埋め込み層
３ ボディ層
４ エミッタ層
５ ベース層
６ バッファ層
７ コレクタ層
８ 酸化膜
９ ゲート電極
１０ ゲート絶縁膜
１１ エミッタ電極
１２ コレクタ電極
１３ 素子分離膜
１４ 基板
２１ トレンチ（溝形成領域）

Claims (9)

  1. 絶縁ゲート型バイポーラトランジスタを含む半導体装置であって、
    第１導電型の不純物領域からなるベース層と、
    前記ベース層内に形成された溝形成領域と、
    前記溝形成領域内に形成されたゲート絶縁膜およびゲート電極と、
    前記ベース層内に、前記溝形成領域に接する状態で形成された第２導電型の不純物領域からなるボディ層と、
    前記ボディ層の主表面に形成された第１導電型の不純物領域からなるエミッタ層と、
    前記ボディ層の主表面に、前記溝形成領域から離間して形成された第２導電型の不純物領域からなるコンタクト層と、
    不純物濃度の最大値の位置が、前記コンタクト層の不純物濃度の最大値の位置よりも深い位置に形成され、且つ、前記コンタクト層の下で前記溝形成領域から離間して前記ボディ層に形成された、第２導電型の不純物領域からなる埋め込み層と、
    を備えたことを特徴とする半導体装置。
  2. 前記埋め込み層が、前記ベース層内に形成された溝形成領域の底部コーナーと前記ベース層との間のブレークダウン電圧よりも、埋め込み層が形成された前記ボディ層と前記ベース層とにより構成されるＰＮ接合部のブレークダウン電圧が低くなる状態で設けられた請求項１記載の半導体装置。
  3. 前記主表面の平面視において、
    複数の前記溝形成領域が、それぞれ離間して配置され、
    前記コンタクト層が、各溝形成領域の間に、溝形成領域と交わることなく配置され、
    前記埋め込み層が、各溝形成領域の間に、溝形成領域と交わることなく配置され、
    複数の前記エミッタ層が、各溝形成領域、各コンタクト層および各埋め込み層と交わる方向に、それぞれが離間して配置された請求項１または２記載の半導体装置。
  4. 前記主表面の平面視において、
    複数の前記溝形成領域が、それぞれ離間して配置され、
    前記埋め込み層が、各溝形成領域の間に、溝形成領域と交わることなく配置され、
    複数の前記エミッタ層が、各溝形成領域および各埋め込み層と交わる方向に、それぞれが離間して配置され、
    前記コンタクト層が、各溝形成領域の間と各エミッタ層の間とに配置された請求項１または２記載の半導体装置。
  5. 絶縁ゲート型バイポーラトランジスタを含む半導体装置であって、
    第１導電型の不純物領域からなるベース層と、
    前記ベース層内に形成された溝形成領域と、
    前記溝形成領域内に形成されたゲート絶縁膜およびゲート電極と、
    前記ベース層内に、前記溝形成領域に接する状態で形成された第２導電型の不純物領域からなるボディ層と、
    前記ボディ層の主表面に形成された第１導電型の不純物領域からなるエミッタ層と、
    前記ボディ層の主表面に、前記エミッタ層よりも厚さが薄く、かつ前記エミッタ層の表面濃度よりも小さい表面濃度を有する状態で形成された、第２導電型の不純物領域からなるコンタクト層と、
    不純物濃度の最大値の位置が、前記コンタクト層の不純物濃度の最大値の位置よりも深い位置に形成され、且つ、前記コンタクト層の下で前記溝形成領域から離間して前記ボディ層に形成された、第２導電型の不純物領域からなる埋め込み層と、
    を備えたことを特徴とする半導体装置。
  6. 前記埋め込み層が、前記ベース層内に形成された溝形成領域の底部コーナーと前記ベース層との間のブレークダウン電圧よりも、前記ベース層と埋め込み層が形成された前記ボディ層とにより構成されるＰＮ接合部のブレークダウン電圧が低くなる状態で設けられた請求項５記載の半導体装置。
  7. 前記主表面の平面視において、
    複数の前記溝形成領域が、それぞれ離間して配置され、
    前記埋め込み層が、各溝形成領域の間に、溝形成領域と交わることなく配置され、
    複数の前記エミッタ層が、各溝形成領域および各埋め込み層と交わる方向に、それぞれが離間して配置され、
    前記コンタクト層が、各溝形成領域と各エミッタ層とにより囲まれた領域と、前記エミッタ層の一部または全部を含む領域とに配置された請求項５または６記載の半導体装置。
  8. 深さ方向において前記ボディ層の反対側に形成された第２導電型の不純物領域からなるコレクタ層を備えた請求項１から７のいずれかに記載の半導体装置。
  9. 深さ方向において前記ボディ層の反対側で、前記ベース層に隣接して形成された素子分離膜と、主表面の平面視において前記ボディ層から離間して形成された第２導電型の不純物領域からなるコレクタ層と、
    を備えた請求項１から７のいずれかに記載の半導体装置。
JP2008045937A 2007-02-27 2008-02-27 半導体装置 Pending JP2008244466A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008045937A JP2008244466A (ja) 2007-02-27 2008-02-27 半導体装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007048026 2007-02-27
JP2008045937A JP2008244466A (ja) 2007-02-27 2008-02-27 半導体装置

Publications (1)

Publication Number Publication Date
JP2008244466A true JP2008244466A (ja) 2008-10-09

Family

ID=39714933

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008045937A Pending JP2008244466A (ja) 2007-02-27 2008-02-27 半導体装置

Country Status (2)

Country Link
US (1) US20080203535A1 (ja)
JP (1) JP2008244466A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177629A (ja) * 2009-02-02 2010-08-12 Mitsubishi Electric Corp 半導体装置
CN102315257A (zh) * 2010-06-30 2012-01-11 Abb研究有限公司 功率半导体器件
WO2016113865A1 (ja) * 2015-01-14 2016-07-21 三菱電機株式会社 半導体装置及びその製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5979993B2 (ja) * 2012-06-11 2016-08-31 ルネサスエレクトロニクス株式会社 狭アクティブセルｉｅ型トレンチゲートｉｇｂｔの製造方法
KR101589904B1 (ko) * 2013-09-20 2016-01-29 산켄덴키 가부시키가이샤 반도체장치
CN109065621B (zh) * 2018-08-29 2020-08-14 电子科技大学 一种绝缘栅双极晶体管及其制备方法
KR20200075466A (ko) * 2018-12-18 2020-06-26 에스케이하이닉스 주식회사 3차원 구조의 반도체 장치 및 그 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974197A (ja) * 1994-09-30 1997-03-18 Toshiba Corp 高耐圧半導体素子
JP2001127292A (ja) * 1999-10-27 2001-05-11 Siliconix Inc 高密度トレンチゲートパワーｍｏｓｆｅｔ
JP2001308328A (ja) * 2000-04-24 2001-11-02 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置
JP2004158507A (ja) * 2002-11-01 2004-06-03 Toyota Motor Corp 電界効果型半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1179853A1 (en) * 1994-09-16 2002-02-13 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
JP4696335B2 (ja) * 2000-05-30 2011-06-08 株式会社デンソー 半導体装置およびその製造方法
JP3927111B2 (ja) * 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
JP4723816B2 (ja) * 2003-12-24 2011-07-13 株式会社豊田中央研究所 半導体装置
JP2008066694A (ja) * 2006-03-16 2008-03-21 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0974197A (ja) * 1994-09-30 1997-03-18 Toshiba Corp 高耐圧半導体素子
JP2001127292A (ja) * 1999-10-27 2001-05-11 Siliconix Inc 高密度トレンチゲートパワーｍｏｓｆｅｔ
JP2001308328A (ja) * 2000-04-24 2001-11-02 Toyota Central Res & Dev Lab Inc 絶縁ゲート型半導体装置
JP2004158507A (ja) * 2002-11-01 2004-06-03 Toyota Motor Corp 電界効果型半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177629A (ja) * 2009-02-02 2010-08-12 Mitsubishi Electric Corp 半導体装置
CN102315257A (zh) * 2010-06-30 2012-01-11 Abb研究有限公司 功率半导体器件
WO2016113865A1 (ja) * 2015-01-14 2016-07-21 三菱電機株式会社 半導体装置及びその製造方法
JPWO2016113865A1 (ja) * 2015-01-14 2017-07-13 三菱電機株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20080203535A1 (en) 2008-08-28

Similar Documents

Publication Publication Date Title
JP5348276B2 (ja) 半導体装置
JP2007184486A (ja) 半導体装置
JP6102092B2 (ja) 半導体装置及びその製造方法
JP5480084B2 (ja) 半導体装置
JP6515484B2 (ja) 半導体装置
US20190081030A1 (en) Semiconductor device
JP2013201237A (ja) 半導体装置
JP5537359B2 (ja) 半導体装置
KR20080095768A (ko) 반도체 장치
JP2009188178A (ja) 半導体装置
JP2008244466A (ja) 半導体装置
JP2009088199A (ja) 半導体装置
JP2009164460A (ja) 半導体装置
JP2019087611A (ja) スイッチング素子とその製造方法
JP2010232335A (ja) 絶縁ゲートバイポーラトランジスタ
JP2009188335A (ja) 半導体装置
JP2008060152A (ja) 半導体装置及びその製造方法
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
JP2005327806A (ja) 絶縁ゲート型バイポーラトランジスタ
CN111326510A (zh) 半导体装置
WO2018198575A1 (ja) 半導体装置
JP5610930B2 (ja) 半導体装置
JP2016028405A (ja) 半導体装置
JP2017079292A (ja) 半導体装置
TW201709508A (zh) 半導體裝置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111005

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120215