JP2008241595A - Substrate for probe card assembly and probe card using it - Google Patents

Substrate for probe card assembly and probe card using it Download PDF

Info

Publication number
JP2008241595A
JP2008241595A JP2007085152A JP2007085152A JP2008241595A JP 2008241595 A JP2008241595 A JP 2008241595A JP 2007085152 A JP2007085152 A JP 2007085152A JP 2007085152 A JP2007085152 A JP 2007085152A JP 2008241595 A JP2008241595 A JP 2008241595A
Authority
JP
Japan
Prior art keywords
probe card
electrode
card assembly
substrate
probe
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007085152A
Other languages
Japanese (ja)
Inventor
Hiroshi Fujisaki
宏 藤崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2007085152A priority Critical patent/JP2008241595A/en
Publication of JP2008241595A publication Critical patent/JP2008241595A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a wiring substrate capable of accurately forming probe pin tip positions when probe pins are mounted on electrodes of a large-scale probe card substrate; and a probe card using the wiring substrate. <P>SOLUTION: The wiring substrate comprises an insulating base 1 having a first face 1a and a second face 1b and an electrode 5 having a first portion 51 which is provided on the first face 1a of the insulating base 1 and equipped with a first side face 51a having a recessed part X and an upper face 51b to which a contact terminal 6 is connected and a second portion 52 which is located closer to the first face 1a of the insulating base 1 than the first portion 51 and smaller in size than the first portion 51. <P>COPYRIGHT: (C)2009,JPO&INPIT

Description

本発明は、プローブカード・アセンブリ用基板およびそれを用いたプローブカードに関するものである。   The present invention relates to a probe card assembly substrate and a probe card using the same.

近年、ＩＣの小型化、高性能化に伴って、プローブカード基板における電極や導体パターンのファインピッチ化がさらに求められてきている。このようなファインピッチ化の背景のなかでプローブカード基板上に設置するプローブピンもカンチレバータイプより垂直タイプに移行してきている。一方、プローブピンを実装するプローブカード基板も薄膜技術を応用した薄膜パターンつきプローブカード・アセンブリ用基板に移行してきている。
特開２００１−９１５４３号公報 In recent years, with the miniaturization and high performance of ICs, there has been a further demand for fine pitches of electrodes and conductor patterns on a probe card substrate. Against the backdrop of such fine pitches, the probe pins installed on the probe card substrate are also shifting from the cantilever type to the vertical type. On the other hand, probe card substrates on which probe pins are mounted have also shifted to a substrate for probe card assemblies with a thin film pattern using thin film technology.
JP 2001-91543 A

しかしながら、上記従来のプローブカード基板において、絶縁基体に反りがあると、電極が平面上に形成されないため、電極上にプローブを形成した場合にプローブの先端の位置精度を高くできないという問題があった。   However, in the above conventional probe card substrate, if the insulating base is warped, the electrode is not formed on a flat surface, so that there is a problem that the position accuracy of the probe tip cannot be increased when the probe is formed on the electrode. .

本発明は上記課題に鑑みて案出されたものであり、その目的は、大面積のプローブカード基板でもその電極上にプローブピンを実装した場合にプローブピンの先端位置を高精度に形成することができるプローブカード・アセンブリ用基板およびそれを用いたプローブカードを提供することにある。   The present invention has been devised in view of the above problems, and its purpose is to form the tip position of the probe pin with high accuracy when the probe pin is mounted on the electrode even in a large area probe card substrate. It is an object of the present invention to provide a probe card assembly substrate that can be used, and a probe card using the same.

本発明のプローブカード・アセンブリ用基板は、第１の面および第２の面を有する絶縁基体と、前記絶縁基体の前記第１の面上に設けられており、凹部を有する側面および接触端子が接続される上面とを備えた第１の部分と、該第１の部分より前記絶縁基体側に位置しており、前記第１の部分より平面視で寸法が小さい第２の部分とからなる電極と、を有することを特徴とする。   The probe card assembly substrate of the present invention includes an insulating base having a first surface and a second surface, a side surface having a recess, and a contact terminal provided on the first surface of the insulating base. An electrode comprising: a first portion having a top surface to be connected; and a second portion that is located closer to the insulating base than the first portion and has a smaller dimension in plan view than the first portion. It is characterized by having.

本発明のプローブカード・アセンブリ用基板は、前記絶縁基体の前記第１の面と前記第２の面との間を貫通するビア導体を有することを特徴とする。   The probe card assembly substrate of the present invention includes a via conductor that passes through between the first surface and the second surface of the insulating base.

本発明のプローブカード・アセンブリ用基板は、前記電極は前記ビア導体と電気的に接続されていることを特徴とする。   In the probe card assembly substrate according to the present invention, the electrode is electrically connected to the via conductor.

本発明のプローブカード・アセンブリ用基板は、前記電極および前記ビア導体を覆うニッケル層を有することを特徴とする。   The probe card assembly substrate of the present invention has a nickel layer covering the electrodes and the via conductors.

本発明のプローブカード・アセンブリ用基板は、前記電極の前記第１の部分の下面と、前記絶縁基体の前記上面との間に空間が形成されていることを特徴とする。   The probe card assembly substrate of the present invention is characterized in that a space is formed between the lower surface of the first portion of the electrode and the upper surface of the insulating base.

本発明のプローブカード・アセンブリ用基板は、前記電極の前記第２の部分の側面が段差を有することを特徴とする。   The probe card assembly substrate of the present invention is characterized in that a side surface of the second portion of the electrode has a step.

本発明のプローブカード・アセンブリ用基板は、第１の面および第２の面を有しているとともに、前記第１の面に開口を有する絶縁基体と、前記絶縁基体の前記第１の面上に配置されており、側面に凹部を有する第１の部分と、前記絶縁基体の前記開口内に配置されており、前記第１の部分より平面視で寸法が小さい第２の部分とからなる電極と、を有することを特徴とする。   The substrate for a probe card assembly of the present invention has a first surface and a second surface, and has an insulating base having an opening in the first surface, and the first surface of the insulating base. An electrode comprising: a first portion having a concave portion on a side surface; and a second portion disposed in the opening of the insulating base and having a smaller dimension in plan view than the first portion. It is characterized by having.

本発明のプローブカードは、上記いずれかのプローブカード・アセンブリ用基板と、該プローブカード・アセンブリ用基板の前記複数の電極に接合材を介して電気的に接続されており、被検査対象の電極に接触する複数のプローブピンと、を備えたことを特徴とする。   The probe card of the present invention is electrically connected to any one of the above-described probe card assembly substrate and the plurality of electrodes of the probe card assembly substrate via a bonding material, and is an electrode to be inspected. And a plurality of probe pins in contact with each other.

本発明のプローブカード・アセンブリ用基板は、凹部を有する第１の側面および接触端子が接続される上面とを備えた第１の部分と、第１の部分より絶縁基体側に位置しており、第１の部分より平面視で寸法が小さい第２の部分とからなる電極を備えることにより、電極に対してプローブピンを正確に配置することができる。すなわち、本発明のプローブカード・アセンブリ用基板は、電極の第１の部分の凹部によってプローブピンを接合する接合材を保持できるとともに、プローブピンの接合時にかかる応力を電極の第２の部分によって低減することができる。   The probe card assembly substrate of the present invention has a first portion having a first side surface having a recess and an upper surface to which a contact terminal is connected, and is positioned closer to the insulating base than the first portion, By providing the electrode composed of the second portion having a smaller dimension in plan view than the first portion, the probe pin can be accurately arranged with respect to the electrode. That is, the probe card assembly substrate of the present invention can hold the bonding material for bonding the probe pins by the recesses of the first portion of the electrode, and reduce the stress applied when the probe pins are bonded by the second portion of the electrode. can do.

本発明の実施の形態に係るプローブカード・アセンブリ用基板について図１〜３を用いて説明する。   A probe card assembly substrate according to an embodiment of the present invention will be described with reference to FIGS.

図１は、本発明のプローブカード・アセンブリ用基板の実施の形態の一例を示す模式的断面図である。図２は、図１の要部拡大図である。また、図３は、本発明のプローブカード・アセンブリ用基板の実施の形態の他の例を示す模式的断面図である。   FIG. 1 is a schematic cross-sectional view showing an example of an embodiment of a substrate for a probe card assembly of the present invention. FIG. 2 is an enlarged view of a main part of FIG. FIG. 3 is a schematic sectional view showing another example of the embodiment of the probe card assembly substrate of the present invention.

本実施の形態に係るプローブカード・アセンブリ用基板は、第１の面１ａおよび第２の面１ｂを有する絶縁基体１と、絶縁基体１の第１の面１ａ上に設けられており、凹部Ｘを有する第１の側面５１ａおよび接触端子が接続される上面５１ｂとを備えた第１の部分５１と、第１の部分５１より絶縁基体１側に位置しており、第１の部分５１より寸法が小さい第２の部分５２とからなる電極５と、を有する。   The probe card assembly substrate according to the present embodiment is provided on the insulating base 1 having the first surface 1a and the second surface 1b, and on the first surface 1a of the insulating base 1, and the recess X A first portion 51 having a first side surface 51a having a contact surface and an upper surface 51b to which a contact terminal is connected, and is positioned closer to the insulating substrate 1 than the first portion 51, and is dimensioned from the first portion 51. , And the electrode 5 including the second portion 52 having a small diameter.

図１に示すプローブカード・アセンブリ用基板は、絶縁基体１と、絶縁基体１の第１の面１ａと第２の面１ｂとに設けられた絶縁層２と、絶縁基体１と絶縁層２との間に設けられた薄膜パターン３と、薄膜パターン３と接続されたビア導体４と、ビア導体４上に位置する電極５とを備えている。絶縁基体１の第１の面１ａと第２の面１ｂとの間は、ビア導体４により貫通されており、絶縁基体１の第１の面１ａと第２の面１ｂとの間を電気的に接続する役割を有する。   The probe card assembly substrate shown in FIG. 1 includes an insulating substrate 1, an insulating layer 2 provided on the first surface 1a and the second surface 1b of the insulating substrate 1, an insulating substrate 1 and an insulating layer 2. , A via conductor 4 connected to the thin film pattern 3, and an electrode 5 located on the via conductor 4. A gap between the first surface 1a and the second surface 1b of the insulating base 1 is penetrated by the via conductor 4, and an electrical connection is established between the first surface 1a and the second surface 1b of the insulating base 1. It has a role to connect to.

図２に、図１のプローブカード・アセンブリ用基板の電極５付近の拡大図を示す。図２において、絶縁基体１の第１の面１ａには、開口ｓが形成されており、開口ｓ内に電極５の第２の部分５２は配置される。また、電極５は、上部電極外周部５ａと、下部電極外周部５ｂとからなり、表面を覆う保護層５ｃを有する第１の部分５１を備える。また、図２において、薄膜パターン３は、密着金属層３ａと拡散防止層３ｂとからなり、ビア導体４は、表面を覆う導体層４ａを備える。   FIG. 2 shows an enlarged view of the vicinity of the electrode 5 of the probe card assembly substrate of FIG. In FIG. 2, an opening s is formed in the first surface 1a of the insulating substrate 1, and the second portion 52 of the electrode 5 is disposed in the opening s. The electrode 5 includes a first portion 51 that includes an upper electrode outer peripheral portion 5a and a lower electrode outer peripheral portion 5b, and has a protective layer 5c that covers the surface. In FIG. 2, the thin film pattern 3 includes an adhesion metal layer 3 a and a diffusion prevention layer 3 b, and the via conductor 4 includes a conductor layer 4 a that covers the surface.

また、本実施の形態のプローブカード・アセンブリ用基板において、電極５の側面５１ａの凹部Ｘの上の上部電極外周部５ａと凹部Ｘの下の下部電極外周部５ｂでは下部電極外周部５ｂが上部電極外周部５ａより大きく形成される場合、下部電極外周部５ｂが下部電極外周部５ｂの下の絶縁体２と密着していることで、絶縁体２の熱膨張係数を抑える効果があるため、下部電極外周部５ｂを大きくすることで、より電極５表面の平面度を高精度に形成することができる。   Further, in the probe card assembly substrate of the present embodiment, the lower electrode outer peripheral portion 5b is the upper portion of the upper electrode outer peripheral portion 5a above the concave portion X of the side surface 51a of the electrode 5 and the lower electrode outer peripheral portion 5b below the concave portion X. When formed larger than the electrode outer peripheral portion 5a, the lower electrode outer peripheral portion 5b is in close contact with the insulator 2 under the lower electrode outer peripheral portion 5b, and thus has an effect of suppressing the thermal expansion coefficient of the insulator 2. By enlarging the lower electrode outer peripheral portion 5b, the flatness of the surface of the electrode 5 can be formed with higher accuracy.

図３は、本実施の形態に係るプローブカード・アセンブリ用基板の別の例を示す要部拡大図である。図３に示す構成において、電極５は、絶縁基体１の第１の面上に設けられており、電極５の第１の部分５１の下面と、絶縁基体１の上面１ａとの間に空間が形成されている。すなわち、プローブピン６が配置される電極５が絶縁基体１から離れており、電極５の第１の部分５１の側面５１ａに凹部が形成されている。このような構成により、基板の反りの影響を受けずに電極を形成することができると共に、電極の面積を大きくしても、電極の下の絶縁体の影響を受けるのは絶縁体と接している面でかつ側面５１ａの凹部Ｘの内側部分だけなので、電極と絶縁体の熱膨張係数の違いによる電極への応力が小さくなることで電極の変形が押さえられるので、電極表面の平面度を高精度に形成することができるので、プローブピンを電極に接続した場合のプローブピンの先端位置の精度を高くすることができる。また、電極５の下面にはビア導体４の外側に絶縁基体１との間に隙間があることにより、電極５に応力が加わりにくいため、電極５の表面の平面度をさらに高精度に形成することができる。   FIG. 3 is an enlarged view of a main part showing another example of the probe card assembly substrate according to the present embodiment. In the configuration shown in FIG. 3, the electrode 5 is provided on the first surface of the insulating substrate 1, and there is a space between the lower surface of the first portion 51 of the electrode 5 and the upper surface 1 a of the insulating substrate 1. Is formed. That is, the electrode 5 on which the probe pin 6 is disposed is separated from the insulating base 1, and a recess is formed on the side surface 51 a of the first portion 51 of the electrode 5. With such a configuration, the electrode can be formed without being affected by the warping of the substrate, and even if the area of the electrode is increased, the influence of the insulator under the electrode is in contact with the insulator. Since only the inner surface of the recess X on the side surface 51a is less stress on the electrode due to the difference in thermal expansion coefficient between the electrode and the insulator, the deformation of the electrode can be suppressed, so that the flatness of the electrode surface is increased. Since it can be formed with high accuracy, the accuracy of the tip position of the probe pin when the probe pin is connected to the electrode can be increased. Further, since there is a gap between the lower surface of the electrode 5 and the insulating base 1 outside the via conductor 4, it is difficult for stress to be applied to the electrode 5, so that the flatness of the surface of the electrode 5 is formed with higher accuracy. be able to.

また、図３において、電極５、ビア導体４および薄膜パターン３の表面をニッケル等からなる保護層５ｃが覆う。   Further, in FIG. 3, a protective layer 5 c made of nickel or the like covers the surfaces of the electrode 5, the via conductor 4 and the thin film pattern 3.

図４は、プローブカード・アセンブリ用基板の電極５の上にプローブピン６を接合材７を用いて形成したプローブカードの拡大図である。   FIG. 4 is an enlarged view of a probe card in which probe pins 6 are formed on the electrodes 5 of the probe card assembly substrate using the bonding material 7.

次に本発明のプローブカード・アセンブリ用基板の製造方法を図１、図２を用いて説明する。   Next, a method for manufacturing a probe card assembly substrate according to the present invention will be described with reference to FIGS.

表裏面を電気的に接続するビアを備える絶縁基体１を準備する。絶縁基体が例えばアルミナセラミックスから成る場合、先ずアルミナ（Ａｌ２Ｏ３）やシリカ（ＳｉＯ２），カルシア（ＣａＯ），マグネシア（ＭｇＯ）等の原料粉末に適当な有機溶剤，溶媒を添加混合して泥漿状と成し、これをドクターブレード法やカレンダーロール法等によりシート状に成形してグリーンシートを得る。その後、グリーンシートを所定形状に打ち抜き加工するとともにビア打ち抜きを行い、ビア埋め込み金属の粉末にバインダーや熱膨張係数を調整するための添加剤を加えたペーストを打ち抜き穴に加圧注入し、表面に必要に応じビアを接続するための導体パタンをプリントする。必要に応じてこれを複数枚積層し焼成することにより、表裏面を電気的に接続するビアが形成された絶縁基体１が製作される。 An insulating substrate 1 having vias for electrically connecting the front and back surfaces is prepared. When the insulating substrate is made of, for example, alumina ceramics, first, an appropriate organic solvent and solvent are added to and mixed with raw material powders such as alumina (Al 2 O 3 ), silica (SiO 2 ), calcia (CaO), and magnesia (MgO). A slurry is formed, and this is formed into a sheet by a doctor blade method, a calender roll method, or the like to obtain a green sheet. Thereafter, the green sheet is punched into a predetermined shape and vias are punched, and a paste obtained by adding a binder and an additive for adjusting the thermal expansion coefficient to the via-embedded metal powder is pressure-injected into the punched holes and applied to the surface. Print conductor patterns to connect vias as needed. If necessary, a plurality of these are laminated and fired to produce the insulating substrate 1 in which vias for electrically connecting the front and back surfaces are formed.

この絶縁基体１は反りがあっても絶縁層２の表面を研磨することで、出来上がった表面は平面とすることが出来る。しかし絶縁基体１の反りが大きいと絶縁層２を厚く形成しなければならず、また場所によって絶縁層２の厚みが変わることで、プローブカード・アセンブリ用基板の反りが、温度によって影響を受けやすくなり、管理し難くなるため、予め、反りを５０μ以下程度に押さえておくことが好ましい。   Even if the insulating substrate 1 is warped, the surface of the insulating layer 2 is polished to make the finished surface flat. However, if the warp of the insulating substrate 1 is large, the insulating layer 2 must be formed thick, and the warp of the probe card assembly substrate is easily affected by temperature because the thickness of the insulating layer 2 varies depending on the location. Therefore, it is preferable to suppress the warpage to about 50 μm or less in advance.

絶縁基体１の表裏面に密着金属層３ａ、拡散防止層３ｂを形成する。このような密着金属層３ａは例えばチタン（Ｔｉ），クロム（Ｃｒ），タンタル（Ｔａ），ニオブ（Ｎｂ），ニクロム（Ｎｉ−Ｃｒ）合金および窒化タンタル（Ｔａ２Ｎ）等のうち少なくとも１種類から成る。密着金属層３ａは従来周知の真空蒸着法やスパッタリング法等によって形成する。 An adhesion metal layer 3 a and a diffusion prevention layer 3 b are formed on the front and back surfaces of the insulating substrate 1. Such an adhesion metal layer 3a is at least one of titanium (Ti), chromium (Cr), tantalum (Ta), niobium (Nb), nichrome (Ni—Cr) alloy, tantalum nitride (Ta 2 N), and the like. Consists of. The adhesion metal layer 3a is formed by a conventionally known vacuum deposition method, sputtering method, or the like.

また、密着金属層３ａの厚さは０.０１〜０.５μｍ程度が良い。０.０１μｍ未満では、絶縁基体１の上面に密着金属層３ａを強固に密着させることが困難となる傾向がある。０.５μｍを超える場合は、密着金属層３ａの成膜時の内部応力によって密着金属層５の剥離が生じ易くなる。   The thickness of the adhesion metal layer 3a is preferably about 0.01 to 0.5 μm. If it is less than 0.01 μm, it tends to be difficult to firmly adhere the adhesion metal layer 3 a to the upper surface of the insulating substrate 1. When the thickness exceeds 0.5 μm, peeling of the adhesion metal layer 5 is likely to occur due to internal stress during the formation of the adhesion metal layer 3a.

拡散防止層３ｂは、例えば、白金（Ｐｔ），パラジウム（Ｐｄ），ロジウム（Ｒｈ），ルテニウム（Ｒｕ），ニッケル（Ｎｉ），Ｎｉ−Ｃｒ合金およびＴｉ−タングステン（Ｗ）合金等のうち少なくとも１種類から成るのがよい。拡散防止層３ｂは従来周知の真空蒸着法やスパッタリング法等によって形成する。   The diffusion prevention layer 3b includes at least one of platinum (Pt), palladium (Pd), rhodium (Rh), ruthenium (Ru), nickel (Ni), Ni-Cr alloy, Ti-tungsten (W) alloy, and the like. It should be composed of types. The diffusion preventing layer 3b is formed by a conventionally known vacuum deposition method, sputtering method or the like.

また、拡散防止層３ｂの厚さは０.０５〜１μｍ程度が良い。０.０５μｍ未満では、ピンホール等の欠陥が発生して拡散防止層３ｂとしての機能を果たしにくくなる傾向がある。１μｍを超える場合は、成膜時の内部応力により拡散防止層３ｂの剥離が生じ易くなる。   The thickness of the diffusion preventing layer 3b is preferably about 0.05 to 1 μm. If the thickness is less than 0.05 μm, defects such as pinholes are generated, and it tends to be difficult to perform the function as the diffusion preventing layer 3b. When the thickness exceeds 1 μm, the diffusion preventing layer 3b is easily peeled off due to internal stress during film formation.

そして、フォトリソグラフィ法により、不要な密着金属層３ａと拡散防止層３ｂを除去することで、薄膜パターン３を形成する。   Then, unnecessary thin metal layer 3a and diffusion preventing layer 3b are removed by photolithography to form thin film pattern 3.

絶縁層２は、例えば、ポリイミド，ＢＣＢ（ベンゾシクロブテン），エポキシ樹脂，フッ素系樹脂などからなり、このような樹脂で形成することにより、微細で高密度な配線を行うことができる。絶縁層２は、複数層形成し、絶縁層２で配線を形成することで絶縁基体１で形成できない位置精度が高い微細配線を形成することが出来る。また、絶縁基体１と絶縁層２の熱膨張係数の違いによる反りを小さく押さえるためには、絶縁基体１の表裏面に絶縁層２を形成することが好ましい。   The insulating layer 2 is made of, for example, polyimide, BCB (benzocyclobutene), epoxy resin, fluorine-based resin, and the like, and by forming such a resin, fine and high-density wiring can be performed. By forming a plurality of insulating layers 2 and forming wirings with the insulating layer 2, fine wiring with high positional accuracy that cannot be formed with the insulating substrate 1 can be formed. Further, in order to suppress a warp due to a difference in thermal expansion coefficient between the insulating base 1 and the insulating layer 2, it is preferable to form the insulating layer 2 on the front and back surfaces of the insulating base 1.

絶縁層２の表面に下部電極外周部５ｂ以外の部分の薄膜層をリフトオフで剥離できるように、予め銅（Ｃｕ）やクロム（Ｃｒ）でダミー層を形成し、フォトリソグラフィ法でエッチングレジストを形成し、ダミー層を覆っておく。   A dummy layer is previously formed of copper (Cu) or chromium (Cr) so that the thin film layer other than the lower electrode outer peripheral portion 5b can be peeled off on the surface of the insulating layer 2 and an etching resist is formed by photolithography. Then, cover the dummy layer.

薄膜パターン３の上面にレーザーによって、絶縁層２にビアとなる孔を穿ち、薄膜パターン３を露出させる。   A hole serving as a via is formed in the insulating layer 2 by a laser on the upper surface of the thin film pattern 3 to expose the thin film pattern 3.

ここで、薄膜パターン３上に絶縁層２の残渣が残らないように絶縁層２をエッチングすることが好ましい。このときに、予め形成していたエッチングレジストをビア径より多少大きく形成しておくと、絶縁層２の表面近くの絶縁層２がエッチングレジストに沿ってエッチングされるため、絶縁層２の近くでビア径が大きくなり、電極５の裏面が段差状になり、結果として電極５の中央部に比べて周辺部が薄くなるので、中央部の実質厚みが厚くなることによって電極５の表面が絶縁層２の影響を受け難くなり、平面を保ちやすくなるのでより好ましい。   Here, it is preferable to etch the insulating layer 2 so that the residue of the insulating layer 2 does not remain on the thin film pattern 3. At this time, if the previously formed etching resist is formed slightly larger than the via diameter, the insulating layer 2 near the surface of the insulating layer 2 is etched along the etching resist. The via diameter is increased and the back surface of the electrode 5 is stepped. As a result, the peripheral portion is thinner than the central portion of the electrode 5, so that the substantial thickness of the central portion increases, so that the surface of the electrode 5 becomes an insulating layer. It is more preferable because it becomes difficult to be affected by 2 and it is easy to maintain a flat surface.

そして、第１導体層４ａを従来周知の真空蒸着法やスパッタリング法等によって絶縁層上に形成する。ここで、第１導体層４ａは銅でもかまわないが、好ましくは、拡散防止効果のある白金（Ｐｔ），パラジウム（Ｐｄ），ロジウム（Ｒｈ），ルテニウム（Ｒｕ），ニッケル（Ｎｉ），Ｎｉ−Ｃｒ合金を使用することで、後工程で加わる薬品処理を行っても第２導体を第１導体で覆っていることで保護できるので好ましい。また、真空蒸着やスパッタリングの後にめっきで第１導体層４ａ厚みを追加することによってビア導体４を第１導体層４ａによって確実に保護できるようになるのでより好ましい。ビア導体４を保護するためには、第１導体層４ａの厚さは０.０５〜１μｍ程度が良い。０.０５μｍ未満では、ピンホール等の欠陥が発生して拡散防止の機能を果たしにくくなる傾向がある。１μｍを超える場合は、成膜時の内部応力により第１導体層４ａの剥離が生じ易くなる。   Then, the first conductor layer 4a is formed on the insulating layer by a conventionally known vacuum deposition method, sputtering method or the like. Here, the first conductor layer 4a may be copper, but is preferably platinum (Pt), palladium (Pd), rhodium (Rh), ruthenium (Ru), nickel (Ni), Ni- having an anti-diffusion effect. The use of a Cr alloy is preferable because it can be protected by covering the second conductor with the first conductor even if chemical treatment applied in a later step is performed. Further, it is more preferable that the via conductor 4 can be reliably protected by the first conductor layer 4a by adding the thickness of the first conductor layer 4a by plating after vacuum deposition or sputtering. In order to protect the via conductor 4, the thickness of the first conductor layer 4 a is preferably about 0.05 to 1 μm. If the thickness is less than 0.05 μm, defects such as pinholes tend to occur and it becomes difficult to perform the function of preventing diffusion. When the thickness exceeds 1 μm, the first conductor layer 4a is easily peeled off due to internal stress during film formation.

ビア導体４は導電性に優れる金属がよく、Ｃｕが好適に使用される。ビア導体４は生産性を高めるためにメッキ法で形成することが好ましい。   The via conductor 4 is preferably a metal having excellent conductivity, and Cu is preferably used. The via conductor 4 is preferably formed by a plating method in order to increase productivity.

次に、ビア導体４および電極５を形成する。電極５が十分に厚くなったところで、電極５表面を平坦にするために電極５表面を研磨する。   Next, the via conductor 4 and the electrode 5 are formed. When the electrode 5 becomes sufficiently thick, the surface of the electrode 5 is polished to make the surface of the electrode 5 flat.

ビア導体４表面にエッチングレジストを形成し、フォトリソグラフィ法で、不要部のレジストを除去し、エッチングすることによって、電極５となる部分以外の第２導体層を除去する。このときに、エッチング時間を調整しオーバーエッチングすることによって、電極５の側面５１ａに凹部Ｘを設けることができる。   An etching resist is formed on the surface of the via conductor 4, an unnecessary portion of the resist is removed by photolithography, and etching is performed to remove the second conductor layer other than the portion to be the electrode 5. At this time, the concave portion X can be provided on the side surface 51a of the electrode 5 by adjusting the etching time and performing over-etching.

次に、リフトオフ法によって、下部電極外周部５ｂ以外の不要な薄膜パターンを除去する。また、ビア導体４表面に形成するエッチングレジストを下部電極外周部５ｂより小さく形成することによって、下部電極外周部５ｂを上部電極外周部５ａより確実に大きく形成することができる。   Next, unnecessary thin film patterns other than the outer peripheral portion 5b of the lower electrode are removed by a lift-off method. Further, by forming the etching resist formed on the surface of the via conductor 4 smaller than the lower electrode outer peripheral portion 5b, the lower electrode outer peripheral portion 5b can be reliably formed larger than the upper electrode outer peripheral portion 5a.

この後、エッチングレジストを剥離し、電極５表面にＮｉをめっきすることで表面保護層５ｃを形成し、絶縁基体１から離間しており、側面５１ａに凹部Ｘを有する第１の部分５１を備えた電極５を持つプローブカード・アセンブリ用基板ができる。このような表面保護層５ｃは、Ｎｉの上にＡｕをめっきで形成してもよい。   Thereafter, the etching resist is peeled off, and the surface protective layer 5c is formed by plating Ni on the surface of the electrode 5, which is separated from the insulating base 1, and includes a first portion 51 having a recess X on the side surface 51a. A probe card assembly substrate having the electrode 5 is formed. Such a surface protective layer 5c may be formed by plating Au on Ni.

電極５の厚みは、外周部に行くに従って厚みが薄くなっていることが好ましい。これは、電極５のプローブピン６を接続する電極４の中央部分が厚くなっており、外周部に行くにしたがって薄くなっていることにより、プローブピン６を電極５に実装しても、接合材７によって発生する応力が、外周部の薄くなった部分が変形することで緩和されて、プローブピン６およびプローブピン６を実装している電極５中央部の変形が小さくなるからである。また、電極５の側面５１ａに凹部Ｘを形成していることで、電極５の外周部が上部電極外周部５ａと下部電極外周部５ｂに分けることができるので、電極５の外周部を薄くして応力を緩和できるようにしながら、電極５の上面５１ｂの平面部分を広く確保することができるので、プローブピン６を安定に配置できる。そして、上部電極外周部５ａが絶縁層２と直接密着していないので、より有効に応力を緩和できる。   It is preferable that the thickness of the electrode 5 becomes thinner as going to the outer periphery. This is because the central part of the electrode 4 connecting the probe pin 6 of the electrode 5 is thicker and becomes thinner toward the outer peripheral part, so that even if the probe pin 6 is mounted on the electrode 5, the bonding material This is because the stress generated by 7 is alleviated by the deformation of the thinned outer peripheral portion, and the deformation of the probe pin 6 and the central portion of the electrode 5 on which the probe pin 6 is mounted becomes small. In addition, since the concave portion X is formed on the side surface 51a of the electrode 5, the outer peripheral portion of the electrode 5 can be divided into the upper electrode outer peripheral portion 5a and the lower electrode outer peripheral portion 5b. Therefore, the probe pin 6 can be stably disposed because the plane portion of the upper surface 51b of the electrode 5 can be secured widely while the stress can be relaxed. Since the upper electrode outer peripheral portion 5a is not in direct contact with the insulating layer 2, the stress can be relaxed more effectively.

また、ビア導体４を第１導体層４ａと表面保護層５ｃで完全に覆うことで、第２導体が薬品で侵食されることを防ぐことができる。   In addition, by completely covering the via conductor 4 with the first conductor layer 4a and the surface protective layer 5c, the second conductor can be prevented from being eroded by chemicals.

また、図３のように表面保護層５ｃを形成した後に、絶縁層２をエッチングによって、除去し、電極５と絶縁基体１との間に隙間を設けてから、さらに表面保護層５ｃを形成してもよい。この場合は、表面保護層５ｃは、電極５表面ばかりでなく、ビア導体４、薄膜パターン３の表面をすべて覆うことになる。   Further, after forming the surface protective layer 5c as shown in FIG. 3, the insulating layer 2 is removed by etching, a gap is provided between the electrode 5 and the insulating substrate 1, and then the surface protective layer 5c is further formed. May be. In this case, the surface protective layer 5 c covers not only the surface of the electrode 5 but also the surfaces of the via conductor 4 and the thin film pattern 3.

さらに、絶縁層２が電極４に密着していないため、電極４に絶縁層２から応力が加わらないので、電極５の上面５１ｂをより平面に保つことができるようになり、また、絶縁層２がなくなることで温度変化があったとしてもプローブカード・アセンブリ用基板がより反りにくくなるので、プローブピンの先端位置の精度がより高くなる。   Furthermore, since the insulating layer 2 is not in close contact with the electrode 4, no stress is applied to the electrode 4 from the insulating layer 2, so that the upper surface 51 b of the electrode 5 can be kept flat, and the insulating layer 2 Since the probe card assembly substrate is less likely to warp even if there is a temperature change, the accuracy of the tip position of the probe pin becomes higher.

以上の工程により、本実施形態のプローブカード・アセンブリ用基板を製造することができる。   The probe card assembly substrate of this embodiment can be manufactured through the above steps.

図５に、本実施形態のプローブカード・アセンブリ用基板を用いたプローブカードの断面図を示す。図５に示すプローブカードは、半導体ウェハの複数の電極に接触される複数のプローブピン６と、複数のプローブピン６が接続された複数の電極４を有するプローブカード・アセンブリ用基板とからなる。図５に示した構成は、プローブカードと電気的に接続され、半導体ウェハの試験を行うテスターをさらに備えている。   FIG. 5 shows a cross-sectional view of a probe card using the probe card assembly substrate of the present embodiment. The probe card shown in FIG. 5 includes a probe card assembly substrate having a plurality of probe pins 6 that are in contact with a plurality of electrodes of a semiconductor wafer and a plurality of electrodes 4 to which the plurality of probe pins 6 are connected. The configuration shown in FIG. 5 further includes a tester that is electrically connected to the probe card and tests a semiconductor wafer.

図５に示すプローブカードは次のようにして製造される。例えば、まず、上述のプローブカード・アセンブリ用基板を治具に固定する。次に、例えば、複数のプローブピンがＭＥＭＳ構造からなる場合、ＭＥＭＳ構造の複数のプローブピン６を内部に有する構造体（多数個取りのブロック）を、プローブカード・アセンブリ用基板の第１の面２ａ上に配置し、複数の電極５上に複数のプローブピン６を接合する。その後、構造体のプローブピン６以外の部分を薬液で溶解させることで、プローブピン６を電極５上に形成させる。これにより、プローブピンを有するプローブカードを得ることができる。   The probe card shown in FIG. 5 is manufactured as follows. For example, first, the above-described probe card assembly substrate is fixed to a jig. Next, for example, when a plurality of probe pins have a MEMS structure, a structure (a block having a large number of blocks) having a plurality of probe pins 6 of the MEMS structure inside is formed on the first surface of the probe card assembly substrate. A plurality of probe pins 6 are joined on the plurality of electrodes 5. Thereafter, the probe pin 6 is formed on the electrode 5 by dissolving portions other than the probe pin 6 of the structure with a chemical solution. Thereby, a probe card having probe pins can be obtained.

そして、上述したプローブピン６を有するプローブカードのパッド３と、テスター７とをコード８により電気的に接続させることで、半導体ウェハの試験が可能となる。なお、テスター７とコード８との電気的な接続とは、テスター７とパッド３との間に、適宜、中継基板等の接続構造が組み込まれる接続をいう。   Then, the test of the semiconductor wafer can be performed by electrically connecting the pad 3 of the probe card having the probe pins 6 and the tester 7 with the cord 8. The electrical connection between the tester 7 and the cord 8 means a connection in which a connection structure such as a relay board is appropriately incorporated between the tester 7 and the pad 3.

本発明のプローブカードは、上述のプローブカード・アセンブリ用基板の電極５上に、プローブピン６を接合させた構造を有することにより、プローブピン６を電極５の上に接続する接合材７によって応力が発生しても、上部電極外周部５ａの周辺部が薄くなっていることで、発生した応力を上部電極外周部５ａの外周部が変形することで緩和するのでプローブピン６が応力で変形しないため、プローブピン６を接続した時の先端位置を高精度に形成することができると共に、テスト時の温度変化によってもプローブピン６の先端位置が変化しにくい。   The probe card of the present invention has a structure in which the probe pin 6 is bonded to the electrode 5 of the above-described probe card assembly substrate, so that stress is applied by the bonding material 7 that connects the probe pin 6 to the electrode 5. Even if this occurs, the peripheral portion of the upper electrode outer peripheral portion 5a is thinned, and the generated stress is relieved by the outer peripheral portion of the upper electrode outer peripheral portion 5a being deformed, so the probe pin 6 is not deformed by the stress. Therefore, the tip position when the probe pin 6 is connected can be formed with high accuracy, and the tip position of the probe pin 6 is hardly changed by a temperature change during the test.

また、本発明の配線基板は薬品に浸漬してもビア導体４が第１導体層４ａと表面保護層５ｃによって覆われていることで薬品が第２導体に触れることは無く、侵食されることが無いので、接続部の強度が低下しない。同様にこのプローブピン付の配線基板のパッド３とテスターとを接続することでより低コストで、位置精度の高いプローブカードとすることができる。   Further, even when the wiring board of the present invention is immersed in a chemical, the via conductor 4 is covered with the first conductor layer 4a and the surface protective layer 5c, so that the chemical does not touch the second conductor and is eroded. Since there is no, the strength of the connecting portion does not decrease. Similarly, by connecting the pads 3 of the wiring board with probe pins and the tester, it is possible to obtain a probe card with high cost and low position accuracy.

本発明のプローブカード・アセンブリ用基板の実施の形態の一例を示す断面図である。It is sectional drawing which shows an example of embodiment of the board | substrate for probe card assemblies of this invention. 図１の電極部の拡大図である。It is an enlarged view of the electrode part of FIG. 本発明のプローブカード・アセンブリ用基板の他の実施の形態の一例を示す電極部の拡大図である。It is an enlarged view of the electrode part which shows an example of other embodiment of the board | substrate for probe card assemblies of this invention. 本発明のプローブカード・アセンブリ用基板にプローブピンを実装した拡大図である。It is the enlarged view which mounted the probe pin in the board | substrate for probe card assemblies of this invention. 本発明の検査装置の実施の一例を示す模式図である。It is a schematic diagram which shows an example of implementation of the test | inspection apparatus of this invention.

符号の説明Explanation of symbols

１：絶縁基板
４：ビア導体
５：電極
５１：第１の部分
５２：第２の部分
６：プローブピン
７：接合材 1: Insulating substrate 4: Via conductor 5: Electrode 51: First portion 52: Second portion 6: Probe pin 7: Bonding material

Claims (10)

第１の面および第２の面を有する絶縁基体と、
前記絶縁基体の前記第１の面上に設けられており、凹部を有する側面および接触端子が接続される上面とを備えた第１の部分と、該第１の部分より前記絶縁基体側に位置しており、前記第１の部分より平面視で寸法が小さい第２の部分とからなる電極と、を有することを特徴とするプローブカード・アセンブリ用基板。 An insulating substrate having a first surface and a second surface;
A first portion provided on the first surface of the insulating base and provided with a side surface having a recess and an upper surface to which a contact terminal is connected; and positioned closer to the insulating base than the first portion And an electrode comprising a second part having a smaller dimension in plan view than the first part. 前記絶縁基体の前記第１の面と前記第２の面との間を貫通するビア導体を有することを特徴とする請求項１に記載のプローブカード・アセンブリ用基板。 2. The probe card assembly substrate according to claim 1, further comprising a via conductor penetrating between the first surface and the second surface of the insulating base. 前記電極は前記ビア導体と電気的に接続されていることを特徴とする請求項２に記載のプローブカード・アセンブリ用基板。 The substrate for a probe card assembly according to claim 2, wherein the electrode is electrically connected to the via conductor. 前記電極および前記ビア導体を覆うニッケル層を有することを特徴とする請求項２または３に記載のプローブカード・アセンブリ用基板。 4. The probe card assembly substrate according to claim 2, further comprising a nickel layer covering the electrodes and the via conductors. 前記電極の前記第１の部分の下面と、前記絶縁基体の前記上面との間に空間が形成されていることを特徴とする請求項１〜４のいずれかに記載のプローブカード・アセンブリ用基板。   5. The probe card assembly substrate according to claim 1, wherein a space is formed between a lower surface of the first portion of the electrode and the upper surface of the insulating base. . 前記電極の前記第２の部分の側面が段差を有することを特徴とする請求項１〜５のいずれかに記載のプローブカード・アセンブリ用基板。 6. The probe card assembly substrate according to claim 1, wherein a side surface of the second portion of the electrode has a step. 第１の面および第２の面を有しているとともに、前記第１の面に開口を有する絶縁基体と、
前記絶縁基体の前記第１の面上に配置されており、側面に凹部を有する第１の部分と、前記絶縁基体の前記開口内に配置されており、前記第１の部分より平面視で寸法が小さい第２の部分とからなる電極と、を有することを特徴とするプローブカード・アセンブリ用基板。 An insulating substrate having a first surface and a second surface, and having an opening in the first surface;
A first portion that is disposed on the first surface of the insulating base and has a recess on a side surface, and is disposed in the opening of the insulating base, and is dimensioned in plan view from the first portion. A probe card assembly substrate, comprising: an electrode comprising a second portion having a small diameter. 前記電極および前記ビア導体を覆うニッケル層を有することを特徴とする請求項７に記載のプローブカード・アセンブリ用基板。 8. The probe card assembly substrate according to claim 7, further comprising a nickel layer covering the electrodes and the via conductors. 前記電極の前記第２の部分の側面が段差を有することを特徴とする請求項７または８に記載のプローブカード・アセンブリ用基板。 9. The probe card assembly substrate according to claim 7, wherein a side surface of the second portion of the electrode has a step. 請求項１〜９のいずれかに記載のプローブカード・アセンブリ用基板と、
該プローブカード・アセンブリ用基板の前記複数の電極に接合材を介して電気的に接続されており、被検査対象の複数の電極に接触する複数の接触端子と、を備えたことを特徴とするプローブカード。 The probe card assembly substrate according to any one of claims 1 to 9,
A plurality of contact terminals that are electrically connected to the plurality of electrodes of the substrate for the probe card assembly through a bonding material and that contact the plurality of electrodes to be inspected. Probe card.
JP2007085152A 2007-03-28 2007-03-28 Substrate for probe card assembly and probe card using it Pending JP2008241595A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007085152A JP2008241595A (en) 2007-03-28 2007-03-28 Substrate for probe card assembly and probe card using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007085152A JP2008241595A (en) 2007-03-28 2007-03-28 Substrate for probe card assembly and probe card using it

Publications (1)

Publication Number Publication Date
JP2008241595A true JP2008241595A (en) 2008-10-09

Family

ID=39913117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007085152A Pending JP2008241595A (en) 2007-03-28 2007-03-28 Substrate for probe card assembly and probe card using it

Country Status (1)

Country Link
JP (1) JP2008241595A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177429A (en) * 2009-01-29 2010-08-12 Kyocera Corp Wiring board, and probe card using the same
JP2012141274A (en) * 2010-12-29 2012-07-26 Samsung Electro-Mechanics Co Ltd Ceramic substrate for probe card and manufacturing method thereof
JP2013224880A (en) * 2012-04-23 2013-10-31 Shinko Electric Ind Co Ltd Electrical connection member and method for manufacturing the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010177429A (en) * 2009-01-29 2010-08-12 Kyocera Corp Wiring board, and probe card using the same
JP2012141274A (en) * 2010-12-29 2012-07-26 Samsung Electro-Mechanics Co Ltd Ceramic substrate for probe card and manufacturing method thereof
JP2013224880A (en) * 2012-04-23 2013-10-31 Shinko Electric Ind Co Ltd Electrical connection member and method for manufacturing the same

Similar Documents

Publication Publication Date Title
US9535096B2 (en) Guide plate for a probe card and probe card provided with same
JP5445985B2 (en) Probe card and manufacturing method thereof
JP2011064669A (en) Space converter for probe card, and method for restoration of space converter
TWI739003B (en) Method for producing a multi-layer of a probe card for a testing apparatus of electronic devices
JP2008241595A (en) Substrate for probe card assembly and probe card using it
KR20130039462A (en) Probe card and manufacturing method threrof
JP5145089B2 (en) WIRING BOARD FOR ELECTRICAL CHARACTERISTICS MEASUREMENT, AND METHOD FOR PRODUCING WIRING BOARD FOR ELECTRICAL CHARACTERISTICS
TWI384226B (en) Contact probe manufacturing method and contact probe
JP2010043898A (en) Wiring board, wiring board for ic electrical characteristics inspection, and manufacturing method of the wiring board
JP5242063B2 (en) Wiring board manufacturing method
JP2006275579A (en) Test substrate and test device
US20080003819A1 (en) Laser isolation of metal over alumina underlayer and structures formed thereby
JP5058032B2 (en) Contact probe manufacturing method
JP6066612B2 (en) Liquid discharge head and manufacturing method thereof
JP2006292726A (en) Inspection substrate
JP2010107319A (en) Manufacturing method of contact probe
JP2002289657A (en) Probe card
JP2008241594A (en) Substrate for probe card assembly, and probe card using the assembly
KR100743978B1 (en) Contact element for probe card and method for producing the same
JP7386138B2 (en) wiring board
JP5228207B2 (en) Inspection probe
JP2016224026A (en) Probe substrate and method of manufacturing the same
JP7386139B2 (en) wiring board
JP2010054369A (en) Contact probe and manufacturing method therefor
JP4616230B2 (en) Substrate for IC inspection equipment